DIVISIN DE INFORMTICA Y COMPUTACIN

PLANTEL COLOMOS
SEMESTRE FEB-JUN 2010

PRCTICA #_5-2_
TEMA _Flip-Flops: S-R, J-K, D_.
MATERIA:
Electrnica Digital 2

MAESTRO:
Ing. Erika Lorenzana Chvez

ALUMNO:
Eduardo Fajardo Mondragon
REGISTRO:
830130

GRADO Y GRUPO:
5 G2

CARRERA:
Tgo. Informtica y Computacin
FECHA DE EJECUCIN:
26-09-2010

FECHA DE ENTREGA:
27-09-2010

OBJETIVOS A CUMPLIR:
Se aprender a realizar las operacin de guardar una seal
Con su debido clock y sin el mismo en diferentes tipos de configuraciones
De flip-flops.
Se utilizaran las debidas configuraciones de flip-flops en este caso la RS, JK y
D
Se utilizaran las debidas RS y JK con un clock para su resultado
correspondiente

MARCO TERICO:
Los Flip-Flop las unidades bsicas de todos los sistemas secuenciales, existen
cuatro tipos: el RS, el JK, el T y el D. Y los ltimos tres se implementan del
primero pudindose con posterioridad con cualquiera de los resultados
confeccionar quienquiera de los restantes.
Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o
bien Flip-Flop maestro-esclavo (FF-ME). El primero recibe su nombre por
actuar meramente con los "niveles" de amplitud 0-1, en cambio el segundo
son dos FF-AN combinados de tal manera que uno "hace caso" al otro.
Un circuito flip-flop puede mantener un estado binario indefinidamente
(Siempre y cuando se le este suministrando potencia al circuito) hasta que se
cambie por una seal de entrada para cambiar estados. La principal
diferencia entre varios tipos de flip-flops es el nmero de entradas que
poseen y la manera en la cual las entradas afecten el estado binario.
Circuito bsico de un flip-flop
Se menciono que un circuito flip-flop puede estar formado por dos
compuertas NAND o dos compuertas NOR. Estas construcciones se muestran
en los diagramas lgicos de las figuras. Cada circuito forma un flip-flop bsico
del cual se pueden construir uno ms complicado. La conexin de
acoplamiento entrecruzado de la salida de una compuerta a la entrada de la
otra constituye un camino de retroalimentacin. Por esta razn, los circuitos
se clasifican como circuitos secuenciales asincrnicos. Cada flip-flop tiene dos
salidas, Q y Q y dos entradas S (set) y R (reset). Este tipo de flip-flop se
llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las
2

letras R y S son las inciales de los nombres en ingls de las entradas (reset,
set).
Flip-Flop RS
Tiene tres entradas, S (de inicio), R (reinicio o borrado) y C (para reloj).
Tiene una salida Q, y a veces tambin una salida complementada, la que se
indica con un crculo en la otra terminal de salida. Hay un pequeo tringulo
en frente de la letra C, para designar una entrada dinmica. El smbolo
indicador dinmico denota el echo de que el flip-flop responde a una
transicin positiva (de 0 a 1) de la seal de reloj.
Su unidad bsica (con compuertas NAND o NOR) se dibuja a continuacin
que, como acta por "niveles" de amplitud (0-1) recibe el nombre de FlipFlop RS activado por nivel (FF-RS-AN). Cuando no se especifica este detalle
es del tipo Flip-Flop RS maestro-esclavo (FF-RS-ME).
Ejemplo:
D = 39 = 1 0 0 1 1 1
d=6=110
100111
|110
1 1 0 no resta -> 0 1 1 0 Cociente
resto parcial
1001
1 1 0 resta
resto parcial 0 0 1 1 1
1 1 0 resta
resto parcial 0 0 0 0 1 1
1 1 0 no resta
Resto 0 0 0 0 1 1
Cociente = 6 = 1 1 0
Resto = 3 = 1 1
El algoritmo de la divisin se basa en prueba y error. Al igual que con los
nmeros en decimal, la divisin binaria busca el nmero que multiplicado por
el divisor nos da el mayor nmero que se puede restar al dividendo sin que
nos d un valor negativo. En la divisin binaria los valores a probar son
siempre o el uno o el cero, primero probamos con el uno esto nos har restar
al dividendo el divisor, eligiendo los bits adecuados, si la resta es negativa en
vez de un uno cambiamos por un cero y bajamos una nueva cifra, si el
resultado fue positivo dejamos el valor de la resta al cual se le aade una
nueva cifra del dividendo y seguimos con la operacin.

Flip-flop JK
Un flip-flop JK es un refinamiento del flip-flop RS ya que el estado
independiente del termino RS se define en el tipo JK. Las entradas J y K se
comportan como las entradas R y S para poner a uno o cero (set o reset) al
flip-flop (ntese que en el flip-flop JK la entrada J se usa para la entrada de
puesta a uno y la letra K para la entrada de puesta a cero). Cuando ambas
entradas se aplican a J y K simultneamente, el flip-flop cambia a su estado
de complemento, esto es, si Q=1 cambia a Q=0 y viceversa.
Un flip-flop sincronizado se muestra en la figura anterior. La salida Q se aplica
con K y CP a una compuerta AND de tal manera que el flip-flop se ponga a
cero (clear) durante un pulso de reloj solamente si Q fue 1 previamente. De
manera similar la salida Q se aplica a J y CP a una compuerta AND de tal
manera que el flip-flop se ponga a uno con un pulso de reloj, solamente si Q
fue 1 previamente.
Flip-flop D
. Las compuertas NAND 1 y 2 forman el flip-flop bsico y las compuertas 3 y
4 las modifican para conformar el flip-flop RS sincronizado. La entrada D va
directamente a la entrada S y su complemento se aplica a la entrada R a
travs de la compuerta 5. Mientras que el pulso de reloj de entrada sea un 0,
las compuertas 3 y 4 tienen un 1 en sus salidas, independientemente del
valor de las otras entradas. Esto esta de acuerdo a los requisitos de que las
dos entradas del flip-flop bsico NAND permanezcan inicialmente en el nivel
de 1. La entrada D se comprueba durante la ocurrencia del pulso de reloj. Si
es 1, la salida de la compuerta 3 va a 0, cambiando el flip-flop al estado de
puesta a uno (a no ser que ya este en ese estado). Si en 0, la salida de la
compuerta 4 va a 0, cambiando el flip-flop al estado de borrado.

BIBLIOGRAFA:
Referencia Fsica:
A. E. Delgado, J. Mira, R. Hernndez, Teora de electrnica digital. Sanz y
Torres S.L
Referencia Virtual:
http://www.electronica2000.com/digital/codideco.htm
4

DESARROLLO TERICO:
MATERIAL Y EQUIPO:
Protoboard
Cable para proto
Circuito integrado 74ls02
Circuito integrado 74ls08
10 Leds color verde
4 Resistencias de 330
2 Dip switch 4 switches

Circuito integrado 74ls174

Fuente a 5 volts
Par de Caimanes
Circuito integrado 74ls112
Circuito integrado CI555

CONFIGURACIN Y CARACTERSTICAS ELECTRICAS DE

COMPONENTES:
74ls02

74ls174

CI555

74ls112

DISEO DEL CIRCUITO.

1. Planteamiento del problema a resolver.
Se realizara en esta prctica las configuraciones de flip-flops tales como el
RS, JK y D para su comprobacin en un circuito, asi como el uso de un pulso
De reloj y compuertas lgicas.

2 -3.Numero y nombre de las entradas y las salidas.

Numero
de entradas y salidas
Entradas de
Bloques (2)

Nombre

Bloque para el RS(2)

Salidas para el
JK (2)

A0-A1
A0-A1

Salidas D(2)

A0-A1

A0-A1

4. Diagrama a Bloques.
74ls112 JK

74ls174 D

5. Tabla de Verdad.
74ls112 JK

74ls174 D

6. Simplificacin para cada salida.

NO APLICA
7. Ecuacin resultante para cada salida.
Salida

NO APLICA

Ecuacin

NO APLICA

DESARROLLO PRCTICO:
Tabla de verdad u operaciones aritmticas y Diagrama Lgico

OBSERVACIONES Y
CONCLUSIONES
Se observo que una seal de 2 entradas se va hacia un flip-flop dependiendo
De la configuracin guardara el dato excepcin de la configuracin en D
Que de modo simplificado solo niega la seal de entrada como si fuera un
NOT
Se realizo los 2 tipos de configuraciones de flip-flops con compuertas y 2 con
el debido integrado as como una configuracin en D.
Conclusiones:
La practica estuvo sencilla de efectuar si se pona la debida atencin
Se efectu en poco tiempo tuvo algunas complicaciones como que no
guardaba
Bien los datos pero al final fue corregido este problema.

10