Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Arquitectura de Computadores
Gua didctica
4 crditos
Titulacin
Ingeniero en Informtica
Ciclo
Autores:
Asesora virtual:
www.utpl.edu.ec
ARQUITECTURA DE COMPUTADORES
Gua didctica
Greyson Pal Aberca Prieto
Silvana del Cisne Jimnez
Esta versin impresa, ha sido acreditada bajo la licencia Creative Commons Ecuador 3.0 de reconocimiento -no comercial- sin obras derivadas;
ni se realicen obras derivadas. http://www.creativecommons.org/licences/by-nc-nd/3.0/ec/
Abril, 2013
2. ndice
1. Datos informativos
2. ndice............................................................................................................... 3
3. Introduccin...................................................................................................... 5
4. Lineamientos generales del Modelo Educativo basado en
competencias y crditos acadmicos UTPL-ECTS................................................... 6
4.1 Competencias genricas ........................................................................................ 7
4.2 Competencias especficas ...................................................................................... 7
5. Bibliografa....................................................................................................... 8
5.1 Bsica ................................................................................................................ 8
5.2 Complementaria .................................................................................................. 8
Segundo bimestre
7.4. Planificacin para el trabajo del alumno .................................................................. 41
7.5. Sistema de evaluacin .......................................................................................... 43
7.6. Orientaciones especficas para el aprendizaje por competencias . ................................. 54
8. Solucionario...................................................................................................... 63
PRELIMINARES
3. Introduccin
Una de las materias troncales con 4 crditos que se dicta en la carrera de Ingeniera en Informtica,
en la Modalidad Abierta y a Distancia, es Arquitectura de Computadores que se ubica en el quinto
ciclo.
Dentro de la formacin de un Ingeniero en Informtica, conocer las arquitecturas computacionales es
fundamental, ya que muchas de las actividades profesionales exigen un conocimiento en este campo.
Por lo que el estudio de esta materia se constituye en uno de los pilares fundamentales debido a que en
ella se ensean los componentes computacionales con cada una de sus especificaciones funcionales .
Por ello, el propsito que se persigue con la asignatura es desarrollar las competencias bsicas y
necesarias para que el alumno est en capacidad de analizar y resolver los problemas aplicando
mtodos de la ciencia y la ingeniera como tambin a aplicar la lgica matemtica en el contexto
de las Ciencias de la Computacin, con proyeccin, al diseo de circuitos, programacin, anlisis y
desarrollo de algoritmos.
En el esfuerzo de cimentar la arquitectura de los computadores, la asignatura se ha organizado de la
siguiente manera: En el primer bimestre se estudiarn tres unidades correspondientes a los conceptos
fundamentales de la estructura y organizacin, los sistemas de interconexin de cada uno de los
componentes computacionales y finalmente la organizacin y funcionamiento de la memoria cach.
Mientras que en el segundo bimestre los contenidos a cubrir se relacionan con los sistemas de entrada
y salida(E/S), la aritmtica que se utiliza dentro del procesador y la estructura y funcionamiento del
procesador.
El reto est planteado, los resultados de su formacin personal y profesional depende de su esfuerzo y
responsabilidad. Expresamos un cordial saludo y a su vez le invitamos a que juntos llevemos adelante
el estudio de la materia. Estamos dispuestos a ser parte de su proceso de aprendizaje.
PRELIMINARES
Sr. Estudiante recuerde que usted ha iniciado su formacin de tercer nivel con un sistema educativo
basado en el desarrollo de competencias a travs de crditos acadmicos. Este modelo le convierte
a usted en protagonista de su propia formacin y al profesor en mediador de las experiencias de
aprendizaje.
Surge entonces la necesidad de que tenga claro dos conceptos fundamentales competencia y crdito
acadmico.
Qu es una competencia? Entendemos por competencia el conjunto de actitudes, habilidades
y conocimientos que el alumno adquiere e incorpora segn sus caractersticas personales y
experiencias laborales y, que se ponen de manifiesto en el desempeo de la actividad profesional.
Las competencias se adquieren a lo largo del proceso formativo de la carrera y se desagregan en
objetivos de aprendizaje propuestos en cada asignatura.
Elementos de una competencia. Tres son los elementos que podemos distinguir en toda
competencia:
Actitudes: son predisposiciones y comportamientos ante situaciones concretas.
Habilidades: son destrezas para ejecutar con xito tareas, utilizar procedimientos y realizar
trabajos. Se desarrollan a travs de la prctica y la experiencia.
Conocimientos: constituyen los contenidos cientficos, conceptuales, tericos, conocidos
tambin como el aprendizaje acadmico.
1 CONESUP (2008): Reglamento del Rgimen Acadmico del Sistema Nacional de Educacin Superior, art. 18.
PRELIMINARES
2.
3.
Capacidad de investigacin
4.
5.
6.
7.
8.
9.
Compromiso tico
PRELIMINARES
5. Bibliografa
4.1. Bsica
Stallings, W. (2006). Organizacin y Arquitectura de Computadores, Madrid(Espaa), PEARSON
Prentice Hall.
4.2. Complementaria
RECURSOS OCW
Garay, N. y Otros. (2009). Arquitectura de computadores I. Departamento de Arquitectura y
Tecnologa de Computadores. Facultad de Informtica. Universidad del Pas Vasco.[En lnea].
Disponible en : http://ocw.ehu.es/ensenanzas-tecnicas /arquitectura-de-computadores-i/Course_
listing. [Consulta 04/05/2011].
El presente recurso OCW lo utilizaremos para apoyar los siguientes temas: la unidad de control,
la unidad aritmtico/lgica, la estructura de la memoria principal, el subsistema de entrada/salida
y la conexin entre subsistemas mediante buses. Tambin como complemento y apoyo a los
conceptos tericos, existen ejercicios, prcticas de laboratorio para trabajar el subsistema de
entrada/salida y manipular el hardware tpico de un ordenador personal.
Puente V. y Abad, P.(2011). Arquitectura e ingeniera de computadores. Departamento de
Electrnica y Computadores.Universidad de Cantabria.[En lnea]. Disponible en: http://ocw.
unican.es/ensenanzas-tecnicas/arquitectura-e-ingenieria-de-computadores/programa. [Consulta
05/05/2011]
El presente OCW contiene temas utilizados para describir los fundamentos de diseo de
computadores, repertorio de instrucciones, memoria cach. Adems contiene actividades que el
estudiante puede desarrollar para apoyar su aprendizaje
PRELIMINARES
Direcciones electrnicas
Stallings, W.(2011). Instructor Resources, Computer Organization And Architecture. [En lnea].
Disponible en: http://www.box.net/shared/r7evm4jr0d/1/11070107/212600690/1#/shared/
r7evm4jr0d/1/11070107. [Consulta 4/05/2011].
Aqu podr encontrar un conjunto de erratas del texto. Es importante que revise estas
consideraciones.
PRELIMINARES
La gua didctica y un texto bsico, los mismos que se detallaron en la bibliografa, y cuya finalidad
es la de orientar en el aprendizaje y especificar las diversas actividades que deber cumplir. Es
por ello que se recomienda trabajar en forma paralela la gua con el texto bsico.
Tenga presente que los contenidos estn divididos en dos partes, para el primer bimestre
estudiaremos las unidades 1 a 3 y para el segundo bimestre abordaremos las unidades de 4 a
6. Adems es importante que escoja un lugar tranquilo, bien iluminado para el estudio de la
asignatura.
Lea detenidamente cada uno de los captulos del texto bsico y utilice tcnicas de estudio como
el subrayado, resmenes, cuadros sinpticos, mentefactos y/o cualquier estrategia de aprendizaje
de acuerdo a su manera de aprender.
Los trabajos a distancia. Un conjunto de actividades tericas y prcticas que deben desarrollarse
obligatoriamente con el fin de evaluar el progreso en el desarrollo de los contenidos. Existen 2
evaluaciones a distancia, una por cada bimestre, que deben entregarse en su centro de estudios
en las fechas sealadas por la Universidad. Cada trabajo tiene una valoracin de seis puntos y son
requisito para presentarse a la evaluacin presencial. Los 6 puntos se los obtiene de la siguiente
manera: 2 puntos por responder a preguntas objetivas, 2 puntos por resolver los ejercicios de
la parte de ensayo y 2 puntos por participacin en el EVA (Para nuestra materia existen 2 foros
obligatorios por bimestre, evaluaciones en lnea, tareas extra, retroalimentaciones, encuestas, los
mismos que deben desarrollarse en el EVA)
Ingrese al EVA semanalmente, ah encontrar informacin que le ser de gran ayuda para la
comprensin de la asignatura (videos, audios grabados por el tutor, preguntas de compaeros,
diapositivas, ejercicios resueltos, etc.).
Un curso OCW, el enlace a este curso lo puede revisar en la bibliografa complementaria, que le
ayudar a profundizar algunos conceptos. Las lecturas de los temas de este curso, se recomiendan
en las secciones finales de cada captulo de la gua de estudio.
10
PRELIMINARES
Para poder recibir ayuda por el profesor (es) tutor (es) en su aprendizaje, usted puede utilizar
los medios de comunicacin, el correo electrnico, entorno virtual de aprendizaje (EVA), chat,
lnea telefnica.
Adems le recomendamos revisar la planificacin para el trabajo del alumno, este cuadro
le da una visin global de la asignatura, pues all se encuentran las competencias genricas,
competencias especficas e indicadores de logro por cada uno de los bimestres as mismo puede
revisar los contenidos a abordarse, las actividades de aprendizaje y el tiempo estimado para el
estudio de cada una de las asignaturas.
Si tiene alguna inquietud acerca de los temas tratados puede ubicar sus dudas en el foro o
tambin en el twitter del EVA, para que sus compaeros puedan beneficiarse de las respuestas y
aprender colaborativamente.
Esperamos que todas y cada una de estas recomendaciones contribuyan al aprendizaje exitoso de
esta asignatura. Como parte adicional que se incluye en la gua didctica usted se podr guiar con los
siguientes iconos que le indicarn la accin a realizar en cada unidad:
11
COMPETENCIAS
ESPECFICAS
Identica la estructura de un
computador
INDICADORES DE
APRENDIZAJE
UNIDAD 1: INTRODUCCIN A LA
ARQUITECTURA DE COMPUTADORES
Unidades/Temas
CONTENIDOS
Comprender,
analizar
y
resolver problemas aplicando
los mtodos de la ciencia y la
ingeniera.
7.1
Contine con Lectura de Captulo 3 del texto bsico, en las seccin 3.1,
3.2, 3.3, 3.4. Luego conteste los interrogantes propuestas de la gua
Realice una lectura captulo 2 del texto bsico, en las seccin 2.1, 2.2 y
conteste los interrogantes propuestas de la gua
Inicie con la lectura de Captulo 1 del texto bsico, con las secciones 1.1
y 1.2. Conteste las interrogantes propuestas de la gua
ACTIVIDADES DE APRENDIZAJE
PRIMER BIMESTRE
8 horas de interaccin
en el EVA por semana
12 horas de
autoestudio.
Semana 3 y 4:
8 horas de interaccin
en el EVA por semana
12 horas de
autoestudio.
Semana 1 y 2 :
CRONOGRAMA
ORIENTATIVO
Tiempo estimado
PRIMER BIMESTRE
13
COMPETENCIAS
ESPECFICAS
14
INDICADORES DE
APRENDIZAJE
Unidades de la 1 a la 3
Unidades/Temas
CONTENIDOS
Revise el Captulo 4 del texto bsico, en las secciones 4.1, 4.3, 4.4.
Luego conteste los interrogantes propuestas de la gua
Ejecute un programa emulando la memoria cach y participe con los
resultados en el foro
Mejore sus conocimientos en la actividad de autoevaluacin de la unidad
2
Finalice la resolucin de la evaluacin a distancia del primer bimestre
ACTIVIDADES DE APRENDIZAJE
8 horas de interaccin
en el EVA por semana
12 horas de
autoestudio.
Semana 7 y 8:
8 horas de interaccin
en el EVA por semana
12 horas de
autoestudio.
Semana 5 y 6:
CRONOGRAMA
ORIENTATIVO
Tiempo estimado
PRIMER BIMESTRE
PRIMER BIMESTRE
Parte
Objetiva
Parte de
Ensayo
Interaccin
en el EVA
Prueba
Objetiva
2. Heteroevaluacin
1. Autoevaluacin *
Comportamiento tico
Evaluacin a Distancia **
Habilidades
Creatividad e iniciativa
Estrategia de
aprendizaje
Conocimientos
Evaluacin
Presencial
PORCENTAJE
Puntaje
TOTAL
10%
10%
10%
Mximo 1
punto
Actividades
70%
14
20 puntos
Para aprobar la asignatura se requiere obtener un puntaje mnimo de 28/40 puntos, que equivale al 70%.
* Son estrategias de aprendizaje, no tienen calificacin; pero debe responderlas con el fin de autocomprobar su proceso de
aprendizaje.
** Recuerde: que la evaluacin a distancia del primero y segundo bimestre consta de dos partes: una objetiva y otra de
ensayo, debe desarrollarla y entregarla en las fechas correspondientes.
Sr. Estudiante:
Tenga presente que la finalidad de la valoracin cualitativa es principalmente formativa.
15
PRIMER BIMESTRE
UNIDAD 1
INTRODUCCIN A LA ARQUITECTURA DE COMPUTADORES
Esta es la primera de seis unidades que se estudiarn durante el presente ciclo de estudios y
tiene como finalidad introducirlo en la estructura y funcionamiento de los computadores. Al
inicio se analizarn algunos conceptos relacionados con los computadores para luego revisar
la historia de la computacin. En esta seccin se estudiar detenidamente la mquina de Von
Neumann (IAS), su estructura, sus caractersticas y el conjunto de instrucciones. Al finalizar
esta unidad encontrar un conjunto de ejercicios y actividades propuestas para afianzar su aprendizaje.
Luego de este breve prembulo iniciemos con el primer tema.
16
PRIMER BIMESTRE
Ha comprendido los temas antes mencionados? Podra describir con sus propias
palabras la diferencia entre organizacin y arquitectura de un computador? Cules son
las posibles operaciones en un computador? Describa las partes de la unidad de control?
Si ha comprendido estos temas ahora contine con la historia de los computadores.
Primero, tenga en cuenta las caractersticas que definen la mquina de Neuman como la
cantidad de palabras de la memoria IAS, el formato de la memoria IAS (palabra nmero y palabra
instruccin), cada uno de los registros que utiliza (MBR, MAR,IR, IBR, PC, AC, MQ).
Segundo, las figura 2.2, figura 2.3 y figura 2.4 son clave para el desarrollo de los ejercicios
relacionados con el tema. Estudie y comprenda completamente su funcionamiento.
Tercero, la tabla 2.1 contiene el conjunto de instrucciones IAS, cuyo propsito es construir
microprogramas para realizar operaciones sencillas. Estas micro instrucciones son similares a las
utilizadas en el cdigo assembler. No es necesario que se memorice todas las micro instrucciones
pero si que identifique para que sirve cada una de ellas.
17
PRIMER BIMESTRE
Condiciones iniciales: Es importante considerar que no se cuenta con instrucciones para la toma
de datos de entrada (por ejemplo Ingreso por teclado) entonces se asume que el arreglo y los
valores iniciales ya estn en la memoria IAS.
Memoria IAS: Datos
D
I
R
R
E
C
C
I
O
N
E
S
D
E
I
A
S
000
001
002
003
004
005
006
007
10
11
099
A
R
R
E
G
L
O
100
101
102
103
99
104
Observe que la memoria IAS se compone de direcciones de una longitud de 12 bits de acuerdo a
la definicin. En este ejemplo se ha enumerado el arreglo secuencialmente desde 000 hasta 099,
para que pueda entender que se trabajarn con cien elementos. Generalmente estas direcciones
se encuentran en Hexadecimales, pero para facilitar la comprensin del ejemplo se ha manejado
con expresiones decimales (en base 10). Adems de las direcciones otro componente es la
informacin misma que en este caso son nmeros tambin representados en formato decimal.
Bajo el arreglo se observa que los espacios de memoria 101, 102, 103 y 104 son utilizados
temporalmente para el proceso de obtener el mayor de los elementos.
2.
Con las instrucciones de la tabla 2.1 se ha diseado un algoritmo que permita obtener el mayor
de estos elementos. Recuerde: No se puede incluir alguna instruccin que no est en la tabla. Se
muestra el algoritmo utilizado:
ALGORITMO
1.
18
PRIMER BIMESTRE
2.
3.
4.
5.
6.
7.
Volver al paso 3 hasta que se recorran todos los elementos del arreglo. (C<99).
3.
DIR IZQ
LOAD M(099)
LOAD M(B)
JUMP +M(F3,0:19)
LOAD M(C)
STOR M(C)
JUMP + M(F0,0:19)
LOAD M(S)
JUMP (F3,0:19)
DIR DER
STORE M(S)
SUB M(S)
JUMP M(F6,0:19)
SUB M(D)
STOR M(F0,28:39)
JUMP (F8,0:19)
STOR M(B)
----------
Direccin
Codop
Direccin
105
LOAD M(X)
099
STORE M(X)
101
106
LOAD M(X)
102
SUB M(X)
101
107
JUMP +M(X,0:19)
108
JUMP M(X,0:19)
111
108
LOAD M(X)
103
SUB M(X)
104
109
STOR M(X)
103
STOR M(X,8:19)
105
110
JUMP +M(X,0:19)
105
JUMP M(X,0:19)
113
111
LOAD M(X)
101
STOR M(X)
102
112
JUMP M(X,0:19)
108
---------------
----
113
C
C
E
S
S
T
R
C
I
O
114
115
116
4.
Seguido se debe hacer la corrida de prueba del algoritmo construido. Para ello debemos
utilizar las guras 2.3 y gura 2.4. Los pasos a seguir son:
a.
b.
19
5.
PRIMER BIMESTRE
c.
d.
Se ejecuta la instruccin. sta puede cambiar el valor del contador del programa,
permitiendo as operaciones repetitivas. El contador puede cambiar tambin cuando
se cumpla una cierta condicin aritmtica, haciendo que el ordenador pueda tomar
decisiones, que pueden alcanzar cualquier grado de complejidad, mediante la aritmtica
y lgica anteriores.
e.
f.
AC
F0 (IZQ)
F0 (DER)
F1(IZQ)
F1(DER)
F2(IZQ)
F2(DER)
F6(IZQ)
F6(DER)
F7(IZQ)
F3(IZQ)
F3(DER)
F4(IZQ)
F4(DER)
F5(IZQ)
F0( IZQ)
.
M(099)9
9
0
(0-9)-9
(AC>0)
PC=F6
M(S)9
9
PC=F3
M(C)99
(99-1)98
98
98
(AC>0), PC=F0
M(098)8
M(S)
M(B)
M(C)
M(D)
0
9
9
9
9
0
0
0
0
0
99
99
99
99
99
1
1
1
1
1
9
9
9
9
9
9
9
9
9
0
9
9
9
9
9
9
9
9
..
99
99
99
99
99
98
98
98
98
..
1
1
1
1
1
1
1
1
1
..
Cambio de
Instruccin
2.
Complete que funcin cumplen los registros IBR, MBR, MAR en cada uno
de los pasos en el numeral 5.
Si ha realizado esta tarea podemos iniciar el siguiente tema. Por favor no olvide
que puede llamar a su profesor para recibir tutora sobre el tema.
20
PRIMER BIMESTRE
Una vez realizada la actividad podr describir algunos factores que se debe tomar en cuenta para el
diseo de computadoras con altas prestaciones. Ahora lo animamos a que responda las siguientes
interrogantes.
A qu se refiere con el equilibrio de prestaciones en un computador?, Cules han sido las
mejoras en los microprocesadores Intel?, Cul ha sido la evolucin del PowerPC?
Para reforzar los temas relacionados a la primera unidad le invitamos a que revise el tema 1 del
recurso OCW de la universidad de Cantabria indicado en la bibliografa complementaria.
A continuacin presentamos un conjunto de ejercicios resueltos tomados de la seccin Problemas del
texto bsico. La numeracin es la misma que en el texto.
Problemas resueltos
Ejercicio # 2.1. Sean A = A(l), A(2)..., A(100) y B = B(l), B(2)..., B(100) dos vectores (unidimensionales)
que comprenden 1000 nmeros cada uno, que van a ser sumados para formar un vector C, tal que
C(I) = A(I) + B(I), donde 1=1, 2..., 100. Usando el conjunto de instrucciones IAS, escribir un programa
para resolver este problema.
1.
000
001
002
003
004
005
100
101
102
103
104
105
006
007
10
11
099
E
C
C
I
2.
Arreglo B
A
R
Arreglo C
200
A
R
201
202
A
R
203
204
205
106
206
107
10
207
14
199
:
:
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
LOAD (099)
STOR (299)
SUB (D4)
STOR M (300, 8:19)
SUB (D4)
STOR M (300, 28:29)
SUB (D4)
STOR (301, 8:19)
099
199
299
1
ADD(199)
LOAD (D1)
STOR (D1)
LOAD (D2)
STOR (D2)
LOAD (D3)
STOR (D3)
JUMP + M (300, 0:19)
D1
D2
D2
D4
21
3.
PRIMER BIMESTRE
PC
300
AC
MAR
300
MBR
IBR
IR
MAR 300
LOAD (099)
ADD(199)
099
MBR M(300)
ADD(199)
LOAD
INSTRUCCIN
1
9
199
ADD
301
9
18
301
STOR(299) LOAD(D1)
INSTRUCCIN
2
299
LOAD(D1)
STOR
18
IBR MBR(20:39)
IR MBR(0:7)
MAR MBR(8:19)
EJECUCIN DE LOAD
MBR M(099)
AC MBR
IR IBR(0:7)
MAR IBR(8:19)
Incremento de PC
PC=300+1
EJECUCIN DE ADD
MBR M(199)
AC AC+MBR
MAR 3001
MBR M(301)
IBR MBR(20:39)
IR MBR(0:7)
MAR MBR(8:19)
EJECUCIN DE STOR
MBR AC
M(299) MBR
Contenidos
08A
010FA210FB
08B
010FA0F08D
08C
020FA210FB
Mostrar el cdigo del programa en lenguaje ensamblador, empezando en la direccin 08A. Explicar lo
que hace el programa.
08A 010FA210FB = 08A 0000000100001111101000100001000011111011
El programa aplica la instruccin LOAD M(X) para la instruccin de la izquierda de la palabra y transfiere
el contenido de la posicin 08A de la memoria al acumulador y ejecuta la instruccin STOR M(X) para
la instruccin de la derecha transfiriendo el contenido del acumulador a una posicin de memoria X.
08B 010FA0F08D = 08B 0000000100001111101000001111000010001101
El programa aplica la instruccin LOAD M(X) para la instruccin de la izquierda de la palabra y transfiere
el contenido de la posicin 08B de la memoria al acumulador y ejecuta la instruccin JUMP + M(X,
0:19) para la instruccin de la derecha solicitando la captura de la siguiente instruccin de la mitad
izquierda de la palabra siempre y cuando el numero en el acumulador no sea negativo.
08C 020FA210FB = 08C 0000001000001111101000100001000011111011
El programa aplica la instruccin LOAD M(X) para la instruccin de la izquierda de la palabra y
transfiere M(X) al acumulador y ejecuta la instruccin STOR M(X) para la instruccin de la derecha
transfiriendo el contenido del acumulador a una posicin de memoria X.
22
PRIMER BIMESTRE
Aritmticos enteros
45.000
Datos transferidos
32.000
Punto Flotante
15.000
8.000
Control transferidos
Determinar el CPI efectivo, la velocidad en MIPS y el tiempo de ejecucin para este programa.
CPI = f/MIPS CPI es el nmero medio de ciclos por instruccin = 1,55 CPI
MIPS=f/CPI
T= Ic x CPI x t
t= 1/f = 1/(40mhz) = 0.025 x10-6 seg = 0.025 seg.
DESARROLLO.
CPI= (45000x1 + 32000x2 + 15000x2 + 8000x2)/100000
=155000/100000
RESPUESTA CPI = 1.55
MIPS= reloj frecuencia/ (CPI x 100000)
=(40 x 1000000)/(1.55 x 100000)
RESPUESTA MIPS = 25.8
Tiempo de ejecucin (t) =tiempo del contador * CPI del reloj * instruccin
=cuenta/frecuencia
=1.55 * 100000/40000000
=1.55/400
RESPUESTA Tiempo de ejecucin (t) = 3.87 ms.
23
PRIMER BIMESTRE
AUTOEVALUACIN 1
Parte A: Preguntas Objetivas:
Conteste con Verdadero (V) o Falso (F) a cada una de las siguiente expresiones segn
corresponda
1.
2.
3.
4.
5.
6.
7.
El registro MBR contiene los ocho bits del cdigo de operacin de la instruccin
que se va ha ejecutar.
8.
Parte B: Problemas
A continuacin se propone ejercicios de este captulo tomados del texto bsico: Evaluacin y
prestacin de Computadores.
Ejercicio # 2.3 En el IAS, describir con palabras el proceso que tiene que seguir la CPU para leer un
valor de memoria, y luego para escribir un valor en memoria. Indique cmo cambian MAR, MBR, el
bus de direcciones, el bus de datos y el bus de control.
Ejercicio # 2.10 Un procesador est sincronizado por un reloj con una frecuencia constante f, o lo que
es lo mismo, un tiempo de ciclo contante , donde = 1/f. El tamao de un programa se puede medir
con el nmero de instrucciones de mquina, o nmero de instrucciones Ic, que contiene el programa.
Distintas instrucciones mquina consumen distintos ciclos de reloj. Un parmetro importante es el
nmero medio de ciclos por instruccin de CPI de un programa. El tiempo que el procesador necesita
para ejecutar un programa dado se puede expresar:
= Ic x CPI x
Esta frmula se puede reescribir teniendo en cuenta que durante la ejecucin de una instruccin, parte
del trabajo lo realiza el procesador, y parte del tiempo se est transfiriendo a, o desde memoria, una
palabra. En este ltimo caso, el tiempo de transferencia depende del tiempo de ciclo de memoria, que
puede ser mayor que el tiempo de ciclo del procesador. Se puede reescribir la ecuacin anterior:
= Ic x [p + (m x k)] x
24
PRIMER BIMESTRE
25
PRIMER BIMESTRE
UNIDAD 2
PERSPECTIVA DE ALTO NIVEL DE FUNCIONAMIENTO Y DE LAS
INTERCONEXIONES DEL COMPUTADOR.
Una vez estudiado los conceptos de la estructura, funcionamiento del computador as como
la aplicacin de las instrucciones IAS es importante centrarnos en las estructuras bsicas
utilizadas para la interconexin de los componentes del computador. Para estudiar esta unidad
debe hacer referencia al captulo 3 del texto bsico. Como sugerencia haga hincapi en tres
partes importantes: primero, realice un examen de las necesidades de interconexin en cada
uno de los componentes del computador. Segundo, estudie cada una de las funcionalidades de los
componentes descritos en la primera parte. Finalmente analice el uso de los buses que interconectan
los componentes.
Al finalizar esta unidad encontrar ejercicios resueltos y actividades propuestas para que verifique
su proceso de aprendizaje.
26
PRIMER BIMESTRE
Descripcin
(cualquier otra micro operacin)
Cargar AC desde la memoria
Almacenar AC en memoria
Multiplicar MQ con un dato de memoria
Dividir MQ con un dato de memoria
Sumar AC un dato en memoria
Las interrupciones
Es momento de iniciar con las interrupciones, que se definen como un mecanismo para aprovechar
mejor los recursos de la CPU. En la Tabla 3.1 del texto bsico se encuentran cuatro tipos o clases de
interrupciones y un buen ejemplo en la Figura 3.7. Es evidente que el uso de las interrupciones no
permite que se derroche tiempo valioso de procesamiento.
Ahora, es necesario hacer una ampliacin al concepto de ciclo de instruccin pero con la utilizacin
de interrupciones. En la Figura 3.9 y Figura 3.12 se hace una explicacin del ciclo de instruccin con
interrupciones. Analice la importancia de la interrupcin y en qu momento se da paso dentro del
27
PRIMER BIMESTRE
ciclo de una instruccin. La Figura 3.14 muestra un ejemplo de gestin de interrupciones solicitadas
por tres dispositivos: Impresora, comunicaciones y disco.
Ha comprendido como funcionan las interrupciones? Conoce que son las interrupciones
mltiples?Sabe cul es la funcin del gestor de interrupciones?; Si necesita aclarar estos
temas puede encontrar recursos adicionales en el EVA, adems puede solicitar tutora a
su profesor. Ahora es necesario que vaya al final de esta unidad y resuelvas las actividades
propuestas. Concluido este tema continuemos
28
Las lneas de control se utilizan para controlar el acceso y el uso de las lneas del bus. Adems
transmiten rdenes y seales de temporizacin entre los mdulos. Estas rdenes se pueden
clasificar en:
Arbitraje: determina qu dispositivo utiliza el bus (CPU, DMA, dispositivos E/S,...) en caso de
conflicto
PRIMER BIMESTRE
Luego de realizado el resumen, revisemos la figura 3.18 del texto bsico en donde se encuentran dos
configuraciones de un bus. Analice la diferencia entre una Arquitectura Tradicional y una Arquitectura
de Altas prestaciones. Para afianzar lo aprendido te invitamos a participar de la siguiente actividad.
Interactividad en el EVA: Participe en el foro propuesto y comente los aportes de dos de
sus compaeros. Por favor trate de crear un ambiente de discusin para el aprendizaje.X
Concluida la actividad anterior ahora revisemos los elementos de diseo que proporcionan el diverso
comportamiento que tienen los buses.
29
b)
PRIMER BIMESTRE
2.
Entre las dos alternativas la capacidad del sistema seria la misma ya que se cuenta con un bus de
direcciones de 32 bits; pero,
En la segunda alternativa disminuiran las prestaciones del sistema ya que el bus de datos deber
realizar 2 accesos a memoria para recuperar los 32 bits.
c)
Direccin de operando
8 bits
24 bits
Ejercicio # 3.5. Considere un microprocesador de 32 bits, con un bus externo de 16 bits, y con una
entrada de reloj de 8 MHz. Asuma que el procesador tiene un ciclo de bus cuya duracin mnima es
igual a cuatro ciclos de reloj. Cul es la velocidad de transferencia mxima que puede sostener el
microprocesador? Para incrementar sus prestaciones, sera mejor hacer que su bus externo de datos
sea de 32 bits o doblar la frecuencia de reloj que se suministra al microprocesador? Establezca las
suposiciones que considere y explquelo.
F = 8 MHz
T=
8MHz
1
8*106
= 1 MHz = 106 Hz
Ciclo del bus = Tiempo del procesador
Tiempo P = 4 x tiempos del sistema
Tiempo procesador = 4 x 0.125 x 10-6 = 0.5 x 10-6 seg.
Velocidad de transferencia
VT =
16 bits
t. proces.
16 bits
0.5 * 10-6 seg
= 32 x 106 bits/seg.
30
PRIMER BIMESTRE
AUTOEVALUACIN 2
Parte A: Preguntas Objetivas:
Conteste con Verdadero(V) o Falso(F) a cada una de las siguiente expresiones segn corresponda
1.
Los registros internos del CPU son: MAR, MBR, E/S AR, E/S BR, PC, IR.
2.
3.
4.
PC es el contador de Instrucciones.
5.
6.
7.
8.
Parte B: Problemas
A continuacin se propone ejercicios del captulo tomados del texto bsico: Perspectiva de alto
nivel del funcionamiento y de las interconexiones del computador.
Ejercicio # 3.1 La mquina hipottica de la Figura 3.4 (pg. 64 del libro base) tambin tiene dos
instrucciones de E/S.
0011= Cargar AC desde E/S
0111= Almacenar AC en E/S
En estos casos, la direccin de 12 bits identifica un dispositivo concreto E/S. Muestre la ejecucin del
programa (utilizando el formato de la Figura 3.5) para el siguiente programa:
1.
2.
3.
Almacenar AC en el dispositivo 6.
Asuma que el siguiente valor obtenido desde el dispositivo 5 es 3 y que la posicin 940 almacena el
valor 2.
Ejercicio # 3.13 Un microprocesador utiliza la temporizacin que se muestra en la Figura 3.19 del
texto bsico para la escritura en memoria. Su fabricante especifica que la extensin temporal de la
seal de la escritura viene dada por T-50, donde T es el ciclo de reloj en nanosegundos.
a.
31
PRIMER BIMESTRE
b.
La hoja de caractersticas del microprocesador especifica que, tras el flanco de bajada dela seal
de escritura, los datos se mantienen vlidos durante 20ns. Durante cunto tiempo se mantienen
vlidos los datos que se van a escribir en memoria?
c.
Cuntos estados de espera deberan insertarse si la memoria necesita que los datos se mantengan
vlidos durante al menos 190 ns?
Concluida la autoevaluacin: Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!;
de lo contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin.
nimo intntelo de nuevo!.
32
PRIMER BIMESTRE
UNIDAD 3
MEMORIA CACH
Esta unidad se inicia con la descripcin de la jerarqua de memoria. Como se menciona al
inicio del captulo del texto bsico, los registros conjuntamente con la memoria cach son
los que se encuentran en los niveles superiores. Estas memorias internas del computador
son muy veloces, responsables de satisfacer las necesidades de datos del procesador, pero
son pequeas lo cual hace que con frecuencia se realicen procesos de actualizacin. Es
importante tener en cuenta un diseo de la memoria cach lo suficientemente ptimo para satisfacer
los requerimientos de procesador. La presente unidad nos revela cuales son estas consideraciones.
Para entender mejor esta unidad se recomienda una lectura comprensiva de cada una de los temas.
Adems, detngase en las figuras y analice completamente el mecanismo de funcionamiento. Tambin
utilice los recursos adicionales del EVA y los recursos ocw para una mejor compresin.
Al finalizar esta unidad encontrar ejercicios resueltos y una seccin de ejercicios propuestos para
que verifique su proceso de enseanza aprendizaje.
33
PRIMER BIMESTRE
34
PRIMER BIMESTRE
35
PRIMER BIMESTRE
El autor del texto bsico inicia la explicacin de los tres tipos de funciones de correspondencia mediante
el Ejemplo 4.2.
Correspondencia directa
La correspondencia directa hace referencia a que un bloque de memoria se almacenar en solo una
lnea de cach si existe un fallo. En una lnea de cach pueden ir varios bloques de memoria pero solo
uno a la vez y estos bloques siempre se almacenarn en la misma lnea. Observemos la ilustracin 3.4
que explica como se trabaja con la correspondencia directa, cuya es que cada bloque (de memoria
principal) solo puede ir en una lnea de memoria cach.
36
PRIMER BIMESTRE
La ilustracin 3.6 muestra una explicacin grfica de la correspondencia totalmente asociativa. sta
correspondencia permite almacenar cualquier bloque de memoria principal en cualquier lnea de
memoria cach.
Algoritmos de sustitucin
Los algoritmos de sustitucin son utilizados para introducir nuevos bloques en la memoria cach cuando
sta ya se encuentra llena. Solamente se aplica para las tcnicas asociativas.
Para reforzar el tema de los algoritmos de sustitucin revise el tema Polticas de Sustitucin
del recurso en lnea de Aylagas(2007), indicado en la bibliografa complementaria.
3 Observe que en el Formato de direccin existe una errata . el Formato correcto es Etiqueta+Conjunto+Palabra. Y no
etiqueta +Lnea +Palabra.
37
PRIMER BIMESTRE
Polticas de escritura
Las polticas de escritura son aquellas que remplazan un bloque cuando ste ha sido
modificado por el procesador. Existen dos tipos la escritura inmediata y la post escritura.
Para reforzar el tema de los algoritmos de sustitucin revise el tema Polticas de Escritura del recurso en
lnea de Aylagas(2007), indicado en la bibliografa complementaria.
2.
3.
4
Nro. lnea
7
palabra
Ejercicio # 4.8 Considere una mquina con una memoria principal de 216 bytes, direccionables por
bytes, y un tamao de bloque de 8 bytes. Suponga que con esta mquina se utiliza una cach de 32
lneas y correspondencia directa.
38
PRIMER BIMESTRE
a)
Cmo se divide la direccin de memoria de 16 bits entre etiqueta, nmero de lnea y nmero
de byte?
Datos del problema:
Tamao Memoria Principal(MP) = 216 bytes
Tamao de bloque = 8 bytes
Nmero de lneas de cach = 32 lneas
Numero de bits necesarios para direccionar 32 lneas = 25 r = 5
8
Nro. lnea
palabra
c)
lnea 3
lnea 6
lnea 21
lnea 3
Suponga que se almacena en la cach el byte de direccin 0001 1010 0001 1010. Cules son
las direcciones de los bytes que se almacenan junto con l ste?
etiqueta: 0001 1010
lnea: 00011
palabra: 010
UNIVERSIDAD TCNICA PARTICULAR DE LOJA La Universidad Catlica de Loja
39
PRIMER BIMESTRE
Junto con el byte de esta direccin se almacenarn todos los bytes que estn en el mismo bloque,
o sea los que se encuentren en las direcciones:
0001 1010 0001 1xxx
AUTOEVALUACIN 3
Ha concluido el estudio de la tercera unidad. Ahora le invitamos a desarrollar la siguiente actividad de
autoevaluacin para afianzar los conocimientos adquiridos.
Parte A: Preguntas Objetivas:
Conteste con Verdadero(V) o Falso(F) a cada una de las siguiente expresiones segn corresponda
1.
En una memoria cach las polticas de escritura razonable es la escritura diferida con
asignacin (de bloque en cach)
2.
3.
4.
Los tres tipos de correspondencia son directa, asociativa y asociativa por conjuntos
5.
6.
7.
8.
Parte B: Problemas
A continuacin se propone ejercicios de este captulo tomados del texto bsico: Memoria Cach.
Ejercicio # 4.2 Una Cach asociativa por conjuntos de dos vas tiene lneas de 16 bytes y una capacidad
de total de 8KB. La memoria principal, de 64 MB, es direccionable por bytes. Muestre el formato de
las direcciones de memoria principal.
Ejercicio # 4.21 Considere una cach de un solo nivel, con un tiempo de acceso de 2,5 ns, un
tamao de lnea de 64 bytes y una tasa de aciertos H= 0,95. La memoria principal usa la capacidad de
transferencia en bloques, con un tiempo de acceso de 50 ns para la primera palabra (4bytes ), y de 5ns
para cada una de las siguientes.
a)
Qu valor tiene el tiempo de acceso cuando hay un fallo de cach? Suponga que la cach espera
hasta que la lnea ha sido captada de memoria principal, para entonces ejecutar un acierto de
cach.
Al final de esta gua encontrar una seccin de solucionario en donde encontrar las respuestas de
esta autoevaluacin. Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!; de lo
contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin. nimo
intntelo de nuevo!.
40
COMPETENCIAS
ESPECFICAS
Resuelve manualmente
operaciones aritmticas y
lgicas de la ALU.
INDICADORES DE
APRENDIZAJE
Contine con la lectura de Captulo 12 del texto bsico , seccin 12.1, 12.2, 12.3,
12.4. Posteriormente conteste las interrogantes propuestas de la gua.
Revise los contenidos del Captulo 9 del texto bsico , seccin 9.1, 9.2, 9.3, 9.4.
Luego conteste los interrogantes propuestas de la gua.
Inicie el segundo bimestre con la lectura de Captulo 7, seccin 7.1, 7.2, 7.3.
Luego conteste los interrogantes propuestas de la gua.
ACTIVIDADES DE APRENDIZAJE
UNIDAD 6: ESTRUCTURA
Y FUNCIONAMIENTO DEL
PROCESADOR
Unidades/Temas
CONTENIDOS
Comprender, analizar y
resolver problemas aplicando
los mtodos de la ciencia y la
ingeniera.
7.4
SEGUNDO BIMESTRE
8 horas de interaccin
en el EVA por semana
12 horas de autoestudio.
Semana 5 y 6:
8 horas de interaccin
en el EVA por semana
12 horas de autoestudio.
Semana 3 y 4:
8 horas de interaccin
en el EVA por semana
12 horas de
autoestudio.
Semana 1 y 2 :
CRONOGRAMA
ORIENTATIVO
Tiempo estimado
SEGUNDO BIMESTRE
41
COMPETENCIAS
ESPECFICAS
INDICADORES DE
APRENDIZAJE
42
Unidades de la 4 a la 6
Unidades/Temas
CONTENIDOS
ACTIVIDADES DE APRENDIZAJE
8 horas de interaccin
en el EVA por semana
12 horas de autoestudio.
Semana 7 y 8:
CRONOGRAMA
ORIENTATIVO
Tiempo estimado
SEGUNDO BIMESTRE
SEGUNDO BIMESTRE
Parte
Objetiva
Parte de
Ensayo
Interaccin
en el EVA
Prueba
Objetiva
2. Heteroevaluacin
1. Autoevaluacin *
Comportamiento tico
Evaluacin a Distancia **
Habilidades
Creatividad e iniciativa
Estrategia de
aprendizaje
Conocimientos
Evaluacin
Presencial
PORCENTAJE
Puntaje
TOTAL
10%
10%
10%
Mximo 1
punto
Actividades
70%
14
20 puntos
Para aprobar la asignatura se requiere obtener un puntaje mnimo de 28/40 puntos, que equivale al 70%.
* Son estrategias de aprendizaje, no tienen calificacin; pero debe responderlas con el fin de autocomprobar su proceso de
aprendizaje.
** Recuerde: que la evaluacin a distancia del primero y segundo bimestre consta de dos partes: una objetiva y otra de
ensayo, debe desarrollarla y entregarla en las fechas correspondientes.
Sr. Estudiante:
Tenga presente que la finalidad de la valoracin cualitativa es principalmente formativa.
43
SEGUNDO BIMESTRE
UNIDAD 4
ENTRADA Y SALIDA (E/S)
Al ser la arquitectura de E/S la interfaz con el exterior del computador, esta unidad permitir
comprender la importancia de la comunicacin de los dispositivos internos con los dispositivos
externos. En el texto bsico encontraremos los contenidos en el captulo 7: Entrada/Salida.
En este captulo se identifica la E/S segn los dispositivos internos y externos. Adems se
analiza la metodologa para controlar las interacciones con el exterior proporcionando as
informacin al Sistema Operativo para gestionar la actividad de E/S. Tambin se revisa los mtodos de
E/S y los diferentes los tipos de interfaces.
La ilustracin 4.1 nos recuerda la ubicacin de los mdulos que permiten la conexin con dispositivos
tanto internos como con dispositivos externos. Lo que estudiaremos son los controladores que permiten
la comunicacin.
Ilustracin 4.1. Representacin del Bus del sistema y los Mdulos e E/S. (Imagen extraa de
Aylagas(2007)).
Antes de empezar la lectura del texto bsico, revise el contenido OCW http://ocw.ehu.
es/ensenanzas-tecnicas/arquitectura-de-computadores-i/apuntes/entrada_salida, el cual
le proporcionar una visin general del tema.
A continuacin describiremos los detalles de los dispositivos externos como internos.
44
SEGUNDO BIMESTRE
45
SEGUNDO BIMESTRE
Para controlar la recepcin y envo de datos entre los dispositivos externos y el CPU se debe implementar
un mecanismo para controlar este proceso. Abordemos ahora las tcnicas para estas operaciones de
E/S. El texto bsico describe dos tcnicas para estas operaciones:
-
La E/S programada
46
SEGUNDO BIMESTRE
Observemos la siguiente ilustracin donde se identifica la relacin de la CPU con cada uno de los
dispositivos en la E/S mediante interrupciones..
47
SEGUNDO BIMESTRE
AUTOEVALUACIN 3
Ha finalizado el estudio de la cuarta unidad. Ahora le invitamos a desarrollar la siguiente actividad de
autoevaluacin para mejorar los conocimientos adquiridos.
Parte A: Preguntas Objetivas:
Conteste con Verdadero (V) o Falso (F) a cada una de las siguiente expresiones segn corresponda.
1.
Los dispositivos externos se pueden clasificar en: Interaccin con humanos, con
mquinas y de comunicacin.
2.
48
SEGUNDO BIMESTRE
3.
4.
5.
6.
7.
8.
Parte B: Problemas
A continuacin se propone ejercicios de este captulo tomados del texto bsico: Entrada/Salida.
Ejercicio # 7.2 En la familia de microprocesadores Z8000 de Ziglog se utiliza un formato de instruccin
similar. En este caso es posible realizar un direccionamiento directo de los puertos utilizando una
direccin de 16 bits que forma parte de la instruccin, y tambin un direccionamiento indirecto, al
incorporar la instruccin una referencia a uno de los 16 registros de propsito general que contiene
la direccin del puerto. Cuntos puertos pueden designar el Z8000 en cada uno de los modos de
direccionamiento de E/S?
Ejercicio # 7.7 Un microprocesador comprueba el estado de un dispositivo de salida de 20ms. sto se
lleva a cabo mediante un temporizador que avisa al procesador cada 20 ms. La interfaz del dispositivo
tiene dos puertos: uno para el estado y otro para el dato de salida. Cunto se tarda en comprobar el
estado y atender al dispositivo si la frecuencia de reloj es de 8 MHz?. Por simplicidad, considere que
todas las instrucciones que intervienen tardan doce ciclos de reloj.
Concluida la autoevaluacin: Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!;
de lo contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin.
nimo intntelo de nuevo!.
49
SEGUNDO BIMESTRE
UNIDAD 5
ARITMTICA DEL COMPUTADOR
Luego de haber analizado la estructura del computador y sus interconexiones, es momento de
examinar la unidad aritmtica y lgica del Computador. Recordemos que la unidad aritmtica
lgica (UAL) es la encargada de realizar operaciones matemticas y lgicas. Internamente
esta conformada por un conjunto de integrados que de acuerdo a un conjunto de bits de
entrada sta realiza diferentes operaciones. El texto bsico hace referencia a esta unidad en
el captulo 9. De ste revisaremos las cuatro primeras secciones.
En esta unidad se recomienda una lectura comprensiva de los temas. Adems detngase en figuras y
comprenda el mecanismo de funcionamiento. Tambin utilice los recursos adicionales del EVA y los
recursos ocw para una mejor comprensin.
Al finalizar esta unidad encontrar ejercicios resueltos y una seccin de ejercicios propuestos para su
proceso de enseanza aprendizaje
50
SEGUNDO BIMESTRE
Representacin Complemento A2
Si an-1=0
Si an-1=1
Por qu al realizar el complemento a dos del cero(0) nos da como resultado cero(0)?.
2.
Por qu al aplicarle al -128 el complemento a dos nos da el mismo nmero?. La figura 9.5 del
texto bsico en el literal a explica lo sucedido.
Cuando se realiza una suma o una resta usted puede tener un desbordamiento. La figura 9.3 y la
figura 9.4 muestran las condiciones necesarias en los operandos para que se suscite este caso.
El proceso de multiplicacin en los computadores se hace mediante complemento a dos. Como
explica el texto bsico la multiplicacin directa no es adecuada si el multiplicando o el multiplicador
son negativos. Para realizar el proceso correctamente se utiliza el algoritmo de both. En la figura 9.12
del texto bsico encontramos un flujograma con los pasos a seguir para realizar la multiplicacin. El
siguiente ejemplo explica como se va dando cada uno de los valores de la figura 9.13.
Ejemplo 5.1
Objetivo: Multiplicar 7X3 (0111 x 0011)
Consideraciones:
Recuerde que tanto el multiplicando(M), como el multiplicador(Q) tienen 4 bits; por lo tanto el
nmero de ciclos a repetir ser cuatro.
51
SEGUNDO BIMESTRE
Ahora siguiendo la primera parte del algoritmo de la figura 9.12 del texto bsico:
0000
0011
Q-1
0
DESCRIPCION
0111
Valores iniciales
CICLOS
Primer ciclo:
Entonces el par (Qo ,Q-1 ) =(10) y de acuerdo al algoritmo el proceso contina por la izquierda.
De los anterior podemos decir que la operacin a realizarse es A A-M. Para esto se obtiene
-M( o lo que es igual al complemento a dos de M) M=1001. Luego sumamos A=0000 y (M)=1001. El resultado lo almacenamos en A. Por consiguiente A=1001
1001
0011
Q-1
0
M
0111
DESCRIPCION
A A-M
CICLOS
Primer ciclo
Q-1
DESCRIPCION
1001
0011
0111
A A-M
1100
1001
0111
Desplazamiento
CICLOS
Primer ciclo
Segundo ciclo:
Como Qo ,Q-1 ahora tiene el valor de (1,1) solo se realiza el desplazamiento ( El proceso va por el
centro del algoritmo).
A
1110
52
Q
0100
Q-1
1
DESCRIPCION
0111
Desplazamiento
CICLOS
Primer ciclo
SEGUNDO BIMESTRE
Nuevamente se repite el proceso desde el condicionante hasta que completen cuatro ciclos.
De esta manera el resultado se encuentra al unir los bits de A y Q en un nuevo registro de 8 bits.
Ha entendido el proceso para realizar el algoritmo de both?. Entonces ahora puede
analizar la divisin utilizando el mismo razonamiento. Recuerda utilizar los recursos
adicionales del EVA y solicitar ayuda a tu profesor para comprender mejor los temas.
El Signo
2.
La parte significativa
3.
Exponente
Parte significativa
1 bit
8 bits
23 bits
Procedemos a convertir el numero -1,5 en binario. La parte izquierda del nmero en binario
es 1. La parte decimal o derecha del numero es 0,1. Por lo tanto el nmero -1,5 en binario es
-1,1.
53
SEGUNDO BIMESTRE
Para este proceso se suma 127 al exponente original para almacenarlo en el campo de
exponente:
127+1=128
01111111(127)+00000001(1)=10000000(128)
Signo
Exponente
10000000
1 bit
8 bits
Parte Significativa
23 bits
Signo
Exponente
Parte Significativa
10000000
10000000000000000000000
1 bit
8 bits
23 bits
El proceso para convertir de binario con representacin de coma flotante es el inverso de lo anteriormente
descrito.
Si ha entendido el proceso de conversin de decimal a binario con representacin de
coma flotante, realice la conversin de binario a decimal de 1,68?. Recuerda utilizar los
recursos adicionales del EVA y solicitar ayuda a tu profesor para comprender mejor los
temas.
Interactividad en el EVA: Participe en el foro propuesto y comente los aportes de dos de
sus compaeros. Por favor trate de crear un ambiente de discusin para el aprendizaje.
A continuacin presentamos un conjunto de ejercicios resueltos tomados de la seccin Problemas del
texto bsico. La numeracin es la misma que en el texto.
Problemas resueltos
Ejercicio 9.15. Use el algoritmo de Booth para multiplicar 23 (multiplicando) por 29 (multiplicador),
donde cada nmero est representado con 7 bits.
A
54
Q-1
DESCRIPCION
0000000
0011101
0010111
Valores iniciales
1101001
0011101
0010111
AA-M
1110100
1001110
0010111
DESPLAZAMIENTO
0001011
1001110
0010111
AA+M
0000101
1100111
0010111
DESPLAZAMIENTO
1101110
1100111
0010111
AA-M
1110111
0110011
0010111
DESPLAZAMIENTO
CICLOS
Primer ciclo
Segundo ciclo
Tercer ciclo
SEGUNDO BIMESTRE
Q-1
DESCRIPCION
CICLOS
1111011
1011001
0010111
DESPLAZAMIENTO
Cuarto ciclo
1111101
1101100
0010111
DESPLAZAMIENTO
Quinto ciclo
0010100
1101100
0010111
AA+M
0001010
0110110
0010111
DESPLAZAMIENTO
0000101
0011011
0010111
DESPLAZAMIENTO
Sexto ciclo
Sptimo ciclo
DESCRIPCION
111111111111
111101101111
000000001101
Valores iniciales
111111111111
000000001100
111111111111
111011011110
111011011110
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111111111
000000001100
111111111111
110110111100
110110111100
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111111111
000000001100
111111111111
101101111000
101101111000
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111111111
000000001100
111111111111
011011110000
011011110000
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111111110
000000001011
111111111110
110111100000
110111100000
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111111101
000000001010
111111111101
101111000000
101111000000
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111111011
000000001000
111111111011
011110000000
011110000000
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111110110
000000000011
111111110110
111100000000
111100000000
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
111111101101
111111111010
111111111010
111000000000
111000000001
000000001101
Desplazamiento
Suma A A + M
Poner Qo=1
10
111111110101
000000000010
111111110101
110000000010
110000000010
000000001101
Desplazamiento
Suma A A + M
Restablecimiento A A-M
11
111110110111
111111000100
111111000100
100000000100
100000000101
000000001101
Desplazamiento
Suma A A + M
Poner Qo=1
12
111110001001
111110010110
111110010110
000000001010
000000001011
000000001101
Desplazamiento
Suma A A + M
Poner Qo=1
55
SEGUNDO BIMESTRE
AUTOEVALUACIN 5
Es momento que ponga en prctica lo que ha aprendido en esta unidad para que finalice su proceso
de aprendizaje. Te invitamos a desarrollar la siguiente actividad de autoevaluacin.
Parte A: Preguntas Objetivas:
Conteste con Verdadero (V) o Falso (F) a cada una de las siguiente expresiones segn
corresponda.
1.
2.
3.
4.
5.
6.
7.
8.
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Aritmtica del
Computador.
Ejercicio # 9.14 Dados x=0101 e y =1010 en notacin de complemento a dos (es decir, x=5 e y =
-6), calcule el producto p=x X y y con el algoritmo de Booth.
Ejercicio # 9.23 Exprese en formato de coma flotante IEEE de 32 bits los siguientes nmeros:
a.
-6
b.
-1.5
c.
384
d.
1/16
e.
-1/32
Concluida la autoevaluacin: Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!;
de lo contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin.
nimo intntelo de nuevo!.
56
SEGUNDO BIMESTRE
UNIDAD 6
ESTRUCTURA Y FUNCIONAMIENTO DEL PROCESADOR.
Dos aspectos importantes se abordan en la presente unidad. Primero los registros visibles
para el usuario y los registros de control y estado. Segundo, la segmentacin dentro de los
procesadores para la acelerar la ejecucin de los programas. El captulo 12 del texto bsico
hace referencia a lo anteriormente sealado.
Si bien el captulo 10 y 11 no han sido tratados en esta gua recomendamos un lectura rpida para
clarificar mejor los conceptos en este captulo. Tambin le sugerimos hacer una lectura comprensiva
de cada una de los temas. Detngase en las figuras y entienda completamente el mecanismo de
funcionamiento. Es conveniente que utilice los recursos del EVA y los recursos OCW para a apoyar su
aprendizaje.
Al finalizar esta unidad encontrar ejercicios resueltos y una seccin de ejercicios propuestos para
que retroalimente el aprendizaje
57
SEGUNDO BIMESTRE
58
SEGUNDO BIMESTRE
6.4.
Segmentacin de instrucciones
Revise el texto bsico el captulo de Estructura y Funcionamiento del Procesador, la seccin
12.4 Segmentacin de instrucciones
59
SEGUNDO BIMESTRE
b.
Cul es la duracin de un tipo particular de instruccin de maquina que conste de tres ciclos de
reloj?.
T=1/f periodo
T=1/5Ghz = 1/5x 106Hz
T= 0,2 x 10-6 s = 0,2 us
Duracin en tres ciclos de reloj: El retardo de tiempo d es igual a un pulso de reloj
t = 3* 0,2 x 105 s
t = 0,6 us
Ejercicio # 12,7 Considere un diagrama de tiempos de la figura 12, 10. Suponga que hay un cauce de
solo dos etapas (Captar y ejecutar). Redibuje el diagrama para mostrar cuantas unidades de tiempo se
necesitan ahora para cuatro instrucciones.
60
SEGUNDO BIMESTRE
Ejercicio # 12,8. Suponga un cauce de cuatro etapas; captar instruccin (FI), decodificar la instruccin
y calcular direcciones (DA) captar operando (FO) y ejecutar (EX), dibuje un diagrama similar a la figura
12, 10 para una secuencia de siete instrucciones, en la cual la tercera instruccin es un salto que tiene
lugar y adems no hay dependencia de datos.
Ha finalizado la ltima unidad. Ahora le invitamos a desarrollar la siguiente autoevaluacin para mejorar
los conocimientos adquiridos.
Parte A: Preguntas Objetivas:
Conteste con Verdadero(V) o Falso(F) a cada una de las siguiente expresiones segn corresponda
1.
2.
3.
4.
5.
6.
7.
8.
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto base captulo: Estructura y Funcionamiento
del procesador.
Ejercicio # 12.11 Considere una secuencia de instrucciones de longitud n que atraviesa un cauce de
instrucciones. Sea p la probabilidad de encontrar una instruccin de salto condicional o incondicional,
y sea q la probabilidad de que la ejecucin de una instruccin de salto I provoque un salto a una
direccin no consecutiva. Suponga que cada salto de este tipo requiera vaciar el cauce, destruyendo
todo el procesamiento de instrucciones en marcha, cuando I salga de la ltima etapa. Modifique las
Ecuaciones (12.1) y (12.2) (pag 455) de modo que tengan en cuenta estas posibilidades
61
SEGUNDO BIMESTRE
Ejercicio # 12.14 Las Mquinas Motorolas 680x0 incluyen la instruccin <<Decrementar y saltar
segn la condicin que tiene la siguiente forma:
DBcc Dn, desplazamiento
Concluida la autoevaluacin: Si usted alcanz el 80% de logros puede continuar adelante Felicitaciones!;
de lo contrario se recomienda revisar nuevamente la temtica para tener una mayor comprensin.
nimo intntelo de nuevo!.
62
SOLUCIONARIO
8. Solucionario
AUTOEVALUACIN 1
Parte A: Preguntas Objetivas
1.
(V)
2.
(F)
3.
(V)
4.
(F)
5.
(F).
6.
(V)
7.
(F)
8.
(V)
Parte B: PROBLEMAS
Ic
(# de
instrucciones)
p
(# ciclos de
procesador )
Atributos del
Sistema
Implementacin del
Procesador
m
(# de accesos
a memoria)
k
(tiempo ciclo
memoria /ciclo
procesador )
T
(tiempo
requerido x
procesador)
Jerarqua de Memoria y de
la Cach.
X
X
AUTOEVALUACIN 2
Parte A: Preguntas Objetivas
1.
(V)
2.
(V)
3.
(F)
4.
(F)
63
5.
(V)
6.
(V)
7.
(V)
8.
(V)
SOLUCIONARIO
PARTE B
1 ciclo de bsqueda.
1.
64
SOLUCIONARIO
2.
3.
1 ciclo de ejecucin.
1.
2.
Los primeros 4 bits en el IR indican la operacin que debe realizarse con los datos. En este
caso 0001(1) indica una operacin de carga en el acumulador. La palabra de la memoria
cuyo contenido se va a cargar en el Ac, se indica mediante los 12 bits inferiores de la
instruccin. En este caso la direccin es 940.
3.
Esta instruccin requiere un acceso a la MP por lo que se deben utilizar los registros MAR
y MBR. Igualmente ocurre con todos los ciclos de bsqueda.
En lo sucesivo no se har referencia a este proceso.
4.
Se incrementa el PC.
2 ciclo de bsqueda.
1.
Se busca la instruccin de la posicin de memoria indicada por el valor actualizado del PC,
301.
2.
2 ciclo de ejecucin.
1.
Para ejecutarse la instruccin debe realizarse una operacin de lectura de la MP, y sumar
el contenido al del Ac.
2.
3.
3 ciclo de bsqueda.
1.
2.
65
SOLUCIONARIO
3 ciclo de ejecucin.
1.
IR contiene el cdigo de instruccin 2941, en el que los 4 bits de mayor peso (2)
corresponden a una instruccin de almacenamiento. Se transfiere el contenido del Ac a la
posicin de memoria indicada por los 12 bits de menor peso (941).
2.
3.
Se incrementa el PC.
En este programa se han necesitado 3 ciclos de instruccin para sumar el contenido de la palabra
940 al de la 941 y almacenar el resultado en la posicin 941.
T=
F
1
5x10
1
5MHz
= 0,2
= 2x101 = 200 ns
T - 50 =200ns - 50 = 150 ns
5MHz reloj correspondiente a un periodo de reloj de 200ns. La seal tiene una duracin
de 150ns
b.
T de la seal = 150 ns; tras el flanco de bajada los datos se mantienen = 20 ns (tiempo de
espera)
150 ns + 20 ns = 170 ns
c.
Cuntos estados de espera deberan insertarse si la memoria necesita que los datos se
mantengan vlidos durante al menos 190 ns?
Un estado de espera.
AUTOEVALUACIN 3
Parte A: Preguntas Objetivas:
Conteste V o F segn corresponda
1.
(V)
2.
(V)
3.
(V)
4.
(V)
5.
(V)
6.
(V)
7.
(V)
8.
(V)
66
SOLUCIONARIO
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico Captulo: Memoria Cach.
Etiqueta
Lnea
Palabra
14
La Cach consta de 256 de dos lneas cada una. Por ende 8 bits son necesarios para
identificar el conjunto de nmero.
67
SOLUCIONARIO
AUTOEVALUACIN 4
Parte A: Preguntas Objetivas:
Conteste V o F segn corresponda
1.
(V)
2.
(F)
3.
(V)
4.
(V)
5.
(V)
6.
(V)
7.
(V)
8.
(V)
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Entrada/Salida.
AUTOEVALUACIN 5
Parte A: Preguntas Objetivas:
Conteste V o F segn corresponda
1.
(V)
2.
(V)
3.
(F )
4.
(V)
5.
(V)
6.
(V)
7.
(V)
8.
(V )
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Aritmtica del
Computador.
68
SOLUCIONARIO
Q-1
0000
1010
0101
Inicial
0000
0101
0101
Shift
1011
1101
0101
1010
0
1
0101
0101
A <-A M
Shift
0010
0001
1010
0101
1
0
0101
0101
A <-A + M
Shift
1100
1110
0101
0010
0
1
0101
0101
A <-A M
Shift
a)
-6
110 = 1.10 x 102
10000000000000000000000
127 + 2 = 129 = 10000001
1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Signo
b)
Exponente
Mantisa
-1.5
1.1= 1.1 x 108
10000000000000000000000
signo
Exponente
c)
Mantisa
384
101 = 1.01 x 102
01000000000000000000000
signo
Exponente
d)
Mantisa
1/16 = 0,0625
1.0 x 10-4
00000000000000000000000
127 - 4 = 123 = 01111011
69
0 1 1
Signo
0 0
SOLUCIONARIO
Exponente
e)
Mantisa
-1/32 = - 0.03125
1.0 x 10-5
00000000000000000000000
127 - 5 = 122 = 01111010
0 1
Signo
Exponente
Mantisa
AUTOEVALUACIN 6
Parte A: Preguntas Objetivas:
Conteste V o F segn corresponda
9.
(V)
1.
(V)
2.
(V)
3.
(F)
4.
(F)
5.
(V)
6.
(V)
7.
(F)
Parte B: Problemas
A continuacin se propone ejercicios tomados del texto bsico captulo: Estructura y Funcionamiento
del procesador.
A1
hace
que
la
BNE
El programa de bucles entre las dos primeras lneas hasta que el contenido de D1 se disminuye
por debajo de 0 (a -1).
El bucle se termina DBNE. D1 se disminuye de 255 ($ FF) a -1, por lo que el bucle se ejecuta un
total de 256 veces.
70
SOLUCIONARIO
GPAP-SCJR/ymtm/15-07-2011/71
jclg/2012-12-10
71