Primera Unidad Didctica

Mtodos Numricos

CUARTA UNIDAD DIDCTICA

DISEO DE CIRCUITOS LGICOS

SECUENCIALES

Primera Unidad Didctica

Mtodos Numricos

IV UNIDAD
Esquema de contenidos

Los biestables o Flip Flops: Clasificacin, tipos, caractersticas, Flip Flops Sincronos, Flip Flop con
compuertas NOR, Flip Flop con compuertas NAND, Flip Flops RS, JK, D, T en circuitos integrados
ejercicios Registros y Contadores: Introduccin, generalidades, aplicaciones, resumen de
implementacin de funciones, ejercicios y problemas. Elementos bsicos y Estructura de un
sistema basado en microprocesadores ejercicios

Primera Unidad Didctica

Mtodos Numricos

Objetiv
DISEO DE CIRCUITOS LGICOS SECUENCIALES
Su finalidad es lograr que usted realice los diseos con circuitos lgicos
secuenciales de mediana complejidad uso de las tablas de verdad.
Objetivos Especficos

Examina minuciosamente los conceptos principales de los circuitos de lgica

secuencial.
Conocer el funcionamiento y diseo de contadores sincronos.
Conocer el funcionamiento y diseo de registros.
Adquirir destreza en el anlisis y diseo de aplicaciones con circuitos secuenciales.
Investiga las aplicaciones de los circuitos de lgica secuencial. Aplica al desarrollo
de las maquinas secuenciales y conocimiento de los elementos bsicos de los
microprocesadores.

Introducci

Primera Unidad Didctica

Mtodos Numricos

En la lgica secuencial , las salidas estn determinadas no slo por las entradas
sino tambin por la secuencia de entradas que condujeron al estado existente, las
que precedieron. En otras palabras el circuito posee memoria. La mayora de los
sistemas digitales requieren la funcin de almacenamiento, cuyo objetivo es
mantener los datos binarios durante un periodo de tiempo. Algunos dispositivos de
almacenamiento

se

usan

para

almacenamiento

temporal

otros

para

almacenamiento permanente y pueden memorizar un bit o un grupo de bits.

Algunos tipos comunes de dispositivos de almacenamiento son: flip-flops, registros,

memorias semiconductoras, discos magnticos, cintas magnticas y discos pticos.
En este captulo estudiaremos los circuitos biestables (flip-flops, latches y registros)
Los circuitos secuenciales se pueden dividir en sncronos y asncronos.
1. Sncronos: las entradas, salidas y los estados internos se muestrean en
instantes de tiempo definidos que son controlados por una seal de reloj.
2. Asncronos: los circuitos responden a cambios en las entradas que se pueden
producir en cualquier momento.

1.- EL FLIP FLOP:

Es un circuito lgico biestable, es decir posee dos estados estables, denominados

SET (1 o activacin) y RESET (0 o desactivacin), en los cuales se puede
mantener indefinidamente, lo que permite el almacenamiento de un bit. Los flipflops se implementan con puertas lgicas y son los bloques bsicos de construccin
de contadores, registros y otros circuitos de control secuencial. Tambin se
emplean en ciertos tipos de memorias.
7

Primera Unidad Didctica

Mtodos Numricos

2.-BIESTABLES SENSIBLES POR NIVEL O LATCHES.

El latch es un tipo de dispositivo de almacenamiento temporal de dos estados
(biestable).
2.1.- Biestable R-S con puertas NOR.
El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de
dispositivo lgico biestable con dos salidas Q y comp. Q (una la
complementaria de la otra), compuesto de dos puertas NOR acopladas tal y
como muestra la Figura. Se puede observar que la salida de cada puerta
NOR se conecta a la entrada de la puerta opuesta.

Fig. Latch R-S con entrada activa a nivel alto.

La entrada R activa (1) realiza un RESET del latch (pone la salida a 0).
La entrada S activa (1) realiza un SET del latch (pone la salida a 1 ).
Si las entradas estn desactivadas (R=0 y S=0) la salida del latch no
cambia (Qn = Qn-1).
Si se activan las dos entradas (R=1 y S=1) el circuito no funciona
correctamente (Q=0 y comp.Q =0).
El smbolo lgico del latch R-S con entrada activa se muestra en la Figura

Primera Unidad Didctica

Mtodos Numricos

Fig. Latch R-S.

2.2.- Biestable R-S con puertas NAND.

El latch R-S (Reset-Set) con entrada activa a nivel bajo es un tipo de
dispositivo lgico biestable compuesto de dos puertas NAND acopladas tal y
como muestra la Figura.

Fig. Latch R-S con entrada activa a nivel bajo.

Por tanto el modo de memoria del latch (Qn=Qn-1) corresponde en este

caso con las dos entradas a 1. Si la entrada S se lleva a nivel bajo 0 la
salida Q se pone a 1 (SET) y si la entrada R se lleva a nivel bajo 0 la
salida Q ser 0 (RESET). De ah que a este latch se le d el nombre de
latch con entrada activa a nivel bajo.

2.3.- Latch R-S con entrada de habilitacin.

A menudo resulta de utilidad poder controlar el funcionamiento del latch de
manera que las entradas se puedan activar en unos instantes determinados.
9

Primera Unidad Didctica

Mtodos Numricos

El diagrama y el smbolo lgico de un latch con entrada de habilitacin se

muestra en la Figura. Las entradas S y R controlan el estado al que va a
cambiar el latch cuando se aplica un 1 en la entrada de habitacin (E,
enable). El latch no cambiar de estado hasta que la entrada E est a nivel
alto. Esta tercera entrada (E) permite habilitar o inhibir las acciones del resto
de entradas.

Fig. Latch R-S con entrada de habilitacin.

Cuando la seal de habilitacin E est a nivel bajo, las seales

estarn a nivel alto sin importar el valor de las entradas R y S. Esto coloca al
latch en su modo de memoria, evitando que la salida cambie de estado.
Cuando se activa la entrada de habilitacin, las seales R y S se invierten y

se aplican al latch

, es decir, el circuito acta como un latch R-S con

entrada activa a nivel alto. La tabla de verdad se puede apreciar en la

Figura.
2.4.- Latch D con entrada de habilitacin.

10

Primera Unidad Didctica

Mtodos Numricos

Existe otro tipo de latch con entrada de habilitacin que se denomina latch
D. Se diferencia del latch S-R en que slo tiene una entrada (D), adems de
la de habilitacin (E). La figura muestra el diagrama, el smbolo lgico y la
tabla de verdad de este tipo de latch.

Fig. Latch R-S con entrada de habilitacin.

En resumen cuando la habilitacin (E) est activa la salida Q toma el valor de la

entrada D, y cuando est desactiva, la salida permanece en su estado anterior. Este
dispositivo tambin es conocido como bscula D transparente y se emplea para
almacenar un bit de informacin.
3.- BIESTABLES DISPARADOS POR FLANCOS O FLIP-FLOPS.
Algunos biestables estn construidos de manera que slo cambian de estado ante
la aplicacin de una seal de disparo, en concreto ante el flanco de bajada o de
subida de una seal de entrada llamada reloj (CLK). Estos biestables reciben el
nombre de biestables disparados por flanco, o ms comnmente flip-flops.
Los flip-flops son dispositivos sncronos. El trmino sncrono significa que la salida
cambia de estado nicamente en un instante especfico de una entrada de disparo
(reloj), es decir, los cambios en la salida se producen sincronizadamente con el
reloj.
Podemos encontrar dos tipos de flip-flops:
1. Los que son disparados por el flanco de subida de la seal de reloj.
2. Los que son disparados por el flanco de bajada de la seal de reloj.
3.1.- FLIP-FLOPS S-R DISPARADO POR FLANCO.
Se asemeja al latch R-S excepto en que el circuito slo responde a sus
entradas en el flanco ascendente o descendente de la seal de reloj. Los
smbolos grficos (figura 3-7) se asemejan a los de los latches con entrada

11

Primera Unidad Didctica

Mtodos Numricos

de habilitacin, excepto en que esta ltima entrada se reemplaza por una

entrada de reloj.

Figura. Flip-flop R-S (a) disparado por flanco de subida. (b) disparado por flanco
de bajada.

En ausencia de la transicin de reloj el flip-flop permanece en su modo de

memoria, como se aprecia en el diagrama de la Figura correspondiente a
un flip-flop disparado con flanco de subida.
3.2.- FLIP-FLOP D DISPARADO POR FLANCO.
Su comportamiento es similar al del latch D descrito con anterioridad, la
salida del flip flop tipo D se igualar a la entrada en el instante en el que se
produzca el flanco ascendente o descendente (segn el tipo de flip-flop) de
la seal de reloj (CLK). En la Figura 3-9 se observa el smbolo lgico y la
tabla de verdad de un flip-flop tipo D disparado por flanco ascendente.

12

Primera Unidad Didctica

Mtodos Numricos

Figura. Ejemplo de formas de onda en las entradas y en la salida de un flip-flop

disparado por flanco ascendente.

3.3.- FLIP-FLOP J-K DISPARADO POR FLANCO.

El flip-flop J-K se comporta como el flip-flop R-S a excepcin de que
resuelve el problema de tener una salida indeterminada cuando las entradas
se encuentran activas a la vez. La entrada J es la equivalente a la entrada S
de un flip-flop R-S y la entrada K, al equivalente a la entrada R. En este
dispositivo cuando las dos entradas se colocan a nivel alto la salida cambia
al estado opuesto al que se encontraba. A este modo de funcionamiento se
le denomina modo de basculacin.
La tabla de transicin muestra las caractersticas de un flip-flop J-K
disparado por flanco ascendente.

13

Primera Unidad Didctica

Mtodos Numricos

Figura. Ejemplo de formas de onda en las entradas y en la salida de un flipflop J-K disparado por flanco ascendente.
3.4.- Flip-flop T.
Existe otro tipo de flip-flop con una nica entrada (T). El comportamiento de
un flip-flop tipo T es equivalente al de un flip-flop tipo J-K con sus entradas J
y K unidas. De este modo, si la entrada T presenta un nivel bajo 0 el
dispositivo est en su modo de memoria, y si al entrada T se encuentra a
nivel alto 1 el dispositivo cambia de estado, es decir la salida bascula. En la
Figura se aprecia este comportamiento y el smbolo lgico.

Figura . Comportamiento y smbolo lgico de un flip-flop.

14

Primera Unidad Didctica

Mtodos Numricos

4.- Registros de desplazamiento.

Los registros de desplazamiento estn formados por un conjunto de flip-flops, y son
muy importantes en las aplicaciones que precisan almacenar y transferir datos
dentro de un sistema digital.
Un registro es un circuito digital con dos funciones bsicas, almacenamiento y
movimiento de datos. Se diferencian de las memorias, en que el tiempo de
almacenamiento es menor. La capacidad de desplazamiento de un registro es la
que permite el movimiento de los datos de una etapa a otra dentro del registro.
Los dos tipos de registros de desplazamiento son serie y paralelo. En un registro
paralelo los bits se almacenan simultneamente a partir de lneas paralelas,
mientras que en un registro de desplazamiento serie, los bits se almacenan de uno
a uno.
Estos dos tipos se emplean, entre otras cosas, para transformar (Figura ) palabras
de informacin en paralelo a una sucesin de bits sobre una lnea, es decir, datos
serie (registro de desplazamiento paralelo-serie), o una sucesin de datos en serie
en una palabra de datos en paralelo (registro de desplazamiento serie- paralelo).

Un registro de desplazamiento que permite almacenar temporalmente n bits estar

formado por n biestables.
4.1.- Registros de Entrada serie salida paralelo.
En este tipo de registro los bits de datos se introducen en serie y se dispone
de la salida en cada etapa.
En la Figura se muestra un ejemplo de un registro de desplazamiento serieparalelo de cuatro bits. El circuito est formado por cuatro flip-flops D

15

Primera Unidad Didctica

Mtodos Numricos

conectados en serie. Suponemos que inicialmente la entrada de datos serie

est a 0 y que la salida de cada flip-flop es 0. Se aplica al circuito una
secuencia de pulsos regulares, que forman la seal de reloj. Si la entrada
serie permanece a 0, las salida de cada uno de los flip-flops no vara.

Figura. Registro de desplazamiento serie-paralelo.

El smbolo y la tabla de verdad de un flip flop

tipo D con flanco descendente se recuerda
en la Figura.

Si suponemos una secuencia de datos de entrada 1011 la evolucin de

cada una de la salidas sera la mostrada en la Figura. Cada bit de la
secuencia se aplica a la entrada del primer flip-flop y se va desplazando
hacia la derecha. Se puede observar que al estar formado el registro de
desplazamiento por cuatro bits, la secuencia de entrada estar disponible en
paralelo (en las cuatro salidas) despus del cuarto flanco descendente de la
seal de reloj.

Figura . Evolucin de entradas y salidas en un registro serie-paralelo de 4 bits.

16

Primera Unidad Didctica

Mtodos Numricos

4.2.- Registro de Entrada paralelo salida serie.

Es un registro con entradas de datos paralelo, los bits se introducen
simultneamente en sus respectivas etapas a travs de lneas paralelo, en
lugar de bit a bit a travs de una nica lnea como sucede en la entrada
serie. Para describir el comportamiento de un registro paralelo-serie vamos
a considerar el circuito de la Figura formado por cuatro flip-flops D
conectados en serie (registro de cuatro bits). Partimos de que inicialmente la
salida de cada flip-flop est a 0 y que se aplica al circuito una seal de reloj.

Obsrvese que el circuito tiene cuatro lneas de entrada de datos, D0, D1,
D2 y D3 y una entrada SHIFT/LOAD (desplazamiento / carga), que permite
cargar en paralelo los cuatro bits de datos en el registro. Cuando esta
entrada est a nivel bajo, las puertas G1, G2 y G3 se activan, permitiendo
que cada bit sea aplicado a la entrada D de su respectivo flip-flop. Cuando
se aplica un pulso de reloj, los flip-flops con D=1 pasan a SET (Q=1), y los
flip-flops con D=0 pasan a RESET (Q=0),almacenndose de este modo los
cuatro bits simultneamente.
Cuando la entrada SHIFT/LOAD est a nivel alto, las puertas G1, G2 y G3
se inhiben y las puertas G4, G5 y G6 se activan, permitiendo que los bits de
datos se desplacen hacia la derecha, pasando de una etapa a la siguiente.
Las puertas OR permiten el desplazamiento normal o la introduccin de
datos en paralelo, dependiendo de qu puerta AND se haya activado, es
decir, del valor de la entrada SHIFT/LOAD.
En la Figura se muestra la evolucin temporal (cronograma) de un registro
de desplazamiento paralelo-serie de cuatro bits al introducir a las entradas
los bits 1011.

17

Primera Unidad Didctica

Mtodos Numricos

Figura. Cronograma de un registro de desplazamiento de 4 bits paralelo-serie.

5. Contadores.
La funcin de recuento es muy importante en los sistemas digitales. Existen
muchos tipos de contadores digitales, pero su objetivo bsico es contar sucesos
representados por cambios de nivel o impulsos, o generar una secuencia de
cdigos particular. Para contar, el contador debe recordar el nmero actual, con el
fin de poder pasar correctamente al siguiente valor de la secuencia. Por tanto la
capacidad de almacenamiento es una caracterstica importante en todos los
contadores, por lo que generalmente se utilizan flip-flops para su implementacin.
5.1- Contadores asncronos.
Un contador asncrono es aquel en el que los flip-flops del contador no
cambian de estado exactamente al mismo tiempo, dado que no comparten
la misma seal de reloj.
5.1.1 Contador binario ascendente.
La Figura 3-24 presenta un contador binario de cuatro bits conectado
para que funcione de modo asncrono (la entrada de reloj slo est
conectada al primer flip-flop). El segundo flip flop se dispara mediante
la seal Q0 (salida del primer flip-flop), el tercer flip-flop mediante la
seal Q1 (salida del anterior) y as sucesivamente. Cada flip-flop
cambia durante el flanco descendente de la seal que se aplica a su
entrada de reloj.

18

Primera Unidad Didctica

Mtodos Numricos

Figura Contador asncrono binario ascendente de 4 bits.

El contador de cuatro bits dispone de diecisis estados diferentes (24
=16).Hay que tener en cuenta que Q0 representa el bit menos
significativo (LSB) y Q3 el bit ms significativo (MSB).
La secuencia de estados del contador se muestra en la Tabla 3-1.
En el diagrama de tiempos de la Figura 3-25 se puede apreciar el
funcionamiento del contador asncrono. Todos los flip-flops J-K estn
conectados en modo de basculacin (J=1, K=1) y se supone que,
inicialmente, estn en estado de RESET (Q=0).
El flanco de bajada de la seal CLK (primer impulso de reloj) hace
que la salida Q0 bascule, pase de nivel bajo a nivel alto. Este cambio
no afecta a los siguientes flip-flops, ya que tiene que producirse una
transicin descendente en las entradas de reloj. Despus de este
pulso de reloj, las salidas son Q0=1, Q1=0, Q2=0 y Q3=0.
El siguiente flanco descendente de la seal CLK, hace
que el primer flip-flop bascule de nuevo, Q0 pasa de 1 a 0, haciendo
que el segundo flip-flop tambin bascule (Q1=1).

19

Primera Unidad Didctica

Mtodos Numricos

El tercer flanco negativo de CLK hace que Q0 pase a nivel alto de

nuevo, mientras que Q1 , Q2 y Q3 no se ven afectados (Q1 = 1, Q2 =
0, Q3 = 0).
En el cronograma (figura ), las formas de onda de las salidas de los
flip-flops se muestran en funcin de los impulsos de reloj. Para
simplificar, se muestran las transiciones simultneas, aunque existe,
por supuesto, un ligero retardo entre las transiciones de la seal de
reloj de cada flip-flop y su salida.

Figura. Diagrama de tiempos del contador binario ascendente de 4 bits

5.1.2 Contador binario descendente.

En la Figura se observa un contador asncrono binario descendente
de cuatro bits. El circuito es similar al anterior, con la excepcin de
que las entradas de cada flip-flop se conectan a la salida
complementaria del flip-flop anterior.Cada flip-flop bascula al recibir
un flanco descendente en su seal de reloj, que en este caso se
produce cuando la salida anterior cambia de 0 a 1, o lo que es lo
mismo la salida complementaria cambia de 1 a 0.

Figura. Contador asncrono binario descendente de 4 bits.

20

Primera Unidad Didctica

Mtodos Numricos

La tabla de verdad correspondiente al contador mostrado

en la Figura es la que aparece en la Tabla.

6 .- Diseo de circuitos secuenciales.

La gran mayora de los circuitos digitales contienen flip-flops y
compuertas para realizar funciones especficas. El diseo de estos
circuitos inicia a partir de las especificaciones y finaliza con las
funciones lgicas, de las cuales se obtiene el circuito lgico.
Inicialmente se debe crear una tabla de estado o representacin
equivalente, para identificar la secuencia de estados que deseada.
Luego de seleccionar el nmero y tipo de flip-flops con los cuales se
desea hacer el diseo, se deduce la lgica combinatoria necesaria
para generar la secuencia de estados.
Los circuitos secuenciales se pueden analizar y disear siguiendo un
procedimiento claramente definido que consiste en los siguientes
pasos:
o

Asignacin de estados

Construccin del diagrama de transicin

Elaboracin de la tabla de estados

Obtencin de ecuaciones o funciones lgicas

Realizacin de circuitos lgicos

Un circuito secuencial est formado por una etapa de lgica

combinacional y una etapa de memoria (flip-flops). Para el
21

Primera Unidad Didctica

Mtodos Numricos

funcionamiento del circuito se requiere la informacin almacenada en

la etapa de memoria (estado), as como las entradas de la lgica
combinacional. Con esta informacin y cuando se produzca un pulso
de reloj el sistema evolucionar al estado siguiente. No todos los
circuitos secuenciales tienen entradas combinacionales, sin embargo
todos tienen variables de estado. Los contadores son un caso
particular de circuitos secuenciales. En este apartado se ver un
mtodo de diseo general de estos circuitos secuenciales.
En primer lugar se construye una tabla de transicin de estados
(tambin llamada tabla de estados). Esta tabla enumera cada estado
del contador (estado actual) junto con el correspondiente estado
siguiente (estado al que el contador pasa desde su estado actual, al
aplicar un pulso de reloj). La tabla de estados de un contador
sncrono de mdulo 5 (de 0 a 4) se muestra en la Tabla

Para disear un sistema a partir de esta tabla, necesitamos decidir

sobre la naturaleza de los biestables que se usarn y determinar cul
debe ser la entrada de cada biestable para producir la transicin al
estado siguiente.
La Tabla es una tabla de transiciones del flip-flop J-K. Se enumeran
todas las posibles transiciones de salida, mostrando cmo evoluciona
la salida Q del flip-flop. Para cada transicin de salida, se indican las
entradas J y K que dan lugar a esa transicin. Las X indican
condiciones indiferentes (la entrada puede ser 1 o 0).

22

Primera Unidad Didctica

Mtodos Numricos

Tabla Entradas de control de un flip-flop J-K

Al disear el contador, se aplica la tabla de transiciones a cada flipflop del contador. Por ejemplo, para el estado actual 000, Q0 pasa
del estado 0 a 1. Para que esto ocurra, J0 tiene que ser 1 y es
indiferente el valor que tome K0, como se indica en la tabla de
transiciones.
A partir de la tabla de estados y la tabla de transicin del biestable
seleccionado se construye la tabla de transiciones (Tabla ). En ella se
muestra qu seales se deben aplicar a las entradas de cada uno de
los biestables para lograr las transiciones apropiadas.

La etapa final del diseo consiste en crear circuitos que produzcan

estas seales. Los mapas de Karnaugh se utilizan para determinar la
lgica requerida para las entradas J y K de cada flip-flop del
contador. Se debe utilizar un mapa de Karnaugh para la entrada J y
otro para la entrada K de cada flip-flop. Cada celda del mapa de
Karnaugh representa uno de los estados actuales de la secuencia del
contador de mdulo 5 (Figura).

23

Primera Unidad Didctica

Mtodos Numricos

Figura Mapas de Karnaugh para las entradas J y K de un contador de mdulo 5.

El paso final consiste en implementar la lgica a partir de las expresiones de

las entradas J y K, y conectar los flip-flops para conseguir un contador de
mdulo 5, como muestra la Figura
Figura Contador de mdulo 5 con flip-flops J-K.

Ejercicios Resueltos:
1.-Obtnganse las tablas de verdad de los siguientes circuitos e
indquese su funcin (equivalencia con otro tipo de biestable):
a)

24

Primera Unidad Didctica

Mtodos Numricos

Solucion:

b)

Solucion:

25

Primera Unidad Didctica

Mtodos Numricos

c)

Solucion:

d)

Solucion:

26

Primera Unidad Didctica

Mtodos Numricos

2.- Dados los biestables de las figuras, completar los cronogramas

correspondientes:
a)

Solucion:

b)

Solucion:

27

Primera Unidad Didctica

Mtodos Numricos

c)

Solucion:

d)

Solucion:

28

Primera Unidad Didctica

Mtodos Numricos

e)

Solucion:

f)

Solucion:

29

Primera Unidad Didctica

Mtodos Numricos

3.-Determine la evolucin de las salidas Q1 y Q2 para los siguientes

circuitos. Inicialmente se supondr que se parte de la situacin Q1=
Q2= 0. Calcule adems la frecuencia de Q1 y Q2 en funcin de la
frecuencia de reloj en ambos circuitos.

Solucion:

fQ1=fclk/2 y fQ2=fclk/4

30

Primera Unidad Didctica

Mtodos Numricos

4.-Resolver el circuito de la figura dando las salidas Q1 y Q2

Solucion:

31

Primera Unidad Didctica

Mtodos Numricos

5.- Disear un contador sncrono mdulo 7 ascendente /descendente

con biestables tipo D.
Solucion:

6.- Disear el circuito secuencial del proceso que se cumple de acuerdo al

diagrama de estados de la figura

Paso 1. Asignacin de estados:

Este proceso tiene cuatro estados, una entrada y no tiene
salidas (se pueden considerar como salidas las de los flipflops). Para representar los cuatro estados se usarn dos flipflops identificados como A y B de tipo JK. y la entrada ser
identificada como X.

32

Primera Unidad Didctica

Mtodos Numricos

Paso 2.-Construccin del diagrama del transicin o de

estado
La figura corresponde al diagrama de transicin. Analizando
este diagrama se observa que el estado 10 se mantiene
mientras X=0 y en el momento que X=1 pasa al estado 11,
despus al estado 00 y finalmente al estado 01, hasta el
momento que nuevamente X=0, volviendo de esta forma al
estado AB=10. Adicionalmente observe que los estados 00
10 y 11, se mantienen cuando X=0 y el estado 01 se
mantiene cuando X=1.
Paso 3.- Elaboracin de la tabla de estados
A partir del diagrama de estados y de la tabla de transcin
del flip-flop JK se puede contruir la tabla de estados (ver
tabla).

Entrad Estado Actual

a

Para la

Estado
Siguiente

Excitacione
s

JA KA JB KB

X X

X X

simplificacin de los circuitos combinatorios es conveniente

33

Primera Unidad Didctica

Mtodos Numricos

que se presenten condiciones de"no importa", ya que estas

permiten simplicar las funciones lgicas y por tanto el tamao
del circuito lgico.

Paso 4.-Obtencin de ecuaciones o funciones lgicas.

En este paso se obtienen las funciones lgicas para las
entradas de los flip-flops (JA, KA, JB y KB) y el objetivo es
deducir la lgica combinatoria de estado siguiente, mediante
el uso de Mapas de Karnaugh. A continuacin en la figura,se
muestran los Mapas de Karnaugh y las funciones lgicas
correspondientes.

Figura. Mapas de Karnaugh para las entradas JA , JB, KA y KB

Paso 5. Realizacin de circuitos lgicos

Este es el ultimo paso del diseo, y consiste en implementar
la lgica combinacional a partir de las ecuaciones lgicas
obtenidas en el paso anterior para las entradas J y K de los
flip-flops. Las conexiones correspondientes, se efectan

34

Primera Unidad Didctica

Mtodos Numricos

mediante el uso de compuertas e inversores y en la figura, se

muestra el diseo final del circuito lgico.

Figura. Circuito Lgico del Diseo

7.- Realizar el diseo del circuito lgico correspondiente a la tabla de
estado . Observe que esta tabla es la misma del ejemplo anterior, pero
adicionamente se agreg una salida (Y).

Entrad
a

Estado
actual

Estado
siguiente

Salida

A(DA)

B(DB)

Tabla

Tabla de estado

35

Primera Unidad Didctica

Mtodos Numricos

Comentario: A diferencia de las entradas de los flip-flops JK, las

entradas en los flip-flops D corresponden exactamente a los estados
siguientes. Por esta razn en la tabla de estado no se requiere una
columna independiente para las excitaciones. En el siguiente ejemplo
se ver como realizar el diseo de circuitos secuenciales con flipflops D.
Solucion:
Paso 1. Asignacin de estados
Este proceso al igual que el ejemplo anterior tiene cuatro
estados de dos bits (AB), una entrada (X) y una salida (Y).
Para representar los cuatro estados se usarn dos flip-flops D
identificados como A y B.
Paso 2. Construccin del diagrama del transicin o de estado
El diagrama de transicin es el mismo del ejemplo anterior,
excepto que ahora se tiene en cuenta la salida (Y). En la
figura se observa el diagrama de estado.

Figura 7.2.4. Diagrama de estados - Ejemplo 2

Paso 3. Elaboracin de la tabla de estado.

Para este ejemplo inicialmente se di la tabla de
estados, la cual se observa en la tabla
Paso 4. Obtencin de ecuaciones o funciones lgicas.
36

Primera Unidad Didctica

Mtodos Numricos

En este paso se deben obtener las funciones lgicas para las

entradas de los flip-flops (DA, DB) y la salida (Y). En la figura
se muestran los Mapas de Karnaugh y las funciones lgicas
correspondientes.

Figura Mapas de Karnaugh para las entradas DA , DB, y Y

Paso 5. Realizacin de circuitos lgicos
Con las ecuaciones lgicas obtenidas en el paso anterior se
puede implementar el circuito lgico. Las conexiones
correspondientes, se efectan mediante el uso de compuertas
e inversores y en la figura se muestra el diseo del circuito.

37

Primera Unidad Didctica

Mtodos Numricos

Figura. Circuito Lgico

38