Laboratorio N 07: EL TRANSISTOR

UNIPOLAR - FET
Ing. Virginia Romero Fuentes
Facultad de Ingeniera Elctrica y Electrnica, Universidad Nacional de Ingeniera
Lima, Per
vromero@uni.edu.pe
virom@yahoo.com

INTRODUCCIN
Los transistores ms conocidos son los llamados bipolares (NPN y PNP), llamados as porque la conduccin tiene lugar gracias al
desplazamiento de portadores de dos polaridades (huecos positivos y electrones negativos), y son de gran utilidad en gran nmero
de aplicaciones pero tienen ciertos inconvenientes, entre los que se encuentra su impedancia de entrada bastante baja.
Existen unos dispositivos que eliminan este inconveniente en particular y que pertenece a la familia de dispositivos en los que existe
un solo tipo de portador de cargas, y por tanto, son unipolares. Se llama transistor de efecto campo.

I.

OBJETIVO

El laboratorio deacuerdo a sus experimentos tiene como

finalidad:

Lo anteriormente dicho se puede aplicar al transistor

FET, en donde, cuando se aumenta VDS aumenta una regin
con empobrecimiento de cargas libres

Estudiar las caractersticas de la polarizacin de

los transistores unipolares de efecto de
campo(FET).
Determinar la operacin del FET en seal
alterna.
Identificar
los
terminales,
sistema
de
polarizacin, impedancia de entrada.
Identificar los niveles de seal del FET sin
distorcin.

II.

TEORA

A. Combinacin de portadores:
Puesto que hay una tensin positiva entre el drenador y el
surtidor, los electrones fluirn desde el surtidor al drenador
(o viceversa segn la configuracin del mismo), aunque hay
que notar que tambin fluye una corriente despreciable entre
el surtidor (o drenador) y la puerta, ya que el diodo formado
por la unin canal puerta, esta polarizado inversamente.
En el caso de un diodo polarizado en sentido inverso,
donde inicialmente los huecos fluyen hacia la terminal
negativa de la batera y los electrones del material N, fluyen
hacia el terminal positivo de la misma.

Cuando seleccionamos un transistor tendremos que

conocer el tipo de encapsulado, as como el esquema
de identificacin de los terminales. Tambin tendremos
que conocer una serie de valores mximos de
tensiones, corrientes y potencias que no debemos
sobrepasar para no destruir el dispositivo. El parmetro
de la potencia disipada por el transistor es
especialmente crtico con la temperatura, de modo que
esta potencia decrece a medida que aumenta el valor
de la temperatura, siendo a veces necesaria la
instalacin de un radiador o aleta refrigeradora. Todos
estos valores crticos los proporcionan los fabricantes
en las hojas de caractersticas de los distintos
dispositivos.

B. Explicacin de sus elementos o terminales:

Un transistor de efecto campo (FET) tpico est

formado por una barrita de material p n, llamada canal,
rodeada en parte de su longitud por un collar del otro tipo de
material que forma con el canal una unin p-n.
En los extremos del canal se hacen sendas conexiones
hmicas llamadas respectivamente sumidero (d-drain) y
fuente (s-source), ms una conexin llamada puerta (g-gate)
en el collar.

ZONA HMICA o LINEAL: En esta zona el

transistor se comporta como una resistencia
variable dependiente del valor de VGS. Un
parmetro que aporta el fabricante es la
resistencia que presenta el dispositivo para
VDS=0 (rds on), y distintos valores de VGS.

ZONA DE SATURACIN: En esta zona es

donde el transistor amplifica y se comporta como
una fuente de corriente gobernada por VGS

La figura muestra el croquis de un FET con canal N.

Smbolos para un FET de canal N

III.
1.

Smbolos para un FET de canal P

Las uniones Puerta-Drenador y la Surtidor-Puerta estn

polarizadas en inversa de tal forma que no existe otra
corriente que la inversa de saturacin de la unin PN.
La zona n (en el FET canal n) es pequea y la amplitud de la
zona de deplexin afecta a la longitud efectiva del canal. La
longitud de la zona de deplexin y depende de la tensin
inversa (tensin de puerta).
Zonas de funcionamiento del transistor de efecto de
campo (FET):

PROCEDIMIENTO:
Con ayuda del manual o data sheet
reconocer los terminales del FET. Dibujar
su esquema de pines y colocar sus datos.

2.

Armar el circuito 1.

7.

Retirar el C3 y evaluar la ganancia, asi como la

seal mxima obtenible sin distorcin.

Av = 600mV

3.

Polarizar y medir las terminales del FET con rspecto a

tierra, evaluando el punto de operacin:
VD = 11.4V

VGS = -290mV

VDS = 11.1V

VG = 2.88mV

VS = 0.29v

ID = 293uA
8.

4.

Repetir el paso anterior para los valores de RD y RS

indicados.

RS = 1K
RD =
3.3K

RD =
5.6K

RD =
5.6K

RD = 1K

11V

10.4V

11.6V

10.9V

11.8V

VS

0.293V

0.293V

0.628V

0.628V

0.628V

Aplicar una seal V1 de 50mV, 1Khz senoidal y medir

la seal Vo a fin de determinar la ganancia.

Vo = 28.42mV
6.

Armar el circuito 2 dando el punto Q y la ganancia

de tensin.

RS = 3.3K
RD = 2K

VD

5.

Vo(max) = 251.7mV

Av = 0.568

Aumentar la amplitud de Vi hasta que la deformacin

de Vo y determinar la mxima amplitud de la salida que
se puede obtener sin distorcin.
La seal se empieza a distorcionar alrededor de los
800mV

Vo (max) sin distorcin = 227.6mV

Vi(max) = 400mV

IV.
EQUIPOS Y MATERIALES
Los materiales a utilizar en el laboratorio son:

02 FET canal N, NTE 312

Resistores de 1,2,10,5.6,3.3K y 1M
01 generador de funciones
Capacitores 2x10uF, 47uF
01 osciloscopio
01 panel de conexiones
Conductores de conexin
01 potenciometro de 10K

01 multmetro
02 fuentes de alimentacin
Q1

C1

C2

NJFET

0.1uF

V.

RESPUESTA A LAS PREGUNTAS

10uF

R2

C1(2)

10k

R1

R3

3.3k

1)

33k

Realice los clculos empleando un simulador.

Ajuste la tensin y frecuencia del generador a los
valores de la experiencia.

B1
10V

Los calculos fueron realizados en el

procedimiento del experimento, paginas arriba.
2)

Simule el circuito y anote las tensiones y

corrientes que se piden en el experimento para
ambos circuitos considerando todos los valores
resistivos dados.
Circuito 1

Circuito 2

3)

Determine el estado de corte y saturacin para

ambos circuitos.

Las zonas de operacin estn determinadas en el

procedimiento.