UNIVERSIDAD TCNICA

PARTCULA R DE LOJA

Tema:
- Arquitectura Pentium 4
Integrantes:
Fernando Jaramillo.
Rubn Quezada.
Bladimir Jaramillo.
Luis Pazmio.
Francisco Luzn.
Componente:
Arquitectura de Computadoras

Octubre 2015 Febrero 2016

TEMA: Anlisis de la Arquitectura Intel Pentium 4

1. INTRODUCCIN:
El presente informe tendr como objetivo principal investigar sobre la
arquitecta Pentium 4 para conocer sus caractersticas principales, en que se
diferencia con las arquitecturas anteriores y posteriores a ellas.
Tambin se trataran temas como su definicin, la historia de esta
arquitectura, las diferentes versiones que sufri y su implementacin. Para
entender este tipo de arquitectura Intel es necesario conocer una descripcin
general de esta arquitectura:
Es un microprocesador de sptima generacin que esta desarrolla con una
arquitectura de 32 bits y trabaja a una velocidad de 1.4 a 1.5 GHz fabricado
por Intel.

2.MARCO TERICO
2.1

Definicin:

(No se aceptan versiones textuales de Wikipedia )

Pentium 4 es una lnea de microprocesadores
categorizados como sptima edicin que estn
basados

en

la

arquitectura

X86(32

Bits).

Esta

arquitectura fue desarrollada por Intel, la velocidad

del procesador es de 1.4 y 1.5 GHz, cuenta con 42
millones

de

transistores,

seis

niveles

de

interconexin de aluminio, consume un promedio de

energa de 55 vatios, el bus del sistema trabaja a una velocidad de 3.2
GB/s Pentium 4 permite al usuario tener una mejor experiencia en las
reas como audio, video, multimedia y procesamiento de imgenes para
esto

trabaja

con

144

instrucciones

nuevas

de

128

bits

usando

SSE2(streaming SIMD Extension 2). Para la versin ms estable de

Pentium 4 que fue Prescott su principal caracterstica fue la
implementacin de una memoria Cache de 1 o 2 MB

2.2

Historia:

HISTORIA DE PENTIUM 4 Pentium 4 es un sucesor de Pentium III, el cual fue

lanzado el 20 de noviembre del 2000, con la finalidad de incrementar la
velocidad de reloj y pensando en el futuro, primero utiliz Pentium Pro pero
como no didio resultado se abord la arquitectura NETBURST, se pretenda
alcanzar una frecuencia de 5 GHz, es ah cuando se genera un problema
debido a que no lleg ni a los 4 GHz por error de las corrientes de fuga de los
transistores y el sobrecalentamiento de las CPU. A pesar del problema
generado Pentium 4 se haba convertido en un procesador veloz pero se

requera un sistema de refrigeracin elaborado por el calor intenso que se

produce. Las versiones con las que cuenta Pentium 4 son: (REFERENCIAS
BIBLIOGRFICAS FORMATO APA)
Willamette
Northwood
Gallatin
Prescott
Cedar Mill.
2.3

Versiones de Pentium 4:

2.3.1 Willamette
Este tipo de versin fue lanzada el 20 de noviembre del 2000 es conocida
como la versin original del Pentium 4, la cual trabaja a 1,4 y 1,5GHZ; en
sus inicios sufri importantes demoras durante el diseo, debido a estos los
primeros modelos 1,3; 1.4; y 1,5 GHZ fueron lanzados prematuramente
para evitar el tiempo de retardo del lanzamiento de Pentium 4. El ultimo
envi de esta versin Pentium 4 se realiz el 8 de agosto del 2008 dando fin
con la aparicin de Intel Core Duo el cual sustituyo esta versin.
(REFERENCIAS BIBLIOGRFICAS FORMATO APA)
2.3.2 Northwood
Tras un ao de liderazgo octubre 2001, la empresa Athlon XP (ATHLON NO
ES UNA EMPRESA, ES UNA FAMILA DE PROCESADORES AMD) reconquisto el
liderazgo en la velocidad de los procesadores, al ao siguiente en enero del
2002 Intel lanzo al mercado una nuevas versiones Northwood con una
velocidad de procesamiento de 2,0 y 2,2 GHZ. Esta nueva versin en
comparacin con la Willamette combina un incremento en la memoria
cach de 256 a 512Kib, funciona en un socket 487 y un procesador
compuesto por transistores ms pequeos que a su vez permite mayor

velocidad

menos

consumo

de

energa.

(REFERENCIAS

BIBLIOGRFICAS FORMATO APA)

2.3.3 Gallatin
Intel en septiembre del 2003 anuncia una versin extrema de Pentium 4,
debido a que su rival directo ADM alcanz en velocidad de nuevo Intel con
similares caractersticas a la Pentium 4 hasta el punto que se puede utilizar
en las mismas placas base. La edicin extrema de Pentium 4 se diferencia
por tener 2 Mb de memoria cach L3 de sus antecesores versiones ()
(REFERENCIAS BIBLIOGRFICAS FORMATO APA)
2.3.4 Prescott
Intel introduce en febrero de 2004 una nueva versin Prescott. En esta
versin se realizaron significativos cambios en la microarquitectura del
microprocesador. Al pensar que Prescott funciona a a la misma velocidad
que Northwood rinde menos, es as que la renovada versin Prescott
permite alcanzar grades velocidades. (REFERENCIAS BIBLIOGRFICAS
FORMATO APA)
2.3.5 Cedar Mill
Este tipo de versin est basado en un ncleo Prescott y nicamente se
encuentra disponible en LGA775 para Pentium 4 de 64 bits. Incorpora las
mismas instrucciones que el Prescott ms una nueva para procesar a 64
bits (REFERENCIAS BIBLIOGRFICAS FORMATO APA)

2.4

Implementacin: (Diagrama esquemtico)

Arquitectura Pentium 4

Para entender mejor el funcionamiento del Pentium 4 lo dividiremos en 4

partes principales que son:
Front-End
Ejecucin
Acceso a Memoria

 Multithreading
Funcionamiento

2.4.1 FRONT-END
En el Pentium 4 hay tres elementos fundamentales:
El Decodificador de Instrucciones.
El Predictor de Saltos.
La Trace Cache.

2.4.1.1 Decodificador de Instrucciones.

Para mantener la compatibilidad con sus arquitecturas anteriores, Intel ha
ido arrastrando su repertorio de Instrucciones IA-32. (Repertorio CISC). En la
actualidad Intel opto por dotar de un ncleo RISC.

Estos procesadores modernos disponen de un decodificador capaz de

traducir una nica instruccin IA-32 por ciclo. Dicho decodificador recibe 64
bits de la cache de segundo nivel la cual va almacenando en un buffer hasta
que reconoce la instruccin completa.
Para instrucciones ms complejas se dispone de una ROM que guarda las
instrucciones de dichas instrucciones. Estas micro - operaciones no pasan
por la Trace-Cache si no que las introduce en la cola de micro-operaciones
utilizada por la Trace-Cache para comunicarse con el procesador.

ITLB
Las instrucciones IA-32 han de almacenarse en la Cache de segundo nivel o
en Memoria Principal. La funcin de la TLB es de traducir la direccin
virtual utilizada por el procesador a la direccin fsica que ocupan las
instrucciones en memoria. Y tambin permite realizar comprobaciones de
seguridad a nivel de pgina.

2.4.1.2 Trace Cache.

La idea bsica de la Trace Cache es la de capturar el comportamiento
dinmico de las secuencias de instrucciones. Almacenando trazas de
instrucciones en lugar de bloques contiguos (contiguos tras una orden
esttica).
La misin de la Trace Cache es encontrar esos bloques de instrucciones no
contiguos y almacenarlos uno tras otro al pipe de ejecucin.
En el Pentium 4 solo dispone de una Trace Cache, al producirse un fallo en el
acceso, se proceder a la bsqueda y decodificacin de las instrucciones en
la cache de segundo nivel.
El uso de la Trace Cache es la de evitar la decodificacin reiterada de
instrucciones ya que la Trace Cache almacena nicamente micro

operaciones. De este modo al haber un fallo en la prediccin de salto o en la

re ejecucin de cierta parte lgica,

las instrucciones envueltas en la

ejecucin no deben ser decodificadas nuevamente pues estas se encuentran

en la Trace cache.
La Trace Cache incluye su propio predictor de saltos, pues su nico objetivo
es predecir el comportamiento de las instrucciones de salto presentes en la
Trace Cache en un momento concreto.

2.4.1.3 Predictor de Saltos.

Fase crtica del Front End, utiliza un mecanismo de prefetching de
instrucciones la cual accede a la cache de segundo nivel para llevar las
instrucciones IA 32 al decodificador.
El Pentium 4 utiliza un complejo mecanismo de prediccin de saltos que
combina la prediccin esttica con la dinmica.
Prediccin Dinmica.
Se basa en una tabla de historial de saltos y la correspondiente tabla
de direcciones de saltos. El Pentium 4 est basado en dos niveles de
historia, accediendo a la tabla de historia de saltos por comparticin de
ndice esto se conoce como Mtodo gshare.

 Prediccin esttica.
Si no se encuentra ninguna entrada en el BTB con la instruccin de
saltos, el predictor esttico realiza una prediccin basada en el
direccionamiento de salto. Si el salto es Hacia atrs el predictor
considerara el salto como tomado, caso contrario se considerar como
no tomado.
Pila de Direccionamiento de Retorno
Pentium 4 dispone de una pila de direcciones de retorno (Return Stack)
que predice las direcciones de vuelta y el destino de salto. Pentium 4
anota las instrucciones de salto y las aade como prefijo a las
instrucciones. Esta informacin tiene mayor prioridad que el predictor
esttico que utiliza Pentium 4.

2.4.2 FASE DE EJECUCIN

Pentium 4 cuenta con dos tablas de renombramiento de 8 entradas
direccionadas con el ndice del registro lgico con un Register File de 128
registros

independientes

de

la

Instrucciones) de 126 registros.

2.4.2.1 Asignacin de recursos

ROB

(Buffer

de

Reordenamiento

de

En un micro-operacin se le asigna un espacio de almacenamiento, en caso

de que algn recurso no estuviera disponible en el momento de la peticin
esta fase quedar bloqueada hasta que se libere dicho recurso. La microoperacin se ubica en una de las 126 entradas del buffer de reordenamiento
(ROB), el mismo que se ocupa de realizar el seguimiento de cada instruccin
hasta su finalizacin. Cabe recalcar que en Pentium 4 cualquier registro
disponible es vlido, ya que no cuenta con registros arquitectnicos.

2.4.2.2 Renombramiento de Registros

Renombramiento de registros El Pentium 4 tiene un renombramiento de
registros de 128 entradas, la cual evita conflictos por datos. Tiene 2 tablas
para controlar las asignaciones denominadas: Tabla de Registro Alias (RAT).
La entrada del registro EAX de la Interfaz RAT apuntar al registro que se le
asigne a la instruccin. As, cualquier instruccin posterior que necesite leer
de EAX tendr que consultar la misma entrada de la RAT para conocer dnde
coger su operando.
2.4.2.3 Planificacin y Lanzamiento a Ejecucin
De acuerdo al tipo de instruccin existen varios planificadores que son los
que deciden cundo los micro-operacin estn dispuestas para la ejecucin.
Los planificadores estn ligados a cuatro puertos diferentes, dos puertos
para llegar a lanzar dos instrucciones en un solo ciclo, es por ello que los
puertos son lo que se

ocupan de decidir qu tipo de operacin debe

ejecutarse en caso de que haya ms de un planificador informando.

2.4.2.4 Finalizacin de Instrucciones
Para que cumpla con la finalizacin de instrucciones al entrada que al inicio
se reserv para nuestra instruccin debe esperar

que

todas las micro-

operaciones que estn delante finalicen sus clculos; una vez que nuestra
entrada est en la cabeza del ROB (Buffer de Reordenamiento de

Instrucciones), ser escogido junto con otras dos, es decir el nmero mximo
de micro-operaciones finalizadas por ciclo es de 3.

2.4.3 ACCESO A MEMORIA

En como el procesador realiza las operaciones de escritura y de lectura en la
memoria, unos de los aspectos ms importantes es que cada STORE se
divide en dos micro-operaciones, la una genera la direccin de escritura y la
otra calcula el dato que se va a escribir. Al momento de realizar una
escritura, solo influye en la lectura que quiere realizar antes o despus de
escribir.
La AGU(unidad de generacin de direcciones) combina las posibles
direcciones en un formato de 32 bits en un solo ciclo y esta direccin
obtenida es colocada en la MOB para esperar el acceso a la cache. Cuando el
STORE conoce el dato que se va escribir como la direccin en memoria, est
listo para escribir en cache, para esto el STORE debe saber que todas las
lecturas anteriores hayan finalizado.
2.4.3.1 Jerarqua de Memoria:
La memoria cache de Pentium 4 tiene dos niveles
Cache de datos
Trace chache

2.4.3.2 Optimizaciones del sistema de Memoria

Pentium 4 presentas varias optimizacin entre las ms importantes tenemos:

 Prething de datos
Existen dos mecanismos uno

es controlado por el software y

otro automtico para el hardware.

Store forwareding
Permite que una operacin de lectura que conoce su direccin de
destino se ejecute antes que como est ubicada en la cola de
operaciones de memoria
Store-to Load forwareding
Cuando el store conoce el dato a escribir puedo comunicar el
dato a la instruccin de lectura para evitar el acceso a memoria
Ejecucin especulativa de lecturas
Se usa el mecanismo replay que sirve para ejecutar las microoperaciones dependientes del load que fallaron en la cache.
Combinacin de escrituras
Existen 6 buffers para la combinacin de escrituras
2.4.4 MULTITHREADING
El rendimiento obtenido no es de todo alentador a pesar de todas las
tecnologas superescalares que presenta Pentium 4. El ndice de microoperaciones terminado por cada ciclo de reloj rara vez se excede el 1 cuando
el mximo se encuentra en 3, Pentium 4 puede proyectar hasta 6 microoperaciones por periodo, esto a su vez puede retirar 3.
Intel no ha

inventado el multithreading, est tcnica que lleva aos en

discusin en foros acadmicos, hasta que el equipo de Alpha decidi

integrarla en su procesador no-nato y as Sali a la luz esta tcnica.

Con la compra realizada por parte de Intel de esta arquitectura y la

incorporacin en modo limitado en Pentium 4, el multithreading estaba en el
chip pero desactivado, actual mente estn surgiendo este tipo de unidades
que hacen posible esta potente arquitectura

pero no se conoce an los

resultados obtenidos.

3. CONCLUSIONES:
El

procesador

Pentium

est

diseado

para

ofrecer

el

rendimiento en aplicaciones en las que los usuarios finales

pueden

verdaderamente

apreciar

experimentar

su

rendimiento.
Diferentes

partes

del

procesador

Pentium

funcionan

diferentes frecuencias de reloj.

Pentium 4 trabaja con una memoria cache de 1 o 2 MB

4. RECOMENDACIONES:

5. BIBLIOGRAFA:

Armesto, L. C. (2012). Microprocesador Pentium 4. Buenos Aires:

s/n.
Barry B, B. (2013). Microprocesadores Intel. Mexico: PEARSON.
Hinton, G., Sager, D., Upton, M., Boggs, D., Carmen, D., Kyler, A.,
& Rousel, P. (2001). The Microarchitecture of the Pentium 4
Processor. Intel Technology.

Falta el repertorio de instrucciones.

Argumentar por favor con sus propias palabras y refereniando
bien las partes textuales que ponen en el documento.
Me gustara que hubiera un ndice,
Por otra parte me parece muy bien que hayan mencionado la
bibliografa estos libros, pero no los estn utilizando ya que
algunas partes tiene una copia modificada de Wikipedia con
errores incluso.

An les faltan aspectos importantes. Sigan trabajando