Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Funciones Booleanas
Circuitos Digitales,
2 de Ingeniero de
Telecomunicacin
ETSIT ULPGC
Temario
1.Representacin con mapas
2.Mtodo de simplificacin con mapas
3.Condiciones de indiferencia
4.Mtodo de tabulacin
5.Traslacin a la tecnologa de arrays de puertas
6.Traslacin a la tecnologa de bibliotecas especficas
7.Diseo libre de riesgos
Cubos booleanos de
orden 1, 2, 3 y 4
Funciones booleanas y
cubos booleanos
Un cubo de orden n representa las
combinaciones de las n variables de una
funcin
Funciones booleanas y
cubos booleanos
Cada subcubo de orden m representa 2m
minterms con n m literales idnticos
Implicante primo,
implicante primo esencial
En una funcin booleana, un implicante
primo es un subcubo no contenido
dentro de ningn otro implicante primo
Un implicante primo esencial es aqul
que contiene minterms 1 no contenidos
dentro de ningn otro implicante primo
Representacin de funciones
suma y acarreo con cubos booleanos
ci+1
si+1
Tabla de verdad
Representacin de mapas
Los mapas (de Karnaugh) definen
funciones booleanas
La representacin de mapas es
equivalente a cualquiera de las otras
Los mapas ayudan a identificar de forma
visual los implicantes primos y los
implicantes primos esenciales
Los mapas se emplean para optimizacin
manual de funciones booleanas
Mapa de 2 variables
Ejemplos de
subcubos de orden 1
Mapa de 2 variables
Mapa de 3 variables
Ejemplos de
subcubos de orden 1
Mapa de 3 variables
Ejemplos de
subcubos de orden 2
si
Tabla de verdad
ci+1
Mapa de 4 variables
Ejemplos de
subcubos de orden 2
Mapa de 4 variables
Ejemplos de
subcubos de orden 3
Mapas de 5 variables
Mapas de 5 variables
Mapas de 6 variables
Mapas de 6 variables
esenciales
Pueden haber varias combinaciones
Indiferencias
Las funciones completamente especificadas
tienen un valor definido para cada minterm
Las funciones no completamente
especificadas no tienen un valor para
ciertos minterms
Indiferencias o minterms d
Indiferencias
Obtenga las expresiones de
las funciones para los bits
del complemento a 9 de un
dgito BCD
Indiferencias
Indiferencias
Mtodo tabular
El mtodo del mapa es un procedimiento
de prueba y error
El mtodo tabular realiza una bsqueda
exhaustiva
Comienza con los minterms 1 y busca
qu cubos se pueden formar, y se
identifican los de mayor tamao
Se buscan las listas mnimas de
cobertura
Mtodo tabular
Generacin de implicantes primos:
Se comienza agrupando los minterms 1 por
el nmero de unos
Se comparan los minterms agrupando
aquellos que se diferencien en una variable
Se construyen as subcubos de orden
superior
Se repiten estos pasos hasta que no se
puedan formar ms subcubos
Mtodo tabular
Generacin de coberturas mnimas
Se identifican los implicantes primos
esenciales mediante una tabla
Se completan las listas de cobertura
observando los minterms 1 no cubiertos por
los esenciales
Mtodo tabular
Mtodo tabular
Mtodo tabular
Mtodo tabular
Mtodo tabular
Mtodo tabular
(1) P1, P2 y P4
(2) P1, P3 y P4
Expresiones normalizadas de F:
(1) F = w 'z ' + wz + w 'y
(2) F = w 'z ' + wz + yz
Mtodo tabular
Mtodo tabular
Mtodo tabular
Mtodo tabular
Mtodo tabular
Mtodo tabular
(P3 + P5)(P4 + P6)(P5 + P6) =
= (P3P4 + P3P6 + P4 P5+P5P6)(P5 + P6) =
= P3P4P5+ P3P6P5+ P4P5P5+P5P6P5 +
+ P3P4P6+ P3P6P6+ P4P5P6+ P5P6P6 =
= P3P4P5+ P3P6P5+ P4P5+P5P6 +
+ P3P4P6+ P3P6+ P4P5P6+ P5P6 =
= P3P6+ P4P5+P5P6
Mtodo tabular
Expresiones normalizadas de F:
(1) F = w 'y z ' + x 'y 'z + w 'x y + w y z
(2) F = w 'y z ' + x 'y 'z + w x 'z + x y z
(3) F = w 'y z ' + x 'y 'z + x y z + w y z
Forma normalizada de
producto de sumas
El proceso de simplificacin se deriva de
la ley de D'Morgan generalizada
Se cogen los maxterms 0
Donde se ponan las variables afirmadas
se ponen negadas, donde se ponan
negadas se ponen afirmadas
Donde se multiplicaban los literales se
suman, donde se sumaban se multiplican
Forma normalizada de
producto de sumas
Traslacin a la tecnologa de
arrays de puertas
Matrices de puertas
Dispositivos programables
Contienen puertas de tipo NAND o NOR de
un nmero mximo de entradas (m)
Traslacin a la tecnologa de
arrays de puertas
Se realiza con tres tareas o pasos:
Mediante decomposicin se sustituyen
puertas de n entradas con otras de m
Se sustituye cada puerta del circuito original
con combinaciones de puertas de tipo NAND
o NOR que realizan la misma funcin
Mediante la optimizacin se eliminan grupos
de inversores innecesarios
Traslacin a la tecnologa de
arrays de puertas
Reglas de
conversin
Regla de
optimizacin
Expresiones normalizadas de
la funcin ci+1
Expresiones normalizadas de
la funcin si
Alternativa A.
td = 5,2 ns, Coste = 20 transistores.
Alternativa B
td = 3,8 ns, Coste = 20 transistores.
Optimizacin de la alternativa B.
td = 3,8 ns, Coste = 18 transistores.
Diseo libre
de riesgos
Diseo libre
de riesgos
Riesgo esttico al 0
Diseo libre
de riesgos