Sei sulla pagina 1di 6

PIC18F4550

CONFIG1L (address:0x300000, mask:0x3F, default:0x00)


PLLDIV -- PLL bist de seleccion del prescaler (bitmask:0x07)
PLLDIV = 1 0xF8 Sin prescaler (4 MHz entrada del oscilador PLL conduce
directamente).
PLLDIV = 2 0xF9 Dividido por 2 (8 MHz entrada del oscilador).
PLLDIV = 3 0xFA Dividido por 3 (12 MHz entrada del oscilador).
PLLDIV = 4 0xFB Dividido por 4 (16 MHz entrada del oscilador).
PLLDIV = 5 0xFC Dividido por 5 (20 MHz entrada del oscilador).
PLLDIV = 6 0xFD Dividido por 6 (24 MHz entrada del oscilador).
PLLDIV = 10 0xFE Dividido por 10 (40 MHz entrada del oscilador).
PLLDIV = 12 0xFF Dividido por 12 (48 MHz entrada del oscilador).
CPUDIV -- Bits de seleccin del sistema de reloj Postscaler (bitmask:0x18)
CPUDIV = OSC1_PLL2
0xE7 [oscilador primario Src: /1][96 MHz PLL Src: /
2].
CPUDIV = OSC2_PLL3
0xEF [oscilador primario Src: /2][96 MHz PLL Src: /
3].
CPUDIV = OSC3_PLL4
0xF7 [oscilador primario Src: /3][96 MHz PLL Src: /
4].
CPUDIV = OSC4_PLL6
0xFF [oscilador primario Src: /4][96 MHz PLL Src: /
6].
USBDIV bits de seleccion del reloj USB (usado solo en modo USB Full-Speed;
UCFG:FSEN = 1) (bitmask:0x20)
USBDIV = 1 0xDF Fuente de reloj USB viene directamente desde el bloque
oscilador
principal sin postscale
USBDIV = 2 0xFF Fuente de reloj USB proviene del PLL 96 MHz dividido por
2.
CONFIG1H (address:0x300001, mask:0xCF, default:0x05)
FOSC bits de seleccion del oscilador (bitmask:0x0F)
FOSC = XT_XT
0xF0
XT oscilador (XT).
FOSC = XTPLL_XT 0xF2 XT oscilador, PLL habilitado (XTPLL).
FOSC = ECIO_EC 0xF4 EC oscilador, funcion de Puerto en RA6 (ECIO).
FOSC = EC_EC
0xF5
EC oscilador, CLKO function en RA6
(EC).
FOSC = ECPLLIO_EC
0xF6 EC oscilador, PLL habilitado, funcion de
Puerto en RA6 (ECPIO).
FOSC = ECPLL_EC 0xF7 EC oscilador, PLL habilitado, CLKO funcion en RA6
(ECPLL).
FOSC = INTOSCIO_EC
0xF8 oscilador interno,Puerto en function en
RA6,EC usado por USB (INTIO).
FOSC = INTOSC_EC
0xF9 oscilador interno, CLKO funcion en RA6, EC
usado por USB (INTCKO).
FOSC = INTOSC_XT
0xFA oscilador interno, XT usado por USB (INTXT).
FOSC = INTOSC_HS
0xFB oscilador interno, HS oscilador usado por USB
(INTHS).
FOSC = HS
0xFC
HS oscilador (HS).
FOSC = HSPLL_HS 0xFE HS oscilador, PLL habilitado (HSPLL).
FCMEN -- Fail-Safe bits de activacion del reloj del monitor (bitmask:0x40)

FCMEN = OFF
0xBF Fail-Safe reloj del monitor desactivado.
FCMEN = ON
0xFF Fail-Safe reloj del monitor activado.
IESO -- Interno/Externo bits de conmutacion del oscilador (bitmask:0x80)
IESO = OFF 0x7F bit de conmutacion del oscilador desactivado
IESO = ON 0xFF bit de conmutacion del oscilador activado

CONFIG2L (address:0x300002, mask:0x3F, default:0x1F)


PWRT -- Power-up bits de activacion del temporizador (bitmask:0x01)
PWRT = ON 0xFE PWRT activado
PWRT = OFF 0xFF PWRT desactivado
BOR -- Brown-out reinicio de bits de habilitacin (bitmask:0x06)
BOR = OFF 0xF9 Brown-out Reinio desactivado en hardware y software.
BOR = SOFT 0xFB Brown-out Reinio activado y controlado por software
(SBOREN esta activado).
BOR = ON_ACTIVE 0xFD Brown-out Reinio activado solo en hardware y
desactivado en Sleep mode (SBOREN esta desactivado).
BOR = ON 0xFF Brown-out Reinio activado solo en hardware(SBOREN esta
desactivado).
BORV -- Brown-out bits de reinicio de voltaje (bitmask:0x18)
BORV = 0
0xE7 ajuste maximo
BORV = 1
0xEF
BORV = 2
0xF7
BORV = 3
0xFF ajuste minimo
VREGEN -- USB bits de activacion del regulador de voltaje (bitmask:0x20)
VREGEN = OFF
0xDF USB regulador de voltaje desactivado
VREGEN = ON
0xFF USB regulador de voltaje activado
CONFIG2H (address:0x300003, mask:0x1F, default:0x1F)
WDT -- Watchdog bits de activacion del temporizador (bitmask:0x01)
WDT = OFF 0xFE WDT desactivado (el control se coloca en el bit SWDTEN).
WDT = ON 0xFF WDT activado
WDTPS -- Watchdog bits de seleccion del temporizador
postscale(bitmask:0x1E)
WDTPS = 1
0xE1
1:1.
WDTPS = 2
0xE3
1:2.
WDTPS = 4
0xE5
1:4.
WDTPS = 8
0xE7
1:8.
WDTPS = 16
0xE9
1:16.
WDTPS = 32
0xEB
1:32.
WDTPS = 64
0xED
1:64.
WDTPS = 128
0xEF
1:128.
WDTPS = 256
0xF1
1:256.
WDTPS = 512
0xF3
1:512.
WDTPS = 1024
0xF5
1:1024.
WDTPS = 2048
0xF7
1:2048.
WDTPS = 4096
0xF9
1:4096.
WDTPS = 8192
0xFB
1:8192.

WDTPS = 16384
WDTPS = 32768

0xFD 1:16384.
0xFF 1:32768.

CONFIG3H (address:0x300005, mask:0x87, default:0x83)


CCP2MX -- CCP2 MUX bit (bitmask:0x01)
CCP2MX = OFF
0xFE CCP2 E/S es multiplexada con RB3.
CCP2MX = ON
0xFF CCP2 E/S es multiplexada con RC1.
PBADEN -- PORTB A/D bits de activacion (bitmask:0x02)
PBADEN = OFF
0xFD PORTB<4:0> pines configurados como E/S digitales
en el reinicio
PBADEN = ON
0xFF PORTB<4:0> pines configurados como canales de
entrada analogico en reincio
LPT1OSC -- Low-Power Timer 1 bits de activacion del oscilador (bitmask:0x04)
LPT1OSC = OFF
0xFB Timer1 configurado para la operacin de mayor
potencia
LPT1OSC = ON
0xFF Timer1 configurado para un funcionamiento de bajo
consumo .
MCLRE bits de activacion del pin MCLR (bitmask:0x80)
MCLRE = OFF
0x7F RE3 pin de entrada activado; pin MCLR desactivado.
MCLRE = ON
0xFF pin MCLR activado; RE3 pinde enrada desactivado.
CONFIG4L (address:0x300006, mask:0xE5, default:0x85)
STVREN -- Stack Full/Underflow Reset Enable bit (bitmask:0x01)
STVREN = OFF
0xFE Stack full/underflow no causara renicio
STVREN = ON
0xFF Stack full/underflow causara reinicio.
LVP -- Single-Supply ICSP Enable bit (bitmask:0x04)
LVP = OFF 0xFB Single-Supply ICSP desactivado.
LVP = ON
0xFF Single-Supply ICSP activado.
ICPRT -- Dedicated In-Circuit Debug/Programming Port (ICPORT) Enable bit
(bitmask:0x20)
ICPRT = OFF 0xDF ICPORT desactivado
ICPRT = ON 0xFF ICPORT activado
XINST -- Extended Instruction Set Enable bit (bitmask:0x40)
XINST = OFF0xBF Instruction set extension and Indexed Addressing mode
disabled (Legacy mode).
XINST = ON 0xFF Instruction set extension and Indexed Addressing mode
enabled.
DEBUG -- Background Debugger Enable bit (bitmask:0x80)
DEBUG = ON
0x7F Background debugger enabled, RB6 and RB7 are
dedicated to In-Circuit Debug.
DEBUG = OFF
0xFF Background debugger disabled, RB6 and RB7
configured as general purpose I/O pins.

CONFIG5L (address:0x300008, mask:0x0F, default:0x0F)


CP0 bits de codigos de proteccion (bitmask:0x01)
CP0 = ON 0xFE Block 0 (000800-001FFFh) es protegida por codigo
CP0 = OFF 0xFF Block 0 (000800-001FFFh) no es protegida por codigo
CP1 -- bits de codigos de proteccion (bitmask:0x02)
CP1 = ON 0xFD Block 1 (002000-003FFFh) es protegida por codigo
CP1 = OFF 0xFF Block 1 (002000-003FFFh) no es protegida por codigo
CP2 -- bits de codigos de proteccion (bitmask:0x04)
CP2 = ON 0xFB Block 2 (004000-005FFFh) es protegida por codigo
CP2 = OFF 0xFF Block 2 (004000-005FFFh) no es protegida por codigo
CP3 -- bits de codigos de proteccion (bitmask:0x08)
CP3 = ON 0xF7 Block 3 (006000-007FFFh) es protegida por codigo
CP3 = OFF 0xFF Block 3 (006000-007FFFh) no es protegida por codigo
CONFIG5H (address:0x300009, mask:0xC0, default:0xC0)
CPB bits de bloque de arranque codigo de proteccion (bitmask:0x40)
CPB = ON 0xBF Boot block (000000-0007FFh) es protegida por cogido.
CPB = OFF 0xFF Boot block (000000-0007FFh) no es protegida por codigo
CPD -- Bits de datos EEPROM codigo de proteccion (bitmask:0x80)
CPD = ON 0x7F Data EEPROM es protegida por codigo
CPD = OFF 0xFF Data EEPROM no es protegida por codigo
CONFIG6L (address:0x30000A, mask:0x0F, default:0x0F)
WRT0 bits de proteccion de escritura (bitmask:0x01)
WRT0 = ON 0xFE Block 0 (000800-001FFFh) esta protegida contra escritura
WRT0 = OFF 0xFF Block 0 (000800-001FFFh) no esta protegida contra
escritura
WRT1 -- bits de proteccion de escritura (bitmask:0x02)
WRT1 = ON 0xFD Block 1 (002000-003FFFh) esta protegida contra escritura
WRT1 = OFF 0xFF Block 1 (002000-003FFFh) no esta protegida contra
escritura
WRT2 -- bits de proteccion de escritura (bitmask:0x04)
WRT2 = ON 0xFB Block 2 (004000-005FFFh) esta protegida contra escritura
WRT2 = OFF 0xFF Block 2 (004000-005FFFh) no esta protegida contra
escritura
WRT3 -- bits de proteccion de escritura (bitmask:0x08)
WRT3 = ON 0xF7 Block 3 (006000-007FFFh) esta protegida contra escritura
WRT3 = OFF 0xFF Block 3 (006000-007FFFh) no esta protegida contra
escritura

CONFIG6H (address:0x30000B, mask:0xE0, default:0xE0)


WRTC -- Registro de configuracin de bits de proteccin contra escritura
(bitmask:0x20)
WRTC = ON 0xDF Configuration registers (300000-3000FFh) estan
protegidos contra escritura
WRTC = OFF 0xFF Configuration registers (300000-3000FFh) no estan
protegiso contra escritura
WRTB -- Bloque de arranque bits de proteccin contra escritura
(bitmask:0x40)
WRTB = ON 0xBF Boot block (000000-0007FFh) estan protegidos contra
escritura
WRTB = OFF 0xFF Boot block (000000-0007FFh) no estan protegiso contra
escritura
WRTD -- EEPROM de datos bits de proteccin contra escritura (bitmask:0x80)
WRTD = ON 0x7F Data EEPROM estan protegidos contra escritura
WRTD = OFF0xFF Data EEPROM no estan protegiso contra escritura
CONFIG7L (address:0x30000C, mask:0x0F, default:0x0F)
EBTR0 -- Table Read bits de proteccion (bitmask:0x01)
EBTR0 = ON 0xFE Block 0 (000800-001FFFh) est protegido desde mesa de
lecturas ejecutadas en otros bloques
EBTR0 = OFF
0xFF Block 0 (000800-001FFFh) no est protegido desde
mesa de lecturas ejecutadas en otros bloques
EBTR1 -- Table Read bits de proteccion (bitmask:0x02)
EBTR1 = ON 0xFD Block 1 (002000-003FFFh) est protegido desde mesa de
lecturas ejecutadas en otros bloques
EBTR1 = OFF
0xFF Block 1 (002000-003FFFh) no est protegido desde
mesa de lecturas ejecutadas en otros bloques
EBTR2 -- Table Read bits de proteccion (bitmask:0x04)
EBTR2 = ON 0xFB Block 2 (004000-005FFFh) est protegido desde mesa de
lecturas ejecutadas en otros bloques
EBTR2 = OFF
0xFF Block 2 (004000-005FFFh) no est protegido desde
mesa de lecturas ejecutadas en otros bloques
EBTR3 -- Table Read bits de proteccion (bitmask:0x08)
EBTR3 = ON 0xF7 Block 3 (006000-007FFFh) est protegido desde mesa de
lecturas ejecutadas en otros bloques

EBTR3 = OFF
0xFF Block 3 (006000-007FFFh) no est protegido desde
mesa de lecturas ejecutadas en otros bloques
CONFIG7H (address:0x30000D, mask:0x40, default:0x40)
EBTRB -- Boot Block Table Read Protection bit (bitmask:0x40)
EBTRB = ON 0xBF Boot block (000000-0007FFh) is protected from table
reads executed in other blocks.
EBTRB = OFF
0xFF Boot block (000000-0007FFh) is not protected from
table reads executed in other blocks.