Digital I

MEMORIAS ROM

Contenido:
1- MEMORIAS (Introduccin)
2- IMPLEMENTACIN CIRCUITAL DE SISTEMAS LGICOS con memorias PROM
3- DATOS DE MANUAL

Memorias ROM - Pag. 1 / 19

Digital I
MEMORIAS
Se denomina elemento de memoria a cualquier dispositivo que tenga capacidad para recordar
informacin almacenada en el mismo, durante un intervalo de tiempo relativamente grande. El
elemento bsico de memoria es aquel cuya capacidad es la de recordar un bit de informacin, es
decir, almacenar un 1 o un 0 hasta tanto esa informacin sea modificada desde el exterior. Es el
caso de los circuitos biestables o flip flop.
La necesidad de contar con elementos capaces de almacenar informacin en grandes cantidades
lleva al desarrollo de distintos tipos de elementos de almacenamiento masivo, estructurados
fsicamente de acuerdo con la prestacin que de ellos se requiere.
Por otra parte, las modernas tcnicas de integracin en gran escala permiten la compactacin cada
vez mayor de los medios semiconductores de almacenamiento de informacin, logrando as la
posibilidad de estructurar sistemas de memoria cuya complejidad exterior no es proporcional al
crecimiento de la capacidad de almacenamiento.
TIPOS DE MEMORIA
Pueden clasificarse segn:
12345-

Tipo de acceso a la memoria para obtener o modificar la informacin almacenada

Persistencia de la informacin almacenada
Principio de funcionamiento
Tipo de tecnologa usada para la fabricacin
Tipo de utilizacin

1) Segn el TIPO DE ACCESO:

a) SAM (Sequential Access Memory: memoria de acceso secuencial)
El tiempo requerido para acceder a la informacin depende de la ubicacin de la
informacin dentro de la memoria, ya que el acceso se debe realizar en un orden
determinado. (Ej: registro de desplazamiento, cinta magntica)
b) RAM (Randon Access Memory: memoria de acceso directo al azar). El tiempo de acceso
es independiente de la ubicacin de la informacin de la memoria. Cada celda de memoria
se distingue por una DIRECCIN.
c) CAM (Contents Adressable Memory: memorias asociativas). La informacin
almacenada se obtiene por comparacin entre el contenido de la memoria y una
palabra binaria presentada a la entrada del dispositivo.
2) Segn PERSISTENCIA de la informacin:
a) Referidos a la Tensin de Alimentacin
i) PERENNES: la informacin almacenada no se pierde cuando se corta la alimentacin.
ii) VOLTILES: la interrupcin de la alimentacin produce la prdida de informacin.
b) Persistencia de la informacin tras la lectura
i) Lectura DESTRUCTIVA: (memorias de ncleo magntico): deben rescribirse luego de
leerse.
ii) Lectura NO DESTRUCTIVA: (memorias semiconductoras)
3) Segn Principio de FUNCIONAMIENTO:
a) ESTTICA: elemento biestable que puede mantenerse en uno de sus dos estados
estables durante todo el tiempo que est alimentado (Disipa potencia en forma constante)

Memorias ROM - Pag. 2 / 19

Digital I
b) DINMICA: la informacin se almacena como carga elctrica en una capacidad. La
degradacin que se produce se compensa por medio de CICLOS DE REFRESCO (a
intervalos regulares). Slo disipa potencia durante el momento de acceso (lectura/
escritura) o del refresco. Ocupan menos espacio que las estticas.
4) Segn TIPO DE TECNOLOGA USADA:
a) BIPOLARES:
No pueden ser dinmicas (no tienen la capacidad parsita requerida)
No muy alta capacidad (celda bsica de gran tamao y alta disipacin de potencia).
Muy rpidas.
b) MOS: (Metal Oxide Semiconductor)
Constituidas por FETS. Pueden ser dinmicas
Ms lentas que las bipolares
Poca disipacin de potencia
c) CCD (Charge Coupled Device)
Integra elementos estructurales en forma de registros de desplazamiento. Principio de
funcionamiento: almacenar una carga (constituida por portadores minoritarios) en un
pozo de potencial, produciendo luego el desplazamiento de esos portadores minoritarios
por medio del movimiento de los pozos.
d) DE BURBUJA MAGNTICA:
Memoria semiconductora que guarda bits en la forma de pequeas burbujas magnticas
que estn sobre una pelcula muy delgada de material magntico. La presencia o ausencia
de una burbuja en determinada posicin se interpreta como 1 o 0 respectivamente. Para
mover la burbuja dentro de los lazos que estn dentro del material magntico, se emplean
campos magnticos que cambian de manera continua.
5) Segn TIPO DE UTILIZACIN:

a) RWM (Read Write Memory): lecto escritura. Los tiempos requeridos para lectura y escritura
son similares.

b) ROM (Read Only Memory):;solo lectura, incluyen:

i)

ROM (Grabados durante la fabricacin mediante mscaras de metalizacin). Aplicable

a grandes cantidades de circuitos iguales.
ii) PROM (Programable ROM): programable por el usuario (grabacin destructiva).
iii) EPROM (Erasable PROM): programable por el usuario, borrables (puede rescribirse),
incluyendo:
(1) UV- EPROM (borrable mediante luz ultra violeta)
(2) E EPROM (Electrically EPROM: borrable elctricamente).
MEMORIAS ROM
DEFINICIN FUNCIONAL:
Registro: subsistema digital capaz de almacenar informacin.
Una ROM est compuesta por:
a-Un conjunto de REGISTROS numerados de 0 a (P-1), denominado Palabra o Posicin
de Memoria. El nmero que identifica unvocamente a una palabra se denomina Direccin
de la palabra.
N palabras: nmero de registros que contiene (P)
Longitud: nmero de bits que componen la palabra (l)
b- Un decodificador (a partir de una direccin selecciona la palabra)

Memorias ROM - Pag. 3 / 19

Digital I

d
P=2

D e c o d if ic a d o r

r-1

2 -1

Los valores que caracterizan a una ROM son: < P, l >

Capacidad: C= P * l (n de bits que almacena)
DIAGRAMA SIMBLICO DE UNA PROM DE 4 x 4: No comercial. (C = 16 bits)

A1

A0

Decodificador de
Direcciones

R0
R1
R2
R3

Fusible

D3

D2

D1

D0

Memorias ROM - Pag. 4 / 19

Digital I

Matriz AND
(fija)

Entrada

Matriz OR
( Programable)

Salidas
Quemando los fusibles que correspondan se producira la PROGRAMACIN.
Ejemplo:
A1

A0

R0
R1
R2

A1A0
00
01
10
11

D3
0
1
1
1

D2
0
0
0
1

D1
0
1
1
0

D0
1
0
0
0

R3

D3

D2

D1

D0

En este ejemplo, se usa la PROM para la sntesis de un sistema COMBINACIONAL Multifuncin,

donde las salidas corresponden a las siguientes funciones lgicas:
D3=
D2=
D1=
D0=

A1+A0
A1.A0
A1A0
1.2

TERMINOLOGA:

Tiempo de acceso: tiempo desde que se coloca a la entrada la direccin a ser leda o
escrita, hasta que se completa el proceso (de lectura o escritura).
Capacidad de almacenamiento: cantidad de informacin, medida en bits, que puede
contener un elemento de memoria.
Estructura: formato que adopta, dentro del circuito de memoria, la informacin
almacenada. Esta puede estar estructurada en bits o en palabras.

Memoria de 4096 bits: (4096 x 1) (512 x 8)

Memorias ROM - Pag. 5 / 19

Digital I

Valores comerciales usuales de P * l

256
512
1024
2048
4096

32
256
512
1024
2048
4096

x4

N DE
ENTRADAS
5
6
7
8
9
10
11
12

32
64

x 16

x8

N
PALABRAS
32
64
128
256
512
1024
2048
4096

n palabras = 2 n de entradas

N
salidas

4
8
16

5
X
X

6
X

N DE ENTRADAS
7
8
X
X
-

9
X
X
-

10
X
X
-

11
X
X
-

12
X
X
-

VARIACIN DEL NMERO DE PALABRAS Y DE LA LONGITUD DE PALABRA MEDIANTE

CONEXIONADO EXTERNO.
A) Aumento del n de palabras: (P). (duplica capacidad)
Se necesita una ROM con entrada para seleccin de chip (CS = Chip Select).
La ROM no estar direccionada si su CS no est activada. Esto permite extender la capacidad de
direccionamiento global.

Memorias ROM - Pag. 6 / 19

Digital I

Dr

D0 a Dr-1

CS

CS

ROM1

< 2P , l >

ROM2

B) Aumento del n palabras, c / disminucin de longitud ( P; l) - capacidad inalterada.

Dk a Dr-1
ROM1
D0 a Dr-1
0

Q=2K

< QP , l / Q >

Mux
D0 a Dk-1
C) Aumento longitud palabra ( l ) (duplica capacidad)

ROM1

ROM2

<P,2l>

Memorias ROM - Pag. 7 / 19

Digital I
ESTRUCTURA INTERNA DE ROM COMERCIALES:

Matriz OR
Arreglo
programable

Decodificador
FILAS

...
Decodificador
COLUMNAS

MUX
...

Para lograr que el Arreglo Programable sea lo ms simtrico posible (ms cuadrado), se suelen
usar, dos Decodificadores de Direcciones: uno para las FILAS y otro para las COLUMNAS.
Ejemplos:
1) PLE 5P8/A (32 x 8) (256 BITS)

Decodif.
32
1 de 32

HAB.

HAB.

HAB.

HAB.

HAB.

HAB.

HAB.

32 x 8
HAB.

2) PLE 8P8 (256 * 8 ) (2048 BITS)

Memorias ROM - Pag. 8 / 19

Digital I

Decodif.
FILAS 32
1 de 32

32 x 64
8

HAB.

MUX 1 de 8
HAB.

Decodif.
COLUM
8
NAS
1 de 8

...
3) PLE 11P8 (2048*8) (16384 BITS)

Decodif.
FILAS
1 de 128

128 x 128

128

16

16

HAB.

MUX 1 de 16

16

HAB.

Decodif.
COLUMN
AS
1 de 16

...

Memorias ROM - Pag. 9 / 19

Digital I
IMPLEMENTACIN DE SISTEMAS LGICOS CON PROM
1) Sistemas COMBINACIONALES
Dado un conjunto de funciones lgicas combinacionales, para su implementacin circuital lo que se
hace es programar la PROM cargando la TABLA MLTIPLE DE VERDAD (Salida Multifuncin).
Las Variables de Entrada se usan para direccionar una palabra lgica. Cada palabra lgica
contiene el valor de salida, correspondiente al respectivo evento de entrada, para el conjunto de
funciones. Es decir, el evento de entrada (combinacin de entradas) define una direccin de
memoria, cuyo contenido representa el conjunto de valores de salida para dicho evento.
Como lo que se hace es cargar la tabla completa, las expresiones algebraicas son innecesarias.
Requisitos en cuanto a CAPACIDAD necesaria de la PROM:
A) N de palabras o direcciones:

P 2 N entradas

L n salidas

B) Longitud de palabra:

Debido al Decodificador de Direcciones

exponencialmente con el nmero de entradas.

(Matriz

PROM

entradas

Crecimiento exponencial

AND)

la

capacidad

requerida

crece

salidas

Ejemplo: Implementar un TRANSCODIFICADOR Binario / 7 Segmentos.

N entradas: 4
N salidas: 7

PROM comercial
ms cercana :

5 entradas
8 salidas

elijo la PROM PLE 5P8

2) Sistemas SECUENCIALES.
Recordemos las dos estructuras bsicas de un Autmata Finito:
Autmata de MOORE

Entradas

Combin
acional

Memoria

Combin
acional

Salidas

Memorias ROM - Pag. 10 / 19

Digital I

Autmata de MEALY

Entradas

Combin
acional

Memoria

Combin
acional

Salidas

Los COMBINACIONALES de Entrada y de Salida se implementan con PROM y la MEMORIA con

un Registro conformado con Flip- Flops Tipo D.
Dado que cada nueva entrada duplica la capacidad necesaria de la PROM, generalmente se usa el
Autmata de MOORE (el cual suele requerir una PROM de Salida ms pequea).
Consideremos la implementacin de un Autmata de MOORE con memorias PROM. Veremos 2
esquemas de conexin.
Sea una Red de Petri Sin Evoluciones Paralelas.
Para hacer una codificacin LOCAL debera usar un cdigo 1 en n para codificar los lugares (una
lnea por lugar). Esto producira un aumento desmesurado en la capacidad requerida para la
PROM . Por lo tanto, lo que se hace es una codificacin del ESTADO GLOBAL DEL SISTEMA. Es
decir, si el nmero de lugares de la Red de Petri es N L sern necesaria Lc lneas de codificacin,
tal que:
2Lc >= NL
PRIMER Esquema de Conexin:

Estados

Entradas

PROM
Control

Registro
Flip=flop D

PROM Salida
(decodificador)

Salidas

clk
SEGUNDO Esquema de Conexin:
Este esquema es factible cuando existe un subconjunto de las variables de entrada (llammoslo
A), las cuales no son necesarias simultneamente para determinar la evolucin del sistema. Esto
permitira que fueran MULTIPLEXADAS antes de ingresar a la PROM de Control (disminuyendo su
capacidad). La seleccin de la entradas necesarias en cada momento lo debe hacer la PROM de
Salida, que es la que conoce el estado actual del sistema (esto aumenta el nmero de bits
necesarios de la palabra de dicha PROM).

Memorias ROM - Pag. 11 / 19

Digital I
Estados

Entradas B

PROM
Control

Registro
Flip=flop D

PROM Salida
(decodificador)

Salidas

clk
Entradas A

MUX

PROM Control: nmero de registros para Esquema 2 < n reg. p' Esq. 1
PROM Salida: longitud de palabra Esq. 2 long. Palabra Esq. 1
Observaciones:
1. Generales
a. Hay PROM que tienen el REGISTRO incorporado.
b. Hay ocasiones en que, eligiendo el cdigo adecuado para los estados, no es
necesario decodificar las salidas y, por lo tanto, la PROM de Salida puede no ser
necesaria.
En base a lo dicho anteriormente, es factible (aunque no frecuente) la siguiente
disposicin:

Entradas

PROM
Control c/
registro

Salidas

clk

2. Consideraciones para usar el Esquema 2:

a. Ver si hay un subconjunto de entradas que sean significativos en forma NO
SIMULTNEA.
b. Ver si al disminuir el nmero de entradas de la PROM de Control, se consigue
comercialmente.
c. Ver si no es necesario una PROM de Salida con una mayor longitud de palabra.
3. Implementacin de Redes de Petri con Evoluciones Paralelas:
Una RdP con evoluciones paralelas va a tener ms de un lugar marcado simultneamente, por
lo tanto, en estos casos es conveniente una codificacin LOCAL. Como en la implementacin
con PROM lo que se hace es cargar una tabla para hacer una codificacin LOCAL debera

Memorias ROM - Pag. 12 / 19

Digital I
usar un cdigo 1 en n, lo que originara un tamao desmesurado de la PROM. En cambio
como en las PAL lo que se cargan son ecuaciones, permite trabajar con los LUGARES en
forma independiente (usando subestados LOCALES).
Por lo dicho anteriormente, las RdP con evoluciones paralelas convendr implementarlas con
PAL en vez de PROM.
Ejemplo N 1:
Sea la siguiente RdP Sincrnica:
A

ABC

S2

S5

S3,S4

S1

S1,S2,S6

S2
B

S7

S4

S3

SISTEMA

S5

S3

S6

S7
CLK

8
S6
E

5 entradas

8 lneas total 2 =256

direcciones PROM de control

3 lneas para codificarlos (23=8)

Longitud palabra PROM Control 3 PROM Control: 256 x 4

8 lugares

S4

Longitud palabra PROM Salida 7 (n salidas)

El valor comercial
N entradas PROM Salida 3 (n lneas para
ms cercano es: 32 x 8
codif. Estados)

Memorias ROM - Pag. 13 / 19

Digital I

A
B
C
D
E

CLK
0

2
0
1
2 PROM 1
22 Control 2
23
3
4
2
25
256 x 4
26
27

0
0
1 PROM 1
2 Salida 2
3
4
5
32 x 8
6
7

Flip-flop D

Supongamos la siguiente codificacin para los Estados Internos:

S1
S2
S3
S4
S5
S6
S7

Estado Codificacin
1
000
2
001
3
010
4
011
5
100
6
101
7
110
8
111

Estas seran las salidas activas para cada estado (lugar):

Lo que implica

Dentro de
interno
memoria,
posibles

la
le
ya
de

Estado Salidas Activas

Interno
1
S2
2
S3, S4
3
S5
4
S1, S2, S6
5
S3
6
S4
7
S7
8
S6
...
//REDUNDANCIAS//
...
...
ENTRADA
SALIDAS
0
2 21 22 23 24 20 21 22 23 24
0 0 0 X X 0 1 0 0 0
0 0 1 X X 0 0 1 1 0
0 1 0 X X 0 0 0 0 1
0 1 1 X X 1 1 0 0 0
1 0 0 XX
0 0 1 0 0
1 0 1 XX
0 0 0 1 0
1 1 0 XX
0 0 0 0 0
1 1 1 XX
0 0 0 0 0

Estado A B C D E Estado Actual

Actual 20 21 22 23 24 25 26 27
1
x x x x x 0 0 0

25
0
0
0
1
0
0
0
1

26
0
0
0
0
0
0
1
0

27
X
X
X
X
X
X
X
X

Prximo Estado
20 21 22 23
0 0 1 x

que la PROM de salida quede as:

PROM de Control, a cada estado

corresponden 32 posiciones de
que hay 25 = 32 combinaciones
valores de variables de entrada.
PE
2

Palabras por estado

32

32

Memorias ROM - Pag. 14 / 19

Digital I

2
3
4
5
6
7
8

1
0
0
0
0
x
x
x
x
x
x
x
x
x
x

x
1
0
0
1
x
x
1
0
x
x
x
x
x
x

x
1
0
1
0
x
x
x
x
x
x
x
x
x
x

x
x
x
x
x
x
x
x
x
1
0
x
x
x
x

x
x
x
x
x
x
x
x
x
x
x
1
0
1
0

0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
0
1
1
0
0
0
0
1
1
1
1

1
1
1
1
1
0
1
0
0
1
1
0
0
1
1

0
1
0
0
0
0
1
1
1
1
1
0
1
0
1

1
0
0
0
0
1
0
0
1
1
0
0
1
0
1

1
0
1
1
1
1
0
1
1
0
1
0
0
0
1

x
x
x
x
x
x
x
x
x
x
x
x
x
x
x

4
3
2
2
2
4
5
6
8
7
6
1
7
1
8

16
4
4
4
4
32
32
16
16
16
16
16
16
16
16

32
32
32
32
32
32
32

Dado que en la PROM de Salida hay un bit libre de palabra, podra pensarse en usar ese bit como
lnea de seleccin de un MULTIPLEXOR para multiplexar entradas, pero no hubiramos obtenido
ningn beneficio, ya que no se podra haber disminuido la capacidad de la PROM de control, ya
que comercialmente para 4 lneas de salida, el menor nmero de lneas de entrada que se
consigue es de 8.
Ejemplo N 2.
Se pretende implementar con memorias PROM la Red de Petri que corresponde a la modelizacin
del problema cuyo enunciado se muestra a continuacin:
FBRICA DE MOTORES
Se pretende automatizar el LIMADO y la PERFORACIN de piezas en una Fbrica de Motores. El
sistema cuenta con una CINTA transportadora capaz de invertir su sentido de movimiento, un
PORTAPIEZAS fijo a la cinta con posibilidad de girar sobre su eje, un par de AMOLADORAS
(piedras esmeriles); una PERFORADORA con posibilidad de movimiento axial, dos PULSADORES
(A, R), dos DETECTORES de exceso de corriente (D1; D2) y siete microswitches (M1, M2, M3, M4,
M5, M6, M7) usados como SENSORES de posicin.

Memorias ROM - Pag. 15 / 19

Digital I
M7

M6

INICIAL

M1
M2

Ac

M3
Rc

M4

D1

M5
M6
MEDIA

M1

SISTEMA

M7

M2

Ap

A
R

D2

Rp

D1
D2
M4
M5

Tope
M1=1FINAL
Portapiezas en posicin
media Reposo
M2=1 Fin giro
M3
M3=1 Portapiezas en posicin final
M4=1 Perforadora al top
M5=1 Perforadora en reposo
M6=1 Portapiezas en posicin inicial
M7=1 Fin giro
A=1 Pulsador de avance pulsado
R=1 Pulsador de retroceso pulsado
D1=1 Exceso corriente primer amoladora
D2=1 Exceso corriente segunda amoladora

Ac=1 Avance cinta

Rc=1 Retrocede cinta
G=1 Giro portapiezas
Ap=1 Avance perforadora
Rp=1 Retrocede perforadora

En el avance y el retroceso la secuencia de activacin y desactivacin de los sensores sera la

siguiente:
M6 M7
1 1
1 0
0 0

M1 M2
0 0
1 0
1
1
0
1
0
0

Avance

Retroceso

Ciclo de Trabajo:
Una vez que se conect la alimentacin, las fases de operacin son las :
1) El operario coloca la pieza en el portapiezas
2) El operario pulsa A

Memorias ROM - Pag. 16 / 19

Digital I
3) La cinta avanza la pieza hasta la posicin MEDIA, se detiene, gira 90 sobre su eje, y luego
avanza hasta la posicin FINAL, donde vuelve a detenerse.
4) La perforadora efecta la perforacin y retrocede hasta su posicin de REPOSO.
5) La cinta regresa la pieza a su posicin INICIAL, donde la gira 90.
6) El operario retira la pieza.
El ciclo de trabajo se repite por cada pieza.
En caso de detectarse un exceso de corriente (debido a rebabas o mal posicionamiento de la
pieza) en alguna de las amoladoras, el sistema deber comportarse de la siguiente manera:
a) Si se detecta en la PRIMERA amoladora, debe RETROCEDER la pieza hasta la posicin
INICIAL,. Luego el operario toma la decisin de volver a darle arranque o retirarla.
b) Si se detecta en la SGUNDA amoladora, debe RETROCEDER la pieza hasta la posicin MEDIA.
Luego el operario decide si pulsa A (para que avance) o si pulsa R (para que retroceda).
En caso de que el operario observase alguna situacin anmala durante el AVANCE (mal
posicionamiento de la pieza, etc.) tendr la opcin de pulsar R para hacerla retroceder y el sistema
deber comportarse en forma ANLOGA a como lo hara al detectar un exceso de corriente en
alguna de las amoladoras.
Red de Petri resultante:
R+D1
M7

M1

M2

2
Ac

M4

M3

Ac

5
Ap

M5

M6

Rp

Rc

R+D2

M1
9

10

Rc

10 lugares

4 lneas para codificacin de Estados Internos (2 4=16 >= 10)

por lo tanto:
n salidas PROM Control 4
n entradas PROM Salida 4
5 salidas n salidas PROM Salida 5
Es decir, para la PROM de Salida debe ser :
n entradas 4
n salidas 5
comercialmente se consigue:
5 entradas

Memorias ROM - Pag. 17 / 19

Digital I
8 salidas
PROM Salida: 32 x 8
Por otro lado,
N entradas = 11
N lneas p codif. Estados = 4
Total 15 lneas 215 = 32768

que comercialmente no se consigue

Se observa lo siguiente:

En la PROM de Salida sobran 3 lneas de salida

Los siete microswitch (M1, ...., M7) y el pulsador A son significativos de a UNO POR VEZ.
Es decir, podran verse estas 3 lneas de salida como seales de SELECCIN para un
MUX que multiplexe las 8 variables de entradas anteriormente mencionadas, para
disminuir el nmero de entradas necesarias para la PROM de Control, de 15 a solo 8.

De esta manera la eleccin sera:

PROM Control: 256 * 4
El esquema de conexin sera el siguiente:
M1
M2
M3
M4
M5
M6
M7
A

Mux

CLK
B
D1
D2

20
0
1
2 PROM 1
22 Control 2
23
3
24
25
256 x 4
26
27

Flip-flop D

0
0
1 PROM 1
2 Salida 2
3
3
4
5
32 x 8
6
7

Memorias ROM - Pag. 18 / 19

Ac
Rc
G
Ap

Digital I

Memorias ROM - Pag. 19 / 19