HyperThreading

El Hyper-threading(oficialmente Hyper-Threading Technology o HT Technology, abreviado como HTT o

HT) es una tecnologa desarrollada por Intel que implementa Multithreading Simultneo. Permitiendo
que Mltiples hilos se ejecuten en cada ncleo del procesador, tratando de mejorar el rendimiento de los
programas que puedan dividir el procesamiento en diferentes hilos o threads.
Bsicamente, para cada ncleo de procesador fsicamente presente, el sistema operativo direcciona dos
procesadores virtuales y comparte la carga de trabajo entre ellos cuando es posible.

Historia
El Hyper-Threading fue una tecnologa integrada por Intel en el 2002 y que implement en algunos
ncleos de sus Pentium 4 (Northwood, Prescott, Cedar Mill, Prestonia, Gallatin, etc), denominados P4
HT para el gran pblico.
Es una instruccin del procesador, por la cual 1 ncleo tiene 2 hilos de operacin paralelos (en un
sistema operativo que lo soporte). Hacer creer al sistema que tenemos 2 procesadores en vez de 1 y
agilizar las operaciones.
En teora la idea era buena, ya que que se reducan los ciclos de reloj vacos (sin ejecutar ninguna
operacin) y se ganaba rendimiento al mantener el procesador ms operativo. La realidad fue bien
distinta, ya que el aumento de rendimiento era pequeo, en torno al 5% en la mayora de aplicaciones,
en alguna hasta un 20% y en otras hasta se perda rendimiento.

Detalles
Tecnologa Hyper-Threading es una tcnica que permite a una sola CPU para actuar como mltiples
CPU's. Una CPU se compone de muchos pequeos componentes. En cualquier momento dado, uno de
estos componentes puede ser ocupada, mientras que el resto de los componentes estn a la espera de
ser utilizados. Hyper-Threading permite a las diferentes partes de la CPU para trabajar en diferentes
tareas simultneamente. De esta manera, un CPU con Hyper-Threading parece ser ms de una CPU.
Una CPU con Hyper-Threading tiene dos conjuntos de los circuitos que realizar un seguimiento del
estado de la CPU. Esto incluye la mayora de los registros y el puntero de instrucciones. Estos circuitos
no realizar el trabajo de la CPU, que son las instalaciones de almacenamiento temporal que la CPU
sigue la pista de lo que est actualmente trabajando. La gran mayora de la CPU se mantiene sin
cambios. Las porciones de la CPU que hacer el trabajo de clculo no son replicados, ni son el bordo L1
y cach L2. Hyper-Threading duplica aproximadamente 5% de los circuitos de la CPU. Dependiendo de
las aplicaciones de software en uso, Hyper-Threading puede da lugar a un aumento de rendimiento de

hasta seis veces esa cantidad. Hyper-Threading es la marca de Intel para lo que es ms comnmente
conocido en la industria como simultnea de mltiples Threading (SMT).

Ventaja
El HT mejora la utilizacin de los recursos integrados, de forma que un segundo hilo se puede procesar
en el mismo procesador. HT Technology proporciona dos procesadores lgicos en un nico procesador.

Mejor rendimiento general del sistema

Puede soportar el incremento de nmero de usuarios de una plataforma

Mejora el rendimiento, ya que las tareas se ejecutan en hilos separados

Mejora de la reaccin y el tiempo de respuesta

Aumento del nmero de transacciones que se pueden ejecutar

Compatibilidad con software IA-32 existente.

Cdigo escrito para procesadores duales y multiprocesadores es compatible con la tecnologa Intel
Hiper-Threading Un procesador Hyper-Threading compatible procesar automticamente mltiples hilos
de cdigo multihilo.
Adems, Intel Hyper-Threading incrementa an ms el rendimiento que los procesadores aaden.
Sistemas de varios procesadores con tecnologa HT puede superar a sistemas de varios procesadores
sin Hyper-Threading Technology.[1]

Requisitos para ocupar HyperThreading

Un procesador compatible con Intel HT

Chipset con soporte HT

HT activado en la BIOS del sistema

Sistema operativo optimizado para HT

Procesadores

Intel Pentium 4 (todas sus generaciones)

Intel Core i (3,5,7 en todas sus generaciones)

Intel Xeon

Intel Atom N270

Intel Atom N450

Sistema Operativo

Windows superiores a Windows 2000

Linux con kernel SMP

Rendimiento
El aumento de rendimiento de esta tecnologa no es siempre positivo y depende mucho del software. Al
ser ms complejo y nuevo producir software de mltiples hilos, existen muchas aplicaciones que no
aprovechan la tecnologa HT. Segn los test de tomshardware su pudo lograr hasta 23.8% de mejora y
un -2,7 de decremento. Teniendo como resultado, en la batera de software testado, un total de 6.2% de
mejora.[2] En el otro extremo tenemos aplicaciones, muy especficas, que han optado por el paralelismo y
la tecnologa HT obtiene mejor rendimiento que sin l. Pero en comparacin con un ncleo fsico las
ganancias de rendimiento son prcticamente marginales.[3]

Intel Nehalem

Nehalem, parte de la primera generacin, es el nombre en clave utilizado para designar a

la microarquitectura de procesadores Intel, sucesora de la microarquitectura Intel Core. El
primer procesador lanzado con la arquitectura Nehalem ha sido el procesador de
sobremesa Intel Core i7, lanzado el da 15 de noviembre de 2008 en Tokio y el 17 de
noviembre de 2008 en los Estados Unidos. El primer ordenador en usar
procesadores Xeon basados en Nehalem ha sido la estacin de trabajo Mac Pro en el da 3 de
marzo del 2009. Los procesadores Xeon EX basados en Nehalem que son para grandes
servidores estn previstos para el cuarto trimestre de 2009. Los procesadores para los
porttiles basados en Nehalem se empezaron a ver a partir de 2010.
Los iniciales procesadores basados en Nehalem usan los mismos mtodos de fabricacin de
45 nm como Penryn. En el Intel Developer Forum Fall 2007, se present un sistema con dos
procesadores basados en Nehalem, y un buen nmero de ordenadores basados en
procesadores Nehalem se mostraron en el Computex del junio de 2008.

Tecnologa[editar]
Microarquitectura de la implementacin de cuatro ncleos.

Varias fuentes han listado las especificaciones de los procesadores de la familia Nehalem:

Procesadores de dos, cuatro, seis u ocho ncleos

731 millones de transistores para la variante de cuatro ncleos y 1170 millones de

transistores para la variante de seis ncleos (Core i7 980XE)

Proceso de fabricacin a 45 nm o 32 nm

Controlador de memoria integrado que soporta 2 3 canales de memoria de DDR3

SDRAM o cuatro canales FB-DIMM

Procesador de grficos integrado (IGP) localizado en off-die, pero en el mismo

paquete de CPU.

Un nuevo procesador de interconexin punto-a-punto, el Intel QuickPath Interconnect,

reemplazando al FSB.

Algunos procesadores implementan DMI en cambio del FSB y lo hace con

el northbridge de la placa base.

Multihilo simultneo por mltiples ncleos, llamado Hyper-Threading, que activa

dos hilos por ncleo. Multithreading simultneo no ha estado presente en los
procesadores de ordenadores de consumo desde 2006 con el Pentium 4 y el
Pentium XE. Intel ha reintroducido SMT con la arquitectura Intel Atom.

Nativos (monolticos, es decir, todos los procesadores en un encapsulo)

procesador de doble-ncleo y cudruple-ncleo.

Las siguientes capacidades de la memoria cach: 32 KiB L1 de instruccin y 32

KiB L1 de cache para datos por ncleo; 256 KiB L2 cache por ncleo, 2
MiB L3cache por ncleo.

Mejora del rendimiento y del consumo energtico [editar]

Se ha reportado de que los procesadores Nehalem tienen una mejora en rendimiento,
que se ve incrementada por aumentar el tamao de los ncleos. Comparado con
Penryn, los procesadores Nehalem van a tener una mejora de:

1,1x a 1,25x con un nico hilo de rendimiento o 1,2x a 2x de mejora con mltiples
hilos al mismo consumo energtico.

30% menos de consumo usado al mismo rendimiento.

Acordando a una previsualizacin de AnandTech, estima que un 20-30% de

mejora comparado con Penryn aumenta un 10% de consumo.

Bsico ncleo, reloj por reloj, Nehalem prov un aumento de 15-20% en mejora
comparado con Penryn.

La principal novedad de la microarquitectura Sandy Bridge es la integracin

entre la CPU y la GPU, que ya se inici con Westmere, pero que tiene lugar de
forma real ahora, cuando el procesador grfico comparte silicio con los cores. No
obstante, no se trata solo de una mera integracin de silicio en plan fuerza
bruta, sino que es un esfuerzo importante para dotar de inteligencia y
organizacin al conjunto CPU + GPU.

La estrategia Tick-Tock ha funcionado hasta la fecha con una evolucin constante

de la tecnologa y la arquitectura de los procesadores Intel.

Principales novedades de Sandy Bridge

1.

Integracin real entre la CPU y la GPU, dotando al conjunto de inteligencia y

organizacin

2.

Mejora de la unidad de prediccin (Branch Predictor) y de la gestin de las

instrucciones descodificadas o uops

3.

Ampliacin de las instrucciones extendidas frente a la arquitectura x86

4.

Mejoras para la codificacin y descodificacin de contenidos multimedia

5.

Gestin de la energa unificada entre la CPU y la GPU

6.

Comparticin de la memoria cach LLC con los grficos

7.

CPU, GPU y el Agente del Sistema pueden modificar voltajes y frecuencias

dinmicamente

8.

Mejora de Turbo Boost

9.

Aplicacin tanto para procesadores de sobremesa como porttiles

Repaso a los ncleos

En el apartado de los ncleos o cores, Sandy Bridge no supone una revolucin

comparado con Nehalem, pues la parte de los ncleos propiamente dicha no ha
sufrido aparentemente modificaciones revolucionarias. Eso s, se ha dado un
repaso de arriba a abajo a la microarquitectura para hacerla ms eficiente. Es
decir, el rendimiento mximo terico de una arquitectura pasa por que las
unidades de ejecucin se aprovechen al mximo y la pipeline est ocupada en
todo momento. Para llenarla, se necesita predecir en la lnea de ejecucin de un
programa qu instrucciones se van a ejecutar en el futuro. En la prctica, no
siempre hay instrucciones ejecutndose o la pipeline se llena con algunas que
luego se descubre que no son las que hay que procesar.
La solucin propuesta en Sandy Bridge es la de mejorar la unidad de
prediccin (Branch Predictor), as como la gestin de las instrucciones
descodificadas o micro ops (uops). La unidad de prediccin es un clsico de las
optimizaciones en cada generacin de microarquitectura, porque mejorarla
supone aumentar el rendimiento del procesador sin hacer lo propio con la
frecuencia. Si se sabe qu instrucciones vendrn despus, la CPU puede estar
trabajando al mximo de su rendimiento.
En cuanto a la gestin de las uops (instrucciones descodificadas para que sean
procesables por la electrnica y la lgica en el procesador), Sandy Bridge
trabaja con una cach de uops, de modo que las instrucciones descodificadas
estarn accesibles sin volver a descodificarlas. Si una uop se localiza en la cach,
no hace falta usar toda la lgica dedicada a la descodificacin, que adems se
apaga para ahorrar energa.

Instrucciones AVX
Otra de las innovaciones en Sandy Bridge es la ampliacin de las instrucciones
extendidas ms all de la arquitectura x86. Las instrucciones SSE han sido un
clsico dentro de los procesadores de Intel. En Sandy Bridge, se alcanza un ancho
de 256 bits para las operaciones de coma flotante usando las extensiones AVX
(Advanced Vector Extensions). Estas son de especial inters para
procesamiento de datos en aplicaciones como la encriptacin, donde se trabaja
con cadenas de bits de 128, 256 o ms bits. Si se puede trabajar con 256 bits se
evita tener que invertir ciclos de reloj en partir las cadenas para procesarlas en
bloques. As, una operacin que tardara varios ciclos en procesarse se asume en
uno. O mejor, si se trabaja con cadenas de 64 bits, se pueden procesar cuatro en
un nico ciclo de reloj; o dos si se trata de 128 bits.

Las nuevas instrucciones AVX de 256 bits obligan a Intel a redisear la parte de
la gestin de la memoria internamente dentro de los ncleos para incrementar el
ancho de banda.
En cualquier caso, la introduccin de AVX ha obligado a redisear la parte de la
microarquitectura relacionada con la coma flotante, sobre todo a nivel del ancho
de banda de memoria interno en la CPU. Mover el doble de bits no es sencillo y
precisa modificar la forma de acceder a los datos en la cach.

Grficos de impacto
El apartado grfico se ha tocado de forma notable implementando mejoras para
la codificacin y descodificacin de contenidos multimedia. Adems, la
integracin del silicio de la GPU en el mismo espacio que los ncleos, la cach o
la lgica de control permite que la gestin de la energa sea unificada entre la
CPU y la GPU. Con ello, si una aplicacin exige potencia de clculo por parte de
los ncleos, se puede robar desde la GPU haciendo que funcione a una
velocidad de reloj o un voltaje menores. Y al revs.
Existen dos versiones de grficos integrados, una con seis unidades de
ejecucin (Execution Units) y otra con doce. Las primeras se encargan de
proporcionar paralelismo en las tareas relacionadas con los grficos, ya sea para
juegos o para aplicaciones multimedia. Asimismo, destaca la comparticin de la
memoria cach LLC con los grficos. Con ello, la GPU tiene libre acceso a la
memoria cach tanto para tareas multimedia como juegos, con una tasa de acierto
de un 50% de media. As, se minimiza el acceso a la memoria del sistema, que
hace tambin de memoria compartida.

Al tener la memoria compartida entre GPU y CPU, se abren las puertas a usos
avanzados y unificados donde se pueda aprovechar el paralelismo de los grficos para
tareas que precisen de l y la serializacin de los ncleos en el caso de aplicaciones
convencionales. De momento, en Sandy Bridge, se mantienen los roles tradicionales
para grficos y CPU, pero la tendencia es combinar ambos tipos de
procesamiento para obtener el mximo rendimiento en cada aplicacin.

Gestin de la energa
La filosofa de Intel es clara: todo aquello dentro del silicio que no est haciendo
algo til puede apagarse. En Sandy Bridge esta filosofa se ha llevado al extremo.
Tanto los ncleos CPU como la GPU y el Agente del Sistema pueden modificar
voltajes y frecuencias dinmicamente, de modo que se aprovecha cualquier
oportunidad para aumentar el rendimiento.
Uno de los efectos colaterales que se derivan de esta optimizacin es la mejora
de Turbo Boost. Antes, el incremento de la velocidad de procesamiento era
marginal en algunos casos, ahora, este es mucho mayor en condiciones ptimas.

Turbo Boost aprovecha mejor las propiedades trmicas del procesador para
aumentar el rendimiento de forma dinmica.
La estrategia es aprovechar que el procesador no alcanza los lmites mximo de
temperatura y limitaciones termales hasta que no ha pasado un tiempo desde que
se le exige el mximo rendimiento. De esta forma, se puede forzar durante unos
milisegundos hasta que se alcanza el nivel mximo de disipacin especificado
por su TDP. En ese momento, se va regulando dinmicamente la velocidad del
procesador para mantener el funcionamiento dentro de los lmites de las
especificaciones. Los grficos tambin pueden aumentar su rendimiento mediante
el mismo principio.

HyperTransport
HyperTransport es una serie de autobuses local / paralelo ms rpido que el bus PCI
y utiliza el mismo nmero de pines. HyperTransport es una tecnologa de laboratorios

digitales. Tras la desaparicin de la digital, el desarrollo se hizo cargo de AMD, IBM y

nVidia que adquiri una licencia.

El 1.x HyperTransport ofrece un ancho de banda terico de 12,8 GB / s. Los

intercambios son de hasta 800 MHz.

HyperTransport 2.0 ofrece un ancho de banda terico de 22,4 GB / s. Los

intercambios son de hasta 1,6 GHz.

HyperTransport 3.0 ofrece un ancho de banda terico de 41,6 GB / s. Los

intercambios son de hasta 2,6 GHz.

HyperTransport 3.1 ofrece un ancho de banda terico de 51,2 GB / s. Los

intercambios son de hasta 3,2 GHz.

Uso
Tecnologa HyperTransport se utiliza actualmente principalmente como ciertas
arquitecturas de bus de memoria, tales como PowerPC K8 o algunos como IBM
PowerPC 970 utilizado en el Power Mac G5.
A diferencia de las mquinas de bus de memoria Intel tradicionales que se conectan al
bus de entrada-salida en un punto, el bus HyperTransport ha cambiado a una la
arquitectura como una red en la que mltiples chips pueden conectar el bus de
entrada -sorties. Por ejemplo, las placas convencionales mquina Dual Opteron a
menudo tienen un bus PCI conectado al bus HyperTransport por puente AMD8131
mientras que un bus PCI Express est conectado a otro lugar por el chipset nVidia
nForce. Por lo tanto, un procesador puede acceder a los dispositivos ocultos detrs de
uno de los autobuses de dos de entrada y salida sin interferir el acceso otro
procesador a otro autobs.
Desde entonces, Intel ha seguido el ejemplo los que tienen una tecnologa AMD
equivalente.
Dependiendo del nmero de procesadores y la presencia de puerto de expansin
HTX, topologa de bus HyperTransport puede variar de un enlace nico a formas
extraas, como un cuadrado con una cosas diagonales, o indecibles para las placas
base 8 procesadores.

Modo
El puerto HyperTransport opera como una red de punto a punto, cada nodo est
conectado a 1 o 2 nudos. En este caso se puede pasar a travs de los intercambios
no slo para recibir o transmitir. Distinguimos tambin el chip Host Puente es la
gestin de la red.

Arquitectura Hardware
En realidad la arquitectura del puerto HyperTransport es muy flexible y puede aadir
componentes especficos con ms de dos entradas en el bus que permite ampliar
fcilmente la arquitectura del bus. Adems HyperTransport permite DMA, es decir, la
memoria del ordenador puede ser conectado al puente de acogida para ser accesible
por cualquier nodo de bus.

Modo de transmisin
El puerto HyperTransport se hace, el punto de vista material, enlaces unidireccionales
que estn alineados al comercio de emisin y recepcin. Con una anchura de 2 a 32
bits cada uno, que proporcionan conexiones entre 300 y 800 MHz para la versin 1.1.
En estas filas de datos se agregan: una lnea de control, una lnea de reloj de 8 lneas
de datos y otras lneas de seales utilizadas para la inicializacin.
El funcionamiento del bus estrictamente a travs de la estructura del paquete. Hay dos
tipos: los paquetes de control y los paquetes de datos. La distincin entre estos dos
tipos de paquetes se hace de una manera extremadamente simple, si la lnea de CTL
est en alto nivel, mientras que la transmisin se refiere a un paquete de control, de lo
contrario, es un paquete de datos.

Enrutamiento
Los dispositivos conectados al bus no se comunican directamente entre s, que emiten
los paquetes sern enviados por un mdulo de puente HOST. Aunque ambos
dispositivos estn lado a lado en el autobs, paquetes de comunicacin pasan a
travs de un mdulo PUENTE HOST; Esta extensin algn tiempo en el aire, pero lo
ms importante para tener una gestin centralizada del autobs, y por lo tanto ms
fcil para evitar conflictos.

Canal virtual
Distinguimos muchos modos de transmisin en el bus HyperTransport de acuerdo con
el tipo de paquete de control. Demultiplexacin de estos paquetes se realiza en
canales virtuales que permiten que los dispositivos lgicos internos para distinguir la
naturaleza de la informacin o las rdenes que reciben.

x86-64 o AMD 64

AMD Opteron fue el primer CPU en introducir las extensiones x86-64 en 2003.

x86-64 (tambin conocido como x64, x86_64 y AMD64) es la versin de 64 bits del conjunto
de instrucciones x86. Soporta una cantidad mucho mayor de memoria virtual ymemoria
fsica de lo que le es posible a sus predecesores, permitiendo a los programas almacenar
grandes cantidades de datos en la memoria. x86-64 tambin proveeregistros de uso
general de 64 bits y muchas otras mejoras. La especificacin fue creada por AMD, y ha sido
implementada por AMD, Intel, VIA y otros. Es totalmenteretrocompatible con el cdigo x86
de 16 y 32 bits.1 (p1314) Debido a que el juego de instrucciones x86 completo de 16 bits y 32 bits
est implementado en hardware sin ningn tipo de emulacin, los programas ejecutables x86
existentes pueden correr sin ningn tipo de penalizacin de velocidad o
compatibilidad,2 mientras que las aplicaciones existentes que fueron recodificadas para
aprovechar las caractersticas del nuevo procesador, pueden alcanzar mejoras en el
rendimiento.
Antes del lanzamiento, se usaron los nombres "x86-64" y "x86_64" para referirse al juego de
instrucciones. Tras la publicacin, AMD lo llam "AMD64".3 Intel inicialmente us los nombres
IA-32e y EM64T antes de utilizar "Intel 64" para su implementacin. Algunos,
incluido Apple,4 5 6 usan "x86-64" y "x86_64", mientras que otros, notablemente Sun
Microsystems7 (ahora Oracle Corporation) y Microsoft,8 usan "x64" mientras que la familia de
sistemas operativos BSD y muchas distribuciones Linux9 10 usan "AMD64".
El procesador AMD K8 fue el primero en implementar esta arquitectura; fue el primero en
realizar un agregado importante a la arquitectura x86 diseada por otra compaa que no era
Intel. Intel se vio forzada a seguir su ejemplo y lanzar una familia NetBurst modificada la cual
era totalmente compatible en software con la especificacin y el diseo de AMD. VIA
Technologies introdujo el x86-64 en su arquitectura VIA Isaiah con el VIA Nano.

La especificacin x86-64 es diferente de la arquitectura del Intel Itanium (antiguamente "IA64"), la cual no es compatible con el juego de instrucciones nativo de la arquitectura x86.
ndice
[ocultar]

1Visin general
o

1.1Descripcin de la arquitectura

1.2Modos de funcionamiento
1.2.1Explicacin del modo de funcionamiento

1.2.1.1Modo Largo

1.2.1.2Modo de Herencia
1.3AMD64

1.3.1Estudio de mercado

1.3.2Implementaciones
1.4Intel 64

1.4.1Historia

1.4.2Implementaciones
1.5Diferencias entre AMD64 e Intel 64

2Vase tambin

3Referencias

4Enlaces externos

Visin general[editar]
Se trata de una arquitectura desarrollada originalmente por AMD a partir de la
arquitectura x86, e implementada bajo el nombre de AMD64. El primer procesador (para
computadoras personales) con soporte para este conjunto de instrucciones fue el Opteron,
lanzado en abril de 2003. Posteriormente ha sido implementado en mltiples variantes
del Athlon 64 y posteriores.
La empresa Intel desarroll una arquitectura compatible bajo el nombre Intel
64 (antes EM64T). La cual ha sido utilizada en el Pentium 4 y
posteriores microprocesadores de la compaa.

Descripcin de la arquitectura[editar]

El conjunto de instrucciones del AMD x86-64 (renombrado posteriormente como AMD64) es

una extensin directa de la arquitectura del x86 a una arquitectura de 64 bits, motivado por el
hecho de que los 4GB de memoria que son direccionables directamente por una CPU de 32
bits ya no es suficiente para todas las aplicaciones. Algunos de los cambios:

Nuevos registros. El nmero de registros de propsito general se ha incrementado de

8 en los procesadores x86-32 a 16, y el tamao de todos estos registros se ha
incrementado de 32 bits a 64 bits. Adicionalmente, el nmero de registros MMX de 128
bits (usados para las instrucciones extendidas SIMD) se ha incrementado de 8 a 16. Los
registros adicionales incrementan el rendimiento.

Registros MMX (SSE) adicionales: Igualmente el nmero de registros de 128 bits

(usados para las instrucciones SSE) han aumentado de 8 a 16.

Espacio de direcciones mayor. Debido a la arquitectura de 64 bits, la arquitectura

AMD64 puede direccionar hasta 16 exbytes de memoria. Las implementaciones futuras de
la arquitectura del AMD64 puede proporcionar hasta 2 exabytes de memoria disponible. Si
la paginacin de memoria se utiliza correctamente, los sistemas operativos de 32 bits
podran tener acceso a algunas de las extensiones de direccin fsicas sin tener que
realizar la ejecucin en modo largo (long).

Instruccin de acceso a datos relativa al puntero: Las instrucciones ahora pueden

hacer referencias relativas al puntero de instrucciones (registro RIP). Esto permite
crear cdigo independiente de la posicin que permite un cdigo mucho ms eficiente en
bibliotecas dinmicas y cdigo cargado en tiempo de ejecucin.

Llamadas al sistema ms rpidas. Debido a que la segmentacin no est soportada

en el modo de 64 bits, las llamadas al sistema no tienen las latencias asociadas con
almacenar y recuperar la informacin de segmentacin ni tienen que realizar las
comprobaciones necesarias de proteccin a nivel de segmentacin. Por lo tanto, AMD ha
introducido una nueva interfaz de llamadas al sistema, al que se accede utilizando
solamente la instruccin "SYSCALL". Aunque los sistemas operativos todava pueden
utilizar el sistema de interrupciones para las llamadas al sistema, en el modo de 64 bits
utilizar "SYSCALL" es ms rpido.

Instrucciones SSE. La arquitectura AMD 64 incluye las extensiones de

Intel SSE y SSE2, las ltimas cpus incluyen las instrucciones SSE3 y algunos tambin
las SSE4. Tambin estn soportadas las instrucciones del x86 y MMX.

Bit NX. El bit NX es una caracterstica del procesador que permite al sistema operativo
prohibir la ejecucin del cdigo en rea de datos, mejorando la seguridad. Esta
caractersticas est disponible en los modos de 32 y 64 bits, y est soportada
por Linux, Solaris, Windows XP SP2, Windows Server 2003 SP1.

Modos de funcionamiento

Tama
o

Requeri
do por
Modo de
funcionamiento

el
Sistem
a
Operati
vo

Es

Tamao

necesaria

Tamao por

por

la

defecto del

defecto

recompila

direccionami

de los

cin de la

ento

operan

aplicacin

tpico
Extensio
nes del
registro

del
Registr
o de
Props

dos

ito
Genera
l

Modo 64

bits

64

SO
Modo
largo

64

32

nuevos
Modo de
compatibili

de 64
bits

32

32

no

dad

no
16

16

32

32

16

Modo
protegido

32
SO de

16

32 bit

16

heredad
Modo
de
Heren
cia

Modo

os

8086

no

no

virtual
16
SO de
Modo real

16 bit
heredad
os

16

16

Explicacin del modo de funcionamiento[editar]

Hay dos modos primarios de operacin para esta arquitectura:
Modo Largo[editar]
Es el utilizado por algunos BSDs, GNU/Linux (x86_64), Solaris 10, y por las ediciones de 64
bits de Windows XP Professional, Windows Vista, Windows 7 y Windows 8.
Dado que el conjunto de instrucciones es el mismo, no hay una penalizacin importante en la
ejecucin del cdigo x86. Esto no sucede en la arquitectura de Intel IA-64, donde las
diferencias en el ISA subyacente implican que la ejecucin de cdigo de 32 bits equivale a
utilizar un procesador completamente diferente. En todo caso, en AMD 64, las aplicaciones de
32 bits del x86 podran todava beneficiarse de una recompilacin a 64 bits. Los registros
adicionales disponibles en el cdigo de 64 bits, pueden ser utilizados por un compilador de
alto nivel para la optimizacin.
Usando el modo largo, un sistema operativo de 64 bits puede ejecutar aplicaciones de 32 bits
y 64 bits simultneamente. Tambin un x86-64 incluye un soporte nativo para ejecutar las
aplicaciones de 16 bits del x86. Microsoft ha excluido explcitamente el soporte para
aplicaciones de 16 bits en la edicin x64 de Windows XP Professional debido a los problemas
de conseguir que el cdigo de 16 bits del x86 pueda funcionar con su emulador WoW64.
Modo de Herencia[editar]
El modo utilizado por los sistemas operativos de 16 bits, como MS-DOS, y los sistemas
operativos de 32 bits, como Windows XP. En este modo, slo se puede ejecutar cdigo de 16
bits o de 32 bits. Los sistemas operativos de 64 bits como Windows XP Professional
x64 y Windows Server 2003 x64 no se ejecutarn.

AMD64[editar]
Estudio de mercado[editar]
AMD64 representa un cambio con el pasado de AMD cuyo comportamiento era seguir los
estndares de Intel, aunque mantiene los comportamientos anteriores de Intel extendiendo la
arquitectura del x86, desde los 16 bits 8086 hasta los 32 bits 80386, siempre sin eliminar
compatibilidad hacia atrs. La arquitectura del AMD64 la arquitectura de 32 bits del x86 (IA-32)
aadiendo registros de 64 bits, con modos de total compatibilidad de 32 bits y 16 bits para
software ya existente. Incluso el modo de 64 bits permite compatibilidad haca atrs,

facilitando a las herramientas del x86, como los compiladores pueden ser modificados a la
arquitectura AMD64 con un esfuerzo mnimo. La arquitectura del AMD64 dispone de
caractersticas como el bit NX.
Implementaciones[editar]
Los procesadores siguientes implementan la arquitectura AMD64:

AMD 64 (K8 - Kryptonite)

AMD Phenom 64 Quad

AMD Athlon 64

AMD Athlon 64 X2

AMD Athlon 64 FX

AMD Opteron

AMD Turion 64 X2

AMD Turion 64

AMD Sempron (todos los que utilizan sockets 754, 939 y AM2)

AMD Phenom (K10)

AMD Phenom II

AMD Athlon II

AMD FX (Bulldozer, Piledriver, Steamroller, Excavator)

Intel 64[editar]
Intel 64 (antes conocida como EM64T) es la implementacin Intel de la tecnologa x86-64.

Historia[editar]
Durante mucho tiempo de la historia, AMD ha producido y distribuido procesadores basados
en los diseos originales de Intel, pero en un giro de la historia, Intel, al ver la oportunidad,
adopt la arquitectura x86-64 de AMD, creada como una extensin de la lnea de
procesadores x86 propios de Intel. Como AMD luego renombr su arquitectura a AMD64, Intel
de igual manera renombr la suya a Intel 64.
Implementaciones[editar]
Esta arquitectura est implementada en los siguientes modelos de procesadores:

Core i7

Core i5

Core i3

Core 2 Quad

Core 2 Extreme

Core 2 Duo

Intel Pentium Dual Core

Intel Atom

Xeon Serie 7xxx

Xeon Serie 5xxx

Xeon LV

Serie 9xxiop

Serie 8xx

Pentium D

Celeron M serie 5xx