RESUMEN DE LA LECTURA: MEETING THE EMBEDDED DESIGN NEEDS

OF AUTOMOTIVE
APPLICATIONS
La tendencia dominante en el diseo del ncleo RISC ha sido seguir un
camino hacia las frecuencias de reloj de la CPU y mayores conjuntos de
funciones ms complejas. Se caracterizan por una mezcla de sistemas de
alto rendimiento, as como unos mucho ms simples de bajo rendimiento.
Actualmente, un sistema tpico de automvil consiste en una red distribuida
fsicamente de 8/16 bits y 32 . Estas tareas que cumplen van desde
funciones relativamente simples y directas a funciones ms complejas y de
gestin ms compleja. En los sistemas de entretenimiento o de navegacin.
Las tareas ms simples son normalmente dirigidas por el uso de
microcontroladores de 8 y 16 bits.
La visin para el futuro es que estos se podran aprovechar en conjunto para
permitir ser distribuidos en un potente sistema de procesamiento multincleo virtual. Para habilitar esta visin, uno de los requisitos clave ser la
automatizacin y mejoramiento de la arquitectura del conjunto de
instrucciones (ISA) en todo el sistema del automvil.
La arquitectura ARM ha tenido un gran xito en el tratamiento de un amplio
espectro de requisitos de diseo de integrados, y ha evolucionado para
proporcionar una base para un repertorio de implementaciones bsicas
ofrecidas por muchos fabricantes diferentes. ARM es la arquitectura ms
utilizada para los nuevos diseos embebidos. Una de las caractersticas que
ha impulsado la popularidad de la arquitectura ha sido la extensin del
conjunto de instrucciones comprimido conocido como Thumb. Este cuenta
con un subconjunto de las instrucciones ARM de 32 bits ms utilizadas, que
han sido comprimidas en cdigos de operacin de 16 bits.
Estas instrucciones se descomprimen de forma transparente para las
instrucciones completas ARM de 32 bits en tiempo real evitando prdida de
rendimiento. Se hizo evidente que una evolucin del Thumb conocida como
tecnologa Thumb-2 podra aumentar la densidad de rendimiento y el
cdigo para el beneficio de todas las aplicaciones embebidas. Esto ha
proporcionado la capacidad para mejoras de las caractersticas introducidas
en las ltimas implementaciones de ARM.
La tecnologa del Thumb-2 es una mezcla de instrucciones de 16 y 32 bits.
Los objetivos iniciales eran alcanzar el rendimiento de operaciones de 32bits de ARM. Dicha tecnologa ha incorporado tambin algunas de las
instrucciones ARM para el procesamiento de datos, funcionalidad DSP y
medios de comunicacin.
El coprocesador VFP (Vector Flotanting Point) est volviendo relevante la
prolongacin aplicaciones, lo que permite una interpretacin sin problemas
a la generacin del AutoCode. Para los desarrolladores que deseen escalar
los valores ledos de sensores, la instruccin divisin de hardware permite
que los datos puedan escalar de manera muy eficiente. Con respecto a
comandos lgicos en anteriores arquitecturas RISC, por lo general la
palabras enteras seran ledas y luego rotaran durante varios ciclos para
obtener el bit deseado en la ubicacin correcta para llevar a cabo la
manipulacin lgica. Las nuevas instrucciones Thumb-2
logran esta operacin mediante la representacin de la informacin al
procesador como bits dentro de todo el puerto, lo que permite extraer y
manipular de manera ms eficiente con instrucciones directas. Ahora, con
respecto a capacidad de memoria, la memoria flash es una tecnologa

importante y popular en muchas aplicaciones que proporcionan flexibilidad

y continuidad en el almacenamiento de datos. Sin embargo es lenta, por lo
general opera entre 30 y 40MHz. Asi como los ncleos de procesador y de
lgica digital se han beneficiado de mayor rendimiento a travs mejoras en
la arquitectura y la tecnologa, el rendimiento de memoria incorporada no
ha avanzado significativamente. Debido a esto se ha producido una gran
brecha entre la velocidad de la CPU y la velocidad de la memoria. Para
adaptarse a esta diferencia de rendimiento, en el diseo de los diseadores
de la interfaz de memoria flash se ha podido recuperar ms de un valor de
16 bits a la vez. En el movimiento de datos, si los datos no se pueden mover
de inmediato con la instruccin, se utiliza una piscina literal normalmente.
Este conjunto de datos inmediato se mantiene bastante cerca de donde el
contador de programa se encuentra actualmente. En consecuencia, la
secuencia de captacin de la memoria flash puede ser interrumpida por una
no-lectura secuencial de los datos de la piscina literal antes de regresar de
nuevo a la lectura secuencial. Por tanto, el flujo de informacin est dividida
desde el flash incorporado degradando el rendimiento. El control directo de
16 bits y MOVW MOVH ayuda para hacer frente a esta degradacin del
rendimiento.
En lo que refiere al lenguaje, el uso de C como un lenguaje de alto nivel es
casi universal para entornos de aplicaciones profundamente arraigadas. La
adicin de dos nuevas instrucciones que compilan de manera muy eficiente
de C, ayudan a mejorar el rendimiento y el consumo de memoria.
El condicional "IF-THEN ' o IT, lleva consigo un conjunto de cdigos
condicionales que predican la ejecucin de las instrucciones que siguen. Con
respecto al Thumb, el condicional tiene mltiples ramas. En Thumb-2, una
instruccin condicional IT significa que es posible dar un paso recto a travs
del cdigo condicional y se ejecutan las instrucciones (o no se ejecuta representado por un 'NOP'). Una vez ms, esta instruccin fomenta la
secuencia de cdigos de operacin en vez de una ramificacin, y con ello
ayuda a mantener el rendimiento del procesador. Tambin la instruccin de
la tabla es til para la aplicacin de las sentencias Switch case donde la
prueba condicional se hace al inicio y una secuencia de cdigo se ejecuta de
forma condicional.
La flexibilidad de la tecnologa Thumb-2 en el apoyo a las necesidades del
mercado de la automocin se demuestra en dos implementaciones
centrales. El procesador ARM1156T2F- S es un diseo de alto rendimiento
para aplicaciones de alta gama, que incluye, entre otras muchas
caractersticas nuevas, una interfaz de memoria de alta disponibilidad y una
unidad de proteccin de memoria de grano fino (MPU- memory protection
unit). El procesador Cortex-M3 de nueva ARM es un procesador de 32 bits
de silicio eficiente en cuanto a costes competitivos con dispositivos de 8 y
16 bits. Las caractersticas incorporadas en el diseo del ncleo de
procesador ARM1156T2F-S se han especificado despus de una amplia
consulta con las empresas y organismos de la industria.
Las Unidades de Proteccin de memoria actual (MPU) por lo general ofrecen
4Kbytes de lmite de cdigo para el aislamiento de funciones, esto es
demasiado grande para los sistemas que han limitado de recursos de
memoria. Para permitir una buena separacin de las tareas individuales
ejecutadas dentro de un ncleo del sistema operativo, la nueva MPU ARM ha
sido completamente rediseada para proporcionar una ms fina
granularidad de la regin de memoria para cada tarea. esto permite un uso
ms eficaz de los recursos de memoria disponible para mltiples tareas.
Esta arquitectura MPU planea trasladarse a futuros ncleos ARM.

El ARM1156T2 (F) S es destinado a las aplicaciones de gama alta y ser a

una velocidad de reloj por encima de 200 MHz, e incluir memoria cach. La
adicin de nuevas instrucciones para habilitar entrada de excepcin y la
salida proporciona un alto nivel de previsibilidad a las arquitecturas basadas
en el cache y las interrupciones se limpian mucho ms pronto despus de la
solicitud de interrupcin.
El uso de la memoria cach en la arquitectura del sistema puede crear
problemas con la previsibilidad del sistema, especialmente cuando los datos
requeridos estn ausentes de la memoria cach.
La disponibilidad de una baja latencia interrumpible, reiniciable de carga y
almacenamiento de instrucciones mltiples ayuda a superar estos
problemas. Con la instruccin de almacenamiento de carga, una
interrupcin puede ser atendida incluso si el procesador est ocupado con
una lnea de falla.
Esta facilidad hace que el uso de cach sea mucho ms aceptable para los
sistemas en tiempo. Esto todava ser un factor en sistemas crticos de
seguridad, donde a menudo dos o ms ncleos son necesarios para facilitar
una comprobacin de redundancia.
Una mejora adicional a la previsibilidad se deriva Del Interrupcin no
enmascarable (NMI) que se aade a la Solicitud de interrupcin rpida (FIQ).
Esto permite que el rpido fuente de interrupcin que se hizo no
enmascarable, que es particularmente importante cuando un organismo de
control se utiliza en el sistema que necesita ser reparado en un momento
determinado.
Por otra parte el procesador ARM Cortex-M3 es destinado a apoyar baja
cantidad de pines, con dispositivos de bajo costo que son fciles de usar y
fciles de disear. Proporcionando un apoyo eficiente a las interrupciones
rpidas y poco atmica la manipulacin, el diseo del sistema de memoria
puede ser mantenerse limpios y muy rentable. Al permitir el uso de un
modelo de programacin comn, los beneficios de disear dentro de una
arquitectura unificada, tales como la reutilizacin de cdigo y la
normalizacin hardware, convertido en una realidad. Los beneficios
tangibles para la fabricante incluyen la produccin de bajo coste por unidad,
puntuales entrega, y la mejora de la calidad. La visin para el futuro es
permitir que la red distribuida de procesadores que se est convirtiendo en
la plataforma del automvil estndar para ser aprovechado como un solo
recurso de cmputo.
Desde una perspectiva de rendimiento, muchas aplicaciones no requieren
los altos niveles de rendimiento que son alcanzables desde un procesador
de 32 bits. Sin embargo, muchas empresas les gustara estandarizar en la
arquitectura de un procesador a travs de la plataforma de la automocin,
para permitir reutilizacin de mdulos de software y para las economas
ms amplias beneficios de escala. La capacidad de estos procesadores de
red y utilizarlos como una mquina de computacin de ncleos mltiples,
tareas distribuidoras y programacin a los procesadores que tienen
capacidad de reserva, puede ser realizada con anterioridad por la
estandarizacin de una arquitectura de software. El procesador ARM CortexM3, basado en la tecnologa Thumb-2, es altamente aplicable a aplicaciones
actuales 8/16 bits que se van a migrar a la arquitectura ARM.
El procesador incluye caractersticas especficas para proporcionar apoyo,
altamente eficientes exigiendo funciones de automocin profundamente
arraigadas.

Las bandas Bit En todos los sistemas embebidos, el costo dicta que en el
chip RAM es un bien escaso. En consecuencia, la RAM que est disponible
debe utilizarse tan eficientemente como posible.
Con el procesador ARM Cortex-M3, hasta 1MegaByte de la regin de
direcciones de memoria se pueden asignar, o un alias, a 8Megabytes de
ubicaciones de bits especficas en otras partes de la mapa de memoria.
Debido a que la memoria tiene un alias, es posible leer y escribir bytes
particulares a la RAM normalmente. Si una lectura y/o escritura a los alias
de bit de direccionamiento dentro de la regin 8 MegaByte se hace,
automticamente realiza un bit-set. Esto permite la manipulacin atmica
mediante una operacin en la direccin de alias. En este esquema, lo que
era una operacin de tareas mltiples se convierte en un simple ahorro.

Andrs F. Rodrguez
Lpez