Universidad Autnoma de Quertaro

Facultad de Ingeniera

Laboratorio de Sistemas Digitales con Lgica Reconfigurable I

Velzquez Arteaga Edwin Alejandro

Reporte de la Prctica 3: Compuertas lgicas en cascada

Fecha de inicio: lunes 17 de agosto del 2015

Fecha de entrega: lunes 24 agosto del 2015

Profesor: Dr. Rodrguez Resndiz Juvenal

Duracin: 1 mdulo

INTRODUCCIN
Ahora que ya nos encontramos ms familiarizados con la forma de operacin y las
caractersticas bsicas de una compuerta lgica; como lo son: su correspondiente tabla de
verdad, los niveles elctricos que las controlan y emiten, y la introduccin del retraso de
propagacin a la seal de inters, es conveniente pues, introducir al verdadero modus
operandi, o bien, la manera en la que nos les toparemos con mayor frecuencia; es decir, en
etapas de cascada.
Aquel que ya haya trabajado con amplificadores operacionales, el tpico le ser bastante
familiar, de hecho, no existe diferencia significativa en l, ya que el cambio nico que se da
es el tipo de componente con el que se trabajar.
En la realizacin de la presente prctica de laboratorio se analizar, tanto en simulacin,
tericamente y, por supuesto, en la veracidad de un operacin fsica manual, una
configuracin entre compuertas lgicas capaz de controlar el estado de un diodo emisor de
luz, al interrumpir el flujo de carga a travs de interruptores o pusbutton; o sea, en funcin
de los niveles lgicos en su entrada.
Se abordar, en el transcurso del texto, una consideracin muy importante que se debe
tener presente durante todo arreglo de circuitos integrados con conexiones mltiples, y, en
particular, de compuertas lgicas, conocido por el trmino de arreglos en abanico (en
ingls, fan out configurations) cuyo tratado refiere al nmero lmite de elementos de
enlazados a un mismo nodo capaz de controlar niveles elctricos dentro de los parmetros
de operacin tpicos especificados por el fabricante.
Finalmente, se efectuar una comparacin de los resultados obtenidos a travs de la
metodologa terica rigurosa (tablas de verdad), respecto de los datos conseguidos en la
implementacin real del circuito de varias compuertas lgicas en cascada a fin de
corroborar o rescindir la tcnica.

OBJETIVOS
Implementar un arreglo de compuertas lgicas en cascada para as identificar su
comportamiento compuesto por la entrada de diferentes niveles lgicos.
Caracterizar el circuito utilizado en la prctica a travs de la representacin en tablas de
verdad compuestas.
Observar las salidas y relacionar la red con un integrado equivalente.
Utilizar la metodologa hablada en la fundamentacin terica a fin de validar si los niveles
elctricos que se darn en todo punto del sistema se encuentra o no dentro los valores
permitidos especificados por el fabricante.
Concluir la importancia de la obtencin de formas equivalentes de arreglos complejos de
compuertas.
Retroalimentar la representacin terica del arreglo, con u comportamiento prctico del
mismo con su implementacin.

MARCO TERICO
Fuentes o sumideros de corriente
En diversas ocasiones como diseadores de circuitos electrnicos solemos toparnos con
terminologas en lengua inglesa, mismas que, por desgracia del monolingismo, limita la
operacin correcta de dispositivos que se llegan a utilizar en la parte medular del sistema.
Los trminos ingleses curent source (fuentes de corriente) o current sinks (sumideros
de corriente), son algunos ejemplos y pueden inclusive darse por entendidos cuando, en
realidad, el usuario quiz an no lo ha hecho del todo.
Las denominaciones fuente de corriente o sumidero de corriente son formalismos para el
anlisis en electrnica que permiten distinguir, puntos reas o volmenes en donde las
corrientes elctricas ingresan o fugan de un sistema visiblemente cerrado. A manera
general, son elementos abstractos cuya representacin fsica so observa en regiones o
estructuras de componentes como por ejemplo el nodo o el ctodo de una batera.
Para hacer ms claro la definicin intuitiva, retornaremos la definicin de corriente
convencional (flujo de carga positiva) mientras analicemos la figura siguiente:

Figura 1. Representacin de una fuente o sumidero de corriente como funcin del observador.

En ella el ojo representa al observador, y la lnea gris en el medio algn tipo de barrera que
impide ver ms all de lo que hay en su parte de atrs (establece una particin directa de
una regin visible de una invisible). Las flechas de color rojo representan la direccin del
flujo de carga positiva; mientras que, las negras; la de negativas.
La posicin relativa del ojo respecto de la barrera es la nica que cambia, debido a que la
disposicin de flechas en las regiones de color rosado y verde-azul se mantiene constante.
Cuando el observador se ubica como en el primer recuadro del lado izquierdo la entrada en
la regin rosada se considerar una fuente, y la de la regin inferior, un sumidero. No
obstante, al cambiar el observador del lado derecho de la barrera, las definiciones se
invierten, por qu?, en realidad es mera convencin como se dijo anteriormente y basta
con tener muy presente las siguientes reglas:

Para una fuente: El flujo positivo de cargas saldr desde la regin invisible a la
visible a travs del compartimiento. Visto de otro modo, el flujo negativo de cargas
entrar desde la regin invisible hacia la visible a travs de la misma entrada.

Para un sumidero: El flujo positivo de cargas entrar desde la regin visible hacia la
invisible a travs del compartimiento. O bien, el flujo negativo de cargas saldr
desde la regin invisible hacia la visible a travs de la misma entrada.

Etapas en cascada y el uso compuesto de tablas de verdad

Una vez que se organizan varios elementos lgicos consecutivos, de tal manera en que
tenga que ser operada ms de una vez la seal de entrada original, se entender que nos
referimos a una configuracin con etapas en cascada. Un ejemplo sencillo de entender
podra ser la configuracin mostrada en la figura siguiente:

Figura 2. Arreglo en cascada de compuertas lgicas.

Dando un seguimiento a las seales de entrada A y B en sus posibles combinaciones,

pasando a travs de la compuerta AND, se obtiene una salida variable C; misma que, al
pasar por la compuerta NOT, ser operada una vez ms para conseguir la salida D
dependiente de las etapas anteriores.
As pues, la tabla de verdad compuesta de la figura 2 ser:
A
0
0
1
1

B
0
1
0
1

C
0
0
0
1

D
1
1
1
0

Tabla 1. Tabla de verdad de la configuracin de la figura 2.

Ntese que la salida despus de la ltima etapa (D) niega por completo, el estado lgico logrado a partir
de las fases previas. De hecho, este tipo de comportamiento desde la entrada hasta la salida ha sido
embebido ya en un solo integrado, que recibe el nombre de compuerta NAND (NOT-AND: de
conjuncin negada).

Salidas y entradas en abanico en las compuertas lgicas

Dos preguntas pregunta inherentes de todo buen diseador de circuitos son el cmo
interfieren los elementos de interconexin en la modificacin de los parmetros elctricos
de la red que constituyen? y el dichas modificaciones, conducen a los componentes sin
sobrepasar sus especificaciones tcnicas?
Si bien por el momento se ha referido a la conexin mltiple de compuertas lgicas como
etapas en cascada, el trmino resulta bastante general debido a que tambin puede utilizarse
para ciertas disposiciones de otro tipo de componentes. No obstante, para estas en
particular, los trminos de entradas y salidas en abanico (fan-in o fan-out, en ingls
respectivamente) son denominaciones exclusivas para describir nodos donde ramas se
enlazan tanto a entradas como salidas solamente entre compuertas. Por tanto, en lo
sucesivo, se interpretarn anlogamente tanto etapas en cascada como conexiones en
abanico durante las descripciones de los circuitos.

Fan-in es el nmero de entradas que una puerta lgica puede manejar a la vez; fsicamente,
est relacionado (en proporcin directa) con el efecto de propagacin de retardo que llega a
introducir; o sea mientras mayor nmero de entradas mayor es el retardo que esta genera.
En la figura 2 de la pgina anterior su valor es de 2 para la AND y de 1 para la NOT.
Fan-out es un trmino utilizado para denominar el nmero mximo de elementos que puede
alimentar una compuerta desde su salida, siendo ms especfico, otras compuertas sin la
necesidad de incluir de intermediario algn componente que sirva de interfaz o
acoplamiento y sin exceder la capacidad nominal de corriente para cada una.
De manera prctica, generalizando, un integrado de tecnologa TTL conducir con garanta
un promedio de 5 elementos externos sin exceder los parmetros de ninguno de ellos;
mientras que, uno de construccin CMOS, tendr una capacidad mayor, al menos del doble
o triple que los otros.
Si lo que se busca es un bastante eficiente, se puede hacer uso de la siguiente ecuacin con
ayuda de las hojas de especificaciones:

Ecuacin 1. Frmula para la obtencin del lmite de puertas anidadas en la salida de otra.

La compuerta NOR
La compuerta NOR (not or) es una forma compacta de operador binario (o mayor) obtenida
de una conexin en cascada donde la salida de una OR es directamente seguida de una
puerta NOT. Su funcin es la de emitir una salida en alto s y slo s ninguna de las entradas
est en alto.
Para aquellos integrados de ms de dos operandos la definicin se extiende sin ningn
problema.
La representacin simblica y tabla de verdad correspondiente se muestran en la siguiente
figura:

Figura 3. Smbolo ANSI y tabla de verdad caractersticos de una compuerta NOR

MATERIALES Y EQUIPO

Un circuito HD74LS08P (AND).

Un circuito HD74LS04P (NOT).

Un circuito HD74LS32P (OR).

Una fuente dual de voltaje de corriente directa.

Un protoboard y cable para protoboard.

2 interruptores sencillos o 2 pushbutton.

1 Led.

1 resistor de 220.

Caimanes.

Figura 4. Conjunto de materiales y equipo usado en la prctica.

METODOLOGA
El circuito que fue construido para su anlisis es el mismo que el de la figura 5 de a
continuacin:

Figura 5. Circuito utilizado para el experimento de la prctica.

En l, a partir del accionamiento de las 4 posibles combinaciones de interruptores, se

registraron aquellas en las que el led controlado en la salida encenda o apagaba.
Previamente, se obtuvieron la su correspondiente tablas de verdad, al mismo tiempo en que
se prob su funcionamiento con ayuda de un software simulador de circuitos.
Los datos obtenidos, las salidas en la simulacin y los clculos alusivos al efecto por
conexin en abanico se darn en el prximo apartado.

RESULTADOS
La tabla de verdad compuesta que establece todas las posibles combinaciones y sus
respectivas salidas (hasta el nodo E) es la siguiente:
A
0
0
1
1

B
0
1
0
1

C
0
0
0
1

D
1
0
0
0

E
0
1
1
0

Tabla 2. Tabla de verdad de la configuracin mostrada por la figura 5.

Entindase por 1 o 0 los estados lgicos que adquieren las entradas cuando los
interruptores conmutan con la alimentacin o tierra, respectivamente.

A partir de la experimentacin los resultados de las combinaciones en las entradas que

permitieron que el led encendiera fueron las siguientes:
A
0
0
1
1

B
0
1
0
1

Estado del led

Encendido
Apagado
Apagado
Encendido

Tabla 3. Estado del led como funcin de las entradas A y B controladas por los interruptores.
A fin de evidenciar dichos datos, en seguida se presentan algunas capturas tomadas de la
implementacin fsica del arreglo; en ellas se observan, a expensas de los interruptores, conexiones
directas por medio de cables dupont rojo y verde que simulan las entradas en A y B respectivamente:

Figura 6. Estado del led ante una entrada A=0 (dupont rojo) y B=0 (dupont verde).

Figura 7. Estado del led ante una entrada A=0 (dupont rojo) y B=1 (dupont verde).

Figura 8. Estado del led ante una entrada A=1 (dupont rojo) y B=0 (dupont verde).

Figura 9. Estado del led ante una entrada A=1 (dupont rojo) y B=1 (dupont verde).

En lo que respecta a la simulacin las salidas de acuerdo a la combinacin de interruptores

es la siguiente:

Figura 10. Simulacin ante una entrada A=0 y B=0.

Figura 11. Simulacin ante una entrada A=0 y B=1.

Figura 12. Simulacin ante una entrada A=1 y B=0.

Figura 13. Simulacin ante una entrada A=1 y B=1.

Es bastante notoria la coincidencia mutua de cada una de las tcnicas de anlisis empleadas
para el circuito. Adems, en razn de que slo la ltima compuerta NOR es la que se
comporta como sumidero de corriente, en ella se debe tener precaucin de no exceder sus
parmetros elctricos mximos; ya que, en el caso de las dems el efecto de la conexin en
abanico es despreciable por slo controlar a lo ms una compuerta.
Mediante un clculo sencillo al considerar una salida en bajo de la compuerta NOT ms a
la derecha (considerando que la NOR fue construida fsicamente por la combinacin de una
OR y un NOT en su salida), se tiene que la corriente que ingresa a ella (IOL) ser:
I OL

Vcc V KY VOL ( MAX )

R

5 2 .1 0 .4
11.36mA
220

Donde:
VCC: Es la alimentacin que se drena por conducto de los elementos en serie en la salida de
la NOT.
VKY: Es el voltaje nominal de un led amarillo sin pantalla.
VOL: Es el mximo nivel permitido en estado bajo en la salida que produce una condicin
estable sin riesgo de ser invlida.
R: La resistencia limitadora de corriente.
Redirigindonos a la hoja de especificaciones de la HD74LS04P el valor mximo de I OL es
de 0.8mA.

CONCLUSIONES U OBSERVACIONES
Una compuertas lgica es un tipo de integrado o componentes digital que permite la
codificacin de expresiones booleanas (conjuncin, disyuncin no exclusiva, negacin,
afirmacin; por decir algunas) a partir de voltajes con niveles bien definidos (idealmente, 0
a 5 volts) y acotados por fronteras a una banda o intervalo medio de indeterminacin.
La utilizacin de ms de una compuerta para operar una misma seal conduce a la conexin
de varias de ellas a manera de cascada o disposicin en abanico obtenindose as
operaciones mixtas ms complejas. Cuando es necesario efectuar arreglos as, se deber
tener en consideracin los valores permitidos de voltaje y corriente mximos y mnimos
establecidos en las hojas de especificaciones tales que: no excedan la potencia disipada
(PD) o bien, garanticen la accin del dispositivo en niveles lgicos con certeza (p.e.
VOL<VIL).
Herramientas simples de construir, como las tablas de verdad, ayudan a la identificacin
efectiva del estado de salida de un sistema variado de compuertas como funcin de los
niveles elctricos en su entrada. No obstante, la tcnica comienza a tornarse un tanto
engorrosa a medida en que se requieren ms y ms elementos intermedios, y seales que
ingresan a la red.
En el caso de la presente prctica de laboratorio el circuito ensamblado favoreci a que se
apreciaran claramente la efectividad del mtodo terico de las tablas de verdad y la
validez de la simulacin.
Probablemente, aparenta ser un tanto extrao que para voltajes bajos en la salida del
arreglo (cuando ambas entradas tenan condiciones lgicas iguales), el led encenda; pues
bien, la respuesta se debi a que al establecer dicha tensin en la terminal de la NOR ms a
la derecha, se generaba una diferencia de potencial neta respecto de la alimentacin por
conducto del led (vase el diagrama de la figura 5) de tal manera en que el ctodo de ste
se polarizara negativamente de su nodo a un grado mayor a los 2V , establecindose as el
requisito mnimo de ruptura de la unin del led y permitiendo su iluminacin. En cambio,
cuando su salida se controlaba a alto ~5V la diferencia entre las dos tensiones de empuje no
sobrepasaban el voltaje de codo del led, ponindolo en condicin de circuito abierto.
El observar con detenimiento las caractersticas de la tabla de verdad de la configuracin
construida en el experimento, se ver que su comportamiento externo es idntico al de una
compuerta XOR cuya funcin es la de emitir un estado en alto slo s un nmero impar de
entradas lo es.

Atendiendo a la ltima parte de la seccin de resultados, en lo que respecta al clculo de los

parmetros elctricos para verificar si la compuerta se encontrara bajo situaciones de
riesgo. Se obtuvo que la corriente de salida I OL sobrepasaba el valor mximo establecido
por la hoja de especificaciones en un total de 3.4mA; quiz esto llegue a interpretarse como
si el dispositivo fuese a entrar en peligro de averiarse, la verdad es que no.
El sustento para ello va un poco ms all, indagando en los niveles recomendables de la
hoja de especificaciones del elemento. En sus caractersticas elctricas, se ve que la
corriente mxima IOL se da para garantizar un voltaje de salida VOL del orden menor que los
0.4V, a medida en que aquella sea cada vez ms grande, VOL tambin lo ser por
comportarse similar a un componente pasivo bajo una corriente esttica (recordando la ley
de ohm V=IR); producindose as el riesgo de que la tensin se excediera de cota inferior la
banda umbral de entrada. No obstante, el voltaje en bajo mnimo permisible para una
compuerta de la misma familia, es de 0.8 V que es 0.4V superior al mnimo voltaje de
salida; es decir, el posible exceso ocasionado por la alza de IOL conducira a lo ms una
condicin elctrica anloga a la que se obtendra por interferencia elctricas.
Evidentemente, no es del todo, correcto aprovecharse de las de las bondades que da el
fabricante para en robustecer su producto, sin embargo hay ocasiones para las que se debe
hacer uso de ello y en este caso no fue la excepcin.
Por todo lo anterior se puede decir que los objetivos planteados al inicio del presente
ejercicio se cumplieron satisfactoriamente.

BIBLIOGRAFA Y FUENTES ELECTRNICAS CONSULTADAS

Tocci, Ronald J. (2001). Digital Systems Principles And Applications. Prentice Hall.

Compuertas lgicas. (s.f.). Recuperado el 21 de agosto de 2015,

http://www.profesormolina.com.ar/electronica/componentes/int/comp_log.htm.

Current sources and sinks. (s.f.). Recuperado el 21 de agosto de 2015, de

https://en.wikipedia.org/wiki/Current_sources_and_sinks.

Clamamper circuit examples. (s.f.). Recuperado el 21 de agosto de 2015, de

https://en.wikipedia.org/wiki/Clamper_(electronics).

Digital electronics: Fanout. (s.f.). Recuperado el 21 de agosto de 2015, de

https://en.wikipedia.org/wiki/Digital_electronics.

de

Algebra de boole. (s.f.). Recuperado el 21 de

https://es.wikipedia.org/wiki/%C3%81lgebra_de_Boole.

Power and ground clamp diodes in CMOS IO buffer. (s.f.). Recuperado el 21 de agosto
de 2015, de http://electronics.stackexchange.com/questions/179450/power-and-groundclamp-diodes-in-cmos-io-buffer

Fan-in.
(s.f.).
Recuperado
el
https://en.wikipedia.org/wiki/Fan-in.

21

de

agosto

de

2015,

de

Fan-out.
(s.f.).
Recuperado
el
https://en.wikipedia.org/wiki/Fan-out.

21

de

agosto

de

2015,

de

Fan-out calculation. (s.f). Recuperado el 21

http://www.electrical4u.com/fan-out-of-logic-gates/

Electrnica: Definiciones varias. (s.f.). Recuperado el 21 de agosto de 2015, de

http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node29.ht
ml.

Introduction to logic. (s.f.). Recuperado el 21 de agosto de 2015, de

http://www.ti.com/lit/an/slva700/slva700.pdf.

Interfacin opal-rt dout TTL/CMOS board. (s.f). Recuperado el 21 de agosto de 2015, de

http://www.opal-rt.com/sites/default/files/doc/WP%20CMOS-TTL%20opal%20RT_rev
%201.0.pdf.

JEDEC: Input clamp voltaje. (s.f). Recuperado el 21 de agosto de 2015, de

https://www.jedec.org/standards-documents/results/input%20clamp%20voltage.

Useful electronic terms index. (s.f). Recuperado el 21 de agosto de 2015 de,

http://www.maximintegrated.com/en.html.

Logic guide. (s.f.). Recuperado el 21

http://www.ti.com/lit/sg/sdyu001aa/sdyu001aa.pdf.

See more about: Clamping diodes conection. (s.f). Recuperado el 21 de agosto de

2015, de http://electronics.stackexchange.com/questions/179450/power-and-groundclamp-diodes-in-cmos-io-buffer.

de

de

agosto

agosto

agosto

de

de

de

2015,

2015,

2015,

de

de

de