Sei sulla pagina 1di 127

SISTEMAS BINARIOS

Cambio de base

i=n

B10 = a i r i = a n r n + a n 1 r n 1 + ... + a1 r1 + a 0 + a 1 r 1 + ... + a m r m


i=m

Ejemplos:

(4021,2)5 (x)10

{r = 5}

x = 4 53 + 0 52 + 2 51 + 1 50 + 2 51 = 511,4
(11010,11) 2 (x)10

{r = 2}

x = 1 2 4 + 1 23 + 0 2 2 + 1 21 + 0 20 + 1 2-1 + 1 2-2 = 26,75

Ejemplo:

(249,62705)10 ( x ) 2
parte entera
249:2=124
124:2=62
62:2=31
31:2=15
15:2=7
7:2=3
3:2=1
1:2=0

resto
b0=1
b1=0
b2=0
b3=1
b4=1
b5=1
b6=1
b7=1

parte decimal
parte
entera
0,62705 2=1,25410
b-1=1
0,25410 2=0,50820
b-2=0
0,50820 2=1,01640
b-3=1
0,01640 2=0,03280
b-4=0

x = 11111001,1010

Aritmtica binaria en el lgebra lineal

Complementos
Es habitual que se usen para simplificar las operaciones de sustraccin y para manipulaciones
lgicas.
Complemento de (r)
Dado un nmero positivo N en base r con parte entera de n dgitos se define el complemento
a r de N como rn N para N0 y 0 para N=0
Ejemplos:

c.a.10 de (52520)10 105 - 52520 = 47480


c.a.10 de (0,3267)10 100 - 0,3267 = 0,6733
c.a.2 de (101100)2 (26)10 - (101100)=(1000000) (101100) = 010100

Complemento de (r-1)
Dado un nmero positivo N en base r con una parte entera de n dgitos y una parte
fraccionaria de m dgitos, se define el complemento de (r-1) de N como rn - r -m -N para
N0.
Ejemplos:

c.a.9 de (52520)10
c.a.9 de (0,3267)10
c.a. 1 de (101100)2
c.a. 1 de (0,0110)2

105 - 100 - 52520 = 47479


100 10-4 - 0,3267 = 0,6732
(26 1)10 - (101100) = 010011
(20 2-4)10 - (0,0110) = 0,1001

Utilizacin de los complementos para sustraer:


En binario:

complemento a 2 y complemento a 1

Complemento a 2:
Minuendo > sustraendo

Complemento a 1:
Minuendo > sustraendo

Minuendo < sustraendo

Minuendo < sustraendo

Cdigos Binarios
El nmero mnimo de bits necesarios para codificar 2n cantidades es n. El mximo
es indefinido y depende del peso que se de a cada bit.

pesos

Otros cdigos
Cdigo reflejado o de Gray (de una combinacin a otra
adyacente slo hay un bit de diferencia)

Cdigo alfanumrico

LGEBRA DE CONMUTACIN LGEBRA DE BOOLE


Los fundamentos del lgebra de conmutacin tienen como base el lgebra de Boole.
Postulados del lgebra de Boole:
Un conjunto B dotado de dos operaciones algebraicas + y es un lgebra de Boole si y
slo si se verifican los postulados:
P1: Las operaciones + y son conmutativas: a+b = b+a ; ab = ba ;

a,b

P2: Existen en B dos elementos distintos representados por los smbolos 0 y 1, tal que:
a+0 = 0+a = a ; a B
; a1 = 1a ; a B
El smbolo 0 es el elemento de identidad de la operacin + y el 1 el elemento de
identidad para
P3: Cada operacin es distributiva para la otra, es decir:
a+(bc) = (a+b)(a+c) ; a(b+c) = (ab)+(ac) ;
a,b,c

P4: Para cada elemento a B existe un elemento


a Bexiste un elemento a Btal

que:
. El elemento
es el complementario de a.

a + a =1 ; a a = 0

Es de inters para la electrnica digital trabajar solamente con dos elementos 0 y 1 que
representan dos cualidades antagnicas que generalmente son la conduccin y la no
conduccin.
La operacin + se denomina OR y la operacin se denomina AND y se definen dentro del
lgebra de Boole como:

OR

y definen un lgebra de conmutacin.

AND

Ejemplo elctrico

Formas booleanas y funciones booleanas


Cualquier variable de valor 0 o 1 son formas booleanas
Una funcin lgica tambin es una forma booleana que describe una correspondencia,
aplicacin o funcin de conmutacin.
Ejemplo de correspondencia (funcin lgica).
Funcin lgica:
-completamente definida:
cada entrada define una nica
salida
-incompleta:
cada entrada puede definir varios
valores

Definiciones generales Trminos cannicos


Se llama trminos cannicos de una funcin lgica a todo producto o suma en el cual
aparecen todas las variables ( o sus complementos).
A los trminos productos cannicos se les llama minterms y a los trminos suma
cannicos se les denomina maxterms.
Una funcin lgica se puede expresar como suma de productos cannicos o bien como
producto de sumas cannicas,si es as dicha funcin es una forma cannica.
Dos funciones lgicas F1 y F2 son equivalentes si y solo si describen la misma funcin de
conmutacin.
La tabla de verdad es una representacin de la funcin lgica.
Ejemplo:

En este ejemplo f(x1,x2,x3) es la salida y las formas cannicas sern:


*Observando donde f es 1 lgico:

F1 = x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3
o abreviadamente:

F1 =

(1,2,4,5,6,7)

[Minterms]

x1 , x 2 , x 3

*Observando donde f es 0 lgico:

F2 = ( x1 + x 2 + x 3 ) ( x1 + x 2 + x 3 )
o abreviadamente:

F2 =

(0,3)

x1 , x 2 , x 3

F1 y F2

son funciones lgicas equivalentes

[Maxterms]

Teoremas del lgebra de Boole


T1- (Teorema de idempotencia) Para cada elemento a, se verifica:
a+a=a
aa=a
Demostracin:
a + a = a + a 1 = a + a (a + a) = a + a a + a a = a (1 + a) = a 1 = a
a a = a a + 0 = a a + a a = a(a + a) = a1 = a
T2- (Teorema de elementos nulos) Para cada cualquier elemento a, se verifica
a+1 = 1 y a0 = 0
Demostracin:
a+1 = 1(a+1) = (a+a)(a+1) = a + a1 = a + a = 1
a0 = a0+0 = a0 + aa = a(a+0) = aa = 0
T3- (Teorema de absorcin) Para cada par de elementos, a y b, se verifica:
a+ab=a
a (a + b) = a
Demostracin:
a + a b = a 1 + a b = a (1 + b) = a 1 = a
a(a + b) = (a + 0) (a + b) = a + 0 b = a

T4- (Teorema de asociatividad)


Cada uno de los operadores binarios (+) y ()
cumple la propiedad asociativa, es decir, para cada tres elementos, a, b y c, se
verifica
(a + b) + c = a + (b + c)
(a b) c = a (b c)
T5Cada uno de los elementos identidad es el complemento del otro, es decir, 1 = 0
y 0 = 1
Demostracin.- Si fuese cierto, deberan cumplir el cuarto postulado del lgebra:
1 = 0 + 0
0 = 0 0
Por ser nico l complemento: 0 = 1
1 = 1 + 1
0 = 1 1
Por ser nico el complemento: 1 = 0
T6- (Leyes de DeMorgan generalizadas) Para cualquier conjunto de elementos se verifica:
(X0 + X1 + + Xn) = X0 X1 Xn
(X0 X1 Xn) = X0 + X1 + + Xn

T7- (Teorema de Shannon) El complementario de una funcin se obtiene reemplazando cada


variable por su complementaria y adems, intercambiando las operaciones + y

f ( x1 , x 2 , x 3 ) = x1 ( x 2 + x 3 )
f ( x1 , x 2 , x 3 ) = x1 + ( x 2 x 3 )
T8- (Teorema de expansin)

f ( x1 , x 2 , x 3 ) = x1 f (1, x 2 , x 3 ) + x1 f (0, x 2 , x 3 ) o bien :

f ( x1 , x 2 , x 3 ) = [x1 + f (0, x 2 , x 3 )] x1 + f (1, x 2 , x 3 )

Ejemplo de utilizacin de los teoremas del lgebra de Boole:


Demostrar que: F1 = x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3
y
F2 = ( x1 + x 2 + x 3 ) ( x1 + x 2 + x 3 )
son funciones booleanas equivalentes
Reagrupando F1 :

)(

F1 = x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3
x1 x 2 x 3 = x1 x 2 x 3 + x1 x 2 x 3
T1

x1 x 2 x 3 = x1 x 2 x 3 + x1 x 2 x 3

)(
x )= x

)(

F1 = x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 + x1 x 2 x 3 +

+ x1 x 2 x 3 + x1 x 2

x 3 ( x1 + x1 ) + x 2 x 3 ( x1 + x1 ) + x1 x 3 ( x 2 + x 2 ) +

+ x1 x 3 ( x 2 + x 2 )

P 4 a + a = 1 x 2 x 3 + x 2 x 3 + x1 x 3 + x1 x 3 x 2 x 3 + x 2 x 3 + x1
Trabajando F2 :
F2 = ( x1 + x 2 + x 3 ) ( x1 + x 2 + x 3 ) = x1 + x1 x 2 + x1 x 3 + x 2 x1 + x 2 x 2 + x 2 x 3 +
+ x 3 x1 + x 3 x 2 + x 3 x 3
P 4 F2 = x1 + x1 x 2 + x1 x 3 + x 2 x1 + x 2 x 3 + x 3 x1 + x 3 x 2 x 2 x 3 + x 2 x 3 + x1
Se observa que F1 = F2

Implementacin de funciones lgicas Puertas lgicas


Las tres puertas fundamentales reciben el mismo nombre que los operadores, es decir,
existen las puertas AND, puertas OR y puertas NOT (inversora).

La unin de una puerta AND (u OR) con un inversor, dando lugar a puertas especficas llamadas
puertas NAND(AND-NOT) y NOR (OR-NOT)

Dentro de las denominadas puertas, que no implementan un operador directo, se encuentra la


conocida como OR-exclusiva o XOR. Esta puerta muestra la siguiente funcionalidad:
Y = A'B + AB'. La importancia radica en su amplio uso en la aritmtica binaria (siendo la
puerta base de la suma). Tambin es muy usada en las circuiteras de deteccin y correccin de
errores,implementando funciones de comparacin y paridad.

Adems de tener las propiedades conmutativas y asociativas, algunas igualdades tiles son las
siguientes:
(x y)' = x y = x y'
(x y) = (xy+xy) = (xy)(xy) = (x+y)(x+y) = xy + xy
x y = xy + xy
x y = xy + xy
xx=0
x x = xx + xx = 0 + 0 = 0
x x' = 1
x x = xx + xx = x + x = 1

Realizacin de circuitos lgicos complejos con circuitos lgicos bsicos


Ejemplo:

Implementar la funcin lgica:

A ) Utilizando todo tipo de puertas:

F1 = x 2 x 3 + x 2 x 3 + x1

B ) Utilizando slo puertas NAND de dos entradas:

F1 = x 2 x 3 + x 2 x 3 + x1 = x 2 x 3 x 2 x 3 x1

C ) Utilizando slo puertas NOR de dos entradas

F1 = x 2 x 3 + x 2 x 3 + x1 = x 2 + x 3 + x 2 + x 3 + x1

Circuitos integrados
Las puertas lgicas se encuentra encapsuladas dentro de circuitos integrados o tambin
conocidos como chips.
Hay una familia de circuitos integrados, 74XX, que est estandarizada de manera que se ha
definido la informacin que entra o sale por cada una de las patas. As pueden existir multitud de
fabricantes, pero todos respectando el mismo estndar. En la figura se muestra un esquema del
integrado 7402, que contiene en su interior 4 puertas NOR de dos entradas.
Por las patas denominadas VCC y GND se introduce la alimentacin del chip, que normalmente
ser de 5v, aunque sto depende de la tecnologa empleada. Por el resto de patas entra o sale
informacin binaria codificada segn la tecnologa empleada. Por ejemplo se puede asociar 5v al
dgito 1 y 0v al dgito 0.

SIMPLIFICACIN DE FUNCIONES LGICAS


Utilizacin de herramientas que ayudan a realizar la simplificacin booleana:
-Tablas de KARNAUGH-VEITCH
- Mtodo de QUINE-McCLUSKEY
Tablas de KARNAUGH-VEITCH (tablas tiles de manejo hasta unas 4,5,6 variables)

La herramienta
a

mayor peso

menor peso

Utilizacin de la herramienta:
1- Poner adecuadamente 1 y 0 en las celdas correspondiente segn la funcin lgica.
2- Agrupar al mximo las celdas adyacentes marcadas con 1 (o 0) en forma de potencias de 2.
3- Tomar todas las celdas con 1 (o 0) que no se puedan agrupar con otras.
Ejemplos
(1)Sea la siguiente funcin lgica:

f1 =

(3,5,6) = (0,1,2,4,7 )

a , b ,c

a , b ,c

No se puede realizar ninguna agrupacin ya que no hay trminos adyacentes.!

f1 = a b c + a b c + a b c

(2) Sea la siguiente funcin lgica (minterms): f1 =

(0,4,5,7,8,9,13,15)

a , b ,c ,d

f1 = a b c + a c d + b d
(3) Sea la siguiente funcin en forma de maxterms:

f2 =

(0,1,2,3,4,7,8,11,12,13,14,15)

a , b ,c ,d

( )( )

f 2 = a + b c + d (a + b ) (c + d )

Algunas definiciones Implicantes


Implicantes: Conjunto de unos en un mapa de Karnaugh que representa un termino producto
de variables. Se denomina implicante porque cuando este termino toma el valor 1, implica que
tambin la funcin toma el valor 1. Un mintrmino solo es un implicante.
Implicantes primos: Implicante que no est incluido completamente dentro de otro implicante.

En el siguiente mapa de Karnaugh:


Los trminos I II y III son implicantes primos
El termino IV no es implicante primo
Los trminos I y III son implicantes primos esenciales
El termino II no es un implicante primo esenciales
La funcin se obtiene con los trminos I y III

Observaciones sobre la formacin de los mapas de Karnaugh


Las tablas de Karnaugh establecen una correspondencia biunvoca entre los valores de la
funcin lgica y las celdas de dicho diagrama.
Hay tambin una correspondencia entre los productos (sumas) cannicas y el conjunto de celdas
unitarias de las tablas de Karnaugh.
Las celdas que tienen un lado comn se les denomina adyacentes y corresponden a trminos
cannicos que difieren en un solo valor de las variables.
Las tablas de Karnaugh de una funcin dada se construye escribiendo un 1 (o 0) en la celda que
corresponde al trmino cannico de la funcin y poniendo el valor opuesto en el resto de celdas si
se trata de una funcin completa.
Se agrupan las celdas adyacentes produciendo un nico trmino.
La agrupacin siempre se realiza en potencias de 2.

Utilizacin de los mapas con cinco variables

La funcin quedar

Utilizacin de los mapas con seis variables


Simplificar

Ejemplos de Sistemas Combinacionales


Sea el siguiente sistema mecnico:

El sistema mecnico est formado por un sector metlico giratorio sobre tres contactos A, B,
C. Se quiere disear un circuito combinacional de tal forma que F0 1 siempre que haya una
sola lmpara encendida.

Diseo:
Tres variables de entrada
Una funcin de salida

Slo con puertas NAND:


F = AC + AB + BC = AC + AB + BC
F = ACABBC

F = AC + AB + BC

Construir un display de 7 segmentos que sirva para contar de 0 a 9

Diseo

E = C + A + BD + BD
Lo mismo con:::::

F
G
H
I
J
K

SUBSISTEMAS DIGITALES COMBINACIONALES


Tipos de subsistemas combinacionales:

Comparador

Multiplexor

Demultiplexor

Codificador

Decodificador

Sumadores

Restadores

Comparador
Su finalidad es determinar si una combinacin binaria A de i bits es mayor , igual o menor
que otro B de i bits.
****Comparacin de 1 bit:::::

Algoritmo de resolucin
A es una combinacin binaria de i bits y B otra combinacin de i bits.

Sea el ejemplo de comparar dos combinaciones de


4 bits:
A3A2A1A0

con B3B2B1B0

siguiendo el algoritmo:
Ai>Bi G=G3+E3G2+E3E2G1+ E3E2E1G0
Ai<Bi L=L3+E3L2+E3E2L1+ E3E2E1L0
Ai=Bi E=E3E2E1E0

Implementacin de las funciones lgicas

Ejemplo con 4 bits

Expansin del comparador

Multiplexor
Un multiplexor digital es un circuito combinacional que selecciona informacin binaria de
una de las lneas de entrada y la dirige a una sola lnea de salida. La seleccin de la lnea
de entrada se hace a travs de una combinacin en las lneas de seleccin.

Multiplexor de 4 entradas de datos y dos de seleccin:

F = I 0 s1s 0 + I1s1s 0 + I 2 s1s 0 + I 3s1s 0

Implementacin de funciones lgicas con multiplexores


Sea por ejemplo implementar la funcin lgica:

F=

(1,3,5,6)

A , B,C

Disposicin de la tabla de ayuda:


B , C lneas de seleccin
A
lnea de entrada de datos
Mediante un crcul se marca la combinacin que debe se un 1 en la salida. En la tabla se observan
las combinaciones de crculo no crculo, quedando el circuito:

Ejemplo de diseo mediante multiplexor


Implementar la funcin F =
-MUX 8x3
-MUX 4x2
MUX 8x3

(4,6,8,9,10,11,12,14)

A , B,C , D

(Varias opciones)

mediante la utilizacin de:

MUX 4x2 (con cualquier tipo de puerta bsica)


Se escoge las entradas C y D como variables de seleccin.
F = AF1 + AF2
F = 8 A = 1 F1 = (4,6)

F8 A = 0 F2 = (8,9,10,11,12,14)

MUX 4x2 (diseado con una sola tabla de ayuda y escogiendo C y D como variables de
seleccin)

MUX 4x2 (diseado con una sola tabla de ayuda y escogiendo A y B como variables de
seleccin)

Expansin de multiplexores.
Ejemplo: realizacin de un MUX 4x2 con MUX 2x1

DEMULTIPLEXORES
Estructura inversa al multiplexor.
Es un circuito combinacional que recibe informacin en una sola lnea de datos y la
transmite a una de sus 2 n lneas de salida posibles, siendo:
n lneas de seleccin
N lneas de salida de datos
Se cumple:

N = 2n

Ejemplo DEMUX 2x4

Codificadores
Los codificadores permiten compactar la informacin, generando un cdigo de salida
a partir de la informacin de entrada.

Ejemplo de codificador:

Decodificador
El decodificador realiza la funcin inversa de codificador expandiendo la informacin en
entrada. El nmero de datos de entrada es inferior al nmero de salidas.

Ejemplo de decodificador:

Expansin de decodificadores:
Ejemplo: Construir un decodificador decimal de 4/16 (4 lneas de entrada y 16 lneas de salida) a
partir de dos de 3/8 (tres lneas de entrada y ocho lneas de salida).

Algebra lineal en sistemas binarios: sumadores y restadores


Sumadores:
Dos tipos de sumadores elementales:
-Suma de dos bits medio sumador (Half Adder)
-Suma de tres bits sumador completo (Full Adder)
a)Half Adder

S= AB
C = AB

b) Full Adder
Sea el ejemplo
Para hacer una suma completa es
necesario tener en cuenta el
acarreosuma de 3 bits.
El resultado debe ser la suma y el acarreo.

C = AC'+ BC'+ AB

S = A B C'
No se puede simplificar!

Se fuerza la siguiente agrupacin para la variable C (carry):

C = ABC'+ ABC'+ AB
Implementando las funciones suma y acarreo:
S = ABC'+ ABC' + ABC' + ABC' = A B C'
C = ABC'+ ABC'+ AB = (AB + AB)C'+ AB = (A B) + AB

Sumador completo

Necesitamos disear un sumador completo de una combinacin de bits (byte)

Esta estructura de sumador tiene un


inconveniente:
El acarreo se consigue en serie y como hay
un retraso entre FA y FA finalmente si
existen muchos FA puede producirse un error
en la suma en un momento dado.

Acarreo anticipado disminuye el retardo :


Full Adder

Se definen las siguientes relaciones

Gn acarreo generado
Pn acarreo propagado

Pn = A n Bn Sn = Pn C n

G n = A n Bn C n +1 = G n + Pn C n

Definiendo cada acarreo (Cn) de los FA en un sumador paralelo queda:

C 2 = G1 + P1C1
C3 = G 2 + P2 C 2 = G 2 + P2 (G1 + P1C1 ) = G 2 + P2 G1 + P2 P1C1
C 4 = G 3 + P3C3 = G 3 + P3G 2 + P3P2 G1 + P3P2 P1C1
:

Con un ejemplo de 4 bits

Los acarreos se propagan a travs del generador de acarreo por anticipado y se aplican como
entradas a la segunda puerta XOR. Los Cn se establecen en un tiempo menor mejorando el
retardo.

Restadores

Los restadores se realizan mediante sumadores aplicando los complementos a 2 y a 1


Ejemplos: (con 4 bits)
Complemento a 1:

Complemento a 2 = ca1 + 1

4 0100 ca11011
6 0110 ca11001

4 0100 ca21100
6 0110 ca21010

Mecnica para restar mediante sumas:

Resta en complemento a 2

A = B Re sultado correcto quitando el carry (positivo)


A B ca 2
A < B Resultado en ca2 (negativo)

Resta en complemento a 1

A B Re sultado correcto quitando el carry

A B ca1
sumando el carry a la suma anterior (positivo)
A <= B Resultado en ca1 (negativo)

Utilizando sumadores se pueden realizar restadores:


En complemento a 1
Restador nicamente

En complemento a 1
Restador / Sumador:

En complemento a 2
Restador / Sumador:

Suma en BCD

El sumador BCD est basado en la suma de 4 bits


El modo de operar consiste en que si la suma parcial sobrepasa el 9 al nmero obtenido hay
que sumarle 6

S > 9 S = S+6
El mayor resultado posible de la suma de dos nmeros bcd es:

Deteccin de s>9 (D)

Implementacin

D1 = S4 S3 + S4 S2
as que
D = S4 (S3 + S2 )+ C 4

Restador en BCD
Para restar en BCD los nmeros negativos se complementan a 9 en BCD

Complemento a 9 de un nmero a binario de cuatro bits (BCD) (a)

Implementacin en un bloque del c a 9 de (a) :

Ejemplo de utilizacin de la resta en BCD

Diagrama en bloques de un sumador / restador en BCD

Estructura del 4 MUX 2x1

Sumador /restador BCD de decenas y unidades

LGICA SECUENCIAL
Sistema secuencial:
realimentado.

Sistema digital que incluye elementos de memoria. Se trata de un sistema

Diagrama en bloques:

O1 Salida MEALY. Es funcin de la entrada en tiempo actual y del estado anterior z


O2 Salida MOORE. Es funcin nicamente del estado anterior z.
Tipos de sistemas: - ASNCRONOS Realimentacin en tiempo continuo.
- SNCRONOS Realimentacin en tiempo discreto (clock)
En general la estructura Moore necesita ms estados que Mealy.

Observaciones:
1.El sistema secuencial sncrono se consigue mediante el control de una seal llamada clock que
no es ms que un tren de pulsos con una frecuencia determinada.
2. Cmo se consiguen los elementos de memoria?
3.Mediante estructuras llamadas Bsculas
4.Las Bsculas son a su vez un sistema secuencial que pueden ser asncronas o sncronas.
5.Existen metodologas especficas para optimizar un sistema Mealy o bien un sistema Moore.
6.La estructura origen de todas las bsculas es la bscula S-R asncrona.
7.Inicialmente desarrollaremos el mtodo de diseo de un sistema secuencial asncrono cuyas
soluciones sern las propias bsculas. La bscula S-R asncrona necesita un procedimiento algo
diferente ya que se trata de la bscula origen. La desarrollaremos como si se tratase de un
problema comn de diseo de un sistema secuencial asncrono.

La bscula S-R como estructura bsica


La estructura que desarrollaremos es una bscula S-R asncrona (no hay clk)
Enunciado:
Sea un bloque funcional que representa un sistema secuencial asncrono (ssa) con dos entradas x1
y x2 con salida z.

Disear el sistema si debe cumplir:


Si x1 = 1 z = 1 y continua a 1 aunque x1 vuelva a 0. Sucesivas variaciones de x1 no cambian
el valor de z.
Si x2 = 1 z = 0 y continua a 0 aunque x2 vuelva a 0. Sucesivas variaciones de x2 no cambian
el valor de z.
x1 y x2 no pueden ser 1 a la vez.

Desarrollo del mtodo para disear este sistema:


1- Realizacin de la tabla de estados:

Imposicin de la siguiente restriccin:


En un sistema secuencial asncrono dos o ms estados no pueden cambiar en ms de un bit en
una transicin. Justificacin: es muy improbable que dos eventos en tiempo continuo sucedan
a la vez y an ms improbable un nmero mayor de eventos.

2- Reduccin (o simplificacin):
Consiste en encontrar los estados equivalentes. Una posible metodologa se describe en los
siguientes pasos:
1.Agrupacin por salidas iguales.
2.Asignamos a cada celda (estado) el grupo al cual pertenece.
3.Si todas las columnas de un grupo determinado tienen la misma asignacin la reduccin
mxima se ha conseguido.
4.Si no se cumple el punto anterior es necesario crear un nuevo grupo y reasignar los grupos
existentes hasta que el punto 3 se cumpla.

3- Creacin de la matriz (o tabla) reducida (o simplificada).

4- Diseo del circuito de realimentacin.

x + = x1 + x x 2
+

x = x1x x 2

5- Implementacin (con puertas bsicas)

x + = x1x x 2

Tabla de verdad:

SMBOLO FUNCIONAL: BSCULA S-R ASNCRONA

Otros ejemplos:
La bscula T asncrona
Sea un s.s.a. con una entreada (T) y una salida (S):
Funcionamiento:
La salida (s) cambia de estado nicamente cuando la entrada (T) cambia de nivel alto a bajo.

Tabla de estados

En la tabla anterior no es posible la simplificacin.

Flujograma Moore

Cuatro grupos (G1, G2, G3 ,G4) .

Matrices Auxiliares

Las matrices auxiliares son independientes de


las bsculas que se utilicen.

Solucionamos el sistema
con la nica bscula que
conocemos hasta ahora: S-R
asncrona

Esquema general del sistema que se est diseando:

y la salida?

El Sistema Combinacional

S = TQ1
Bscula 0 = 0
R 0 = TQ1
S1 = TQ 0
Bscula 1 =
R 1 = TQ 0

La salida

S = Q1

Tabla de verdad de la bscula T desarrollada:

La bscula estudiada suele


denominarse T inversa , mientras
que la T directa tiene la siguiente
tabla:

Bsculas (Biestables) sncronas


Bscula S-R sncrona (disparo por nivel):

Bscula S-R sncrona con entradas asncronas.

Disparo por flanco

flip flop Master - Slave

Flip-flop S-R Master - Slave por flanco de bajada

Otras Bsculas:
* Bscula D por nivel ( diseada mediante metodologa asncrona) . . . . . . . . . . . . . . . . . . . .
Enunciado:
Sea un sistema secuencial asncrono con dos entradas (D y C) y una salida (Sal),

cuyo funcionamiento debe ser:


Si C = 1 Sal =D
Si C = 0 Sal+ = Sal- , es decir, (Sal) guarda el ltimo valor.

Solucin:
a) Tabla de estados

b) Tabla reducida y codificacin:

c) Matrices auxiliares:

y utilizando la bscula SR

d) Circuito Combinacional: (basado en bscula S-R)

Finalmente el circuito quedara como:

que es una bscula D por nivel. Su tabla de verdad es:

* Bscula D por flanco de subida (mediante metodologa asncrona .)


(El enunciado)
Disear un sistema secuencial asncrono con dos entradas (D , C (Clock) ) y una salida (Sal) ,

cuyo funcionamiento es:

Si C = 0 1 (flanco subida) entonces Sal =D


En otra situacin Sal+ = Sal- , es decir, (Sal) guarda el ltimo
valor.

* Bscula J-K
Su diseo es similar al visto en otras bsculas.
Tabla de verdad

Estructura por flanco de bajada

SISTEMA SECUENCIAL SNCRONO


El clock no se tiene en cuenta en el proceso de diseo aunque exista.
Pueden variar a la vez dos o ms bits en las entradas.
Se tendr en cuenta dos estructuras de diseo: Mealy y Moore.
El clock en realidad es una entrada privilegiada que en un sistema secuencial asncrono es
una entrada ms mientras que en el sistema secuencial sncrono se sobreentiende que existe,
pero no se utiliza!

Ejemplo de diseo de un sistema secuencial sncrono detector mediante estructura


Mealy y Moore

*Disear un sistema secuencial sncrono (sss) con un entrada (x) y una salida (Sal) que
detecte la llegada de tres unos o ms consecutivos. Este detector de secuencia dar una
salida 1 en este caso y 0 en las dems circunstancias.

Se realizar primero un diseo Mealy y despus un diseo Moore.


Existe una entrada de clock aunque no explcitamente no se ponga.

Diseo Mealy:

Esta tabla no se puede simplificar.

Matrices auxiliares:

Sistema Combinacional

J0 = x

Y la salida:

J1 = xQ 0
K 0 = x = K1
K1 = x

Sal = xQ1

Circuito implementado

Diseo Moore

J 0 = xQ1
J1 = xQ 0
K 0 = x + Q1
K1= x

La salida
Implementacin

Sal = Q1Q 0

Ms ejemplos:
Disear un sistema secuencial sncrono con dos entradas y una salida que detecte la secuencia:

utilizando bsculas J-K.


Realizar estructura Mealy y Moore.
Diseo Mealy

Matrices auxiliares:

Sistema Combinacional (con bscula JK):

Salida:

J 0 = AB
K 0 = A + BQ1
J1 = ABQ 0
K1 = 1

Funciones:

Salida Sal = ABQ1

Implementacin:

Diseo Moore:

Matrices auxiliares

Sistema combinacional: (bscula JK)

J 0 = AB
K 0 = A + BQ1
J1 = ABQ 0
K1 = A + B + Q 0

Mirando directamente la tabla de estados la salida es:

Salida Sal = Q1Q 0

Implementacin:

CONTADORES
Los contadores sncronos generan una secuencia de combinaciones digitales.
Tipos:
-Serie (El clock slo se conecta a una bscula)
-Paralelo (El clock se conecta a todas las bsculas en paralelo)
Contadores serie:
Ejemplo de contador binario natural ascendente (up) realizado con bsculas JK que son las
ms utilizadas ya que simplifica mucho el circuito.

Contador descendente (down):

Configuracin UP/DOWN:

Dependiendo si la Sel es 0 o 1 lgico ser un contador de bajada o de subida.


El funcionamiento es inverso si utilizamos bsculas con flanco de subida
(todas las combinaciones):

Contadores paralelo:
Los contadores paralelos se caracterizan porque el clock est unido a todos las bsculas en
paralelo.
Ejemplo: Contador binario natural UP de dos bits cclico, es decir, cuenta 0 , 1 , 2 ,3 y vuelve a 0
clicamente.
Observacin: El sistema no tiene entradas , as que
para utilizar el mtodo de s.s.s. inventamos una
entrada constante x que se simplificar y
desaparecer.

Matrices auxiliares:

y con bscula JK

Sistema combinacional:

J0 = K0 = 1
J1 = K 1 = Q 0
La salida es directamente Q1 y Q0 ya que
en la codificacin de estados se fuerza esta
circunstancia.

Implementacin:

Observaciones:
El clock est en paralelo en todos las bsculas.
No importa utilizar flanco de bajada o de subida, pero todas igual.
La entrada x=0 ya no existe (en realidad slo es para aplicar el mtodo).

Otro ejemplo:
Contador binario natural UP / DOWN cclico con una entrada x para elegir si UP (x=0) o DOWN
(x=1).
Flujograma y tabla de estados:

Matrices auxiliares:

con:

Sistema combinacional:

J0 = K0 = 1
J1 = K1 = xQ 0 + xQ 0

La salida es directamente Q1 y Q0

Implementacin:

Disear un contador UP cclico que genere la secuencia 2,4,1 (con JK)

Funciones lgicas y salidas:

J '0 = Q1

Q 2 = Q1'

K '0 = 1

Q1 = Q '0

J1' = Q 0

Q 0 = Q1Q 0

K1' = 1
Implementacin:

'

'

REGISTROS DE DESPLAZAMIENTO
Desplazan informacin a travs de las bsculas que componen el circuito.
Aplicaciones:

-Registros en microprocesadores, microcontroladores ,etc actuando como


acumuladores de informacin que permiten: Desplazamiento de bits y
rotacin.

Estructura general bsica:

Ejemplo con bsculas S-R (flanco subida)


Utilizando la siguiente estructura con bscula D:

Registro de desplazamiento con carga paralelo:

Adems del desplazamiento podemos conseguir rotacin de bits.

Ejemplo de rotacin: (derecha)