MEDIA VIDEO DISEO

www.mvdfpga.com

Algebrabooleana
Funcioneslgicas

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Algebrabooleana

MEDIA VIDEO DISEO

www.mvdfpga.com

Secaracterizaporelhechodequelasvariablesdebasetienen
tansolo2valoresposibles: TRUE o FALSE
Lasvariablesbooleanassonvaloresbinarios
Unaspocasfuncionesdebasepermitenhacerfunciones
lgicassobrelosoperandosbooleanos(binarios)

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Operadoresbsicos

MEDIA VIDEO DISEO

www.mvdfpga.com

Losoperadoresmasbsicosoperansobreunaodosvariables
FuncinNOT:Negacindevalor.Elresultadoes:
FALSEsieloperandotieneelvalorTRUE
TRUEsieloperandotieneelvalorFALSE

FuncinAND:
ElresultadoesTRUEcuandolos2operandostienenelvalorTRUE
Esfalsecuandocualquieradelos2operandostieneelvalorFALSE

FuncinOR:
ElresultadoesTRUEcuandocualquieradelos2operandostieneelvalorTRUE
FALSEcuandolos2operandostienenelvalorFALSE

FuncinXOR(ORexclusivo):
ElresultadoesTRUEcuandoexclusivamenteunsolooperandotieneelvalorTRUE
FALSEcuandolos2operandostenganelmismovalor(TRUEoFALSE

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Ecuacionesbooleanas

MEDIA VIDEO DISEO

www.mvdfpga.com

Parapermitirlaescrituradefuncionesbooleanasenformadetexto,
sehanasignadosmbolosespecficosacadaunodelosoperadores:
FuncinNOT:smbolo/ Ejemplo:S=/A
FuncinAND: smbolo* Ejemplo:S=A*B
FuncinOR: smbolo+ Ejemplo:S=A+B
+ B
+ Ejemplo:S=A+
FuncinXOR:smbolo+

Otrasnotacionesestnusadasporlenguajesexistentespoco
usadosenlaactualidad.Puedenusarlossmbolos~ (NOT), .
(AND),@(XOR)

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Ecuacioneslgicas

MEDIA VIDEO DISEO

www.mvdfpga.com

Coneldesarrollodelaelectrnicadigital,hanaparecido
lenguajesdedescripcindehardware,conocidoscomoHDL
(HardwareDescriptionLanguage)
Loslenguajesdedescripcinhardwaremasusadosenla
actualidadsonVHDL yVerilog
Estoslenguajesadoptarondistintasformasdenotacionespara
definirestasoperacioneslgicas
FuncinNOT:smbolo! enVerilog,palabraclaveNOT enVHDL
FuncinAND: smbolo& enVerilog,palabraclaveANDenVHDL
FuncinOR: smbolo| enVerilog,palabraclaveORenVHDL

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Representacingraficade MEDIA VIDEO DISEO

funcioneslgicas

www.mvdfpga.com

Parapoderrepresentarfuncioneslgicasenformadegrafico
(esquemtico),sehanasignadosmbolosgrficos
NOT
AND
OR
XOR

Estasfuncionespuedenproduciruncambioinstantneoensu
salida,despusdeuncambioenlasentradas.Sonfunciones
combinacionales
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Otrasfunciones
lgicassencillas

MEDIA VIDEO DISEO

www.mvdfpga.com

Parafacilitarladescripcindefuncioneslgicas,sehan
determinadootrasfuncionesquesoncombinacionesdelas
funcionesyadescritas.
NAND
NOR
XNOR

Estasfuncionesseobtieneninvirtiendolasalidadelas
funcionesdeorigenquesonAND,OReXORrespectivamente.
Sontambinfuncionescombinacionales
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Funcionesbsicas
ytablasdeverdad

MEDIA VIDEO DISEO

www.mvdfpga.com

Latabladeverdadesunatabladecorrespondenciaentrelas
entradasylasalidadecadafuncin
AND

NOT

OR

XOR

Entrada

Salida

NAND

Algebrabooleanayfuncioneslgicas

NOR

XNOR

Reproduccinprohibida

Funcionesbasicas
conmasentradas

MEDIA VIDEO DISEO

www.mvdfpga.com

Losoperadoreslogicos puedentenermasde2entradas

ANDde5entradasNANDde5entradas

ORde5entradas

NORde5entradas

XORde5entradasXNORde5entradas
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Funcionesbsicas
derivadas

MEDIA VIDEO DISEO

www.mvdfpga.com

Losoperadoreslgicospuedentenerentradasinvertidas

a*b*/c*/d*/e/(a*b*/c*/d*/e)

a+b+c+d+/e/(a+b+/c+/d+/e)

a+b+c+/d+/e/(a+b+/c+/d+/e)
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Elementoslgicosadicionales
usadosenelectrnica

MEDIA VIDEO DISEO

www.mvdfpga.com

Enelectrnicasepuedennecesitarelementosadicionales
Buffer:nocumpleningunafuncinlgica,peropuedeserrequerido
paradistribucineficientedeseales(tpicamenterelojes)
s
a
s=a
BufferconcontrolTriState:usadoparacrearbusesbidireccionales
t
s<=awhent=0elseZ; (sintaxisVHDL)
a

BufferconsalidaOPENCOLLECTORoOPENDRAIN:permitela
generacindenivelesactivosa0,elnivelaltosiendonicamente
pasivo(resistenciadepullup.Usadoenciertosprotocolosde
comunicacin(I2C)yfuncionesANDcableadas(enarquitecturas vcc
antiguas)
t
s
s<=0whena=0elseZ; (sintaxisVHDL)
a
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Equivalenciade
funciones

MEDIA VIDEO DISEO

www.mvdfpga.com

LafuncinaORbpuedeserdescritaenformaequivalente
delasiguienteforma:
a+b=/a*/b
a

LafuncinaXORbpuedeserdescritaenformaequivalente
delasiguienteforma:
+ b=(a*/b)+(/a*b)
a+
a
s
b
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Equivalenciadefunciones
yherramientasdesntesis

MEDIA VIDEO DISEO

www.mvdfpga.com

20o30aosatrs,losingenierosdebanmanejarmuybienla
simplificacindeecuacionesbooleanasparaaprovecharla
tecnologadisponible.
Losdiseosdigitalesusabancircuitosdiscretos(detipoTTLpor
ejemplo),ylasimplificacinotransformacindelasecuaciones
eraunfactorimportantedeoptimizacin
Lasherramientasmodernasdesntesisevitanqueelusuariose
veaobligadoengastartiempoenestasoptimizacionesdebajo
nivel,lascualesestnaseguradasporlasherramientasde
sntesis
EnparticularenelcasodelasFPGAsdeXilinx,lasfunciones
combinacionales estnimplementadasapartirdelookup
tables (LUTs)
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

MEDIA VIDEO DISEO

Otrasfuncioneslgicas

www.mvdfpga.com

A(7)
B(7)

Comparador

A(6)
B(6)

S=(A=B)

A(5)
B(5)

A=B

A(4)
B(4)

A(7:0)

A(3)
B(3)

B(7:0)

S
(A=B)

Simbolo
multiplexor

A(2)
B(2)
A(1)
B(1)
A(0)
B(0)

Esquematico

Multiplexor

s=(/sel *a)+(sel *b)

sel
b

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

b
sel

Simbolo
multiplexor

Nocindelatch transparente

MEDIA VIDEO DISEO

www.mvdfpga.com

Eldatobsepropagahacialasalidacuandolasealgateesta
alnivel1.Siestasealpasaa0,lasalidaserealimentay
mantieneelvalordelasalida(funcindememorizacin)
Lasalidatansolopuedecambiardevalorcuandogate=1
0

gate
b
esquemtico

d q
s

b 1
gate
diagramaequivalente

Entradad
Gateg
Salidaq
transparentemmorisationtransparentemmorisation

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

g
Smbolodelatch
transparente

Loslatchestransparentessecomportan
comoelementosdememoriamientras
lasealdecontrol(gate)semantieneal
nivelbajo

Nocindelatchtransparente

MEDIA VIDEO DISEO

www.mvdfpga.com

ConlatecnologaTTL,elusodeloslatchestransparentesera
frecuente(ex:74373)
Enestatecnologaloslatchesrepresentabanunareduccinde
coste sisecomparaconelusodeFlipFlopsdetipoD
Conlosprocesosdefabricacindecircuitoselectrnicos,seha
generalizadoelusodeFlipFlopsdetipoD,loscuales
representanconsiderablesventajasparaeldiseodesistemas
digitales
Enlosdiseosmodernos particularmentediseosdeFPGA,el
usodelatchestransparentesesprcticamenteproscrito
(aunqueposible)

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

NocinderegistrooFlipFlop

MEDIA VIDEO DISEO

www.mvdfpga.com

Conlasevolucionesdeprocesodefabricacindecircuitos
electrnicoslosFlipFlopdetipoDofrecenperspectivasmuy
atractivas.Lasarquitecturasdecircuitosprogramablesofrecen
unacantidadimportantedeFlipFlops
latches
transparentes
D

Q_int
d q
d q
g

CLK
Flancos desubida deCLK
EntradaD
ClockCLK
Q_int

transparentememorizacintransparentememorizacin transparentememorizacin

SalidaQ
memorizacintransparentememorizacintransparentememorizacin transparente

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

D Q
CLK
Smboloderegistro
(FlipFlopdetipoD)
LosFlipFlopsdetipoDtambin
llamadosregistrossampleaneldato
deentradaenelflancodesubidadel
reloj,ylomemorizanhastael
prximoflancodesubida

FlipFlops detipoD
Laclaveparadiseossincronos

MEDIA VIDEO DISEO

www.mvdfpga.com

LosFlipFlopsdetipoDpuedencambiarelvalordesusalida
nicamentedurantelastransicionesactivasdelreloj
(tpicamenteflancosdesubida),ymantienensusalidaestable
entrelosflancosactivos
SitodoslosFlipFlopsdeunmismodiseovenlosflancos
activosderelojalmismotiempo,trabajanenformasncrona.
Sehabladeundiseosncrono
Losdiseossncronosrepresentanmuchasventajaspara
fiabilidadypredictibilidad portalqueelrelojesteenunrango
defrecuenciaaceptableparalatecnologausada,ysea
distribuidodeformaapropiadahaciatodoslosFlipFlops
Masdetallesacontinuacin
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

MEDIA VIDEO DISEO

FlipFlop detipoDcon
sety/oreset sincronos
RESET
D

D Q

CLK

CLK

D Q

CLK

CLK

D Q

CLK

CLK

SET
D
RST

D Q

CLK

CLK

FlipFlop detipoDcon
setyreset sincronos
(reset prioritario)

FlipFlop detipoDcon
setyreset sincronos
(setprioritario)

Algebrabooleanayfuncioneslgicas

SET
D

FlipFlop detipoDcon
setsincrono

FlipFlop detipoDcon
reset sincrono

RST
D
SET

www.mvdfpga.com

Reproduccinprohibida

FlipFlop detipoDcon
habilitacion deciclosdereloj

MEDIA VIDEO DISEO

www.mvdfpga.com

LosFlipFlops puedenusarunasealdecontrolparahabilitar
odeshabilitarlosflancosdereloj
D

0
1

D Q

CLOCKENABLE
CLK

CLK

FlipFlop detipoDcon
clock enable

EnlasFPGAXilinx,
todoslosFlipFlop
disponendeclock
enable asi comode
set/reset sincronos

Lasealdeclock enable puedesercombinadaconcomandos

SETy/oRESET

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

MEDIA VIDEO DISEO

OtrostiposdeFlipFlop
derivados
FlipFlop detipoT:

www.mvdfpga.com

Qnext <=(T*/Q)OR(/T*Q)
1
0

Q
CLK

D Q
CLK

Lasalida Qesta realimentada hacia

laentrada Dmediante uninversos.
Acada flanco desubida del reloj,
lasalida Qcambia devalor

FlipFlop detipoJK:
J
K
CLK

D Q
CLK

Qnext <=(J*/Q)+(/K*Q)

CLK

Qnext

hold

/Q

Nota:estostiposdeFlipFlops notienenmucharelevancia
paralosdiseosdelgicaprogramable
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Electrnicadigitalmoderna

MEDIA VIDEO DISEO

www.mvdfpga.com

Enelectrnicadigital,losvaloresTRUEyFALSEseconvierten
enniveleslgicos:Nivel1paraTRUE,ynivel0paraFALSE
Losnivelesdetensinsedefinendeacuerdoaestndares
elctricos.Porejemplo:
ParacircuitosdigitalesdetipoTTLalimentadosen5v:
Nivel0<0,8v
Nivel1>2.4v

Conlasevolucionestecnolgicas,hanaparecidovarias
arquitecturasdecircuitosdigitalesprogramablesporelusuario
PALs yCPLDs:circuitosbasadosengruposdepuertasconconectividad
programable
FPGAs:circuitosbasadosenlaemulacindepuertasapartirdetablas
deverdad(LUTs)configurables

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Electrnicadigitalmoderna

MEDIA VIDEO DISEO

www.mvdfpga.com

Losfabricantesdecircuitosdelgicaprogramableusan
herramientasdesntesis,lascualespermitendeterminarla
formamasapropiadaparapoderimplementardichas
funciones
Enparalelo,loslenguajesHDLmodernossimplificanla
descripcindefuncionalidad.
LoslenguajesHDL(VHDLyVerilog)permitendescribiruna
funcionalidadhardwaresinqueelusuariotengaque
preocuparsedelaimplementacinaniveldecompuertas
Ejemplos:
S<=A+B; SintaxisVHDLparaunsumador
S<=A B; Paraunrestador

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Circuitosprogramables(1)

MEDIA VIDEO DISEO

www.mvdfpga.com

LosPALs:Alfinaldelosaos70,laempresaMMIcreocircuitos
delgicaprogramable,llamadosPAL(ProgrammableArrayLogic)
Permitareducirelnumerodecircuitosdiscretos,permitiendo
implementarfuncionescombinacionalesy/oregistradas
nonecesariamentedisponiblesencircuitosdiscretos
LosPALseranprogramables(OTP)medianteunprogramadorespecifico
(tecnologaantifusiblesparaestablecerloscontactosdeseados)
Limitaciones:capacidadlgicalimitada,consumorelativamentealtoe
imposibilidaddereprogramacin
Lenguajedeprogramacindebajonivel
Noobstante,eraunprogresomuysignificativoparaeldiseodetarjetas
deelectrnicadigital

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

ArquitecturadelosPALs

MEDIA VIDEO DISEO

www.mvdfpga.com

ElPALestaformadodeunciertonumerodebloquesdelgica
llamadosmacrocell
CadamacrocellllevaenparticularunamatrizdepuertasAND
cableados,seguidosporunapuertaOR(conosininversor)
Lassalidas(entre4y10)puedenserregistradasycon
controltristate
Macro-cell
D

Matrices
and/or

{
Salida combinacinal
o
con registro

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Circuitosprogramables(2)

MEDIA VIDEO DISEO

www.mvdfpga.com

LosCPLDs:Hacialosmediadosdelosaos80,aparecieronlos
circuitosCPLDs
ArquitecturasimilaraladelosPALs,perodensidadmaselevada,consumo
reducido(comparandoconlosPALs),yreprogramabilidad
LosCPLDs usanunatecnologadeprogramacinbasadaenceldas
EEPROM,remplazadaenlos90porunatecnologaFLASH
LosCPLDs masdensostienenhasta1024macrocells
LosfabricantesdeCPLDscrearonsupropiolenguajedeprogramacin(no,
estndar)parafacilitarladescripcindelasfuncionesaimplementar
Limitaciones:capacidadlgicalimitada(aunquesuperioraladelosPALs),
yconsumorelativamentealto

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Circuitosprogramables(3)

MEDIA VIDEO DISEO

www.mvdfpga.com

LoscircuitosdetipoFPGA:Hacialosmediadosdelosaos80,
XilinxinventolatecnologaFPGA
EnlatecnologaFPGA,lasfuncionescombinacionales estan
implementadasenbasealusodeLookupTables (LUTs).CadaLUTpuede
comunicarconlaentradaDdeunFlipFlop detipoD(concontrolesSET,
RESETyCLOCK_ENABLE)
Bloquesdedicadosdeentrada/salidaconFlipFlops opcionales,ycontrol
tristate (ensalida)permitencomunicarconelexteriordelaFPGA
Unosrecursosderutadopermitenestablecerelcontactoentrelos
elementosdelgica
LaconfiguracindelaFPGAsehaceescribiendoenunaSRAMinterna
(reprogramacinsinlimites)

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

ArquitecturadelasFPGAs

MEDIA VIDEO DISEO

www.mvdfpga.com

ElconceptodeFPGApermiteimplementarfunciones
combinacionales sinnecesidaddeusarcompuertaslgicas,
permitiendounaemulacinporLUTdefuncionesdemasalto
nivel.
CadaLUTesunamemoriaSRAM configuradaparaemularla
funcincombinacional deseada
Implementa cualquier
funcinde4entradas
A
B
C
D

LUT(16bits)

DQ
CE

CE
CLK

CLKSET/RST

SET/RST

Diagrama simplificado deuna logic cell

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Salida combinacional
(hacia recursos derutado)
Salida registrada

ArquitecturadelasFPGAs

MEDIA VIDEO DISEO

www.mvdfpga.com

EnlasFPGAdeXilinxSpartan3,laslogic cells estan agrupadas

dospordosenunaestructurallamadaslice
Elslice disponedeelementosadicionalesquepermiten
aumentarlasposibilidadeslgicas
LaFPGAensimismadisponedeotroselementosprogramables

Bloquesdeentrada/salida
Dispositivosdegestinydistribucinderelojes
BloquesdeRAM
Otroselementosrelacionadosconeltratamientodigitaldeseal

Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Introduccion al
diseosincrono (1)

MEDIA VIDEO DISEO

www.mvdfpga.com

CriteriosderelojparafuncionamientofiabledelosFlipFlops:
PERIOD
Twh

Twl

Tfall

Trise

Losfabricantesdecircuitoselectrnicosespecificanelrangode
funcionamiento.ParalosFlipFlops:
Periodomnimo(frecuenciamxima)
Tiemposmnimosalnivelalto(Twh)yalnivelbajo(Twl)
Tiempodesubida(Trise)ytiempodebajada(Tfall)

Cadarelojdebeimperativamenterespetartodosestoscriterios
(imponeusarosciladoresdecuarzoogeneradoresdedicadosdereloj)
Algebrabooleanayfuncioneslgicas

Reproduccinprohibida

Introduccion al
diseosincrono (2)

MEDIA VIDEO DISEO

www.mvdfpga.com

Otroscriteriosdetiming parafuncionamientofiabledelosFlip
Flops :
Dont care

Dato estable
enentrada D

Clock toout
(Tco)

Algebrabooleanayfuncioneslgicas

Tiempo
desetup
(Tsu)

Tco

Reproduccinprohibida

Dont care

Tiempo
dehold
(Th)

Tco