Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Estructura del
Sistema Informático
Segunda Parte
CONTROLADOR
CPU OTROS PERIF.
E-S
interrupciones
BUS DE SISTEMA
MEMORIA
RAM
EJEMPLO salir siguiente
PROCESO INICIAL
MEMORIA MEMORIA
ROM RAM
ESPERA A QUE
CARGAR EN MEMORIA RAM OCURRA ALGÚN
SISTEMA OPERATIVO SUCESO
anterior siguiente
INTERRUPCIONES – LLAMADAS AL SISTEMA
SUCESOS:
POR
HARDWARE:
MEMORIA RAM
PROGRAMA DE interrupciones.
APLICACIÓN
CPU
POR
SISTEMA SOFTWARE:
OPERATIVO Llamadas al
sistema o
BUS DE SISTEMA
trampas
Preserva
estado CPU;
Atiende el
suceso DISP. E/S
anterior salir
PROCESAMIENTO DE EVENTOS
anterior siguiente
LLAMADAS AL SISTEMA
anterior DEFINICION
PROCESO DE INTERRUPCIONES
MEMORIA RAM
TABLA DE
DISPOSITIVOS
SISTEMA
CPU
VECTOR DE OPERATIVO
INTERRUPCIONES
CONTROLADOR
DISP. E/S 1
BUS DE SISTEMA
CONTROLADOR
DISP. E/S 1
DISP. E/S
DISP. E/S
2
1
anterior salir
PROCESAMIENTO DE LA
INTERRUPCIÓN
VOLVER siguiente
OPCIONES DE MANEJO
INTERRUPCIÓN E/S
anterior VOLVER
VECTOR DE INTERRUPCIONES
Tabla de punteros a rutinas de interrupciones, almacenada en las primeras
direcciones de la Memoria Ram (memoria baja).
DISP.
3
VOLVER
TABLA DE DISPOSITIVOS
Tabla almacenada en Memoria Ram que indica el estado para cada diapositivo del
sistema informático. Cada entrada indica TIPO DISP, DIRECCIÓN Y ESTADO
(apagado, ocioso, ocupado)
VOLVER
CONTROLADOR DE DISPOSITIVOS
DEFINICIÓN
Prog. de sistema que permite al S.O. controlar los
periféricos
CARACTERÍSTICAS:
Cada periférico tiene su propio controlador.
Cada controlador tiene su buffer local.
Cada controlador tiene registros en los que va
almacenando datos a procesar, estado del dispositivo,
etc.
VOLVER
EJEMPLO DE ARQUITECTURA
VOLVER
ACCESO DIRECTO A MEMORIA (DMA)
El DMA se utiliza
para los periféricos
de alta velocidad.
(INTERRUPCIÓN CPU
POR CADA BYTE)
El controlador del
dispositivo transfiere
MEMORIA un bloque completo
RAM de datos
directamente de su
propio buffer a la
CONTROLADOR
PERIFÉRICO DE E/S memoria (y
E/S viceversa) sin
necesidad de
BUFFER DMA
CONTROLADOR intervención de la
(INTERRUPCIÓN CPU.
POR CADA
BLOQUE)
VOLVER siguiente
E/S MAPEADA EN MEMORIA
CONTROLADOR MEMORIA RAM
DISPOS. 1
DISPOS. BUFFER
1 CONTROLADOR
DISPOS. 1 CPU
DATO DATO
SISTEMA
OPERATIVO
CONTROLADOR
DISPOS. 1
CPU
REGISTROS Proceso de
DISPOSITIVO 1 Escrutinio
DISPOS. permanente
DATO
1
p
a
BIT DE ESTADO
CONTROLADOR
DISPOS. 1
CPU
REGISTROS Tratamiento de
DISPOSITIVO 1 Interrupciones
DISPOS. Deriva S.O.
DATO
1
anterior VOLVER
LLAMADA AL SISTEMA
VOLVER