Concentrado Dispositivos electrnicos unidad 2

2.1.1 compuertas NOT, OR y AND

Una puerta lgica, o compuerta lgica, es un dispositivo electrnico con una
funcin booleana. Suman, multiplican, niegan o afirman, incluyen o excluyen
segn sus propiedades lgicas. Se pueden aplicar a tecnologa electrnica,
elctrica, mecnica, hidrulica y neumtica. Son circuitos de conmutacin
integrados en un chip.
Compuerta NOT (inversora):
La salida Q es verdadera cuando la entrada A es NO verdadera (falsa), es decir
la salida es la inversa de la entrada, su nmero es el 7404:
Q = NOT A = A

Compuerta AND:
La salida Q es verdadera si la entrada A Y (AND) la entrada B son ambas
verdaderas, puede tener dos o ms entradas la salida es verdadera si todas sus
entradas lo son, su nmero es 7408 y 4081 en cmos:
Q = A AND B = A. B

Puerta OR:
La salida Q es verdadera si la entrada A O (OR) la entrada B (o ambas
entradas) son verdaderas, Una puerta OR puede tener dos o ms entradas, su
salida es verdadera si al menos una de sus entradas es verdadera sus nmeros
son 7432 o 4071 en cmos: :
Q = A OR B = A + B

Compuerta exclusive OR:

La salida Q es verdadera si la entrada A es verdadera O (OR) la entrada B es
verdadera, pero no lo es cuando ambas entradas son verdaderas, La salida Q
es verdadera si las entradas A y B son DIFERENTES. Las puertas EX_OR solo
pueden tener dos entradas, sus nmeros son 7486 y 4030 cmos:
Q = (A AND NOT B) OR (B AND NOT A) = A. B + A. B

2.1.2 compuerta NON NAN XOR

Compuerta NOR
La puerta NOR o compuerta NOR es una puerta lgica digital que implementa
la disyuncin lgica negada se puede implementar con la concatenacin de
una compuerta OR con una compuerta NOT, como se muestra en la siguiente
figura, Se ha conectado un inversor a la salida de una puerta OR.

Compuerta NAND

La compuerta NAND responde a la inversin del producto lgico de sus

entradas, en su representacin simblica, se reemplaza la compuerta NOT por
un crculo sobre su salida.
Con una compuerta NAND se puede
obtener el comportamiento de una
compuerta NOT o "NO".
Aunque la compuerta NAND parece ser la
combinacin de 2 compuertas (1 AND y 1
NOT), sta es ms comn que la
compuerta AND a la hora de hacer
diseos.
Sus nmeros en TTL son 7400: QUAD 2-Input NAND
7410: 3-input Triple puerta NAND
7420: 4-input dual NAND
7430: Mono 8-input NAND
CMOS

4011: Quid 2-input

NAND

4023: 3-input Triple

NAND

puerta

4012: 4-input dual

NAND

4068: Mono 8-input NAND

Compuerta XOR
La puerta XOR, compuerta XOR u OR exclusiva es una puerta lgica digital, en
la cual, cuando todas sus entradas son distintas entre s para dos entradas A y
B, o cuando el nmero de 1 (unos) da una cantidad impar para el caso de tres o
ms entradas, su salida est en 1

Expresiones Booleanas
fSe denomina lgebra de Boole si se
cumplen los siguientes axiomas para
cualesquiera elementos a, b, c del
conjunto B.

Las operaciones + y *, se denominan suma y producto.

La operacin

El elemento 0 se denomina elemento cero.

El elemento 1 se denomina elemento unidad.

Por convencin, omitimos el smbolo *, usndose de este modo:

Establecemos que + es ms fuerte que * y * es ms fuerte que ;

Ejemplo:

se denomina complemento de a.

Circuitos lgicos
Los circuitos lgicos se forman combinando compuertas lgicas. La salida de un
circuito lgico se obtiene combinando las tablas correspondientes a sus
compuertas componentes, Las tablas correspondientes a las compuertas OR,
AND y NOT son idnticas a las tablas de verdad de la disyuncin, la conjuncin
y la negacin en la lgica de enunciados, donde V y F han sido cambiados por
0 y 1. En esta situacin se adopta el lgebra de Boole.
1) Omitimos el smbolo *, usndose en su lugar la yuxtaposicin de
variables.
2) Establecemos que + es ms fuerte que * y * es ms fuerte que .
Puesto que tanto el lgebra de Boole es la estructura algebraica tanto de los
circuitos como de la lgica de enunciados, la salida de un circuito lgico
tambin puede expresarse en el lenguaje de la lgica de enunciados. Se
recomienda concentrarse en la forma mnima de las expresiones booleanas
que estn en forma de suma de productos. Si E es una expresin booleana en

forma de suma de productos,

E L denota el nmero de literales en E

(contados con sus repeticiones) y

ES

denota el nmero de sumandos en E.

Definicin: Una expresin booleana E est en forma mnima de suma de

productos si est en forma de suma de productos y no hay ninguna otra
expresin equivalente en forma de suma de productos que sea ms simple que
E.
2.2.2Miniterminos y maxi trminos.
Se llama mini trmino al producto de todas las variables de entrada o su
negado. Para encontrar los mini trminos se necesita tener una tabla de verdad
como la siguiente, o por lo menos la salida (S).
Un mintrmino es un trmino producto que es 1
exactamente en una lnea de la tabla de Verdad. La
frmula compuesta por todos los mintrminos ser
idnticamente Cada frmula de conmutacin
puede expresarse como suma de mintrminos. Y
esa frmula es nica. NOTACIN: Un mintrmino se
designa por "mi" siendo i el nmero decimal
correspondiente de la tabla de verdad. Para el
producto, el 0 se asocia a la variable
complementada y el 1 a la variable sin
complementar.
Teniendo las salidas se utilizan nicamente las
salidas verdaderas (1) y viendo el nmero de
trminos que son (en este caso 3, A, B, C) y cuando
en la combinacin es falsa (0) se cambia a verdadera (1), un ejemplo
para cuando las variables son falsas(0) seria ABC = A'B'C' en este caso
se cambiaron todas las combinaciones que haba ya que todas eran
falsas se convierten a verdaderas para ello se tienen que negar y cuando
todas las entradas o una es verdadera no se niega la variable y se queda
como esta.
Despus de haber obtenido cada uno de los Minitrminos se unen en
forma de suma y por lo consiguiente quedaran de las siguientes formas
los Minitrminos:
S = A'B'C' + A'BC + ABC' + ABC
MaxiTerminos
Se le llama maxitermino a la suma de todas las variables de entrada o su
negado. Para encontrar los maxiterminos al igual que los miniterminos se
necesita tener una tabla de verdad como la siguiente, o por lo menos la salida
(S). A diferencia que los miniterminos en los maxiterminos utilizamos las salida
falsas (0) y en caso que una de las variables sea verdadera (1) se tiene que
cambiar falsa (0) y para eso se niega la variable un ejemplo seria cuando A =

0, B = 0, C = 1, A+B+C, en este caso hay una variable verdadera la cual se

tiene que cambiar a falsa (0) y quedara A = 0, B = 0, C' = 0, A+B+C', esta
seria la forma en que se obtiene cada uno de los maxiterminos. Un
maxitrmino es un trmino suma que es 0 exactamente en una lnea de la
tabla de verdad. La frmula compuesta por todos los maxitrminos ser
idnticamente 0. Cada frmula puede expresarse como producto de
maxitrmino. Y es nica.
NOTACIN: Un maxitrmino se designa por Mi siendo i el nmero decimal
correspondiente de la tabla de verdad. En la suma, el 1 se asocia a la variable
complementada y el 0 a la variable sin complementar.
2.2.3.1 Teorema y postulados del algebra de boole
Es una estructura algebraica que esquematiza las operaciones lgicas Y, O , NO
y SI (AND, OR, NOT, IF), as como el conjunto de operaciones
unin, interseccin y complemento y permite prescindir de la intuicin y
simplificar deductivamente afirmaciones lgicas que son todava ms

complejos.

1) Propiedad de cierre: Para un conjunto s se dice que es cerrado

para un operador binario si para cada elemento de S el operador
binario especifica una regla para obtener un elemento nico de S.
Para el conjunto N = {1,2,3,4,} es cerrado con respecto al
operador binario (+) por las reglas de la adicin aritmtica, ya que
para que cualquier elemento a,b pertenecientes a N por la
operacin a + b = c el conjunto de los nmeros naturales no esta
cerrado con respecto al operador binario (-) por la regla de la resta
aritmtica, debido a que 2-3 = -1 y 2,3 pertenecen a N pero -1 no
pertenece a N.
2) Ley asosciativa: El operador binario (*) es un conjunto S es
asociativo siempre que
x*y*z = x*(y*z) para toda x, y pertenecientes a S.
3) Ley conmutativa: Un operador binario (*) para un conjunto S es
conmutativo siempre que:
x*y = y*x para toda x,y pertenecientes a S.
4) Elemento de identidad: El conjunto S tendr un elemento
identidad multiplicativo identidad (*) en S si existe un e
perteneciente a S con la propiedad e*x = x*e =e para cada x
pertenecientes a S.
5) Inversa: El conjunto S tiene un elemento identidad (e) con respecto al
operador (*) siempre que para cada x perteneciente a S exista un
elemento y perteneciente a S tal que x*y=e.
6) Ley distributiva: Si el operador (*) y el operador (.), son operadores
binarios de S, (*) se dice que es distributivo sobre (.).
Siempre que:

x*(y . z) = (x*y) . (x*z)

- El operador binario (+) define la adicin.
- Identidad aditiva es el cero.
- La inversa aditiva define la sustraccin.
- El operador binario (.) define la multiplicacin.
- Identidad multiplicativa es 1.
- Inversa multiplicativa de A es igual a 1/A define la divisin esto es A *
1/A = 1
- La nica ley distributiva aplicable es la de operador (.) sobre el
operador +
(.) sobre (+) a(b+c)=(a.b) +(a.c)
Postulados de Huntington.
1. a) Cierre con respecto al operador (+)
b) Cierre con respecto al operador (.)
2. a) Un elemento identidad con respecto al operador (+), designado por el
cero x+0 =0+x=x
b) Un elemento identidad con respecto al operador (.) designado por el uno
x*1=1*x=x
3. a) Conmutativo con respecto al operador (+) : x+y = y+x
b) Conmutativo con respecto al operador (.) : x*y =y*x
4. a) El operador (.) es distributivo sobre el operador (+) : x.(y+z) = (x.y) +
(y.z)
b) El operador (+) es distributivo sobre el operador (.) : x+(x.z) = (x+y) . (x+z)
5. Para cada elemento de x pertenencia a B existe un elemento x
complemento perteneciente a B denominado complemento de x tal que:
a) x+x = 1
b) x = 0
6. Existen cuando menos dos elementos x,y pertenecientes a B tal que x
diferente de y. Por lo tanto tenemos que el lgebra de Boole difiere de la
aritmtica y del lgebra ordinaria en la sig:
a) Los postulados Huntington: no incluyen al ley asociativa, no obstante esta
ley es valida para el lgebra booleana (para ambos operadores)
b) La ley distributiva del operador (+) sobre el operador (.) esto es: x+(y.z) =
(x+y).(x+z), la cual es valida para el lgebra de boole pero no para el lgebra
ordinaria.
c) El lgebra booleana no tiene inversa aditiva a multiplicativa, por lo tanto no
hay operaciones de sustracciones o divisin.
d) El postulado 5 define un operador llamado completo que no se encuentra en
el lgebra ordinaria.
e) En el algebra de Boole se define un conjunto B de dos elementos (0 y 1) y el
lgebra ordinaria trata con el conjunto de los nmeros reales.

Postulado 2
b) x. 1 = x
Postulado 5
=0
Teorema 1
b) x. x = x
Teorema 2
b) x. 0 = 0
Teorema 3 involucin
Teorema 3 conmutativo

a) x + 0 = x
a) x + x = 1

b) x. x

a) x + x = x
a) x + 1 = 1
(x) = x
a) x + y = y + x

b) xy

2.2.3.2 Mapas de Karaugh

Los diferentes mtodos para simplificar las funciones booleanas, se pueden
resumir en:

Mtodo algebraico

Mtodos numricos, como el mtodo de McCluskey

Mtodo grafico de Karnaugh

METODO ALGEBRAICO:
La simplificacin matemtica no es nada sistemtica y por lo tanto, depender
de la habilidad del diseador, adems el proceso se dificulta Para funciones con
ms de tres variables, no siendo posible asegurar que el resultado obtenido sea
una expresin irreducible.
METODO DE TABULACION Mc- CLUSKEY
Se utiliza para simplificar funciones que tienen 5 o ms de 5 variables, adems
es susceptible de ser tratado como ordenador
MAPAS DE KARNAUGH
Es uno de los mtodos ms fciles para simplificar funciones, pudiendo
emplear hasta incluso con seis variables.
Dicho mtodo es una forma grfica de representar la tabla de verdad de una
funcin lgica, construyendo una tabla donde cada valor de la tabla de la
verdad se le asigna una casilla.
La tabla se construye situado como entradas verticales las combinaciones
posibles de las variables de las que depende la funcin que se intenta
simplificar, y encabezando cada columna por la combinacin binaria
correspondiente, de forma que de una columna a la contigua cambie solo una
variable de valor. Como entradas horizontales se disponen las combinaciones
posibles de las variables restantes, de forma que entre las combinaciones
binarias correspondientes a dos filas contiguas cambie de valor tambin solo
una variable.

2.2.4 Implementacin y aplicacin de los circuitos combinacionales.

Un circuito o un sistema lgico combinacional es aquel que:
Est formado por funciones lgicas elementales ( AND, OR, NAND, NOR, etc. ),
Tiene un determinado nmero de entradas y salidas
IMPORTANTE: En cada instante, el valor de la salida (o salidas) depende
nicamente de los valores de las entradas. Por lo tanto, en ellos no es
necesario tener en cuenta el tiempo.
Ejemplos de sistemas lgicos combinacionales:
Codificadores, decodificadores
Multiplexores, demultiplexores
Comparadores, detectores de paridad
Caractersticas:
Los sistemas o circuitos combinacionales pueden ser representados
mediante una tabla de verdado mediante las expresiones ya vistas
anteriormente (formas cannicas, como suma de productos o producto
de sumas).
Toda funcin lgica puede implementarse en un circuito o sistema
combinacional.
Dos son pues los aspectos a tratar de los sistemas combinacionales:
Anlisis del circuito: dado el esquema circuital - obtener sus ecuaciones
para simplificarlas y obtener la especificacin literal de su
funcionamiento.
Debe conducir a una solucin nica.
Sntesis o diseo del circuito: Dada una especificacin literal, obtener un
circuito que la satisfaga (generalmente bajo unos criterios de
optimizacin).Varios circuitos pueden satisfacer la misma tabla de
verdad SOLUCION no UNICA.
ANALISIS DE CIRCUITOS combinacionales:

Circuito o sistema est construido con puertas AND, OR y NOT, su salida o

salidas (la expresin de la funcin que realiza) puede obtenerse de una forma
sencilla:
Partiendo de las puertas de entrada y progresando hacia las salidas a
travs de los diferentes "niveles" del circuito lgico.
Un nivel representa cada paso por una puerta y la de salida es el primer
nivel.
Las puertas cuya salida alimentan al primer nivel, constituyen el
segundo nivel, y as sucesivamente.
Circuito o sistema est construido con puertas AND, OR y NOT
Una vez realizado este primer paso, la funcin puede aparecer como
suma de productos o como producto de sumas, pero ninguna de las dos
formas tiene porqu ser cannica.
En general, la funcin puede aparecer de otra forma, dependiendo del
nmero de niveles, pero todas deben de conducirnos al mismo mapa de
Karnaugh.
Con el mapa de Karnaugh, la funcin puede ser simplificada y obtenida
su tabla de verdad.
A partir de esta tabla de verdad ser ya inmediato dar la funcin de
forma literal (proposicin).
Si el circuito est construido con puertas NAND, NOR su anlisis se hace de
forma anloga.
Podemos considerar las equivalencias entre puertas (tema anterior).
REGLAS cuando el circuito est realizado con puertas NAND y queremos
transformarlo en combinacin de puertas AND y OR:
Considrense como puertas OR todas las puertas NAND en nivel impar.
Considrense como puertas AND todas las puertas NAND en nivel par.
Complemntense todas las variables que entren en el circuito en un
nivel impar.
Cuando una variable entre a un nivel par y a uno impar slo
ser complementada en el nivel impar.
REGLAS cuando el circuito est realizado con puertas NOR y queremos
transformarlo en combinacin de puertas AND y OR:
Considrense como puertas AND todas las puertas NOR en nivel impar.
Considrense como puertas OR todas las puertas NOR en nivel par.
Complemntense todas las variables que entren en el circuito en un
nivel impar.
Cuando una variable entre a un nivel par y a uno impar slo ser
complementada en el nivel impar.
2.2Diseo de circuitos combinacionales
El problema del diseo o sntesis consiste en determinar un circuito que cumpla
con unas determinadas especificaciones, tanto de comportamiento como de
funcionalidad. Este problema se puede dividir en dos partes:
Obtencin de la funcin de conmutacin que cumpla la funcionalidad
deseada.
Obtencin de los circuitos que implementa dicha funcin con el
comportamiento deseado.
La obtencin de la funcin de conmutacin a partir de unas especificaciones no
tiene una metodologa establecida sino que depende de la pericia del
diseador y de la precisin de las especificaciones dadas.
Tipos de Diseo

 Diseo semi-custom.- Los bloques que disponemos sern puertas lgicas

existentes en alguna librera disponible.
Diseo MSI.- Los bloques disponibles sern grandes bloques de una
complejidad media, como pueden ser bloques sumadores.
Diseo programable.- Los bloques disponibles sern dispositivos
programables en los que se programar la funcin deseada.
Diseo full-custom.- No se dispondr de ningn bloque sino que todos los
elementos necesarios, simples o complejos, debern ser generados por
el diseador.
Metodologia del diseo
Enunciar el problema
Determinar el nmero requerido de variables de entrada y el nmero
requerido de variables de salida.
Asignar letras a las variables de entrada y a las de salida.
Deducir la tabla de verdad que define las relaciones entre las entradas y
las salidas.
Obtener las funciones de Boole simplificada (utilizando el lgebra de
Boole, Mapas de Karnaugh u cualquier otro) para cada salida.
Dibujar el diagrama lgico.
Dibujar el diagrama elctrico (opcional).
Procedimiento en circuitos combinacionales
Para n variable de entrada, hay 2 n combinacionales posibles de valores
de los valores binarios de entrada.
Para cada combinacin posible de entrada, hay una y slo una
combinacin de salida posible.
Un circuito combinacional puede describirse por m funciones de Boole.
Cada funcin de salida se expresa en trminos de n variables de entrada
2.3.2 Flip Flop JK
El smbolo lgico para un flip-flop JK es el siguiente:

Este flip-flop J-K se considera como el FF universal. Tiene dos entradas para
datos etiquetadas como J y K as como otra para el pulso de reloj (CK). Tambin
tiene dos salidas: Q y Q. La flecha (> ) en la entrada CK indica que es
disparado por flanco ascendente; el crculo seala que el disparo se hace con el
flanco descendente, lo cual significa que los datos se transfieren desde las
entradas hasta la salida Q cuando el pulso de reloj efecta una transicin
desde ALTO hasta BAJO.
La tabla de verdad de la figura presenta cuatro modos de operacin tiles para
el flip-flop J-K:

Modo de retencin (hold). Este modo corresponde al estado de memoria. Los

pulsos de reloj en la entrada CK no tienen efecto alguno sobre las salidas.
Modo reinicializa (reset). La salida Q se lleva a 0 cuando J = 0, K=1 y el pulso
de reloj cambia de ALTO a BAJO.
Modo inicializa (set). La salida Q se lleva a 1 cuando J = 1, K = 0 y el pulso de
reloj cambia de ALTO a BAJO.
Modo de cambio de estado o de conmutacin (toggle). En este modo, el estado
de la salida Q se cambia de manera alterna (de 1 a 0, de 0 a 1 y as
sucesivamente) cada vez que llega un pulso de reloj.
Flip flop D
En la figura se presenta el smbolo lgico para el flip-flop tipo D; slo tiene una
entrada para datos y otra para el pulso de reloj CK. Sin embrago, tiene dos
salida Q y Q, como todos los flip-flops.
El nombre flip-flop D significa flip-flop de dato. En algunas ocasiones tambin
recibe el nombre de flip-flop de retardo debido a que se suele emplear para
retrasar, en un lapso equivalente a un ciclo de reloj, la aparicin del dato en la
salida Q. Este retardo, de pocos nanosegundos, puede ser muy importante en
aplicaciones donde interviene muchos circuitos.

Flip FLop RS
El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda
del smbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se
indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas
complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1
= 0.
El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin
mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado
veremos su tabla de verdad correspondiente

2.3.3 Diseo de circuitos secuenciales

A diferencia de los sistemas combinacionales, en los sistemas secuenciales, los
valores de las salidas, en un momento dado, no dependen exclusivamente de
los valores de las entradas en dicho momento, sino tambin dependen del
estado anterior o estado interno
El sistema secuencial ms simple es el biestable, de los cuales, el de tipo D (o
cerrojo) es el ms utilizado actualmente.
La mayora de los sistemas secuenciales estn gobernados por seales de reloj.
A stos se los denomina "sncronos" o "sincrnicos", a diferencia de los
"asncronos" o "asincrnicos" que son aquellos que no son controlados por
seales de reloj.
Los principales sistemas secuenciales que pueden encontrarse en forma
de circuito integrado o como estructuras en sistemas programados:
Contador Un contador es un circuito secuencial construido a partir
de biestables y puertas lgicas capaz de realizar el cmputo de
los impulsos que recibe en la entrada destinada a tal efecto, almacenar
datos o actuar como divisor de frecuencia.

Registros Un registro de desplazamiento es un circuito digital secuencial

(es decir, que los valores de sus salidas dependen de sus entradas y de
los valores anteriores) consistente en una serie de biestables,
generalmente de tipo D, conectados en cascada, que basculan de forma
sincrnica con la misma seal de reloj.
En todo sistema secuencial nos encontraremos con:
a) Un conjunto finito, n, de variables de entrada (X1, X2,..., Xn).
b) Un conjunto finito, m, de estados internos, de aqu que los estados
secuenciales tambin sean denominados autmatas finitos. Estos estados
proporcionarn m variables internas (Y1,Y2,..., Ym).
c) Un conjunto finito, p, de funciones de salida (Z1, Z2,..., Zp).
Una Mquina de Moore es un autmata de estados finitos donde las salidas
estn determinadas por el estado actual nicamente (y no depende
directamente de la entrada). El diagrama de estados para una mquina Moore
incluir una seal de salida para cada estado. Comparada con la Mquina de
Mealy, la cual mapea transiciones en la mquina a salidas
Una Mquina de Mealy es un tipo de mquina de estados finitos que genera
una salida basndose en su estado actual y una entrada. Esto significa que
el Diagrama de estados incluir ambas seales de entrada y salida para cada
lnea de transicin.
Mquina de estados: Modelo matemtico
que describe los circuitos secuenciales
sncronos
E = { E1, ..., En} conjunto de entradas
Z = { Z1, ..., Zm} conjunto de salidas
Q = { Q1, ..., Qp} conjunto de estados
l : Q x E g Z funcin de salida
d : Q x E g Q funcin de transferencia
Estructura general de un circuito secuencial
Con cada evento de reloj (flanco), el nuevo estado Q(t+1) es recalculado y las
salidas del sistema pueden variar. La Memoria es la parte secuencial
Pasos:
Traducir las especificaciones verbales a diagrama de estados
Obtencin de la tabla de transicin y excitacin
Minimizacin de las funciones
Implementacin del circuito

2.3.4 Aplicacin de circuitos secuenciales

Biestables
Como se ha indicado, los biestables o flip-flops son elementos capaces de
memorizar un estado (uno o cero
lgico). Se trata de elementos bsicos de
memoria, con capacidad para memorizar una sola variable digital, es decir, son
elementos de memoria de 1 bit
Biestable JK
Sncrono con cambio por flanco de reloj Aqu se presenta el biestable sncrono
ms completo, en su modalidad de disparo por flanco negativo de reloj y con
entradas de reset y preseleccin.
Los filp-flops son utilizados para hacer contadores, registros, son las bases de
las memorias actuales, aunque ya no los tengan fsicamente incorporados.
Contadores

Los contadores son circuitos secuenciales que cambian de estado ante cambio
de una seal de entrada evolucionando cclicamente entre un nmero concreto
de estados. En los contadores sncronos la seal que marca el cambio de
estado es, bsicamente, la seal de reloj. Existen muy variados tipos de
contadores para aplicaciones muy diversas aplicaciones.
Registros
En su visin bsica un registro paralelo de n bits realiza la misma funcin que
el biestable D para 1 bit, es decir, ante pulso de reloj cambia el estado para
que refleje el valor de un conjunto de entradas. Dicho estado se mantiene
hasta el siguiente pulso de reloj.
2.3 Logica Secuencial
La Lgica Secuencial es el Mtodo de ordenamiento de acciones, razonamiento,
y expresin de la automatizacin de maquinaria, equipos y procesos. Y su
interrelacin con el hombre. Esto nos da por consiguiente los binomios,
hombre-mquina, hombre-proceso.
La lgica secuencial es un tipo de circuito de lgica que salida dependa no slo
de la actual entrada pero tambin de la historia de la entrada. Esto est en
contraste con lgica combinational, del que salida es una funcin, y solamente
de, la actual entrada. Es decir la lgica secuencial tiene almacenaje (memoria)
mientras que la lgica combinational no.
En los sistemas asincrnicos tipo compuerta, los elementos de memoria
consisten en compuertas lgicas cuyos retardos de propagacin constituyen la
memoria requerida. As, un circuito secuencial asincrnico puede tomarse
como un circuito combinacional con retroalimentacin.
Un sistema lgico secuencial sincrnico, por definicin, puede usar seales que
afecten los elementos de memoria solamente en instantes de tiempo discreto.
Una forma de lograr este propsito es usar pulsos de duracin limitada a travs
del sistema de tal manera que la amplitud de un pulso represente lgica 1 y
otra amplitud de pulso (o la ausencia de un pulso) represente lgica 0.
En la lgica secuencial a diferencia de la lgica combinatoria se hace uso de un
elemento bsico llamado flip-flop. El flip-flop es un elemento de memoria que
almacena un bit de informacin. Algunos textos usan este nombre para
referirse a los cerrojos, pero en la mayora de las publicaciones se hace la
diferencia entre flip-flop y latch. Este ltimo trmino es el que traducimos como
cerrojo.
2.2.4 Familias Logicas
TTL
TTL es la sigla en ingls de transistor-transistor logic, es decir, "lgica transistor
a transistor". Es una familia lgica o lo que es lo mismo, una tecnologa de
construccin de circuitos electrnicos digitales. En los componentes fabricados
con tecnologa TTL los elementos de entrada y salida del dispositivo son
transistores bipolares. las caractersticas de la tecnologa utilizada, en la familia
TTL, condiciona los parmetros que se describen en sus hojas de
caractersticas segn el fabricante. Su tensin de alimentacin caracterstica se
halla comprendida entre los 4'75V y los 5'25V como se ve un rango muy
estrecho debido a esto, los niveles lgicos vienen definidos por el rango de
tensin comprendida entre 0'2V y 0'8V para el estado L y los 2'4V y Vcc para el
estado H.
En algunos casos puede alcanzar poco mas de los 250Mhz.

Esta familia es la primera que surge y an todava se utiliza en aplicaciones

que requieren dispositivos SSI y MSI. El circuito lgico TTL bsico es la
compuerta NAND. La familia TTL utiliza como componente principal el
transistor bipolar. Como podemos ver en la figura, mediante un arreglo de
estos transistores se logran crear distintos circuitos de lgica digital.
Caractersticas
La familia lgica transistor-transistor ha sido una de las familias de CI
ms utilizadas.
Los CI de la serie 74 estndar ofrecen una combinacin de velocidad y
disipacin de potencia adecuada a muchas aplicaciones. Los CI de esta
serie incluyen una amplia variedad de compuertas, flip-flops y
multivibradores monoestables as como registros de corrimiento,
contadores, decodificadores, memorias y circuitos aritmticos. La familia
74 cuenta con varias series de dispositivos lgicos TTL(74, 74LS, 74S,
etc.).
Estas series utilizan una fuente de alimentacin (Vcc) con voltaje
nominal de 5V.
Funcionan de manera adecuada en temperaturas ambientales que van
de 0 a 70C.

CMOS
Existen varias series en la familia CMOS de circuitos integrados digitales. La
serie 4000 que fue introducida por RCA y la serie 14000 por Motorola, estas
fueron las primeras series CMOS. La serie 74C que su caracterstica principal es
que es compatible terminal por terminal y funcin por funcin con los
dispositivos TTL. Esto hace posibles remplazar algunos circuitos TTL por un
diseo equivalente CMOS. La serie 74HC son los CMOS de alta velocidad,
tienen un aumento de 10 veces la velocidad de conmutacin. La serie 74HCT
es tambin de alta velocidad, y tambin es compatible en lo que respecta a los
voltajes con los dispositivos TTL.
Los voltajes de alimentacin en la familia CMOS tiene un rango muy amplio,
estos valores van de 3 a 15 V para los 4000 y los 74C. De 2 a 6 V para los 74HC
y 74HCT.
Por lo tanto los margenes de ruido se pueden determinar a partir de la tabla
anterior y tenemos que es de 1.5 V. Esto es mucho mejor que los TTL ya que
los CMOS pueden ser utlizados en medios con mucho ms ruido. Los margenes
de ruido pueden hacerse todava mejores si aumentamos el valor de VDD ya
que es un porcentaje de este.
En lo que a la disipacin de potencia concierne tenemos un consumo de

potencia de slo 2.5 nW cuando VDD = 5 V y cuando VDD = 10 V la potencia

consumida aumenta a slo 10 nW.
Sin embargo tenemos que la disipacin de potencia sera baja mientras
estemos trabajando con corriente directa. La potencia crece en proporcin con
la frecuencia. Una compuerta CMOS tiene la misma potencia de disipacin en
promedio con un 74LS en frecuencia alrededor de 2 a 3 Mhz
Hay otras caractersticas muy importante que tenemos que considerar
siempre, las entradas CMOS nunca deben dejarse desconectadas, todas tienen
que estar conectadas a un nivel fijo de voltaje, esto es por que los CMOS son,
al igual que los MOS muy susceptibles a cargas electrostticas y ruido que
podran danar los dispositivos
Diferencias entre TTL y CMOS