Sei sulla pagina 1di 323

Appunti di Elettronica Applicata

Claudio Sanso
1 ottobre 2012

Questa raccolta di appunti ha avuto origine dal lavoro fatto da Alberto


Tibaldi (testi) e Luca De Villa Pal (grafici/immagini). stata completamente
rivista e integrata con altri testi precedenti, per cui non rimane molto del lavoro
originario, ma senza di loro non ci sarebbe stato lo spunto per raccogliere in un
insieme organico tutto il materiale sparso esistente per questo corso.

Indice
1 LAmplificatore Operazionale
1.1 Analisi introduttiva . . . . . . . . . . . . . . . . . . .
1.1.1 Amplificatori operazionali ideali . . . . . . .
1.1.2 Amplificatori operazionali non ideali . . . . .
1.1.3 Voltage follower . . . . . . . . . . . . . . . . .
1.1.4 Amplificatore di transresistenza . . . . . . . .
1.1.5 Amplificatore invertente . . . . . . . . . . . .
1.2 Specchi di Corrente . . . . . . . . . . . . . . . . . . .
1.2.1 Specchio di corrente a BJT . . . . . . . . . .
1.2.2 Specchio di corrente a MOSFET . . . . . . .
1.3 Stadio Differenziale . . . . . . . . . . . . . . . . . . .
1.3.1 Modo differenziale e modo comune . . . . . .
1.3.2 Amplificatore differenziale a BJT . . . . . . .
1.3.3 Amplificatore differenziale a MOSFET . . . .
1.4 Schema semplificato di un amplificatore operazionale
1.5 Stadi di Potenza a Transistori Bipolari . . . . . . . .
1.5.1 Transistori bipolari di potenza . . . . . . . .
1.5.2 Classi di potenza . . . . . . . . . . . . . . . .
1.5.3 Classe A . . . . . . . . . . . . . . . . . . . . .
1.5.4 Classe B . . . . . . . . . . . . . . . . . . . . .
1.5.5 Classe AB . . . . . . . . . . . . . . . . . . . .
1.6 Modelli dellA.O. reale . . . . . . . . . . . . . . . . .
1.6.1 Offset di tensione e corrente . . . . . . . . . .
1.6.2 Dinamica di ingresso di modo comune . . . .
1.6.3 Dinamica di uscita . . . . . . . . . . . . . . .
1.6.4 Impedenze di ingresso . . . . . . . . . . . . .
1.6.5 Guadagno differenziale . . . . . . . . . . . . .
1.6.6 Amplificatore operazionale CMOS . . . . . .
1.7 Dimensionamento di un amplificatore . . . . . . . . .
1.7.1 specifiche . . . . . . . . . . . . . . . . . . . .
1.7.2 Progetto . . . . . . . . . . . . . . . . . . . . .
1.8 Risposta in frequenza . . . . . . . . . . . . . . . . .
1.8.1 Funzione di trasferimento . . . . . . . . . . .
1.8.2 Guadagno danello . . . . . . . . . . . . . . .
1.8.3 Prodotto banda-guadagno . . . . . . . . . . .
1.8.4 Slew Rate . . . . . . . . . . . . . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

6
7
7
9
14
14
15
17
17
23
25
25
29
34
35
38
38
41
42
45
49
55
56
57
58
59
61
62
63
63
63
70
70
72
76
79

2 Applicazioni dellamplificatore operazionale


2.1 Configurazione invertente . . . . . . . . . . .
2.1.1 Integratore . . . . . . . . . . . . . . .
2.1.2 Derivatore . . . . . . . . . . . . . . . .
2.1.3 Sommatore invertente . . . . . . . . .
2.2 Amplificatore differenziale . . . . . . . . . . .
2.3 Sommatore non invertente . . . . . . . . . . .
2.4 Sommatore generalizzato . . . . . . . . . . . .
2.5 Amplificatori da strumentazione . . . . . . .
2.5.1 Introduzione . . . . . . . . . . . . . .
2.5.2 Compatibilit elettromagnetica . . . .
2.5.3 Amplificatori da strumentazione . . .
2.5.4 Amplificatore a due operazionali . . .
2.6 Amplificatori audio . . . . . . . . . . . . . . .
2.7 Circuiti ad alimentazione singola . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

82
82
83
88
93
94
97
99
101
101
101
102
109
111
114

3 Filtri attivi
3.1 Filtri del primo ordine . . . . . . . . . . . . . . . . . . . .
3.1.1 Integratore . . . . . . . . . . . . . . . . . . . . . .
3.1.2 Passa-basso . . . . . . . . . . . . . . . . . . . . . .
3.1.3 Derivatore e passa-alto . . . . . . . . . . . . . . . .
3.1.4 Passa-banda . . . . . . . . . . . . . . . . . . . . . .
3.1.5 Rotatore di fase . . . . . . . . . . . . . . . . . . . .
3.2 Filtri del II ordine . . . . . . . . . . . . . . . . . . . . . .
3.2.1 Passa-basso . . . . . . . . . . . . . . . . . . . . . .
3.2.2 Passa-alto . . . . . . . . . . . . . . . . . . . . . . .
3.2.3 Passa-banda . . . . . . . . . . . . . . . . . . . . . .
3.2.4 Elimina-banda . . . . . . . . . . . . . . . . . . . .
3.2.5 Passa tutto o giratore . . . . . . . . . . . . . . . .
3.3 Circuiti per filtri del II ordine . . . . . . . . . . . . . . . .
3.3.1 Celle a guadagno finito . . . . . . . . . . . . . . .
3.3.2 Celle a guadagno infinito . . . . . . . . . . . . . .
3.3.3 Celle basate su amplificatori operazionali multipli .
3.4 Filtri di ordine superiore al II . . . . . . . . . . . . . . . .
3.4.1 Maschera di progetto . . . . . . . . . . . . . . . . .
3.4.2 Risposte standard . . . . . . . . . . . . . . . . . .
3.4.3 Progetto di un filtro passa basso . . . . . . . . . .
3.4.4 Circuito di simulazione di uninduttanza . . . . . .
3.4.5 Dati per il progetto di filtri passa-basso . . . . . .
3.5 Filtri a capacit commutate . . . . . . . . . . . . . . . . .
3.5.1 Principio di funzionamento . . . . . . . . . . . . .
3.5.2 Integratore . . . . . . . . . . . . . . . . . . . . . .
3.5.3 Limiti di frequenza di clock . . . . . . . . . . . . .
3.5.4 Effetti delle capacit parassite . . . . . . . . . . .
3.5.5 Integratori stray insensitive . . . . . . . . . . . . .
3.5.6 Comportamento in frequenza . . . . . . . . . . . .
3.5.7 Filtro del secondo ordine con cella biquadratica . .
3.5.8 Approfondimenti . . . . . . . . . . . . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

119
121
122
123
124
125
126
128
128
130
131
132
133
133
134
140
143
147
148
148
149
150
152
159
159
161
163
164
165
166
168
169

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

4 Amplificatori non lineari


4.1 Amplificatore logaritmico . . . . . . . . . . . . . . . .
4.1.1 Eliminazione della dipendenza da . . . . . . .
4.1.2 Riduzione della dipendenza dalla temperatura .
4.1.3 Disaccoppiamento delle impedenze . . . . . . .
4.1.4 Esempio pratico di progetto . . . . . . . . . . .
4.2 Raddrizzatore a singola semionda (diodo ideale) . . . .
4.2.1 Prima ipotesi . . . . . . . . . . . . . . . . . . .
4.2.2 Circuito corretto . . . . . . . . . . . . . . . . .
4.2.3 Traslazione della caratteristica . . . . . . . . .
4.3 Raddrizzatore a doppia semionda . . . . . . . . . . . .
4.3.1 Raddrizzatore a doppia semionda generalizzato
4.3.2 Esempio di Progetto . . . . . . . . . . . . . . .
4.3.3 Comportamento in frequenza . . . . . . . . . .
4.3.4 Scambio dei diodi . . . . . . . . . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

170
170
171
172
173
173
178
179
180
182
183
187
191
192
192

5 Amplificatore operazionale fuori linearit


5.1 Comparatori di soglia . . . . . . . . . . . . . . .
5.1.1 Comparatore invertente . . . . . . . . . .
5.1.2 Comparatore non invertente . . . . . . . .
5.1.3 Comparatori e decisione binaria . . . . . .
5.1.4 Sensibilit al rumore . . . . . . . . . . . .
5.1.5 Comparatori con isteresi . . . . . . . . . .
5.1.6 Realizzazione circuitale dei comparatori di
5.2 Multivibratori astabili . . . . . . . . . . . . . . .
5.2.1 Schema circuitale . . . . . . . . . . . . . .
5.2.2 Analisi quantitativa . . . . . . . . . . . .
5.3 Generatore di onda triangolare . . . . . . . . . .
5.3.1 Analisi quantitativa . . . . . . . . . . . .
5.3.2 Esempio teorico/pratico di progetto . . .
5.4 Oscillatori sinusoidali . . . . . . . . . . . . . . . .
5.4.1 Condizioni di Barkhausen . . . . . . . . .
5.4.2 Realizzazione pratica . . . . . . . . . . . .
5.4.3 Oscillatore a ponte di Wien . . . . . . . .
5.4.4 Oscillatore a sfasamento . . . . . . . . . .
5.4.5 Oscillatori a tre punti . . . . . . . . . . .
5.4.6 Oscillatori al quarzo . . . . . . . . . . . .
5.5 Voltage Controlled Oscillator (VCO) . . . . . . .
5.5.1 Analisi del funzionamento . . . . . . . . .
5.5.2 circuito alternativo . . . . . . . . . . . . .

. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
tensione
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

193
194
194
195
196
196
196
200
201
201
202
204
205
206
215
215
216
217
219
222
225
227
228
231

6 Transistori in commutazione
6.1 Interruttori a BJT . . . . . . . . . . . . . .
6.1.1 Funzionamento in saturazione . . . .
6.1.2 Esempio pratico di progetto . . . . .
6.2 Interruttori a MOSFET . . . . . . . . . . .
6.2.1 Interruttore aperto e chiuso . . . . .
6.2.2 Esempio pratico di progetto . . . . .
6.3 Comportamento dinamico . . . . . . . . . .
6.3.1 Comportamento dinamico dei diodi .

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

233
234
236
237
238
239
240
241
242

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

.
.
.
.
.

243
245
248
249
251

7 Circuiti logici
7.1 Porte logiche . . . . . . . . . . . . . . . . . . . . .
7.1.1 Parametri elettrici statici delle porte logiche
7.1.2 Compatibilit tra porte logiche . . . . . . .
7.1.3 Margini di rumore . . . . . . . . . . . . . .
7.1.4 Fan-out . . . . . . . . . . . . . . . . . . . .
7.1.5 Famiglie logiche . . . . . . . . . . . . . . . .
7.1.6 Ingressi delle porte logiche . . . . . . . . . .
7.1.7 Uscite delle porte logiche . . . . . . . . . .
7.2 Cenni sulla famiglia logica TTL . . . . . . . . . . .
7.3 Porte CMOS . . . . . . . . . . . . . . . . . . . . .
7.3.1 Logica statica complementare . . . . . . . .
7.3.2 Logica nMOS-like . . . . . . . . . . . . . .
7.3.3 Logica dinamica . . . . . . . . . . . . . . .
7.3.4 Logica a Transmission Gate . . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

254
254
255
259
259
260
261
262
265
268
269
269
276
277
280

6.4

6.3.2 Comportamento dinamico


6.3.3 Comportamento dinamico
Interruttori bidirezionali . . . . .
6.4.1 Pass transistor . . . . . .
6.4.2 Transmission gate . . . .

dei
dei
. .
. .
. .

BJT . . .
MOSFET
. . . . . .
. . . . . .
. . . . . .

.
.
.
.
.

8 Circuiti di interfaccia

282

9 Alimentatori

283

10 Sistemi di acquisizione dati


10.1 Conversione Analogico - Digitale . . . .
10.1.1 Campionamento . . . . . . . . .
10.1.2 Quantizzazione . . . . . . . . . .
10.1.3 Il sistema di conversione . . . . .
10.2 Amplificatore di condizionamento . . . .
10.3 Filtro antialiasing . . . . . . . . . . . . .
10.4 Convertitore digitale/analogico . . . . .
10.4.1 Funzione di trasferimento . . . .
10.5 Struttura interna del convertitore D/A .
10.5.1 Convertitore Potenziometrico . .
10.5.2 Convertitore a Resistenze Pesate
10.5.3 Convertitori con rete a scala . . .
10.5.4 Convertitori moltiplicativi . . . .
10.6 Convertitore analogico/digitale . . . . .
10.6.1 Funzione di trasferimento . . . .
10.6.2 Convertitore parallelo (o flash) .
10.6.3 Convertitori con D/A in reazione
10.7 Sample & Hold (track & hold) . . . . .
10.7.1 Fase di sample . . . . . . . . . .
10.7.2 transizione sample-hold . . . . .
10.7.3 fase di hold . . . . . . . . . . . .
10.7.4 transizione hold-sample . . . . .
10.7.5 circuiti per sample & hold . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

284
284
285
288
294
295
296
296
297
301
301
302
304
308
308
308
310
312
315
316
317
319
320
320

Capitolo 1

LAmplificatore
Operazionale
Indice
1.1

1.2

1.3

1.4
1.5

1.6

1.7

1.8

Analisi introduttiva . . . . . . . . . . . . . . . . . .
7
1.1.1 Amplificatori operazionali ideali . . . . . . . . . . .
7
1.1.2 Amplificatori operazionali non ideali . . . . . . . . .
9
1.1.3 Voltage follower . . . . . . . . . . . . . . . . . . . . . 14
1.1.4 Amplificatore di transresistenza . . . . . . . . . . . . 14
1.1.5 Amplificatore invertente . . . . . . . . . . . . . . . . 15
Specchi di Corrente . . . . . . . . . . . . . . . . . .
17
1.2.1 Specchio di corrente a BJT . . . . . . . . . . . . . . 17
1.2.2 Specchio di corrente a MOSFET . . . . . . . . . . . 23
Stadio Differenziale . . . . . . . . . . . . . . . . . .
25
1.3.1 Modo differenziale e modo comune . . . . . . . . . . 25
1.3.2 Amplificatore differenziale a BJT . . . . . . . . . . . 29
1.3.3 Amplificatore differenziale a MOSFET . . . . . . . . 34
Schema semplificato di un amplificatore operazionale 35
Stadi di Potenza a Transistori Bipolari . . . . . .
38
1.5.1 Transistori bipolari di potenza . . . . . . . . . . . . 38
1.5.2 Classi di potenza . . . . . . . . . . . . . . . . . . . . 41
1.5.3 Classe A . . . . . . . . . . . . . . . . . . . . . . . . . 42
1.5.4 Classe B . . . . . . . . . . . . . . . . . . . . . . . . . 45
1.5.5 Classe AB . . . . . . . . . . . . . . . . . . . . . . . . 49
Modelli dellA.O. reale . . . . . . . . . . . . . . . .
55
1.6.1 Offset di tensione e corrente . . . . . . . . . . . . . . 56
1.6.2 Dinamica di ingresso di modo comune . . . . . . . . 57
1.6.3 Dinamica di uscita . . . . . . . . . . . . . . . . . . . 58
1.6.4 Impedenze di ingresso . . . . . . . . . . . . . . . . . 59
1.6.5 Guadagno differenziale . . . . . . . . . . . . . . . . . 61
1.6.6 Amplificatore operazionale CMOS . . . . . . . . . . 62
Dimensionamento di un amplificatore . . . . . . .
63
1.7.1 specifiche . . . . . . . . . . . . . . . . . . . . . . . . 63
1.7.2 Progetto . . . . . . . . . . . . . . . . . . . . . . . . . 63
Risposta in frequenza . . . . . . . . . . . . . . . . .
70
1.8.1 Funzione di trasferimento . . . . . . . . . . . . . . . 70
1.8.2 Guadagno danello . . . . . . . . . . . . . . . . . . . 72

1.8.3
1.8.4

1.1
1.1.1

Prodotto banda-guadagno . . . . . . . . . . . . . . .
Slew Rate . . . . . . . . . . . . . . . . . . . . . . . .

76
79

Analisi introduttiva
Amplificatori operazionali ideali

approccio pi semplice allo studio dei circuiti basati su amplificatori operazionali prevede lutilizzo di un modello blackbox (che non specifica
come sia costituito allinterno il dispositivo in questione).
La rappresentazione pi comunemente utilizzata per lamplificatore operazionale quella di un triangolo, dotato di due morsetti di ingresso, due morsetti di alimentazione (spesso omessi nei circuiti) ed un morsetto di uscita; i
morsetti di ingresso, caratterizzati dai simboli + e - (rispettivamente detti
anche ingresso non invertente e ingresso invertente), sono gli ingressi dei
segnali che lamplificatore operazionale dovr, per lappunto, amplificare; i morsetti di alimentazione, come il nome suggerisce, hanno lo scopo di polarizzare e
fornire potenza al circuito contenuto allinterno dellamplificatore operazionale,
al fine di poterlo utilizzare correttamente.
Le equazioni che governano il funzionamento di un amplificatore operazionale
ideale sono:

i+ = i 0
vd = v+ v 0

Queste equazioni sono fondamentali al fine dello studio di un generico circuito contenente uno (o pi) amplificatori operazionali. Dal momento che lamplificatore operazionale ha guadagno tendente a infinito, si pu intuire che, per
avere unuscita finita, ossia affinch il risultato delloperazione di prodotto tra
tensione differenziale vd (tensione tra i morsetti + e -) e guadagno differenziale Ad dellamplificatore sia finito, si debba avere vd 0. Di conseguenza
nellamplificatore operazionale ideale la caduta di tensione tra i morsetti quasi
nulla e la corrente di ingresso quasi nulla, indipendentemente dalla resistenza
differenziale presente tra i morsetti dingresso. Per semplificare i conti, si pu
pensare che i morsetti delloperazionale oppongano alle correnti di ingresso una
resistenza differenziale rd .
Riassumendo, le caratteristiche fondamentali dellamplificatore operazionale
ideale sono:
Guadagno differenziale tendente a infinito;
Resistenza differenziale dingresso tendente a infinito (ipotesi comoda ma
non necessaria);
Resistenza di uscita tendente a 0;
Tensione differenziale di ingresso tendente a 0;
Correnti entranti negli ingressi tendenti a 0.
Proviamo ad utilizzare le nozioni appena apprese in un esempio pratico.

R2

R1
vu

vi

Figura 1.1: Amplificatore non invertente.


Esempio 1. Consideriamo il circuito di esempio della figura 1.1.
Questo circuito, come vedremo tra breve, un amplificatore non invertente, ossia amplifica un segnale senza invertirne la fase (o aumentarla/diminuirla
di 180 ). In quanto amplificatore, esso avr un certo guadagno, definito come
rapporto tra tensione di uscita, vu , e tensione di ingresso, vi .
Si pu vedere facilmente, tenendo conto delle equazioni di funzionamento del
dispositivo, che:
R1
= v
R1 + R2
Ma dal momento che v+ = v = vi :


vu
R1 + R2
R2
=
= 1+
vi
R1
R1
vu

Vogliamo, a questo punto, trarre alcune conclusioni riguardo lesempio pratico appena presentato:
In questa prima parte della trattazione, lamplificatore operazionale verr
utilizzato retroazionato. La reazione negativa comporter, come in qualsiasi tipo di sistema dotato di reazione, gli effetti gi noti dai primi corsi
di Elettronica: variazioni delle impedenze di ingresso o uscita, aumento
della banda passante e altro.
Quando la reazione collegata al morsetto - delloperazionale, essa
negativa, in quanto il segnale va sempre in contrapposizione allingresso,
diminuendolo. Una reazione sul morsetto non invertente sar positiva;
Nella teoria dei controlli automatici, i sistemi retroazionati sono spesso
modellati con un blocco di amplificazione A e un blocco di retroazione
(figura 1.2). Nel caso degli amplificatori operazionali, spesso semplice
8

distinguere il blocco A dal blocco ; il blocco il circuito (rete passiva,


in questo caso) in grado di riportare una parte del segnale di uscita
allingresso. Dal momento che, con questa topologia, il segnale riportato
al morsetto invertente pari a:
vu

R1
= v = v+
R1 + R2

si pu dire che:
=

R1
R1 + R2

A
Ve

Vu

Figura 1.2: Sistema retroazionato.

1.1.2

Amplificatori operazionali non ideali

Il nostro discorso prevede diverse approssimazioni: gli amplificatori operazionali


reali hanno caratteristiche che si discostano dal modello ideale.
Abbiamo visto che si pu realizzare un amplificatore non invertente semplicemente selezionando le resistenze del blocco di retroazione, in modo da ottenere
un certo rapporto. Ma il rapporto veramente lunica cosa che conta? Per porre
la domanda in un modo diverso: utilizzare resistori da 1 e 9 produce lo
stesso risultato delluso di resistori da 1 M e 9 M, o di 1 m e 9 m?
La risposta ovviamente no: gli amplificatori operazionali reali presentano
effetti di non idealit tali da essere condizionati dallordine di grandezza delle resistenze utilizzate. Come si pu evincere da uno studio dellamplificatore
operazionale a livello di transistori, si vedr perch non sia possibile utilizzare
qualsiasi resistore. Sostanzialmente, le non-idealit sono:
Guadagno Ad non infinito;
Resistenza differenziale rd non infinita e resistenza di uscita non nulla;
Correnti entranti non nulle;
Tensione differenziale non nulla;
Dinamica di tensione di ingresso e di tensione/corrente duscita non infinite.
9

Procediamo per gradi, presentando modelli via via pi perfezionati rispetto


a quello ideale; si noti che lapproccio in uso non motiva le non idealit, bens
studia il comportamento del circuito in presenza di una non idelit. La giustificazione della presenza delle non idealit, partendo dallesame dellinterno
dellamplificatore operazionale, avverr nel seguito della trattazione.
Guadagno differenziale
Presentiamo un primo perfezionamento del nostro modello: consideriamo, delle
non idealit prima elencate, il fatto che Ad < . Il fatto che Ad non sia infinito
comporta il fatto che, per avere unuscita non nulla, serva una vd 6= 0. Il nuovo
modello del dispositivo, dunque, sar quello della figura 1.3.
R2

R1
vu
vd

+
Ad vd
vi

Figura 1.3: Primo modello circuitale dellamplificatore operazionale non ideale:


Ad < .
Si avr che:
v = vi vd = vu

Per, si pu anche dire che:

vd =

vu
Ad

Da qui:
vi
Quindi:

vu



1
vu
= vu vu +
= vi
Ad
Ad

Ad + 1
vu
Ad
1
1
Ad
T
= vi
=
=
=
Ad
vi
1 + Ad
1 + Ad
1+T
10

Nella teoria dei circuiti retroazionati, T , Ad il guadagno di anello.


Si noti, da questo modello, che nei casi pratici lo scostamento del comportamento del circuito dal caso ideale molto piccolo: per avere uno scostamento
del 50 % dal caso ideale, si dovrebbe avere un guadagno di anello, T , pari a
1. Nella realt, i peggiori degli amplificatori operazionali potrebbero avere un
guadagno differenziale, Ad , pari a 10000; imponendo al circuito un valore di
guadagno veramente elevato, potrebbe essere nellintorno di 1/1000. Pochi
circuiti reali richiedono ad un singolo stadio di amplificazione un guadagno cos
elevato, perch si avrebbero problemi con il comportamento in frequenza del
circuito. In ogni caso:
10000
= 10
1000
Si ha ancora, in queste condizioni decisamente estreme, uno scostamento tra il guadagno del circuito reale e quello del circuito ideale pari al 10%,
normalmente accettabile.
T

Impedenza dingresso
Possiamo complicare la nostra trattazione inserendo altre non idealit: le impedenze degli amplificatori operazionali. Consideriamo una resistenza differenziale
rd non infinita (non consideriamo per ora la resistenza di uscita, dunque la
tensione viene ancora prelevata da un generatore ideale di tensione).
R2

Iu
R1
vu

vd

rd

+
Ad vd

Ix

vx

Figura 1.4: Secondo modello circuitale dellamplificatore operazionale: resistenza


dingresso.
11

Si vuole calcolare zi e, per far questo, al posto di vi si introduce un generatore


di tensione noto di prova, Vx . Al fine di determinare limpedenza dingresso, si
calcola la corrente uscente da Vx ;
Vx = Ix rd + R1 (Iu + Ix )
vd = rd Ix ; vu = Ad vd = Ad rd Ix

Inoltre:

vu = R2 Iu + R1 (Iu + Ix ) Ad rd Ix = R2 Iu + R1 (Iu + Ix )

Raccogliendo Iu :

Iu (R1 + R2 ) = Ad rd Ix R1 Ix Iu =

Ad rd Ix R1 Ix
R1 + R2

Sostituendo ci nellespressione di Vx , si pu determinare:




Ad rd Ix + R2 Ix
Vx = Ix rd + R1 Ix +
R1
R1 + R2
Svolgendo le moltiplicazioni, si pu ottenere:
Vx = Ix rd +
Ricordando che =
Si ottiene che:

R1
R1 R2
Ad rd Ix +
Ix
R1 + R2
R1 + R2

R1
R1 +R2

zi =

Vx
= rd (1 + Ad ) + R1 //R2
Ix

Il secondo termine si pu spesso considerare trascurabile rispetto al primo (concorre ad aumentare limpedenza, quindi trascurandolo si ottiene un
worst case); cosa interessante il fatto che anche questo modello, decisamente perfezionato rispetto a quello ideale, non comporta particolari modifiche
al comportamento del circuito: la retroazione con confronto in serie fa aumentare notevolmente limpedenza di ingresso del circuito, rendendo ancora una volta
accettabile lipotesi di amplificatore operazionale ideale in molti dei nostri conti.
Impedenza duscita
Al fine di perfezionare il modello gi presentato occorre considerare gli eventuali
effetti dellimpedenza di uscita. Consideriamo dunque il modello dellamplificatore operazionale di figura 1.5.
Per calcolare limpedenza di uscita colleghiamo ad essa un generatore di
tensione di prova, il solito Vx , e dunque consideriamo spenti tutti gli altri generatori indipendenti del circuito (i pilotati ovviamente no!). La corrente Ix sar
composta da due contributi: uno che entrer nel ramo del generatore pilotato
Ad vd e uno che andr nel ramo di R2 ; possibile semplificare la trattazione
osservando che I2 I1 : dal momento che ro una resistenza molto pi piccola
di R1 , R2 , e anche del loro parallelo, potremmo dire che Ix I1 . Trascurare
I2 comporta lottenere come risultato un valore di impedenza pi alto di quello
12

R2

I2
R1

Ix

I1

rd

vd

ro

Vx

+
Ad vd

Figura 1.5: Modello dellamplificatore operazionale con impedenza duscita non


nulla.
reale, cosa accettabile quando si vuole verificare che limpedenza duscita sia
ragionevolmente bassa. Si ha quindi che:
Ix I1 =

Vx Ad vd
ro

Per, sappiamo anche che vd esprimibile come:


vd = Vx =

R1
Vx
R1 + R2

Possiamo dunque dire che:


Ix

Vx + Ad Vx
ro

Da qui:
Ix
1 + Ad

,
Vx
ro

Ad = T

Quindi:
Zo =

Vx
ro

Ix
1+T

Supponendo di avere una resistenza pari a 100 , pi alta di quanto si trova


nella maggior parte degli amplificatori reali, se il guadagno di anello fosse intorno
13

vu

vi

Figura 1.6: Voltage follower.


a 1000, ridurremmo di 3 ordini di grandezza la resistenza, che diverrebbe pari a
100 m! Possiamo dunque dire che questo circuito (amplificatore non invertente)
un buon amplificatore di tensione: impedenza elevata di ingresso e impedenza
bassa di uscita.

1.1.3

Voltage follower

Una variante del circuito del quale abbiamo ampiamente parlato quella della
figura 1.6.
In questa topologia si ha la massima retroazione possibile: il fatto di avere
come retroazione un corto circuito massimizza la porzione di segnale riportato in
ingresso ( = 1); le conseguenze sono da un lato di rendere unitario il guadagno
del circuito, ma daltra parte di rendere il guadagno danello il pi alto possibile, aumentando moltissimo limpedenza di ingresso e riducendo dello stesso
fattore quella di uscita; questo circuito assorbir dunque pochissima corrente
dallingresso e in uscita sar sostanzialmente un generatore ideale di tensione
(ossia a impedenza pressoch nulla).
La configurazione voltage follower molto utilizzata proprio come separatore dimpedenza. Torneremo ad occuparci del voltage follower quando parleremo
di risposta in frequenza degli amplificatori operazionali.

1.1.4

Amplificatore di transresistenza

Unulteriore topologia circuitale basata sullamplificatore operazionale riportata in figura 1.7.


Lingresso in corrente, luscita in tensione; poich il rapporto tra luscita e lingresso dimensionalmente una resistenza, questa topologia detta
amplificatore di transresistenza. Dal momento che la corrente non entra nel
morsetto invertente del dispositivo, la corrente va tutta verso R2 , quindi si avr
una tensione di uscita pari a:
Vu = IR R2
14

R2

Vu

IR

Figura 1.7: Amplificatore di transresistenza.


In sostanza, questa topologia circuitale trasforma la corrente in tensione,
fornendo unuscita per lappunto in tensione, proporzionale della resistenza R2 .
Analizzando questo circuito si pu facilmente notare che sia limpedenza di
ingresso sia quella duscita sono molto basse.

1.1.5

Amplificatore invertente

Lamplificatore di transresistenza alla base di questa topologia, rappresentante, assieme allamplificatore non invertente, una delle pi diffuse configurazioni
per quanto riguarda lutilizzo lineare dellamplificatore operazionale. Nella fattispecie, come vedremo tra breve, questa topologia sar alla base di molti altri
circuiti lineari basati sul dispositivo attivo.
Se, a partire dalla precedente topologia, sostituiamo il generatore di corrente
con un generatore di tensione, seguito da una resistenza in serie come in figura
1.8, otteniamo una configurazione in cui la tensione dingresso viene dapprima
convertita in una corrente, che poi viene riconvertita in tensione dalluscita
dellamplificatore.
Prima di esporre il (breve) calcolo del guadagno di questo circuito, presentiamone subito il punto debole: la resistenza di ingresso, Ri , pari a R1 , ossia
alla resistenza in serie al generatore di tensione di ingresso. Infatti, dal momento
che R1 collegata tra un generatore di tensione e uno 0 V virtuale, ossia un
morsetto con una differenza di potenziale nulla rispetto ad un morsetto collegato
a 0 V (il morsetto non invertente), si pu dire valga lequazione alla maglia verso
lo 0 V passando per il -; introducendo un generatore di prova di tensione, Vx ,
si avr, su R1 , una corrente Ix pari a:
Ix =

Vx
Vx
zi =
= R1
R1
Ix

A questo punto sappiamo quanta corrente va in R1 , ma sappiamo anche


che nelloperazionale non entra corrente (usando il modello ideale, che finora
si verificato piuttosto valido; eventualmente si ridiscuter la cosa); tutta la

15

R2

R1
vu

vi

Figura 1.8: Schema dellamplificatore invertente.


corrente (gi quantificata come rapporto tra la tensione di ingresso e R1 ) andr
dunque verso R2 , cos che si avr:
Vu =

Vi
R2
R1

Da qui:
R2
Vu
=
Vi
R1
Questo amplificatore, dunque, in grado di amplificare (con unespressione molto semplice, dipendente esclusivamente dal rapporto delle resistenze) ed
invertire di fase (ruotare di 180 ) il segnale di ingresso.
Tenendo conto del guadagno Ad non infinito dellamplificatore operazionale,
si possono rifare i conti ottenendo:
Vi + vd
vd Vu
=
R1
R2
Ma vd = Vu /Ad , da cui:
Vi = Vu

R1 + R2
R1
+
R2
Ad R2

Introducendo = R1 /(R1 + R2 ) e riordinando i termini si ha infine:




1
Vu
R2
1
1

= 1
Vi
R1 1 + A1

1 + A1
d

Abbiamo dunque ottenuto un altro tipo di amplificatore. Il problema per


che questo non un vero amplificatore di tensione. Abbiamo gi notato che la
sua impedenza di ingresso pari a R1 , quindi tuttaltro che elevata, per cui le sue
prestazioni sono influenzate dallimpedenza di uscita della sorgente di segnale,
che diminuir il guadagno dello stadio. Per quanto riguarda limpedenza duscita
16

vCC

R1

IR
IO

IB1

IB2

T1

T2

IE1

IE2

Figura 1.9: Specchio di corrente realizzato con transistori bipolari.


basta osservare che il circuito che si utilizza per il calcolo lo stesso del caso
dellamplificatore non invertente, quindi si ottiene lo stesso valore calcolato nella
sezione 1.1.2.

1.2

Specchi di Corrente

Lo specchio di corrente uno dei blocchi fondamentali dellamplificatore operazionale: si tratta di un circuito a transistori in grado di fornire una corrente
duscita uguale o proporzionale alla corrente di ingresso, chiamata corrente di riferimento. Questo tipo di topologia pu dunque essere utilizzata al fine di creare
generatori di corrente quasi ideali, con una dinamica di tensione molto elevata.
Esaminiamo due implementazioni di questo circuito fondamentale: una basata sulluso di transistori bipolari e unaltra basata sui MOSFET.

1.2.1

Specchio di corrente a BJT

Lo schema di uno specchio di corrente compare in figura 1.9.


Vi una corrente di riferimento IR che pu essere generata in diversi modi: nel nostro esempio stata semplicemente prodotta inserendo una resistenza
tra il morsetto di ingresso e la tensione di alimentazione. Se si vuole ridurre
la dipendenza della corrente di riferimento dal valore della tensione di alimentazione sono possibili alternative, ad esempio utilizzando un diodo zener o un
qualche altro riferimento di tensione. Luscita attraverso cui scorre la corrente
IO invece collegata ad un generico carico del circuito (in questo caso si sceglie
di utilizzare come carico un generatore di tensione a tensione variabile). Il lato
di T1 detto lato debole dello specchio di corrente, il lato di T2 lato forte.
Il transistore T1 collegato in modalit diodo perch VB = VC , a causa
del corto circuito tra base e collettore. Dal momento che si intende studiare il
solo comportamento del circuito, ignoriamo lorigine delle correnti IR e IO , per
17

IR
Vx
Vx

gm Vx

Figura 1.10: Schema per il calcolo dellimpedenza di ingresso dello specchio.


concentrarci solo sui loro legami interni al circuito in questione. Vogliamo, nella
fattispecie, determinare quale funzione lega IO a IR .
Al fine di semplificare i calcoli in questione, opportuno ricorrere ad alcune
ipotesi semplificative: supponiamo che IB1 e IB2 siano trascurabili rispetto a
IR : ci permette di dire che IE1 IR , e che IE2 IO ; osserviamo poi che,
nel circuito disegnato, VBE1 = VBE2 . Nellambito dei circuiti integrati inoltre
pi che ragionevole pensare che, se i due transistor sono vicini, essi siano alla
stessa temperatura (da qui la stessa VT ); detto ci, ricordiamo le equazioni di
funzionamento del transistore bipolare:


IE = IS eVBE /VT 1 IS eVBE /VT
IR = IS1 eVBE /VT

IO = IS2 eVBE /VT

Le correnti di saturazione avrebbero una notevole dipendenza dalla temperatura ma, poich supponiamo di lavorare su un circuito integrato, una variazione
di temperatura provocher variazioni di corrente proporzionali nelle due giunzioni. Allora il rapporto tra le due correnti dipender solo dalla superficie delle
giunzioni dei due dispositivi:
IO
IS2
A2
=
=
IR
IS1
A1
Gli specchi di corrente hanno funzionamento approssimativamente ideale
solo allinterno dei circuiti integrati; questa topologia non ha prestazioni soddisfacenti se realizzata con due transistor discreti, in quanto le temperature di
giunzione possono differire di parecchi gradi e variare diversamente nel tempo. Una soluzione consiste nellutilizzare non transistor singoli ma una coppia
differenziale (due transistor accoppiati su uno stesso chip).
Impedenze di ingresso e uscita
Caratterizziamo a questo punto i parametri fondamentali del circuito: impedenza di ingresso e di uscita.
Per quanto riguarda T1 , la sua impedenza di ingresso si pu ricavare dallo
schema di figura 1.10
Come al solito, limpedenza di ingresso si calcola utilizzando un generatore di
tensione di prova Vx e misurandone la corrente duscita. Dal momento che si ha
18

VBE
r

gm VBE

r0

Vx

Figura 1.11: Schema per il calcolo dellimpedenza di uscita dello specchio.


un corto-circuito tra base e collettore, che mette in parallelo r e il generatore
pilotato con il quale si modella il BJT, sulla giunzione base-emettitore cadr una
tensione pari a quella del generatore di prova, per cui la corrente di collettore
sar gm Vx . Trascurando la corrente di base, la resistenza di ingresso sar dunque
calcolabile semplicemente come:
Ix = IR = gm Vx
Zi =

Vx
1
=
Ix
gm

Ricordando che gm = IC /VT , si ha ancora: Zi = VT /IR .


Per quanto riguarda limpedenza di uscita, si pu fare un ragionamento
duale. Si fa riferimento alla figura 1.11
agevole verificare che limpedenza di uscita dipende dalleffetto Early. Se
trascurassimo leffetto Early, potremmo eliminare la ro , e tutta la Vx cadrebbe
sullimpedenza (infinita) del generatore di corrente pilotato; Vx non potrebbe
dunque in alcun modo alterare VBE e dare luogo ad una corrente, e dunque
Ix = 0. Ma:
Zo =

Vx
+
Ix 0

Se invece consideriamo leffetto Early1 , la corrente proveniente da Vx circola


solamente in ro e quindi essa limpedenza di uscita.
Ix =

Vx
ro

Zo =

Vx
= ro
Ix

Allora limpedenza sul ramo utile come generatore di corrente elevata e questo circuito sar normalmente un buon generatore di corrente. Tuttavia leffetto
Early dipende dalla tecnologia impiegata per realizzare i transistori e quindi occorre tenerne conto. Unaltra condizione necessaria al buon funzionamento che
la tensione di polarizzazione di T2 sia tale da tenere in zona lineare il transistore.
1 La resistenza r serve a tenere conto della dipendenza della corrente di collettore i dalla
o
c
caduta di tensione vce . Viene calcolata come rapporto tra un parametro chiamato tensione di
Early VA e la corrente IC di polarizzazione ro = VA /IC . Indicativamente VA nellordine del
centinaio abbondante di volt per npn mentre pi basso per i pnp.

19

IR

IO

T1

T2
vBE2
vBE1

Figura 1.12: Schema dello specchio con resistenza.


Circuito per elevato rapporto tra corrente di ingresso e uscita
Modificando le aree di giunzione dei due transistori del circuito si pu ottenere
uno specchio amplificatore o attenuatore; si d priorit tuttavia al dimensionamento di T1 , che deve essere il pi miniaturizzato possibile; dunque una
soluzione per ottenere uno specchio attenuatore quella di introdurre un resistore sullemettitore di T2 (figura 1.12), in modo da provocare una differenza tra
le tensioni base-emettitore dei transistori e cos ridurre la corrente di emettitore
del secondo transistore.
Vediamo che su R cade una tensione pari a VBE1 VBE2 ; la corrente IO ,
dunque, trascurando ancora le correnti di base, sar pari a:
VBE1 VBE2
R
Ricavando le VBEi dalle equazioni viste sopra, si ha:




IO
IR
; VBE2 = VT ln
VBE1 = VT ln
IS1
IS2
IO =

Sostituendo e usando le propriet dei logaritmi, si ottiene:




IR IS2
VBE1 VBE2 = VT ln

IS1 IO

Supponendo poi che i transistor abbiano area uguale, le correnti di saturazione saranno uguali, dal momento che ci troviamo in un circuito integrato. Si
ha quindi che:
 
VBE1 VBE2
VT
IR
IO =
=
ln
R
R
IO

Date R ed IR , possibile ricavare IO con un procedimento iterativo di risoluzione delle equazioni che non ammettono soluzione esplicita. In fase di progetto
20

quello che interessa ricavare il valore della resistenza R che permette di ottenere determinate correnti, quindi in tale caso semplice risolvere lequazione
rispetto ad R.
Influenza delle correnti di base
In tutte le relazioni trovate sopra abbiamo sempre trascurato le correnti di base
dei transistor, IB1 e IB2 . Quali sono le approssimazioni commesse, rispetto al
caso reale? Sviluppiamo i conti nel caso di due transistor con la stessa area di
giunzione. La prima operazione da fare calcolare IE1 tenendo conto delle due
correnti di base. Per quanto riguarda il transistore al lato debole, abbiamo:
IE1 = IB1 + IC1 = IB1 + [IR (IB2 + IB1 )] = IR IB2

Per quanto riguarda T2 , invece:

IE2 = IO + IB2
Dal fatto che le tensioni VBE sono uguali e che le correnti di saturazione
sono altrettanto uguali, abbiamo che IE1 = IE2 .
IE1 = IE2 IR IB2 = IO + IB2

Ma, dal momento che:

IB2 =

IO
2

Si ha che:
IO = IR 2

IO
2

Dunque:
IO =

IR
1 + 2/2

Analizzando il risultato si vede che il rapporto tra le due correnti dipende


dal del transistore. Purtroppo non facilmente predicibile ed inoltre varia in
funzione della VCE , della temperatura e dellinvecchiamento del componente; il
risultato ottenuto comunque accettabile per molte applicazioni, dal momento
che di solito un numero sufficientemente elevato.
Specchio di precisione
Come possibile modificare il circuito in modo da ottenere uno specchio di
corrente di precisione? La soluzione tipica quella di aggiungere un ulteriore
transistore, in modo da ottenere una topologia come in figura 1.13.
Aggiungendo T3 , la IB3 prelevata da IR sar sensibilmente pi bassa rispetto
alla precedente; infatti, si ha che:
IB3 =

IB1 + IB2
3 + 1

Supponendo che i i siano tutti uguali, e che sia ben pi grande di 1:


21

VCC
IR
IB3
T3
IO
IB1

IB2

T1

T2

Figura 1.13: Specchio di corrente ad alta precisione ottenuto con un laggiunta


di un transistore.

Si pu dire che:

= 1 = 2 = 3 ; + 1

IB3 =

IB1 + IB2
IB1 + IB2
2IB1

=
3 + 1

IE1 = IR IB3 + IB1


IE2 = IO + IB2

Per gli stessi motivi di prima, si ha che IE1 = IE2 e da ci segue che
IR IB3 + IB1 = IO + IB2

Si pu notare, tuttavia, che:

IR IB3 = IC1

IB1 =

IR IB3

IO = IC2

IB2 =

IO

Dunque:


1
IR IB3 + IB1 = (IR IB3 ) 1 +



1
IO + IB2 = IO 1 +

22

Da qui, ricordando che IB3 = 2IB1 /:







2IB1
1
1
IR
1+
= IO 1 +

Quindi dato che IB1 IR /:



2
IR 1 2 = IO

Questo circuito dunque molto meglio del precedente: se = 100 (ad esempio), si avr 2 = 10000, e quindi la differenza tra le correnti sar estremamente
ridotta!

1.2.2

Specchio di corrente a MOSFET

Lo specchio di corrente basato sulluso di transistori a effetto di campo MOS ha


laspetto del circuito in figura 1.14.
IR

IO
M2

M1

Figura 1.14: Specchio di corrente realizzato con transistori MOS.


La topologia la stessa ma sono ovviamente diverse le equazioni che ne
governano il funzionamento. M1 polarizzato in regione di saturazione di canale,
2
in quanto VGS = VDS . Il circuito funzioner correttamente se anche M2 viene
fatto lavorare nella stessa zona. Per entrambi dunque:

Dove:

ID = kn (VGS VT n )2 (1 + VDS )

kn =

1
Wn
n COX
2
Ln

Wn la lunghezza, Ln la larghezza del dispositivo. Per semplificare la trattazione, spesso leffetto di channel lenght modulation del MOSFET () verr
trascurato.
Consideriamo le seguenti equazioni, per i due MOSFET:
IR = ID1 = k1 (VGS VT n,1 )2
2 Si

ricordano le condizioni sulle tensioni per il funzionamento del MOSFET a canale n in

saturazione: vGS > Vt vDS > vGS Vt = vOV


triodo: vGS > Vt vDS < vGS Vt = vOV

23

go VDS

gm VGS
VGS

VDS

Figura 1.15: Sviluppo dello specchio di corrente a MOSFET secondo i modelli


dei componenti.

IO = ID2 = k2 (VGS VT n,2 )2

Date VT n,1 = VT n,2 , cosa ragionevole in un circuito integrato, come anche


n e COX , si pu ricondurre tutto alla geometria dei transistori:
k2
W2 /L2
IO
=
=
IR
k1
W1 /L1
Terminiamo la caratterizzazione del circuito calcolando le impedenze di ingresso e uscita, con il solito sistema: sviluppando i MOSFET nei loro modelli,
si ottiene il circuito di figura 1.15.
Bisogna determinare due parametri: la transconduttanza gm relativa al MOSFET M1 e la go relativa ad M2 .
Si sa che:
gm =

ID
= 2k1 (VGS VT n,1 )
VGS

Quindi:
gm =
Si ha che:
Zi =

2IR
VGS VT n,1

1
VGS VT n,1
=
gm
2IR

Allo stesso modo, si calcola il go al variare di VDS :


go =

1
IO
= kn (VGS VT n,2 )2 IO Zo =
VDS
IO

In applicazioni che richiedono impedenza duscita pi grande si possono utilizzare altre configurazioni, ad esempio quella di Wilson modificata, costituita
da quattro transistori, che per non sar qui trattata in dettaglio. Basti sapere
che questa configurazione sfrutta lo stesso meccanismo di aumento della RO del
cascode: esso abbina le elevate impedenza di ingresso e transconduttanza di uno
stadio CS con lampia larghezza di banda e le propriet di buffer di corrente del
CG.
24

1.3

Stadio Differenziale

In questa sezione studieremo le caratteristiche dellamplificatore differenziale a


transistori, che trova larga applicazione come stadio di ingresso degli amplificatori operazionali. Lamplificatore operazionale, in una rappresentazione a blocchi,
potrebbe essere rappresentato da tre elementi disposti in cascata:
1. Stadio di ingresso: amplificatore differenziale;
2. Stadio intermedio di guadagno in tensione: nellimplementazione bipolare,
spesso uno stadio Darlington;
3. Stadio di uscita di potenza: generalmente questo stadio ha guadagno di
tensione unitario ma caratterizzato da una bassa impedenza duscita,
che permette di disporre di una maggiore corrente (e quindi potenza) sul
carico.
Molti amplificatori CMOS sono realizzati con solo due stadi, eliminando il
terzo stadio in quanto gli altri due producono sufficiente guadagno di tensione
e hanno sufficiente capacit di pilotaggio.
In questa sezione verr analizzato il primo blocco, cio lo stadio differenziale.

1.3.1

Modo differenziale e modo comune

V2

Vu

V1
(a)

V1

V2
I1

I2

VBE1

VBE2

IO

(b)

Figura 1.16: Amplificatore differenziale generico (a) e una sua realizzazione con
BJT (b).
Nella figura 1.16a rappresentato un amplificatore differenziale; luscita di
questo stadio sar una combinazione lineare dei due segnali dingresso:
25

Vu = A1 V1 + A2 V2
Perch lo stadio sia differenziale luscita devessere proporzionale alla differenza degli ingressi, questo pu essere tradotto in unespressione che pu essere
confrontata con la precedente per ricavare un vincolo sulle amplificazioni A1 e
A2 dello stadio.
Vu = K(V1 V2 )


A2
V2 = A1 V1 + A2 V2
K(V1 V2 ) = A1 V1 +
A1
A2
= 1 = A1 = A2
A1
I coefficienti devono dunque essere uguali in modulo e opposti in segno.
Per analizzare in modo pi comodo questo sistema, matematicamente effettuiamo un cambio di sistema di riferimento: anzich descrivere luscita Vu in
termini di combinazione lineare degli ingressi, riscriviamola come combinazione tra la tensione differenziale vd , ossia la differenza degli ingressi (tensione di
modo differenziale) e un secondo termine VC , la tensione di modo comune,
o valor medio degli ingressi
Nella figura 1.17 sono rappresentati due segnali sinusoidali V1 e V2 e i corrispondenti modi comune VC e differenziale vd . I nuovi parametri sono derivabili
semplicemente dalle due tensioni di ingresso:

vd = V1 V2
VC = (V1 + V2 )/2
Il risultato introducendo questa nuova base si pu esprimere luscita come
combinazione lineare dei due nuovi segnali vd e VC e non pi come grandezza
proporzionale alle due tensioni V1 e V2 ai terminali:
Vu = Ad vd + AC VC
Dove:
A1 A2
; AC = A1 + A2
2
Ci che abbiamo fatto con questa operazione separare i modi di funzionamento dellamplificatore, ossia considerare il sistema come se fosse composto da
due stadi: lamplificatore differenziale amplifica esclusivamente la differenza tra
i segnali di ingresso, mentre lamplificatore di modo comune amplifica (o meglio,
attenua) esclusivamente la media tra i segnali di ingresso.
Lamplificatore differenziale ideale, per definizione, deve amplificare solo il
modo differenziale e quindi ha Ad molto grande e AC nullo, in modo da non
amplificare la componente di modo comune dei segnali in ingresso ma piuttosto
annullarla. Al limite si vorrebbe che luscita di un amplificatore differenziale Vu
sia solo funzione di vd :
Ad =

Vu = Ad vd
26

V
V1

2
VC

V2

(a)

V
V1

vd

0
V2

6
(b)

Figura 1.17: Modo comune (a) e modo differenziale (b) di una coppia di segnali
sinusoidali V1 e V2 . Si osservino i valori in corrispondenza dei massimi, minimi
e zeri dei segnali.

27

Tuttavia, lespressione completa della combinazione lineare dei due modi


sar riscrivibile come segue introducendo il rapporto tra le amplificazioni dei
due modi:


AC VC
Vu = Ad vd 1 +
Ad vd

Questo significa che tanto pi il termine di guadagno di modo comune, AC ,


elevato rispetto al guadagno utile Ad , tanto pi si avranno errori rispetto al
funzionamento ideale del dispositivo differenziale.
Al fine di determinare la bont di un amplificatore di questo tipo, si introduce un parametro fondamentale, in grado di quantificare lerrore commesso a
causa dellamplificazione di modo comune. Questo parametro chiamato CMRR
(Common Mode Rejection Ratio), ed definibile come:




Ad
Ad


= 20 log10
(CMRR)dB ,
AC dB
AC
Pi il CMRR elevato, migliore sar lo stadio differenziale realizzato.
Come qualunque altro circuito attivo, lo stadio differenziale deve essere alimentato; dallalimentazione dipenderanno la dinamica di ingresso di modo comune e la dinamica di ingresso di modo differenziale. Cosa sono queste dinamiche? Come tutti gli amplificatori, il dispositivo funziona bene se in stato
di linearit. I segnali di ingresso dunque devono rientrare in precisi limiti di
tensione per garantire il funzionamento in linearit dei transistori. Questi limiti saranno chiariti analizzando la struttura interna del sistema, per adesso
basti sapere qualitativamente che in particolare non devono essere applicati agli
ingressi:

segnali con modo comune tale da portare in interdizione o in saturazione


i transistori di ingresso o, a causa dellamplificazione di modo comune del
sistema, portare fuori linearit gli stadi successivi; la dinamica di modo
comune dunque lintervallo di ampiezze del modo comune tale per cui nei
dispositivi attivi contenuti allinterno dellamplificatore non intervengano
fenomeni di non linearit;
segnali con modo differenziale in grado di far raggiungere alluscita valori
di tensione eccessivamente elevati, tali far intervenire fenomeni di non
linearit nei dispositivi interni allamplificatore; lintervallo di valori che il
modo differenziale pu assumere detto dinamica di modo differenziale.
Le due dinamiche di ingresso appena esposte sono connesse alla tensione
di alimentazione dello stadio differenziale. Per quanto riguarda la dinamica di
ingresso differenziale, non avremo grossi problemi, dal momento che, di solito,
lamplificatore differenziale utilizzato per piccoli segnali e in un sistema
retroazionato, in cui il segnale differenziale vd mantenuto circa nullo dalla rete
di retroazione.
Pi attenzione occorre porre alla dinamica dingresso di modo comune: prendendo ad esempio il voltage follower di figura 1.6, si nota che la tensione dingresso di modo comune equivale praticamente al segnale Vi , perch Vi applicato
al morsetto non invertente e la reazione fa s che allincirca la stessa tensione
sia applicata anche al morsetto invertente dellamplificatore. I limiti entro cui
28

potr variare il segnale dingresso allora sono dettati proprio dalla dinamica di
ingresso di modo comune.
Da questo punto di vista lamplificatore invertente non ha limitazioni dalla
dinamica di ingresso di modo comune in quanto la tensione dingresso viene
convertita in corrente (entrambi i terminali di ingresso si trovano a 0 V reali o
virtuali) e quindi i limiti del circuito sono dettati solo dalla dinamica duscita.

1.3.2

Amplificatore differenziale a BJT


+VAL

RC

RC

V1

V2
I1

I2
VBE2

VBE1
IO
VAL

Figura 1.18: Amplificatore differenziale a BJT.


In fig. 1.18 rappresentato lo schema dellamplificatore differenziale a transistor bipolari. Date in ingresso ai morsetti dellamplificatore due tensioni V1 e
V2 , si nota che la tensione differenziale pari alla differenza delle tensioni di
giunzione base-emettitore dei due transistori:
vd = VBE1 VBE2

possibile ricavare le VBE dalle equazioni di funzionamento dei BJT che le


mettono in relazione le correnti I1 e I2 .
I1 = IS1 eVBE1 /VT
I2 = IS2 eVBE2 /VT
Ipotizzando al solito di costruire questo stadio su di un circuito integrato,
possiamo supporre che i due transistor abbiano la stessa area di giunzione e che
siano alla stessa temperatura. Di conseguenza le correnti inverse di saturazione possono essere considerate uguali; da ci, calcoliamo il rapporto delle due
correnti I1 e I2 , come:
IS
I1
= 1 e(VBE1 VBE2 )/VT = e(VBE1 VBE2 )/VT
I2
IS2

29

In questa relazione possibile introdurre il modo differenziale vd = VBE1


VBE2 e scrivere la corrente di emettitore di T1 in funzione di quella dellemettitore di T2 .
I1 = I2 evd /VT

Osserviamo ancora la topologia del circuito: i due emettitori sono collegati


a un generatore indipendente di corrente, IO ; si pu dunque scrivere, usando la
legge di Kirchhoff dei nodi, che:
IO = I1 + I2


IO = I2 1 + evd /VT = I2 =

IO
1 + evd /VT

IO evd /VT
1 + evd /VT
Studiamo ora graficamente queste funzioni, analizzandone in particolare gli
andamenti asintotici e nellintorno dellorigine (figura 1.19).
I1 =

I1,2

I1
I2

0.8

0.6

0.4

0.2

vd /VT

Figura 1.19: Grafico delle correnti dello stadio differenziale al variare del segnale
di modo differenziale.
Vediamo, facilmente, che:
lim I1 = 0

lim I1 = IO

vd

vd +

lim I2 = IO

lim I2 = 0

vd

vd +

30

IO
2
La zona in cui entrambe le correnti sono attive molto ridotta (dal momento
che, in un intorno dellorigine, lesponenziale presenta un andamento crescente molto accentuato); si pu stimare che inoltre le curve siano, in un intorno
dellorigine, linearizzabili, e ossia approssimabili con le rette tangenti, per:
I1 (0) = I2 (0) =

vd [VT ; VT ]

La tensione differenziale dellingresso del circuito deve essere piccola, al fine


di poter utilizzare un modello lineare; la cosa comunque, come gi detto, non
ci causa problemi, dal momento che lamplificazione totale di un amplificatore
operazionale molto elevata e il segnale dingresso dello stadio differenziale
necessariamente molto piccolo.
Qual il guadagno in corrente dello stadio, considerando valida la linearizzazione in un intorno di vd = 0 ? Sappiamo che, sviluppando in serie e troncando
al primo ordine, si ottiene:

IO
I1
IO
I1 =
+
+ gm0 vd
I1

2
vd
2
vd =0

Da qui:

IO
gm0 vd
2
Il termine gm0 una transconduttanza, che rappresenta il fattore di proporzionalit tra ingresso in tensione vd ed uscita in corrente dellamplificatore;
Cerchiamo di quantificare il termine I1 IO /2:
I2 = IO I1

I1
I1

I1 I2
IO
=
2
2

IO
IO evd /VT 1
=
2
2 evd /VT + 1

Ma, ricordando la definizione di tangente iperbolica3 , si pu scrivere che:





IO
vd
I1 =
1 + tanh
2
2VT

Vogliamo approssimare la tangente iperbolica nellorigine con un termine


lineare. Lo sviluppo in serie della tangente iperbolica in questo intorno :
x3
2
+ x5
3
15
Quindi nellintorno di vd = 0 si pu scrivere:
tanh(x) = x

tanh(x) =

ex ex
e2x 1
1 e2x
= 2x
=
x
x
e +e
e +1
1 + e2x

31

I1



IO
vd
IO
IO
1+
=
vd
+
2
2VT
2
4VT

Da qua, mediante confronto con la precedente espressione di I1 , si ottiene il


valore di gm0 . Ragionando su un singolo transistore della coppia (alimentato da
met di IO ) si pu introdurre il corrispondente parametro gm 4 .
gm0 =

1 IO /2
1
IO
=
= gm
4VT
2 VT
2

Amplificazione di modo differenziale Simboleggiando con RC i carichi


(supposti identici) dei collettori dei transistori della coppia differenziale, possibile calcolare la tensione differenziale di uscita, cio quella che si potrebbe
prelevare tra i due collettori dello stadio (ognuno caricato con una RC ).


IO
+ gm0 vd
vc1 = RC Ic1 = RC
2


IO
vc2 = RC Ic2 = RC
gm0 vd
2
vc1 vc2 = 2RC gm0 vd
Ad,12 = 2RC gm0

Questa la tensione di uscita differenziale che possibile prelevare tra i due


collettori. Se si prelevasse la tensione solo sul collettore di uno dei due transistori
il guadagno sarebbe dimezzato.
Amplificazione di modo comune La corrente prodotta dal generatore ideale di corrente posto sugli emettitori della coppia differenziale indipendente
dalla tensione ai suoi capi. In altre parole, presenta ammettenza nulla (circuito
aperto) nel modello di piccolo segnale.
In realt, come generatore di corrente si utilizza normalmente uno specchio
di corrente. Per calcolare il guadagno di modo comune occorre allora modellare lo stadio differenziale utilizzando un generatore con una resistenza ro in
parallelo(fig. 1.20), ricordando quanto gi osservato nel paragrafo 1.2.1.
Dato in ingresso ad entrambi i morsetti uno stesso segnale di modo comune
VC , potremo valutare lamplificazione di modo comune dello stadio. La corrente

IO
data dalla somma di IO e della corrente che scorre nella resistenza ro che
tiene conto delle non idealit del generatore; si avr che:
VC VBE
ro
Nel modello di piccolo segnale presente ro sugli emettitori. Dato che il
circuito idealmente simmetrico e presenta lo stesso ingresso, si pu immaginare
di spezzarlo in due dividendo la ro in una coppia di resistenze poste in parallelo,
che insieme siano equivalenti a ro , quindi pari ognuna a 2ro .
Se la tensione di uscita viene prelevata tra i due collettori, il modo comune
in uscita viene eliminato (almeno idealmente) perch entrambi i terminali si

IO
= IO +

4 La transconduttanza di un transistore bipolare g


m pari al rapporto tra la corrente di
polarizzazione e la tensione equivalente della temperatura VT .

32

vC

vC
I1

I2

VBE1

vA

VBE2

rO

IO

IO

Figura 1.20: Schema dello stadio differenziale con generatore reale di corrente.
trovano allo stesso potenziale e quindi la differenza nulla. Invece se luscita
viene prelevata tra uno solo dei collettori e lo 0 V di riferimento, il modo comune
VC viene amplificato.
Relativamente al modo comune, ognuno dei due transistor della coppia differenziale forma uno stadio di amplificazione a emettitore comune, dato che tale
tensione entra nella base e luscita prelevata sul collettore. Lamplificazione
del modo comune pari a

vc1 = VC

1
RC
RC
RC

RC = AC =
ZiB
( + 1)2ro + r
( + 1)2ro
2ro

Quindi AC , che vorremmo fosse nulla, dipende dalla resistenza di uscita del
generatore di corrente che polarizza lo stadio differenziale. Esso dovrebbe essere
il pi ideale possibile (ro ) per ridurre AC .
Per valutare la bont dello stadio differenziale con uscita prelevata su un
solo collettore, valutiamo il CMRR facendo il rapporto tra lamplificazione
differenziale e di modo comune in dB.






RC gm0
Ad


= 20 log gm0 ro

=
20
log
CMMR = 20 log
RC /(2ro )
AC
2

Il modello utilizzato molto semplice perch non tiene conto di alcuna asimmetria del sistema: sufficiente una piccola differenza tra le resistenze viste come
carico dai due collettori affinch le amplificazioni dovute ai due transistori della
coppia siano diverse luna dallaltra e si abbia AC 6= 0 anche nel caso che luscita
sia prelevata in modo differenziale tra i due collettori. La stessa osservazione si
pu ripetere ragionando sul dei transistor.

33

VAL

RD

V1

RD

I1
M1

I2
M2

V2

VGS1

VGS2
I0
VAL

Figura 1.21: Stadio differenziale MOS.

1.3.3

Amplificatore differenziale a MOSFET

Come per lo specchio di corrente, possibile realizzare un amplificatore differenziale anche a partire da transistori di tipo MOS, utilizzando una topologia
analoga al circuito a BJT. Lo schema di riferimento visibile in fig. 1.21.
Il comportamento del circuito assomiglia a quello del differenziale a BJT,
con limportante differenza di non assorbire corrente continua dagli ingressi.
Si ha:
vd = V1 V2 = VGS1 VGS2

Quando vd = 0, se i due transistori sono uguali, la corrente che scorre nei


due drain uguale, quindi I1 = I2 = I0 /2, cos come sono, per definizione, uguali le due VGS . Chiamiamo VGS0 la tensione Gate-Source in queste condizioni.
Possiamo allora esprimere V1 e V2 in funzione di VGS0 e vd :

V1 = VGS0 + vd /2
V2 = VGS0 vd /2
Supponiamo inoltre che i valori di V1 , V2 , I0 , VAL e RD siano tali da portare
i transistori a lavorare in zona di saturazione di canale. Possiamo allora trovare
il valore di VGS0 risolvendo lequazione seguente:
I0
2
dove kn e Vtn assumono lo stesso valore introdotto nella sezione 1.2.2.
Il legame tra I1 e vd non lineare, dipendendo dallequazione:
I1 = kn (VGS0 Vtn )2 =

vd
Vtn )2
2
ma pu essere linearizzato nellintorno di vd = 0 introducendo una transconduttanza gm0 , analogamente a quanto fatto per il differenziale a BJT.
I1 = kn (VGS0 +

34

I1 I0 /2 + gm0 vd
I2 I0 /2 gm0 vd

Per ottenere il valore di gm0 occorre derivare lespressione di I1 .




I1
= kn (VGS0 Vtn )
gm0 =
vd vd =0
Confrontando questa espressione con leguaglianza trovata sopra per I0 /2, si ha:
gm0 =
vd .

I0
1
2 (VGS0 Vtn )

Anche in questo caso, le correnti I1 e I2 saturano a 0 o I0 per ampi valori di

1.4

Schema semplificato di un amplificatore operazionale

Dopo avere analizzato il funzionamento dello specchio di corrente e dello stadio


differenziale, possiamo costruire lo schema base dellamplificatore operazionale.
In questo modo sar possibile comprenderne il principio di funzionamento interno (limiti di dinamica, problemi di scostamento dal modello ideale) e quindi
utilizzarlo in modo pi consapevole nel progetto di circuiti che precedentemente
sono stati analizzati pensando allA.O. come ad una scatola nera.
Lo schema presentato in fig. 1.22.
Analizziamo nel dettaglio questo schema, giustificando la presenza di ciascun elemento ed il suo ruolo nel circuito complessivo, le sue caratteristiche e
prestazioni rispetto ad altre soluzioni.
Alimentazione Il circuito in esame deve essere alimentato con una coppia
di tensioni simmetriche pari a VAL . Esistono amplificatori operazionali adatti
ad operare con una sola tensione di alimentazione positiva (monoalimentazione) riferita a 0 V. Non studieremo i dettagli circuitali di questi integrati, ma
discuteremo in seguito quali accorgimenti utilizzare in presenza di singola alimentazione. In questa descrizione si supporr di usare tensioni simmetriche, per
evidenziando il fatto che non strettamente necessario che tensione positiva e
negativa abbiano lo stesso valore in modulo.
Specchio di polarizzazione Lo stadio differenziale (T1 , T2 ) necessita per la
sua polarizzazione di un generatore di corrente il pi ideale possibile. Perci si
introduce la coppia di transistori (T3 , T4 ) che realizzano uno specchio di corrente.
Nel nostro schema semplificato la corrente di riferimento di questo specchio
viene prodotta tramite una resistenza RM collegata a +VAl . La scelta di una
resistenza non sempre la migliore, in quanto, rispetto a circuiti pi complicati,
peggiora la reiezione alle variazioni della tensione di alimentazione (PSRR).

35

+VAL

T5

RM

T8

T6
T7

IB7
I1

I2
OUT

IN1

T1

T2

IN2

T4

T9

T3

VAL
Figura 1.22: Modello circuitale di un semplice amplificatore operazionale.
Amplificatore differenziale Lo stadio differenziale (composto da T1 e T2 )
il cuore dellingresso delloperazionale. Un problema che non ci eravamo posti
nella trattazione appena fatta di questo circuito era relativo alla dinamica di
modo comune. Se si torna alle formule viste nel paragrafo 1.3.2 e allo schema
della relativa figura 1.18, si nota che il guadagno di tensione dello stadio
direttamente proporzionale al valore della resistenza di carico RC . Si vorrebbe
dunque avere RC pi alta possibile per ottimizzare il guadagno. Se per si
considera che cosa succede quando vd = 0, si nota che la tensione che si trova
sui collettori vale Vc1 = VAL Rc1 I0 /2. Perch lo stadio funzioni in linearit
occorre che la tesnione sulla base sia pi bassa di quella sul collettore, quindi
pi RC grande, pi si riduce la dinamica di ingresso.
Un secondo problema che da un lato si vorrebbe prelevare unuscita di
tipo differenziale per massimizzare il guadagno dello stadio, dallaltro il resto
del circuito pi semplice se si usa una configurazione di tipo single-ended.
Si sostituiscono allora le due resistenze di collettore con un circuito pi
complicato chiamato carico attivo. Mediante questo circuito si ottiene unuscita differenziale in corrente piuttosto che una differenza di tensioni tra i due
collettori.
Carico attivo Il carico attivo non altro che uno specchio di corrente formato da T5 e T6 . Esso ha il duplice compito di caricare lo stadio differenziale
36

e fornire in uscita la differenza tra le correnti I1 e I2 circolanti nei collettori.


necessario che i transistor siano pnp perch la corrente di polarizzazione deve
essere entrante nella coppia differenziale.
Lo specchio di corrente permette di ottenere una buona dinamica di ingresso
di modo comune, almeno sul ramo di T1 , in quanto la tensione di collettore
allincirca fissa e pari a +VAL VEB5 . La tensione sul collettore T2 viene imposta
dallo stadio successivo. Inoltre, limpedenza vista dal collettore di T2 alta e
questo permette di avere un alto guadagno di tensione differenziale.
La corrente di riferimento dello specchio la I1 dello stadio differenziale,
quindi sul lato debole ci si ritrover una copia della stessa I1 . Nel nodo al quale
sono collegati i collettori di T2 e T6 si pu scrivere la seguente equazione dalla
quale ricavare la corrente di uscita.
I1 = I2 + IB7 = IB7 = I1 I2 = 2gm0 vd

In questo modo luscita del primo stadio di amplificazione pari alla differenza delle correnti, direttamente proporzionale al modo differenziale. Sfruttando
entrambe le correnti si ottiene anche una transconduttanza doppia.
Amplificatore di tensione In uscita dal primo stadio si deve avere un circuito in grado di guadagnare molto in tensione: lamplificatore operazionale deve
avere un guadagno differenziale di tensione elevatissimo perch devessere utilizzato in sistemi retroazionati nei quali si vuole che Ad in modo che
la funzione di trasferimento sia determinata solo dalla rete di retroazione .
Non interessa esattamente a quanto ammonti il guadagno in tensione ad anello
aperto Ad , basta che sia estremamente elevato.
Dai corsi precedenti si sa che un amplificatore a transistor bipolari che guadagna molto in tensione difficilmente ha anche impedenza duscita bassa. Sar
dunque necessario fare seguire questo stadio da un terzo che si occupi di abbassare limpedenza duscita. Un blocco che pu fornire un elevato guadagno
in tensione la coppia Darlington. Nel nostro circuito abbiamo quindi inserito
una coppia darlington formata dai transistor T7 e T8 . Si ricorda che una coppia
darlington ha prestazioni equivalenti ad un supertransistoril cui beta vale:
IC = IC7 + IC8 = IB7 7 + 8 (7 + 1)IB7

Mentre la VBE :

eq 7 8
VBE,eq = VBE,7 + VBE,8 2VBE

Come si vede nello schema iniziale, la coppia Darlington viene realizzata


mediante due pnp perch (come anche per quanto riguarda il carico attivo),
se avessimo collegato lemettitore del Darlington a VAL , la base del Darlington e luscita dello stadio differenziale sarebbero stati a VAL + 2VBE , limitando drasticamente la dinamica dingresso del sistema e rendendolo di fatto
inutilizzabile.
Con i pnp si usa come tensione di riferimento la +VAL e si allarga notevolmente la dinamica di ingresso.

37

Lo stadio Darlington ha un ottimo guadagno di corrente. Per massimizzare


il guadagno di tensione, occorre caricare il collettore con una resistenza elevata.
Per fare questo si usa come carico la resistenza di uscita di T9 , uno dei lati forti
dello specchio doppio (T3 , T4 e T9 ). Questo modo strano di prelevare luscita
funzionale alle caratteristiche di ingresso dello stadio successivo, il cui compito,
come gi accennato, quello di abbassare limpedenza di uscita dellamplificatore. Nel paragrafo successivo studieremo le caratteristiche di questo circuito,
che nella figura 1.22 considerato solo a livello di blocco logico.
Come stato sottolineato precedentemente, non molto importante sapere quanto il guadagno complessivo dellamplificatore operazionale ad anello
aperto. sufficiente garantire che tale guadagno sia molto elevato in modo da
poterlo approssimare come infinito.

1.5

Stadi di Potenza a Transistori Bipolari

Un elemento fondamentale degli amplificatori operazionali, ma anche di molti


altri circuiti elettronici, lo stadio di potenza. Si tratta di un circuito attivo che
amplifica la potenza del segnale in modo da alimentare correttamente il carico.
Gli amplificatori necessitano di una sorgente da cui attingere la potenza da
aggiungere ai segnali di ingresso. Lalimentazione del circuito fornisce questa
energia. Il rendimento di un circuito dato dal rapporto tra la potenza assorbita dallalimentazione Pa e quella effettivamente trasferita al segnale prodotto
in uscita Pu , mentre la differenza Pd dissipata sotto forma di calore. Questa
dissipazione andrebbe ovviamente minimizzata.
=

Pu
Pu
=
<1
Pa
Pu + Pd

Il funzionamento regolare degli amplificatori di potenza limitato ad un


certo intervallo di valori di tensione, corrente e potenza; anche questo aspetto
deve essere descritto e analizzato con attenzione per non rischiare di utilizzare
questi sistemi fuori dalle loro corrette condizioni di operativit.
Oltre al rendimento ed unelevata dinamica del segnale in uscita, un altro
parametro fondamentale per quanto riguarda uno stadio di amplificazione una
bassa impedenza di uscita, in modo che tutto il segnale amplificato possa essere
trasmesso agli utilizzatori che seguono lamplificatore senza ulteriori perdite.
Cominceremo con lintrodurre i BJT di potenza, presenteremo poi stadi di
amplificazione di potenza, basati sullidea di mantenere il livello di tensione di
uscita pressoch pari a quello di ingresso e amplificare esclusivamente la corrente.

1.5.1

Transistori bipolari di potenza

Per poter sostenere tensioni e correnti elevate corrispondenti a potenze nellordine di alcuni watt o decine di watt, i BJT devono essere realizzati con dimensioni,
strutture e tecniche differenti rispetto a quelle impiegate per i transistori bipolari
che sono stati considerati fino a questo punto della trattazione (quelli chiamati
di segnale).
I transistori di potenza non trovano solo applicazione negli amplificatori ma
anche nei cosiddetti circuiti riconducibili al settore dellelettronica di poten-

38

MAXIMUM POWER DISSIPATION


vs
CASE TEMPERATURE

Ptot - Maximum Power Dissipation - W

50

40

30

20

10

0
0

25

50

75

100

125

150

TC - Case Temperature - C

Figura 1.23: Andamento della potenza dissipabile in funzione della temperatura


del contenitore. Esempio dal data sheet del TIP31C
za: interruttori e sistemi di controllo di reti elettriche, alimentazione e apparati
a motore.
Tensioni e correnti elevate producono potenze elevate che vengono dissipate
sotto forma di calore e quindi portano ad un aumento della temperatura di
giunzione TJ . Affinch il dispositivo non subisca danni irreparabili, necessario
che la TJ rimanga comunque al di sotto di un certo valore simboleggiato con
TJmax compreso solitamente tra 150 C e 200 C.
Resistenza termica Ipotizzando che la temperatura ambiente nella quale il
transistore si trova ad operare sia TA , se esso deve dissipare una potenza PD
allora la temperatura di giunzione subisce un incremento TJ direttamente
proporzionale a PD .
TJ = TJ TA = JA PD

La costante di proporzionalit JA prende il nome di resistenza termica e corrisponde allincremento di temperatura dovuto alla dissipazione di 1 W: pertanto
si misura in C/W. Per poter dissipare una grande potenza senza incrementare
molto la temperatura occorre avere la resistenza termica pi bassa possibile.
La resistenza termica tra giunzione ed ambiente anche definibile come il
rapporto tra il massimo incremento di temperatura a partire da TA0 e la massima
potenza dissipabile a tale temperatura PD0 . Allora ad una temperatura ambiente
qualsiasi TA possibile dissipare al massimo PDmax .

39

JA =

TJmax TA0
PD0

PDmax =

TJmax TA
JA

Il parametro JA scomponibile in alcuni contributi che si sommano e singolarmente rappresentano la resistenza termica tra giunzione e contenitore JC
e tra contenitore ed ambiente CA . Questultima eventualmente pu essere ulteriormente scomposta in resistenza tra contenitore e dissipatore (heat sink) CS
e tra dissipatore ed ambiente SA .
Il progettista pu agire su alcuni di questi parametri per aumentare la possibilit di dissipare potenza dei transistori che maggiormente rischiano di danneggiarsi introducendo conduttori metallici nel progetto per facilitare il trasferimento di calore allambiente mediante fenomeni di irraggiamento e convezione. Introducendo questi apparati aggiuntivi si cambia la resistenza termica
complessiva, passando ovviamente ad una di valore pi piccolo.
Il dissipatore infinito un sistema ideale che caratterizzato da CA = 0
e quindi impone TC = TA , riducendo la resistenza termica complessiva al solo
contributo JC e rappresenta la massima potenza dissipabile dal dispositivo ad
una certa temperatura.
I produttori dei transistori forniscono un grafico come quello riportato in
figura 1.23. Esso riporta la massima potenza dissipabile dal dispositivo in corrispondenza della temperatura del contenitore. Per TC < TC0 = 25 C dissipabile una potenza PD0 mentre al crescere della temperatura PDmax decresce
linearmente fino ad annullarsi quando TC = TJmax .
Parametri BJT di potenza I transistori bipolari di potenza hanno dimensioni differenti da quelli di segnale e perci anche parametri tipici differenti.
interessante osservare la forma della Safe Operating Area (fig. 1.24), luogo dei punti del piano VCE /IC della caratteristica del BJT che rappresentano
degli stati di funzionamento regolare. Allesterno della curva tensione-corrente
il dispositivo pu restare danneggiato irrimediabilmente. La SOA pu essere
disegnata su assi lineari o logaritmici (scelta standard per i data sheet).
Allesponente dellespressione esponenziale che rappresenta la dipendenza
della IC dalla VBE compare un fattore correttivo = 2 al denominatore
per correnti elevate, come accade per i diodi.
Il dei BJT di potenza pi basso di quelli di segnale, essendo solitamente
nellordine delle decine.
La resistenza differenziale che modellizza la giunzione base-emettitore
nellordine di pochi , invece la resistenza serie della base non trascurabile.
La massima corrente di collettore sopportabile ICmax nellordine delle decine di ampre, mentre la massima tensione BVCEO normalmente compresa tra 50 V e 500 V, oltre ai quali la giunzione base-collettore polarizzata
inversamente entra in breakdown, che spesso ne causa la rottura.
Le due iperboli indicate con 1 e 2 nel grafico della SOA (rappresentate da
segmenti rettilinei a causa degli assi logaritmici usati nellesempio) derivano rispettivamente da: il limite di potenza dissipabile alla temperatura
40

MAXIMUM FORWARD-BIAS
SAFE OPERATING AREA

IC - Collector Current - A

100

DC Operation

10

IC MAX

10

2
01

VBV CEO
001
10

10

100

1000

VCE - Collector-Emitter Voltage - V

Figura 1.24: Safe Operating Area. Esempio dal data sheet del TIP31C
considerata (VCE IC = PDmax ) e dal limite di breakdown secondario causato dalle disuniformit della densit di corrente attraverso la giunzione
(IC (VCE ) = cost.).
Infine, i transistori bipolari di potenza sono distinguibili dagli altri a causa
del contenitore, studiato per dissipare agevolmente calore come stato discusso
precedentemente.

1.5.2

Classi di potenza

Esistono diverse soluzioni circuitali per realizzare amplificatori di potenza. Le


caratteristiche degli amplificatori risultanti dipendono da alcuni paramteri progettuali, comuni a soluzioni diverse. Riferendosi a segnali di ingresso di tipo
sinusoidale e alla configurazione dello o degli elementi finali di potenza, sono
allora definite le seguenti classi:
Classe A: un solo elemento di potenza, in cui scorre corrente per lintero
ciclo del segnale sinusoidale (angolo di conduzione: 360 ).
Classe B: due elementi di potenza, entrambi conducono alternativamente
per un semiperiodo del segnale (angolo di conduzione: 180 ).
Classe AB: due elementi di potenza, entrambi conducono per pi di un
semiperiodo del segnale (angolo di conduzione: > 180 ). In questo caso ci
sono degli istanti in cui entrambi gli elementi sono in conduzione.
41

Classe C: un elemento di potenza, che conduce per alcuni tratti del periodo
del segnale (angolo di conduzione: < 360 ).
Le classi utilizzate in banda audio sono le prime tre, mentre lelevata distorsione della classe C ne limita luso in circuiti a radiofrequenza. Sono poi definite
altre classi di amplificatori, che prevedono o luso di tecnologie a commutazione
(classi D, E), di circuiti risonanti (classi E, F) o variazioni della tensione di
alimentazione in funzione del livello del segnale (classi G e H).
Nel seguito ci occuperemo delle classi A, B e AB.

1.5.3

Classe A
VAL

RB1
Rs

Cs
T1

RB2

vs

ZL

vu

Figura 1.25: Stadio amplificatore di potenza a collettore comune.


Qualunque transistor collegato a emettitore comune o collettore comune, se
propriamente polarizzato, pu essere utilizzato come amplificatore in classe A.
Se si considera ad esempio lo schema di fig. 1.25, schema base a collettore comune
e singola alimentazione, occorre dimensionare correttamente le resistenze RB1 e
RB2 per assicurare che, dato un segnale vs di una certa ampiezza, il transistor
resti in conduzione per lintero periodo. Nel carico ZL scorrer sia la corrente
dovuta al segnale, sia quella di polarizzazione. Qualora non si potesse far scorrere
corrente continua nel carico, si dovrebbe separare il percorso di polarizzazione
e segnale mediante un condensatore, a scapito del rendimento del sistema.
Il rendimento comunque il problema pi grosso degli amplificatori in classe
A. Per calcolare i limiti di rendimento di questa configurazione, utilizziamo uno
schema leggermente diverso da quello visto sopra, in cui possibile separare pi
chiaramente i contributi di polarizzazione e segnale. I risultati che otterremo per
quanto riguarda il rendimento sono applicabili a tutti gli amplificatori in classe
A.
Lo schema di riferimento visibile in fig. 1.26. Analizzando il circuito si
vede che il guadagno di tensione circa 1, in quanto la tensione sul carico vale
VL = vs VBE . Il guadagno di corrente elevato e limpedenza duscita bassa.
Queste sono le caratteristiche tipiche di un amplificatore di potenza.

42

+VAL

T1
IL
vs
RL
I0

VAL
Figura 1.26: Amplificatore in classe A con doppia alimentazione.
importante calcolare i limiti della dinamica duscita. Il limite superiore
dettato dalla necessit di avere il transistor in linearit. Possiamo quindi dire
che il segnale dingresso deve essere vs VAL . Se la tensione di alimentazione
VAL >> VBE possiamo dire che VLM AX
= VAL . Per il limite inferiore, occorre
notare che IL = IE I0 . Poich IE 0, si ha IL I0 , quindi VL /RL I0 .
Se vogliamo una dinamica duscita simmetrica, allora sufficiente scegliere I0 =
VAL /RL . In questo modo si ha VAL VL VAL .
La transcaratteristica del circuito riportata in fig. 1.27. Il segnale duscita
traslato rispetto allingresso di una quantit pari alla VB E del transistor. Nel
seguito trascureremo questa traslazione, che pu essere facilmente compensata.
Un metodo molto efficace per compensare la traslazione riportato in fig. 1.28.
Analizziamo ora il rendimento del circuito applicando allingresso un segnale
di tipo sinusoidale. Per quantificare il rendimento occorre calcolare la potenza
sul carico PL e quella assorbita dallalimentazione PAL . Landamento del segnale
sul carico sar del tipo IL = Ip sin(t), Ip = Vp /RL , dove Ip e Vp rappresentano
il valore di picco della corrente e della tensione sul carico,.
La corrente assorbita dallalimentazione ha due contributi: quello dovuto al
ramo positivo, +VAL , pari alla corrente di collettore IC del transistor, mentre
quello dovuto al ramo negativo dovuto alla corrente costante di polarizzazione
I0 .
Per la potenza si ha:
PAL+

1
=
T

VAL IC dt

IC = I0 + Ip sin(t)

43

VL
VAL VBE

VBE

+VAL

vs

I0 RL
Figura 1.27: Transcaratteristica dellamplificatore.

PAL+ =

VAL
T

[I0 + Ip sin(t)] dt =


T
= VAL I0 + VAL Ip cos(t)|0
0

= VAL I0

Si sfruttato il fatto che un segnale sinusoidale a media nulla ha integrale nullo sul periodo di oscillazione. Il ramo negativo ha contributo pari
a PAL = VAL I0 , quindi la potenza totale assorbita dallalimentazione vale:
PAL = 2VAL I0 . Se si sceglie I0 = VAL /RL , per massimizzare la dinamica di
tensione di uscita, si ha infine:
2
2VAL
RL
Rimane da calcolare la potenza (utile) del segnale sul carico PL .

PAL =

PL =
=
=
=
=

Z
1 T
RL (Ip sin(t))2 dt =
T 0
Z
Ip2 RL T
sin2 (t)dt =
T
0
Ip2 RL T
=
T
2
2
Ip RL
=
2
Vp2
2RL
44

+VAL

T1

IL

vs

RL
I0

VAL
Figura 1.28: Amplificatore in classe A con recupero della VBE

= =

Vp2
Vp2
PL
RL
=

=
2
2
PAL
2RL 2VAL
4VAL

Dal momento che la massima ampiezza di picco che pu essere associata


al segnale sinusoidale pari alla massima dinamica di picco di uscita, VAL ,
possibile calcolare il massimo rendimento.
1
= 25%
4
Il rendimento massimo, che si ottiene sfruttando tutta la dinamica, estremamente basso, dato che per ottenere un segnale di 10 W di potenza vengono
dissipati in calore ben 30 W che hanno il solo risultato di aumentare la temperatura del dispositivo. Altra osservazione che la potenza assorbita dallalimentazione non dipende dallampiezza del segnale, dunque un amplificatore che
potrebbe gestire in uscita un segnale da 100 W dissipa 300 W anche quando il
segnale duscita vale soltanto 1 W o quando il segnale assente del tutto.
=

1.5.4

Classe B

Il tipico amplificatore a simmetrica complementare di classe B riportato in


fig.1.29 e rispetto a quello di classe A ha il vantaggio di condurre, amplificare e
dissipare potenza solo quando il segnale in ingresso non circa nullo.
Concettualmente si pu immaginare di ricavarlo da uno stadio di classe A
che abbia un punto di lavoro a riposo con tensione nulla (ad esempio eliminando
il generatore di corrente I0 nello schema di figura 1.26): esso amplificherebbe
solo la semionda positiva di un segnale sinusoidale in ingresso perch il transistore rimarrebbe interdetto per tensioni di ingresso negative. Dualmente, uno

45

+VAL

T1

IL
T2
vs

RL

VAL
Figura 1.29: Schema base di amplificatore in classe B.
stadio realizzato con la stessa tecnica ma con un pnp, collegato al polo negativo
dellalimentazione, amplificherebbe solo le semionde negative.
Il circuito in classe B mette insieme il funzionamento dei due amplificatori
complementari con punto di funzionamento a riposo pari al riferimento di 0 V.
Quando il segnale di ingresso, Vi , positivo, il transistore T1 in zona di conduzione, mentre il transistore T2 in zona di interdizione; dualmente, quando
Vi negativo, T1 interdetto e T2 conduce.
Questo tipo di sistema di amplificazione funziona in classe B, proprio perch
solo uno dei due transistori conduce, mentre laltro rimane interdetto. Ognuno
dei transistori si comporta di fatto come in uno stadio a collettore comune, e il
risultato finale, dallesterno, quello di vedere un solo emitter follower: i due
stadi, separati, si dividono i compiti, dal momento che uno si occupa del solo
segnale positivo, laltro del solo segnale negativo. Si riducono notevolmente gli
sprechi di corrente, dal momento che lunica corrente richiesta dallalimentazione
quella necessaria per pilotare il carico del sistema di amplificazione (mantenere
il segnale sinusoidale in uscita).
Le equazioni di funzionamento dei due sono le seguenti:

Vu,npn = Vi VBE
Vu,pnp = Vi + VEB

Le VBE,on sono state al solito supposte uguali, pensando di trovarci su di un


integrato. Finch Vi VBE,on > 0, la tensione del segnale sar sufficientemente
alta da polarizzare il transistore npn, questo sar in zona lineare e amplificher;
quando Vi + VBE,on < 0 il pnp si occuper di generare il segnale di uscita. il
grafico della transcaratteristica riportato in fig. 1.30.
Distorsione di Crossover
Il fatto che la tensione di ingresso debba superare la soglia della VBE,on per essere
amplificata da uno dei due transistori un problema perch quando VBE,on <
Vi < +VBE,on il segnale non viene amplificato e anzi luscita rimane nulla. La
46

VL
VAL VBE

VAL

VBE

+VAL

vs

VAL + VEB
Figura 1.30: Transcaratteristica dellamplificatore in classe B.
forma donda amplificata da uno stadio del genere dunque sar simile a quella
in figura 1.31.
Questo fenomeno detto distorsione di crossover e dipende dal fatto che
i transistori non sono sempre in condizioni di condurre. Quando rimangono
entrambi interdetti provocano una distorsione (apprezzabile) del segnale, non
riproducendo in uscita una porzione di esso.
Si pu ridurre il crossover mantenendo il sistema in classe B, se si modifica il
circuito in modo simile a quanto fatto nellamplificatore in classe A con doppia
alimentazione (fig. 1.28). Lo schema corrispondente riportato in figura 1.32.
Lamplificatore operazionale cercher di mantenere nullo il segnale differenziale
di ingresso: per ottenere ci, quando il segnale duscita attraversa lo zero, lamplificatore operazionale genera sulla propria uscita uno scalino di ampiezza pari
a 2VBE che compensa la zona morta della coppia di transistor. La distorsione
non eliminata completamente a causa del limite di slew-rate dellop-amp, di
cui parleremo in seguito.
Rendimento
Abbiamo gi notato che rispetto allamplificatore in classe A ci dovrebbe essere
un miglioramento nel rendimento perch non c pi il contributo della corrente
di polarizzazione: tutta la corrente assorbita dallalimentatore scorre nel carico.
Vogliamo ora quantificare il rendimento di questo stadio.
Consideriamo come al solito un segnale di uscita di tipo sinusoidale con
corrente di picco Ip e corrispondente tensione di picco Vp , Ip = Vp /RL , IL =
Ip sin(t). Nel semiperiodo positivo della sinusoide condurr il transistor T1 e la
sua corrente di collettore IC1 sar circa pari alla corrente nel carico (trascuriamo
il contributo di IB1 , che non significativo ai fini della potenza). Ma la corrente
IC1 anche pari alla corrente assorbita dal ramo positivo dellalimentazione.

47

0.5

0.5

1
5

10

15

Figura 1.31: Distorsione di crossover sulla forma donda amplificata.


Possiamo calcolare la potenza media assorbita dal ramo positivo dellalimentazione integrando la corrente IC1 su un periodo del segnale.
1
T

PAL+ =

PAL+

VAL
=
T

VAL IC1 dt

T /2

Ip sin(t) dt =


1 1
T /2
cos(t)|0

T
1 T
= VAL Ip
2
T 2
VAL Ip
=

= VAL Ip

La potenza assorbita nel semiperiodo negativo dal ramo negativo dellalimentazione ha identico valore, per cui la potenza totale vale:
2VAL Ip

La potenza nel carico il prodotto della corrente efficace per la tensione


efficace, quindi
PAL =

PL =

Vp Ip
2

Il rendimento quindi vale:


=

PL
Vp Ip
Vp

=
=

PAL
2
2VAL Ip
VAL 4
48

+VAL

T1

IL

T2
RL

vs
VAL
Figura 1.32: Compensazione della distorsione di crossover.
Poich la dinamica duscita massima equivale allincirca alla tensione dalimentazione, in questo caso il rendimento massimo max = /4 = 0.78, cio
circa tre volte pi elevato di quanto raggiungibile con uno stadio in classe A. In
assenza di segnale non viene assorbita corrente dallalimentazione.

1.5.5

Classe AB

Per eliminare il fenomeno del crossover bisogna fornire ai due transistor due
segnali diversi, scalati ognuno di una tensione pari alla VBE del rispettivo transistor, in modo che il transistor entri in conduzione per lintero semiperiodo di
sua competenza (fig. 1.33).
Lo scalamento della tensione dingresso pu essere ottenuto in vari modi, di
cui il pi semplice tramite due diodi posti sul percorso del segnale.
Il circuito risultante non pi classificabile nella classe B dato che, per garantire lassenza della distorsione di crossover, in alcuni brevi istanti di tempo tutti
e due i transistori si trovano in stato di conduzione; perci questa configurazione
appartiene alla cosiddetta classe AB.
Polarizzazione con diodi Introducendo due diodi tra lingresso e la base si
ottiene una tensione aggiuntiva che compensa quella minima necessaria allaccensione della giunzione (fig.1.34). Aggiungere solo i diodi non basta, perch
dallingresso non si riuscirebbe a far scorrere corrente nella base dei transistor.
Occorre allora fornire in qualche modo la corrente di base. Il metodo pi semplice consiste nel collegare due resistori tra le rispettive alimentazioni e le basi
dei transistor.
Esistono altri modi di polarizzare i diodi, che consentono di ovviare ad alcuni
problemi legati alluso dei resistori. Il concetto verr sviluppato in un esempio
pratico alla fine della trattazione.

49

+VAL

T1

VBE
IL
vs

VEB
T2

RL

VAL
Figura 1.33: Schema teorico di amplificatore in classe AB.
Polarizzazione con moltiplicatore di VBE Un sistema alternativo per eliminare la zona morta della caratteristica sfrutta un transistor aggiuntivo T3 ,
nella configurazione rappresentata in figura 1.35. Trascurando la corrente di base di T3 , le resistenze R1 ed R2 si trovano collegate in serie e sono attraversate
dalla corrente IR .
Tuttavia, la caduta di tensione su R1 imposta pari alla VBE di T3 , quindi
la caduta di tensione totale tra le basi dei due transistori di potenza pari alla
VBE moltiplicata per un coefficiente legato al rapporto tra le resistenze, invece
che alle V dei diodi come nella soluzione precedente.

VB1 VB2 = IR (R1 + R2 ) =

VBE3
(R1 + R2 ) = VBE3
R1



R2
1+
R1

Il moltiplicatore di VBE permette da un lato di controllare meglio la caduta


di tensione tra le due basi, dallaltro, se il transistor T3 viene termicamente
collegato ai transistor T1 e T2 , di seguire la variazione della VBE dei transistor
di potenza con la temperatura.
Protezione dalla fuga termica
Lintroduzione dei diodi ha sicuramente eliminato il problema del crossover, ma
di fatto ne ha creati altri: non pensabile che la caduta sui due diodi compensi
esattamente la VBE dei transistor di potenza, per cui i transistor possono essere
entrambi in conduzione quando non vi segnale in ingresso.
La corrente che scorre nei transistor provoca dissipazione di potenza e quindi aumento di temperatura degli stessi. Lintensit della corrente nei transi50

+VAL

RB1
T1

D1
IL
vs

D2
T2

RL

RB2

VAL
Figura 1.34: Amplificatore in classe AB con diodi e resistori.
stor dipende dalla temperatura di giunzione. Dato che la VBEON diminuisce di
2.5 mV C1 , pi aumenta la temperatura dei transistor, pi aumenta la differenza tra la V dei diodi e la VBEON dei transistor, provocando un aumento
della corrente e quindi un ulteriore aumento della temperatura di giunzione. Si
ha cio un fenomeno di reazione positiva, che porta ad un aumento incontrollato
della temperatura degli elementi di potenza fino alla rottura degli stessi.
La soluzione a questo problema consiste nellintrodurre degli elementi che
contrastino questa reazione positiva e si oppongano allaumento di corrente. In
figura 1.36 schematizzata una semplice soluzione, consistente nellaggiunta di
due resistori sugli emettitori degli elementi di potenza.
Quali variazioni nel funzionamento del circuito sono introdotte da queste
resistenze?
Introducendo le resistenze sugli emettitori si protegge il circuito dalla fuga
termica nel seguente modo: quando la temperatura aumenta, diminuendo la VBEON dei transistor, aumenta la corrente che scorre nei transistor
ma anche quella che scorre nelle resistenze RE . Le resistenze allora contropolarizzano i BJT: dal momento che scorre su di esse una corrente
pi elevata, cade su di loro una tensione che fa aumentare la tensione di
emettitore, abbassando di fatto la differenza tra VBEON + VE e la V del
rispettivo diodo, riducendo la corrente che scorre nel transistor.
Le resistenze forniscono una prima protezione per quanto riguarda le sovracorrenti sui BJT: una corrente eccessiva in uscita fa cadere una tensione
51

+VAL

RB1
T1
IR
R1
T3

IL

R2
T2

vs

RL

RB2

VAL
Figura 1.35: Realizzazione pratica dellamplificatore di classe AB con
moltiplicatore di VBE .
elevata sulle resistenze. In questo modo, per il ramo positivo, in caso di
cortocircuito sulluscita la massima corrente che pu scorrere nel transistor T1 vale ILM AX VAL /RE1 . Questa semplice soluzione ha per delle
controindicazioni.
Il difetto di queste resistenze che aumentano limpedenza di uscita dello
stadio di amplificazione. Inoltre la caduta di tensione ai loro capi provoca
un abbassamento della dinamica di uscita. Dal momento che esse sono
comunque cos utili non possibile eliminarle ma andranno dimensionate
in modo da essere compatibili con le altre specifiche del circuito, cio in
generale molto piccole.
Protezione dai corto-circuiti
Gli stadi di potenza rappresentano normalmente luscita di un circuito elettronico. Molte volte i terminali del carico sono collegati dagli utenti del circuito,
inoltre il carico spesso la parte del sistema con affidabilit pi bassa. Lo stadio
di potenza deve avere sufficiente robustezza da sopravvivere ad eventi come un
corto circuito.
In tale situazione al circuito viene richiesta molta corrente mentre la tensione
sul carico nulla, dunque i transistor si trovano a dissipare molta potenza. Se
non si aggiungono dei dispositivi di protezione, la corrente che scorre limitata
solo dalla massima corrente erogabile dallalimentatore, rischiando la rottura
52

+VAL

RB1
T1

D1

vs

VE1

RE1

VE2

RE2

IL

D2

RL
T2

RB2

VAL
Figura 1.36: Stadio amplificatore di classe AB con resistenze di emettitore.
di uno dei componenti attivi per superamento della massima temperatura di
giunzione. Le resistenze sugli emettitori viste nel paragrafo precedente sono
in grado di limitare la corrente fornita dal circuito, ma, come notato sopra,
difficilmente possibile dimensionarli in modo da fornire una protezione efficace
ad un carico in corto circuito.
Si utilizza allora una forma di protezione attiva che deve continuare a verificare lo stato di corrente delluscita, in modo da poter fornire una sorta di segnale
di shutdown allamplificatore, come mostrato in fig. 1.37. In pratica, si misura
la corrente che scorre negli elementi attivi dello stadio di potenza mediante le
resistenze gi viste poste sugli emettitori, RE1 e RE2 . Si introduce per una
reazione positiva mediante due transistor aggiuntivi T5 e T6 .
Quando la corrente supera il valore massimo prefissato dal progettista, la caduta di tensione su RE1 o RE2 raggiunge la VBEON del rispettivo transistor T5 o
T6 . Se questi transistor entrano in conduzione, tramite il loro collettore riducono
la corrente di base del rispettivo transistor di potenza, limitando il guadagno
dello stadio ed evitando di fatto lulteriore aumento di corrente duscita.

53

+VAL

RB1
T1

T5
D1
RE1

IL

vs

RE2
D2

RL
T6

T2

RB2

VAL
Figura 1.37: classe AB con protezione da cortocircuito in uscita

54

1.6

Modelli dellA.O. reale

Conoscendo la struttura di base dellamplificatore operazionale e avendo studiato le principali topologie di stadi di potenza, possibile perfezionare lo schema
di un amplificatore operazionale introducendo in uscita uno stadio in classe AB
(fig. 1.38).
+VAL

T5

RM

T8

T6
T7

T10

IN

T1

T2

IN+

D1
RE1
OUT

RE2
D2
T11

T4

T9

T3

VAL
Figura 1.38: Schema circuitale di un amplificatore operazionale con amplificatore
di potenza di classe AB.
Questo schema dellamplificatore operazionale pi completo del precedente
ma non rispecchia ancora totalmente la struttura di un operazionale reale. Sono
infatti stati omessi ad esempio i transistor per la protezione contro i cortocircuiti
in uscita, che abbiamo studiato nel paragrafo precedente. Inoltre gli operazionali
reali sono studiati in modo da ottimizzare le prestazioni del circuito a scapito
della complessit. In ogni caso, lo schema riportato permette di comprendere i
limiti operativi degli A.O. per quanto riguarda dinamica di ingresso e uscita,
55

banda passante, slew-rate e di spiegare lesistenza di correnti e tensioni parassite


dingresso.

1.6.1

Offset di tensione e corrente

Il modello ideale dellamplificatore operazionale valido in prima approssimazione per la fase iniziale di progetto o di analisi di una vasta gamma di circuiti,
tuttavia in molti casi necessario, nelle successive fasi di progetto, tenere conto
degli scostamenti del funzionamento del componente reale da quello ideale. Tali
scostamenti sono dovuti alla struttura interna del circuito e alle tolleranze degli
elementi attivi e passivi.
Correnti di ingresso
In un amplificatore operazionale ideale le correnti entranti nei morsetti di ingresso sono nulle per definizione.
Dallo schema interno dellA.O. reale in tecnologia bipolare di fig. 1.38, si nota
che i terminali di ingresso sono collegati alle basi di due BJT disposti in modo
da formare uno stadio differenziale, le cui correnti non possono sicuramente
essere nulle: se fossero nulle, infatti, i transistori non sarebbero polarizzati e
lamplificatore non potrebbe funzionare in linearit.
Le correnti I+ e I possono essere stimate facilmente, I+ = I2 /(2 + 1) e
I = I1 /(1 + 1). Poich la corrente I0 di uscita dallo specchio costituito da
T3 e T4 generalmente bassa, dellordine di decine di microampere, si tratta di
correnti effettivamente molto basse, ma comunque mai nulle. Ne consegue che
in ogni circuito utilizzante un amplificatore operazionale devessere presente un
percorso per la corrente continua tra ciascun ingresso ed un punto collegato al
potenziale di riferimento del sistema. Non possibile collegare ad un ingresso delloperazionale solo un condensatore in serie, perch provocherebbe linterdizione
del corrispondente transistor.
Dallespressione di I+ e I si capisce subito come di fatto sia difficile che
queste correnti siano uguali tra loro, in quanto, anche se lamplificatore viene
normalmente usato con tensione differenziale dingresso molto piccola, tale per
cui le due correnti I1 e I2 siano circa pari a I0 /2, ben difficilmente 1 = 2 .
Per tenere conto delle correnti di polarizzazione in ingresso durante lo studio
di circuiti con operazionali, possibile introdurre nel modello una coppia di generatori di corrente in corrispondenza dei due terminali di ingresso IN+ e IN .
Inoltre comodo rappresentare tali correnti scomponendole in due contributi
come stato fatto per le tensioni v+ e v : si definiscono le correnti di bias e
offset, rispettivamente modo comune e differenziale delle due correnti.
Ibias :=

I+ + I
2

Iof f set := |I+ I |

Iof f set
Iof f set
I = Ibias
2
2
Nei paragrafi successivi verr spiegato come ridurre linfluenza di queste correnti allinterno dei circuiti. Infatti preferibile che il loro contributo sulluscita
sia minore possibile, o perlomeno sia trascurabile rispetto agli ingressi principali del circuito. La corrente di bias la corrente media che scorre negli ingressi,
= I+ = Ibias +

56

mentre quella di offset dipende dagli sbilanciamenti introdotti ad esempio dal


diverso dei transistor e da analoghi fattori che dipendono da come realizzato
lo stadio di ingresso delloperazionale. In generale la corrente di bias pi alta
di quella di offset ed pi facile annullarne gli effetti.
Tensione di ingresso
Un altro importante parametro che quantifica lo scostamento dal comportamento ideale legato allaltra equazione costitutiva della.o. ideale: vd = v+ v = 0.
Infatti, sempre a causa delle asimmetrie nella struttura interna, necessario fornire una piccola differenza di potenziale tra i morsetti invertente e non invertente
per azzerare la tensione duscita.
Questa differenza di potenziale prende il nome di tensione di offset Vof f .
Normalmente Vof f pari a pochi mV.

1.6.2

Dinamica di ingresso di modo comune

Nel paragrafo 1.3.1 abbiamo osservato come il parametro di dinamica di tensione


pi importante per lingresso di un operazionale sia costituito dalla dinamica di
modo comune e non da quella di modo differenziale. Abbiamo anche giustificato
lintroduzione del carico attivo sullo stadio differenziale proprio in quanto luso
di semplici resistenze limita la dinamica di modo comune del circuito. Cerchiamo
allora di stabilire quale sia la dinamica di ingresso di modo comune del modello
di amplificatore operazionale introdotto in fig. 1.38.
La dinamica di ingresso di modo comune determinabile introducendo la
stessa tensione VC sui due ingressi e ragionando sulle condizioni di permanenza
dei transistori in condizioni di funzionamento lineare. I limiti della dinamica
sono quei valori di VC che portano in saturazione o interdizione i BJT (VC,max
e VC,min ).
Facendo riferimento alla figura 1.38, necessario che le giunzioni B-C di T1 e
T2 siano polarizzate inversamente. Per semplicit si considera come caso limite
VB = VC .
La tensione al collettore di T1 fissata da T5 del lato forte dello specchio
di corrente/carico attivo (T5 e T6 ), mentre quella al collettore di T2 uguale a
quella presente alla base della coppia Darlington (T7 e T8 ).
VC1 = VAL VEB5

VC2 = VAL VEB7 VEB8

Poich la caduta tra base ed emettitore dei transistor NPN e dei PNP pu
essere considerata uguale in modulo allinterno di un circuito integrato, chiameremo VBE tale numero (pari alla VEB dei PNP). Tenendo conto del fatto che
entrambe le tensioni di base (uguali al modo comune VC ) devono essere minori
di quelle di collettore appena determinate, si ricava la massima tensione di modo
comune dalla pi stringente delle due disequazioni. La pi bassa delle tensioni
di collettore VC2 .

VC1 > VB1 = VC
= VCmax = VAL 2VBE
VC2 > VB2 = VC
Laltro limite della dinamica viene raggiunto quando la tensione della base
di T2 scende tanto da portare fuori dalla linearit il transistore T4 . Dato che

57

Figura 1.39: Andamento della dinamica di uscita in Vpp in funzione del carico
espresso in k per la.o. TL082 alimentato con tensioni simmetriche VAL =
15 V.
la tensione VBE2 approssimativamente costante, si pu determinare anche in
questo caso quando il collettore di T4 raggiunge la tensione della sua base, che
legata alla tensione negativa di alimentazione.


VC4 > VB4 = VAL + VBE4


VC4 = VE2 = VB2 VBE2

= VB2 > VAL + VBE4 + VBE2

= VCmin = VAL + VBE4 + VBE2 = VAL + 2VBE

Nel nostro circuito i due limiti di dinamica di ingresso di modo comune sono
simmetrici e pari circa alla tensione di alimentazione meno un volt e mezzo.
Esistono molte varianti allo schema da noi studiato, che portano a dinamiche
di ingresso diverse. Gli amplificatori costruiti per alimentazione singola hanno
in genere limite inferiore di dinamica di modo comune pari a 0 V. Esistono poi
amplificatori in cui la dinamica di ingresso di modo comune coincide, a meno di
pochi millivolt, con la tensione di alimentazione. Questa configurazione detta
rail-to-rail input.

1.6.3

Dinamica di uscita

La dinamica di uscita lintervallo di tensioni che possono essere raggiunte dal


terminale di uscita del sistema. Anche in questo caso saranno presenti delle cadute sulle giunzioni e le resistenze interne e quindi non sar possibile raggiungere
le tensioni di alimentazione a meno di alcuni volt.
Si tenga presente che la dinamica di uscita anche influenzata dal carico
collegato: se esso caratterizzato da bassa resistenza sar difficile che lamplificatore possa fornire tutta la corrente necessaria a raggiungere tensioni elevate
(fig.1.39).
Per esempio vengono riportati i parametri dal datasheet della.o. TL082
alimentato con 15 V, RL = 10 k.
58

Output Voltage Swing

min = 10 V

typ = 13.5 V

Alcuni amplificatori operazioni realizzati con delle tecniche diverse sono


in grado di fornire una tensione di uscita che pu raggiungere la tensione di
alimentazione (amplificatori rail-to-rail output).

1.6.4

Impedenze di ingresso

In un modello completo di amplificatore operazionale bisogna tenere conto del


fatto che le impedenze di ingresso non siano infinite, bens abbiano un valore
finito, per quanto elevato. Poich i segnali di ingresso delloperazionale vengono
normalmente scomposti in modo comune e modo differenziale, occorre trattare
allo stesso modo anche la resistenza di ingresso. Occorre dunque considerare
una resistenza di ingresso legata al segnale differenziale vd , resistenza di modo
differenziale, ed una di modo comune che appare applicando ai due ingressi un
segnale VC di modo comune.
Resistenza di modo differenziale Dato un segnale di ingresso di modo
differenziale, vd , si pu calcolare la resistenza di ingresso di modo differenziale,
definendola come il rapporto tra vd e la corrente entrante nellamplificatore
causata dal modo differenziale id .
rid =

vd
id

Dal momento che si introduce un segnale di modo differenziale vd , possiamo


attribuire met del segnale ad un transistore, met allaltro; per ogni morsetto,
dunque, si avr un segnale pari a vd /2; dal momento che ciascuna met del
segnale di modo differenziale vede, entrando, unimpedenza pari a quella di
ingresso nella base di un transistore bipolare polarizzato direttamente (e quindi
in regione RAD, lineare), si avr che:
id =
rid =

vd 1

2 r
vd
= 2r
id

Resistenze di modo comune Per ottenere un risultato significativo relativamente alla resistenza di ingresso di modo comune, occorre tenere conto della
resistenza di uscita dello specchio di corrente, ro .
Per valutare la resistenza di modo comune procediamo applicando un generatore di prova VC ad entrambi gli ingressi dello stadio. Il calcolo risulta semplificato se, sfruttando la simmetria del circuito, lo si scompone in due porzioni
relative a un singolo transistore, come in fig. 1.40.
La resistenza di ingresso vista dal singolo stadio allora riconducibile alla
seguente espressione:
ric1 =

vc
= r + 2ro (1 + ) 2ro (1 + )
ic1

59

I1

I2

T1

T2

VC
ro

I0

(a)
I1

I2

T1

T2

VC

VC
2ro

I0
2

2ro

I0
2

(b)
Figura 1.40: Calcolo della resistenza di modo comune (a) Circuito iniziale (b)
Circuito equivalente

60

Dato che i due stadi sono in parallelo, la resistenza complessiva pari alla
met.
ric = ro (1 + )
La resistenza di ingresso di modo comune risulta molto pi elevata di quella
di modo differenziale. In molti casi possibile trascurarla.

1.6.5

Guadagno differenziale
Darlington

Differenziale
gm1 vd
vd

rd

Potenza

ro

gm2 v2
v2

v3

ri2

ri3

v3

Vu

Figura 1.41: Modello per calcolo guadagno in continua


Per terminare lo studio in continua dellamplificatore operazionale, si determina il guadagno complessivo del circuito, usando un modello semplificato
(fig.1.41).
Ad =

Vu
vd

Il primo stadio la coppia differenziale, modellizzabile dal punto di vista


del modo differenziale come un amplificatore caratterizzato da un guadagno in
tensione elevato.
v2 = ri2 gm1 vd

Il secondo stadio la coppia Darlington: anchessa si comporta come amplificatore di tensione di guadagno elevato. Questo stadio di tipo invertente
(questa considerazione sar utile per la stabilizzazione in frequenza).
v3 = ri3 gm2 v2

Lo stadio finale di potenza non aumenta ulteriormente il guadagno in tensione: il suo compito quello di amplificare la corrente o, equivalentemente, di
abbassare limpedenza duscita.
Vu = ri2 ri3 gm1 gm2 vd

Questo modello pu tornare utile per avere una stima del guadagno complessivo del circuito.

61

VAL
M6

M5
IR

M8

IN

M1

M2

IN+
OU T

M3

M4

M7

VAL
Figura 1.42: Amplificatore operazionale CMOS.

1.6.6

Amplificatore operazionale CMOS

Avendo visto come sia possibile realizzare lo specchio di corrente e lo stadio


differenziale usando transistori MOS, risulta evidente come si possano progettare amplificatori operazionali in tecnologia CMOS. Le caratteristiche di tali
amplificatori sono, in genere: consumo di corrente ridotto, basse correnti di
polarizzazione di ingresso ma maggiori offset di tensione.
Un possibile circuito che realizza un amplificatore operazionale CMOS
riportato in fig. 1.42
Come si vede, la struttura ha parecchie similitudini con quella delloperazionale a BJT, alcune solo apparenti. M1 e M2 formano uno stadio differenziale,
polarizzato dallo specchio di corrente costituito da M3 e M4 . M5 e M6 sono il
carico attivo del differenziale. Il transistor M8 realizza uno stadio di uscita in
classe A polarizzato da M7 .
Si noti che, diversamente dal circuito a BJT, in questo caso la corrente nel
drain di M6 e nel drain di M2 devono essere uguali in quanto il gate di M8
non assorbe corrente. Per tensioni vd negative, la corrente che vorrebbe imporre
M6 pi alta di quella che pu scorrere in M2 , quindi la corrente effettiva
quella imposta da M2 , mentre M6 viene portato in zona resistiva. La tensione
sul gate di M8 prossima a VAL ed il transistore interdetto, portando luscita
a un livello prossimo a VAL . Al contrario, per vd positive M2 ad uscire
dalla zona di saturazione di canale. In questo caso la corrente I0 si ripartisce in
parti uguali sui due rami per effetto del carico attivo che forza le due correnti
ad essere identiche. M8 ed M9 sono dimensionati in modo da portare luscita
allincirca a VAL in questo caso. Solo in un piccolissimo intorno di vd = 0 il
sistema si comporta in modo quasi lineare, sfruttando le resistenze di uscita di
M2 e M6 e producendo in pratica un guadagno di tensione molto elevato. Tale
guadagno ancora aumentato da M8 , che si trova in configurazione a source
comune. Normalmente un operazionale CMOS ha solo due stadi, in quanto M8
pu essere progettato in modo da erogare sufficiente corrente in uscita. Bisogna
62

notare che luscita di drain pu creare qualche problema di stabilit al circuito


quando utilizzato con carichi reattivi. Di questo si parler pi avanti nel corso.
In realt, dato che i MOS di potenza a canale N hanno prestazioni decisamente migliori dei PMOS, in genere non si usa la configurazione appena descritta
ma la sua complementare, in cui M8 un NMOS, il differenziale e lo specchio
di corrente sono PMOS, il carico attivo NMOS. Si scelto di illustrare questa
configurazione per mettere in risalto le somiglianze con la configurazione a BJT
studiata sopra.

1.7

Dimensionamento di un amplificatore

Dopo avere studiato le caratteristiche degli amplificatori operazionali reali, siamo in grado di dimensionare correttamente i componenti in un circuito basato su amplificatori operazionali. Riprendiamo il progetto dellamplificatore
non invertente, tenendo conto delle non idealit dellamplificatore operazionale
usato.

1.7.1

specifiche

Utilizziamo le seguenti specifiche di progetto:


Guadagno in tensione: AV = 10;
Amplificatore operazionale LM741;
Dinamica di tensione di uscita Vu = 10 V;
Resistenza di carico RL > 4 k;
Tensione di alimentazione VAL = 15 V.

1.7.2

Progetto

Nel progettare un circuito bisogna sempre per prima cosa verificare la congruenza delle specifiche. Nel seguito si far riferimento al datasheet del componente
LM741 della National Semiconductor, disponibile in rete allindirizzo:
http://www.national.com/ds/LM/LM741.pdf
Maximum ratings
La prima cosa da fare controllare se le specifiche possono essere soddisfatte
dalla.o. che stato scelto. Quindi si controllano le caratteristiche della sezione
maximum ratings, ossia le grandezze limite considerate sicure per loperativit
del componente. In questo caso la massima tensione di alimentazione simmetrica
per la versione commerciale del dispositivo (LM741C, Operating Temperature
Range 0 C to 70 C) pari a VAL = 18 V e quindi compatibile con le specifiche.
Gli altri parametri presenti nella sezione devono essere controllati attentamente
in un progetto reale, ma in questo caso non vi nulla di significativo.

63

Caratteristiche elettriche
Occorre poi valutare se lamplificatore in grado di pilotare il carico e di fornire
su di esso la dinamica di tensione richiesta. Ci spostiamo quindi nella sezione
delle caratteristiche elettriche del datasheet (pagina 3 del documento) e troviamo
alcuni parametri utili.
Il parametro Output Voltage Swing indicativo della dinamica per ampi
segnali. Si noti che la massima tensione raggiungibile minore al diminuire
della resistenza del carico, quindi occorre controllare la compatibilit con la RL
prsente nelle specifiche. Per garantire il funzionamento del dispositivo in ogni
condizione, si prendono in considerazione le grandezze caratteristiche del caso
peggiore.
Nel datasheet leggiamo:
Se RL 10 k, Vmin = 12 V, Vtyp = 14 V
Se RL 2 k, Vmin = 10 V, Vtyp = 13 V
Nei due casi elencati di RL = 2 k e RL = 10 k si pu determinare la
corrente massima erogabile dalloperazionale nelle rispettive condizioni di carico.
Questa corrente un importante parametro da tenere presente nelle successive
fasi di progetto.
RL = 2 k = VMAX = 10 V = IMAX =

RL = 10 k = VMAX = 12 V = IMAX =

VMAX
= 5 mA
RL
VMAX
= 1.2 mA
RL

Si nota poi che la corrente di cortocircuito vale 25 mA. Il valore di resistenza di carico che ci interessa intermedia tra le due elencate e la dinamica di
uscita da specifiche raggiungibile con una RL pi bassa di quanto previsto nel
progetto. Dunque anche questo dato compatibile con la nostra applicazione.
R2

If

R1

+
R3

Iu

IL
RL

Vu

Vi

Figura 1.43: Schema dellamplificatore non invertente.

64

Schema elettrico
Lo schema del circuito riportato nella figura 1.43. Rispetto allo schema di base
con due sole resistenze, stata aggiunta R3 per motivi che saranno chiariti in
seguito. Nella figura stata esplicitata la resistenza RL , che normalmente non si
disegna perch si suppone faccia parte di un altro circuito da collegare alluscita
delloperazionale. Anche se non fosse disegnata occorrerebbe comunque tenere
conto della corrente che lamplificatore deve poter fornire ad essa.
Il rapporto tra le resistenze R2 e R1 dato dalla funzione di trasferimento
del circuito ideale dellamplificatore non invertente: lamplificazione deve essere
AV = 10 come richiesto dalle specifiche.


Vu
R2
= 10 = R2 = 9R1
= 1+
Vi
R1
Si osservi che linformazione che stata ricavata dal circuito ideale relativa: rappresenta il rapporto tra le resistenze da impiegare ma non fornisce
unindicazione sul loro effettivo valore assoluto. Non fornisce inoltre indicazioni
sul valore di R3 , la cui presenza inifluente sul funzionamento del circuito nel
caso di operazionale ideale. Per ottimizzare i valori assoluti dei parametri di progetto (R1 , R2 e R3 ) sono necessarie delle considerazioni aggiuntive sulluscita,
la retroazione e le non idealit.
Correnti di retroazione e carico
La corrente erogata dallamplificatore operazionale Iu si divide in due nel nodo
di uscita sul quale sono collegati la resistenza R2 della retroazione e il carico.
La corrente di retroazione If mentre quella che circola nel carico IL ; si possono confrontare le due intensit di corrente ricavando le cadute di tensione sui
resistori.
Iu = If + IL
If =

Vu
Vu
=
R1 + R2
R2 10/9

Per dimensionare la corrente di retroazione necessario considerare che essa non deve troppo elevata per non sottrarre corrente al carico, ma non deve
neanche essere troppo bassa, per motivi che verranno chiariti meglio nel seguito.
Una possibile soluzione quantitativa consiste nel porre unordine di grandezza
di differenza tra la massima IL prevista e If . Abbiamo visto che la massima
corrente per garantire la specifica sulla dinamica di tensione di uscita di 10 V
pari a 5 mA. Allora:
If 5 mA = R2

10
10 V
= 2 k
R2
9
5 103 A

R2 20 k

Questa disequazione impone un minimo allinsieme dei possibili valori di R2


(lower bound): se si scendesse al di sotto di tale valore si sottrarrebbe corrente
al carico e si limiterebbe la dinamica duscita.

65

Effetto delle non idealit


Per trovare il massimo valore possibile per R2 occorre valutare linfluenza delle
non idealit dellamplificatore sul funzionamento del circuito.
In particolare ci concentreremo sulleffetto della tensione di offset e delle
correnti di polarizzazione e di offset. Il nostro circuito pu essere ridisegnato
come in fig. 1.44 per esplicitare il contributo di tali parametri.
R2

R1

Ib + Iof f /2

Vof f
ro
Vu
rid

Ad vd

vd

+
R3
Vi

Ib Iof f /2

Figura 1.44: Modello circuitale dellamplificatore operazionale reale.


I generatori di offset agiscono indipendentemente tra loro e dal segnale di
ingresso. Per determinare leffetto di questi generatori sulluscita consigliabile
annullare vi e analizzare la rete mediante la sovrapposizione degli effetti. In
pratica si considera leffetto di un paramtero per volta, considerando per il resto
loperazionale come fosse ideale: Ad , per cui vd 0 e corrente in rid nulla.
Tensione di offset Si nota facilmente che, essendo la corrente in rid nulla,
Vof f ha sul circuito lo stesso effetto di un generatore posto sullingresso non

66

invertente. Lo si pu ridisegnare in questa posizione (fig. 1.45). Risulta quindi


evidente come il contributo della tensione di offset abbia la stessa espressione
ottenuta per lingresso principale vi .
R2

R1

Vof f

ro
rid

Vu

vd

Ad vd

R3
Vof f

Figura 1.45: Spostamento della tensione di offset allesterno del modello


dellamplificatore operazionale.


R2
Vu |Vof f = Vof f 1 +
R1

La conseguenza molto importante che il contributo sulluscita della tensione


di offset non dipende dal valore assoluto di R2 , ma esclusivamente dallamplificazione del circuito. Per ridurre leffetto di Vof f sulluscita si dovrebbe ridurre
il guadagno (che definito dalle specifiche e quindi non si pu modificare).
Correnti di offset La corrente di offset relativa al terminale invertente (fig.
1.46) non pu circolare attraverso R1 . Infatti, non scorrendo corrente in R3 ,
lingresso non invertente delloperazionale si trova a 0 V. Non scorrendo corrente
in rid anche lingresso invertente assume la stessa tensione. Dunque non vi
caduta di potenziale ai capi di R1 e quindi in essa non pu scorrere corrente.
Tutta la corrente scorre allora in R2 :


Iof f
Vu |I = R2 Ib +
2
Per quanto riguarda lultima delle correnti di offset, nonch lultimo dei
contributi di offset del circuito, si fa riferimento al circuito di fig. 1.47.

67

R2

R1

Ib + Iof f /2

0V

ro
rid

0V

Vu

vd
Ad vd

R3

Figura 1.46: Contributo corrente di offset su ingresso invertente


Si possono fare delle considerazioni analoghe alle precedenti. La corrente di
offset relativa al terminale non invertente passa tutta dentro il resistore R3 in
quanto rid non permette il passaggio di corrente. Dal momento che la corrente
sul resistore R3 provoca una caduta di tensione su di esso, il morsetto non
invertente delloperazionale sar a tensione diversa da 0 V e il calcolo delluscita
sar ancora una volta riconducibile al calcolo del guadagno di un amplificatore
non invertente:



R2
Iof f
1+
Vu |I+ = R3 Ib
2
R1
Sovrapposizione degli effetti A questo punto sufficiente sovrapporre i
tre contributi calcolati nei paragrafi precedenti per determinare lo scostamento
totale della tensione di uscita da quella ideale.





Iof f
R2
Iof f
R3 Ib
1+
Vu |of f set = Vof f AV + R2 Ib +
2
2
R1
A questo punto diventa importante la presenza della resistenza R3 la cui
introduzione sembrerebbe ingiustificata se si facesse affidamento sul semplice
modello ideale, secondo il quale non sarebbe attraversata da alcuna corrente.
Il parametro di progetto R3 un ulteriore grado di libert a disposizione
del progettista che pu essere sfruttato per diminuire leffetto delle correnti di
offset. Infatti possibile fare in modo che i contributi di Ib si annullino a vicenda

68

R2

R1

ro
rid

(Ib Iof f /2)R3


R3

Vu

vd

Ad vd
Ib Iof f /2

Figura 1.47: Contributo della corrente di offset su ingresso non invertente


dal momento che hanno segni opposti, imponendo che siano uguali le resistenze
viste dai soli generatori di corrente sui terminali delloperazionale.
Raccogliendo i termini in Ib e in Iof f si ha infatti:






R2
Iof f
R2
R2 + R3 1 +
+
Vu |of f set = Vof f AV + Ib R2 R3 1 +
R1
2
R1
Imponendo


R2
R1 R2
R3 1 +
= R2 R3 =
= R1 //R2
R1
R1 + R2

Se si sceglie questo valore di R3 , lespressione delloffset diventa:


Vu |of f set = Vof f AV + Iof f R2

Dopo avere eliminato leffetto di Ib sulluscita, non si pu fare altro che selezionare il valore di R2 in modo che il contributo della Iof f sia almeno trascurabile
rispetto a quello della Vof f , che non riducibile.
Vof f AV R2 Iof f = R2

Vof f AV
Iof f

Nel caso in esame, estraiamo dal datasheet del componente LM741 i parametri di offset di worst case e calcoliamo il valore limite di R2 :
R2 10

6 103
= 0.3 M
2 107
69

R2 30 k

Una volta determinati i valori massimi e minimi di R2 possibile sceglierne


il valore e di conseguenza fissare quelli degli altri componenti. Nel nostro caso,
utilizzando resistenze della serie normalizzata E12, possiamo stabilire R2 =
27 k. Per avere guadagno pari a 10 dovremmo selezionare R1 = 3 k, che per
un valore normalizzato solo nella serie E24. I valori normalizzati pi vicini
sono 2.7 k e 3.3 k, che portano il guadagno a essere circa il 10% pi alto o
pi basso del voluto. Per R3 potremo optare per R3 = 2.2 k.
La tecnica qui illustrata pu essere utilizzata per il progetto di buona parte
dei circuiti con amplificatori operazionali. Si noti che partendo dalla configurazione invertente i risultati che si ottengono sono identici, in quanto i generatori
di offset agiscono indipendentemente dallingresso.

1.8

Risposta in frequenza

Finora stato studiato il comportamento in continua dellamplificatore operazionale, trascurandone la risposta in frequenza.
Abbiamo visto che lamplificatore, nella sua versione a BJT, costituito da
tre stadi di amplificazione, che possono ridursi a due in tecnologia CMOS. Il
sistema viene usato in applicazioni lineari solo inserendo una rete di reazione,
come abbiamo gi visto. Poich ogni stadio di amplificazione introduce almeno
un polo, se utilizziamo lapprossimazione pi semplice, detta appunto a polo
dominante, la stabilit dellamplificatore non garantita a priori, anzi occorre
studiare la stabilit del sistema in funzione della rete di reazione adottata.
Si suppone che dai corsi precedenti siano gi noti il concetto di reazione e le
tecniche per studiare la stabilit dei sistemi reazionati, per cui qui analizzeremo
solo il caso specifico richiamando i fondamenti quando necessario.
Sappiamo che un sistema reazionato stabile, cio si comporta da amplificatore, quando la reazione negativa, cio quando il segnale di uscita viene
riportato in ingresso con uno sfasamento di 180 . Questo facile da ottenere
a basse frequenze, mentre a frequenze pi alte la rotazione di fase aggiuntiva
introdotta dai poli dellamplificatore pu portare il sistema verso la reazione
positiva, cio verso linstabilit.

1.8.1

Funzione di trasferimento

Ricordiamo ancora, sebbene si spera che non ce ne sia bisogno, che ogni polo
nel semipiano di sinistra della funzione di trasferimento del sistema introduce
una rotazione di 90 sulla fase della f.d.t. medesima. Tale rotazione comincia
a manifestarsi gradualmente a partire da una decade prima della pulsazione p
del polo, completando la rotazione una decade dopo. In corrispondenza della
pulsazione p la rotazione della fase della f.d.t. vale 45 . Le variazioni di fase
dovute a pi poli vicini tra di loro si sommano.
Dato che lamplificatore operazionale composto da tre stadi (differenziale,
Darlington e amplificatore di potenza), il sistema caratterizzato da tre poli.
Normalmente i primi due sono sufficientemente distanti tra di loro (ben pi di
una decade, di solito). Ciascuno dei tre stadi presenta una determinata frequenza

70

di cut-off. Il primo dei poli naturali dellamplificatore operazionale deriva dalluscita dello stadio differenziale caricata dallingresso del Darlington: leffetto
Miller amplifica la capacit presente tra base e collettore del Darlington a causa
dellelevato guadagno di tensione presente tra quei due terminali dei transistor.
Inoltre lelevata impedenza vista dalla capacit aumenta il valore della costante
di tempo, diminuendo la frequenza di taglio dello stadio.
A

|A|

40 dB/dec

90

180

p1

p2

p3

Figura 1.48: Diagramma di Bode della caratteristica di un amplificatore


operazionale.
Il diagramma di Bode di un generico amplificatore operazionale riportato
nella figura 1.48. Se si retroaziona il sistema con una rete resistiva, come nel caso
dellamplificatore non invertente richiamato poco sopra, fig. 1.43, per la continua
la rotazione di fase tra segnale di ingresso e segnale retroazionato per lappunto
180 . Tuttavia allaumentare della frequenza, a causa dei poli dellamplificatore,
diminuisce la differenza di fase tra ingresso e feedback: in corrispondenza della
pulsazione del primo polo p1 si avranno 180 45 = 135 . Una decade dopo
la pulsazione del primo polo si avranno 180 90 = 90 . I segnali di ingresso
e retroazione sono in quadratura.
In prossimit del secondo polo di pulsazione p2 si avranno 180 135 = 45
di sfasamento, e una decade pi in alto ancora 180 180 = 0 . Dire che tra il
feedback e il segnale di ingresso c uno sfasamento di 0 come dire che entrambi
i segnali abbiano la stessa fase, e dunque si sommino: la reazione per queste
frequenze non pi negativa, in quanto i poli dellamplificatore operazionale

71

hanno indotto una rotazione di fase tale da sommare i segnali di ingresso e


feedback (retroazione positiva).
Il fatto che la reazione al di sopra di una certa frequenza diventi positiva
porta alla creazione di un anello che amplifica sempre pi lingresso sommandoci
il segnale di retroazione: in questo modo si raggiunge sicuramente la condizione
di funzionamento non lineare e il sistema oscilla.

1.8.2

Guadagno danello

Dal momento che non possibile cancellare i poli del sistema, la soluzione del
problema consiste nel fare in modo che il sistema non amplifichi i segnali a
frequenze troppo alte, a rischio di generare retroazione positiva. Utilizziamo
nuovamente le notazioni gi introdotte allinizio del capitolo per studiare le impedenze di ingresso e uscita e gli effetti di Ad (si veda la figura 1.2, sezione 1.1.1
e seguenti). Il segnale di retroazione pari al prodotto tra il segnale di ingresso
e quello presente alluscita dellamplificatore a sua volta attenuato dalla rete
di retroazione. Chiamando A lamplificazione del sistema e lattenuazione introdotta dalla rete di reazione, la porzione di segnale riportata in ingresso dal
sistema amplificata di un fattore A = T , chiamato guadagno di anello. Perci
lo sfasamento tra segnale di ingresso e di retroazione pari a 180 pi la fase
del guadagno di anello.
Il margine di fase definito come la differenza di fase tra 180 (cio reazione positiva) e la fase del guadagno danello alla pulsazione T alla quale il
valore assoluto del guadagno di anello unitario |A| = 1. Pi alto il margine
di fase pi il sistema stabile. Se il margine di fase ridotto, inferiore a 45 , le
frequenze intorno ad T sono esaltate rispetto a quanto previsto dalla funzione
di trasferimento del sistema ideale (fenomeni di ringing e overshoot).
Il margine di guadagno definito come il valore assoluto del guadagno di
anello in dB corrispondente alla pulsazione con A(180 ) = 180 . sostanzialmente lattenuazione del segnale di retroazione positiva perch in un sistema
stabile il valore assoluto di A(180 ) deve essere minore di uno. Infatti se il
segnale di retroazione viene attenuato non pu dare inizio a quel processo di
deriva che porta fuori linearit il sistema ad altre frequenze.
Per ottenere un margine di fase di 45 occorre che il guadagno danello sia
pari a 0 dB in corrispondenza della frequenza del secondo polo.
Un modo di ottenere questo risultato consiste nellabbassare il guadagno di
anello. Il problema che diminuendo il guadagno di anello si diminuirebbero
anche i benefici della retroazione, fondamentali per utilizzare in modo corretto
lamplificatore operazionale.
Operativamente necessario introdurre elementi reattivi di valore opportuno
in punti specifici del circuito, seguendo due tecniche principali:
portare a frequenze pi basse la posizione del primo polo (polo dominante)
delloperazionale;
introdurre un ulteriore polo nel sistema, tale da essere a frequenza molto
bassa e divenire dunque il nuovo polo dominante. Questo metodo riduce
drasticamente la banda passante del sistema ed quindi utilizzato solo
quando non sia possibile modificare la posizione del polo delloperazionale.

72

|A|

0 dB

Margine di guadagno

A
0

90
Margine di fase

180

p1

180

Figura 1.49: Definizioni dei margini di fase e guadagno.


Una comparazione tra le due tecniche riportata nellesempio di fig. 1.50 in
cui la griglia ha spaziatura di una decade in frequenza e di 20 dB in ampiezza.
Risulta evidente come lo spostamento del primo polo sia la soluzione preferibile.
Compensazione a polo dominante
Il metodo di compensazione a polo dominante, che spesso produce il fenomeno
del pole splitting di cui parleremo pi avanti, consiste nel mettere in parallelo una
capacit alla capacit gi presente sulluscita del primo stadio di amplificazione
(responsabile del primo dei poli naturali del sistema), in modo da modificare
la capacit totale, incrementando la costante di tempo e dunque abbassando la
frequenza del primo polo.
Facendo riferimento al modello semplificato dellamplificatore operazionale
(fig. 1.51), derivato da quello gi visto in fig. 1.41, la capacit da modificare
73

|A|
20 dB/dec
40 dB/dec

0 dB

60 dB/dec

p1

p2

p3

Figura 1.50: Comparazione tra compensazione con aggiunta di un polo a bassa


frequenza A e mediante abbassamento della frequenza del primo polo B .
C1 . Ci sono diversi modi di procedere. Una possibilit consiste nel rendere
disponibile allesterno delloperazionale la base del Darlington e lasciare al progettista il compito di inserire tra base e riferimento un condensatore di valore
opportuno in funzione della rete di reazione scelta per il circuito. Questa scelta
si effettua raramente, in quanto comporta linserimento di un componente in
pi sul circuito stampato, ma permette di massimizzare banda e slew-rate del
circuito.
La soluzione che si adotta normalmente consiste nellintegrare il condensatore di compensazione. A questo proposito per occorre fare delle scelte relativamente al valore di capacit da integrare. Come abbiamo visto sopra, la
grandezza da rendere stabile mediante lo spostamento del polo il guadagno
danello A, che per dipende da come costruita la rete di retroazione.
Si pu osservare che, almeno nellutilizzo del circuito come amplificatore,
la rete di reazione consiste in un partitore resistivo, cio si ha < 1 e in pi
costante e non dipende dalla frequenza. In questo caso il diagramma di
Bode del prodotto A non altro che il diagramma di A traslato in verticale
verso il basso di una quantit pari al modulo di . Per studiare la stabilit
di A basta riportare sul grafico di A una linea orizzontale alla quota 1/
e interpretare tale linea come asse a 0 dB per la funzione da studiare. Ora
evidente che il caso peggiore, cio guadagno danello massimo, si ha se = 1,
cio per la configurazione a voltage follower. Questo equivale a compensare il

74

ro
gm1 vd
vd

rd

gm2 v2

v2

v3
ri2

v3
ri3

C1

Vu

C2

Figura 1.51: Modello delloperazionale con esplicitate le capacit parassite legate


ai primi due poli.
grafico di A, senza traslazioni. Se lamplificatore stabile quando reazionato a
voltage follower, sar a maggior ragione stabile per tutte le configurazioni con
guadagno maggiore di uno.
Sorge per un problema. Se la capacit parassita C1 dellordine di grandezza del picofarad, frequente il caso in cui il primo polo debba essere spostato di
tre decadi, come nellesempio di fig. 1.50. Questo vuol dire che il condensatore
aggiuntivo da porre in parallelo a C1 dellordine di grandezza del nanofarad.
Un tale valore per difficilmente integrabile.
Pole splitting
La soluzione al problema di integrabilit consiste nello sfruttare leffetto Miller.
Esso consente di amplificare il valore della capacit posta tra due nodi tra i
quali esiste un guadagno in tensione: questo permette di integrare agevolmente
la capacit di compensazione ed ha in pi un effetto benefico sulla posizione del
secondo polo, come illustrato tra poco.
CC
ro
gm1 vd
vd

rd

gm2 v2

v2

v3
ri2

v3
ri3

C1

Vu

C2

Figura 1.52: Capacit di compensazione a cavallo del secondo stadio.


Leffetto Miller si sfrutta inserendo la capacit a cavallo dello stadio Darlington anzich collegandola direttamente in parallelo a C1 (fig. 1.52). La rete
contiene una maglia di condensatori che la rende degenere: ha meno poli di
quanti siano gli elementi reattivi presenti nella rete. Dal teorema di Miller, indicando con K il guadagno dellamplificatore invertente del secondo stadio, si
ha che:
Zin = ZC
75

1
1K

Zout = ZC

K
K 1

v3 = gm2 Z3 v2
K = gm2 Z3

Limpedenza di carico Z3 contiene anche lelemento reattivo C2 , che per ha


effetto solo a frequenze pi alte del primo polo, per cui nello studio degli effetti
di CC sul primo polo possiamo considerare Z3 Ri3 . K negativo e molto
grande, per cui sufficiente un condensatore di compensazione molto piccolo
per spostare molto a sinistra la posizione del primo polo.
Ceq = CC (1 + gm2 Ri3 ) CC gm2 Ri3
p1

1
CC gm2 Ri3 Ri2

Gli effetti del condensatore CC non si fermano qui. Facendo i conti si pu


verificare che viene introdotto uno zero nel semipiano destro di Laplace, ma a
frequenza molto alta, e inoltre la frequenza del secondo polo delloperazionale
viene innalzata notevolmente, tanto da superare spesso quella del terzo polo originale, che diventa il secondo polo nella nuova funzione di trasferimento. Questo
fenomeno prende il nome di pole splitting, ossia allontanamento dei poli. Questo consente di innalzare ulteriormente la frequenza del primo polo, aumentando
banda e slew-rate del circuito rispetto alla prima soluzione vista in cui si inseriva
un condensatore in parallelo a C1 .
in figura 1.53 visibile un esempio di aggiunta del condensatore di compensazione nello schema semplificato di operazionale che abbiamo costruito nelle
sezioni precedenti.

1.8.3

Prodotto banda-guadagno

Abbiamo visto che per un amplificatore operazionale compensato a voltage follower il diagramma di Bode del modulo del guadagno Ad assume un andamento
simile a quello riportato in figura 1.54.
Per frequenze inferiori a quella del secondo polo (corrispondente a unamplificazione di modulo pari a 0 dB), si ha un andamento in frequenza approssimabile
con una funzione di trasferimento ad un solo polo.
Ad (f ) =

Ad0
1 + j ff0

Utilizziamo questa espressione approssimata per calcolare la banda passante


di un amplificatore reazionato con una rete , in configurazione non invertente.
Ricordiamo che per un sistema di questo tipo il guadagno assume la seguente
forma:
AV =

1
1

1+

76

1
T

+VAL

T5

RM

T8

T6
T7

T10
CC

IN

T1

T2

IN+

D1
RE1
OUT

RE2
D2
T11

T4

T9

T3

VAL
Figura 1.53: Condensatore di compensazione sullamplificatore operazionale
desempio.

77

|A|

20 dB/dec

0 dB

f0

fBW

40 dB/dec

Figura 1.54: Diagramma di Bode di A per un amplificatore operazionale


compensato per voltage follower
Dove T = Ad il guadagno danello. Sostituendo lespressione di Ad (f )
riportata sopra, si ottiene:
AV =

1
1

1 + 1+jf /f0
Ad0

Riordinando i termini si ha:


AV =
Generalmente si ha

1
Ad0



Ad0 1 + 1 + j f
Ad0
Ad0 f0
1
Ad0

<< 1

da cui
AV

1
1

1 + j A ff
0
d0

Questa espressione permette di calcolare la banda passante del sistema retroazionato.


Definiamo ora:
fBW = Ad0 f0
Tale frequenza corrisponde sul diagramma di Bode allincrocio della caratteristica di Ad con lasse a 0 dB.
Con questa definizione si pu scrivere che la frequenza di taglio a 3 dB,
fT , vale fT = fBW . Dato per che 1/ = AV 0 il guadagno del circuito per
78

frequenze basse, si ha ancora che AV 0 fT = fBW , cio il prodotto tra la banda


passante di un amplificatore e il suo guadagno una costante, pari a fBW ,
chiamata appunto prodotto banda-guadagno, tipica dellamplificatore. Dunque se
si usa un amplificatore operazionale per realizzare un amplificatore di tensione,
la banda passante del sistema sar tanto minore quanto pi alto il guadagno
in continua del circuito.
Si noti che questo risultato valido anche per la configurazione invertente.
Ricordiamo infatti che la funzione di trasferimento di un amplificatore invertente
si pu scrivere come:


1
1

AV = 1

1 + T1
per cui anche per questa configurazione si ottiene la stessa banda passante, se
si considera come guadagno quello della configurazione non invertente con la
stessa rete di reazione .
Current feedback
Il legame tra guadagno e banda passante trovato sopra una conseguenza diretta
del modo in cui sono costruiti gli amplificatori operazionali normali. In realt lo schema che abbiamo utilizzato, che viene chiamato voltage feedback, cio
con reazione in tensione, non lunico possibile per realizzare un amplificatore
operazionale. Esistono anche amplificatori operazionali di tipo current feedback,
o a reazione di corrente, in cui questo legame non c. In questi amplificatori
la banda passante e la stabilit dipendono dal valore assoluto della resistenza di reazione R2 . Uninteressante e comprensibile introduzione agli amplificatori current feedback si trova sul sito della Texas Instruments (www.ti.com):
Application report slva051 Voltage Feedback vs Current Feedback Op Amps.
Gli amplificatori current feedback sono usati in applicazioni in alta frequenza
ove occorre ampia banda passante anche con guadagni elevati.

1.8.4

Slew Rate

Le limitazioni in frequenza dellamplificatore operazionale non derivano esclusivamente dalla banda passante, ma anche da un parametro non lineare, che
agisce nel dominio del tempo: lo slew rate.
Lo slew rate per definizione la massima velocit di variazione del segnale
duscita dellamplificatore.


VU
SR (VU ) = max
t

Il suo effetto si vede in modo molto evidente nella risposta ad un gradino


dingresso.
Analizziamo il nostro solito amplificatore operazionale desempio per capire
da dove ha origine il limite di slew rate del circuito. Facciamo riferimento alla
figura 1.53. Quando il segnale differenziale di ingresso varia molto rapidamente,
il sistema esce dalla linearit e tutta la corrente a disposizione dello stadio
differenziale (I0 ) scorre in uno dei due rami del medesimo. Ricordandoci che lo
stadio duscita (T10 , T11 ) ha guadagno di tensione unitario, possiamo affermare
che la tensione duscita si ritrova, a meno di una continua, sul collettore di T8 .

79

OUTPUT VOLTAGE SWING (5V/DIV)

TIME (2ms/DIV)

Figura 1.55: Risposta allimpulso per ampio segnale delloperazionale TL082


(dal data sheet National Semiconductor).
La base di T7 invece a un potenziale quasi costante. Osserviamo per che tra
questi due punti collegato un condensatore, il condensatore di compensazione
CC . Allora per variare la tensione duscita occorre caricare/scaricare CC . Ma
abbiamo detto che in transitorio la corrente che pu scorrere nel nodo in cui si
incontrano il collettore di T2 , quello di T6 , la base di T7 e un capo di CC al
pi pari alla corrente I0 . Allora durante il transitorio il condensatore CC risulta
caricarsi o scaricarsi a corrente costante. La tensione duscita diventa allora una
rampa e la massima pendenza, cio lo slew rate, vale:


I0
d [(I0 /CC ) t]
=
SR (VU ) = max
dt
CC

Un esempio di risposta al gradino per ampio segnale, da cui possibile


misurare lo slew rate, visibile in figura 1.55.
Quando si superano i limiti di slew rate, il segnale duscita risulta affetto da
una grossa distorsione armonica. Un segnale sinusoidale in ingresso assumer
in uscita una forma sempre pi simile a quella triangolare man mano che la
frequenza aumenta.

Legame tra BW e SR Da quanto visto sopra, il condensatore di compensazione responsabile sia della banda passante dellamplificatore operazionale, in
quanto viene progettato per rendere il sistema stabile e determina il prodotto
banda-guadagno, sia dello slew rate.
Occorre insistere sul differente significato di questi due parametri: la banda
passante un parametro di piccolo segnale: indica qual la frequenza massima che viene riportata sulluscita dellamplificatore senza attenuazione (o con
unattenuazione massima di 3 dB), per un segnale di ampiezza infinitesima. Lo
slew rate invece un parametro di ampio segnale, che indica la massima velocit
di variazione delluscita.
Ma, dato un certo segnale sulluscita, quale dei due limiti interviene per
primo?
Calcoliamo il limite di slew rate per un segnale di tipo sinusoidale:

80

Vu (t) = Vpk sin(t)


Per trovare lo slew rate della sinusoide occorre massimizzarne la derivata:

dVu
= Vpk cos(t)|MAX = Vpk
dt MAX
Segue che:
I0
I0
SR
= Vpk
=
CC
CC

Dunque la massima ampiezza di un segnale sinusoidale in uscita da un amplificatore operazionale decresce con la frequenza con legame di tipo iperbolico.
Esempio 2. Si voglia utilizzare un operazionale modello TL082 per realizzare
un amplificatore con banda passante pari a f0 = 400 kHz. Qual il massimo
guadagno utilizzabile e qual la massima ampiezza duscita indistorta quando
il segnale dingresso una sinusoide a frequenza 400 kHz?
Vpk SR =

Undistorted Output
Voltage Swing

Bode Plot

Figura 1.56: Risposta in frequenza e massima tensione duscita per il TL082


(dal data sheet National Semiconductor).
Dal data sheet del TL082 si vede che lo slew rate vale SR = 13 V s1 ,
mentre il prodotto banda guadagno GBW = 4 MHz.
La specifica di banda passante sar rispettata se si rimane al di sotto del
prodotto banda-guadagno:
AVM AX =

GBW
= 10
f0

Per quanto riguarda lampiezza, il massimo della derivata dellonda sinusoidale


deve essere inferiore allo slew rate delloperazionale:
Vpk 2 4 105 V s1 17 V s1

13
V = 5.17 V
2 0.4
Lo stesso risultato si pu ottenere utilizzando i grafici presenti sul data sheet.
I due grafici pi significativi sono riportati in figura 1.56.
VpkM AX =

81

Capitolo 2

Applicazioni
dellamplificatore
operazionale
Indice
2.1

2.2
2.3
2.4
2.5

2.6
2.7

Configurazione invertente . . . . . . . . . . .
2.1.1 Integratore . . . . . . . . . . . . . . . . . . .
2.1.2 Derivatore . . . . . . . . . . . . . . . . . . . .
2.1.3 Sommatore invertente . . . . . . . . . . . . .
Amplificatore differenziale . . . . . . . . . . .
Sommatore non invertente . . . . . . . . . . .
Sommatore generalizzato . . . . . . . . . . . .
Amplificatori da strumentazione . . . . . . .
2.5.1 Introduzione . . . . . . . . . . . . . . . . . .
2.5.2 Compatibilit elettromagnetica . . . . . . . .
2.5.3 Amplificatori da strumentazione . . . . . . .
2.5.4 Amplificatore a due operazionali . . . . . . .
Amplificatori audio . . . . . . . . . . . . . . .
Circuiti ad alimentazione singola . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

82
83
88
93
94
97
99
101
. 101
. 101
. 102
. 109
111
114
.
.
.

n questo capitolo vengono analizzate alcune applicazioni lineari dellamplificatore operazionale, tra cui i vari tipi di sommatore, lamplificatore differenziale, lamplificatore da strumentazione e i circuiti monoalimentati.

2.1

Configurazione invertente

Nel capitolo introduttivo sugli amplificatori operazionali abbiamo studiato i due


tipi base di amplificatore costruibili a partire da questo componente: lamplificatore non invertente e quello invertente. La cosa interessante della configurazione
invertente il fatto che lespressione della sua transcaratteristica estremamente semplice: essa consiste sostanzialmente nel rapporto tra due elementi resistivi.
possibile estendere questo tipo di topologia includendo elementi reattivi nella

82

rete di reazione, ottenendo, con due generiche impedenze Z1 e Z2 (al posto dei
corrispondenti resistori R1 e R2 ), qualcosa di molto pi generale:
Z2
Vu
=
Vi
Z1
Questo significa che, scegliendo Z1 e Z2 idonee, possibile sintetizzare con
facilit funzioni di trasferimento a nostra scelta, con risultati anche molto differenti da quello che potrebbe essere un semplice amplificatore. Per questo si suol
dire che lamplificatore invertente sia la madre di molti circuiti lineari basati
sulluso dellamplificatore operazionale, quali filtri attivi o circuiti di vario tipo.
Nei prossimi paragrafi inizieremo a presentare un primo esempio di schema basato sullamplificatore invertente. Come capiremo presto, il nome operazionale
del dispositivo di amplificazione sul quale ci stiamo basando deriva proprio dal
fatto che, programmandone luso con alcuni elementi esterni, possibile, in maniera molto semplice, ottenere operazioni matematiche di vario tipo sui segnali
(derivazione, logaritmo, integrazione, combinazioni lineari).

2.1.1

Integratore

Consideriamo il circuito della figura 2.1.


C2

R1
vu
vi

Figura 2.1: Schema circuitale dellintegratore.


Si pu vedere facilmente che, nel dominio di Laplace, la funzione di trasferimento di questo oggetto pari a:
1
Vu
=
Vi
sC2 R1
Questa topologia detta integratore; volendo analizzare landamento del
segnale nel dominio del tempo, applicando loperatore antitrasformata di Laplace alla funzione di trasferimento, si ha:
Z t
1
vu (t) = L1 {Vu (s)} = vu (0)
vi (t)dt
R1 C2 0

Questo circuito integra il segnale in ingresso, nel dominio del tempo; da


qua il nome integratore. Purtroppo, se potessimo costruire questo circuito con
83

un amplificatore ideale, non avremmo problemi di funzionamento, mentre le


limitazioni di guadagno e banda dei componenti reali portano problemi assolutamente non indifferenti, che andranno risolti mediante uno studio pi attento
della topologia in questione.
Per caratterizzare il sistema reale necessario verificare se esso stabile e
perci occorre studiare il blocco di retroazione . Esso ha unespressione che
pu essere ricavata con i metodi dellElettrotecnica.
=

R1
sR1 C2
=
R1 + 1/(sC2 )
1 + sR1 C2

|A |

0 dB

f0
Figura 2.2: Caratteristica ideale dellintegratore.
Il stato al solito ricavato semplicemente valutando la porzione di segnale in uscita rispetto allingresso, annullando temporaneamente il segnale di
ingresso, ossia il generatore di tensione.
Un integratore reale non si comporta come il suo modello ideale: la.o. non
ha un guadagno veramente tendente ad infinito. Si possono ottenere delle informazioni utili sul funzionamento effettivo ricordando quanto appena osservato: la
sua configurazione la stessa di quella di un amplificatore invertente nel quale
le resistenze sono sostituite da generiche impedenze.
Il suo guadagno ad anello chiuso si pu indicare AV e dipende sia dal
guadagno danello A della.o. che dalla rete di retroazione .
AV =

A
1

1 + A

Dato che il primo fattore corrisponde al guadagno ad anello chiuso del sistema ideale (A ), si suole chiamarlo A . Esso dipende solo dalla rete di
retroazione composta da elementi passivi. Il suo andamento molto semplice,
si veda la fig. 2.2.
84

1
1
Z2
=
=

Z1
sC2 R1
Chiamando f0 la frequenza per cui il guadagno del circuito unitario si ha:
A =

f0 =

1
2R1 C2

A (jf ) =

1
jf /f0

|A| , ||

|A|

0 dB

||

f1

f0

Figura 2.3: Diagramma di Bode di |A| e ||.


Ma per quale intervallo di frequenze il comportamento del circuito sar approssimabile con A ? Dobbiamo studiare il guadagno danello A per poter
rispondere a questa domanda. Assumiamo che lamplificatore sia un normale
amplificatore operazionale compensato internamente per guadagno unitario e
riportiamo su un grafico landamento di |A|, supponendo che il polo dominante
sia a frequenza f1 , e di ||, fig. 2.3.
Per trovare il guadagno danello dobbiamo sommare i due grafici appena disegnati (ricordando che gli assi sono logaritmici, questo equivale a fare il prodotto
dei termini).
85

|A|

0 dB
f1

f0

Figura 2.4: Diagramma di Bode di |A|.


Il grafico complessivo riportato in fig. 2.4. Si osserva che per basse frequenze
si sommano il guadagno costante dellamplificatore e landamento crescente con
pendenza 20 dB/dec dovuto allo zero di trasmissione della rete per f = 0.
In corrispondenza della frequenza f1 vi il polo dellamplificatore operazionale, dunque ai 20 dB/dec vengono sommati 20 dB/dec e si ha una zona
di funzionamento piatta; per frequenze superiori a f0 , costante e pari a 1,
quindi si ha una pendenza complessiva pari a 20 dB/dec anche nel diagramma
finale di |A|. Da questo discorso si conclude che ad alte frequenze il comportamento del sistema, dal punto di vista della stabilit, non diverso da quello di
un voltage follower. Se lamplificatore stabile per reazione unitaria, allora lo
anche se usato come integratore.
Per frequenze basse tuttavia si ha un altro problema: in questo range di
frequenze il guadagno di anello una grandezza dalle dimensioni ridotte, essendo
nullo per la continua. Dunque il termine correttivo non ideale nellespressione
di AV assai influente e il comportamento del sistema si discosta molto dal
comportamento ideale.
Vediamo separatamente i due termini:


1
1
=
lim
0



A
= A
lim
0 1 + A
Da cui AV = A. Per frequenze basse il sistema non ha guadagno tendente a
infinito, come in un integratore ideale, bens uguale al guadagno delloperazionale.
Si pu arrivare allo stesso risultato anche osservando che per basse frequenze
il condensatore si comporta in modo prossimo ad un circuito aperto, quindi il
circuito perde la retroazione e ci si avvicina alla situazione di a.o. ad anello
aperto: guadagno pari ad Ad .
Ci ricordiamo per che quando si usa un amplificatore operazionale ad anello
aperto, di fatto la dinamica dingresso risulta praticamente nulla e lamplificatore esce di linearit, portandosi in saturazione.

86

Si potrebbe pensare di ovviare al problema mandando allingresso dellintegratore solo segnali a valor medio nullo. Di fatto per sono sufficienti le correnti
di polarizzazione e la tensione di offset, tutti parametri in continua, a portare il
circuito alla saturazione.
Lintegratore per un circuito molto utile, dunque necessario trovare il
modo di superare le limitazioni del circuito. Esistono due possibilit, presentate
nei prossimi paragrafi.
Reset periodico
Se il sistema deve funzionare solo per un tempo limitato, possibile azzerare
periodicamente luscita del circuito, facendolo lavorare solo per un periodo di
tempo tale da rendere trascurabile il contributo dellintegrale della corrente di
polarizzazione. In pratica si aggiunge un interruttore elettronico che cortocircuita il condensatore quando lintegratore non in uso. Allinizio del periodo di
integrazione si apre linterruttore e lo si richiude al termine in modo da ripartire sempre dalle stesse condizioni iniziali. Questa tecnica viene spesso adottata
nella realizzazione di voltmetri a rampa.
Integratore con perdite
Se il sistema deve simulare il comportamento di un integratore in un campo di
frequenze limitato che non includa la continua, possibile modificare il circuito
in modo che esso abbia un guadagno in continua finito (fig. 2.5).
R2

R1
vu
ve

Figura 2.5: Circuito dellintegratore modificato dallintroduzione di R2 .


La resistenza aggiunta abbassa il guadagno in continua del circuito: per basse frequenze il circuito si comporta come un amplificatore invertente; quando la
reattanza del condensatore diventa inferiore a R2 , invece, il circuito si comporta come un integratore. Sostanzialmente si hanno due modi di funzionamento,
dipendenti dalla frequenza.

87

Si pu studiare la funzione di trasferimento del circuito tenendo conto che


una delle impedenze dellamplificatore invertente generalizzato composta da
una resistenza in parallelo a un condensatore.
Z2 = R2 //
=

R2 /(sC)
R2
1
=
=
sC
R2 + 1/(sC)
1 + sR2 C

Vu
Z2
R2
1
=
=

Vi
Z1
R1 1 + sR2 C

Dunque esiste, come gi intuito, un polo a frequenza f2 = 1/(2R2 C). A


partire da una decade oltre tale polo il comportamento del circuito analogo a
quello dellintegratore.
|A |

0 dB
f2

Figura 2.6: Diagramma di Bode della funzione di trasferimento dellintegratore


con perdite.
Il diagramma di Bode del modulo di A visibile in fig. 2.6. Ritroveremo
questo circuito (e anche lintegratore originario) quando parleremo di filtri attivi.
Per ora basta dire che, se si eseguono su questo circuito i conti fatti in precedenza
per lintegratore, si ottiene facilmente come conclusione che il sistema stabile
e il guadagno approssimabile a A dalla continua fino ad un intorno del
prodotto banda-guadagno delloperazionale.

2.1.2

Derivatore

Lo schema del derivatore ideale il duale rispetto a quello dellintegratore ed


riportato in fig. 2.7. La funzione di trasferimento ideale del derivatore corrisponde alla trasformata di Laplace delloperazione di derivazione di una funzione del
tempo.
Vu
= sRC
Vi
Il diagramma di Bode di questa funzione presenta uno zero per la continua e
amplificazione che aumenta proporzionalmente alla frequenza dingresso, come
visibile in fig. 2.8. Lamplificazione unitaria ad una frequenza f0 = 1/(2RC).

88

C
vu
ve

Figura 2.7: Schema circuitale del derivatore.


Lamplificatore operazionale non ideale non ha banda passante infinita, quindi non potr certamente realizzare questa funzione di trasferimento fedelmente oltre una certa frequenza. Inoltre occorre studiare la stabilit del sistema.
Ricaviamo anche in questo caso lespressione di .
1
1
=
1/sC [R + 1/(sC)]
1 + sRC
Landamento di visibile in fig. 2.9. Notiamo che il polo posizionato alla
frequenza di guadagno unitario f0 .
Sommando i logaritmi di e |AV | si ottiene un andamento del modulo di
A come nella stessa figura 2.9. Si osserva che il diagramma del guadagno di
anello attraversa in modo critico lasse degli 0 dB: il derivatore potrebbe essere
un sistema instabile perch i due poli complessivamente possono fornire una
rotazione di fase del segnale di retroazione di 180 rispetto a quello di ingresso.
Il margine di fase risulta ridotto e la stabilit o meno del sistema dipende solo
dalla posizione reciproca del polo dominante dellamplificatore f1 e la frequenza
a guadagno unitario del derivatore f0 .
Oltre alle limitazioni di funzionamento in frequenza per motivi analoghi
a quelli dellintegratore, dunque, il derivatore affetto anche da problemi di
instabilit. Anche in questo caso possibile risolvere parzialmente i problemi
introducendo una resistenza, in particolare in serie alla capacit. Questo risolve
i problemi di stabilit, tuttavia riduce il guadagno per alte frequenze, cio la
banda di frequenze in cui si pu affermare che il circuito esegue la derivata
temporale del segnale dingresso.
La funzione di trasferimento del circuito modificato dallintroduzione della
resistenza aggiuntiva ricavabile dalle espressioni delle impedenze modificate.
presente uno zero nellorigine ed un polo a frequenza fp .
=

Vu
Z2
R2
sR2 C
1
=
=
=
;
fp =
Vi
Z1
1/(sC) + R1
1 + sR1 C
2R1 C
Anche questo circuito pu essere visto come un filtro e sar quindi ripreso
nel capitolo sui filtri. Per la stabilit occorre calcolare il nuovo :
=

1 + sR1 C
1 + s (R1 + R2 ) C
89

|A |

0 dB

f0
Figura 2.8: Caratteristica ideale del derivatore.
In questo caso la rete di reazione introduce una coppia polo-zero e quindi
riduce, come gi asserito, i problemi di instabilit.

90

|A| , ||

|A|

0 dB

f
||

|A|

f1

f0

0 dB

f1

f0

Figura 2.9: Diagrammi di Bode dei blocchi A e (sopra), del guadagno danello
(sotto) per un derivatore.

91

R2

R1

C
vu

ve

Figura 2.10: Derivatore modificato con lintroduzione di una resistenza in serie


alla capacit.

92

2.1.3

Sommatore invertente

La figura 2.11 riporta lo schema di un sommatore invertente.


R2

R3
v1

R1
vu

v2

Figura 2.11: Schema circuitale del sommatore invertente.


Questo schema deriva da quello dellamplificatore invertente, cui si aggiungono dei rami costituiti dai generatori di segnale da sommare ognuno con in
serie una differente resistenza collegata al morsetto invertente delloperazionale. Come visto per lo schema precedente, in tutti i rami scorrer una corrente
proporzionale alla tensione ai capi del generatore di segnale collegato. Tutte le
correnti sono sommate al morsetto invertente e convertite in tensione dallo stadio duscita. Per analizzare il circuito, dal momento che tutti gli elementi sono
lineari, possibile utilizzare la sovrapposizione degli effetti.
R2

R3

R1
vu

v1

Figura 2.12: Schema circuitale del sommatore invertente con una tensione su un
solo terminale di ingresso.
Consideriamo solo il generatore di segnale V1 acceso, e gli altri spenti (fig.
2.12). Vediamo che da un lato il morsetto non invertente sempre collegato allo
0V , ma di conseguenza anche il morsetto non invertente si trova a 0V virtuale.
Dal momento che solo R1 ha il proprio generatore attivo, si pu dire che R3 sia
collegata a 0 V su entrambi i terminali, quindi in essa non vi sar caduta di
93

tensione, e perci neanche circolazione di corrente per la legge di Ohm. Di fatto


R3 nei calcoli potr non essere considerata. La transcaratteristica parziale del
circuito si potr ricondurre a quella di un normale amplificatore invertente, e
dunque si avr che:

R2
Vu
=
Vi V1
R1

Facendo lo stesso ragionamento per V2 , collegato alla resistenza R3 , si vede


che:

R2
Vu
=
Vi V2
R3

Utilizzando la linearit della rete, e quindi il principio di sovrapposizione


degli effetti, si ha:
Vu =

R2
R2
V1
V2
R1
R3

La cosa, ovviamente, estendibile ad un numero qualunque di generatori.

2.2

Amplificatore differenziale

Abbiamo fatto le somme (invertite) ma.. possiamo anche fare generiche combinazioni lineari di un certo numero di segnali? Vorremmo, ad esempio, avere
unuscita con la forma:
Vu = K(V1 V2 )

Perch usiamo un K uguale per entrambi? In questo modo luscita dipende


solo dalla differenza tra i due segnali.
Per realizzare la funzione di trasferimento potremmo provare ad analizzare
un circuito analogo a quello di fig. 2.13
Considerando un circuito del tutto analogo al precedente, se non nel fatto
che sul morsetto non invertente si introduce il segnale che si vuole sommare, si
ottengono i seguenti contributi sfruttando la sovrapposizione degli effetti:


R2
V1
Vu |V1 = 1 +
R1
Vu |V2 =

R2
V2
R1

Sovrapponendo gli effetti:




R2
R2
V1
V2 = K1 V1 K2 V2
Vu = 1 +
R1
R1

In questo caso per K1 6= K2 . Cos, si pu ottenere una certa combinazione


lineare, ma non quella che desideriamo.
Il passo di partenza buono: abbiamo scoperto che i segnali sul + vengono
amplificati e non invertiti (sommati), quelli sul - amplificati e invertiti (sottratti), ma non siamo riusciti ad attribuire ai due segnali il medesimo peso. Al
94

R2

R1
vu

v2
v1

Figura 2.13: Circuito candidato al titolo di amplificatore differenziale.


fine di fare ci, serve introdurre nel circuito alcuni elementi aggiuntivi, in modo
da aumentare i gradi di libert delle nostre equazioni e poter meglio regolare il
guadagno.
Come possiamo dunque fare per avere K1 = K2 ? Dato che K1 > K2 , occorre
ridurre il guadagno di V1 . Questo si pu fare mediante un partitore di tensione
sul morsetto non invertente, con una topologia come in figura 2.14.
Avremo, questa volta, utilizzando allormai solito modo la sovrapposizione
degli effetti, i seguenti contribuiti:
R4
R3 + R4


R2
R2
R4
1+

V2
Vu = V1
R3 + R4
R1
R1
V+ = V1

Per ottenere lo stesso K, necessario che i due coefficienti di moltiplicazione


per i segnali di ingresso siano uguali, e dunque si abbia che:
R4
R3 + R4



R2
R2
R4
R2
R1
R2
1+
=

=
R1
R1
R3 + R4
R1 R1 + R2
R1 + R2

Se leguaglianza verificata, allora lo anche per i reciproci:


R4 + R3
R2 + R1
R3
R1
=
1 +
=1+
R4
R2
R4
R2
Da qua:
R3
R1
=
R2
R4

95

R2

R1
vu

v2
v1
R3
R4

Figura 2.14: Amplificatore differenziale.


Abbiamo ora trovato la condizione tale per cui un amplificatore differenziale, e cio in grado di fare la sottrazione tra due segnali, senza attribuire
ad uno dei due segnali un peso, ossia unamplificazione in ingresso differente.
Si sappia che, a causa dei parametri parassiti dellamplificatore operazionale, la
scelta ottimale delle resistenze :

R1 = R3
R2 = R4

A sua volta, lamplificatore differenziale la madre di unampia famiglia


di amplificatori: gli amplificatori da strumentazione. Si noti che il problema base
dellamplificatore invertente non stato ancora risolto: questo amplificatore, come si vedr in seguito, deve subire ancora evoluzioni, al fine di divenire un buon
amplificatore di tensione, a causa della propria bassa impedenza di ingresso.
Guadagno di modo comune

Una problematica molto importante di questo circuito la reiezione del modo


comune.
Introducendo un segnale di modo comune nellamplificatore differenziale, ossia lo stesso segnale su entrambi i morsetti, da un buon amplificatore differenziale ci aspetteremmo che luscita sia nulla: la differenza di un segnale con s
stesso, uguale a 0, segnale costantemente nullo.
Consideriamo il circuito di fig. 2.15. Si vede che, a causa del segnale VC
introdotto allingresso, si ha una corrente, sul resistore R1 , pari a:


R3
R4
1
1
VC
VC = VC

I1 =
R1
R4 + R3
R4 + R3 R1
La tensione di uscita, Vu , sar:

96

R2

R1
vu

vC

R3
R4

Figura 2.15: Amplificatore differenziale con ingresso di modo comune.

Vu =

R4
VC I2 R2
R4 + R3

Dove I2 la corrente sul resistore R2 ; dal momento che nelloperazionale


non entra corrente (idealmente), e che abbiamo lespressione operativa di I1 ,
possiamo dire che I2 = I1 ; quindi, sostituendo:
R2
R3
R4
VC

VC =
R3 + R4
R1 R3 + R4


R4
R2 R3
=
1
VC

R3 + R4
R1 R4

Vu =

Il guadagno di modo comune AC , ossia il guadagno dellamplificatore rispetto


alle componenti di modo comune, ossia alle componenti uguali dei due segnali,
:
 


Vu
R2 R3
R4
AC =
1
=

VC
R3 + R4
R1 R4

Continuando a rispettare la formula ottimizzata, ossia la condizione R1 = R3


e R2 = R4 , si ridurr al minimo (tendenzialmente e idealmente, a 0) il guadagno
di modo comune. Si noti per che le tolleranze delle resistenze rendono difficile
ottenere questa condizione in pratica.

2.3

Sommatore non invertente

Si pu realizzare la somma di due o pi segnali anche partendo dallo schema


dellamplificatore non invertente. Nel caso di tre segnali si ottiene il circuito di
figura 2.16.
Per analizzare il circuito, utilizziamo di nuovo la sovrapposizione degli effetti:

97

Rf

RN

Vu
RP1
VP1
RP2
VP2
RP3
VP3
Figura 2.16: Sommatore non invertente.

Vu |VP =
1



Rf
RP2 //RP3
1+

VP1
RN
RP1 + RP2 //RP3

Analoghi contributi derivano dagli altri ingressi.


Definendo RP come:
RP = RP1 //RP2 //RP3
e chiamando AN il termine:
AN =

Rf
RN

possiamo riscrivere lespressione del guadagno relativo al generatore VP1 come:


Vu |VP = (AN + 1)
1

RP
VP1
RP1

La funzione di trasferimento complessiva allora :




RP
RP
RP
Vu = (AN + 1)
VP1 +
VP2 +
VP3
RP1
RP2
RP3

Diversamente dal sommatore invertente, in cui il guadagno di ogni ramo


risulta indipendente da quello degli altri, in questo caso variando una sola
resistenza si modifica il guadagno di tutti i rami.
Quale procedura occorre seguire per progettare un sommatore non invertente? Vediamo come dimensionare le resistenze, data una specifica del tipo:
Vu = KP1 VP1 + KP2 VP2 + KP3 VP3
Notiamo che:
KP1 = (AN + 1) RP /RP1
KP2 = (AN + 1) RP /RP2
KP3 = (AN + 1) RP /RP3
98

Sommando membro a membro le tre equazioni si ricava:


AN + 1 = KP1 + KP2 + KP3
mentre dividendole a coppie si ottiene la relazione che deve esistere tra le
resistenze:
RP3
KP1
=
RP1
KP3
e
KP1
RP2
=
RP1
KP2
ovvia lestensione a sommatori con un numero qualunque di ingressi.

2.4

Sommatore generalizzato

Il circuito precedente pu assumere una forma ancor pi generale aggiungendo


ingressi sul lato invertente delloperazionale, come da figura 2.17.
Rf

RN1
VN1
RNn
VNn

Vu
RP1

VP1
RPp
VPp
Figura 2.17: Sommatore generalizzato.
Considerando un sistema con n ingressi sul lato invertente e p ingressi sul
lato non invertente, possibile ricavare le equazioni di funzionamento con la
sovrapposizione degli effetti.
Per quanto riguarda il guadagno riferito agli ingressi posti sul lato invertente
delloperazionale, si ha:
Vu |VN =
i

Rf
VNi
RNi

mentre per gli ingressi posti sul lato non invertente ci si pu ricondurre al
caso visto nella sezione 2.3 considerando per RN :
RN = RN1 //RN2 // . . . //RNn
Complessivamente, lespressione della funzione di trasferimento sar:

99

Vu = (AN + 1)

p
n
X
X
Rf
RP
VPj
VNi
RPj
RNi
i=1
j=1

Vediamo ora come progettare un sommatore generalizzato in cui siano dati


i guadagni per i diversi segnali:
Vu =

p
X
j=1

KPj VPj

n
X
i=1

KNi VNi

Ci troviamo di fronte a un problema: con questo circuito non possibile


soddisfare tutti i vincoli imposti, in quanto manca un grado di libert. Vediamo
perch.
Si ha intanto che
Rf
= KNi
RNi
e si pu facilmente dimostrare che
n

AN =
ma, chiamando AP =
piamo che

Pp

i=1

X
Rf
KNi
=
RN
i=1

KPi , dai conti effettuati nella sezione 2.3 sapAN + 1 = AP

Come fare se le specifiche ci impongono guadagni diversi?


La soluzione semplice. Se AN < AP 1 vuol dire che dobbiamo aumentare
il guadagno invertente. Possiamo fare questo aggiungendo una resistenza RNx
tra morsetto invertente e 0V. come se aggiungessimo un ingresso dal lato
invertente, collegato a un generatore identicamente nullo. Il circuito funziona se
imponiamo
Rf
= KNx = AP AN 1
RNx
Se invece si ha AN > AP 1 vuol dire che dobbiamo aumentare il guadagno non invertente. Possiamo fare questo aggiungendo una resistenza RPx tra
morsetto non invertente e 0V. come se aggiungessimo un ingresso dal lato non
invertente, collegato a un generatore identicamente nullo. Il circuito funziona se
imponiamo
RP
= KPx = AN 1 AP
RPx
Nonostante la semplicit formale di questa soluzione, anche il sommatore
generalizzato soffre del fatto che i guadagni cui sono sottoposti i segnali sommati sul lato non invertente non sono indipendenti tra loro. Spesso si preferisce
ottenere il sommatore generalizzato come somma di due sommatori invertenti
in cascata.

100

2.5
2.5.1

Amplificatori da strumentazione
Introduzione

Ci siamo gi occupati della topologia circuitale chiamata con il nome di amplificatore differenziale: un amplificatore in grado di realizzare la funzione di
trasferimento 2.1.
Vu
= K(V1 V2 )
Vi

(2.1)

Questi amplificatori sono fondamentali per molte applicazioni elettroniche:


un esempio un ricevitore di linea, ossia un dispositivo che deve ricevere segnali a partire da una connessione via cavo. Le interferenze elettromagnetiche
che insistono sul canale di trasmissione degradano il segnale, lutilizzo di un
ricevitore di tipo differenziale serve ad eliminare tutte le componenti di modo
comune aggiunte dal cavo.
Quando si considerano le connessioni tra sistemi analogici distanti tra loro,
occorre valutare bene tutti i parametri in gioco, anche quelli che normalmente
si trascurano nel progetto di un circuito su singola scheda. Prima di analizzare le soluzioni circuitali per ottenere un amplificatore differenziale migliore di
quello gi studiato, facciamo un inciso sulle problematiche introdotte nei sistemi
elettronici dalle connessioni, limitandoci alle basse frequenze.

2.5.2

Compatibilit elettromagnetica

In un generico sistema elettronico, come potrebbe essere ad esempio un sistema


di telecomunicazioni o lelettronica di bordo di unautomobile, ci sono diversi
sotto-sistemi (moduli) che comunicano tra di loro attraverso connessioni, eventualmente lunghe, sulle quali i vari segnali vengono trasmessi da una parte
allaltra del sistema.
Un punto rilevante il potenziale di riferimento (0 V), il quale il nodo
rispetto al quale sono misurate tutte le tensioni del sistema.
Oltre al potenziale di riferimento, un altro elemento di rilievo sono le cosiddette masse, ossia le scatole metalliche o le carcasse esterne al dispositivo. Spesso le masse non hanno specifici scopi funzionali elettronici, tuttavia sono molto
importanti sotto il punto di vista della compatibilit elettromagnetica: infatti
esse potrebbero essere utilizzate come potenziale di riferimento se direttamente
collegate allo 0 V, oppure solo in certe condizioni, quali la radiofrequenza (collegando, mediante un condensatore, 0 V e massa in modo che il condensatore
le cortocircuiti a partire da una certa frequenza), ma potrebbero anche essere
completamente inutilizzate. Sicuramente importante considerare nel progetto
la presenza delle masse metalliche: in seguito a danni o altri motivi potrebbero
formarsi contatti tra elementi attivi del circuito e masse, rendendole di fatto rilevanti sotto il punto di vista della sicurezza elettrica. Per questo motivo spesso
le masse metalliche vengono collegate al potenziale di terra, che, a seconda dei
casi, o meno collegato al potenziale di riferimento.
In generale le masse, i fili, e gli altri elementi circuitali di collegamento non
sono modellabili come cortocircuiti bens sono soggetti a diversi fenomeni di
non idealit assimilabili a resistenze, capacit e induttanze indesiderate. Ad
esempio, il telaio di unautomobile che si trovi in moto nei pressi di un traliccio
101

ad alta tensione potrebbe, a causa del campo elettromagnetico a bassa frequenza


generato dalla corrente che scorre nel traliccio, essere soggetto ad una corrente
di autoinduzione. Se il telaio viene usato come elemento di collegamento per
il potenziale di riferimento, allora nel circuito equivalente del sistema occorre
considerare delle tensioni di rumore VN modellabili come generatori di tensione.
Altre tensioni e correnti possono essere indotte sullo stesso telaio per effetto dei
diversi motori elettrici presenti sulla vettura o dei vari circuiti di potenza legati
allaccensione ed alle altre funzioni di bordo. Anche i telefonini o altre sorgenti
a radiofrequenza possono iniettare disturbi sul telaio.
Esistono degli accorgimenti in grado di eliminare o ridurre parte dei problemi di compatibilit elettromagnetica: lo studio del collegamento delle masse
rispetto ai potenziali di riferimento, i modi di ridurre i parametri parassiti, e altri. Focalizziamoci su un problema specifico: un sistema composto da un sensore
remoto, riferito al suo potenziale di riferimento locale, che deve essere letto da
un amplificatore posto su una centralina ad una certa distanza da esso. Il sensore e la centralina hanno un potenziale di riferimento che solo nominalmente
comune poich, per quanto osservato sopra, ci sono disturbi che possono creare
tensioni di rumore tra il sistema e lamplificatore. Supponiamo che il compito
del sensore sia trasformare una grandezza fisica in una tensione equivalente. La
tensione misurata dal sensore sar riferita al suo riferimento a 0 V. Se colleghiamo luscita del sensore allingresso dellamplificatore con un semplice filo,
non solo la tensione che misuriamo la somma della tensione di uscita del sensore e delle tensioni di rumore indotte sul potenziale di riferimento, ma il filo
di collegamento e il ritorno di massa formano una spira in grado di captare
ulteriori disturbi dallambiente elettromagnetico in cui il sistema immerso.
Una semplice soluzione al problema consiste nelleffettuare una misura di
tipo differenziale: il collegamento tra sensore e amplificatore viene effettuato
mediante due fili, possibilmente schermati, ad esempio utilizzando un doppino
ritorto, in modo che lamplificatore esegua la differenza tra i potenziali di uscita
e di riferimento del sensore. Ovviamente la tensione di modo comune non deve influenzare luscita dellamplificatore. cio importante che lamplificatore
abbia un elevato CMRR.

2.5.3

Amplificatori da strumentazione

Per i motivi espressi sopra (e anche per altre applicazioni) sono nati degli amplificatori differenziali ad alte prestazioni. Questi amplificatori vanno sotto il
nome di amplificatore da strumentazione. Analizziamo come tale amplificatore
migliori le caratteristiche del semplice amplificatore differenziale (fig.2.18).
Come stato spiegato nel capitolo relativo a questo circuito, dal confronto
della funzione di trasferimento con la 2.1 si ottiene che per avere unamplificazione differenziale pari a K, si deve imporre la 2.2, in cui la prima relazione
permette di avere guadagno K, mentre le altre due permettono di minimizzare
il contributo della corrente di polarizzazione dellingresso delloperazionale.

R2 /R1 = R4 /R3 = K
R2 = R4
(2.2)

R1 = R3
Ma quali problemi ha questo circuito? Il principale limpedenza di ingresso:
infatti limpedenza vista dal morsetto invertente pari a R1 , mentre quella vista
102

V2
R1

R2

Vu

+
V1
R3
R4

Figura 2.18: Schema circuitale dellamplificatore differenziale.


dal morsetto non invertente pari a R3 + R4 . Le due impedenze dunque non
sono tendenti a infinito ed inoltre sono diverse.
Il problema pi grave di quello che sembra a prima vista. Infatti R1 ed R3
non determinano solo limpedenza dingresso, ma anche il guadagno (o meglio i
guadagni) dello stadio.
Se i segnali di ingresso provengono da circuiti con impedenza duscita non
nulla, allora i guadagni dei due canali sono modificati dal valore dellimpdedenza
vista dagli ingressi. Chiamando Req1 la resistenza equivalente di Thevenin del
generatore V1 e Req2 quella del generatore V2 , i guadagni reali dei due canali
sono:
R2
R1 + Req2


R4
R2

K1 = 1 +
R1 + Req2
R3 + R4 + Req1
K2 =

risulta evidente che entrambi i guadagni sono inferiori a quello di progetto ed


inoltre, se Req2 6= Req1 , anche K1 6= K2 . Questultima condizione la peggiore:
infatti in questo caso il guadagno di modo comune non pi nullo e quindi il
CMRR si abbassa.
Lo stesso effetto di riduzione del CMRR si ha a causa delle tolleranze delle
resistenze usate nella rete di reazione. Infatti le tolleranze delle resistenze possono rendere diversi i guadagni dei due rami anche in presenza segnali dingresso
con impedenze equivalenti identiche.
Questultimo problema viene risolto integrando le quattro resistenze del differenziale assieme alloperazionale ed eseguendo a posteriori una taratura laser
dei valori.
Per eliminare invece i problemi dovuti allimpedenza dingresso si possono
anteporre allamplificatore dei moduli svolgenti la funzione di buffer, cio disaccoppiatori di impedenza come lo stadio voltage follower (fig.2.19). I voltage
follower hanno altissima impedenza di ingresso e bassissima impedenza di uscita.

103

Regolazione del guadagno


Il circuito 2.19 un buon amplificatore differenziale ma ha guadagno K fisso.
Stante la necessit di integrare le resistenze per avere un buon CMRR, sarebbe
utile avere un circuito in cui il guadagno fosse programmabile cambiando una
sola resistenza, senza creare problemi al modo comune.
Per ottenere questo risultato possibile sostituire i voltage follower con degli amplificatori non invertenti, in cui per le reti di reazione sono legate tra
loro introducendo una resistenza R tra i due ingressi invertenti degli stadi di
amplificazione (fig. 2.20). Il circuito con questi ultimi accorgimenti funge da
amplificatore differenziale con CMRR elevatissimo e guadagno K variabile con
estrema semplicit.
Se viene applicato un segnale di modo comune VC in ingresso al sistema,
cio sui terminali non invertenti dei due stadi di pre-amplificazione, si ottiene
che anche i terminali invertenti si trovano a VC perch gli a.o. si trovano in stato
di funzionamento lineare e quindi vd = 0.
La caduta di tensione sulla resistenza R di regolazione del guadagno in questo
caso nulla perch i suoi estremi sono allo stesso potenziale VC . Allora anche
la corrente circolante attraverso R conseguentemente nulla e come essa anche
quelle circolanti in Ra e Rb perch le tre resistenze sono sostanzialmente in serie
(non entrano correnti sensibili nei terminali di ingresso della.o.).
Dato che non vi caduta di tensione su Ra ed Rb , la VC si trova anche sulluscita degli amplificatori non invertenti che quindi in questo caso si comportano
come dei voltage follower. La reiezione di modo comune dipende perci dallamplificatore differenziale finale, perch ai suoi ingressi si trovano esattamente le
stesse tensioni VC e cio lo stesso segnale di modo comune presente allingresso
del sistema.
Al contrario di VC , un segnale differenziale vd = V1 V2 in ingresso al sistema
si trasmette ai capi della resistenza R (v+ = v ) e causa in essa la circolazione
di una corrente I.
V1 V2
R
Dal momento che negli operazionali non entra corrente, I scorre anche attraverso le resistenze Ra e Rb . La tensione differenziale in ingresso allamplificatore
finale si pu ricavare da unequazione alla maglia passante per le R, Ra e Rb .
I=

V1 V2
(Ra + R + Rb )
(2.3)
R
Combinando le funzione di trasferimento dello stadio finale e lespressione
delluscita differenziale dei preamplificatori 2.3, si trova il legame complessivo
che lega lingresso e luscita del sistema. Inoltre sono sempre considerate valide
le ipotesi di ottimizzazione delloffset e CMRR 2.2.
Vu1 Vu2 =

R4
R2
=
R1
R3
Vu = (Vu1 Vu2 )

R2
Ra + R + Rb R2
=
(V1 V2 )

R1
R
R1

Ad =

Ra + R + Rb R2

R
R1
104

(2.4)

V2

V2
R1

R2

Vu

V1

V1

R3
R4

Figura 2.19: Schema dellalmplificatore che impiega dei voltage follower come
buffer.

V2

Vu2
R1

R2

Rb

V1

Ra

Vu1

R3
R4

Figura 2.20: Un amplificatore da strumentazione.

105

Vu

Allora lamplificazione differenziale del sistema Ad (R) funzione di R e quindi facilmente regolabile. Tuttavia questa valida configurazione ulteriormente
migliorabile con lintroduzione di due ingressi ausiliari.
Amplificatore da strumentazione completo
+

R1

R2

SEN SE

V2

Rb

R
Ra

Vu

V1

R3
R4

REF

Figura 2.21: Un amplificatore da strumentazione con laggiunta dei terminali


SENSE e REF.
Nellinstrumentation amplifier di figura 2.21 sono stati aggiunti altri due
ingressi collegati a dei voltage follower: il terminale SENSE e quello REF. Gli
amplificatori da strumentazione integrati presenti in commercio dispongono normalmente di un numero di ingressi che non si limita a quelli corrispondenti ai
terminali di alimentazione, ingresso, uscita e resistenza di regolazione. Nella sua
forma pi completa, dunque, un amplificatore da strumentazione si rappresenta
con il simbolo di figura 2.22.
Terminale di SENSE
Supponendo di dover applicare in serie a Vu un semplice amplificatore per aumentare la potenza del segnale di uscita, possibile ridurre le distorsioni introdotte da tale stadio inserendo il medesimo nella rete di reazione dellamplificatore da strumentazione, modificando il collegamento della resistenza R2
dellamplificatore differenziale (fig. 2.23).
Se si collegasse luscita dellamplificatore da strumentazione allingresso dello
stadio di potenza mantenendo la retroazione del terzo op-amp (amplificatore dif-

106

SEN SE
V2

Vu
R

V1
VREF
Figura 2.22: Simbolo dellamplificatore da strumentazione.
SEN SE
V2

Vu

Vu

R
V1

inamp

amp classe B

Figura 2.23: Sistema di amplificazione composto da un amplificatore da strumentazione e uno di potenza. Per ridurre le distorsioni si utilizza la retroazione
collegando il terminale di uscita di potenza con il SENSE dellin-amp.
ferenziale) collegata tra i suoi stessi terminali di uscita e invertente, le distorsioni
dellamplificatore di potenza si ritroverebbero sulluscita del sistema.
Se invece di collegare la resistenza di retroazione R2 sulluscita Vu la su collega su Vu (2.23, uscita dellamplificatore di potenza, si ottiene che concettualmente lamplificatore differenziale e quello di potenza diventano un solo blocco
modellabile come un solo operazionale. Quindi lanalisi del modello risultante
(analogo a quello di un amplificatore differenziale) descritto da unequazione
che lega direttamente le tensioni provenienti dagli stadi di preamplificazione e
luscita di sistema.
Vu = K(V1 V2 )

Dal punto di vista pratico scompaiono le distorsioni, che vengono ridotte a


livelli impercettibili dalla retroazione.
Disaccoppiamento delle impedenze Se si collegassero direttamente mediante una resistenza luscita dello stadio di potenza e il terminale invertente
dellamplificatore differenziale si otterrebbe la retroazione che stata descritta nel paragrafo precedente. Tuttavia eventuali resistenze parassite presenti nel
collegamento tra luscita dellamplificatore di potenza e R2 sarebbero percorse
dalla corrente che scorre nella rete di reazione e varierebbero il guadagno K del
sistema.

107

Anche in questo caso conveniente impiegare un voltage follower che presenti


unimpedenza elevata dalla parte del carico, in modo da non permettere cadute
di tensione sui collegamenti esterni e fornire bassisima impedenza alla rete di
reazione.
Terminale REF
Lintroduzione del terminale REF consente di sommare una tensione costante
alluscita dellamplificatore da strumentazione, la quale pu essere estremamente utile e vantaggiosa in unampia gamma di applicazioni. Consente di realizzare
una funzione di trasferimento lineare con la disponibilit di parametri di progetto corrispondenti alla pendenza m e allintercetta q di una retta del tipo
y = mx + q dove si possono fare le seguenti corrispondenze.
y = Vu la tensione di uscita dellin-amp.
x = V1 V2 la tensione differenziale in ingresso.
m = Ad (R) lamplificazione differenziale, funzione della resistenza R.
q = VREF il valore delluscita quando x = 0.
semplice determinare il meccanismo secondo cui agisce la tensione di riferimento VREF studiando i contributi sulluscita con la sovrapposizione degli
effetti. Si tenga presente che sempre valida la relazione sulle resistenze che
massimizza il CMRR.


R2
R3
1+
Vu |VREF = VREF
R3 + R4
R1
R1 + R2 = R3 + R4 = Vu |VREF = VREF

Allora la transcaratteristica finale dellamplificatore da strumentazione :


Vu =

R2 Ra + R + Rb

(V1 V2 ) + VREF
R1
R

Considerazioni conclusive
Lamplificatore da strumentazione viene realizzato integrando gli operazionali e
le resistenze nello stesso package, lasciando raggiungibili dallesterno i terminali
di alimentazione, ingressi, uscite, resistenza R, riferimento e retroazione.
Infine il nome di amplificatore da strumentazione deriva dal fatto che trova
largo impiego in tutti i sistemi di misura o di amplificazione di segnali provenienti da trasduttori che richiedano unelevata reiezione del rumore (o della
componente di segnale)di modo comune.
Un esempio di integrato di questo tipo lINA114, in-amp generico che pu
fornire un guadagno 1 < G < 104 , presenta CM RR = 115 dB @G = 1000. La
regolazione del guadagno semplicemente calcolabile dalla formula che stata
ricavata precedentemente (eq.2.4).
G=1+

50 k
R

108

2.5.4

Amplificatore a due operazionali

Esiste unaltra configurazione in grado di funzionare come amplificatore da strumentazione, basata su due soli amplificatori operazionali. Vedremo che questa configurazione ha prestazioni inferiori a quella presentata sopra, ma la sua
maggiore semplicit porta a sceglierla in diverse occasioni.
Lo schema iniziale visibile in figura 2.24 Ricaviamo quali sono le condizioni
R4
VREF
R3
R1

V2

R2

Vu1

V1

Vu

Figura 2.24: Un amplificatore da strumentazione con due operazionali (schema


iniziale).
affinch questa configurazione si comporti come un amplificatore differenziale.
La transcaratteristica :




R4
R2
R4 R2
R2
V2 1 +

+ VREF

Vu = V1 1 +
R1
R3
R1
R3 R1

Per avere un amplificatore differenziale i guadagni relativi ai due segnali V1


e V2 devono essere identici, cio:
1+

R2
R4 R2
R2
=
+

R1
R1
R3 R1

La scelta normale consiste in:


R4 = R1 ,

R3 = R2

Che porta infine a:




R2
+ VREF
Vu = (V1 V2 ) 1 +
R1
Compariamo questo schema con quello ricavato per lamplificatore con tre operazionali:
entrambi gli schemi offrono impedenza molto elevata su entrambi gli ingressi;
ad entrambi possibile sommare una tensione di riferimento VREF per
traslare luscita e questa tensione riportata in uscita con guadagno
unitario;
in questo schema non si pu variare il guadagno differenziale agendo su
una sola resistenza.
109

I
R5

R4
VREF
R3

R1

V2

R2

Vu1

V1

Vu

Figura 2.25: Un amplificatore da strumentazione con due operazionali (schema


finale).
Possiamo facilmente modificare il circuito in modo da risolvere anche lultimo
punto.
Nello schema di fig. 2.25 stata aggiunta la resistenza R5 . Valutiamone gli
effetti. I due capi della resistenza si trovano rispettivamente a tensione V1 e V2 .
Dunque la corrente che scorre in R5 vale I = (V1 V2 )/R5 . I due nodi tra cui
scorre la corrente si trovano a massa virtuale. Per tenere conto in modo semplice
di questa corrente aggiuntiva possiamo ragionare su un circuito equivalente a
quello dato, visibile in fig. 2.26, in cui nei due nodi a massa virtuale entra la
stessa corrente I trovata sopra.
R5
(V2 V1 )
R1

(V1 V2 )

R5

VREF
R2
R1

V2

R2

Vu1
V1

Vu

Figura 2.26: Circuito equivalente dellamplificatore da strumentazione con due


operazionali.
Possiamo ulteriormente semplificare i conti osservando che, essendo R5 influente solo sul modo differenziale, le condizioni trovate sopra per le altre resistenze continuano ad essere valide, quindi la transcaratteristica diventa:


R2
R2 R1
R2
Vu = (V1 V2 ) 1 +
+ (V1 V2 )
(V2 V1 )
+ VREF
R1
R1 R5
R5

Con le opportune semplificazioni si ottiene infine:




R2
R2
Vu = (V1 V2 ) 1 +
+ VREF
+2
R1
R5
110

In conclusione, anche questo circuito permette di modificare il guadagno differenziale agendo su una sola resistenza. La limitazione pi grossa di questo
sistema risiede nel comportamento in frequenza: i due segnali di ingresso sono applicati in punti del circuito che presentano un cammino elettrico diverso
rispetto alluscita. Infatti il segnale V2 viene elaborato da due amplificatori operazionali, mentre V1 viene applicato al secondo e confrontato con luscita del
primo. Questo causa dei problemi in alta frequenza, quando lo sfasamento operato dal primo operazionale rispetto al comportamento in continua non pi
trascurabile. Questa soluzione utilizzata solo per segnali a bassa frequenza.

2.6

Amplificatori audio

Tutti gli utilizzi studiati finora dellamplificatore operazionale (tranne il derivatore) prevedono che la banda passante del circuito comprenda la continua.
Esistono per molte applicazioni in cui non richiesto amplificare la continua, anzi opportuno eliminare la componente continua del segnale dingresso,
che potrebbe causare limitazioni nella dinamica di ingresso/uscita del circuito.
In generale si chiamano amplificatori audio quei circuiti che lavorano su una
banda di frequenze che non include la continua ma non cos ampia da essere
classificata radiofrequenza. La banda audio nominale comprende le frequenze
tra 20 Hz e 20 kHz, se si intende riprodurre musica ad alta fedelt, da 300 Hz a
3200 Hz se si vuole gestire un segnale telefonico, ma le tecniche e gli schemi possono essere utilizzati anche per segnali a frequenza pi alta o pi bassa rispetto
a questi limiti, con i dovuti aggiustamenti delle costanti di tempo.
Leliminazione della continua si ottiene come gi fatto in corsi precedenti
per i circuiti amplificatori a singolo transistor, ma occorre prestare attenzione ad alcune regole base, che verranno illustrate nel seguito lavorando su un
amplificatore non invertente per banda audio.
C2
C1
R1

R2

Vu

+
Vi
C3

R3

Figura 2.27: Schema circuitale dellamplificatore audio.

111

Lo schema del circuito riportato in fig. 2.27. Rispetto allanalogo circuito


che amplifica anche la continua sono stati aggiunti tre condensatori ed importante notare la presenza della resistenza R3 . Analizziamo la funzione di ciascuno
di questi componenti, partendo dallingresso.
Sul terminale dingresso sono presenti R3 e C3 . La funzione del condensatore ovvia: serve ad eliminare una possibile componente continua dal segnale
dingresso. Per quanto riguarda R3 , il suo inserimento necessario. Infatti ricordiamo che negli ingressi dellamplificatore operazionale deve poter scorrere la
corrente di polarizzazione, quindi necessario un percorso in continua per tale
corrente verso lalimentazione. I due componenti introducono inoltre uno zero
nellorigine e un polo a bassa frequenza, utile per definire il limite inferiore della
banda passante del sistema.
Il condensatore C1 stato inserito per disaccoppiare il comportamento in
frequenza dellampificatore dal comportamento in continua. Infatti in continua
C1 un circuito aperto e il guadagno dellamplificatore unitario. Ma perch ci
interessa il guadagno dellamplificatore per la continua, se abbiamo la appena
eliminata tramite il condensatore C3 ? La risposta di nuovo relativa ai parametri parassiti dellamplificatore operazionale: la tensione di offset di ingresso
Vof f si ritrova in uscita amplificata di un fattore pari al guadagno in continua
dellamplificatore, che in questo modo minimizzato. Sempre per gli offset, il
valore ottimale di R3 sar R3 = R2 in quanto R1 in continua non fa parte della
rete di reazione. C1 , R1 e R2 introducono una coppia zero-polo nella funzione di
trasferimento ed bene che la frequenza del polo sia almeno una decade sotto
il limite inferiore della banda passante, determinato da R3 e C3 .
Il condensatore C2 infine interviene ad alta frequenza introducendo un polo
che limita la banda dellamplificatore. Anche questo polo si aggiunge per migliorare le caratteristiche del sistema, questa volta relativamente al rumore. Se
la banda passante dellamplificatore risultasse superiore al necessario, il sistema
amplificherebbe anche eventuali componenti di rumore fuori banda, che potrebbero nuocere agli stadi successivi. C2 inserisce anche uno zero a frequenza pi
alta del polo. Quando C2 si comporta come un cortocircuito, lamplificatore ha
guadagno unitario.
Esempio 3. Si dimensioni un amplificatore audio non invertente che risponda
alle seguenti specifiche:
banda passante a 3 dB: da 20 Hz a 20 kHz;
guadagno a centro banda: 10 10%;
utilizzo di componenti normalizzati della serie E12;
amplificatore operazionale: LM741;
impedenza di ingresso: 100 10 k;
tensione di alimentazione: 15 V.
Le specifiche di progetto in banda passante sono simili a quelle di un amplificatore non invertente standard. La psecifica sullimpedenza dingresso fissa il
valore di R3 a 100 k. Poich per gli offset la resistenza R1 non conta, R2 = R3 .

112

A questo punto possiamo fissare il guadagno definendo R1 e quindi assegnare


alle resistenze i seguenti valori:

R2 = 100 k
R1 = 10 k

R3 = 100 k

Con questa selezione il guadagno nominale in banda vale 11, comunque allinterno delle specifiche.
Occorre ora assegnare un valore ai condensatori. Poich C2 sar dimensionato per intervenire a frequenze molto pi alte di C3 e C1 , possiamo considerare separatamente i suoi effetti, sostituendo gli altri condensatori con dei
cortocircuiti.
La funzione di trasferimento in alta frequenza ha la seguente espressione:
Vu
R1 + R2 s(R1 //R2 )C2 + 1
=

Vi
R1
sR2 C2 + 1
da cui la frequenza del polo :
fp2 =

1
1
= C2 =
= 80 pF
2R2 C2
2 20 kHz 100 k

Si pu scegliere il valore normalizzato C2 = 68 pF.


Occorre ora dimensionare i due condensatori responsabili del comportamento
in bassa frequenza. Essi non si influenzano a vicenda, nel senso che le frequenze
dei due poli sono indipendenti, ma i loro effetti si sommano sulla funzione di trasferimento. Consideriamo dapprima C1 , valutando la funzione di trasferimento
che si avrebbe se C3 non fosse presente e lingresso fosse collegato direttamente
al morsetto non invertente delloperazionale.
In questo caso la funzione di trasferimento sarebbe:
s(R1 + R2 )C1 + 1
Vu
=
V+
sR1 C1 + 1
Dunque la frequenza del polo introdotto da C1 vale:
fp1 =

1
2R1 C1

Per quanto riguarda C3 , possiamo trascurare il carico sul partitore dovuto


allingresso delloperazionale in quanto la resistenza di ingresso dellamplificatore
estremamente elevata. Dunque la tensione sullingresso non invertente sar
semplicemente:
sR3 C3
V+
=
Vi
sR3 C3 + 1
di conseguenza il polo introdotto da C3 vale:
fp3 =

1
2R3 C3

Ora dobbiamo decidere quale polo piazzare al limite inferiore della banda
passante dellamplificatore: laltro polo sar posizionato una decade pi sotto
in modo da non aumentare la pendenza della caratteristica intorno al limite
113

inferiore della banda e quindi non alterare il valore della frequenza a 3 dB.
Dato che la resistenza R3 pi grossa di R1 , conviene assegnarla al polo a
frequenza pi bassa, in modo da ridurre il valore del condensatore associato.
Possiamo quindi scrivere:
1
= 800 nF
2 20 Hz 10 k
1
C3 =
= 800 nF
2 2 Hz 100 k
Quindi C1 e C3 saranno due condensatori uguali di valore normalizzato pari
a 820 nF.
A questo punto possiamo ricalcolare le frequenze dei poli con i valori normalizzati dei condensatori, aggiungere le frequenze degli zeri e disegnare il
diagramma di Bode della funzione di trasferimento:
C1 =

fz1 = 1.8 Hz; fp3 = 1.9 Hz; fp1 = 19 Hz; fp2 = 23 kHz; fz2 = 260 kHz.

Vu
Vi

20.8 dB

0 dB
10 Hz

fz1

fp3

100 Hz

1 kHz

10 kHz

fp1

fp2

100 kHz

fz2

Figura 2.28: Diagramma di Bode del modulo della funzione di trasferimento


dellamplificatore audio.
Il modulo della funzione di trasferimento riportato in fig. 2.28.

2.7

Circuiti ad alimentazione singola

Finora lamplificatore operazionale stato alimentato con tensioni simmetriche,


ossia con una tensione VAL e la sua opposta VAL , ma a meno di particolari
applicazioni che richiedano questa soluzione, spesso i sistemi vengono alimentati soltanto con una tensione mentre il secondo morsetto viene collegato al
potenziale di riferimento.

114

I circuiti descritti precedentemente possono essere alimentati con una singola


tensione, al costo di ridurre la loro dinamica di ingresso: ad esempio utilizzando
VAL = 15 V invece della coppia di alimentazioni VAL = 15 V, loperazionale
pu funzionare comunque, ma dal momento che la dinamica di alimentazione
dimezzata (si perdono tutte le tensioni negative), anche quella di ingresso
subisce almeno un dimezzamento.
Se vengono perse le tensioni di alimentazione negative rispetto agli 0 V di
riferimento, neanche il segnale di uscita pu pi assumere valori al di sotto
dello zero. Tuttavia il funzionamento corrispondente a segnali positivi non varia
sensibilmente, purch siano appunto rispettate le dinamiche di ingresso e uscita.
Il circuito pu accettare segnali negativi in ingresso in due casi:
se la banda passante non prevede la continua, allora si pu disaccoppiare il
segnale dingresso tramite un condensatore e polarizzare opportunamente
lo stadio;
nel caso di amplificatore invertente, possibile applicare segnali di ingresso negativi eventualmente aggiungendo dei circuiti di protezione che
intervengano in caso di mancanza di alimentazione.
Nel seguito esamineremo due esempi di circuiti con alimentazione singola.
Esempio 4. Si progetti un amplificatore che risponda alle specifiche seguenti:
Dinamica segnale di ingresso: 1 V2 V;
Tensione duscita Vu = 0.5 V quando Vi = 1 V;
Tensione duscita Vu = 4.5 V quando Vi = 2 V;
VAL = 5 V, VAL = 0 V;
Amplificatore operazionale rail-to-rail tipo LMH6645;
Si scelgano per le resistenze valori normalizzati nella serie E96.
Il primo passo consiste nel determinare graficamente la transcaratteristica del
circuito, la quale un segmento di retta dato che landamento lineare (figura
2.29).
Lespressione della retta su cui giace il segmento della caratteristica si ricava
dalle coordinate di due punti che vi appartengono.
Vu = 4(Vi 0.875 V) = 4Vi 3.5 V

Al fine di realizzare la tensione di riferimento costante di 3.5 V, si collega


sullingresso invertente un segnale derivato dallalimentazione che effettua una
traslazione della caratteristica (fig.2.30).
VAL collegata al morsetto di alimentazione dellintegrato ma anche allingresso invertente dellamplificatore operazionale tramite R4 . In questo modo la
transcaratteristica pu essere determinata con la sovrapposizione degli effetti.


R2
R2
VAL
Vu = Vi 1 +
R1 //R4
R4
Il rapporto R2 /R4 si impone considerando che:
115

Vu
4V
3V
2V
1V

1V

2V

3V

Vi

Figura 2.29: Transcaratteristica circuitale dalle specifiche dellesempio 4.


R4

R2

VAL
R1

Vu

Vi
R3

Figura 2.30: Circuito dellamplificatore dellesempio 4.

VAL

R2
R2
3.5 V
= 3.5 V =
=
= 0.7
R4
R4
5V

Laltra condizione :
1+

R2
=4
R1 //R4

Per il dimensionamento delle resistenze possiamo notare che la tensione di


offset tipica delloperazionale vale 1 mV, mentre la corrente di offset tipica di
1 nA. Dunque
R2 <<

AV Vof f
4 1 mV
=
= 4 M
Iof f
1 nA

Fissiamo allora R2 = 100 k. Questo porta a R4 = 143 k (valore che compare nella serie E96). Sostituendo i valori trovati nellespressione contente R1
si ottiene R1 = 43.5 k. Il valore normalizzato pi vicino nella serie E96
R1 = 43.2 k. Rimane da calcolare R3 che pari al parallelo delle altre tre
resistenze. Il calcolo porta a R3 = 24.9 k, che esiste nella serie E96.
Esempio 5. Si realizzi un amplificatore invertente per un segnale in banda audio
(da 20 Hz a 20 kHz) con AV = 10 10% e VAL = 5 V. Si utilizzi un amplificatore
operazionale LM324 e resistenze normalizzate della serie E12.
116

C2

R2

R1

C1

Vu

Vi
VAL
R3
R4

C3

Figura 2.31: Amplificatore corrispondente allesempio 5.


Lo schema di riferimento riportato in fig. 2.31. I due condensatori C1 e
C2 limitano la banda passante rispettivamente per basse ed alte frequenze. Le
resistenze R3 e R4 forniscono la polarizzazione al segnale per massimizzare la dinamica duscita. Il condensatore C3 serve a ridurre il rumore iniettato sul segnale
dalla tensione di alimentazione collegata allingresso non invertente tramite R3 .
Per prima cosa occorre valutare la dinamica di ingresso e di uscita dellamplificatore operazionale. Nel caso dellLM324 alimentato a 5 V la dinamica di
ingresso di modo comune il campo 0 V3.5 V. La dinamica duscita ha valori
simili, ma, come sempre, dipende dal carico.
La rete di polarizzazione formata da R3 e R4 determina il valor medio del
segnale duscita. Si noti che per la continua il guadagno dellamplificatore visto dal morsetto non invertente vale ADC = 1, quindi la tensione presente sul
morsetto non invertente si ritrover anche alluscita dellamplificatore. Dato che
la dinamica duscita e di ingresso sono praticamente coincidenti, ha senso definire come valor medio di uscita la met della dinamica, cio 1.75 V. Allora
lequazione che definisce il rapporto tra le due resistenze vale:
VAL

R4
= 1.75 V
R3 + R4

Da cui R3 /R4 = 1.86. Per minimizzare gli offset il parallelo di queste resistenze
deve essere pari alla resistenza vista dal morsetto invertente in continua. Dato che il condensatore C1 esclude in continua il contributo di R1 , si ha che
R3 //R4 = R2 .
Il guadagno in banda vale AV = R2 /R1 . Per dimensionare R2 si possono
fare le solite considerazioni sugli offset, verificando dal data sheet i parame117

tri parassiti dellamplificatore: la tensione di offset tipica delloperazionale vale


2 mV, mentre la corrente di offset tipica di 5 nA.
R2 <<

1 2 mV
ADC Vof f
=
= 400 k
Iof f
5 nA

Possiamo scegliere allora R2 = 39 k. Questa condizione produce R4 =


60 k. La resistenza della serie E12 pi vicina R4 = 56 k. Allora R3 = 56 k
1.86 = 104 k che viene normalizzata a R3 = 100 k. Rimane da dimensionare la
resistenza R1 , che per definisce il guadagno in banda e quindi vale R1 = 3.9 k.
A questo punto si possono ricavare i valori dei condensatori. Essendo le
due costanti di tempo separate da pi di una decade possibile considerarli
separatamente. Di fatto abbiamo gi calcolato i contributi dei condensatori in
circuiti analoghi, nella sezione 2.1.1 per C2 e in 2.1.2 per C1 . I due poli sono
quindi piazzati in:
fp2 =

1
1
= C2 =
= 204 pF
2R2 C2
239 k 20 kHz

fp1 =

1
1
= C1 =
= 2.04 F
2R1 C1
23.9 k 20 Hz

I valori normalizzati pi vicini sono C2 = 180 pF e C1 = 2.2 F (si sceglie il


valore normalizzato in modo da garantire che la banda passante non sia mai pi
piccola delle specifiche).
Rimane da dimensionare C3 . Questo condensatore non a priori necessario,
ma molto utile per evitare di iniettare sul segnale del rumore proveniente
dalla tensione di alimentazione. In effetti VAL non distinguibile da un segnale
applicato sul morsetto non invertente delloperazionale, il quale viene amplificato
di un fattore pari a:
1.75
AVAL =
(1 + AV ) = 3.85
5
A seconda dellalimentatore utilizzato e dei disturbi iniettati sullalimentazione
dai vari carichi collegati, si possono avere diversi tipi di rumore. Il pi importante per la banda trattata dal nostro amplificatore quasi sempre un residuo
di ondulazione (ripple) a frequenza doppia rispetto a quella della rete di distribuzione dellenergia elettrica. Questo ripple pu anche raggiungere qualche
decina di millivolt e rappresentare dunque un disturbo molto importante. Si pu
agevolmente trovare che la frequenza del polo vale:
fp3 =

1
2(R3 //R4 )C3

Possiamo imporre fp3 = 2.5 Hz. In questo modo un eventuale rumore a 100 Hz
sullalimentazione sar riportato in uscita attenuato di circa 20 dB nonostante
lamplificazione che abbiamo considerato sopra. Facendo i conti si ottiene C3 =
51 F. Il valore normalizzato pi prossimo C3 = 47 F. Si pu utilizzare un
condensatore elettrolitico, in quanto la tensione ai capi ha sempre lo stesso
segno.

118

Capitolo 3

Filtri attivi
Indice
3.1

3.2

3.3

3.4

3.5

Filtri del primo ordine . . . . . . . . . . . . . . . .


3.1.1 Integratore . . . . . . . . . . . . . . . . . . . . . .
3.1.2 Passa-basso . . . . . . . . . . . . . . . . . . . . . .
3.1.3 Derivatore e passa-alto . . . . . . . . . . . . . . . .
3.1.4 Passa-banda . . . . . . . . . . . . . . . . . . . . . .
3.1.5 Rotatore di fase . . . . . . . . . . . . . . . . . . . .
Filtri del II ordine . . . . . . . . . . . . . . . . . . .
3.2.1 Passa-basso . . . . . . . . . . . . . . . . . . . . . .
3.2.2 Passa-alto . . . . . . . . . . . . . . . . . . . . . . .
3.2.3 Passa-banda . . . . . . . . . . . . . . . . . . . . . .
3.2.4 Elimina-banda . . . . . . . . . . . . . . . . . . . .
3.2.5 Passa tutto o giratore . . . . . . . . . . . . . . . .
Circuiti per filtri del II ordine . . . . . . . . . . . .
3.3.1 Celle a guadagno finito . . . . . . . . . . . . . . .
3.3.2 Celle a guadagno infinito . . . . . . . . . . . . . .
3.3.3 Celle basate su amplificatori operazionali multipli .
Filtri di ordine superiore al II . . . . . . . . . . . .
3.4.1 Maschera di progetto . . . . . . . . . . . . . . . . .
3.4.2 Risposte standard . . . . . . . . . . . . . . . . . .
3.4.3 Progetto di un filtro passa basso . . . . . . . . . .
3.4.4 Circuito di simulazione di uninduttanza . . . . . .
3.4.5 Dati per il progetto di filtri passa-basso . . . . . .
Filtri a capacit commutate . . . . . . . . . . . . .
3.5.1 Principio di funzionamento . . . . . . . . . . . . .
3.5.2 Integratore . . . . . . . . . . . . . . . . . . . . . .
3.5.3 Limiti di frequenza di clock . . . . . . . . . . . . .
3.5.4 Effetti delle capacit parassite . . . . . . . . . . .
3.5.5 Integratori stray insensitive . . . . . . . . . . . . .
3.5.6 Comportamento in frequenza . . . . . . . . . . . .
3.5.7 Filtro del secondo ordine con cella biquadratica . .
3.5.8 Approfondimenti . . . . . . . . . . . . . . . . . . .

121
122
123
124
125
126
128
. 128
. 130
. 131
. 132
. 133
133
. 134
. 140
. 143
147
. 148
. 148
. 149
. 150
. 152
159
. 159
. 161
. 163
. 164
. 165
. 166
. 168
. 169
.
.
.
.
.

n filtro un qualunque doppio bipolo (sistema con una porta di ingresso


ed una di uscita) la cui funzione di trasferimento non indipendente dalla
frequenza. I filtri hanno applicazioni innumerevoli in elettronica e nei sistemi di

119

telecomunicazioni. La realizzazione di filtri pu essere effettuata con molte tecniche diverse, a seconda del campo di frequenza ed in generale delle caratteristiche
e specifiche del sistema di cui il filtro deve fare parte. Le tecniche di realizzazione possono prevedere luso di soli componenti passivi, oppure di componenti
attivi e passivi, di sistemi campionati, di sistemi numerici. In questo capitolo
ci si limita allo studio dei filtri attivi, cio dei filtri costituiti da componenti
passivi (resistenze e condensatori) e da amplificatori operazionali. Rispetto ai
filtri che impiegano solo componenti passivi, i filtri attivi hanno il sostanziale
vantaggio di non richiedere luso di induttanze, che sono, tra i componenti passivi, quelli pi problematici da realizzare, soprattutto per applicazioni in bassa
frequenza, in quanto difficilmente miniaturizzabili, imprecise, pesanti e gravate
da molti parametri parassiti. Tali componenti nei filtri attivi sono sostituiti da
amplificatori operazionali (componenti attivi quasi ideali). A bassa frequenza
le induttanze trovano ormai impiego solo quando necessario filtrare segnali
ad alta potenza. possibile progettare filtri che approssimino, con una data
tolleranza, qualunque funzione di trasferimento fisicamente realizzabile. Le tecniche di progettazione risultano per di complessit non affrontabile in un corso
generale di elettronica applicata. Inoltre esistono ormai sistemi di CAD per la
progettazione di filtri che rendono obsolete le tecniche di progettazione classiche
per filtri generici. Ci si limiter di conseguenza allo studio dei soli filtri notevoli:
passa basso, passa alto, passa banda, elimina banda e giratori (o passatutto,
che cambiano solo la fase). Per ognuno di questi filtri esiste una funzione di
trasferimento ideale, detta funzione a gradino, riportata, per i primi quattro
tipi elencati, in figura 3.1. Ogni filtro notevole definisce un campo di frequenze
in cui il segnale di ingresso passa inalterato attraverso il filtro ed un campo di
frequenze per cui il filtro non trasmette il segnale in uscita. Tali campi sono
denominati rispettivamente banda passante e banda attenuata del filtro.

Figura 3.1: Funzione di trasferimento ideale dei filtri notevoli

120

Funzioni di trasferimento del tipo riportato in figura 3.1 non sono fisicamente realizzabili, occorre dunque effettuare delle approssimazioni in modo da
esprimere tali funzioni nella forma:
H(s) =

N (s)
D(s)

In questa formula, N (s) e D(s) sono dei polinomi in s. Lapprossimazione tanto


migliore quanto pi elevato il grado del denominatore, che definisce lordine del
filtro. Un rapporto tra polinomi pu essere scomposto nel prodotto di rapporti
tra polinomi in cui il grado del denominatore del primo o del secondo ordine.
N (s)
N (s) N (s)
N (n) (s)
=

... (n)
D(s)
D (s) D (s)
D (s)
Questo permette di scomporre la funzione di trasferimento da realizzare nel
prodotto di pi funzioni di trasferimento del primo o del secondo ordine, progettando quindi il filtro come una serie di filtri pi semplici in cascata. Si studieranno dunque dapprima i filtri del primo ordine, poi quelli del secondo ordine
ed infine le tecniche che permettono di progettare filtri di ordine superiore.

3.1

Filtri del primo ordine

I filtri attivi del primo ordine possono essere realizzati a partire dalla generalizzazione dello stadio amplificatore invertente ad amplificatore operazionale.
Abbiamo gi studiato questa configurazione nel capitolo precedente (in realt
abbiamo gi studiato, senza chiamarli cos, quasi tutti i filtri del primo ordine).

Figura 3.2: Amplificatore invertente


Si consideri il circuito riportato in figura 3.2, in cui Z1 e Z2 sono impedenze
qualsiasi. La funzione di trasferimento analoga a quella con rete di reazione
resistiva, si ha cio :
Z2
Vu = Ve
Z1
A seconda di quali componenti si sostituiscono a Z2 e Z1 , si ottengono diverse
funzioni filtranti del primo ordine.

121

Figura 3.3: Integratore invertente

3.1.1

Integratore

Se si sostituisce a z2 un condensatore e a z1 una resistenza si ottiene il circuito


di figura 3.3
Abbiamo gi detto molte cose relativamente a questo circuito, ribadiamo qui
la sua funzione di trasferimento nellottica dei filtri.
1
Vu
=
Ve
sRC
antitrasformando si ottiene:
Z t
Z t
ve (t)
1
Vu = Vu (0)
dt = Vu (0)
ve (t)dt
RC 0
0 RC
Supponendo di usare un operazionale ideale, il diagramma di Bode riportato in figura 3.4. La funzione di trasferimento pu essere scritta in forma
normalizzata come
1
H(jf ) = f
j( f0 )
dove f0 = 1/(2RC) la frequenza per cui il guadagno dellintegratore
unitario.

Figura 3.4: Diagramma di Bode dellintegratore invertente


Questa lapprossimazione pi grossolana possibile di un filtro passa basso:
effettivamente le frequenze basse vengono amplificate di pi delle frequenze alte,
ma non esiste un campo di frequenze in cui lamplificazione sia costante. Dal
punto di vista applicativo bisogna poi riferirsi a quanto studiato nel capitolo
precedente sulla stabilit e sulla banda passante del circuito.
122

3.1.2

Passa-basso

Lintegratore, pur avendo un comportamento di tipo passa-basso, ha dei gravi


limiti di utilizzo dato il comportamento in continua e la mancanza della zona piatta (banda passante) presente nella funzione di trasferimento ideale. Si
pu cercare allora di migliorare le prestazioni in bassa frequenza del circuito.
La modifica pi semplice consiste nellaggiungere una resistenza in parallelo al
condensatore C, ottenendo il circuito di figura 3.5.

Figura 3.5: Filtro passa-basso del I ordine


Si pu ricavare la funzione di trasferimento di questo circuito lavorando nel
campo delle trasformate di Laplace:
Z2 =

R2
1 + sR2 C

Vu
R2
1
=
Ve
R1 1 + sR2 C
Questa funzione di trasferimento pu essere ricondotta ad un formato standard (anche detto forma canonica), relativo ad un filtro con guadagno unitario
in banda passante e con frequenza di taglio unitaria, modificando opportunamente lespressione per tenere conto di guadagno reale e frequenza di taglio
reale. Il diagramma di Bode della funzione di trasferimento standard di un filtro
passa basso del primo ordine riportato in figura 3.6
dB |H|
0

0
H
-22.5

-10

-45
-67.5

-20
0.1

f/f0

-90
10

0.01

0.1

10 f/f0 100

Figura 3.6: Funzione di trasferimento standard di un filtro passa basso del primo
ordine

123

La generica H(jf ) quindi:


H(jf ) = H0

1
1 + j ff0

dove H0 la funzione di trasferimento in continua o guadagno in continua


mentre f0 la frequenza di taglio, definita come la frequenza per cui il guadagno
del filtro di 3 dB inferiore rispetto a quello in continua. Nel nostro caso ci si
pu ricondurre allespressione canonica ponendo
f0 =

R2
1
e H0 =
2R2 C
R1

Di conseguenza, sostituendo nel circuito base di figura 3.2 a Z2 un condensatore con in parallelo una resistenza e a Z1 una resistenza, si ottiene una funzione
di trasferimento di tipo passa basso di cui possibile controllare facilmente i
parametri dimensionando opportunamente i componenti. Nel filtro passa basso
del primo ordine si hanno due parametri su cui giocare: H0 e f0 .

3.1.3

Derivatore e passa-alto

Si consideri nuovamente il circuito dellintegratore e si scambino tra loro resistenza e condensatore. Si ottiene il circuito di figura 3.7.

Figura 3.7: Derivatore invertente


In questo caso, la funzione di trasferimento diventa
Vu
dve (t)
= sRC , vu (t) = RC
Ve
dt
Questo circuito quindi un derivatore invertente, che rappresenta la forma
pi semplice di filtro passa-alto. Anche questo circuito gi stato studiato nel
capitolo sulle applicazioni, dova abbiamo evidenziato i problemi di stabilit.
Per ottenere un filtro passa-alto stabile si deve diminuire il guadagno alle
alte frequenze cio si deve fare in modo che alle alte frequenze non ci sia un
corto circuito tra Ve e lingresso invertente. Se allora si inserisce una resistenza
in serie a C si ottiene il circuito riportato in figura 3.8. Per questo nuovo circuito
la funzione di trasferimento vale:
Z1 =

sR1 C + 1 Vu
sR2 C
=
,
sC
Ve
sR1 C + 1
124

Figura 3.8: Filtro passa-alto del I ordine


Si nota uno zero nellorigine e un polo a frequenza 1/(2R1 C). La funzione
di trasferimento dunque riconducibile a quella di un filtro passa-alto del primo
ordine.
Il diagramma di Bode della funzione di trasferimento standard passa-alto
del primo ordine riportato in figura 3.9. La sua forma canonica la seguente:
H(jf ) = H0

dB

j ff0
1 + j ff0

90
H
67.5

-10

45

|H|

22.5

-20
0.1

f/f0

10

0
0.01

0.1

10 f/f0 100

Figura 3.9: Funzione di trasferimento standard di un filtro passa-alto del I ordine


Confrontando questa espressione con la funzione di trasferimento ottenuta
sopra, si ricava che f0 = 1/(2R1 C) e H0 = R2 /R1 .

3.1.4

Passa-banda

possibile mescolare le due funzioni di trasferimento gi viste per ottenere


un comportamento di tipo passa-banda. Questa configurazione riportata in
figura 3.10. Si ottiene cos un sistema che formalmente del secondo ordine ma
costituito da due sistemi del primo ordine concatenati, in quanto il denominatore
della funzione di trasferimento ha due radici reali, al pi coincidenti.
La funzione di trasferimento del filtro :
sR2 C1
Vu
=
Ve
(sR2 C2 + 1)(sR1 C1 + 1)

125

Figura 3.10: Filtro passa-banda a banda larga


Dato che la funzione di trasferimento ha uno zero nellorigine e due poli, si
tratta di un filtro passa banda del secondo ordine, detto a banda larga in quanto
i due poli sono reali.
La forma canonica la seguente:
H(jf ) = H0

j ff1
1+

j ff1

1
1 + j ff2

Landamento di H(jf ) riportato in figura 3.11 nel caso in cui f1 = 1,


f2 = 10, H0 = 1.
dB |H|
0

90
H

-10

-20
0.1

10

f/f0

-90

100

0.1

10

f/f0 100

Figura 3.11: Funzione di trasferimento standard del filtro passa-banda a banda


larga
Confrontando lespressione canonica con la funzione di trasferimento del filtro si ricava: f1 = 1/(2R1 C1 ), f2 = 1/(2R2 C2 ) e H0 = R2 /R1 . Questo tipo
di filtro non permette un filtraggio molto selettivo intorno ad una data frequenza
(neppure se si pone f1 = f2 ). Per ottenere prestazioni pi spinte occorrono altre
soluzioni che permettono di ottenere funzioni di trasferimento con poli complessi
coniugati. Questi circuiti saranno trattati pi avanti.

3.1.5

Rotatore di fase

I filtri trattati in precedenza modificano sia il modulo, sia la fase della tensione
di uscita in funzione della frequenza. Esiste unaltra funzione di trasferimento
126

notevole del primo ordine che non ha effetti sullampiezza del segnale ma solo
sulla fase. Il circuito che la realizza riportato in figura 3.12.

Figura 3.12: Filtro rotatore di fase

0
H
-45

dB |H|
0

-90

-10

-135

-20
0.1

f/f0

-180

10

0.01

0.1

10 f/f0 100

Figura 3.13: Funzione di trasferimento del filtro rotatore di fase


Se si considera il condensatore un circuito aperto, cio se si analizza il circuito
per frequenze basse, in R1 non scorre corrente, quindi lingresso non invertente si
trova a tensione Ve , dunque non scorre corrente neanche nelle resistenze R2 e la
tensione di uscita pari alla tensione di ingresso, ottenendo lequivalente di un
voltage follower. Per alte frequenze il condensatore un cortocircuito, dunque
lingresso invertente alla tensione di riferimento e il circuito si comporta come
un amplificatore invertente a guadagno unitario. A frequenze intermedie si ha
una transizione graduale tra il primo e il secondo tipo di comportamento.
Per studiare il circuito pi in dettaglio, si pu osservare che la tensione
allingresso non invertente vale:
V+ = Ve

1
sR1 C + 1

Si possono considerare indipendentemente i termini di guadagno dovuti alle


tensioni applicate allingresso invertente ed allingresso non invertente, usando
la sovrapposizione degli effetti, ottenendo:
Vu = Ve

R2
1 sR1 C
R2
1
) Ve
= Ve
(1 +
1 + sR1 C
R2
R2
1 + sR1 C
H(jf ) =

1 j ff0
1+

j ff0
127

, f0 =

1
2R1 C

La funzione di trasferimento riportata in figura 3.13. Il modulo di H(jf )


unitario indipendentemente da f in quanto la funzione il rapporto di due
numeri complessi coniugati. Per la fase, si nota che la funzione ha uno zero nel
semipiano di destra ed un polo in quello di sinistra, alla stessa frequenza. Dato
che uno zero a destra si comporta come uno zero a sinistra, dal punto di vista
del modulo, annullando leffetto del polo coincidente, e come un polo a sinistra,
dal punto di vista della fase, per questultima la situazione analoga ad avere
due poli coincidenti. La funzione di trasferimento compie una rotazione di fase
di 180 nel giro di due decadi centrate in f0 .

3.2

Filtri del II ordine

Lo studio dei filtri del II ordine verr affrontato in due fasi: per ogni tipo di
filtro si esaminer la forma standard assunta dalla corrispondente funzione di
trasferimento ed il significato dei parametri in gioco. In seguito si studieranno
dei circuiti in grado di realizzare il filtro.

3.2.1

Passa-basso

Nel dominio della frequenza, un filtro passa basso del secondo ordine ha una
funzione di trasferimento data da
H(jf ) = H0lp Hlp
dove H0lp il guadagno in continua e Hlp la funzione di trasferimento
standard a guadagno unitario, definita come:


f
1
Hlp j
=  2
f0
f
f0 + Qj ff0 + 1
Questa espressione, nel dominio della frequenza, ha una formulazione equivalente nel dominio della trasformata di Laplace:
Hlp (s) =

s2

02
+ 20 s + 02

oppure
Hlp (s) =

s2 +

02
0
Qs

+ 02

Tutte queste espressioni sono funzione di due parametri, in contrasto con


quanto visto per i filtri del I ordine. La prima espressione funzione di f0 e
Q, la seconda invece di 0 e . E immediato verificare, esprimendo la seconda
espressione in trasformata di Fourier, che le due espressioni sono equivalenti se
si pone:
1
0
e
Q=
f0 =
2
2
I parametri f0 e 0 sono denominati rispettivamente frequenza e pulsazione
caratteristica, Q e prendono invece nome di fattore di merito e smorzamento.

128

Nel seguito saranno presentati i grafici degli andamenti normalizzati dei filtri.
Per disegnarli ci si rif allespressione in f /f0 . Poich per nei corsi di elettronica
si lavora spesso nel dominio delle pulsazioni , risulta pi agevole ora utilizzare
lultima espressione vista sopra, riportata nel dominio di Fourier:
Hlp (j) =

( 2 )

02
+ j Q0 + 02

Analizziamo dunque la funzione Hlp in funzione di . Il grafico di modulo e


fase riportato in figura 3.14.
dB
0

|H|

H
Q

-90

-40

-80

-180

0.01

0.1

10 f/f 100
0

0.01

0.1

10 f/f 100
0

Figura 3.14: Funzione di trasferimento standard del filtro passa-basso del II


ordine in funzione di Q
per che tende a 0, Hlp tende a 1, quindi sul diagramma di Bode si ha
un comportamento asintotico in bassa frequenza rappresentabile con un
segmento orizzontale coincidente con lasse a 0 dB, fase nulla.
per che tende a infinito predomina il termine del secondo ordine; la
funzione approssimabile con 0 2 /( 2 ): sul diagramma di Bode (quindi
su asse logaritmico) una retta con pendenza di 40 dB per decade e fase
costante pari a 180 .
Dunque, se si molto distanti dal punto = 0 , abbiamo, per frequenze basse,
una trasmissione completa del segnale, per frequenze alte unattenuazione con
pendenza di 40 dB per decade. In questi campi di frequenza il comportamento
non influenzato dal fattore di merito del filtro. I due asintoti si incrociano nel
punto = 0 .
Per studiare linfluenza del parametro Q sulle caratteristiche del filtro si
osserva che cosa accade per = 0 :
Hlp (j0 ) = jQ

|Hlp |dB = 20 log10 Q

Per Q alti, la funzione ha valore superiore agli asintoti in tale punto. Occorre
dunque aspettarsi che la funzione, almeno per un certo campo di valori di Q,
abbia un massimo nellintorno di 0 . Si pu verificare questo derivando Hlp e
studiando gli attraversamenti per lo zero delladerivata. Si ottiene che effettivamente la funzione ha un massimo se Q > 2/2. La posizione del picco
in:

129

pk

r
1
= 0 1
2Q2

mentre il valore della funzione nel picco :

Q
|Hlp |max = q
1
1 4Q
2

Per valori alti di Q la posizione del picco tende a coincidere con 0 ed il suo
valore tende a Q.

Fra i filtri che non presentano picco, il filtro con Q = 2/2 quello che passa
pi rapidamente dallasintoto a 0 dB allasintoto a 40 dB/decade. La risposta
in frequenza di tale filtro detta risposta massimamente piatta o risposta alla
Butterworth.

3.2.2

Passa-alto

La funzione di trasferimento passa-alto del II ordine pu essere espressa come:


H(jf ) = H0hp Hhp

Hhp (s) =

s2

s2
+ (0 /Q)s + 0 2

Si osserva che il denominatore uguale a quello del filtro passa-basso, perch caratteristico di tutte le funzioni del II ordine. Il numeratore definisce
uno zero doppio in continua. Una propriet interessante di questa funzione di
trasferimento che pu essere ricavata dalla funzione passa-basso mediante un
cambio di variabile: se si esegue una trasformazione s 1/s e si ricava la funzione di trasferimento nella nuova variabile 1/s, dalla Hlp ci si riconduce alla
Hhp . La funzione di trasferimento del filtro passa-alto pu essere vista su di un
diagramma di Bode come la funzione del corrispondente filtro passa-basso ribaltata rispetto al punto = 0 . Questa osservazione pu essere sfruttata anche
in fase di sintesi del filtro.
dB

180

|H|

Q
Q
90

-40

-80
0.01

0.1

0
0.01

10 f/f 100
0

0.1

10 f/f 100
0

Figura 3.15: Funzione di trasferimento standard del filtro passa-alto del II ordine
in funzione di Q
Con riferimento alla figura 3.15, le caratteristiche della funzione sono dunque:
per frequenze alte la funzione di trasferimento asintotica allasse a 0 dB.

130

per frequenze basse ha per asintoto una retta con pendenza di 40 dB/dec.
che incrocia lasse a 0 dB nel punto = 0

Analogamente a quanto studiato per il filtro passa-basso, se Q < 2/2 la funzione non
tendente a infinito,
ha picchi e raggiunge il valore massimo per
se Q > 2/2 la funzione ha un picco. Il filtro con Q = 2/2 caratterizzato
dalla massima rapidit di passaggio tra banda passante e banda attenuata senza
presentare picchi in banda passante (risposta passa-alto alla Butterworth).

3.2.3

Passa-banda

La funzione di trasferimento standard di tipo passa-banda la seguente:


H(jf ) = H0bp Hbp

Hbp (s) =
+90

0
dB |H|

(0 /Q)s
s2 + (0 /Q)s + 0 2
H
Q

-20
0

Q
-40
-60
0.01

-90
0.1

10 f/f 100
0

0.01

0.1

10 f/f 100
0

Figura 3.16: Funzione di trasferimento standard del filtro passa-banda del II


ordine in funzione di Q
La funzione diagrammata in figura 3.16. Per tendente a 0, il filtro tende
a una risposta asintotica pari a (j/Q)(/0 ), cio , sul diagramma di Bode,
ad una retta con pendenza di 20 dB/decade, che in = 0 vale |j/Q|dB , cio
20 log10 Q.
Con frequenze molto alte domina al denominatore il termine quadratico, per
cui la funzione tende asintoticamente a (j/Q)(0 /), quindi sul diagramma di
Bode si ha una retta con pendenza di 20 dB per decade, che passa nello stesso
punto di prima per = 0 .
In = 0 , Hbp vale 1, cio 0 dB, indipendentemente dal Q. Le curve del filtro
passa banda sono simmetriche sul diagramma di Bode rispetto alla frequenza
f = f0 che perci anche detta frequenza centrale o frequenza di risonanza o
frequenza del filtro (corrisponde al valore di picco della funzione di trasferimento). Se si valuta il comportamento del filtro intorno alla frequenza di risonanza,
si pu osservare che pi il Q alto pi elevata la pendenza intorno alla frequenza f0 (dato che gli asintoti si spostano verso il basso) ed in particolare
diventa molto maggiore della pendenza dei due asintoti. Al contrario pi il Q
basso pi la curva di risposta del filtro si appiattisce nellintorno di f0 . Il Q
in pratica definisce qual la banda di frequenza del filtro: pi il Q alto pi
la banda stretta, pi il Q basso pi la banda ampia. Il Q allora si chiama
anche selettivit del filtro ed indica la larghezza di banda intorno alla frequenza di risonanza. possibile definire la banda passante del filtro come banda
131

a 3 dB, cio lampiezza della banda di frequenza per cui la curva di risposta
del filtro si mantiene al di sopra della retta a 3 dB. Dallintersezione delle due
curve si individuano due frequenze: fL limite inferiore della banda passante, fH
limite superiore
della banda passante; analiticamente, se si risolve lequazione
|Hbp (j)| = 2/2 si ha che:
r
fL
1
1
= 1+

f0
4Q2
2Q
r
1
1
fH
= 1+
+
2
f0
4Q
2Q
Da queste due espressioni si ottiene anche che:
p
f0 = fL fH

Cio f0 la media geometrica di fL ed fH . Inoltre, chiamando la larghezza di


banda BW , cio ponendo BW = fH fL si ottiene che Q = f0 /BW . Da questa
espressione risulta evidente che la selettivit indica quanto stretta la banda
passante rispetto la frequenza centrale del filtro. Ad esempio una larghezza di
banda di 10 Hz con una frequenza centrale di 100 Hz indica un filtro che ha una
discreta selettivit , invece la stessa larghezza di banda con f0 = 1 MHz indica
un filtro molto selettivo. Guardando il Q evidente che nel secondo caso il Q
molto pi grande. Se si osserva il Q del filtro realizzato combinando un filtro
passa basso e un filtro passa alto del primo ordine, descritto nella sezione 3.1.4, si
nota che il valore massimo che pu assumere vale 0.5, che un valore abbastanza
basso; per questa ragione il filtro detto a larga banda.

3.2.4

Elimina-banda

La funzione di trasferimento standard di un filtro elimina-banda :


H(jf ) = H0n Hn

Hn (s) =

0 2 + s2
s2 + Q0 s + 0 2

Analizzando la funzione di trasferimento, si vede che per = 0 il filtro


elimina-banda ha un buco, cio vale 0 ( sul piano di Bode), mentre per
frequenze sufficientemente distanti dalla frequenza centrale la curva di risposta
va a 0 dB. Si pu anche notare che valgono due relazioni:
1. Hn = Hlp + Hhp
2. Hn = 1 Hbp
Nel caso 1), se si ha gi a disposizione un filtro passa alto e un filtro passa
basso con una certa 0 e un certo Q, possibile ricavare un filtro elimina banda
collegando i due filtri allo stesso ingresso e mandando le uscite a un sommatore.
Nel caso 2), possiamo sottrarre al segnale una risposta di tipo passa banda. Il
filtro elimina banda si realizza in genere proprio partendo da filtri passa basso
e passa alto o passa banda.
La figura 3.17 riporta gli andamenti del modulo e della fase della funzione
di trasferimento del filtro in funzione di Q. Si pu notare che allaumentare di
Q aumenta la ripidit della curva nellintorno di 0 .
132

dB |H|
0

90

-20
Q
-40
0.1

-90
0.01

f/f0 10

0.1

10 f/f 100
0

Figura 3.17: Funzione di trasferimento standard del filtro elimina-banda del II


ordine in funzione di Q

3.2.5

Passa tutto o giratore

Il filtro rotatore di fase del secondo ordine ha la seguente espressione:


Hap (s) =

s2

s2 +

0
Qs
0
Qs

+ 0 2
+ 0 2

Come per i filtri del primo ordine, al numeratore si hanno zeri a destra.
evidente che il numeratore e il denominatore sono complessi coniugati, per cui
se si fa il rapporto tra i moduli si ottiene sempre 1. La rotazione di fase la
somma di quella dovuta al polo del II ordine (180 ) e quella dovuta allo zero a
destra del II ordine, per un totale di (360 ), come evidenziato in figura 3.18
0

-180

-360
0.01

0.1

10 f/f 100
0

Figura 3.18: Fase della funzione di trasferimento standard del filtro giratore del
II ordine in funzione di Q

3.3

Circuiti per filtri del II ordine

Come gi notato, i filtri possono essere costruiti utilizzando solo componenti


passivi. Il vantaggio dato dalluso di un amplificatore operazionale in un filtro del
primo ordine sta nel poter avere guadagno superiore allunit e nella separazione
tra filtro e carico dovuta alla bassa impedenza di uscita del circuito. Per filtri
del II ordine, possibile dimostrare che non sono realizzabili filtri passivi con
Q elevato senza ricorrere alluso di induttanze. In questo caso, lamplificatore
133

operazionale pu sostituire linduttanza per realizzare filtri con Q elevato, oltre


a rendere realizzabili filtri con guadagno superiore ad uno e separare il carico
dal filtro come per i filtri del I ordine.
Esistono parecchie tipologie di circuito che realizzano una funzione di trasferimento del secondordine, basate su uno o pi amplificatori operazionali. Come
si vedr pi avanti, questi circuiti servono anche come blocchetti per costruire
filtri di ordine superiore al secondo. Per questo, normalmente un filtro del secondordine di tipo standard si chiama anche cella del secondordine. Le celle
del secondordine che verranno considerate nel seguito possono essere catalogate
in funzione della configurazione assunta dalloperazionale o dagli operazionali
utilizzati. Le configurazioni esaminate saranno:
celle a guadagno finito, cosiddette perch sono basate su un circuito reattivo che forma una reazione aggiuntiva ad un un circuito amplificatore con
un guadagno definito, indipendente dalla frequenza. Queste celle a loro
volta sono divisibili in celle a guadagno unitario e a guadagno diverso da
uno;
celle a guadagno infinito, in cui nel circuito non sono evidenziabili due
reazioni distinte, per la continua e in frequenza, ed il cui funzionamento
basato sul presupposto che il guadagno dellamplificatore tenda ad infinito
nella banda di frequenza utile;
celle basate su pi amplificatori operazionali. Normalmente queste celle
producono pi funzioni di trasferimento contemporaneamente, a seconda
delluscita considerata, ad esempio passa-basso e passa-banda, e possono
essere usate, in versione integrata, come filtri universali configurabili con
resistenze esterne di precisione.

3.3.1

Celle a guadagno finito

Esamineremo due tipi di filtro attivo basati su di un amplificatore a guadagno


finito. La prima conosciuta come cella di Sallen-Key ed basata su di un
inseguitore di tensione, la seconda, nota come k-RC, una variante della prima,
in cui si sostituisce il voltage follower con un amplificatore con guadagno pari a
k.
Cella di Sallen-Key
La cella di Sallen-Key basata sulla configurazione circuitale riportata in figura 3.19, dove Y1 , Y2 , Y3 , Y4 sono ammettenze generiche. Ognuna di queste pu
essere una resistenza o un condensatore. A seconda della posizione di resistenze
e condensatori si ottiene una funzione di trasferimento di tipo diverso.
Per capire dove inserire gli elementi reattivi si pu ricavare lespressione generica della funzione di trasferimento. A tale scopo sufficiente scrivere lequazione
al nodo Vx , tenendo conto che la tensione sul morsetto positivo delloperazionale
pari a Vu :
(Ve Vx )Y1 = (Vx Vu )(Y2 + Y3 )

Si pu trovare una relazione tra Vx e Vu , tenendo conto che la corrente che


scorre in Y2 la stessa che scorre in Y4 .
134

Y2

Y1

Y3

VX

Ve

Y4

Vu

Vu

Figura 3.19: Configurazione circuitale della cella di Sallen-Key



Y4
Vx = Vu 1 +
Y3

Sostituendo questa espressione nella prima, si ricava lespressione della funzione di trasferimento:
Vu
Y1 Y3
=
Ve
Y4 (Y1 + Y2 + Y3 ) + Y1 Y3
Verranno analizzate nel seguito le configurazioni Sallen-Key passa-basso e
passa-alto.
Sallen-Key passa-basso
Per ottenere una funzione di trasferimento passa-basso occorre che il numeratore
sia di grado 0 e il denominatore sia di secondo grado. Analizzando la funzione di
trasferimento generica ricavata sopra, si vede che si ottiene un passa-basso se Y1
e Y3 sono resistenze e Y2 e Y4 sono condensatori. Si usa denominare Y3 = 1/R,
Y1 = 1/mR, Y4 = C, Y2 = nC. Lo schema elettrico riportato in figura 3.20.

nC
mR
Ve

R
VX

Vu

Vu

Figura 3.20: Schema della cella di Sallen-Key passa-basso


Sostituendo nellespressione generica tali valori, si ottiene, nel dominio della
trasformata di Laplace:
1
Vu
= 2
Ve
s mnR2 C 2 + sRC(m + 1) + 1
Comparando questa espressione con quella della funzione passa-basso standard del secondordine, si ottiene:
Vu
2
= Hlp = 2 00
Ve
s + Q s + 02

135

se si pone f0 = 1/(2 mnRC) e Q = mn/(m + 1). A seconda del valore


assunto da m, n, R e C possibile realizzare qualunque valore di Q e f0 .
La cella di Sallen-key, come possiamo notare, molto semplice, ma questo
vantaggio annullato dalla difficolt di taratura di frequenza, come spiegato
sotto, e dalla dispersione dei valori di capacit , che cresce in modo quadratico
con Q. Infatti se consideriamo m = 1 otteniamo n = 4Q2 . Poich avere condensatori precisi di valore molto diverso tra loro spesso un problema, questo
limita luso di tale circuito per filtri con Q elevato.
In situazioni in cui il filtraggio deve essere estremamente preciso, occorre
generalmente eseguire una procedura di taratura del sistema, variando in modo
fine, generalmente tramite potenziometri, il valore di alcuni componenti in modo
da portare la caratteristica reale del filtro a coincidere con quella desiderata. Se
si osservano le espressioni di Q e f0 , si nota che entrambe dipendono o dai valori
assoluti dei quattro componenti passivi o dal rapporto tra di essi. Questo vuol
dire che variando il valore di un componente qualsiasi, cambiano entrambi i
parametri. Non dunque possibile effettuare una taratura indipendente dei due
parametri, per cui in questi casi si ricorre a soluzioni circuitali pi complesse
che garantiscono per procedure di taratura semplici.
Esempio 6. Progettare una cella di Sallen-Key corrispondente a un
filtro passa-basso che abbia le specifiche f0 = 2 kHz e fattore di qualit
Q = 2.
Si ricordi che Q e f0 sono tra di loro interdipendenti e dipendenti a loro
volta da tutti i parametri. Per prima cosa si scegliono i valori degli elementi
circuitali pi problematici del filtro, cio i condensatori. Sono problematici nel
senso che, mentre per le resistenze non difficile trovare valori della serie E96, i
condensatori, anche di precisione, sono generalmente disponibili solo nella serie
E12 (con 12 valori per decade, ossia: 1,0; 1,2; 1,5; 1,8; 2,2; 2,7; 3,3; 3,9; 4,7; 5,6;
6,8; 8,2).
Al fine di fissare i valori dei condensatori, a partire da valori sensati delle
resistenze, decidiamo che:
m = 1: abbiamo due resistori tra loro uguali;
R nel campo 10 k100 k (al fine di avere una discreta dinamica)
Scegliendo ad esempio R = 22 k uno dei valori normalizzati per la E12, si
sostituiscono i valori stabiliti per m e R nelle espressioni di 0 e Q e si ricava
C.
0 =

Q=

1
1
1
=
= C =
mnRC
mnR0
2 n22 k f0

1
1
mn
n
=
= 2 = C =
=
= 904 pF
m+1
2
4Qf0 R
4 2 22 k 2 kHz

Non essendo 904 pF un valore normalizzato secondo la serie E12, si sceglie quello pi vicino C = 1 nF, approssimando per eccesso; a questo punto
possibile ricavare anche la capacit del secondo condensatore nC.
n = 4Q2 = nC = 4Q2 C = 16 nF 18 nF
136

Una volta che sia n che C sono fissati a partire dai valori iniziali di m e R,
si procede con una seconda iterazione per determinare i valori definitivi di m e
R assumendo fissati quelli di n e C.
n = 18;

Q=




n
mn

2
m + 1 = 0 = m = 2
= 2 = m2
m+1
Q2

Questo risultato si ottiene risolvendo lequazione di secondo grado e considerando come valida la sola radice positiva che ha un senso fisico. Per quanto
riguarda R si utilizza laltra relazione di progetto.
R=

= 13.3 k = m R = 26.6 k 27 k
2f0 mnC

Si osservi che il valore della resistenza R non ha subito una grande variazione
rispetto al valore scelto inizialmente mentre m raddoppiato. Per riassumere,
il processo utilizzato per il progetto del circuito composto da due iterazioni.
1. Fissati dei valori casuali delle resistenze, sensati rispetto alle caratteristiche dellamplificatore operazionale, si calcolano i parametri capacitivi,
ossia n e C;
2. A partire dai valori capacitivi determinati nella prima fase, si ricalcolano
i parametri m e R, completando il progetto.
Sallen-Key passa-alto
Per ottenere una funzione di tipo passa-alto occorre avere numeratore e denominatore della funzione di trasferimento entrambi del secondordine. Esaminando
la funzione generica, si vede che si pu ottenere questo risultato se si sostituiscono Y1 e Y3 con condensatori e i restanti componenti con resistenze. Lo schema
relativo riportato in figura 3.21.

C
Ve

R nC
VX

mR

Vu

Vu

Figura 3.21: Schema della cella di Sallen-Key passa-alto


Come per la versione passa-basso, esiste una convenzione per cui Y1 = C,
Y3 = nC, Y2 = 1/R, Y4 = 1/(mR). Lespressione della funzione di trasferimento
diventa:
s2 mnR2 C 2
Vu
= 2
2
Ve
s mnR C 2 + sRC(n + 1) + 1
da cui si vede facilmente che
Vu
s2
= Hhp = Hhp (s) = 2
Ve
s + (0 /Q)s + 0 2
137

se si pone f0 = 1/(2 mnRC) e Q = mn/(n + 1)


Le considerazioni fatte sulle difficolt di taratura valgono ovviamente anche
per il passa-alto.
Cella KRC
Le configurazioni viste sopra sono in realt un caso particolare di una cella composta dagli stessi componenti passivi, ma in cui linseguitore di tensione viene
sostituito da un amplificatore non invertente con guadagno K, indipendente
dalla frequenza. La configurazione cos ottenuta si chiama KRC ed riportata
in figura 3.22.

RA
Y1
Ve

Y2

Y3
Y4

RB

K
Vu

Vu/K

Vu/K
K=1+RB /RA

Vu

Figura 3.22: Schema generico della cella KRC.


Come evidenziato in figura, lamplificatore con guadagno K si realizza con
un amplificatore operazionale in configurazione non invertente, con guadagno
K = 1 + RB /RA . La complessit maggiore della cella compensata dal maggior numero di gradi di libert lasciati al progettista nella scelta dei valori dei
componenti.
La funzione di trasferimento della cella generica si ottiene con un procedimento del tutto analogo a quello seguito per la cella di Sallen-Key, tenendo conto della diversa tensione sul morsetto positivo dellamplificatore operazionale.
Svolgendo i conti si ottiene:
KY1 Y3
Vu
=
Ve
Y4 (Y1 + Y2 + Y3 ) + (1 K)Y2 Y3 + Y1 Y3

che ovviamente si riduce alla formula trovata precedentemente per K = 1.


Cella KRC passa-basso
Effettuando la stessa scelta di componenti che aveva portato alla cella SallenKey passa-basso, anche per la configurazione KRC si ottiene una funzione di
trasferimento di tipo passa-basso. Lo schema elettrico corrispondente riportato
in figura 3.23.
Con la stessa scelta per i nomi dei componenti (Y3 = 1/R, Y1 = 1/mR,
Y4 = C, Y2 = nC), si ottiene, nel dominio di Laplace:
Vu
K
= 2
Ve
s mnR2 C 2 + sRC[m + 1 + (1 K)mn] + 1

Comparando questa espressione con quella della funzione passa-basso standard del secondordine, si ha:

138

RA
nC
mR
Ve

RB

R
VX

Vu/K

Vu

Figura 3.23: Schema della cella KRC passa-basso

2
Vu
= H0 Hlp = H0 2 00
Ve
s + Q s + 02
con
H0 = K; f0 =

1
mn

; Q=
2 mnRC
m + 1 + (1 K)mn

Esaminando le espressioni, si vede che f0 non dipende da K, mentre Q


dipende da K. Per quanto riguarda le procedure di taratura, allora possibile
tarare prima f0 agendo su una resistenza a scelta tra R3 = R o R1 = mR , e
poi Q agendo su RA o RB . In questo modo varia anche il guadagno in continua,
ma questo parametro normalmente non critico, in quanto si pu tarare in altri
punti del circuito.
Si pu notare che in questo circuito ci possono essere dei problemi di forte
dipendenza dalle tolleranze. Per esempio, se si sceglie di realizzare un filtro
con m = n = 1, le formule si semplificano: H0 = K, f0 = 1/(2RC) e Q =
1/(3 K). In questo caso, per , valori di Q da dieci ad infinito si ottengono
per una variazione di K da 2.9 a 3. Quindi, per valori di Q alti, una piccola
variazione di K dovuta a tolleranze delle resistenze porta ad una variazione
molto elevata di Q e questa situazione sempre da evitarsi.
Altre configurazioni KRC
Il filtro passa-alto KRC si ricava dallomologo di Sallen-Key in modo strettamente analogo a quanto fatto per il passa-basso. La sua trattazione viene
lasciata per esercizio.
La configurazione passa-banda a partire dalla topologia a guadagno unitario
di figura 3.19 non realizzabile, mentre utilizzando quella a guadagno K si
ottiene una dipendenza di tutti i parametri del filtro da tutti i componenti.
Si preferisce normalmente allora aggiungere una quinta ammettenza Y5 tra Vx
e massa alla configurazione KRC di figura 3.22. In questo modo possibile
realizzare un passa-banda se Y5 = sC5 e Y3 = sC3 , mentre gli altri componenti
sono resistenze. Lanalisi di questo circuito anchessa lasciata come esercizio.
In questo caso f0 non dipende da K mentre Q dipende da K, con i vantaggi gi
evidenziati nei casi precedenti.
La configurazione base studiata nei paragrafi precedenti non ovviamente
lunica possibile per celle a guadagno finito, anche se la pi usata. Esistono altre

139

configurazioni che permettono ad esempio la realizzazione di filtri elimina-banda,


per queste si rimanda a testi specifici.

3.3.2

Celle a guadagno infinito

Anche per le celle a guadagno infinito analizzeremo una configurazione generica


costituita da una topologia di ammettenze in reazione ad un amplificatore operazionale. La topologia studiata riportata in figura 3.24 ed appartiene ad una
classe di circuiti detti a reazioni multiple.

Y1
Ve Y4

Y2

Y3

Y5

Vx

Vu

Figura 3.24: Schema base della configurazione a reazioni multiple


Il metodo di analisi lo stesso seguito nel caso delle configurazioni a guadagno finito: si scrive lequazione al nodo Vx , tenendo conto del nodo a massa
virtuale cui connessa Y3
(Ve Vx )Y1 = (Vx Vu )Y2 + Vx (Y3 + Y4 )

si ricava poi Vx osservando che la corrente che scorre in Y3 la stessa che


scorre in Y5
Vx Y3 = Vu Y5

combinando le due espressioni si ottiene la funzione di trasferimento


Y1 Y3
Vu
=
Ve
Y5 (Y1 + Y2 + Y3 + Y4 ) + Y2 Y3
Questa topologia pu essere utilizzata per filtri passa-basso, passa-alto o
passa-banda. Non tutte le combinazioni di componenti possibili sono utilizzabili
in pratica, perch bisogna tenere conto delle caratteristiche degli amplificatori
operazionali reali. In pratica non possibile avere dei condensatori contemporaneamente come Y3 e Y5 in quanto non ci sarebbe un cammino in continua per la
corrente di polarizzazione del morsetto negativo dellamplificatore operazionale.
Filtro passa-banda a reazioni multiple
Se si vuole ottenere un filtro passa-banda dal generico circuito di figura 3.24,
bisogna sostituire ad esempio Y2 e Y3 con dei condensatori. Si ottiene cos il
circuito di figura 3.25.
Inserendo questi componenti nella funzione di trasferimento generica si ha:

140

C2

R5

C3

R1
Ve

R4

Vu

Figura 3.25: Filtro passa-banda a reazioni multiple

sC3 /R1
Vu
=
Ve
1/R5 (1/R1 + sC2 + sC3 + 1/R4 ) + s2 C2 C3
che semplificata diventa:
sC3 R4 R5
Vu
= 2
Ve
s C2 C3 R1 R4 R5 + sR1 R4 (C2 + C3 ) + R1 + R4
Si ricava lespressione di f0 , di Q e di H0 .
1
p
2 C2 C3 R5 (R1 k R4 )
p
C2 C3 R5 (R1 k R4 )
Q=
(R1 k R4 )(C2 + C3 )

f0 =

C3 R5
(C2 + C3 )R1
La resistenza R4 potrebbe in realt essere eliminata, visto che se R4 fosse
infinita, il filtro sarebbe lo stesso un passa-banda. Eliminando R4 e ponendo
C3 = C2 = C le formule si semplificano notevolmente:
H0 =

2C R5 R1
r
1
R5
Q=
2
R1

f0 =

R5
2R1
Come si pu notare, leliminazione di R4 crea un problema in quanto lamplificazione in banda passante risulta legata a Q dalla relazione:
H0 =

H0 = 2Q2
Per cui in filtri con Q elevato la dinamica di ingresso risulta notevolmente
ridotta. In questo caso opportuno reintrodurre R4 , la cui funzione proprio
quella di partitore in ingresso insieme ad R1 .
Nella versione senza R4 questa configurazione permette di realizzare filtri
passa-banda con solo quattro componenti passivi, cio con un livello di complessit paragonabile a quello della configurazione Sallen-Key per i filtri passa-basso
e passa-alto.
141

Filtro passa-basso a reazioni multiple


Il filtro di tipo passa-basso si ottiene con il circuito di figura 3.26

R2
R1
Ve

C5

R3
C4

Vu

Figura 3.26: Filtro passa-basso a reazioni multiple


Con questa configurazione la funzione di trasferimento vale:
Vu
1/(R1 R3 )
=
Ve
sC5 (1/R1 + 1/R2 + 1/R3 + sC4 ) + 1/(R2 R3 )
che semplificata diventa:
Vu
R2 /R1
= 2
Ve
s C4 C5 R2 R3 + sC5 (R2 R3 + R1 R3 + R1 R2 )/R1 + 1
Anche qui si pu ricavare lespressione di Q, f0 e H0 .
1

2 C4 C5 R2 R3
r
C4
R1
Q=
R2 R3
(R2 + R3 )[R2 k R3 + R1 ] C5
f0 =

H0 =

R2
R1

Anche in questo caso le espressioni si semplificano molto se si pone R1 =


R2 = R e C4 = C5 = C:
f0 =
Q=

1
2RC

R1
R + 2R1

H0 =

R
R1

142

3.3.3

Celle basate su amplificatori operazionali multipli

I filtri del secondo ordine incontrati sin qui sono costituiti da circuiti relativamente semplici che arrivano al loro scopo con un minimo di componenti.
Tuttavia, la semplicit non si ottiene senza sacrificare qualcosa e questi circuiti, bench godano di larga diffusione, sono spesso difficili da accordare e in
alcuni casi sono troppo sensibili alle non idealit dei componenti, in particolare
al prodotto banda-guadagno degli amplificatori operazionali, che limitano il Q
ottenibile. Inoltre la riduzione del numero di componenti, soprattutto operazionali, era una preoccupazione quando questi dispositivi erano costosi. Ora i costi
sono scesi drasticamente e questi dispositivi hanno un prezzo competitivo con
quello dei componenti passivi. Si possono inoltre integrare diversi amplificatori
in un unico chip, assieme ad alcuni componenti passivi, riducendo lingombro a
quello di un filtro con un solo operazionale.
Si pone quindi la domanda se la versatilit e le prestazioni dei filtri possano
essere migliorati inserendo pi componenti attivi. La risposta data dai filtri
ad amplificatori operazionali multipli del tipo a variabili di stato e biquadratici
che inoltre possono fornire pi di una risposta simultaneamente e sono pi facili
da accordare e meno sensibili alle non idealit dei componenti.
Filtri a variabili di stato
Il filtro a variabili di stato stato progettato a partire dalla teoria dei controlli
automatici. Fornisce contemporaneamente unuscita passa-alto, una passa-basso
e una passa-banda. il concetto che sta dietro questi circuiti semplice: prendendo
un blocco passa-alto con una funzione di trasferimento del tipo:
F (s) =

s2
s2 + (0 /Q)s + 02

integrando questa funzione, cio nel dominio di Laplace moltiplicando per


1/s, si ottiene un passa-banda. Integrando poi questultimo, si ottiene un passabasso. La funzione passa alto si pu ottenere come combinazione lineare delle
uscite passa-basso, passa-banda e dellingresso. Lo schema a blocchi diun sistema
di questo tipo disegnato in fig. 3.27.
Dalle tre equazioni che possono essere scritte per il blocco sommatore che
legano i suoi tre ingressi V0,1 e Vi , si pu ricavare il prodotto A2 VA .
A2 VA = (Vi V0 V1 )
V1 = VA

1
A1
s

V0 = VA

1
A0
s2



VA A1
VA
= A2 VA = Vi
2 A0
s
s

Il prodotto A2 VA solo funzione dellingresso del sistema Vi , quindi possibile ricavare la funzione di trasferimento VA /Vi .

143

Vi

A0

A1

V0

V1
VA A2

1
A2

VA

B0

B1

B2

VLP

VBP

VHP

Figura 3.27: Schema a blocchi del filtro di secondo ordine a variabili di stato.

144

A2 s2 + A1 s + A0
VA
s2
= Vi =
=
(3.1)
2
2
s
Vi
A2 s + A1 s + A0
Si osserva facilmente che le tensioni di uscita etichettate con i pedici dei tipi
di filtri elementari sono funzione di VA e quindi le loro funzioni di trasferimento
si ricavano in modo semplice dalla equazione 3.1.
VA

B2 s2
A2 s2 + A1 s + A0
B1 s
=
A2 s2 + A1 s + A0
B0
=
A2 s2 + A1 s + A0

VHP =
VBP
VLP

Questo diagramma a blocchi pu essere realizzato in pratica con degli amplificatori operazionali configurati come sommatore o integratore. Una realizzazione pratica visibile in figura 3.28.

R4
R5
R3

C1
R6

C2
R7

Ve
VHP
R1

VLP
R2

VBP

Figura 3.28: Filtro a variabili di stato


Applicando la sovrapposizione degli effetti si ha:



R5
R5
R1
R5
VBP
VLP + 1 +
VHP = Ve
R3
R4
R3 k R4
R1 + R2
VBP =

1
VHP
sC1 R6

1
VBP
sC2 R7
Sostituendo nella prima equazione si ottiene:
VLP =

R5
VHP
=
Ve
R3

R4 R6 R7 C1 C2 2
s
R5 

R5
R5
+
R4 R7 C2 1 +
R4 R6 R7 C1 C2 2
R3
R4


s +
R2
R5
1+
R5
R1
145

s+1

Dallultima formula si vede che


H0HP =

R5
R3

p
R5 /R4
1

f0 =
2 R6 R7 C1 C2
p
(1 + R2 /R1 ) (R5 R6 C1 )/(R4 R7 C2 )
Q=
1 + R5 /R3 + R5 /R4

Per le altre due funzioni di trasferimento VBP e VLP si ha lo stesso f0 e lo


stesso Q, ma cambia il guadagno in banda che
H0LP =
H0BP =

R4
R3

1 + R2 /R1
1 + R3 /R4 + R3 /R5

Nellimplementazione pratica di questi filtri di solito si scelgono C1 = C2 =


C, R6 = R7 = R e R4 = R3 = R5 e questo semplifica notevolmente le formule
trovate. Si ottiene infatti
f0 =

1
2RC

1 + R2 /R1
3
Esistono dei circuiti integrati che hanno allinterno da una a quattro celle
di questo tipo, che includono gli operazionali e i condensatori degli integratori.
Utilizzando alcune resistenze esterne di precisione e collegando opportunamente
tra loro i piedini degli integrati possibile configurarli in modo da ottenere filtri
di tipo e ordine desiderato.
Q=

Cella biquadratica
Noto anche come filtro risonante o filtro di Tow-Thomas, il filtro biquadratico
della figura 3.29 consiste in due integratori e in un terzo amplificatore operazionale invertente ad amplificazione unitaria il cui scopo di invertire la polarit
.
Nel caso in cui riuscissimo a realizzare uno degli integratori di tipo non invertente, lamplificatore invertente non servirebbe pi e il circuito sarebbe quindi
realizzato con solo due amplificatori operazionali. Realizzare un integratore non
invertente non per semplice e ci sono molti problemi di stabilit , quindi la
cella biquadratica si realizza con tutti e tre gli stadi descritti. Per analizzare
il circuito si osserva che lamplificatore operazionale pi a sinistra pu essere
considerato come un integratore di tre segnali distinti in ingresso: Ve ,VLP e
VBP . Quindi:
VBP =

1
1
1
Ve
VLP
VBP
sR1 C1
sR5 C1
sR2 C1

Inoltre si ha che:
146

C1
R1

R5
C2

R2

R3

R4

R3

Ve
VBP

-VLP
VLP

Figura 3.29: Cella biquadratica

VLP =

1
VBP
sC2 R4

Eliminando VLP si trova:


VBP
R2
sR4 R5 C2 /R2
=
2
Ve
R1 s R4 R5 C1 C2 + sR4 R5 C2 /R2 + 1
e si vede che
1

2 R4 R5 C1 C2
s
R22 C1
Q=
R4 R5 C2

f0 =

H0BP =
H0LP =

R2
R1

R5
R1

Si pu notare che la taratura di pu avvenire in modo indipendentemente.


A differenza del circuito a variabili di stato, quello biquadratico fornisce solo
due delle tre risposte di filtro; tuttavia esso presenta il vantaggio di avere tutti
i parametri f0 , Q e H0 regolabili autonomamente, senza richiedere lunghe iterazioni. Infatti si pu ad esempio regolare R5 per ottenere il valore richiesto di
f0 , poi regolare R2 per ottenere il valore di Q e infine R1 per ottenere il valore
richiesto per H0BP o H0LP .

3.4

Filtri di ordine superiore al II

Tutti i filtri di ordine superiore al secondo possono essere realizzati come cascata
di celle del secondo ordine: un qualunque polinomio in s pu essere composto
nel prodotto di una serie di radici reali o complesse coniugate. Le radici reali
generano celle del primo ordine, le radici complesse coniugate generano celle
147

del secondo ordine. Esistono per dei metodi di realizzazione dei filtri di ordine
superiore al secondo che, in certi casi, generano filtri migliori di quelli che si
otterrebbero operando la scomposizione.

3.4.1

Maschera di progetto

La maschera di progetto definisce i limiti superiore ed inferiore entro cui deve


essere compresa la funzione di trasferimento del filtro. Un esempio di maschera
riportato in fig. 3.30.

|H|

fs
f

fc
Figura 3.30: Maschera di progetto

Se la funzione di trasferimento passa basso, passa alto o passa banda, il


problema di stare allinterno di una maschera gi stato risolto da filtri standard.
Invece se la maschera qualsiasi il problema pi complesso, per esistono
metodi numerici per trovare il polinomio di grado minimo che soddisfa tale
maschera. Ci occuperemo solo di risposte standard passa basso. Esistono delle
risposte passa basso che godono di particolari propriet : in base alle specifiche
che vengono date si potr attingere da una lista di filtri di questo tipo.

3.4.2

Risposte standard

Butterworth di ordine N
I filtri di Butterworth sono caratterizzati dal seguente andamento del modulo
della funzione di trasferimento:
|H| = r

1+

1


f
fc

2n

in cui fc la frequenza per cui |H| ha unattenuazione di -3dB rispetto al


valore massimo che si ha in f=0. La risposta non ha ondulazione (ripple) in
banda passante e scende con una pendenza pari a 20ndB per decade in banda
attenuata. Tra i filtri privi di ondulazione in banda, il filtro di Butterworth
quello che ha la transizione pi ripida fra banda passante e banda attenuata.
Per tale motivo chiamato massimamente piatto. Le caratteristiche dei filtri di
Butterworth sono riportate nelle figg. 3.36 e 3.37, i dati per il progetto con celle
in cascata invece si trovano in tab. 3.2.

148

Chebyshev di ordine N
Questo filtro prevede che si rilassi la condizione di piattezza in banda passante e
si definisca il valore massimo delle oscillazioni in banda passante. Ammettendo
un certo ripple in banda passante si ha il vantaggio di una pi ripida transizione
del filtro nel passaggio alla banda attenuata, a parit di grado del polinomio e
quindi di complessit del filtro. fc la frequenza di spigolo, cio la frequenza in
cui il filtro esce per la prima volta dal limite di ondulazione fissato per la banda
passante. I dati di progetto per filtri di Chebishev con 1dB di ondulazione
in banda sono riportati in tab. 3.3, landamento del modulo della funzione di
trasferimento riportato nelle figg. 3.38, 3.39 e 3.40. I dati relativi a filtri con
0.5dB di ondulazione in banda invece sono riportati in tab. 3.4. Per landamento
del modulo in banda passante sufficiente scalare opportunamente lasse y delle
figg. 3.38 e 3.39, landamento in banda attenuata invece visibile in fig. 3.41.
Filtri Ellittici
In questo caso si rilassa la condizione di banda attenuata, utilizzando una cascata di celle di tipo passa-basso ed elimina-banda. Questi filtri hanno una
transizione molto marcata tra banda passante e banda attenuata. Sono anche
chiamati filtri di Cauer.
Filtri di Bessel
I filtri di Bessel hanno prestazioni in modulo peggiori di quelle dei filtri di
Butterworth ma hanno la particolarit di mantenere un ritardo di fase lineare.
Questo permette di mantenere le relazioni di fase tra componenti del segnale a
frequenza diversa, e quindi non introducono distorsione di fase in segnali non
sinusoidali. I dati per il progetto di filtri di Bessel sono riportati in tab. 3.1,
landamento del modulo nelle figg. 3.34 e 3.35.
Comparazione tra i diversi tipi di filtro
Sul diagramma di Bode landamento asintotico del modulo della funzione di
trasferimento di tutti i filtri passa-basso di ordine n in banda attenuata rappresentato da una retta con pendenza 20ndB/decade. A seconda dei vincoli
posti per landamento in banda passante per la transizione tra banda passante
e banda attenuata avviene in modo diverso. A titolo di esempio, in fig. 10.12
sono riportate le caratteristiche di quattro filtri di ordine 5, tutti con identica
frequenza a 3dB, differenziati per il comportamento in banda passante. E
evidente come, rilassando i requisiti in banda passante, si abbia un pi rapido
passaggio in banda attenuata. La scelta di effettuare la comparazione mantenendo la stessa frequenza a 3dB puramente arbitraria: per effettuare una
comparazione corretta bisogna attenersi alle richieste riportate nella maschera
di progetto.

3.4.3

Progetto di un filtro passa basso

Dalle specifiche di banda passante, banda attenuata ed, eventualmente,


fase, si decide quale tipo di risposta in frequenza standard meglio si adatta
al caso in esame.
149

Si riportano sui grafici i limiti del progetto. Se ad esempio il filtro deve


tagliare a 1kHz e deve raggiungere i -40dB a 4KHz, si utilizza una normalizzazione per cui fc = 1kHz e si sceglie il grado del filtro cercando quale
dei filtri appartenenti alla famiglia ha unattenuazione, alla frequenza 4fc ,
superiore a -40dB. Tra i filtri che soddisfano la specifica si sceglier quello
di grado minore.
Dalle tabelle si ricavano le specifiche delle celle. Dai valori di frequenza
normalizzata delle tabelle si ricavano le frequenze reali, moltiplicando i
valori letti per fc .
si progetta ogni cella in modo indipendente dalle altre e si collega in cascata
luscita di ogni cella allingresso della successiva.
Questo modo di procedere funziona solo con filtri attivi, perch , se si progettassero celle del primo e del secondo ordine con soli componenti passivi, dopo
averle collegate insieme, limpedenza di uscita di ogni cella modificherebbe le
caratteristiche della cella successiva. La funzione di trasferimento risulterebbe
quindi diversa da quella progettata (le varie celle interagirebbero tra di loro).
Questi effetti non esistono utilizzando filtri attivi in cui luscita di ogni cella
corrisponde con luscita di un amplificatore operazione, cio con un punto di
bassa impedenza.

3.4.4

Circuito di simulazione di uninduttanza

Un altro modo per realizzare filtri attivi progettare i filtri come se fossero filtri
passivi RLC, sostituendo le induttanze con dei componenti attivi. Si pu infatti
simulare il comportamento di uninduttanza con una coppia di operazionali. Ora
si vedr solo il caso di uninduttanza con un capo a massa.
Ix
Vx

Z1
Va1

A2

Z2

A1

Va2

Z5

Vx
Z3
Z4
Vx

Figura 3.31: Convertitore di impedenza generalizzato


Si vuole ottenere che tra il nodo pi in alto della figura 3.31 (che chiameremo
punto A) e massa si veda unimpedenza che sia sostanzialmente uninduttanza. Questo circuito per a seconda di quello che si sostituisce a Z1 , ...Z5 pu
simulare, oltre che uninduttanza, anche altri elementi. Per capire che tipo di

150

componenti occorre inserire per ottenere lequivalente di uninduttanza, colleghiamo nel punto A un generatore di prova Vx e calcoliamo Ix in funzione di
Vx .
Ix =

Vx VA1
Z1

Sappiamo che la corrente che scorre in Z2 la stessa che scorre in Z3 e la


corrente che scorre in Z4 la stessa che scorre Z5 , quindi
VA1 Vx
Vx VA2
=
Z2
Z3
VA2 Vx
Vx
=
Z4
Z5
Da questo si ricava che
Vx
Z1 Z3 Z5
=
Ix
Z4 Z2
Allora se:
Z1 , Z3 , Z4 , Z5 sono resistenze e Z2 un condensatore
Z=

R1 R3 R5 C2
Vx
=s
= sL
Ix
R4

Se Z1 e Z5 sono condensatori e il resto resistenze:


Z=

R3
1
1
= 2
s2 R2 R4 C1 C5
s D

Questultima scelta porta alla definizione di un componente equivalente con


impedenza reale negativa e dipendenza quadratica dalla frequenza. Il termine (R2 R4 C1 C5 /R3 ) prende il nome di elemento D (o FDNR, per frequencydependent negative resistance) e pu essere utilizzato per la realizzazione di
filtri.
Esempio: Cella del 2o ordine posta su induttanza simulata

Ve

Vu

Figura 3.32: Risonatore parallelo a componenti passivi


Lesempio pi semplice di filtro RLC realizzabile con un simulatore di induttanza il risonatore parallelo riportato in figura 3.32. Il circuito si studia in
elettrotecnica ed una semplice analisi porta a riconoscereun filtro passa-banda
p
le cui caratteristiche sono: frequenza centrale f0 = 1/(2 LC) e Q = R C/L.
In figura 3.33 mostrata la realizzazione del risonatore tramite uninduttanza
simulata.
151

Vu

R
C

Ve

R1

A2
C2

Vu
R3

A1

R4
R5

Figura 3.33: Risonatore parallelo con induttanza simulata


E da notare che luscita Vu analoga a quella del filtro a componenti passivi,
cio non un punto a bassa impedenza. Occorre dunque prestare attenzione alle
modifiche introdotte sullimpedenza del circuito per effetto del carico. In questo
caso per si pu notare che luscita indicata con Vu in relazione con Vu tramite
lequazione:


R4

Vu = Vu 1 +
R5
Prendendo luscita su A2 dunque limpedenza bassa e si mantengono i
vantaggi di disaccoppiamento tra filtro e carico propri dei filtri attivi.

3.4.5

Dati per il progetto di filtri passa-basso

Le tabelle che seguono permetto il progetto di filtri passa-basso di ordine compreso tra 2 e 10, di Bessel, Butterworth, Chebyshev 1dB e Chebyshev 0.5dB.
n.
poli
2
3
4
5
6
7
8
9
10

cella 1
Q
f0
0.577
I ord.
0.522
I ord.
0.510
I ord.
0.506
I ord.
0.504

1.732
2.322
3.023
3.647
4.336
4.972
5.655
6.297
6.976

cella 2
Q
f0
0.691
0.806
0.564
0.611
0.532
0.560
0.520
0.538

2.542
3.389
3.778
4.567
5.066
5.825
6.371
7.112

cella 3
Q
f0

0.917
1.023
0.661
0.711
0.589
0.620

4.261
5.149
5.379
6.210
6.607
7.405

cella 4
Q
f0

1.126
1.226
0.760
0.810

cella 5
Q
f0

6.050
6.959
7.056 1.322 7.877
7.914 1.415 8.800

Tabella 3.1: Filtri di Bessel, normalizzati in modo da avere ritardo di fase


unitario in f = 1

152

n.
poli
2
3
4
5
6
7
8
9
10

cella 1
Q
f0
0.7071
I ordine
0.5412
I ordine
0.5176
I ordine
0.5098
I ordine
0.5037

1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000

cella 2
Q
f0
1.0000
1.3066
0.6180
0.7071
0.5550
0.6013
0.5321
0.5612

1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000
1.0000

cella 3
Q
f0

1.6180
1.9319
0.8019
0.9000
0.6527
0.7071

1.0000
1.0000
1.0000
1.0000
1.0000
1.0000

cella 4
Q
f0

2.2470
2.5629
1.0000
1.1013

cella 5
Q
f0

1.0000
1.0000
1.0000 2.8794 1.0000
1.0000 3.1962 1.0000

Tabella 3.2: Filtri di Butterworth, normalizzati in modo da avere attenuazione


pari a 3dB in f = 1

n.
poli
2
3
4
5
6
7
8
9
10

cella 1
Q
f0
0.9565
I ordine
0.7845
I ordine
0.7609
I ordine
0.7530
I ordine
0.7495

1.0500
0.4942
0.5286
0.2895
0.3531
0.2054
0.2651
0.1593
0.2121

cella 2
Q
f0
2.0177
3.5590
1.3988
2.1980
2.6169
1.9564
1.2600
1.8645

0.9971
0.9932
0.6552
0.7468
0.4801
0.5838
0.3773
0.4761

cella 3
Q
f0

5.5565
8.0037
3.1559
4.2661
5.5266
3.5605

cella 4
Q
f0

cella 5
Q
f0

0.9941
0.9954
0.8084 10.8987 0.9963
0.8506 14.2406 0.9971
0.6622 5.5266 0.8806 18.0287 0.9976
0.7215 6.9367 0.9025 22.2628 0.9980

Tabella 3.3: Filtri di Chebyshev con 1dB di ripple in banda passante, normalizzati in modo da avere attenuazione pari allestremo inferiore della banda di
oscillazione per f = 1

n.
poli
2
3
4
5
6
7
8
9
10

cella 1
Q
f0
0.8637
I ordine
0.7051
I ordine
0.6836
I ordine
0.6766
I ordine
0.6734

1.2313
0.6265
0.5970
0.3623
0.3962
0.2562
0.2967
0.1984
0.2372

cella 2
Q
f0
1.7062
2.9406
1.1778
1.8104
1.0916
1.6107
1.0604
1.5347

1.0689
1.0313
0.6905
0.7681
0.5039
0.5989
0.3954
0.4878

cella 3
Q
f0

4.5450
6.5128
2.5755
3.4657
2.2131
2.8913

cella 4
Q
f0

cella 5
Q
f0

1.0177
1.0114
0.8227 8.8418 1.0080
0.8610 11.5308 1.0059
0.6727 4.4780 0.8885 14.5794 1.0046
0.7293 5.6114 0.9087 17.9872 1.0037

Tabella 3.4: Filtri di Chebyshev con 0.5dB di ripple in banda passante, normalizzati in modo da avere attenuazione pari allestremo inferiore della banda di
oscillazione per f = 1

153

0
dB
7
6
5
4

-1

-2
0.1

0.5

Figura 3.34: Filtri di Bessel: comportamento in banda passante

0
dB
4
3

-10

2
7

10

-20

-30

-40

-50
5

Figura 3.35: Filtri di Bessel: comportamento in banda attenuata

154

10

0
dB

4 5

10

-1

-2

-3
0.1

0.5

Figura 3.36: Filtri di Butterworth: comportamento in banda passante

0
dB
-20

-40

-60

-80

4
10

10

Figura 3.37: Filtri di Butterworth: comportamento in banda attenuata

155

1
dB

10

2
3

-1

0.1

0.5

Figura 3.38: Filtri di Chebyshev con 1dB di ondulazione in banda:


comportamento in banda passante (ord: 2, 3, 6, 7, 10)

1
dB
8

0
5

-1
0.1

0.5

Figura 3.39: Filtri di Chebyshev con 1dB di ondulazione in banda:


comportamento in banda passante (ord: 4, 5, 8, 9)

156

0
dB
-20
2

-40

-60

-80
10

10

Figura 3.40: Filtri di Chebyshev con 1dB di ondulazione in banda:


comportamento in banda attenuata

0
dB
-20
2

-40

-60

-80
10

10

Figura 3.41: Filtri di Chebyshev con 0.5dB di ondulazione in banda:


comportamento in banda attenuata

157

0
dB

-40

ss

Be

rw

el

tte

5d

0.

1d

th

or

he

he

ys

ys

eb

eb

Bu

Ch

Ch

-80

-120
0.1

10

Figura 3.42: Confronto tra le caratteristiche di quattro filtri di ordine 5, con


identica frequenza a 3dB

158

3.5

Filtri a capacit commutate

La creazione di resistenze su di un circuito integrato in silicio, mediante processi


di fabbricazione ideati per la realizzazione di sistemi prevalentemente digitali,
pone diversi problemi, sia dal punto di vista dellingombro del singolo componente, sia dal punto di vista della precisione e della stabilit del valore di resistenza.
Di conseguenza, si cerca di evitare di utilizzare i resistori nei circuiti che devono
essere integrati su silicio. Siccome gli elementi base della tecnologia di integrazione VLSI sono i transistori MOS e le capacit MOS, conveniente cercare
realizzazioni di circuiti analogici che prevedano lutilizzo solo di questi elementi.
Il problema quello di sviluppare simultaneamente funzioni di tipo analogico e
digitale nello stesso circuito integrato, con componenti tradizionalmente digitali
(appunto transistori e capacit MOS).
Una tecnica che permette di realizzare circuiti analogici, principalmente filtri
attivi, senza utilizzare resistenze integrate, sfrutta un principio, detto delle capacit commutate, che permette di sostituire le resistenze con capacit di valori
limitati (tipicamente da 1 a 100 pF) pilotate da opportuni segnali.
Come si comprender in seguito, i circuiti che utilizzano la tecnica delle
capacit commutate (Switched Capacitor) sono sistemi analogici a dati campionati, poich linformazione viene elaborata ad intervalli di tempo finiti, non con
continuit . Questa caratteristica limita il loro impiego in alcuni sistemi oltre ad
introdurre delle differenze notevoli nel funzionamento stesso dei circuiti rispetto
agli analoghi tempo-continui.

3.5.1

Principio di funzionamento

Si supponga di avere due generatori di tensione ed una resistenza come in


figura 3.43a. La corrente che circola su R

Figura 3.43: Circuito base: a) con resistenza; b) equivalente con capacit


commutata
V2 V1
R
Si prendano adesso gli stessi generatori e li si colleghi nella configurazione
riportata in figura 3.43b.
Tenendo S2 chiuso e S1 aperto, la carica su C sar Q = CV2 . A questo punto
si chiuda S1 e si apra S2. La carica su C diventa Q = CV1 . Il risultato di questa
operazione di trasferire della carica dal generatore V2 al generatore V1 . Sul
condensatore si verificata una variazione di carica pari a
I=

Q = C(V2 V1 )

159

Se si ripetesse questo ciclo ogni T secondi si avrebbe che ad ogni secondo


una carica Q/T viene trasferita da un generatore allaltro. Leffetto medio
quello di trasferire della carica per unit di tempo e quindi di aver generato una
corrente:
C
1
Q
= (V2 V1 ) = fclk C(V2 V1 )
(fclk = )
T
T
T
Confrontando questa espressione con quella ottenuta nel caso del resistore
R, si pu verificare che in entrambi i casi vi proporzionalit tra la corrente che
scorre nel circuito e la differenza di potenziale tra i generatori. Si pu dunque
definire la resistenza equivalente del circuito Req = 1/(Cfclk ).
Questo tipo di equivalenza pu essere sfruttato solo se la tensione dei due
nodi tra cui commutata la capacit non varia per effetto del trasferimento di
carica, cio se la capacit commutata inserita fra punti a bassa impedenza, come in questo caso. Si comprende inoltre che per poter considerare come corrente
i pacchetti di carica nellunit di tempo (Q/T ), la frequenza di transizione
della carica (fclk ) deve essere molto pi grande rispetto delle frequenze in gioco
nel circuito. Nei casi in cui una delle due assunzioni esposte sopra non siano
verificate (alta impedenza o alta frequenza), per studiare in modo corretto la
funzione di trasferimento occorre ricorrere alla trasformata Z, utilizzando opportuni circuiti equivalenti. Un esempio di analisi in trasformata Z presentato
pi avanti. Nel corso di questa trattazione ci si limiter per il resto ad analizzare circuiti che possano essere trattati ricorrendo al concetto di resistenza
equivalente, analizzandone il comportamento nel dominio della trasformata di
Laplace.
Nel circuito di figura 3.43 si sostituiscano gli interruttori S1 e S2 con dei
MOS, come in figura 3.44. I comandi di pilotaggio 1 e 2 (detti segnali di
clock) vengono applicati a questi due MOS, che fungono appunto da interruttori
(analog switch), e devono soddisfare delle specifiche ben precise che saranno
analizzate di seguito.
I=

Figura 3.44: Circuito base con interruttori MOS


Innanzitutto, se 1 HIGH, 2 deve essere LOW, come chiaramente si
evince dal funzionamento stesso del circuito. Inoltre, ci possono essere degli
istanti in cui entrambi i segnali sono bassi, mentre non dovr mai accadere che
entrambi siano alti, in quanto si metterebbero in corto circuito i due generatori
(a meno della rON dei due MOS). Questultima caratteristica dei segnali piloti
molto importante. Segnali che obbediscono a questi vincoli sono componenti
di un sistema di clock a due fasi non sovrapposte, o, in inglese, not overlapping
2-phase clock. La generazione dei due segnali di temporizzazione avviene tramite
circuiti basati su latch set-reset che permettono di ricavare, da un singolo segnale
di clock, due segnali non sovrapposti fra loro. Il pi semplice di questi circuiti
riportato in figura 3.45, assieme alle temporizzazioni relative.
Si dunque visto che tramite un condensatore e due interruttori possibile
simulare il comportamento di una resistenza, il cui valore non dipende soltanto
160

Figura 3.45: Generatore di clock a due fasi non sovrapposte


dalla capacit del condensatore ma anche dalla velocit con cui commutano
gli interruttori, cio dalla frequenza di clock. Questa caratteristica essenziale
nel progetto dei filtri, perch rende realizzabili dei filtri con frequenza di taglio
funzione della frequenza di clock.
Si pu verificare questa affermazione inserendo una capacit commutata al
posto della resistenza nel pi semplice circuito filtrante studiato nel capitolo
relativo ai filtri attivi: lintegratore.

3.5.2

Integratore

Lo schema di un integratore a capacit commutate riportato in figura 3.46.

Figura 3.46: Integratore a capacit commutate


La funzione di trasferimento ricavabile da quella dellintegratore con capacit e resistenza, sostituendo ad R il valore di resistenza equivalente calcolato
nel paragrafo precedente:
1
Vu
= f
Ve
jf

dove

f0 =

C1
1
fclk C1 =
fclk
2C2
2C2

Si nota che il valore di f0 dipende dal rapporto delle due capacit . Il fatto
di avere un rapporto fra condensatori molto importante: infatti le capacit
integrate che si riescono a costruire non sono molto precise, in particolare si
hanno variazioni anche da una realizzazione allaltra del circuito integrato, a
161

seconda dei valori assunti dalle variabili di processo durante la fabbricazione.


Pu accadere ad esempio che lo spessore dellossido che si deposita sul silicio per
creare i condensatori possa cambiare, facendo alterare il valore assoluto del condensatore. Se per si considerano due condensatori realizzati vicini nello stesso
chip, si pu assumere che i parametri di fabbricazione siano gli stessi, per cui
i valori delle due capacit variano allo stesso modo; il loro rapporto dipende
a questo punto unicamente dalla relazione fra le aree dei condensatori, quindi
esclusivamente da un fattore di tipo geometrico. Allora se il processo fotografico,
oppure laser, che stato utilizzato per definire quali sono le aree ha una buona
precisione, il rapporto tra i due condensatori avr la stessa precisione indipendentemente dalle variabili di processo. Se il valore assoluto dei due condensatori
ha per esempio una tolleranza del 10%, il rapporto fra i valori ha facilmente delle
tolleranze inferiori al 1%. Supponendo inoltre di voler realizzare un integratore
con una frequenza di guadagno unitaria pari ad 1 kHz, se si realizzasse questo
circuito con la tecnica RC si avrebbe:
1
1

C=
F
2RC
2R 1 103
Se si usa per R un valore compreso tra 10 k e 100 k, si dovrebbe utilizzare un condensatore dellordine dei nF, ma condensatori di questo ordine di
grandezza sono difficilmente integrabili. Usando invece la tecnica delle capacit commutate la frequenza di guadagno unitario dipende non pi da un valore
assoluto di capacit ma da un rapporto, quindi, se si usa per fclk = 100 kHz, si
ottiene:
f0 = 1 103 Hz =

C1
1
C1
1

100 103 Hz
2
C2
C2
16
ovvero si riesce a realizzare un integratore equivalente a quello RC, con due
condensatori di valore molto pi basso, ad esempio C1 = 1 pF, C2 = 16 pF.
Altri integratori, cio con diverse frequenze di taglio, possono essere realizzati
semplicemente variando la frequenza fclk . La frequenza caratteristica del filtro
proporzionale alla frequenza di temporizzazione fclk , rendendo i filtri a capacit commutate intrinsecamente di tipo programmabile. Uno stesso circuito
pu dunque presentare frequenza di guadagno unitario diversa a seconda della
frequenza con cui commutano gli interruttori; sfruttando questa caratteristica,
in commercio sono dunque presenti filtri universali che hanno una frequenza
di taglio programmabile ad un valore pari, per esempio, ad 1/100 della frequenza di clock. Ovviamente il campo di variazione della frequenza di clock non
illimitato, esiste per unampia banda di frequenza in cui possibile utilizzare il circuito in modi diversi, semplicemente variando la fclk . I limiti sono
sostanzialmente due:
f0 = 1 103 Hz =

sulla frequenza di clock;


sulla frequenza del segnale di ingresso.
Questultimo problema evidente se si pensa che si approssimato ad una
corrente lo scambio di pacchetti di carica tra due generatori di tensione. Esistono
per dei casi in cui questa approssimazione non accettabile, in particolare per
frequenze superiori a fclk /2. Infatti il circuito in realt un sistema campionato
con un clock a frequenza fclk , quindi, per il teorema di Nyquist, si pu ricostruire
162

un segnale in uscita da tale sistema se e solo se la banda del segnale stesso


limitata a met della frequenza di campionamento.

3.5.3

Limiti di frequenza di clock

La realizzazione di un circuito a capacit commutate su singolo chip di silicio viene effettuata impiegando componenti non ideali, che presentano cio dei
parametri parassiti che possono influire, anche con una certa importanza, sul
comportamento del dispositivo, introducendo alcuni importanti limiti di funzionamento. Gli elementi da considerare sono: gli interruttori, realizzati come gi
visto con dei transistor MOS; gli amplificatori operazionali; i condensatori. Per
conoscere il limite superiore alla frequenza di clock applicabile al circuito si deve
analizzare il comportamento in alta frequenza di tutti gli elementi. Per quanto
riguarda linterruttore, esso presenta una resistenza ron il cui valore tipico
di 1 k. Utilizzando tale interruttore con una capacit commutata il cui valore
tipico di 10 pF, si ha un circuito equivalente del tipo riportato in figura 3.47.

Figura 3.47: Effetto della ron degli interruttori


La carica del condensatore non dunque istantanea, ma si ha una costante di
tempo = ron C1 = 1 103 1 1011 F = 1 108 s = 10 ns. Se si desidera
ottenere una determinata precisione nel funzionamento del circuito, necessario
tener presente tale costante di tempo che limita la velocit con cui si carica
il condensatore introducendo un limite alla frequenza di commutazione. Se si
considera carico il condensatore quando il valore di tensione ai capi raggiunge
il valore finale a meno di un fattore 1/1000 (quindi con un errore pari a 0.1%),
occorre mantenere chiuso linterruttore per un tempo pari a circa sette volte
la costante di tempo (si ha infatti che e7 103 ) quindi devono trascorrere
circa 7 = 7 108 s = 70 ns per raggiungere la tensione finale v1 (o zero). In
realt , poich il ciclo completo prevede la chiusura prima di S1 e poi di S2 ,
si avr un periodo di commutazione pari a 2 70 ns = 140 ns per ogni periodo.
Questo fa s che fclkmax 7 MHz, che rappresenta un limite superiore. Anche
le caratteristiche di banda e di slew-rate dellamplificatore operazionale devono
essere tali da garantire il corretto funzionamento del circuito alla frequenza di
commutazione di S1 e S2 .
Per quanto riguarda invece la minima frequenza di clock, il limite principale
viene introdotto dallamplificatore operazionale, in particolare dalla presenza di
correnti di polarizzazione degli ingressi, che modificano la tensione presente sui
condensatori, rappresentando un termine di errore di ampiezza inversamente
proporzionale alla frequenza di commutazione degli interruttori. Il valore di
tali correnti pari a circa 1 pA a temperatura ambiente per gli amplificatori
operazionali MOS normalmente usati nei circuiti a capacit commutate. Con
riferimento alla figura 3.47, considerando il caso in cui S2 chiuso e S1 aperto,
163

si pu notare che la corrente di polarizzazione passa in C1 caricandolo a corrente


costante, quindi si avr una variazione della tensione ai suoi capi. Si consideri
un condensatore di 10 pF e una corrente di 1 pA che lo attraversi, supponendo di
accettare una variazione della tensione ai capi pari ad esempio a 1 mV durante il
periodo di chiusura di S2 , si pu ricavare qual il massimo intervallo di tempo
in cui S2 pu rimanere chiuso.
VC1 =

CVC1
I
T T =
= 1 102 s
C1
I

Questo significa che frequenze intorno ai 100 Hz (per questo operazionale e


per questo condensatore) sono le pi basse frequenze di clock che si possano
usare senza avere problemi. Il campo di azione per la fclk si estende quindi dalle
centinaia di Hertz alle decine di Megahertz.

3.5.4

Effetti delle capacit parassite

Lo schema visto finora per lintegratore a capacit commutate molto semplice,


ma non il migliore. Ogni transistor MOS infatti ha delle capacit parassite che
influenzano in modo considerevole il funzionamento del circuito. Tali capacit ,
intrinseche e non eliminabili, sono evidenziate in figura 3.48.

Figura 3.48: Capacit parassite presenti in un transistor MOS


La Cgd e la Cgs introducono uniniezione di carica sul condensatore durante
la commutazione del MOS, che porta al fenomeno detto di clock feedthrough,
cio alla comparsa nello spettro del segnale di uscita di una componente alla
frequenza di clock. Il problema normalmente non comporta gravi conseguenze,
in quanto la frequenza di clock generalmente molto al di sopra della banda
di segnale utile delluscita. Anche leffetto della Cds di solito trascurabile, in
quanto porta ad un non perfetto isolamento dellinterruttore, quando aperto,
alle alte frequenze. Le altre capacit parassite modificano invece il circuito reale
dell integratore a capacit commutate, come riportato in figura 3.49.
Osservando il circuito, si nota che il condensatore C12 in parallelo ad un
generatore di tensione. Quando il generatore varia la tensione ai suoi capi di una
certa quantit , deve fornire un po pi di corrente, assorbita dal condensatore
parassita, per avere la stessa escursione di tensione rispetto al caso in cui non
ci fosse la capacit , ma ci non va ad influenzare il funzionamento finale del
filtro, quindi C12 pu essere trascurato. Il condensatore C22 collegato fra una
massa e una massa virtuale quindi avendo una tensione ai capi costante non
ha effetti. Per quanto riguarda C11 e C21 si nota che questi sono in parallelo
al condensatore C1 e quindi non sono trascurabili ma rappresentano per C1 un
164

Figura 3.49: Circuito dellintegratore con evidenziate le capacit parassite degli


interruttori
termine di errore. Se si avesse la possibilit di conoscere questi due condensatori
non si avrebbero problemi nelle realizzazioni pratiche, ma il valore dipende dal
processo e dalla tensione applicata, ed inoltre non si ha nessun legame con il
rapporto tra C1 e C2 . Queste capacit parassite hanno leffetto di alterare la
risposta in frequenza del circuito in modo non noto a priori.

3.5.5

Integratori stray insensitive

Una realizzazione alternativa di un integratore il cui comportamento non


influenzato dalle capacit parassite dei MOS riportata in figura 3.50.

Figura 3.50: Integratore invertente stray insensitive


Questo circuito realizza ancora un integratore. Infatti, nel periodo di tempo
in cui la fase di clock 2 attiva, i due deviatori sono collegati entrambi a massa
e la carica sul condensatore C1 nulla. Nel momento in cui il condensatore
viene collegato tra la Ve di ingresso e il punto di massa virtuale, C1 assorbe una
carica fornitagli sia da Ve che dalluscita delloperazionale tramite una corrente
che attraversa C2 . La quantit di carica quindi la stessa che veniva scambiata
nel caso precedente. In particolare se la Ve positiva si produce una variazione
di tensione negativa sul condensatore C2 . Si ha quindi lo stesso funzionamento
dello schema precedente, ma un diverso comportamento delle capacit parassite.
Introducendo esplicitamente tali capacit , come in figura 3.51, si pu notare
che queste non si presentano pi in parallelo a C1 .
Analizzando la figura, dove si sono omesse C12 e C22 per i motivi precedentemente esposti, si possono notare le due capacit parassite C11 e C21 relative
rispettivamente ai MOS M1 , M2 e M3 , M4 . In questo caso per il condensatore
C21 pu essere eliminato poich , come si evince dallo schema, ha un morsetto
(quello fisso) a massa e laltro che fluttua tra una massa virtuale durante 1 e
unaltra massa durante 2 , quindi non cambia mai la tensione ai suoi capi. La
165

Figura 3.51: Capacit parassite nellintegratore stray insensitive


capacit C11 , invece, quando attivo 2 , si trova collegata a massa, dunque la
sua carica si esaurir proprio verso massa e non andr ad influenzare luscita.
Durante la fase 1 il condensatore C11 si trova in parallelo ad un generatore
di tensione, la carica quindi viene fornita dalla Ve , ma di nuovo il circuito si
chiude fra Ve e C11 e non ha alcun effetto sulluscita. Si pu dunque concludere
che con questa configurazione possibile realizzare un circuito integratore invertente immune da effetti parassiti. Tale schema prende il nome di integratore
Stray-insensitive.
Invertendo la connessione di 1 e 2 solo nella seconda coppia di MOS,
e procedendo ad unanalisi analoga alla precedente, si pu dimostrare che si
ottiene un integratore non invertente (si veda la figura 3.52).

Figura 3.52: Integratore non invertente


Con il metodo delle capacit commutate dunque molto semplice passare da
un integratore invertente ad uno non invertente, poich sufficiente scambiare
la fase di un deviatore.

3.5.6

Comportamento in frequenza

I filtri a capacit commutate sono dei sistemi tempo-discreti a dati campionati.


Di conseguenza, lipotesi fatta inizialmente di vedere la carica trasferita in pacchetti come un flusso continuo, cio di mediare i pacchetti di carica ed assimilarli
ad una corrente che fluisce continuamente, valida solo quando si considerano
segnali con banda decisamente pi bassa della frequenza di campionamento. Se
si vuole analizzare il comportamento in frequenza di tali circuiti per frequenze di ingresso pi elevate, allora occorre ricorrere a strumenti di indagine pi
appropriati, quali la trasformata Z, e tenere conto del teorema di Shannon e
del conseguente fenomeno dellaliasing. Entrambi i fenomeni, trasferimento di
pacchetti di carica ed aliasing, concorrono in modo diverso a creare notevoli
differenze nella risposta in frequenza tra i sistemi tempo-continui di riferimento
166

e i filtri a capacit commutate da essi ricavati. Non si eseguir in questa sede


una analisi rigorosa nel dominio della trasformata Z, esiste molta letteratura in
merito. Ci occuperemo invece in modo qualitativo dellaliasing.
Aliasing
I filtri a capacit commutate sono, come gi pi volte notato, dei sistemi a dati
campionati. Il campionamento effettuato sul segnale di ingresso produce quindi,
come ben noto, una serie infinita di repliche nello spettro del segnale, centrate
intorno ai multipli della frequenza di clock. Nel segnale di uscita da un filtro
a capacit commutate saranno dunque sempre presenti, oltre alle componenti
spettrali del segnale di ingresso, anche quelle dovute alle repliche create dal
campionamento, anche se attenuate sia dalla risposta in frequenza degli elementi
che compongono il filtro, sia dal fatto che il segnale di uscita dal filtro non
un treno di impulsi, ma un segnale campionato e mantenuto, cosa che altera
il contenuto spettrale del segnale di uscita secondo una nota formula del tipo
sin(x)/x.
Una trattazione rigorosa dei fenomeni correlati pu essere effettuata nel dominio della trasformata Z, ma analiticamente complessa e non verr esposta nel seguito. E possibile per trarre alcune interessanti conclusioni anche
mediante considerazioni pi intuitive.
Anche in assenza di aliasing, occorre considerare la presenza di componenti in
frequenza in uscita diverse da quelle del segnale di ingresso. Se consideriamo un
segnale sinusoidale in ingresso al filtro a frequenza fin , la componente dovuta al
campionamento a frequenza pi bassa vale f1 = fclk fin . Tale frequenza viene
trattata dal filtro come se appartenesse al segnale in ingresso al filtro stesso. Se
la frequenza fin molto minore di fclk , allora f1 , essendo prossima a fclk , non
pone problemi in quanto fuori dalla banda di interesse del segnale di uscita. Al
contrario, se il segnale di ingresso prossimo a fclk /2, f1 sar non molto diversa
dalla frequenza del segnale di ingresso e quindi difficilmente separabile da essa.
Una conseguenza non ovvia dellaliasing poi la seguente, pi facilmente comprensibile mediante un esempio. Supponiamo di avere un integratore con
fclk = 100 kHz e f0 = 1 kHz. Una sinusoide in ingresso con frequenza fin = 1 kHz
ed ampiezza di 1 V, produrr in uscita almeno due componenti, una ad 1 kHz
ed ampiezza 1 V, laltra a 99 kHz, decisamente attenuata. Se ora consideriamo
invece un segnale in ingresso a frequenza di 99 kHz ed ampiezza 1 V, otterremo di nuovo in uscita due componenti, una a 99 kHz ed una ad 1 kHz, a causa
dellaliasing. Per quanto riguarda lampiezza delle due componenti, questa praticamente identica al caso precedente, cio la componente a 1 kHz ha ampiezza
pari ad 1 V, mentre quella a 99 kHz risulta molto attenuata. Questo spiegabile
poich il campionamento viene effettuato dal circuito sul segnale di ingresso,
quindi un segnale ad 1 kHz ed uno a 99 kHz risultano indistinguibili tra loro.
La conseguenza di questa analisi che quando si utilizzano filtri a capacit commutate occorre sempre prestare molta attenzione al tipo di segnale che
il filtro deve trattare. Al di l delle considerazioni sulla differenza tra funzione di trasferimento tempo-continua e tempo-discreta allaumentare della frequenza, i problemi spettrali dovuti al campionamento suggeriscono lutilizzo
dei filtri, se possibile, solo con segnali a frequenza molto pi bassa di quella di
campionamento.

167

In caso il segnale o il rumore presenti allingresso del filtro abbiano componenti in alta frequenza, consigliabile inserire, a monte del filtro a capacit
commutate, un filtro passa-basso tempo-continuo. Tale filtro sar normalmente
molto semplice, ad esempio un gruppo RC. Molti filtri a capacit commutate recenti integrano un filtro di questo tipo in ingresso. Qualora poi non siano
tollerabili le componeti in alta frequenza generate dal filtro per effetto del campionamento, un altro semplice gruppo RC posto in uscita pu normalmente
eliminare il problema.

3.5.7

Filtro del secondo ordine con cella biquadratica

La cella biquadratica qui analizzata viene realizzata con solo due amplificatori
operazionali a dispetto di quanto succedeva nel caso visto nel capitolo precedente dove ne erano necessari tre. Questo dovuto al fatto che possibile costruire
un integratore non invertente con un unico operazionale. Occorre ribadire che
non tutte le soluzioni circuitali valide utilizzando resistenze e condensatori sono
direttamente convertibili in circuiti a capacit commutate. Infatti, se la resistenza non si trova tra due punti di bassa impedenza, la sostituzione con una
capacit commutata pi complessa e non viene trattata in questo corso.
Il circuito del filtro riportato in figura 3.53. Il primo stadio un filtro del
primo ordine che agisce sulla somma dei segnali Ve e VL P , mentre il secondo
stadio lavora da integratore non invertente.

Figura 3.53: Filtro del 2 ordine con cella biquadratica


Le relazioni fra le varie grandezze sono:
VBP
= QHBP
Ve

VLP
= HLP
Ve

con f0 =

1 C1
fclk
2 C2

Q=

C1
C3

Si nota subito che Q e f0 sono indipendenti tra loro: f0 modificabile tramite


la fclk , C1 e C2 , mentre il Q regolabile con C3 . Un filtro integrato ha dunque la
possibilit di avere una frequenza di taglio fissa rispetto alla frequenza di clock
0
), programmata da C1 e C2 e nello stesso tempo il Q variabile. Questo
( ffclk
molto importante poich permette al filtro di avere unelevata flessibilit ,
semplicemente agendo su un solo componente.
168

Uno degli impieghi tipici delle capacit commutate, come facilmente intuibile da quanto detto fino ad ora, proprio quello di generare filtri universali.
La cella base utilizzata non normalmente quella biquadratica, ma una configurazione pi complessa che permette limplementazione di tutte le funzioni di
trasferimento standard (passa basso, passa alto, passa banda, ecc), derivata dal
filtro a variabili di stato. I filtri universali si programmano generalmente connettendo opportunamente dei piedini di ingresso/uscita e tarando le caratteristiche
del filtro mediante resistenze di precisione esterne. Luso di resistenze per la
taratura del filtro non in contrasto con la teoria delle capacit commutate. Infatti, se internamente ad un circuito integrato difficile realizzare resistenze di
precisione, tali componenti sono invece reperibili a basso costo come componenti
discreti.

3.5.8

Approfondimenti

Largomento dei filtri o pi in generale dei circuiti a capacit commutate


molto vasto. Una trattazione organica richiederebbe molto pi spazio di quello
disponibile in un corso di base di elettronica e coinvolge ambiti diversi che
spaziano dallelettrotecnica alle telecomunicazioni.
Ulteriori approfondimenti possono essere ricercati nella vasta letteratura esistente, applicativa e teorica. Per quanto riguarda la prima, possibile reperire
in rete moltissime informazioni, data-sheet, esempi, dai siti dei produttori di
filtri, ad esempio la Linear Technology, www.linear-tech.com. Una pubblicazione disponibile su questo sito, particolarmente interessante per una introduzione
agli aspetti pratici del progetto di filtri a capacit commutate, la AN40 Take
the Mystery Out of the Switched Capacitor Filter: The System Designers Filter
Compendium. Per la seconda, un testo molto completo : P.V. Ananda Mohan,
V. Ramachandran, M.N.S. Swamy, Switched capacitor filters : theory, analysis
and design, Prentice-Hall, 1995. Tale testo tratta in modo rigoroso la teoria dei
filtri a capacit commutate e contiene inoltre moltissimi riferimenti bibliografici
su aspetti specifici.

169

Capitolo 4

Amplificatori non lineari


Indice
4.1

Amplificatore logaritmico . . . . . . . . . . . . . .
4.1.1 Eliminazione della dipendenza da . . . . . . . . .
4.1.2 Riduzione della dipendenza dalla temperatura . . .
4.1.3 Disaccoppiamento delle impedenze . . . . . . . . .
4.1.4 Esempio pratico di progetto . . . . . . . . . . . . .
4.2 Raddrizzatore a singola semionda (diodo ideale) .
4.2.1 Prima ipotesi . . . . . . . . . . . . . . . . . . . . .
4.2.2 Circuito corretto . . . . . . . . . . . . . . . . . . .
4.2.3 Traslazione della caratteristica . . . . . . . . . . .
4.3 Raddrizzatore a doppia semionda . . . . . . . . . .
4.3.1 Raddrizzatore a doppia semionda generalizzato . .
4.3.2 Esempio di Progetto . . . . . . . . . . . . . . . . .
4.3.3 Comportamento in frequenza . . . . . . . . . . . .
4.3.4 Scambio dei diodi . . . . . . . . . . . . . . . . . .

170
171
172
173
173
178
. 179
. 180
. 182
183
. 187
. 191
. 192
. 192

.
.
.
.

circuiti analizzati in questo capitolo impiegano elementi non lineari (diodi e transistori) nella rete di retroazione, sebbene gli amplificatori operazionali operino in regime lineare e quindi continuino a valere le due equazioni
costitutive della.o. ideale (vd = 0 e i+ = i = 0). Quando un operazionale funziona in modo lineare la f.d.t. del sistema determinata dalla rete di retroazione,
quindi se si introducono elementi non lineari si possono ottenere caratteristiche
Vu /Vi non lineari.

4.1

Amplificatore logaritmico

Lo schema riportato nella figura 4.1 rappresenta un circuito in grado di fornire


una caratteristica con andamento logaritmico; per poterla determinare conveniente partire osservando che loperazionale si trova in stato di linearit. La
caduta di tensione sul diodo viene indicata con VD .
V = V+ = 0 = Vu = VD

In polarizzazione diretta il legame esponenziale tra la corrente sul diodo ID e


la VD , come gi visto nel capitolo sulla struttura degli amplificatori operazionali,
170

ID

Vi
R

VD

Vu

Figura 4.1: Amplificatore logaritmico con reazione a diodo.


:
dove:



ID = IS eVD /(VT ) 1 IS eVD /(VT )

VT lequivalente in tensione della temperatura, VT = kT /q;


detto fattore di idealit, ed un fattore dipendente dal processo di
fabbricazione e dal materiale semiconduttore: 1 < < 2;
IS la corrente di saturazione inversa, fortemente variabile con la temperatura T (in prima approssimazione IS raddoppia ogni 10 K di incremento
di T ).
possibile risolvere lequazione rispetto alla VD per ottenere Vu = VD (ID ).



Vi
ID = IS eVD /(VT )
= Vu = VT ln
ID = VD /R
R IS

Quindi luscita proporzionale al logaritmo naturale della tensione di ingresso: lamplificatore ha funzione di trasferimento con andamento logaritmico.

4.1.1

Eliminazione della dipendenza da

Per eliminare la dipendenza della tensione di uscita dal parametro , fortemente


dipendente da diodo a diodo, si pu passare allutilizzo di un transistore bipolare
a giunzione, il quale ha un funzionamento molto simile.
Si ricordi che nella caratteristica del BJT non compare il parametro e collegando il dispositivo come nella figura 4.2 si utilizza il transistore nel cosiddetto
modo di funzionamento a diodo perch sono cortocircuitati virtualmente base
e collettore1 perch la prima collegata direttamente a 0 V mentre il secondo
collegato al terminale invertente delloperazionale.
La giunzione base-emettitore pn si comporta in modo analoga a quella
del diodo del circuito precedente e quindi la caratteristica continua ad essere
logaritmica.
1 Un altro esempio di BJT collegato a diodo si ha nel lato debole di uno specchio di corrente,
nel quale base e collettore sono direttamente cortocircuitati.

171

T1

Vi
R

Vu

Figura 4.2: Amplificatore logaritmico con reazione a BJT.


VAL
I0
T1

Vi

T2

R
Vu

Vu

Figura 4.3: Amplificatore logaritmico a BJT con due transistori.

Vu = VT ln

4.1.2

Vi
R IS

Riduzione della dipendenza dalla temperatura

Sfruttando le propriet matematiche del calcolo del logaritmo si pu eliminare la dipendenza della caratteristica dalla IS introducendo un transistore
supplementare collegato ad una sorgente di corrente.
Dato che la differenza di logaritmi pari al logaritmo del rapporto degli
argomenti, si pu ottenere la semplificazione di termini uguali nel rapporto se
si utilizza un collegamento appropriato.
In riferimento allo schema di figura 4.3, si pu scrivere una equazione alla maglia nella quale compaiono le due tensioni tra base ed emettitore (ad andamento
logaritmico) e la tensione Vu di uscita.

172

Vu = Vu + VBE2


I0
IS2




I0
Vi
+ VT ln
= VT ln
RIS1
IS2

I0 = IS2 eVBE2 /VT = VBE2 = VT ln

Realizzando su di un unico circuito integrato i due transistori, assumendo che


ogni punto dellintegrato sia alla stessa temperatura e che i transistori abbiano la
stessa area, le due correnti di saturazione possono essere considerate identiche:




Vi IS2
Vi
Vu = VT ln
= VT ln
RI0 IS1
RI0

In conclusione la dipendenza dalla corrente di saturazione inversa stata


eliminata introducendo quella dalla corrente I0 proveniente da un generatore
generico. Esso pu essere realizzato semplicemente collegando il collettore del
secondo transistore T2 a VAL tramite una certa resistenza R0 , il che porta ad
una corrente:
VAL (VBE2 VBE1 )
VAL
I0 =

R0
R0

4.1.3

Disaccoppiamento delle impedenze

Luscita Vu non un nodo a bassa impedenza, quindi se vi si collegasse un


carico si avrebbe una dipendenza della funzione di trasferimento dalla corrente
assorbita. Si pu risolvere il problema collegando sulluscita un amplificatore
non invertente, che ha anche il vantaggio di permettere di regolare il guadagno
del sistema oltre a disaccoppiare il carico (fig. 4.4).
Nello schema si notano alcuni componenti aggiuntivi: VREF e R3 permettono
di traslare la caratteristica duscita, mentre un discorso a parte merita R4 . La
resistenza R4 non concorre alla funzione di trasferimento del sistema, ma il suo
effetto quello di stabilizzare il circuito rispetto alle variazioni dei parametri di
funzionamento di T1 . Infatti la resistenza equivalente vista sullemettitore del
transistor dipende dalla corrente che lo attraversa e al limite pu anche diventare
negativa, generando uno zero nel semipiano di destra del piano complesso e
rendendo il sistema instabile. La resistenza R4 si pone in serie alluscita del
transistor e diminuisce il guadagno danello.
Ricordando che I0 pari a VAL /R0 , si pu ricavare la transcaratteristica
finale del circuito.




R2
Vi R0
R2
ln
VREF

Vu = VT 1 +
R1 k R3
R VAL
R3

4.1.4

Esempio pratico di progetto

Si richiede di progettare un amplificatore logaritmico a partire dalle specifiche


seguenti:
la caratteristica deve passare per i punti (Vi , Vu ): (0.1 V, 10 V), (10 V, 0 V);
dinamica di ingresso: 0.1 V10 V;
amplificatore operazionale tipo LM741;
173

VAL
T1

Vi

R0

T2

I0

R
R4

Vu

VREF

R3
R2
R1

Figura 4.4: Amplificatore logaritmico a BJT nella versione migliorata.


tensione di alimentazione 15 V.
La transcaratteristica, disegnata su un piano semi-logaritmico, riportata
in fig. 4.5.
Lo schema di riferimento quello della figura 4.4.
Per comodit notazionale si introduce la tensione V+ al morsetto non invertente delloperazionale del secondo stadio del sistema:
V+ = VT ln

Vi
R I0

necessario dimensionare i parametri del circuito precedentemente presentato e la prima scelta da fare quella del punto centrale della transcaratteristica,
ossia il punto di lavoro del sistema nel senso un po diverso da quello dei sistemi
lineari. Trattandosi di un amplificatore logaritmico, il punto di lavoro si impone
attraverso i parametri contenuti nellargomento del logaritmo.
Deriva termica
Il punto pi importante da considerare proprio quello in cui la deriva termica si
annulla: esiste un punto della caratteristica nel quale si ha la minima variazione
delluscita al variare della temperatura. Poich la dipendenza dalla temperatura
rappresentata dalla tensione VT , il punto a deriva nulla quello in cui il
logaritmo si annulla, ossia in cui largomento ha valore unitario.
Vi
V+
Vi
V+
= ln
=
= 0
=1
VT
R I0
VT
R I0
174

10 V
Vu
8V
6V
4V
2V
0V

0.1 V

1V

10 V

Vi

Figura 4.5: Transcaratteristica richiesta nellesempio di progettazione 4.1.4.


A seconda di come si posiziona il punto di deriva termica nulla si ottengono
diverse caratteristiche V+ /VT .
Dato che VT moltiplica il termine logaritmico, a seconda della temperatura
queste caratteristiche saranno rette con pendenza diversa, se rappresentate su
di un piano semi-logaritmico come abbiamo fatto sopra per le specifiche.
La tensione duscita ottenuta da V+ moltiplicandola per un termine di
guadagno K = 1 + [R2 /(R1 k R3 )] e sommando un termine di traslazione
q = VREF R2 /R3 .
Si possono ricavare q e K osservando che la tensione duscita deve valere
Vu = q ponendo Vi pari al valore per cui si annulla il termine logaritmico,
mentre utilizzando qualunque altra coppia di valori assegnata si pu ricavare K
da:
K =

Vu q
VT ln[Vi /(R I0 )]

A seconda di come si posiziona il punto a deriva nulla si ottengono diversi


valori del parametro q, mentre K non dipende dalla scelta fatta per RI0 , infatti
la funzione di trasferimento si pu anche scrivere come:
Vu = K VT ln(Vi ) + K VT ln(R I0 ) + q
Essendo assegnata la pendenza della caratteristica, diversi valori di R I0 provocano solo variazioni di q.
Ad esempio, ponendo R I0 = 10 V, si ottiene q = 0 V e
K=

10 V
= 83.518
26 103 V ln(0.1 V/10 V)

mentre ponendo R I0 = 1 V si ha q = 5 V.
Esistono quindi molte possibilit di ottenere la stessa funzione di trasferimento globale, ma qual la migliore?
Se analizziamo le due soluzioni trovate sopra al variare della temperatura,
scopriamo che il comportamento nei due casi diverso. In figura 4.6 sono riportate le curve ottenute a 0 C in verde, a 25 C in blu e a 50 C in rosso, a
175

10 V
Vu
8V

10 V
Vu
8V

6V

6V

4V

4V

2V

2V

0V

0.1 V

1V

10 V

Vi 0 V

0.1 V

1V

10 V

Vi

Figura 4.6: Effetto della temperatura sulla caratteristica per le due soluzioni
proposte.
sinistra per R I0 = 10 V, a destra per R I0 = 1 V. Si vede chiaramente che la
seconda soluzione migliore della prima in quanto il massimo scostamento dalla
curva blu decisamente pi contenuto. In pratica la scelta migliore consiste nel
piazzare il punto a deriva termica nulla al centro della caratteristica, cio in:
Vi =
Questo equivale a imporre:

p
ViM AX ViM IN

R I0 =
Scelta della resistenza R

p
ViM AX ViM IN

La resistenza R rappresenta limpedenza di ingresso del circuito. Inoltre definisce


la corrente che scorre nel transistor T1 e nelluscita del primo amplificatore
operazionale in funzione della tensione dingresso. Per il suo dimensionamento
occorrer dunque da un lato assicurare che la corrente che scorre in R non superi
mai la massima corrente fornibile dalloperazionale, dallaltro che questa stessa
corrente sia sempre decisamente superiore alla massima corrente di offset.
In pratica, con tensione dingresso massima deve essere:
ViM AX
< Iu1M AX I0
R
con Iu1M AX pari alla massima corrente duscita delloperazionale. Se si sceglie
I0 tale da portare il punto a deriva termica nulla al centro della caratteristica,
allora normalmente il contributo di I0 trascurabile (nel nostro caso pari al
10% della massima corrente dingresso del circuito). Per lLM741 si ha:
10 V
= 2 k
5 mA
Con tensione dingresso minima si ha invece:
R>

ViM IN
Iof f
Ib +
R
2
176

Inserendo i valori massimi delle correnti di polarizzazione del LM741 si


ottiene:
R

0.1 V
= 167 k
0.6 A

Impostiamo allora R = 15 k.
Corrente I0
Dalle condizioni viste sopra per la deriva termica possiamo fissare il valore di
I0 :
1V
= 67 A
15 k
Per generare tale corrente nel modo pi semplice possibile si ricorre al
collegamento di una resistenza R0 tra il collettore di T2 e lalimentazione VAL .
Possiamo considerare semplicemente I0 = VAL /R0 in quanto la tensione
sul collettore di T2 sempre molto prossima a 0 V (per la precisione pari a
VBE1 + VBE2 ). Allora possiamo imporre:
I0 =

R0 =

15 V
= 225 k
67 A

Il valore normalizzato pi vicino 220 k.


Resistenza di stabilizzazione
Per quanto riguarda R4 , sappiamo che essa deve essere pi grande possibile con
la condizione di mantenere comunque in linearit loperazionale. Un capo di
R4 si trova alla tensione VBE1 , mentre laltro sulluscita delloperazionale.
Quando la tensione dingresso massima la tensione sulluscita delloperazionale
non deve scendere al di sotto di 10 V. Dunque in queste condizioni si pu
pensare di non ammettere su R4 una caduta di tensione superiore ai 9 V. La
corrente che scorre in R4 la somma tra quella che scorre nellingresso del
circuito e I0 . Si ha quindi:


ViM AX
+ I0 R4 < 9 V
R
cio:

9V
15 k = 12.3 k
10 V + 1 V
Allora R4 = 10 k rispetta le condizioni imposte anche tenendo conto della
tolleranza della resistenza.
R4 <

Tensione di riferimento
Sappiamo che la nostra scelta del punto a deriva termica nulla richiede una
traslazione della caratteristica di 5 V (termine q calcolato sopra). Si ha quindi:
q = VREF
177

R2
= 5V
R3

Occorre scegliere dunque una VREF negativa. Lalternativa pi semplice


usare lalimentazione del circuito, cio VREF = 15 V. Da questo si ricava il
rapporto tra le resistenze:
5V
1
R2
=
=
R3
15 V
3
Resistenza R1
Abbiamo gi calcolato K = 1+[R2 /(R1 k R3 )] nella sezione sulla deriva termica,
K = 83.518.
Conoscendo la relazione che lega R2 ed R3 si pu calcolare il rapporto tra
R2 e R1 . Si ottiene:
R2
= 82.185
R1
Utilizzando resistenze della serie E12 si possono fissare R2 = 82 k, R1 =
1 k e R3 = 270 k.
10 Vu
8
6
4
2
t
1 102

2 102

3 102

4 102

Figura 4.7: Risposta allonda triangolare del circuito progettato.


Si pu verificare la bont del progetto mediante una simulazione Spice del
comportamento del circuito. In fig. 4.7 riportata la risposta del circuito ad un
ingresso triangolare di ampiezza pari alla dinamica di ingresso.

4.2

Raddrizzatore a singola semionda (diodo ideale)

Il raddrizzatore a singola semionda ideale un circuito che riproduce in uscita,


amplificato e invertito, il segnale presente al suo ingresso Vi se esso positivo,
mentre presenta uscita nulla quando Vi < 0 V. In altre parole esso in grado di
eliminare la parte negativa del segnale di ingresso. (fig. 4.8).

178

Vu

Figura 4.8: Segnale prodotto dal raddizzatore a singola semionda (in blu) a
partire da una tensione sinusoidale (in rosso).
Non bisogna confondere questo circuito con quelli utilizzati in ambito di
potenza, cio con segnali ad elevata tensione e/o corrente. Il circuito che analizzeremo ora non trasferisce potenza dal segnale dingresso al carico, i suoi usi
sono nel campo dei sistemi di misura o di elaborazione del segnale. Lobiettivo
ottenere un segnale raddrizzato non affetto dallerrore dovuto alla tensione di
soglia dei diodi al silicio.
Vu

Vi
R1

R2
VD

ID

Vu

Figura 4.9: Primo schema del raddrizzatore a singola semionda.

4.2.1

Prima ipotesi

A partire dallamplificatore invertente, proviamo a definire un circuito attivo in


grado di svolgere questo tipo di operazione (fig. 4.9). Quando Vi positiva, la
corrente su R2 scorre nel verso indicato e la tensione di uscita proporzionale
a quella di ingresso (cambiata di segno) a meno della V sul diodo; quando Vi
negativo, IR2 = 0 perch non pu scorrere corrente di retroazione nel diodo
polarizzato inversamente. Ma allora:
Vi > 0 = Vu =

179

R2
Vi V
R1

Dove V la tensione di soglia di accensione del diodo, ossia la caduta di


tensione ai capi del diodo quando esso in conduzione diretta. La transcaratteristica di questo circuito non ha landamento desiderato. Questo chiaramente
visibile in fig. 4.10, ottenuta da una simulazione di questo circuito con Spice
(LM741 alimentato a 15 V, R1 = R2 = 22 k). Dunque per ingresso positivo
non otteniamo esattamente la caratteristica che ci proponevamo, perch al posto
di cancellare la V la abbiamo aggiunta alluscita.
10

Vu

5
Vi
10

10

5
10
Figura 4.10: Transcaratteristica del circuito di fig. 4.9. In rosso la caratteristica
desiderata.
Per Vi < 0 il comportamento ancora pi problematico! Infatti se il diodo
non lascia passare corrente in R2 , elimina anche la retroazione dellamplificatore
operazionale, per cui Vu satura alla massima tensione duscita delloperazionale.
Questo spiega landamento della figura 4.10 per tensioni di ingresso negative.
Si potrebbe pensare di eliminare la dipendenza delluscita dalla V semplicemente prelevando il segnale dallanodo (Vu ) invece che dal catodo del diodo.
Infatti la caduta di tensione sulla resistenza R2 (lineare) viene prelevata cos
com senza sommare la caduta di tensione del diodo (non lineare). Rimane il
problema della mancanza di retroazione per tensioni di ingresso negative, che
fa s che con tensioni negative lingresso delloperazionale non sia pi a massa
virtuale. Si ottiene quindi una caratteristica di uscita molto diversa da quella
desiderata anche su Vu (fig. 4.11).

4.2.2

Circuito corretto

Mediante lintroduzione del diodo aggiuntivo (fig. 4.12) si risolve il problema


dellapertura del feedback: in questo circuito, quando il segnale di ingresso positivo non si hanno sostanziali variazioni di funzionamento rispetto al circuito
precedente. Quando il segnale di ingresso negativo, invece, il diodo D2 entra in stato di conduzione e chiude lanello di retroazione, mantenendo lo 0 V
virtuale allingresso invertente delloperazionale, quindi si avr Vu = 0 V. La
transcaratteristica finalmente corretta (fig. 4.13).

180

2 Vu
Vi
10

10

2
4
6
8
10

Figura 4.11: Transcaratteristica del circuito di fig. 4.9 misurata su Vu . In rosso


la caratteristica desiderata.
Impedenza duscita
Questo circuito ha ancora un problema. Per evidenziarlo, proviamo a valutare
limpedenza vista da Vu . Quando il segnale di ingresso positivo, Vu allinterno dellanello di reazione dellamplificatore operazionale. Di conseguenza, se
calcolassimo limpedenza mediante generatore di prova, otterremmo lo stesso
risultato gi visto per lamplificatore non invertente nel primo capitolo, semplicemente sostituendo a ro la serie di tale resistenza e della resistenza differenziale
del diodo. Possiamo quindi concludere che in tali condizioni limpedenza vista
da Vu molto bassa.
Se rifacciamo i conti con segnale dingresso negativo, otteniamo invece un
risultato completamente diverso. In queste condizioni il diodo D1 interdetto e
R2 non pi inserita nellanello di reazione delloperazionale. Lingresso invertente si mantiene e massa virtuale grazie a D2 e quindi inserendo il generatore
di prova otterremmo che limpedenza vale R2 !
Se si vuole collegare un carico sulluscita Vu bisogna allora utilizzare obbligatoriamente una configurazione come quella riportata in fig. 4.12. Il carico
rappresentato da RL ed connesso tra uscita e 0 V. In questo caso, poich con
tensione di ingresso negativa la tensione di uscita nulla, nel carico non scorre
corrente indipendentemente dal valore dellimpedenza di uscita del circuito.
Se invece provassimo ad utilizzare un carico riferito ad unaltra tensione
(rappresentabile cio come resistenza con in serie un generatore di tensione
non nulla), quando la tensione dingresso negativa in uscita si otterrebbe una
tensione diversa da 0 e quindi la caratteristica del circuito dipenderebbe sia dalla
resistenza di carico sia dal valore di tensione equivalente cui tale resistenza
riferita.
Questa osservazione valida anche quando luscita del circuito sia collegata
allingresso di un ulteriore stadio di amplificazione: tale stadio deve essere riferito
a 0 V, cio essere per esempio un amplificatore invertente in cui il morsetto non
invertente sia collegato a 0 V. Altre configurazioni provocano una variazione
della caratteristica duscita del diodo ideale.

181

Vu
R2
D2

D1

RL

Vi
R1

Figura 4.12: Introduzione di un diodo aggiuntivo per chiudere la reazione


durante la semionda negativa.

4.2.3

Traslazione della caratteristica

possibile modificare il circuito per spostare il punto angoloso dallorigine, cio


fare in modo che la tensione di uscita Vu sia nulla per tensioni di ingresso Vi
inferiori ad una tensione di soglia diversa da 0 V, che chiameremo VP A . Analiticamente questa funzione si pu descrivere definendola a tratti con le espressioni
4.1 che corrispondono al grafico 4.15.

(R2 /R1 ) (Vi VP A ), Vi > VP A
Vu =
(4.1)
0,
Vi < VP A

Per ottenere leffetto desiderato necessario introdurre una tensione aggiuntiva VREF da sovrapporre allingresso invertente delloperazionale mediante R3
(fig.4.14).
Luscita Vu nulla se D2 conduce tutta la corrente proveniente dagli ingressi
. Viceversa Vu negativa se la resistenza R2 attraversata da corrente proveniente da Vi e VREF , in questa situazione D1 polarizzato direttamente e D2
inversamente.
La corrente IR2 scorre su R2 se e solo se I2 > 0 (utilizzando la convenzione
del disegno). Questultima la somma delle correnti che scorrono su R1 e R3 ,
dal momento che lamplificatore operazionale in stato di linearit e quindi non
assorbe corrente in ingresso.
I1 + I3 > 0 =

VREF
Vi
+
>0
R1
R3

(4.2)

Nel momento in cui la somma delle correnti diventa negativa il diodo D2


passa in polarizzazione diretta. Quando la somma delle correnti si annulla si ha
la situazione di transizione corrispondente al punto angoloso della caratteristica
grafica.
Daltra parte il punto angoloso della caratteristica grafica ha come coordinate
elettriche (Vi = VP A , Vu = 0). Imponendo leq. 4.2 uguale a zero e risolvendo
rispetto a Vi = VP A si trova la relazione VP A (VREF ).
182

2 Vu
Vi
10

10

2
4
6
8
10

Figura 4.13: Transcaratteristica del circuito di fig. 4.12: Vu in rosso, uscita


delloperazionale in blu.

Vi
VREF
R1
=
= Vi = VP A = VREF
R1
R3
R3
R1
R3
R2
=
R1

VP A = VREF
Vu

Vi Vi >VP A

(4.3)
(4.4)

Questo circuito ha un comportamento analogo a quello di un diodo ideale e


pertanto viene spesso chiamato per questo superdiodo.

4.3

Raddrizzatore a doppia semionda

In molte applicazioni necessario disporre di un circuito in grado di raddrizzare


nel dominio del tempo la componente negativa di un segnale lasciando inalterata quella positiva. Un sistema in grado di compiere questa operazione detto
raddrizzatore a doppia semionda ed dotato di una caratteristica Vu /Vi come
quella rappresentata in figura 4.16. Come sopra, occorre prestare attenzione al
fatto che il circuito che analizziamo ora non un raddrizzatore di potenza, ma
serve per elaborare dei segnali, normalmente a scopi di misura.
Matematicamente il circuito rappresenta la funzione valore assoluto. Circuitalmente il comportamento analogo a quello del diodo ideale invertente ma
complessivamente il sistema devessere composto da due stadi: il raddrizzatore
a singola semionda precedentemente introdotto pi un secondo stadio, in grado
di modificare il segnale per ottenere la funzione richiesta; il circuito riportato
nello schema 4.17.
Il superdiodo inverte la componente positiva di Vi e la passa allamplificatore
invertente producendo la parte positiva (negata due volte) delluscita. La parte
negativa di Vi non pu passare attraverso il raddrizzatore, ma viene semplicemente invertita dal secondo stadio e perci raggiunge anchessa luscita con un
segno positivo.
183

Vu
R2
D2

D1

RL

Vi
R1
VREF
R3

Figura 4.14: Variante del raddrizzatore a singola semionda con una tensione di
riferimento aggiuntiva.
Vu
1
VREF R
R3

Vi

R2
R1

Figura 4.15: Transcaratteristica della variante del raddrizzatore a singola


semionda con una tensione di riferimento aggiuntiva.
Analisi quantitativa
Lanalisi del circuito pi semplice se si considera la tensione V1 di uscita
del primo stadio. Se V1 negativa si pu determinare luscita Vu mediante
sovrapposizione degli effetti.
Vu = V1

R4
R4
Vi
R3
R5

In realt V1 funzione di Vi . Se Vi > 0 allora il diodo D1 conduce e luscita


del primo stadio quella di un amplificatore invertente.


R2
R2 R4
R4
Vi > 0 = V1 = Vi
= Vu = Vi

R1
R1 R3
R5
Quando invece Vi < 0, D1 non conduce e dunque V1 = 0 V. Perci se V1
nulla allora Vu solo funzione dellingresso collegato a Vi tramite R5 .
Vi < 0 = V1 = 0 = Vu = Vi
184

R4
>0
R5

Vu
4

Vi
4

Figura 4.16: Transcaratteristica corrispondente alla funzione valore assoluto di


Vi .
Si osservi che a seconda del dimensionamento delle resistenze possibile
ottenere qualsiasi pendenza dei due segmenti della caratteristica imponendo
prima il rapporto tra R4 e R5 per Vi < 0 e poi quello tra R2 e R1 per Vi > 0.
Il seguente esempio utile per verificare numericamente come procedere nel
progetto.
Esempio 7. Si suppone di voler realizzare un raddrizzatore tale da riportare in
uscita inalterate le componenti positive e semplicemente ribaltare quelle negative
(pendenze entrambe unitarie), ossia con la transcaratteristica di fig. 4.16.
Come stato ricavato dallanalisi precedente, la tensione di uscita quando
lingresso negativo determinata solo dal rapporto tra R4 e R5 e affinch
la derivata Vu /Vi sia unitaria necessario che tali resistenze siano di ugual
valore.

Vi (R4 /R5 ),
Vi < 0
Vu =
Vi [(R4 /R3 ) (R2 /R1 ) (R4 /R5 )] Vi > 0


R4
Vu


Vi Vi <0 = R5 = 1 = R4 = R5

Vu
R4 R2
R4
R4 R2
=

= 1 =

=2
(4.5)

Vi
R3 R1
R5
R3 R1
Vi >0

Possiamo soddisfare in infiniti modi la condizione 4.5, per esempio R1 = R2


o R3 = R4 , in modo da rendere unitario uno dei due rapporti e semplificare la scelta. La scelta successiva riguarda quale dei due rapporti si intende
ottimizzare.
R4
R2
= 2;
=1
R1
R3
R4
R2
= 1;
=2
R1
R3

185

V1
R2
D2

R3

R4

D1

Vi
R1

R5
Figura 4.17: Schema circuitale del raddrizzatore a doppia semionda.
la scelta n 1 non del tutto insensata, per quanto raramente utilizzata
dal momento che essa ottimizza gli effetti degli offset sulluscita seppur
riducendo la dinamica del sistema: se serve un sistema preciso, estremamente insensibile alle tensioni e correnti di offset, conviene impiegare
questa soluzione perch amplifica in misura minore le componenti di offset
del secondo amplificatore operazionale.
se si intende massimizzare la dinamica di ingresso, scelta piuttosto
comune, conviene adottare la seconda possibilit, ossia rendere unitario il
guadagno del primo amplificatore operazionale.
Il motivo illustrabile con questo esempio: impiegando la prima soluzione con
i parametri seguenti
VAL = 15 V

Vi = 10 V

R2
=2
R1

si uscirebbe dalla dinamica di uscita del primo stadio in quanto si dovrebbe


ottenere V1 = 20 V, condizione chiaramente non realizzabile.
La seconda soluzione invece non crea problemi perch la tensione duscita del
primo operazionale rimane entro i limiti di dinamica, mentre il secondo si trova
s ad amplificare per due la tensione duscita del primo, ma anche a sottrarre il
valore del segnale dingresso. Poich queste operazioni sono effettuate sommando
correnti in un nodo di massa virtuale, non ci sono problemi fin tanto che il
risultato non supera la dinamica duscita del secondo operazionale.
Lesempio precedente mette in evidenza il fatto che necessario prestare
grande attenzione in fase di progetto alle dinamiche di ingresso ed uscita dei
singoli stadi che compongono un circuito complesso.

186

Vu

Vu

3
2
1
Vi
1

Figura 4.18: Transcaratteristica lineare a tratti.

4.3.1

Raddrizzatore a doppia semionda generalizzato

A partire dal circuito analizzato nella sezione precedente possibile ottenere un


sistema in grado di fornire una caratteristica pi elaborata, introducendo delle
tensioni di riferimento che traslino le coordinate del punto angoloso e allo stesso
tempo programmando pendenze dei due segmenti diverse tra di loro.
Il sistema risultante potrebbe trovare delle applicazioni nellelaborazione di
segnali che devono essere amplificati in modo selettivo rispetto al livello di
tensione. Per esempio si potrebbe voler ottenere una transcaratteristica come
quella in fig. 4.18.
Il punto di partenza il raddrizzatore a doppia semionda al quale vengono
aggiunte due tensioni di riferimento VR1 e VR2 (fig. 4.19) che rappresentano
nuovi gradi di libert del sistema. Il principio di funzionamento analogo a
quello del diodo ideale con laggiunta di VREF .
Effetto della tensione VR1
Consideriamo dapprima un sistema con la sola tensione di riferimento VR1 . Lo
scopo della VR1 quello di modificare la Vi corrispondente al punto angoloso.
Anche in questo caso occorre scrivere lequazione al nodo al quale collegato il
terminale invertente del primo a.o. quando si ha D2 in polarizzazione inversa e
quindi tutta la corrente proveniente da R1 e R6 circola in D1 .
IR2 =

VR1
Vi
+
> 0 = V1 < 0
R1
R6

Vi > VR1

R1
= VP A = V1 < 0
R6

Allora quando Vi > VP A il primo stadio (raddrizzatore a singola semionda)


inverte ed eventualmente amplifica Vi e VR1 fornendo una V1 < 0 che dipende
da questi due ingressi.

187

V1
R2
D2

R3

R4

D1

VR1

Vu

R6
Vi
R1

VR2
R5

R7

Figura 4.19: Schema circuitale del raddrizzatore a doppia semionda


generalizzato.

Vi > VP A = V1 =

VR1
Vi
+
R1
R6

R2

Vu
4

2
Vi
2

2
Figura 4.20: Traslazione dovuta a VR1 sulluscita di un raddrizzatore a doppia
semionda. In rosso: ramo positivo della caratteristica senza VR1
Contemporaneamente la VR1 ha anche un effetto su Vu quando non bloccata dal raddrizzatore (cio quando Vi > VP A ), quindi complessivamente questa
tensione di riferimento trasla la caratteristica elementare sia rispetto a Vi che
rispetto a Vu (traslazione obliqua, in termini geometrici). In fig. 4.20 si pu notare leffetto di traslazione della sola VR1 su un raddrizzatore a doppia semionda
con guadagno 3/2 per Vi < VP A e 1 per Vi > VP A , con VP A = 2 V.
188

R4
Vi < VP A = Vu = Vi
R5


R2 R4
R4
R2 R4
Vi > VP A = Vu = Vi

+ VR1
R1 R3
R5
R6 R3

(4.6)
(4.7)

possibile determinare le coordinate elettriche del punto angoloso nel piano


Vu /Vi imponendo Vi = VP A (VR1 ) e calcolando luscita corrispondente. Il punto
angoloso appartiene a entrambi i segmenti, ma lespressione pi semplice 4.6
permette di semplificare le sostituzioni.
VP A = VR1

R1
R6

Vu (Vi = VP A ) = VR1

R1 R4
R6 R5

Al variare di VR1 sia Vi che Vu subiscono delle variazioni come si era affermato
qualitativamente parlando di traslazione obliqua della caratteristica. Inoltre
molto importante notare che lo spostamento del punto angoloso P.A. avviene
lungo una retta con pendenza costante determinabile analiticamente.
R4
Vu (VP A )
=
Vi
R5
In effetti il P.A. corrisponde ad una tensione di ingresso tale da portare il
raddrizzatore a singola semionda nella situazione limite in cui la sua uscita V1
si annulli. Quando V1 = 0 allora luscita del sistema Vu dipende solo da Vi come
stato affermato precedentemente. Perci la Vu varia con VP A con landamento
del secondo stadio (amplificatore invertente).
Effetto della tensione VR2
In conclusione del paragrafo precedente stato dimostrato che la VR1 trasla
obliquamente la caratteristica Vu /Vi ; per poter traslare il punto angoloso in una
posizione qualsiasi del piano cartesiano necessario introdurre una ulteriore
tensione di riferimento VR2 .
La VR2 viene introdotta nel sistema a valle del raddrizzatore a singola semionda perch il suo effetto sulluscita non dipenda dal valore della Vi a differenza di quanto avviene per VR1 . Il contributo su Vu dovuto a VR2 pertanto sempre
presente e quindi consente di traslare verticalmente di un valore desiderato il
grafico della caratteristica.
In altre parole la prima tensione di riferimento trasla obliquamente la caratteristica e la seconda la trasla verticalmente. Leffetto di VR2 su Vu quello
tipico di un segnale di polarizzazione introdotto in un amplificatore invertente.
Vu |VR2 = VR2

R4
R7

Caratteristica complessiva
La caratteristica generica finale che tiene conto dei vari contributi portati dai
parametri di progetto del circuito riportata nello schema di figura 4.21.
Sono presenti ben pi gradi di libert rispetto ai circuiti precedenti, con la
possibilit di ottenere forme donda pi elaborate. Lo scopo di questo paragrafo
189

Vu
VR1 e VR2
No VR
VR1
VR2

Vi
2

Figura 4.21: Effetti singoli e combinati delle traslazioni introdotte da VR1 e VR2
sulla caratteristica del circuito di fig. 4.19.
di riassumere i parametri delle forme donda ottenibili con questo circuito. In
particolare si aggiunto anche il valore delluscita con ingresso nullo.
le coordinate del punto angoloso, limite tra la regione di funzionamento
come raddrizzatore e amplificatore non invertente del segnale di ingresso
Vi , dipendono dalle tensioni di riferimento.
Vi,P A = VR1

R1
R6

Vu,P A = VR1

R1 R4
R4
VR2
R6 R5
R7

lamplificazione del segnale a destra del punto angoloso dipende dai valori
delle resistenze R1 , R2 , R3 , R4 ed R5 ; pu essere positiva o negativa a
seconda dei valori di queste:

Vu
R4
R2 R4
+
Vu =

=

Vi
R1 R3
R5
Vi >VP A

lamplificazione del segnale a sinistra del punto angoloso dipende dai valori
delle resistenze R4 ed R5 e ha segno negativo perch coinvolto il solo
secondo stadio che un amplificatore invertente.


R4
V
u
=
Vu =


Vi
R5
Vi <VP A

190

il valore di Vu quando lingresso nullo dipende dalle tensioni di riferimento.


R2 R4
R4
VR2
R6 R3
R7
R4
> 0 = Vu (Vi = 0) = VR2
R7

VP A < 0 = Vu (Vi = 0) = VR1


VP A

4.3.2

Esempio di Progetto

Dimensionare il circuito raddrizzatore a doppia semionda che fornisca la transcaratteristica mostrata precedentemente (fig. 4.18), ipotizzando VAL = 15 V.
Dal grafico si possono facilmente ricavare le pendenze dei due segmenti corrispondenti alle amplificazioni degli stadi alle quali sono legati i rapporti delle
resistenze.
Vu =

R4
1V 4V
3
=
=
R5
2V 0V
2

Dallintersezione della spezzata con lasse delle ordinate si ricava il valore


delluscita in corrispondenza di ingresso nullo, a cui legata la sola tensione di
riferimento VR2 dato che il punto angoloso ha ascissa positiva.
R4
= 4 V = VR2 < 0
R7

Vu (Vi = 0) = VR2

Dal momento che necessaria una VR2 negativa, essa pu essere posta pari
alla tensione di alimentazione 15 V che disponibile da specifiche, dimensionando R4 e R7 in modo che, invece di amplificare, attenuino i 15 V portando
un contributo di 4 V richiesti sulluscita.
Vu |VR2 =VAL = 15 V

R4
R4
4
= 4 V =
=
R7
R7
15

Lamplificazione a destra del punto angoloso unitaria, pertanto ci si ritrova in una situazione analoga a quella incontrata nel corso del progetto del
raddrizzatore a singola semionda effettuato in precedenza. Supponendo di voler
massimizzare la dinamica di ingresso si impone guadagno unitario per il primo
stadio di amplificazione.
Vu+ =

4V 1V
=1
5V 2V

R4 R2
3
5
R4 R2

= 1 =

=
R3 R1
2
R3 R1
2
R2
R4
5
= 1 =
=
R1
R3
2
Lultimo parametro da stabilire VR1 e per fare ci si considera lascissa del
punto angoloso. Anche in questo caso la tensione di riferimento viene imposta
uguale a VAL e si determina il rapporto tra R1 e R6 che fissi la Vi,P A desiderata.

191

Vi,P A = VR1

R1
R1
R1
2
= VAL
= 2 V =
=
R6
R6
R6
15

Occorre fissare il valore assoluto di almeno due resistori e ricavare gli altri,
considerando le caratteristiche di corrente ed offset dellamplificatore operazionale utilizzato. Supponendo un amplificatore tipico e volenfo utilizzare solo componenti della serie E12, possiamo per esempio fissare R2 = 27 k ed R4 = 68 k.
Con questi valori si ricavano: R5 = 47 k, R3 = 27 k, R1 = 27 k, R6 = 220 k
ed R7 = 270 k.

4.3.3

Comportamento in frequenza

Si nota infine che il comportamento in frequenza del raddrizzatore a doppia semionda non particolarmente buono, il circuito utilizzabile solo per frequenze
molto al di sotto del prodotto banda guadagno degli amplificatori operazionali.
Questo perch il secondo operazionale somma il segnale proveniente direttamente dallingresso con il segnale alluscita del primo stadio, che per da questo
ritardato. Ad alta frequenza ci porta a delle significative distorsioni delluscita.

4.3.4

Scambio dei diodi

In tutta la trattazione precedente abbiamo sempre considerato il diodo ideale


costituito dai diodi D1 e D2 orientati come in figura 4.12, perch questo il caso
pi comune. Si pu ovviamente costruire un diodo ideale scambiando anodo e
catodo in entrambi i diodi. In questo modo viene amplificata e invertita la sola
parte negativa del segnale dingresso. Si pu costruire anche un raddrizzatore a
doppia semionda a partire da un diodo ideale di questo tipo.
Si lascia allo studente ricavare la caratteristica di questo circuito, che pu
ovviamente essere traslata con opportune tensioni di riferimento.

192

Capitolo 5

Amplificatore operazionale
fuori linearit
Indice
5.1

5.2

5.3

5.4

5.5

Comparatori di soglia . . . . . . . . . . . . . . . . .
5.1.1 Comparatore invertente . . . . . . . . . . . . . . .
5.1.2 Comparatore non invertente . . . . . . . . . . . . .
5.1.3 Comparatori e decisione binaria . . . . . . . . . . .
5.1.4 Sensibilit al rumore . . . . . . . . . . . . . . . . .
5.1.5 Comparatori con isteresi . . . . . . . . . . . . . . .
5.1.6 Realizzazione circuitale dei comparatori di tensione
Multivibratori astabili . . . . . . . . . . . . . . . .
5.2.1 Schema circuitale . . . . . . . . . . . . . . . . . . .
5.2.2 Analisi quantitativa . . . . . . . . . . . . . . . . .
Generatore di onda triangolare . . . . . . . . . . .
5.3.1 Analisi quantitativa . . . . . . . . . . . . . . . . .
5.3.2 Esempio teorico/pratico di progetto . . . . . . . .
Oscillatori sinusoidali . . . . . . . . . . . . . . . . .
5.4.1 Condizioni di Barkhausen . . . . . . . . . . . . . .
5.4.2 Realizzazione pratica . . . . . . . . . . . . . . . . .
5.4.3 Oscillatore a ponte di Wien . . . . . . . . . . . . .
5.4.4 Oscillatore a sfasamento . . . . . . . . . . . . . . .
5.4.5 Oscillatori a tre punti . . . . . . . . . . . . . . . .
5.4.6 Oscillatori al quarzo . . . . . . . . . . . . . . . . .
Voltage Controlled Oscillator (VCO) . . . . . . . .
5.5.1 Analisi del funzionamento . . . . . . . . . . . . . .
5.5.2 circuito alternativo . . . . . . . . . . . . . . . . . .

194
194
195
196
196
196
200
201
. 201
. 202
204
. 205
. 206
215
. 215
. 216
. 217
. 219
. 222
. 225
227
. 228
. 231

.
.
.
.
.
.

amplificatore operazionale utilizzabile fuori dallo stato di linearit,


cio senza un anello di retroazione negativa, per ottenere circuiti molto
diversi dagli amplificatori studiati finora. Quando loperazionale non opera in
stato di linearit non sono pi valide le equazioni utilizzate nei capitoli precedenti per studiare il componente ideale, cio annullamento delle correnti entranti
nei terminali di ingresso e della tensione differenziale. In assenza di una reazione negativa, il grande guadagno di tensione tra ingresso e uscita fa s che
il componente non si comporti pi come un amplificatore. Analizzeremo dap-

193

prima circuiti dove loperazionale funziona ad anello aperto, successivamente


studieremo gli effetti di un anello di retroazione positiva.

5.1

Comparatori di soglia
Vu
VOH

Vu

VR

Vi

Vi

VR
VOL

Figura 5.1: Schema circuitale del comparatore di soglia invertente e relativa


transcaratteristica.
Lamplificatore operazionale ad anello aperto a tutti gli effetti un comparatore di soglia. La transcaratteristica rappresentata in figura 5.1. Il circuito
accetta in ingresso una coppia di segnali continui, che possono assumere idealmente qualsiasi valore, e produce una uscita discreta binaria che pu assumere
solo due possibili valori.

5.1.1

Comparatore invertente

Il circuito rappresentato nella fig. 5.1 detto comparatore di soglia invertente e


la tensione fissa VR presente sul terminale non invertente chiamata comunemente tensione di riferimento. Il segnale di ingresso Vi collegato al morsetto
invertente.
Il guadagno differenziale delloperazionale ad anello aperto elevatissimo
(ad esempio 1 105 ) quindi un segnale differenziale molto piccolo in ingresso
dovrebbe produrre in uscita livelli di tensione molto elevati, tuttavia la dinamica
di uscita limitata dalla tensione di alimentazione.
Quando loperazionale riceve in ingresso un segnale differenziale di 1 mV,
idealmente dovrebbe amplificarlo fino a 1 mV 1 105 = 100 V. Dato che la
massima tensione presentabile in uscita leggermente inferiore alla VAL , luscita
del circuito reale assumer tale valore, che chiameremo VOH .
Infatti, uscendo dai limiti di dinamica duscita, loperazionale entra in saturazione e luscita raggiunge e si stabilizza sui valori estremi della dinamica.
Quando la tensione differenziale vd negativa, lamplificatore tende ad amplificarla in uscita fino allestremo negativo della dinamica di uscita, indicato

194

con il simbolo VOL . Vice versa, quando vd positiva allora loperazionale satura
alla tensione massima di uscita VOH .

VOH vd > 0 = VR Vi > 0 = Vi < VR
Vu =
VOL vd < 0 = VR Vi < 0 = Vi > VR

Quando la Vi assume un valore analogo a VR , si pu approssimare landamento della transcaratteristica Vu (Vi ) con un segmento di retta verticale, dato
che la pendenza data dallamplificazione differenziale Ad .
Laggettivo invertente attribuito a questa configurazione deriva dal fatto
che: quando la tensione di ingresso superiore a quella di riferimento allora
luscita assume il valore Vu = VOL ; invece quando Vi < VR allora Vu = VOH . Il
segnale di ingresso collegato al morsetto invertente.

5.1.2

Comparatore non invertente

Se si scambiano tra loro il segnale di ingresso e la tensione di riferimento, collegando il primo sul terminale non invertente e la secondo sullaltro morsetto, si
ottiene un comparatore di soglia non invertente (fig. 5.2).
In questa configurazione il segnale differenziale che comanda luscita dato
dalla differenza vd = Vi VR e quindi luscita alta quando Vi superiore a VR .

VOH vd > 0 = Vi VR > 0 = Vi > VR
Vu =
VOL vd < 0 = Vi VR < 0 = Vi < VR
Vu
VOH

Vu

VR

VR

Vi

Vi
VOL

Figura 5.2: Schema circuitale del comparatore di soglia non invertente e relativa
transcaratteristica.
Le informazioni sulla dinamica di uscita di un certo amplificatore operazionale si possono ricavare dal suo datasheet. Infatti dispositivi realizzati con
tecnologie diverse possono avere differenze di dinamica sensibili, anche se in
linea di massima le due tensioni ottenute sono prossime a VAL .

195

5.1.3

Comparatori e decisione binaria

Al variare della tensione di ingresso, il comparatore ha solo due possibili valori


per la tensione di uscita: VOL e VOH ; esso un primo esempio di interfaccia tra
il mondo analogico e quello digitale.
Quando necessario un elemento che compia una scelta binaria (si/no)
rispetto ad uninformazione dingresso di tipo continuo, si pu impiegare un
comparatore. Esso confronta il livello dellingresso con quello di riferimento e
trasmette in uscita lesito del confronto.
Per ottenere un comportamento di questo tipo necessario utilizzare un
componente dal comportamento fortemente non lineare. Il comparatore associa
un livello di tensione di uscita unico a tutti i livelli di ingresso appartenenti a
uno dei due possibili insiemi in cui vengono divise le tensioni di ingresso Vi .
Luscita non dipende pi dal valore specifico dellingresso, ma dipende dallinsieme a cui esso appartiene.

5.1.4

Sensibilit al rumore

I comparatori analizzati nei paragrafi precedenti hanno il difetto di essere estremamente sensibili al rumore quando il livello del segnale di ingresso circa
uguale a quello di riferimento.
Tutti i segnali sono soggetti al rumore indotto dallalimentazione, dallagitazione termica o da disturbi elettromagnetici esterni. Il rumore modellizzabile
come un segnale dalle caratteristiche casuali che si sovrappone a quello utile.
Normalmente lampiezza del segnale di rumore molto ridotta: la probabilit
che si verifichi un impulso di rumore di ampiezza elevata remota. Quindi se il
segnale di ingresso ha un valore molto pi grande o molto pi piccolo di quello
di riferimento VR , improbabile che si verifichi una commutazione delluscita
dovuta al rumore sovrapposto a Vi .
Invece, se il segnale di ingresso ha un valore prossimo a quello di riferimento,
sufficiente una piccola tensione di rumore per portare il segnale totale di
ingresso oltre la soglia VR provocando una commutazione indesiderata perch
non dovuta a Vi (grafico superiore della figura 5.3).
Nel caso limite in cui Vi = VR tutte le commutazioni sono dovute al rumore
e quindi luscita Vu diventa funzione del rumore, rendendo casuale luscita del
sistema.

5.1.5

Comparatori con isteresi

Per migliorare le prestazioni del sistema in prossimit del valore di soglia


possibile introdurre il concetto di isteresi, in modo da creare una coppia di
livelli di riferimento invece che uno solo.
Invece di commutare ogni volta che viene attraversata una singola soglia,
si fa in modo da avere la transizione delluscita in corrispondenza di due soglie
separate per transizione in salita e in discesa, aumentando lampiezza del segnale
di rumore necessario alla commutazione e quindi diminuendo la probabilit che
essa si verifichi a causa del disturbo (grafico inferiore della figura 5.3).

196

Comparatore senza isteresi


Vi , Vu

t
Comparatore con isteresi
Vi , Vu

t
Figura 5.3: Nei grafici: segnale ideale in ingresso in rosso e sommato a rumore in
verde; segnale duscita senza rumore in blu, con rumore in nero. Linee orizzontali
blu: tensioni di soglia
Comparatore invertente
Per avere unisteresi nel comportamento del circuito la commutazione deve avvenire per valori diversi di Vi a seconda di quale livello di uscita sia presente:
questo risultato pu essere ottenuto applicando una retroazione positiva al circuito, secondo lo schema rappresentato in figura 5.4. Il segnale di uscita viene
riportato allingresso sul terminale non invertente e perci viene sommato a Vi .
Poich loperazionale fuori linearit non valgono pi le solite condizioni di
funzionamento: V+ 6= V . Si aggiunge per unaltra informazione: la tensione
di uscita ha natura binaria, ossia pu assumere solo uno di due valori (VOL e
VOH ). Invece la resistenza di ingresso delloperazionale si pu sempre considerare
elevata, dunque si pu comunque trascurare la corrente entrante nei morsetti
delloperazionale.
Dallanalisi del circuito di figura 5.4 si pu determinare lespressione della
tensione al morsetto non invertente (V+ (Vu , VR )) e calcolare per quali valori
della tensione di ingresso Vi si raggiunga la commutazione, a seconda del valore
presente in uscita Vu .
V+ = VR

R1
R2
+ Vu
R1 + R2
R1 + R2
197

Vu
VOH

Vu

+
VS2

Vi
R1
VR

V+

VS1

Vi

R2
VOL

Figura 5.4: Comparatore di soglia invertente con isteresi, circuito e caratteristica


Tenendo presente che lingresso collegato al terminale invertente e quindi
il comparatore invertente, conviene ipotizzare che lingresso sia a un livello di
tensione molto negativo, comunque minore della tensione V+ , mentre luscita sia
al livello VOH . Con queste ipotesi possibile determinare il valore della tensione
di ingresso Vi che eguaglia la V+ e da la commutazione delluscita VOH VOL ;
il simbolo di tale tensione di soglia VS1 .
Vi = V+ |u=H = Vi = VS1 = VR

R1
R2
+ VOH
R1 + R2
R1 + R2

Analogamente si pu supporre di essere nella condizione di ingresso alto


(maggiore di V+ ) e uscita bassa, imporre luguaglianza tra le tensioni di V+ e
Vi e ricavare la tensione di soglia VS2 della commutazione delluscita da basso
ad alto.
Vi = V+ |u=L = VS2 = VR

R2
R1
+ VOL
R1 + R2
R1 + R2

Si noti che VR non coincide con il valore medio di VS1 e VS2 e che VS1 > VS2 .
Due parametri importanti del sistema sono lampiezza dellisteresi VS1 VS2
e il suo valore medio.
VS1 VS2 = (VOH VOL )

R1
R1 + R2

VS1 + VS2
VOH + VOL
R2
R1
+
= VR

2
R1 + R2
2
R1 + R2
Nel caso in cui gli estremi della dinamica di uscita della.o. siano simmetrici
e quindi VOL e VOH siano uguali a meno del segno, si possono ricavare delle
espressioni semplificate sia per quanto riguarda lampiezza dellisteresi sia per
il valor medio.
VOH = VOL = VS1 VS2 = 2VOH

198

R1
R1 + R2

VS1 + VS2
R2
= VR
2
R1 + R2
Si cos dimostrato che listeresi non centrata su VR , a meno di VR nulla,
ossia che VR non il valore medio dellisteresi. Il valore medio sempre inferiore
in modulo a VR , se |VR | > 0.
VOH = VOL =

Comparatore non invertente


Vu
VOH

Vu

+
VS2

VR
R1
Vi

V+

VS1

Vi

R2
VOL

Figura 5.5: Comparatore di soglia con isteresi non invertente: circuito e


caratteristica
Il comparatore di soglia non invertente ha lo schema circuitale riportato
in figura 5.5; il funzionamento analogo, ma luscita alta quando lingresso superiore alla soglia alta. Anche in questo caso necessario determinare
lespressione che lega la tensione del terminale non invertente al livello di uscita.
R1
R2
+ Vu
R1 + R2
R1 + R2
Il valore della soglia quello per cui V+ = VR ; ci si mette nellipotesi di
avere uscita bassa Vu = VOL e si cerca lentit della tensione di ingresso che
determina la soglia di transizione da basso ad alto.
V+ = V+ (Vi , Vu ) = Vi

V = V+ = VR = V+ (Vi = VS1 , Vu = VOL )


R2
R1
+ VOL
R1 + R2
R1 + R2
R1 + R2
R1
VS1 = VR
VOL
R2
R2
In maniera del tutto analoga, partendo dalla condizione di uscita alta, si
ricava lespressione della soglia corrispondente alla transizione alto-basso del
segnale duscita.
VR = VS1

VS2 = VR

R1 + R2
R1
VOH
R2
R2
199

Le espressioni dellampiezza e del valore medio dellisteresi sono analoghe a


quelle del comparatore invertente:
VS1 VS2 =

R1
(VOH VOL )
R2

R1
R1 + R2
VS1 + VS2
(VOH + VOL )
= VR
2
R2
2R2
Nel caso di dinamica di uscita simmetrica , cio VOL = VOH , si ottengono
espressioni semplificate dei due parametri.
VS1 VS2 = 2

R1
VOH
R2

VS1 + VS2
R1 + R2
= VR
2
R2
Anche nel caso del comparatore non invertente dunque il valor medio delle soglie non coincide con VR a meno che VR sia nulla. In questo comparatore il valor
medio delle soglie sempre in modulo maggiore della tensione di riferimento.

5.1.6

Realizzazione circuitale dei comparatori di tensione

Sebbene qualunque amplificatore operazionale possa essere utilizzato come comparatore, possibile creare una versione circuitale dellamplificatore ottimizzata
per questo uso. In particolare interessa avere slew-rate elevato, bassi offset, ampia dinamica dingresso differenziale, elevata impedenza dingresso, basse correnti dingresso anche fuori dalla zona di funzionamento lineare. Molti amplificatori
operazionali costruiti per lavorare in linearit hanno dei diodi a protezione degli
ingressi che entrano in conduzione in caso di elevata tensione differenziale. Tali
circuiti creano problemi in quanto le correnti di ingresso diventano molto elevate
in situazioni che non si verificano nelluso lineare ma sono normali nelluso con
reazione positiva. Inoltre il condensatore di compensazione inutile nel caso dei
comparatori e limita fortemente lo slew-rate del circuito. Altra caratteristica
richiesta unelevata velocit di uscita dalla saturazione, cosa non garantita
dagli operazionali costruiti per lavorare in linearit.
Come gi ampiamente spiegato, luscita del comparatore di soglia digitale, assumendo solo due possibili valori. In molti casi, luscita del comparatore
deve essere collegata allingresso di una porta logica. Uno schema comune della
porzione di uscita di un comparatore di soglia riportato in figura 5.6, in cui
si hanno due terminali collegati al collettore ed allemettitore di un BJT che
sostituisce lo stadio di potenza di uscita delloperazionale. Lemettitore collegato ad un riferimento di tensione di valore prossimo alla VOL del circuito.
Dualmente, il collettore collegato a quella che si vuole che sia VOH mediante
la resistenza di pull-up del circuito (RP U ).
Questo transistore funziona da interruttore: se Ib 0, allora il BJT va in
stato di saturazione e VC VE (a meno di una piccola caduta di tensione, al
massimo nellordine dei 0.2 V). La tensione in uscita in questo stato VOL , dal
momento che la tensione di emettitore sar prossima a quella di collettore; se
Ib = 0, invece, il BJT va in stato di interdizione e la tensione di uscita sale a
VOH .
200

VH

RP U
Vu

Ib
VL
Figura 5.6: Modello circuitale della sola parte di uscita di un comparatore di
soglia open collector.
Questo tipo di uscita detta open collector. Nei capitoli dedicati ai transistor in commutazione e alle porte logiche studieremo pi approfonditamente
il comportamento di questo stadio.

5.2

Multivibratori astabili

Una interessante applicazione dei circuiti appena studiati il multivibratore


astabile. Esso un generatore donda quadra. Il nome astabile deriva dal fatto che
il circuito ha due soli stati di funzionamento, nessuno dei quali definitivamente
stabile: luscita rimane in uno degli stati solo per un tempo definito, saltando poi
repentinamente nellaltro stato, dove si rimarr per un certo tempo, e continuare
ad oscillare tra uno e laltro.
Per ottenere la commutazione automatica ciclica da uno stato allaltro si
pu pensare di partire dal comparatore di soglia invertente con isteresi al quale
applicare un segnale di ingresso che aumenta nel tempo (quando luscita alta)
fino a provocare la commutazione (portare luscita a livello basso) e poi iniziare
a scendere per provocare la transizione opposta (auto-oscillazione).
Per ottenere un andamento variabile della tensione nel tempo, possibile
impiegare degli elementi reattivi (in pratica, un condensatore) che si comportano
come accumulatori di energia. Quando la tensione ai loro capi raggiunge un
certo livello in seguito al processo di carica, si deve ottenere la commutazione: il
cambio di stato deve corrispondere al passaggio ad una fase di scarica che porti
alla commutazione inversa in un certo intervallo di tempo. Il ciclo carica-scarica
si deve ripetere continuamente per produrre la forma donda desiderata.

5.2.1

Schema circuitale

Lo schema del multivibratore astabile riportato in figura 5.7. Nellanalisi si


mantiene lipotesi di correnti nulle entranti nei morsetti di ingresso delloperazionale. In questo modo gli elementi passivi R e C si trovano sostanzialmente
collegati in serie.
Si pu notare che il circuito basato su di un comparatore di soglia invertente, per cui la tensione duscita pu valere solo VOH o VOL . In questo comparatore
201

Vu

VC
V+

R2
R1

Figura 5.7: Schema circuitale del multivibratore astabile.


di soglia la tensione di riferimento 0 V. Questa soluzione rende il circuito pi
semplice da studiare ma pu essere applicata solo se lamplificatore operazionale
viene alimentato in modo bipolare. Se si utilizza una sola tensione di alimentazione, allora uso comune porre la tensione di riferimento a met tensione di
alimentazione. Lestensione del circuito a questo caso lasciata come esercizio.
Allaccensione del dispositivo luscita si porta in uno dei due stati possibili
VOL o VOH ; supponiamo per ipotesi che lo stato iniziale sia VOH e che il condensatore sia inizialmente scarico: il condensatore in fase di carica secondo un
transitorio di tipo esponenziale che tende al raggiungimento della tensione VOH
come livello di regime (V ).


= RC
VC 1 et/

Il fatto che Vu sia costante e pari a VOH dunque porta il condensatore a caricarsi fino a quando non viene raggiunto il livello di commutazione del comparatore VC = V+ = VS1 , ossia la tensione di soglia alta, che, appena raggiunta, far
commutare luscita del comparatore e del sistema da alta a bassa(Vu = VOL ).
Quando luscita diventa bassa, il condensatore inizia un nuovo transitorio
esponenziale in cui la nuova tensione di regime ora V = VOL . Il transitorio
esponenziale del condensatore tende a raggiungere questo nuovo livello, ma al
raggiungimento della soglia VS2 si ha una nuova commutazione del comparatore,
la cui uscita torna al livello VOH e il ciclo riprende dallinizio.
Complessivamente la tensione sul condensatore ha un andamento a dente di
sega (fig. 5.8) a causa del susseguirsi delle fasi di carica e scarica. La forma del
segnale Vu nel dominio del tempo unonda quadra.
Infine si osservi che il sistema non ha un ingresso: si tratta dunque di un
generatore e non di un blocco di elaborazione di segnale.

5.2.2

Analisi quantitativa

A partire dal calcolo della tensione sul condensatore vC (t), coerentemente con
il discorso precedente si considera t = 0 listante della seconda commutazione,
quella da livello basso a livello alto delluscita. Supponendo che le tensioni VOH
202

VC , Vu
VOH
VS1
t

VS2
VOL
Figura 5.8: Andamento delle tensioni Vu e VC rispettivamente in blu e rosso.
e VOL siano simmetriche, ovvero VOL = VOH , possiamo dire che il periodo del
multivibratore astabile il doppio di uno dei due semiperiodi del ciclo.
Dopo la commutazione le tensioni rilevanti sono: V = Vu = VOH , V0+ =
VS2 e limpedenza vista dalla capacit C semplicemente la resistenza R ad
essa in serie; quindi si utilizza la formula del transitorio della generica rete RC.
vC (t) = (V0+ V ) et/ + V

V0+ = VS2
= Req C = RC

V = VOH

= vC (t) = (VS2 VOH ) et/RC + VOH

Dopo un semiperiodo t = T /2, dove ovviamente T il periodo di oscillazione


del circuito multivibratore (nonch periodo dellonda quadra in uscita), vC
passata dalla tensione VS2 a VS1 , poich il condensatore si caricato a sufficienza
da provocare la commutazione di stato. Dallespressione della tensione si ricava
il periodo T .
vC (T /2) = VS1 = (VS2 VOH ) eT /(2RC) + VOH
eT /(2RC) =

VS1 VOH
= T = 2RC ln
VS2 VOH

VS1 VOH
VS2 VOH

Usando la propriet del logaritmo e osservando che numeratore e denominatore del suo argomento sono entrambi negativi, si ottiene lespressione operativa
di T .


VOH VS2
T = 2RC ln
VOH VS1

Possiamo ancora semplificare questa espressione ricordando il legame tra R1 ,


R2 e le soglie del comparatore invertente. Assumiamo lulteriore ipotesi che la
dinamica di uscita sia simmetrica.

203

R1
R1
; VS2 = VOL
;
VOH = VOL
R1 + R2
R1 + R2


R1
R2
VOH VS1 = VOH 1
= VOH
R1 + R2
R1 + R2


2R1 + R2
R1
= VOH
VOH VS2 = VOH 1 +
R1 + R2
R1 + R2

2R1 + R2


V
OH

R1 + R2
= 2RC ln 2R1 + R2
= T = 2RC ln

R2
R2
VOH
R1 + R2

VS1 = VOH

Questultima espressione interessante perch ci dice che la frequenza dellonda quadra non dipende dal valore di VOH e VOL , purch tali tensioni siano simmetriche. Questo in pratica vuole dire che la frequenza slegata dalle
variazioni eventuali della tensione di alimentazione del circuito.

5.3

Generatore di onda triangolare


s(t)

Figura 5.9: Esempio di segnale triangolare nel dominio del tempo.


Il segnale triangolare (fig. 5.9) costituito da due segmenti lineari di pendenza opposta. Viene utilizzato in molti circuiti proprio per landamento lineare
nel tempo, ad esempio nei controllori degli alimentatori switching o nei sistemi
di deflessione degli oscilloscopi analogici.
Una delle propriet interessanti di tale segnale che pu essere pensato come
lintegrale dellonda quadra. Pertanto per realizzare un generatore di segnale
triangolare si possono collegare due blocchi elementari: un comparatore di soglia
che fornisce luscita costante alta o bassa tipica dellonda quadra e un integratore
che integri le tensioni costanti producendo landamento lineare a tratti.
Daltronde, se si analizza il circuito appena trattato del generatore donda
quadra, in cui londa sul condensatore in qualche modo simile ad unonda
204

VQ

R1

R2

VT
Figura 5.10: Schema circuitale del generatore di onda triangolare, composto da
un integratore e un comparatore di soglia.
triangolare, ci si accorge che la funzione del gruppo R-C proprio quella di fare
lintegrale approssimato dellonda quadra. Infatti la funzione di trasferimento
tra Vu e VC
VC
1
=
Vu
1 + sRC
che approssima lintegrale (1/(sRC)) per alte frequenze. Lidea dunque di sostituire il gruppo R-C con un integratore, in modo da generare una vera onda
triangolare al posto della approssimazione a dente di sega. C un problema di
dettaglio, cio noi siamo capaci a progettare facilmente un integratore invertente, con funzione di trasferimento 1/(sRC), mentre molto pi complicato
realizzare un integratore non invertente, ma sufficiente sostituire un comparatore di soglia non invertente a quello invertente del circuito precedente per
ottenere il funzionamento corretto.
In conclusione, il circuito di un generatore donda triangolare (e quadra)
riportato in figura 5.10.

5.3.1

Analisi quantitativa

La figura 5.11 riporta landamento nel tempo delle forme donda alluscita del
comparatore di soglia e dellintegratore.
Allavanzare del tempo t il condensatore si carica e il suo terminale che non
collegato agli 0 V raggiunge il livello di tensione di soglia alto VS1 , dunque
il comparatore (non invertente) commuta da VOL a VOH . Allora lintegratore
invertente inizia a caricarsi linearmente con una tensione sempre pi negativa,
fino a raggiungere la tensione VS2 , che provoca la commutazione opposta. A
questo punto il processo ciclico riprende dallinizio. Anche in questo caso lanalisi
ha inizio dallandamento temporale della tensione sullelemento reattivo.
Z t
1
vQ (t)dt
vT (t) = vT (0)
RC 0

Per ricavare il periodo di oscillazione, concentriamoci sul tratto della caratteristica che inizia dalla commutazione che porta la tensione VQ , uscita del
comparatore di soglia, al livello VOH . Assumendo questo istante di tempo come
origine, si ottiene:
205

VOH

VT , VQ

VS1
t

VS2
VOL
Figura 5.11: Forme donda del generatore donda triangolare.

VOH
t
RC
Poniamo inoltre la condizione di valori simmetrici per luscita, cio VOL =
VOH ; in questo caso i due tratti in discesa e in salita saranno percorsi nello
stesso tempo, cio il duty-cycle delle due forme donda sar pari al 50%. Dopo
un tempo pari a T /2 viene raggiunta VS2 ; sostituendo ed invertendo la relazione
si ricava il periodo della forma donda.
vT (t) = VS1

VS2 = VS1

VOH T
VS1 VS2

= T = 2RC
RC 2
VOH

Dallo studio del comparatore di soglia non invertente, si pu ricavare la


formula dellampiezza dellisteresi nel caso di dinamica di uscita simmetrica.
Essa permette di semplificare ulteriormente lespressione del periodo rendendola
funzione delle sole resistenze.
VS1 VS2 = 2VOH

R1
R1
= T = 4RC
R2
R2

Da questo circuito base si possono, aggiungendo pochi componenti, ricavare varianti con alcune funzionalit aggiuntive, come illustrato nellesempio
seguente.

5.3.2

Esempio teorico/pratico di progetto

Circuito base
Progettare un generatore di onda triangolare che soddisfi le specifiche seguenti:
frequenza duscita f = 500 Hz;
ampiezza picco-picco dellonda triangolare VT pp = 8 V;
tensione di alimentazione dellamplificatore operazionale VAL = 15 V;
206

amplificatore operazionale LM741. Si assuma in particolare per le tensioni


duscita: VOH = 12 V; VOL = 12 V.
Per quanto riguarda lampiezza della forma donda triangolare, essa semplicemente la distanza tra le soglie.
VS1 VS2 = 8 V = 2VOH
= 8 V = 24 V

R1
R2

R1
= R2 = 3R1
R2

Si osservi che R1 assorbe corrente dallintegratore, mentre R2 la assorbe dal


comparatore di soglia, quindi bisogna dimensionarle in modo che siano sufficientemente alte ma non troppo, altrimenti si aumenta il contributo delle correnti
di bias e offset (in questo caso tali correnti falsano la soglia di commutazione del
comparatore). Un buon valore potrebbe essere R2 = 150 k e quindi R1 = 47 k
(normalizzando secondo la serie E12).
Una volta scelti i valori delle resistenze si pu passare alla determinazione
della capacit C e del resistore R, sfruttando il vincolo sul periodo di oscillazione
dellonda.
T =

1
R1
= 2 ms = 4RC
f
R2

4
RC = RC = 1.5 ms
3
Per la scelta dei valori assoluti occorre tenere presente che R deve essere al
abbastanza alta, ma anche in questo caso non devessere troppo elevata. Quindi
una scelta sensata R = 100 k. Sono ovviamente ammissibili anche valori pi
bassi, ma questa scelta ci torner utile nelle versioni successive del circuito.
= 2 ms =

R = 100 k = C = 1.5 103 1 105 F = 15 nF


Generatore di onde triangolari a frequenza variabile
Il generatore di segnale triangolare pu essere modificato aggiungendo alcune possibilit di regolazione delle caratteristiche delluscita. Quella che viene
analizzata in questa sezione riguarda la regolazione della frequenza del segnale
generato.
Modifichiamo dunque la specifica sulla frequenza duscita del precedente
esempio:
Frequenza dellonda triangolare regolabile tra fmin = 50 Hz e fMAX =
500 Hz.
Manteniamo inalterate le altre specifiche.
Dato che lequazione che fornisce il periodo pu essere invertita ad entrambi
i membri per ricavare la frequenza, si osserva che questultima varia linearmente con la tensione VOH . Essa luscita del comparatore riportata in ingresso
allintegratore nella configurazione base del generatore che stata studiata in
precedenza.

207

T = 2RC

VS1 VS2
VOH
= f =
VOH
2RC(VS1 VS2 )

Proviamo allora a modificare tale tensione. Si noti che possibile cambiare


la frequenza duscita anche variando gli altri parametri, in particolare R, ma in
questo caso la relazione non lineare.
La tecnica pi semplice per modificare la tensione in ingresso allintegratore
(che chiameremo V3 ) quella di collegare un potenziometro P1 come indicato
nella figura 5.12. Il cursore del potenziometro divide la resistenza totale del
potenziometro stesso in due parti, per cui il potenziometro equivalente a due
resistenze collegate ad un nodo centrale, con la propriet che la somma delle
resistenze costante mentre il valore di ognuna di esse dipende dalla posizione
del cursore. Esistono potenziometri lineari e logaritmici. In quelli lineari il valore
delle resistenze linearmente proporzionale alla posizione angolare del cursore.
Indichiamo con x la posizione del cursore di P1 . x [0; 1] indica quale porzione
di P1 compresa tra R3 e il cursore di P1 .

V3 = VOH

xP1 + R3
xP1 + R3
= VOH
;
xP1 + R3 + (1 x)P1
P1 + R3
VT

VQ

R1

R2
P1

R
V3
R3

Figura 5.12: Generatore di onde triangolari a frequenza regolabile mediante il


potenziometro P1 .
Spostando il cursore del potenziometro si modificano le resistenze, quindi
il valore di tensione integrato dallintegratore, quindi la pendenza del segnale
triangolare e di conseguenza la sua frequenza.
Se x = 1, allora si ha V3 = VOH e il circuito funziona come in assenza
del potenziometro; se x = 0, invece, la tensione dingresso dellintegratore
208

minima e si ha la frequenza pi bassa generabile in uscita. Pertanto bisogna far


corrispondere a questa condizione estrema la fmin richiesta dalle specifiche.
Il compito della resistenza R3 di evitare che lingresso dellintegratore si trovi a tensione nulla quando il cursore del potenziometro posizionato allestremo
inferiore.
Ricordando che fMAX = 500 Hz come nel progetto precedente e fmin =
50 Hz, si possono determinare i valori relativi di P1 e R3 imponendo per x i
valori estremi della sua dinamica, cio zero e uno.
fmin
min V3
V3 (x = 0)
R3
=
=
=
fMAX
max V3
V3 (x = 1)
P1 + R3
50 Hz
P1
1
R3
1
= R3 =
=
=

500 Hz
10
P1 + R3
9
10
Lapprossimazione finale permette di garantire un campo di frequenze di una
decade anche tenendo conto delle tolleranze delle resistenze.
Determinazione dei parametri di progetto I conti fatti sopra sono in realt approssimati: la tensione V3 cos calcolata la tensione a vuoto del partitore
costituito da (1 x)P1 e xP1 + R3 , non tiene cio conto della caduta dovuta alla
corrente che scorre in R. Bisognerebbe effettuare unanalisi pi accurata tenendo
conto della resistenza equivalente Thevenin del circuito. Il circuito equivalente
corretto per quanto riguarda lintegratore riportato in figura 5.13.
Req

R
C

Veq

VT

+
Figura 5.13: Circuito equivalente dellintegratore a seguito dellintroduzione di
P1 .
Si osserva che la resistenza Req in serie a R e quindi concorre a modificare
la frequenza duscita, che tra laltro non ha pi un andamento lineare in funzione della posizione del cursore del potenziometro. Per ovviare al problema, si
pu considerare Req un termine derrore e fare in modo che la sua influenza sul
comportamento del sistema sia trascurabile. Unaltra soluzione potrebbe consistere nellinserimento di un voltage follower tra il cursore del potenziometro ed
R ma il circuito diventerebbe pi complesso e costoso.
Calcoliamo quindi il valore di Req .
Req = Req (x) =

(xP1 + R3 )(1 x)P1


P1 + R3

209

Per minimizzare il suo contributo occorre che R max Req . Se si utilizzano


resistenze con tolleranza del 5 % e condensatori con tolleranza del 10%, impostando Req = 5%R, il suo contributo di errore confrontabile con quelli causati
dalla tolleranza degli elementi passivi.
Osservando che Req (x) ha un andamento parabolico con concavit verso il
basso rispetto a x, possibile calcolare max Req mediante lannullamento della
derivata e utilizzarlo per stimare il massimo valore di Req . Si ottiene che
P + R
1
3

se P1 > R3

4
max Req =

P1 R3 se P1 R3
P1 + R3
inserendo la relazione gi trovata tra R3 e P1 , nel nostro caso si ha
max Req =

1
1
11
P1 P1
10
4
4

1
P1 5%R = P1 4 5 k = 20 k
4
In commercio si trovano potenziometri della serie E3 con valori 1; 2.2; 4.7
per decade. Nel nostro caso possiamo scegliere P1 = 10 k. Questo valore
soddisfa ampiamente la condizione sopra trovata e nel contempo non carica
eccessivamente luscita del comparatore di soglia.
=

Generatore di onde triangolari a valore medio variabile


Unaltra utile caratteristica del segnale triangolare che si vorrebbe aggiungere
rendere regolabile la sua componente continua (offset). Nel circuito base il
valor medio dellonda triangolare nullo, in quanto i valori di picco della forma
donda coincidono con VS1 e VS2 , a loro volta simmetriche, nellipotesi di VOH
e VOL simmetriche, essendo nulla la tensione di riferimento del comparatore.
Aggiungiamo quindi una specifica al nostro progetto, lasciando le altre invariate:
Valor medio dellonda triangolare regolabile tra Vof f set,T min = 4 V e
Vof f set,T M AX = 4 V.
Da quanto detto sopra, occorre variare il valor medio delle tensioni di soglia.
Ci si realizza aggiungendo una tensione di riferimento sul morsetto dellingresso invertente del comparatore di soglia. Poich si desidera poter regolare tale
tensione di soglia, si introduce nel circuito un secondo potenziometro P2 come
mostrato in figura 5.14.

Vof f set,T

VS1 + VS2
R1 + R2
=
= VREF
= VREF
2
R2



R1
4
1+
= VREF
R2
3

In corrispondenza del Vof f set,T massimo si deve avere la tensione di riferimento VREF massima e lo stesso discorso deve valere per il minimo, simmetrico
in questo caso specifico.
max Vof f set,T = 4 V =

4
max VREF = 4 V = max VREF = 3 V
3
210

P2

R5

R4
+VAL

VAL
VT

VQ

R1

R2
P1

R3

Figura 5.14: Introduzione di P2 per regolare la componente continua dellonda


triangolare.

min Vof f set,T = 4 V =

4
min VREF = 4 V = min VREF = 3 V
3

Nel nostro circuito la tensione VREF ricavata a partire dalle due tensioni di
alimentazione mediante il partitore costituito da P2 , R4 e R5 . Anche in questo
caso la tensione di riferimento sar funzione della posizione del cursore di P2 .
Poich le specifiche richiedono che le tensioni di riferimento massima e minima siano simmetriche, si avr R4 = R5 . La tensione di riferimento massima
corrisponder ad avere il cursore alla estrema destra in fig. 5.14. Essendo le due
tensioni di alimentazione simmetriche, facile capire che il punto centrale di P2
si trova a 0 V. Si pu allora affermare che la tensione di riferimento massima
corrisponde a:
max VREF =

max VREF

P2 /2
VAL
P2 /2 + R4

P2 /2
P2
1
=3 V=
(15 V) =
=
P2 /2 + R4
2
5
P2
1
1
1
R4 =
P2
= R4 = 2P2
5
2
5
2

211

P2
+ R4
2

Si possono scegliere i valori dalla serie E12 R4 18 k, e P2 = 10 k utilizzando quindi un potenziometro analogo a quello suggerito in precedenza per
P1 .
Generatore di onde triangolari a duty-cycle variabile
possibile ottenere un generatore di onde triangolari con duty-cycle regolabile
introducendo unulteriore modifica al circuito. Questa regolazione modifica i
tempi di salita e discesa del segnale triangolare, senza per modificarne il periodo
complessivo (cio mantenendo costante la frequenza).
Aggiungiamo allora una ultima specifica al nostro progetto, lasciando le altre
invariate:
Duty-cycle dellonda quadra regolabile tra DCmin = 25% e DCMAX =
75%.
Nel circuito trattato nella sezione precedente (fig. 5.12) si ha T1 = T2 = T2
cio abbiamo tempi di salita e discesa uguali.
Partendo dalla definizione del duty cycle DC, si nota che esso dipende dalla
durata del tempo di salita T1 , la quale a sua volta funzione di diverse grandezze.
DC =

T1
;
T

T1 =

VS1 VS2
RC; T2 = T T1
VOH

Come parametro libero rimasto R, ossia la resistenza di reazione dal comparatore di tensione verso lintegratore. Essa stabilisce quanta corrente circoli
nella reazione e quindi la costante di tempo dellintegratore. Ovviamente impiegando una sola resistenza per integrare due tensioni costanti ma simmetriche
non possibile avere pendenze diverse nei due semiperiodi.
Lidea alla base della variazione del duty cycle la seguente: bisogna impiegare una rete in grado di mandare al condensatore correnti diverse a seconda
del verso della corrente (entrante/uscente cio carica/scarica).
Per ottenere questo risultato bisogna sostituire la resistenza R con qualcosa
di pi complicato, per esempio utilizzando dei diodi come interruttori pilotati
dalla polarit della tensione duscita del comparatore di soglia.

P3
R6

D2
D1

Figura 5.15: Schema del sotto-circuito da sostituire alla resistenza R del


generatore di onde triangolari per ottenere la regolazione del duty cycle.
Il funzionamento della rete di fig. 5.15 il seguente: D1 conduce quando
la tensione di uscita del comparatore di soglia positiva, mentre D2 conduce
quando la tensione negativa.
A seconda del suo verso, la corrente potr scorrere solo su uno dei due
resistori regolabili che compongono il potenziometro. A seconda di come sar

212

impostato il cursore/terminale centrale di P3 , inoltre, il condensatore in fase di


carica ed in fase di scarica vedr resistenze diverse.
Il circuito del generatore completo anche della regolazione del duty-cycle
riportato in fig. 5.16.
Definendo le resistenze Ra = yP3 e Rb = (1y)P3 e sostituendo lespressione
di T1 e T2 modificate con lintroduzione delle resistenze variabili grazie ai diodi,
si pu scrivere unespressione del periodo totale.
T = T1 + T2 =
DC =

VS1 VS2
C (Ra + Rb + 2 R6 )
VOH

T1
Ra + R6
=
T1 + T2
Ra + Rb + 2 R6

Inoltre Ra + Rb = P3 ; dal momento che con il cursore possibile modificare il valore di y, in questo modo si potr modificare la resistenza vista dal
condensatore nelle diverse situazioni, quindi regolare il duty cycle. La resistenza
R6 serve ad evitare che, nelle due posizioni estreme del potenziometro, in uno
dei semiperiodi luscita del comparatore di soglia sia in cortocircuito con lingresso invertente dellintegratore che ricordiamo essere a massa virutale. Tale
condizione porterebbe ad un funzionamento anomalo del sistema.
Introducendo P3 e il valore di Ra , si ottengono le espressioni finali:
VS1 VS2
C (P3 + 2 R6 )
VOH

T =

DC =

yP3 + R6
P3 + 2 R6

Dimensionamento Per mantenere invariati i valori utilizzati per il progetto


di generatore eseguito in precedenza, si osserva che in questo si aveva R =
100 k. Lespressione del periodo nel primo caso valeva:
T =

VS1 VS2
C 2R
VOH

mentre per il nuovo circuito:


T =

VS1 VS2
C (P3 + 2R6 )
VOH

Confrontando le due espressioni si vede che occorre porre 2R = P3 + 2R6 .


A questo punto si supponga di voler fare in modo che il duty cycle vari dal
25% al 75%; sappiamo dunque, dalle espressioni gi viste, che il DC funzione
delle resistenze.
DC = DC(y) =

yP3 + R6
P3 + 2R6

Se il minimo del duty cycle deve essere 25%, dal momento che il minimo si
ottiene allestremo del potenziometro tale per cui y = 0, si ha una espressione
da cui ricavare R6 e da questa P3 .

213

P2

R5

R4
+VAL

VAL
VT

VQ

R1

R2
P1
P3

R6

D2
D1
R3

Figura 5.16: Generatore di onde triangolari con regolazione del duty cycle per
mezzo del potenziomentro P3 .

min DC = DC(y = 0) =

1
200 k
R6
=
= R6 =
= 50 k 47 k
P3 + 2R6
4
4

2R6 100 k = P3 + 100 k 200 k = P3 100 k

La configurazione adottata produce il risultato voluto se la dinamica del


DC specificata simmetrica. Infatti se il potenziometro si trova nella posizione
estrema opposta, quindi y = 1, si ricava laltro estremo dellescursione.

147 k
R6 + yP3
100 =
75%

P3 + 2R6 y=1
200 k

Laver inserito R6 in quella posizione costituisce un vincolo alla resistenza


minima vista dal condensatore per le correnti circolanti in entrambi i versi; il
fatto di aver inserito questo limite comune presuppone il fatto che la variazione
del duty-cycle sia simmetrica come in questo caso. Si noti che per qualunque posizione del cursore del potenziometro la resistenza vista dallintegratore rimane
sufficientemente elevata da non rendere rilevante linfluenza di P1 ed R3 sulla
frequenza del segnale.
Dinamica asimmetrica del duty-cycle Potrebbe tuttavia capitare di dover aver a che fare con limiti asimmetrici del duty-cycle: in tal caso, anzich
214

una sola resistenza se ne dovranno inserire due in serie ai singoli diodi D1 e


D2 , come in fig. 5.17. In questo modo, le resistenze minime viste dal condensatore saranno differenti a seconda del verso della corrente e dunque si avranno
differenti costanti di tempo e differenti tempi di carica del circuito integratore.

R6b
P3
R6a

D2
D1

Figura 5.17: Schema del sotto-circuito da sostituire alla resistenza R per ottenere
la regolazione del duty cycle con limiti asimmetrici.
A parte questa osservazione, le espressioni sono del tutto analoghe a quelle
appena affrontate ma con lintroduzione di un grado di libert in pi rispetto
allesempio pratico precedente.
Considerazioni Lanalisi che stata effettuata nei paragrafi precedenti approssimativa perch i diodi sono stati considerati ideali. Si potrebbero studiare
espressioni pi accurate che tengano conto della caduta di tensione V sui diodi quando si trovano in polarizzazione diretta. Il loro contributo trascurabile
quando il cursore di P1 sia in posizione elevata (frequenza alta), diventa sempre pi importante per valori di V3 via via pi bassi (la frequenza pi bassa
rispetto a quella del circuito senza regolazione del duty-cycle).

5.4

Oscillatori sinusoidali

Una prima idea per ottenere un segnale sinusoidale utilizzare un generatore di


forma donda quadra o triangolare, collegarvi in cascata un filtro passa-banda
a banda molto stretta intorno alla frequenza desiderata, in modo da prelevare
idealmente una singola armonica tra tutte quelle presenti nello spettro del segnale disponibile. Luscita del filtro, secondo la teoria dei segnali, il segnale
sinusoidale desiderato. A partire da unonda triangolare si pu invece lavorare
nel tempo, distorcendo luscita mediante un amplificatore con caratteristica non
lineare, in modo da approssimare a tratti la sinusoide. Questo metodo effettivamente utilizzato per ricavare luscita sinusoidale in generatori di forme donda
a basso costo perch funziona per qualunque frequenza (mantenendo costante
lampiezza dellonda triangolare in ingresso allamplificatore non lineare).
Le soluzioni proposte nel seguito sono diverse perch riguardano generatori
intrinsecamente sinusoidali per la cui realizzazione sono necessarie alcune nozioni
teoriche, argomento dei prossimi paragrafi .

5.4.1

Condizioni di Barkhausen

Lo schema della fig. 5.18 rappresenta un sistema lineare con retroazione positiva. Se in tale sistema viene iniettato un segnale sinusoidale, tale segnale viene

215

Ve

Vf
Vu

Figura 5.18: Schema a blocchi di un sistema con reazione positiva.


mantenuto dalla reazione se si verificano ben precise condizioni, valide solo per
una ben precisa frequenza.
Ogni volta che il segnale percorre lanello guadagna unamplificazione della
propria ampiezza pari a |T | = |A|. Questo fattore deve valere esattamente 1: se
valesse di pi, il sistema continuerebbe ad amplificare il segnale, raggiungendo
in un certo tempo la saturazione; se valesse un po di meno, il segnale sarebbe
sempre pi attenuato, estinguendosi dopo un transitorio di una certa durata.
Per permettere questo comportamento, la rete di reazione deve riportare
sullingresso il segnale perfettamente in fase (reazione positiva), ovvero la fase
del guadagno di anello del sistema retroazionato deve essere nulla: T = 0
Queste due relazioni sono dette condizioni di Barkhausen: sono condizioni necessarie al mantenimento delloscillazione e devono essere entrambe
rispettate alla perfezione: in pratica questo impossibile in un sistema con comportamento perfettamente lineare. Gli oscillatori sono dunque sempre sistemi
non lineari e devono progettati prevedendo dei circuiti atti alla ricerca e al
mantenimento delle condizioni di Barkhausen per una specifica frequenza.

5.4.2

Realizzazione pratica

Per ottenere un generatore sinusoidale funzionante si applica la seguente strategia: sufficiente che si presenti un disturbo causale molto debole contenente la
frequenza che si vuole produrre per dare inizio al funzionamento (innesco delloscillazione). Tale frequenza deve essere amplificata notevolmente ed in modo
selettivo dal sistema con retroazione positiva (|T | > 1) fino a raggiungere un
livello soddisfacente; quando esso viene raggiunto il guadagno della retroazione
deve diventare unitario per mantenere stabile il segnale in uscita.
Per evitare fluttuazioni nel livello di segnale, occorre che (|T | < 1) nel caso
in cui il segnale assumesse per qualunque motivo un livello maggiore di quello
desiderato.
Allaccensione e per bassi livelli di segnale in uscita: |T | > 1;
Per lampiezza desiderata in uscita: |T | = 1, T = 0;
Per segnali di intensit eccessiva: |T | < 1.
216

5.4.3

Oscillatore a ponte di Wien

Consideriamo lo schema di base di un oscillatore a ponte di Wien in figura 5.19.


R1

R2

Vu

+
R
Vi

Z1
C
Vf

Z2

Figura 5.19: Schema di base della parte lineare delloscillatore sinusoidale a


ponte di Wien. La croce rossa indica il punto in cui si intende aprire lanello di
retroazione.
Per studiare questo tipo di circuiti conviene identificare bene i due blocchi
A e . Si valutano separatamente le funzioni di trasferimento dei due blocchi,
aprendo la reazione tra luscita del blocco e lingresso del blocco A. Si definiscono vf come uscita di e vi come ingresso di A. Infine si determina T come
rapporto tra i due segnali:
vf = vi A ;

T :=

vf
vi

Nel circuito di figura 5.19, la croce rossa segnata sul disegno indica il punto
in cui si apre lanello di reazione: sopra di essa vi il segnale in ingresso allamplificatore vi , sotto il segnale retroazionato vf . Consideriamo inoltre, per rendere
pi comoda la notazione, le seguenti definizioni delle impedenze tratteggiate nel
disegno.
Z1 = R +

1 + sRC
1
=
sC
sC

217

1
R
=
sC
1 + sRC


R2
Vu = 1 +
vi
R1

Z2 = R k

vf =

= vf = vi 1 +

= vi 1 +

= vi 1 +

Z2
Vu
Z1 + Z2


R2
(R)/(1 + sRC)
=
R1 (R)/(1 + sRC) + (1 + sRC)/(sC)

sRC
R2

=
R1
(1 + sRC)2 + sRC

R2
sRC
2 2 2
R1
s R C + 3sRC + 1

Ponendo s = j passiamo dal dominio di Laplace a quello di Fourier, per


valutare landamento in frequenza del guadagno danello.


jRC
R2

T (j) = 1 +
R1
2 R2 C 2 + 3jRC + 1

Ci che desideriamo che, ad una certa pulsazione = 0 , siano verificate


le condizioni di Barkhausen.
A qualunque pulsazione il numeratore ha sempre una fase pari a 90 ; per
ottenere che la fase di T sia 0 , anche il denominatore deve avere fase pari a
90 .
Il denominatore diventa un numero immaginario puro solo quando si annulla la parte reale; si pone dunque uguale a 0 la parte reale del denominatore
e si ricava unequazione che lega i parametri di progetto alla frequenza della
sinusoide.
1
2RC
Per quanto riguarda il modulo sufficiente sostituire lespressione appena
ricavata nellequazione di partenza.


R2
j0 RC
|T (j)|=0 = 1 +

R1
3j0 RC
02 R2 C 2 1 = 0 = f0 =

Avremo un oscillatore se sar verificata la prima delle condizioni di Barkhausen, cio se |T (j0 )| = 1. Quindi


1
R2
R2
= 1 =
=2
|T (j0 )| = 1 +
R1
3
R1

Lo schema studiato per non pu funzionare in pratica per due motivi, derivanti sulle osservazioni gi fatte sulle condizioni di Barkhausen. Da un lato,
basta una tolleranza infinitesima in uno solo dei componenti passivi e il guadagno del circuito sar diverso da uno alla frequenza per cui la rotazione di fase
nulla, dallaltro, quandanche le condizioni di Barkhausen fossero soddisfatte
218

correttamente, come si innesca loscillazione? Bisogner allora introdurre un elemento non lineare nel circuito che da un lato permetta linnesco delloscillazione,
dallaltro stabilizzi lampiezza della forma donda in uscita.
La soluzione pi famosa a questo problema fu trovata da William Hewlett
(cofondatore di HP) nel 1939. Nel suo circuito (che non prevedeva un amplificatore operazionale, che sarebbe stato inventato alcuni decenni dopo, ma un
amplificatore a valvole) la resistenza R1 era sostituita da una piccola lampada a filamento. Queste lampade presentano una resistenza bassa se il filamento
freddo. La resistenza aumenta in modo proporzionale alla temperatura del
filamento. Poich tale temperatura dipende dal valore RMS del segnale, allaccensione il sistema ha guadagno molto maggiore di 1 e il rumore presente nel
circuito permette linnesco delle oscillazioni. Quando queste raggiungono lampiezza desiderata il guadagno si porta al valore unitario (cio R1 = 0.5 R2 ) e il
circuito si stabilizza.
La soluzione moderna pi complessa e non univoca. Si pu ad esempio
pensare di sostituire la lampadina con un MOS che riceva sul gate una tensione di
pilotaggio inversamente proporzionale allampiezza del segnale, oppure utilizzare
dei diodi per variare il valore di R2 in funzione dellampiezza del segnale. Anche
in questo caso esistono diverse varianti. Noi esamineremo una di queste varianti,
riportata in figura 5.20.
La nostra soluzione consiste nellutilizzo di due diodi zener in antiserie. Quando il segnale di uscita negativo e sufficientemente ampio, D2 in zona zener e
subisce una caduta di tensione VZ ; dualmente, D1 in conduzione diretta e fa
solo cadere una tensione V ai propri capi.
Invece quando il segnale di uscita positivo e di ampiezza sufficiente, VD1 =
VZ e VD2 = V . Finch il livello del segnale di uscita tale per cui i diodi non
entrino in conduzione, il guadagno del blocco A vale 1 + R2/R1 , mentre quando
D1 e D2 entrano in conduzione la resistenza R2a si pone in parallelo a R2 e il
guadagno diventa 1 + (R2 k R2a )/R1 . Con opportune scelte delle resistenze si fa
in modo che il guadagno danello sia maggiore di uno nel primo caso e minore di
uno nel secondo, ottenendo la stabilizzazione dellampiezza del segnale duscita.
Questa variazione di guadagno nel tempo produce una certa distorsione della
forma donda duscita, pi marcata tanto pi i due guadagni sono diversi tra loro.
Il segnale sul morsetto non invertente delloperazionale presenta una replica del
segnale duscita filtrata dalla rete di reazione, pertanto pu essere utilizzato al
posto di quello duscita, ricordando che si tratta di un segnale ad alta impedenza
e quindi il carico influisce sul funzionamento del circuito.

5.4.4

Oscillatore a sfasamento

Un altro circuito che realizza un oscillatore sinusoidale riportato in figura


5.21. Tale circuito viene chiamato oscillatore a sfasamento ed basato su di un
amplificatore invertente e una rete di reazione il cui compito sfasare luscita
di ulteriori 180 .
Come nel caso precedente, la sola reazione lineare non sufficiente a garantire linnesco e la stabilit delloscillazione. Ci concentreremo comunque sulla porzione lineare, tenendo presente che le modifiche apportate al ponte di
Wien per garantire loscillazione possono essere applicate anche alloscillatore a
sfasamento.

219

D1

D2
R2a

R1
R2

Vu

+
R

Figura 5.20: Circuito completo delloscillatore a ponte di Wien.


Anche in questo caso occorre calcolare il guadagno di anello T (j), separando
lamplificatore dalla rete di reazione. In questo caso, tuttavia, lamplificatore
di tipo invertente, quindi limpedenza dingresso del blocco A bassa ed in
particolare pari a R. Anche limpedenza duscita del blocco ben diversa da
0, occorre dunque prestare attenzione a separare i due blocchi per calcolare Vf .
Per quanto riguarda il blocco A, lespressione del guadagno la solita:
A=

R2
vu
=
ve
R

Dal lato della reazione, invece, al fine di calcolare vf a partire dalluscita,


vu , bisogna risolvere la rete di figura 5.22, dove si inserita la resistenza R di
sinistra per tener conto dellimpedenza vista dalluscita del blocco . Mediante
le regole dellelettrotecnica si pu ricavare vf (vu ):
=
= T =

s3 R 3 C 3
vf
= 3 3 3
vu
s R C + 6s2 R2 C 2 + 5sRC + 1
vf
R2
s3 R 3 C 3
=
3 3 3
ve
R s R C + 6s2 R2 C 2 + 5sRC + 1

220

R
Ve

R2

Vu

+
Vf
C

Figura 5.21: Schema circuitale delloscillatore a sfasamento (parte lineare).

Vf

Vu

Figura 5.22: Schema del blocco del circuito di fig. 5.21.


Volendo procedere come prima al fine di determinare il punto di validit
delle condizioni di Barkhausen, si studia il guadagno nel dominio di Fourier,
imponendo s = j.
T (j) =

R2 (jR3 C 3 3 )
R(j 3 R3 C 3 6 2 R2 C 2 + 5jRC + 1)

Perch la fase si annulli, il denominatore deve essere immaginario puro e ci


si ottiene annullando, per una certa frequenza 0 la parte reale.
1
1

f0 =
1 = 602 R2 C 2 0 =
6RC
2 6RC
Sostituendo questo risultato intermedio in T (j), si ottiene:
R2
T (j0 ) =

R
=

6 6
=
5
1
+
6 6
6

R2
R2 = 29R
29R

221

Questa la condizione di oscillazione per loscillatore a sfasamento: dimensionando le resistenze secondo il criterio appena ricavato, le condizioni di Barkhausen sono verificate per un singolo valore di pulsazione, = 0 , quindi
esister un punto di funzionamento nel quale il circuito oscilla. Occorre, come
gi notato pi sopra, inserire una non linearit per stabilizzare le oscillazioni
allampiezza desiderata.

5.4.5

Oscillatori a tre punti

+
ZL
vi

Vu

RO

Av vi
Z3
vf

Z2

Z1

Figura 5.23: Modello generale delloscillatore a tre punti.


Invece di realizzare degli oscillatori basati su resistenze, condensatori e amplificatori operazionali, per alte frequenze si lavora con induttori, condensatori
e amplificatori a transistor (FET o bipolari). Esistono diversi schemi, alcuni dei
quali riconducibili a un circuito generico costituito da uno stadio di amplificazione invertente e da una rete di reazione puramente reattiva costituita da tre
elementi. Questo schema generico spesso chiamato oscillatore a tre punti.
Lo schema riportato in figura 5.23. Il triangolo tratteggiato non rappresenta
un amplificatore operazionale, ma un generico stadio amplificatore invertente
con guadagno finito Av . Solo in un secondo tempo si analizzer la struttura
interna dellamplificatore.
La tensione vi la tensione compresa tra il potenziale di riferimento, 0 V,
e lingresso dellamplificatore invertente, nel quale entra il segnale di feedback;
luscita sullimpedenza indicata come Z2 .
Si apre come al solito lanello di reazione e si identifica il segnale di feedback
vf come quella tensione che cade sullimpedenza Z1 .
Dato che si considera Av finito, non lecito trascurare limpedenza duscita
dellamplificatore RO . Pertanto Vu sar influenzata sia dal valore di RO sia
dallimpedenza di carico ZL .
222

Vu = VO

ZL
ZL + RO

Z2 (Z1 + Z3 )
Z1 + Z2 + Z3
dove VO = Av vi la tensione di uscita a vuoto dellamplificatore.
Per quanto riguarda limpedenza di ingresso dello stadio, essa si considera
molto alta e la si trascura.
La tensione Vu si ripartisce tra Z3 e Z1 ; possiamo quindi in questo modo
calcolare la tensione di feedback come in un partitore.
ZL = (Z1 + Z3 ) k Z2 =

vf =

Z1 ZL Av vi
Z1
Vu = vf =
Z1 + Z3
(Z1 + Z3 ) (ZL + RO )
vf =

Z1 Z2 Av vi
RO (Z1 + Z2 + Z3 ) + Z2 (Z1 + Z3 )

Vogliamo utilizzare elementi puramente reattivi nella rete di reazione, quindi


possiamo assumere che Zn = jXn . Il guadagno di anello, in questi termini, avr
unespressione generale semplificata.
vf
vi

=
=

j 2 X1 X2 Av
jRO (X1 + X2 + X3 ) + j 2 X2 (X1 + X3 )
X1 X2 Av
jRO (X1 + X2 + X3 ) X2 (X1 + X3 )

Affinch lespressione sia reale e quindi la fase sia 0 , deve esistere una certa
= 0 tale per cui si elimini la parte immaginaria del denominatore (dal
momento che, in questa funzione, il numeratore reale).
= 0 = X1 + X2 + X3 = 0 = X1 + X3 = X2
T (j0 ) =

X1 X2 Av
X1
=
Av
2
X2
X2

Questultima espressione deve essere uguale a 1, al fine di soddisfare le


condizioni del criterio di Barkhausen.
Osserviamo ora che le reattanze di condensatori e induttanze valgono:
j
1
= XC =
; L jL = XL = L
C
C
Per far s che |T | possa valere 1 e T = 0 , X1 e X2 devono essere o
due capacit o due induttanze, mentre X3 deve essere di tipo diverso rispetto
a X1 e X2 : solo in questo modo si potr avere un T positivo e al contempo
X1 + X2 + X3 = 0.
A partire da queste considerazioni sono stati inventati due tipi di oscillatori,
classificati in base alla natura degli elementi reattivi impiegati.
C

Oscillatore Colpitts: X1 e X2 capacitive, X3 induttiva;


Oscillatore Hartley: X1 e X2 induttive, X3 capacitiva.
223

Stadio di amplificazione
Vcc

ZC
R2
T

R1
RE

CE

Figura 5.24: Stadio amplificatore con BJT npn a emettitore comune con
autopolarizzazione (self-biasing).
Un tipico stadio di amplificazione a singolo transistor rappresentato in
figura 5.24. Si tratta di uno stadio common emitter con circuito di polarizzazione
self-biasing. Per aumentare il guadagno in alta frequenza, la resistenza RE viene
cortocircuitata per il segnale mediante il condensatore CE . Il carico sul collettore
rappresentato da una generica impedenza ZC che deve essere una resistenza
o un cortocircuito per la continua. I due oscillatori visti sopra possono essere
costruiti attorno a questo stadio, aggiungendo la rete di reazione opportuna.
La figura 5.25 riporta la realizzazione delloscillatore Colpitts.
Il risonatore Colpitts costituito da C1 , C2 e L3 , mentre il condensatore CB
deve essere un cortocircuito alla frequenza del segnale e serve solo per separare
la rete di polarizzazione in continua. ZC pu essere una resistenza o un circuito
accordato, nel qual caso occorre valutare molto attentamente le interazioni con
la rete di reazione.
Dalla relazione trovata prima X1 + X2 + X3 = 0 si ricava la frequenza di
oscillazione, che risulta pari a:
1

fosc =
2

L3

C1 C2
C1 + C2

In realt la frequenza di oscillazione sar sempre pi bassa di quanto calcolato con questa formula, che non tiene conto di diversi fattori quali ad esempio
le capacit parassite del transistore.
Per quanto riguarda la seconda condizione di Barkhausen e linnesco delle
oscillazioni, occorre osservare che in uno stadio a transistore il guadagno diminuisce allaumentare del livello del segnale dingresso (mentre aumenta la
distorsione). Questo fenomeno molto utile negli oscillatori: si progetta il sistema per avere un guadagno maggiore di uno per piccolo segnale, in modo da
224

Vcc

R2

ZC

L3
T
C2

CB
C1

R1
RE

CE

Figura 5.25: Schema circuitale delloscillatore Colpitts con lo stadio amplificatore


della figura 5.24.
permettere linnesco delle oscillazioni; allaumentare dellampiezza del segnale
il guadagno diminuisce diventando unitario per un certo valore delluscita. Risulta comunque difficile determinare con precisione questo punto e il progetto
di dettaglio di un oscillatore a transistori senzaltro al di fuori dallo scopo di
questa trattazione. Se volessimo realizzare un oscillatore Hartley, dovremmo
scambiare tra loro induttori e condensatori, come in figura 5.26. In questo caso
L2 pu essere collegata allalimentazione al posto che al riferimento e sostituire
ZC . Per quanto riguarda la frequenza duscita, i calcoli sono analoghi a quelli
effettuati per loscillatore Colpitts e vengono lasciati come esercizio.
Oscillatori Meissner
Oltre ai metodi sopra visti per ottenere un oscillatore sinusoidale, in alta frequenza diventa possibile anche utilizzare un trasformatore per riportare parte
del segnale duscita in ingresso, con sfasamento opportuno. E questa lidea alla
base delloscillatore Meissner: sul collettore del transistor si pone un risonatore
LC in modo da rendere lamplificatore selettivo, ma linduttanza accoppiata
con unaltra che riporta in base il segnale di collettore, creando la reazione positiva. Uno schema esemplificativo a partire dal solito amplificatore disponibile
in figura 5.27.

5.4.6

Oscillatori al quarzo

Nei sistemi elettronici digitali i segnali di clock vengono generati in modo molto
differente rispetto a quelli descritti nei paragrafi precedenti.

225

Vcc

R2

L2

C3
T

CB
L1

R1
RE

CE

Figura 5.26: Schema circuitale delloscillatore Hartley con lo stadio amplificatore


della figura 5.24.
Il componente fondamentale di questi oscillatori il cristallo di quarzo, che
nei circuiti rappresentato dal simbolo di figura 5.28 insieme al suo modello circuitale equivalente. Il funzionamento delloscillatore non verr trattato in
dettaglio, basti dire che la reattanza del quarzo ha una grossa discontinuit ad
una ben precisa frequenza, dovuta alle caratteristiche meccaniche del cristallo
(forma, dimensioni e orientamento degli assi cristallografici). Sfruttando questa discontinuit possibile realizzare oscillatori con frequenza duscita molto
precisa e stabile nel tempo e in temperatura.
Due possibili topologie atte a realizzare un oscillatore al quarzo sono schematizzate nella figura 5.29.
1. La prima topologia si basa sostanzialmente sulluso di un JFET. Esistono
diverse alternative a seconda della frequenza del quarzo e della forma
donda duscita desiderata;
2. La seconda topologia si basa sulluso di un inverter CMOS ed utilizzata
nei circuiti digitali. Linverter, che vedremo in uno dei prossimi capitoli,
viene qui usato come amplificatore invertente, polarizzandolo a met caratteristica mediante la resistenza R, di solito di valore elevato (es. 10 M).
I condensatori C1 e C2 sono di piccolo valore (es. 10 pF). Variando il valore di uno di essi possibile ottenere piccole variazioni della frequenza di
oscillazione, caratteristica sfruttata quando sia necessaria una precisione
in frequenza maggiore di quella, gi elevata, garantita dal quarzo.
Per applicazioni digitali esistono oggi molti oscillatori al quarzo che integrano
in un unico contenitore il cristallo e il circuito delloscillatore, eventualmente
comprensivo di compensazione termica (TCXO, thermally compensated crystal
226

Vcc

R2
C1

CB
R1
RE

CE

Figura 5.27: Schema circuitale delloscillatore Meissner.


C2

X
L

C1

Figura 5.28: Simbolo circuitale di un oscillatore al quarzo e modello equivalente


del dispositivo.
oscillator). Oltre agli oscillatori al quarzo si trovano dispositivi basati su filtri
ceramici o, per frequenze elevate, su filtri ad onda acustica superficiale (SAW).

5.5

Voltage Controlled Oscillator (VCO)

In molte applicazioni importante avere un oscillatore o un generatore donda


quadra la cui frequenza sia proporzionale a una tensione di controllo. Si parla
in questo caso di VCO (Voltage Controlled Oscillator).
possibile realizzare sia oscillatori sinusoidali sia generatori di onda triangolare o quadra controllati in tensione. Per quanto riguarda gli oscillatori sinusoidali, in genere si sostituisce uno dei condensatori che determinano la frequenza
di uscita con un varicap. Il varicap non altro che un diodo di cui si sfrutta il fatto che in regione inversa la capacit di giunzione varia con la tensione
applicata al diodo. Non vedremo i dettagli di questi oscillatori.

227

VAL

LD

CD
Vu

Vu

T
X

C1
X

RG RS

C2

CS

(a)

(b)

Figura 5.29: Oscillatori al quarzo: (a) a JFET, (b) basato su inverter CMOS.
Per quanto riguarda invece i VCO ad onda quadra, studieremo una tra le
tante soluzioni possibili, derivata dal generatore di onda triangolare e quadra.
In tale generatore, la frequenza di oscillazione dipende dal tempo impiegato da
un condensatore che si carica a corrente costante per passare da un livello di
soglia ad un altro. Lidea quella di avere la corrente di carica proporzionale ad
una tensione di controllo che chiameremo Vc . Consideriamo lo schema di figura
5.30.

5.5.1

Analisi del funzionamento

Luscita del generatore il segnale Vu , in uscita ad un comparatore di soglia non


invertente, di cui non si riporta lo schema interno per semplicit. Il comparatore
alimentato ad alimentazione singola, per cui entrambe le tensioni di soglia VS1
e VS2 sono maggiori di zero. Anche le due possibili tensioni duscita, VOH e VOL
saranno positive, con VOL prossima a 0 V. Luscita si alterna tra VOH e VOL ,
generando londa quadra.
Si supponga che allaccensione del circuito il condensatore sia scarico. Allora
in uscita dal comparatore di soglia si avr un valore basso, in quanto lingresso
inferiore alla soglia inferiore del comparatore; in tali condizioni, la tensione
riportata verso T4 molto bassa, dunque non tale da polarizzare il transistore,
che rimane interdetto. Se T4 interdetto, allora la corrente che scorre sul suo
collettore nulla e quindi la somma delle correnti uscenti dagli emettitori di T1
e T2 nulla.
Se la somma delle correnti di emettitore di T1 e T2 nulla, allora saranno nulle entrambe le correnti, quindi questi due transistori sono interdetti. Il
transistore pnp T3 , invece, polarizzato tramite il diodo, ed in uscita dal suo
collettore si avr una corrente I.

228

VAL
R

T3

Vc

VA

Vu

C
T2

T1

T4
RB
Figura 5.30: Schema circuitale elementare di un VCO.

VAL VEB Vc
R
Questa corrente, dal momento che i transistori T1 e T2 sono interdetti, deve
passare nel diodo. Dal diodo, infine, va verso il condensatore C che si carica a
corrente costante; caricandosi, tuttavia, aumenter la tensione VA fino a superare
la tensione di soglia VS1 .
Superata questa tensione, il comparatore di soglia (non invertente) commuta, portando luscita a livello alto VOH . Questo valore di tensione fa scorrere
corrente nel transistore T4 , che va in saturazione. In questo stato, che sar trattato compiutamente in un capitolo successivo, il transistor si comporta come
un interruttore chiuso verso massa, con una tensione residua tra collettore ed
emettitore chiamata VCESAT dellordine di 0.2 V.
Il nodo comune ai due emettitori di T1 e T2 sar dunque a una tensione
prossima a 0 V e vedr una bassa impedenza. In questo modo T1 e T2 lavorano come uno specchio di corrente: la corrente I che nella situazione precedente
proveniva dal collettore di T3 , ora non pu circolare nel diodo che polarizzato
inversamente. Infatti, se sul collettore di T4 sono presenti circa 0.2 V, assumendo
che VBE,1 sia dellordine di 0.7 V, allora si ha una tensione di circa 0.9 V sul collettore di T1 . Il diodo si trova dunque compreso tra la tensione del condensatore
VA e 0.9 V. Finch VA si mantiene al di sopra di 0.9 V (o meno, tenendo conto
della V del diodo), il diodo polarizzato inversamente.
Il collettore di T2 non pu assorbire corrente da VAL e quindi aspira corrente
dal condensatore, che in questo semi-ciclo in fase di scarica fino a quando
I

229

la tensione ai suoi capi rimane superiore alla tensione di soglia inferiore del
commutatore. Superata la soglia bassa di tensione VS2 al termine del processo
di scarica del condensatore, il ciclo ricomincia da capo: oltrepassata VS2 , T4 si
interdice, T1 e T2 si interdicono di conseguenza e la corrente quindi torna a
scorrere sul diodo ricaricando il condensatore.
Riassumendo, il transistor T3 si comporta come generatore di corrente proporzionale al valore della tensione di controllo, mentre T1 , T2 , T4 e D formano un
deviatore che cambia il verso della corrente generata da T3 in modo da caricare
o scaricare il condensatore C.
Vc , Vu
VOH

VS1

VS2
VOL

Figura 5.31: Andamento temporale delle tensioni del VCO (rosso: Vc , blu: Vu .
Controllo della frequenza Per quantificare il periodo del VCO, detto T2 il
tempo impiegato per passare dalla tensione VS2 a VS1 , si ha che lescursione della
tensione ai capi del condensatore pari allampiezza dellisteresi del comparatore
e la quantit di carica trasferita dipende dalla corrente I.
I T

C 2
Come stato osservato precedentemente, la corrente I funzione della tensione di controllo di ingresso Vc durante la fase di carica del condensatore.
Combinando le due espressione di T e I si ricava T (Vc ).
VS1 VS2 =

I=

VAL VEB Vc
R

= T = 2(VS1 VS2 )
= f =

C
(VS1 VS2 )RC
=2
I
VAL VEB Vc

VAL VEB Vc
2(VS1 VS2 )RC

230

Condizioni di funzionamento Affinch il dispositivo abbia un funzionamento come quello che stato descritto, devono essere soddisfatte alcune condizioni.
necessario che la tensione di soglia VS2 sia maggiore di 0.9 V. Questo limite
di tensione deriva dal fatto che il collettore di T1 si trova a circa tale potenziale
durante la fase di scarica del condensatore. Affinch vi sia la scarica, il diodo
deve rimanere interdetto e quindi la tensione del catodo, uguale a quella sul
condensatore, deve essere superiore a quella dellanodo fissata a circa 0.9 V. Per
questo motivo la minima tensione raggiunta dal condensatore (VS2 ) devessere
maggiore di 0.9 V.
Per quanto riguarda invece la tensione di controllo del VCO Vc , sono presenti
un limite superiore ed uno inferiore.
Vc,MAX VAL VEB ; supponendo che si abbia VEBON = 0.7 V, si pu
stimare il limite massimo della tensione Vc come:
Vc,MAX = VAL 0.8 V
In questo modo si garantisce un minimo di corrente al collettore di T3 .
VC,min VS1 + V : in questo modo si ha la garanzia mantenere il transistore T3 in linearit, evitando di abbassare la tensione di base ad un valore
inferiore rispetto a quella di collettore.

5.5.2

circuito alternativo
VAL
T3

T5

Vu

C
R

Vc

T2

T1

T4
RB
Figura 5.32: VCO con specchio di corrente in ingresso.

possibile migliorare la dinamica del segnale di controllo del VCO con le


modifiche riportate in figura 5.32. Luso di uno specchio di corrente come generatore della corrente di carica/scarica del condensatore infatti rilassa il limite
inferiore della tensione di controllo, che svincolata dalle tensioni di soglia del
231

comparatore. Infatti la tensione sul condensatore in questo caso pu salire senza


problemi fino a VAL VEB V . Tale valore diventa il massimo possibile per la
tensione VS1 , indipendentemente dalla dinamica di Vc che si pu estendere fino
a 0 V.
Anche in questo circuito lespressione della corrente vale:
I=

VAL VEB Vc
R

Per cui lespressione della frequenza di oscillazione formalmente analoga a


quella dello schema precedente.

232

Capitolo 6

Transistori in
commutazione
Indice
6.1

Interruttori a BJT . . . . . . . . . . . . . . . .
6.1.1 Funzionamento in saturazione . . . . . . . . .
6.1.2 Esempio pratico di progetto . . . . . . . . . .
6.2 Interruttori a MOSFET . . . . . . . . . . . .
6.2.1 Interruttore aperto e chiuso . . . . . . . . . .
6.2.2 Esempio pratico di progetto . . . . . . . . . .
6.3 Comportamento dinamico . . . . . . . . . . .
6.3.1 Comportamento dinamico dei diodi . . . . . .
6.3.2 Comportamento dinamico dei BJT . . . . . .
6.3.3 Comportamento dinamico dei MOSFET . . .
6.4 Interruttori bidirezionali . . . . . . . . . . . .
6.4.1 Pass transistor . . . . . . . . . . . . . . . . .
6.4.2 Transmission gate . . . . . . . . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.

234
. 236
. 237
238
. 239
. 240
241
. 242
. 243
. 245
248
. 249
. 251

n impiego estremamente importante dei transistori bipolari a giunzione


(BJT) e di quelli ad effetto di campo (MOS) nella realizzazione di
interruttori elettronici.
Gli interruttori trovano applicazione in una vastissima gamma di circuiti
elettronici, dalle porte logiche ai filtri a condensatori commutati, agli alimentatori switching, al pilotaggio di carichi di potenza e molti altri. In tutti questi
casi vi la necessit di un meccanismo in grado di creare o eliminare un collegamento elettrico tra due parti di un circuito, in base al livello di un segnale
di controllo.
Gli interruttori elettronici possono essere classificati in due categorie a secondo della loro posizione relativa rispetto allalimentazione e il carico (fig.
6.1).

1. Interruttore lowside: il carico collegato direttamente alla tensione di


alimentazione e linterruttore elettronico tra carico e potenziale di riferimento (0 V);

233

VAL

VAL

low side

high side

Figura 6.1: Interruttori lowside e highside.


2. Interruttore highside: linterruttore posto tra alimentazione e carico del
circuito; il carico direttamente riferito agli 0 V.
Generalmente molto pi facile realizzare interruttori lowside che highside.
Inoltre, molti interruttori (quelli a BJT, per esempio) sono unidirezionali, ossia
la circolazione della corrente pu avvenire solo in un determinato verso.

6.1

Interruttori a BJT

In zona lineare, il BJT un dispositivo in grado di fornire unuscita in prima approssimazione proporzionale al livello di segnale in ingresso: si comporta quindi
da amplificatore. Per simulare un interruttore si vorrebbero avere esclusivamente due livelli di tensione di uscita associati allo stato ON/OFF o, in circuiti
logici, TRUE/FALSE, 0/1, HIGH/LOW.
Per capire la differenza tra le applicazioni lineari e ON/OFF analizziamo un
semplice circuito che pu, con alcune limitazioni, essere usato sia in applicazioni
lineari sia in commutazione. Il circuito riportato in figura 6.2 ed composto
da un BJT sul cui collettore collegato un carico, RC , riferito allalimentazione
mentre in ingresso imposta una tensione di controllo trasformata in corrente
di base dalla resistenza RB .
Quando Vi nulla, il BJT non polarizzato e quindi si trova in stato di interdizione. Lo stato di interdizione rappresentabile come una coppia di circuiti
aperti tra base-collettore e emettitore-collettore. Di conseguenza la tensione di
uscita pari alla tensione di alimentazione (non vi caduta di tensione su RC
in quanto in essa non circola corrente).
Al crescere della Vi , superata la tensione di soglia VBEON , la giunzione baseemettitore si polarizza direttamente e porta il BJT in zona di funzionamento
attiva diretta. La caduta di tensione tra base ed emettitore approssimativamente costante e quindi si pu scrivere unespressione che leghi la corrente di
base attraverso RB alla Vi .

234

VAL

RC
VC
T
Vi
RB

Figura 6.2: Modello di semplice circuito con transistore BJT.

VAL

VC

Interdizione Linearit

Saturazione
Vi

VBEON
Figura 6.3: Transcaratteristica del circuito di fig. 6.2 con indicazione della zona
di lavoro del BJT.

Vi > VBEON = IB =

Vi VBEON
RB

Dato che la corrente di collettore proporzionale a quella di base attraverso


il coefficiente DC = hF E , vi una corrente circolante attraverso il carico RC e
quindi una caduta di tensione su di esso.
IC = hF E IB ; VC = VAL RC IC
VC = VAL RC hF E IB = VAL RC hF E

Vi VBEON
RB

Allora la tensione di uscita ha un andamento lineare decrescente al variare


di Vi . Questa relazione approssimata perch hF E dipende da IC e quindi non
costante, cosa che appare evidente nella prima parte della zona lineare in figura
6.3. La relazione valida finch il BJT in R.A.D (funzionamento lineare):
quando la tensione al collettore scende fino a rendere la differenza di tensione
tra base e collettore tale da polarizzare direttamente la giunzione base-collettore,
si passa allo stato di funzionamento detto di saturazione.

235

6.1.1

Funzionamento in saturazione

Quando il transistore entra in saturazione, la tensione collettore-emettitore continua a decrescere allaumentare della corrente di base, tuttavia landamento
subisce una variazione notevole di pendenza: VC continua a tendere asintoticamente a zero, ma in modo estremamente lento. Per applicazioni generiche si pu
considerare la tensione di uscita costante pari a VCESAT = 0.2 V.
Il funzionamento pu essere modellato in modo empirico considerando che
la corrente di base si divida in due componenti, la prima subisce lamplificazione come nel caso lineare, mentre quella in eccesso rispetto al modello lineare
raggiunge lemettitore senza amplificazione.
Lo stato di saturazione pu essere trattato matematicamente usando il modello completo di Ebers-Moll:

VBE
VBC
VBE
IS VT

1
IE = IS e VT e VT +
e
F

Risulta tuttavia decisamente pi pratico utilizzare altri metodi per progettare un circuito in cui sia garantita la saturazione del transistore in determinate
condizioni.
Osserviamo intanto che, quando si trova in saturazione, il BJT pu essere
attraversato da qualsiasi coppia di valori di correnti IB , IC (purch al di sotto
dei limiti strutturali del dispositivo) a patto che il loro rapporto sia inferiore di
quello (massimo) che si avrebbe in funzionamento lineare. Osserviamo inoltre
che la corrente di collettore determinata dal carico pi che dal transistore, in
quanto la caduta di tensione sul carico allincirca costante e pari alla tensione
di alimentazione. Introduciamo allora un parametro di progetto che chiamiamo
f orzato :

IC
< hF E
IB
Il nome f orzato deriva dal fatto che il progettista pu forzare qualunque
valore del rapporto in base alle sue esigenze, purch entro i limiti espressi dalla
diseguaglianza vista qui sopra.
Per realizzare un buon interruttore occorre progettare il circuito evitando
che la tensione di comando cada nellinsieme dei valori di Vi che portano il transistore in stato di funzionamento lineare: in questo modo si possono associare
linterdizione e la saturazione rispettivamente agli stati di interruttore aperto e
chiuso.
Il BJT lavora in interdizione se Vi < VBE : la giunzione base-emettitore non
polarizzata direttamente e quindi il transistore spento. Per quanto riguarda
la zona di saturazione, occorre conoscere il minimo del transistore.
Osservando la caratteristica 6.3 si osserva che lampiezza della regione di funzionamento lineare dipende dalla pendenza del segmento rettilineo dato dal rapporto tra VC /Vi . Questo rapporto dipende dai valori delle resistenze presenti
e dal parametro hF E come stato ricavato nei paragrafi precedenti.
Un valore elevato di hF E corrisponde ad un rapido passaggio dalla tensione
alta a quella bassa. Perci necessario conoscere il minimo hF E che consente
di ricavare la massima ampiezza dellintervallo di Vi con funzionamento lineare
del BJT.
f orzato =

236

Se si conosce lampiezza massima della regione di funzionamento lineare si


pu risalire alla tensione Vi minima che garantisce lo stato di saturazione e
quindi la chiusura dellinterruttore.

6.1.2

Esempio pratico di progetto

In riferimento alla fig. 6.2, data VAL = 10 V, utilizzando come carico RC una
lampadina (approssimata come carico lineare) da 0.5 W a 10 V, dimensionare il
circuito in modo tale per cui la lampadina sia accesa con Vi > 5 V e sia spenta
con Vi < 0.5 V .
I parametri di progetto sono il transistore e la resistenza RB . necessario
che il primo sopporti una corrente di collettore superiore a quella sul carico RC
tale da accendere la lampadina.
PL = IC VC = 0.5 W = 10 V IC = 0.5 W = IC = 50 mA

Il collettore del BJT deve dunque essere in grado di reggere almeno una
corrente pari a 50 mA e 10 V di tensione VCEO . Ad esempio il 2N2222A che
utilizziamo nelle esperienze di laboratorio soddisfa queste specifiche.
Dobbiamo ora progettare la resistenza di base RB . Abbiamo visto che in
saturazione:
IC = f orzato IB

Dove f orzato un parametro stabilito dal progettista, minore del minimo


hF E possibile (letto dal datasheet). Occorre leggere attentamente i datasheet in
modo da selezionare un valore sensato. Il valore di hF Emin riportato sotto ben
precise condizioni di IC , VCE e temperatura, ad esempio IC = 10 mA, VCE =
10 V, T = 25 C. Per essere sicuri di mantenere la condizione di saturazione per
ogni valore di temperatura ambiente e per il valore di IC imposto dal circuito
necessario spesso ridurre di un fattore 3 o 4 il valore di hF E letto per condizioni
di linearit piena (ad esempio VCE = 10 V). Nel nostro caso riduciamo di un
fattore 3 il valore letto:
F ORZAT O =
= IB =

75
hF Emin
=
= 25
3
3

IC
f orzato

50 mA
= 2 mA
25

A questo punto necessario risalire alla resistenza di base e pertanto necessario conoscere al tensione base-emettitore di saturazione (che leggermente
maggiore di quella in linearit), da datasheet: VBESAT = 1 V.
IB =

Vi VBESAT
Vi VBESAT
= 2 mA = RB =
= 2 k
RB
2 mA

Volendo utilizzare componenti della serie E12, possiamo scegliere RB =


1.8 k.

237

VAL

RD
VD
T
Vi
RG
Figura 6.4: Semplice circuito di interruttore con MOSFET.
VD

Interdizione

Saturazione di canale

VAL

Zona Resistiva

Vi

Vth Vth + VD
Figura 6.5: Transcaratteristica del circuito di fig. 6.4 con lindicazione delle varie
zone di funzionamento.

6.2

Interruttori a MOSFET

Il circuito di un interruttore realizzato con MOSFET rappresentato in fig. 6.4.


La transcaratteristica Vi /VD del circuito riportata nel grafico 6.5. La tensione di ingresso dellinterruttore corrisponde alla VGS del MOSFET: quando
essa inferiore alla tensione di soglia non si ha un canale tra drain e source e
quindi essi rimangono scollegati (circuito aperto tra drain e source per Vi < Vth .
Quando si supera la tensione di soglia si ottiene un canale tra drain e source e un andamento quadratico della corrente ID al variare di VGS (regione di
saturazione di canale, in cui luscita si comporta come un generatore di corrente):
ID =

1
W
Cox
(VGS Vth )2 (1 + VDS )
2
L

In modo analogo a quanto fatto con linterruttore a BJT, si pu ricavare lan-

238

damento della VD (Vi ):


W
1
(Vi Vth )2
VD = VAL RD Cox
2
L
in cui abbiamo trascurato il termine VD . Anche in questo caso si ottiene che,
al crescere di Vi , VD decrescente in quanto aumenta la caduta di tensione su
RD .
Quando la tensione di drain diventa sufficientemente bassa (VDS < VGS
Vth ), si entra nella zona di funzionamento detta triodo, in cui


W
V2
ID = Cox
(VGS Vth ) VDS DS
L
2
e infine in funzionamento resistivo, in cui diventa trascurabile il termine
2
VDS
/2 nellequazione sopra riportata. Questo stato lanalogo della saturazione del BJT e il rapporto VD /ID presenta un comportamento resistivo, quindi,
se la tensione Vi sufficientemente alta da portare il MOSFET in funzionamento resistivo, si pu considerare RD collegata a 0 V tramite una resistenza
corrispondente al canale drain-source del MOSFET acceso (RON ).
1
W
Cox (Vi Vth )
L
Si osservi che RG non attraversata da corrente in condizioni statiche, tuttavia ha un ruolo rilevante per quanto riguarda laffidabilit del circuito: la
capacit vista dal gate (che assieme al bulk forma un condensatore con il diossido di silicio come dielettrico) associata allinduttanza dei fili di interconnessione
potrebbe comportarsi come un circuito risonante. I fronti del segnale di controllo, se sufficientemente ripidi, possono innescare delle oscillazioni di ampiezza
tale da perforare lossido di gate. Lo scopo di RG abbassare il Q del circuito
risonante. Il valore di RG solitamente intorno ai 10 .
RON =

6.2.1

Interruttore aperto e chiuso

I due modi di funzionamento del MOSFET che devono essere associati alla
condizione di interruttore aperto e chiuso sono rispettivamente
Vi 0: MOSFET in interdizione e circuito aperto tra drain e source.
Quindi non vi corrente attraverso RD e nessuna caduta di tensione ai
suoi capi. In conclusione VD VAL ;
Vi VAL : MOSFET in zona resistiva e approssimabile a una piccola resistenza di pochi ohm tra drain e source, di valore molto pi basso rispetto
a RD , perci VD 0 V.
Come abbiamo fatto per quanto riguarda il BJT, studiamo un esempio pratico di progetto, atto a capire le differenze di progetto tra BJT e MOSFET in
ambito di interruttori elettronici.

239

VAL

RD
VD
RON

Figura 6.6: MOSFET in zona resistiva in serie alla lampadina (RD ) nel circuito
dellesempio di progetto.

6.2.2

Esempio pratico di progetto

Progettare linterruttore dellesempio 6.1.2 proposto precedentemente per un


BJT, impiegando questa volta un MOSFET.
Rispetto allesempio col BJT la differenza sostanziale che non necessario
dimensionare RG (si veda in proposito quanto detto nella sezione 6.2).
Occorre dunque solo selezionare un dipositivo le cui caratteristiche siano
idonee al circuito.
Le specifiche principali che devono essere soddisfatte sono:
tensione di soglia: deve essere garantita laccensione del MOS con la tensione Vi ON (5 V) e lo spegnimento con Vi OFF (0.5 V);
corrente massima di drain: deve essere maggiore della massima corrente
che pu scorrere nel carico;
RON : deve essere bassa rispetto alla resistenza equivalente del carico, in
modo da far cadere sul carico la maggior parte della tensione di alimentazione in stato ON;
massima tensione VDS a transistore spento: deve essere superiore alla
tensione di alimentazione del circuito.
Sappiamo che la ID atta ad accendere la lampadina deve essere pari a:
500 mW
= 50 mA
10 V
della lampadina :
ID =

La resistenza Req

10 V
= 200
50 mA
Quando il MOSFET acceso, il canale source-drain presenta un comportamento resistivo, e nel circuito si pu modellare la resistenza di canale con una
RON come in fig. 6.6.
Req =

240

Il MOSFET si comporta di fatto come una resistenza e supponendo che,


quando il MOSFET acceso, sulla RON cadano al pi 0.5 V, si pu determinare
RON a partire dal seguente partitore:
RON
0.5 V = RON 10
RON + RD
Verifichiamo dal datasheet se il BS170, il MOSFET usato per le esperienze
di laboratorio, sia appropriato per questa applicazione. Dal datasheet, disponibile in rete sul sito Fairchild www.fairchildsemi.com/ds/BS/BS170.pdf, si
ottengono i parametri presentati in tabella 6.1.
10 V

ABSOLUTE MAXIMUM RATINGS TA = 25 C unless otherwise noted


Symbol Parameter
Conditions
Min Typ Max
VDSS
VGSS
ID

Drain-Source Voltage
Gate-Source Voltage
Drain Current

Continuous
Pulsed

PD

Maximum Power Dissipation


Derate above 25 C
ELECTRICAL CHARACTERISTICS TA = 25 C unless otherwise noted
Symbol Parameter
Conditions
Min Typ Max
OFF CHARACTERISTICS
BVDSS Drain-Source Breakdown Voltage

VGS = 0 V,
ID = 100 A

ON CHARACTERISTICS
VGS(th) Gate Threshold Voltage
RDS(ON)

VDS = VGS ,
ID = 1 mA
Static Drain-Source On-Resistance VGS = 10 V,
ID = 200 mA

Units

60
V
20
V
500
mA
1200
mA
800
mW
2.4 mW C1

60

0.8

Units
V

2.1

1.2

Tabella 6.1: Alcuni parametri del BS170 dal datasheet Fairchild Semiconductors
Come si nota, i parametri relativi a tensione di alimentazione (VDSS e
BVDSS ) non destano problemi, cos come la massima corrente di drain un
ordine di grandezza maggiore di quanto previsto dal nostro circuito. Bisogna
prestare attenzione a RDS(ON ) in quanto specificata per una tensione VGS
decisamente pi alta di quella in uso. Occorre per ci verificare la dipendenza
di questo parametro da VGS . Dai grafici delle figure 2, 3 e 4 del datasheet (non
riportati nella tabella), si vede che ragionevole nel nostro caso prevedere al
massimo un raddoppio della RON rispetto al valore massimo previsto in tabella.
Siamo quindi comunque entro i limiti di progetto. Un parametro da verificare
la massima dissipazione di potenza ammissibile per il dispositivo. Considerando
la massima corrente di Drain di 50 mA e la massima RON di 10 , la massima
dissipazione di potenza vale:
2
RON = 25 mW
PD = ID

anche in questo caso compatibile con il dato presente nel datasheet.

6.3

Comportamento dinamico

Abbiamo finora studiato il comportamento statico di un transistore utilizzato


in saturazione e interdizione. Analizziamo ora il comportamento in transitorio,
241

cio nel passaggio saturazione-interdizione e interdizione-saturazione.

6.3.1

Comportamento dinamico dei diodi

Per capire le problematiche relative al transistore bipolare, cominciamo analizzando un circuito pi semplice, composto da un generatore donda quadra, un
diodo e un carico, come riportato in figura 6.7.
D1

Vi

RL

Vu

Figura 6.7: Semplice circuito per lo studio del legame dinamico tra tensione in
ingresso ed uscita.
Se si considera il modello di diodo utilizzato per le analisi in continua, ci si
aspetta una tensione di uscita con lo stesso andamento di quella di ingresso a
meno di una caduta di tensione ai capi del diodo. Utilizzando come diodo un
1N4007, come RL una resistenza da 10 e un generatore che produca unonda quadra di ampiezza pari a 10 V, considerando 1 V di caduta sul diodo, si
dovrebbe ottenere un andamento come quello indicato in figura 6.8.
Vi , Vu

10 V
9V

Figura 6.8: Andamento ideale dei segnali del circuito 6.7 nel dominio del tempo.
Un modello pi realistico del diodo dovrebbe prevedere un leggero ritardo
del segnale di uscita rispetto allingresso. Simulando tuttavia con Spice questo
circuito, come in figura 6.9(a), si vede chiaramente che, successivamente al fronte
di discesa dellingresso, sulluscita si ha una tensione negativa che si mantiene
per un certo tempo (circa 26 s nellesempio).
Si noti che la tensione negativa circa pari a 1 V. La differenza di potenziale
tra ingresso e uscita stata accumulata e viene temporaneamente mantenuta
dalla capacit di giunzione.

242

10

Vi , Vu (V)

10

Vi , Vu (V)

t (s)
20

40
60
(a)

80

t (s)

100

20

40
60
(b)

80

100

Figura 6.9: Simulazione Spice del circuito 6.7 (a) con 1N4007 (diodo di potenza
al silicio), (b) con 1N5819 (diodo Schottky).
Quando il diodo o la giunzione del BJT passano da interdizione a polarizzazione diretta di fatto necessario caricare la capacit di giunzione per ottenere
ai suoi capi la tensione V (o VBE nel caso del transistore).
Per riportare in interdizione il diodo o il transistore occorre scaricare questa
capacit, facendo fluire la carica in senso opposto. Il tempo di scarica dipende
dal diodo o dal BJT in questione: solitamente si considera un parametro detto
tRR (Reverse Recovery Time). Esso il tempo che il diodo impiega per ritornare
allinterdizione in un circuito specificato dal datasheet. Parametro alternativo
QRR , che indica la quantit di carica da estrarre dal diodo per riportarlo
allinterdizione. Per i diodi di potenza, esiste una classificazione dei dispositivi
in standard recovery, fast recovery, super-fast recovery e altri ancora.
Classe particolare di diodi sono i diodi Schottky: essi sono costituiti da una
giunzione metallo-semiconduttore invece che semiconduttore-semiconduttore.
Da un lato hanno una V bassa e una giunzione dalla capacit parassita molto
ridotta, ma daltra parte tensioni massime applicabili molto basse (non oltre i
100 V, limite piuttosto basso per un diodo di potenza). Utilizzando un 1N5819
al posto dell1N4007 nella simulazione Spice del circuito di figura 6.7 si ottiene
landamento riportato in figura 6.9(b).

6.3.2

Comportamento dinamico dei BJT

I transistori bipolari in commutazione hanno comportamento simile ai diodi appena studiati. In fase di passaggio da saturazione ad interdizione occorre svuotare la giunzione base-emettitore dalla carica accumulata durante la permanenza
in saturazione.
Si avr dunque un piccolo ritardo nel passaggio interdizione-saturazione ed
un ritardo molto maggiore per la transizione inversa. Verifichiamo anche in
questo caso il comportamento in commutazione del circuito di prova di figura
6.2 mediante simulazione Spice. Nella simulazione si utilizzato un transistor
2N2222, mentre le resistenze sono state poste RB = 330 e RC = 4.7 k, la
tensione di alimentazione stata fissata a 10 V e il segnale di ingresso unonda
quadra con tempi di salita e discesa pari a 100 ns. I risultati della simulazione
sono visibili in figura 6.10.

243

10

Vi , VC (V)

5
t (s)
2

10

Figura 6.10: Simulazione Spice del circuito di figura 6.2. In blu lingresso, in
rosso VBE , in verde VC .
Esiste un modo di migliorare le prestazioni dinamiche dellinterruttore: aggiungere un condensatore, detto condensatore di accelerazione, in parallelo alla
resistenza di base. In fig. 6.11 si possono vedere lo schema elettrico e i risultati
di una simulazione Spice del circuito con gli stessi parametri citati sopra e un
condensatore da 1 nF.
VAL

RC
10

Vi , VC (V)

VC
T

Vi

t (s)

RB

10

Figura 6.11: Topologia circuitale con un condensatore di accelerazione.


In condizioni statiche il condensatore risulta carico a una tensione pari alla differenza tra Vi e la tensione presente sulla base del transistor. Durante le
transizioni il condensatore mantiene istantaneamente la sua carica, per cederla
successivamente alla base del transistor. Nella transizione in salita dellingresso
(accensione del transistor) il condensatore vorrebbe forzare la base alla tensione
Vi , fornendole un impulso di carica e velocizzando la transizione. Nella transizione in discesa (spegnimento del transistor), il condensatore tende a portare
la base a una tensione negativa, con una variazione pari alla variazione di Vi .
Ci forza lo svuotamento rapido della base dalla carica in eccesso accumulata
durante la saturazione.
Occorre commisurare le dimensioni del condensatore di accelerazione alla
quantit di carica accumulata in base, valori troppo elevati del condensatore o
Vi troppo alte possono danneggiare il transistor.
Un altro modo di velocizzare la transizione di spegnimento del transistor
consiste nellutilizzo di un diodo Schottky (fig. 6.12). In questo caso il transistor
bipolare non pu entrare in saturazione perch il diodo Schottky posto in paral-

244

VAL

RC
10

Vi , VC (V)

VC
T

Vi

t (s)

RB

10

Figura 6.12: Circuito a BJT che impiega un diodo Schotky tra base e collettore
per controllare il funzionamento della giunzione.
lelo alla giunzione BC entra in conduzione per una tensione diretta pi bassa di
quella di un diodo al silicio normale. Dunque la corrente in eccesso rispetto alla
linearit non passa dalla base del transistor e non provoca accumulo di carica in
eccesso nella giunzione. Tale soluzione stata utilizzata per velocizzare il comportamento di circuiti logici bipolari, ma non pu essere applicata per tensioni
di alimentazione elevate, in quanto non esistono diodi Schottky che sopportino
elevate tensioni inverse.

6.3.3

Comportamento dinamico dei MOSFET

Il comportamento in transitorio dei transistori ad effetto di campo diverso


rispetto a quanto visto per i bipolari. Non vi infatti una giunzione e i tempi di
ritardo nella commutazione sono dovuti essenzialmente alla quantit di carica
che necessario fornire per variare la tensione ai capi delle capacit parassite
del dispositivo.
Il fattore limitante quindi la capacit del circuito di pilotaggio del dispositivo di fornire corrente al gate del transistor. Una conseguenza di queste
osservazioni che la transizione di accensione e quella di spegnimento sono
essenzialmente simmetriche.
I MOSFET presentano diverse capacit parassite, ma quelle da considerare
per le commutazioni sono essenzialmente due: la capacit CGS tra gate e source
e la capacit CGD tra gate e drain, esplicitate in figura 6.13. Nei datasheet dei
componenti sono spesso indicate altre capacit: Ciss , Crss e Coss . E possibile
passare da queste alle capacit che utilizziamo nel testo considerando le seguenti
espressioni:
Ciss = CGS + CGD
Crss = CGD
Coss = CDS + CGD
Per far commutare il dispositivo occorre variare la tensione di gate, cio
caricare o scaricare le capacit CGS e CGD . Le due capacit sono inoltre non
lineari, cio il loro valore cambia con la tensione applicata ai capi. Il circuito
che pilota il gate del transistor dovr fornire la quantit di carica necessaria ad
effettuare la commutazione. In generale tale circuito ha una limitazione nella

245

VAL

RD
VD
CGD

T
CDS

Vi
RG
CGS

Figura 6.13: Interruttore con MOSFET con evidenziate le capacit parassite


presenti tra ciascuna coppia di terminali.
massima corrente che in grado di fornire al gate. Per capire che cosa succede
nella transizione allora utile studiare il funzionamento del circuito riportato
in figura 6.14.
Supponiamo di avere allinizio tensione di gate nulla VGS = 0 V. Applichiamo
al gate la corrente costante IG . I condensatori CGS e CGD possono essere considerati in parallelo, in quanto, finch la tensione VGS non raggiunge la tensione
di soglia Vth la tensione VD resta costante e pari a VAL . Una volta raggiunta
la tensione di soglia, ogni ulteriore carica fornita al gate provoca una diminuzione della tensione VD , fino al completamento della commutazione. Un piccolo
aumento della tensione di gate provoca una grossa diminuzione della tensione
duscita: il dispositivo si comporta come un amplificatore invertente, in genere
con guadagno molto elevato. In queste condizioni il condensatore CGD si trova
in reazione allamplificatore e quindi subisce leffetto Miller, come gi visto nello studio del condensatore di compensazione dellamplificatore operazionale. In
questa fase quindi la capacit che si trova in parallelo a CGS non pi CGD ,
bens circa CGD k, con k pari al guadagno dello stadio. Una volta completata la transizione delluscita al livello basso, torniamo ad avere come capacit
equivalente la somma di CGS e CGD , anche se il valore della capacit risulta
leggermente pi elevato a causa della non linearit dei condensatori.
Landamento nel tempo della tensione sul gate del circuito di figura 6.14
rappresenta anche landamento della stessa tensione in funzione della quantit
di carica fornita al gate stesso (poich il generatore di corrente fornisce una
corrente costante). Dunque non sufficiente conoscere il valore dei condensatori
parassiti per predire il tempo di commutazione, ma occorrerebbe anche una
stima delleffetto Miller. E pi semplice allatto pratico conoscere la quantit
di carica che necessario fornire per completare la commutazione. Conoscendo
la caratteristica tensione/corrente del circuito a monte del gate del MOSFET,
possibile stabilire il tempo di commutazione.

246

VAL

RD
VD
CGD

T
CDS

CGS
IG

Figura 6.14: Circuito di riferimento per lo studio della commutazione del


MOSFET
15 VGS , VD (V)
10
5
t (ns)
200

400

Figura 6.15: Simulazione Spice del circuito di figura 6.14, utilizzando un


transistor IRF510, IG = 11 mA, RD = 20 , VAL = 15 V.
In figura 6.15 sono riportati i risultati di una simulazione effettuata con Spice
su un MOSFET IRF510. Si pu notare che occorre fornire al gate una carica
totale di circa 5.5 nC per portare la tensione VGS da 0 V a 10 V, tensione ON
nominale per questo dispositivo. Se tale carica viene fornita da una sorgente con
capacit di pilotaggio di 11 mA come nel caso della simulazione, la commutazione
avverr in circa 500 ns. Se invece il circuito di pilotaggio fosse in grado di fornire
una corrente di 1 A, la commutazione potrebbe avvenire in 5.5 ns.
Il costruttore riporta nel datasheet del MOSFET la quantit di carica necessaria per effettuare la commutazione, a volte specificando il valore da fornire per
arrivare alla soglia, il valore per superare il tratto a pendenza quasi orizzontale
(carica di Miller) e il tratto per arrivare alla tensione di gate nominale. Dunque
in sede di progetto, conoscendo la carica totale da fornire, si potr dimensionare
il circuito di pilotaggio, avendo come dato di ingresso il tempo in cui si vuole che
il dispositivo commuti. Supponendo ad esempio di avere letto Qtot = 100 nC,

247

volendo accendere in un tempo massimo pari a 100 ns il MOSFET, a corrente


costante avremo:
100 nC
Q
=
= 1A
t
100 ns
Si tenga presente che questa quantit di corrente deve essere fornita dal
driver per un tempo estremamente ridotto. Si ha cos un impulso di corrente
che deve essere fornito (tramite il circuito di pilotaggio) dal sistema di alimentazione. Poich in pratica i collegamenti, su scheda o tramite conduttori,
tra lalimentatore e il circuito di pilotaggio sono molto diversi dallideale e sono assimilabili ad induttanze parassite, lesistenza di grossi impulsi di corrente
deve essere considerata attentamente in fase di progetto, perch elevate variazioni di assorbimento di corrente dallalimentazione (i/t) possono provocare
corrispondenti variazioni della tensione di alimentazione, con effetti a volte deleteri sul funzionamento del sistema. Per ridurre questi problemi si utilizzano dei
condensatori ceramici da porsi il pi vicino possibile al circuito di pilotaggio.
Questi condensatori fungono da serbatoio di carica e limitano le fluttuazioni
della tensione di alimentazione.
I=

6.4

Interruttori bidirezionali

Nei capitoli precedenti abbiamo gi avuto la necessit di utilizzare interruttori di


tipo bidirezionale, ad esempio nella realizzazione di filtri a capacit commutate.
In quella sede non abbiamo approfondito largomento, dicendo che tale tipo
di interruttori era realizzato con dei MOSFET collegati in serie al percorso
del segnale. Affrontiamo ora il problema in modo sistematico. E immediato
notare come in questa applicazione i MOSFET e i BJT siano profondamente
diversi. Infatti in un BJT la corrente pu scorrere in un verso solo, mentre in
un MOSFET le aree di drain e di source siano (o possano essere) perfettamente
simmetriche. Il drain ed il source si differenziano solo per il potenziale applicato
ai due terminali. Il nostro scopo di realizzare un circuito equivalente a quello
di fig. 6.16.

Vi

RL

Figura 6.16: Schema elementare di circuito con un interruttore bidirezionale.


Si noti che la simmetria tra drain e source esiste solo nei MOSFET presenti
allinterno di un circuito integrato: infatti i MOSFET di potenza possiedono in
massima parte solo tre terminali, in quanto il substrato cortocircuitato con il
source. In questi dispositivi non possibile invertire il senso della corrente nel
canale, in quanto si provocherebbe la conduzione del diodo di substrato. Nel
nostro studio supporremo invece il substrato collegato al potenziale pi basso

248

possibile, generalmente 0 V, considerando dispositivi di tipo N, o al potenziale


pi alto possibile, generalmente VAL , considerando dispositivi P.

Vi

RL

VAL
Figura 6.17: Interruttore bidirezionale elementare realizzato con un nMOS.

6.4.1

Pass transistor

Il circuito di fig. 6.17 rappresenta un tentativo di realizzare con un MOSFET un


interruttore bidirezionale. Questa configurazione detta a pass transistor. I terminali di drain e source possono essere scambiati a piacere, mentre ipotizziamo
che la tensione di ingresso abbia dinamica compresa tra 0 V e VAL . Si osserva
che il gate del MOSFET ha due possibili collegamenti: uno a 0 V e uno a VAL .
Assumendo RL si ottiene la seguente semplificazione: se il carico resistivo
ha una resistenza molto elevata, la resistenza interna del MOSFET si considera
trascurabile rispetto a quella del carico. In questo modo il MOSFET rimane in
zona resistiva e la caduta di tensione tra drain e source molto bassa. Si pu
allora ipotizzare che:
VD VS

Nel seguito considereremo quindi che la tensione di source coincida con Vi


indipendentemente dal senso della corrente.
Dalla figura si nota che il potenziale di gate pu assumere solo due valori:
0 V e VAL . Si hanno allora i due casi:
Se il gate del MOSFET collegato a 0 V, VG = 0 V; sul drain invece, Vi
pu variare da 0 V a VAL ; VGS , dunque, esprimibile come:
VGS = VG VS Vi
Dal momento che Vi positiva, VGS sar certamente negativa, e quindi il
dispositvo sar interdetto: linterruttore aperto;
Nellaltro caso il gate collegato a un livello alto di tensione.
VG = VAL = VGS = VG VS = VGS VAL Vi
A questo punto, se VAL Vi VTn , il MOSFET in stato ON e conduce.

Si noti che, a causa delle ipotesi fatte, VDS VGS VTn , quindi, quando
il MOSFET in stato di accensione, esso si trova sempre in zona resistiva.

249

RON

Vi

RL

Figura 6.18: Modello semplificato del circuito con interruttore chiuso in cui il
MOSFET rappresentato dalla sua RON .
RON

Vi
VAL VTn
Figura 6.19: Grafico di RON (Vi ).
Il circuito equivalente, in caso di transistore MOS acceso, quello di figura
6.18.
possibile ricavare unespressione della resistenza di canale RON a partire
dalla caratteristica iD (vGS , vDS ) dello stato resistivo.
iD = n Cox
RON =

vDS
=
iD

Wn
(vGS VTn )vDS
Ln

1
Wn
n Cox
(VAL Vi VT n )
Ln

Purtroppo RON non costante, bens varia con la tensione di ingresso, Vi ,


diventando infinita se Vi = VAL VT n . Il nostro modello, anche con resistenza
di carico molto alta, sar dunque valido solo per tensione di ingresso Vi <
VAL VT n . Volendo plottare landamento di RON al variare di Vi , si otterr il
grafico 6.19.
Risulta quindi evidente che questo circuito potr simulare correttamente un
interruttore chiuso solo per tensione di ingresso bassa, mentre le prestazioni
saranno via via peggiori con tensione che si avvicina a VAL VT n . Una analisi
pi approfondita porterebbe a provare che, per tensione di ingresso vicine alla
tensione di alimentazione, il circuito permette ancora il passaggio di corrente,
ma al prezzo di una caduta di tensione non trascurabile ai capi del transistor.
Si pu ottenere un circuito analogo con un transistor a canale p (fig. 6.20).

250

VAL

Vi

RL

Figura 6.20: Pass transistor con pMOS.


Ricordando che un dispositivo a canale p conduce per tensioni VGS negative,
ci si aspetta un comportamento del circuito assolutamente duale al precedente.
Se il gate collegato a 0 V, si ha che:
VGS = VG VS Vi
Dunque, se VGS < VTp , il MOSFET sar ON e quindi linterruttore chiuso.
Se il gate del transistor invece collegato a VAL , si ha che:
VGS VAL Vi 0
In questo caso linterruttore sar quindi aperto.
Il modello del circuito sar analogo al precedente, tuttavia con una diversa
espressione di RON .
RON =

1
Wp
(Vi + VTp )
p COX
Lp

Anche in questo caso si ha un asintoto, per Vi = VT p . Landamento della


RON (Vi ) riportato in figura 6.21.
Del tutto dualmente al pass-transistor tipo n, il pass-transistor a canale
p avr un buon comportamento per tensioni di ingresso elevate, e un cattivo
comportamento per tensioni di ingresso basse.

6.4.2

Transmission gate

I due tipi di pass transistor che abbiamo studiato hanno comportamento duale in
funzione della tensione dingresso. Lutilizzo dellnMOS privilegia i bassi livelli
di tensione dingresso, mentre il pMOS adatto ad alti livelli di tensione. I
due circuiti si comportano nello stato ON come una resistenza non lineare,
funzione della tensione di ingresso. Non difficile immaginare che, mettendo
251

RON

Vi
VTp
Figura 6.21: Grafico di RON (Vi ) per il pMOS.
VAL

Vi

RL

VAL
Figura 6.22: Schema circuitale del transmission gate.
in parallelo i canali di un nMOS e di un pMOS i cui gate siano pilotati
opportunamente, sia possibile creare un circuito che presenti nello stato ON una
resistenza sufficientemente bassa per qualunque valore di tensione di ingresso.
Il circuito disegnato in fig. 6.22. Si noti il pilotaggio in controfase dei gate:
lo stato ON si ottiene con il gate del nMOS collegato a VAL e il gate del pMOS
a 0 V. Viceversa per lo stato di interruttore aperto.
Verifichiamo il funzionamento del circuito calcolando la RON . Essendo i canali dei due transistor in parallelo possiamo calcolare agevolmente la conduttanza ON come somma delle conduttanze dei due componenti.

GON = GONn + GONp = n Cox

Wp
Wn
(VAL Vi VT n ) + p Cox
(Vi + VT p )
Ln
Lp

Questa espressione valida solo nella zona in cui entrambi i transistor funzionano, cio per VTp < Vi < VAL VTn . Nelle regioni nelle quali solo uno dei
due circuiti funziona, le espressioni resteranno del tutto analoghe a quelle calcolate per i rispettivi pass transistor. Ci non crea problemi: in queste regioni,

252

infatti, si hanno comunque resistenze molto basse grazie al fatto che funziona
solo linterruttore migliore.
Si noti che la dipendenza della GON (e quindi della RON dalla tensione
dingresso ora limitata al termine:


Wn
Wp
n Cox
Vi p Cox
Lp
Ln
Se allora si progettano i transistor in modo che
k = p Cox Wp /Lp = n Cox Wn /Ln
si ottiene lindipendenza di RON dalla tensione dingresso nella regione in
cui entrambi i transistor sono attivi. In questo caso si ha:
RON =

1
k(VAL VT n + VT p )

Il comportamento del circuito al variare della tensione di ingresso sar simile


a quello in figura 6.23.
RON

Vi
VTp

VAL VTn

Figura 6.23: Andamento di RON in funzione di Vi per un transmission gate.


I modelli che abbiamo utilizzato per i MOSFET sono molto semplificati e
non tengono conto delleffetto body, che dovrebbe essere considerato in quanto
il source dei due transistor non a potenziale fisso rispetto al substrato ma
varia al variare della tensione di ingresso. Utilizzando modelli pi sofisticati si
noterebbe una dipendenza di RON da Vi anche nel caso ottimale che abbiamo
calcolato. Tale dipendenza per limitata e il dimensionamento del circuito si
effettua come indicato sopra.

253

Capitolo 7

Circuiti logici
Indice
7.1

Porte logiche . . . . . . . . . . . . . . . . . . .
7.1.1 Parametri elettrici statici delle porte logiche .
7.1.2 Compatibilit tra porte logiche . . . . . . . .
7.1.3 Margini di rumore . . . . . . . . . . . . . . .
7.1.4 Fan-out . . . . . . . . . . . . . . . . . . . . .
7.1.5 Famiglie logiche . . . . . . . . . . . . . . . . .
7.1.6 Ingressi delle porte logiche . . . . . . . . . . .
7.1.7 Uscite delle porte logiche . . . . . . . . . . .
7.2 Cenni sulla famiglia logica TTL . . . . . . . .
7.3 Porte CMOS . . . . . . . . . . . . . . . . . . .
7.3.1 Logica statica complementare . . . . . . . . .
7.3.2 Logica nMOS-like . . . . . . . . . . . . . . .
7.3.3 Logica dinamica . . . . . . . . . . . . . . . .
7.3.4 Logica a Transmission Gate . . . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.

254
255
259
259
260
261
262
265
268
269
. 269
. 276
. 277
. 280

.
.
.
.
.
.
.

transistori in commutazione costituiscono la base dei circuiti digitali, in


primis delle porte logiche. Nel corso di Elettronica Applicata siamo interessati
a studiare le porte logiche ponendo laccento non sulle funzioni logiche svolte, ma
sulle caratteristiche elettriche statiche e dinamiche dei circuiti che le realizzano.
La nostra trattazione sar quindi in massima parte elettronica e non logica. Nel seguito supporremo che siano gi noti i teoremi di base dellalgebra
booleana, le funzioni logiche combinatorie e sequenziali. Quando potremo, utilizzeremo per il nostro studio le porte elementari, in particolar modo linverter.
Quasi sempre i risultati ottenuti studiando le caratteristiche elettriche di questo
dispositivo possono essere estesi a porte di complessit qualunque.

7.1

Porte logiche

Cominciamo lanalisi dei circuiti digitali considerando le porte combinatorie elementari. Nel capitolo sui transistori in commutazione abbiamo gi analizzato dei
circuiti che svolgono la funzione di inverter, infatti sia il circuito base utilizzato
per lo studio del BJT, sia quello introdotto nello studio del MOSFET, producono
sul carico una uscita bassa in corrispondenza di un valore elevato della tensione
254

VAL
1
(a)

(b)

(c)

Figura 7.1: Simboli logici dellinverter: (a) standard de facto (b) standard IEEE
(c) con connessione esplicita alle alimentazioni.
dingresso, mentre generano unuscita alta in corrispondenza ad un valore basso
di ingresso. La funzione logica realizzata dunque linversione (NOT), funzione
propria dellinverter.
Nel seguito assoceremo in generale il livello elettrico alto (anche detto H)
al livello logico 1, il livello basso (L) al livello logico 0. Tale associazione, detta
logica positiva, usuale ma non obbligatoria. Ci sono casi in cui conviene associare L alluno logico e H allo zero logico. In questo caso si parler di logica
negata.
E sempre possibile rappresentare una porta logica mediante lo schema elettrico che realizza la funzione logica, ma diventa molto difficile progettare e analizzare il circuito. Nellelettronica circuitale si preferisce dunque attuare una rappresentazione di livello pi alto, astraendo dalla realizzazione circuitale. Esistono
diversi standard di disegno delle porte logiche, tra cui uno definito dallIEEE,
che per non ha avuto molta fortuna tra i progettisti. Noi utilizzeremo lo stile
di disegno pi diffuso, anche se mai standardizzato, in cui linverter rappresentato come in figura 7.1a. La figura 7.1b rappresenta il simbolo IEEE mentre
in 7.1c sono esplicitati i terminali di alimentazione della porta, generalmente
omessi negli schemi dei circuiti digitali ma fondamentali per il funzionamento
del dispositivo.

7.1.1

Parametri elettrici statici delle porte logiche

Il circuito interno delle porte logiche (anche dellinverter) generalmente pi


complesso di quelli visti nel capitolo sui transistori in commutazione. Studieremo in seguito la realizzazione circuitale di alcune porte logiche. Prima per
necessario concentrarsi sui parametri statici di ingresso e uscita di questi dispositivi, che analizzeremo astraendo dalla realizzazione circuitale. Abbiamo appena
parlato di tensioni di ingresso e di uscita alte o basse. Occorre per una definizione pi precisa, che indichi il campo di tensioni ammissibili per lingresso
di una porta logica e di quelle attese alluscita della porta stessa.
Utilizziamo di nuovo linverter come caso di studio e realizziamo un esperimento che ci permetta di capire esattamente i termini del problema. Alimentiamo linverter alla tensione nominale prevista dal data-sheet (VAL ) e poniamo in
ingresso un generatore di tensione variabile. Colleghiamo alluscita della porta
un altro inverter identico, al fine di simulare la condizione di uso normale, in
cui ogni porta logica pilota almeno unaltra porta dello stesso tipo (figura 7.2a).
Facciamo variare la tensione di ingresso nel campo tra 0 V e VAL . In corrispon-

255

denza di ogni valore della tensione di ingresso, riportiamo su un grafico il valore


di tensione letto sulluscita della porta.
VAL

Vu
Vi
(a)
Vu

Vi
(b)
Figura 7.2: a) Circuito di prova dellinverter. b) Transcaratteristica.
Una possibile caratteristica Vi /Vu dellinverter reale riportata in figura
7.2b. La caratteristica disegnata quella ideale di un inverter in tecnologia
CMOS e la ritroveremo pi avanti. Nella figura si nota chiaramente lesistenza
di un ampio intervallo di tensioni di ingresso che produce una tensione duscita
prossima a quella di alimentazione e di un secondo campo di tensioni di ingresso
che produce una tensione duscita prossima a 0 V. Questi due campi sono separati da una zona di transizione in cui si ha il cambiamento di stato della porta.
Se ripetessimo il nostro esperimento con porte dello stesso tipo, oppure con la
stessa porta ma variando la temperatura, il carico o la tensione di alimentazione,
otterremmo caratteristiche simili ma non perfettamente sovrapponibili.
Tensioni di ingresso e uscita
I costruttori delle porte logiche, tenendo conto della variabilit dei processi di
produzione, del campo di temperatura di funzionamento, dei limiti di carico
ammissibile e delle caratteristiche circuitali delle porte logiche, definiscono i
campi di tensione di ingresso che in ogni caso sono interpretati dal dispositivo
come livello di tensione basso o alto.
Nel grafico 7.3 si possono notare alcuni livelli di tensione di ingresso particolarmente significativi:
VIL la massima tensione di ingresso che il costruttore garantisce sia
interpretata dal dispositivo come livello basso (L). Perci le tensioni di
livello basso sono comprese tra 0 V e VIL .
256

Vu

Livello L

Livello H
Vi
VIL

VIH

VAL

Figura 7.3: Campi per le tensioni logiche di ingresso basse e alte.


VIH la minima tensione di ingresso che il costruttore garantisce sia
interpretata dal dispositivo come livello alto (H). Perci le tensioni di
livello alto sono comprese tra VIH e VAL .
Generalmente il livello elettrico L associato al livello logico 0, mentre il
livello H associato alluno logico. Questa associazione, detta logica positiva,
la pi utilizzata ma non lunica possibile. In alcuni casi opportuno associare
luno logico al livello elettrico L e lo zero al livello H. Si parla allora di logica
negativa.
Le tensioni che abbiamo individuato rappresentano i limiti di un intervallo
di valori. In molti testi vengono presentate definizioni formali di VIL e VIH come
punti a derivata unitaria delle funzioni che descrivono la transcaratteristica della
porta logica, ma esse non vanno tenute in considerazione allatto pratico. Per i
progetti sono da utilizzare i parametri ricavati statisticamente dal costruttore
della porta logica in un intervallo di temperature diverse e condizioni di carico
variabili. Essi sono dichiarati sul data-sheet della porta.
Abbiamo definito i parametri relativi allingresso, ma occorre caratterizzare
allo stesso modo luscita. Dobbiamo per notare che la tensione duscita non
pu essere definita separatamente dalle condizioni di carico. E evidente che nel
caso limite di cortocircuito a 0 V delluscita, non potr aspettarmi una tensione
duscita diversa da 0 V anche nel caso di uscita alta. Dobbiamo quindi legare
i valori di tensione possibili per uscita alta o bassa alla corrente che la porta
in grado di fornire. Di conseguenza i parametri di uscita sono definiti come:
VOL : massima tensione di uscita corrispondente a livello logico basso (la
minima si assume pari a 0 V) quando la corrente in uscita dalla porta sia
inferiore a un valore massimo chiamato IOL ;
VOH : minima tensione di uscita corrispondente a livello logico alto (la
massima si assume pari a VAL ) quando la corrente in uscita dalla porta
sia inferiore a un valore massimo chiamato IOH .
Le correnti duscita dipendono dal carico collegato alla porta. I costruttori forniscono i valori della tensione duscita in condizioni di carico considerate standard
per il tipo di circuito in esame e non raro il caso in cui esistano diversi valori dei
parametri relativi a correnti diverse. Vedremo che questo vero in particolare
per le porte CMOS.
257

II

IO

VI

VO

Figura 7.4: Definizione delle grandezze elettriche su una porta logica.


Correnti di ingresso e uscita
Nel caso standard in cui una porta logica pilota altre porte ad essa compatibili,
ovvio che il carico presente sulluscita della porta costituito dalle correnti
che scorrono nellingresso delle porte pilotate. E quindi necessario specificare
per ogni porta logica non solo qual il campo di tensioni ammesse in ingresso
per i due livelli logici, ma anche quale corrente assorba la porta in funzione del
livello logico presente sullingresso.
Mentre non ci sono dubbi sulla misura delle tensioni di ingresso e uscita, che
sono sempre riferite al potenziale di riferimento del sistema (i famosi 0 V), occorre prestare attenzione alla convenzione usata per le correnti. Sia per lingresso
sia per luscita delle porte logiche si utilizza la convenzione degli utilizzatori: cosiderata cio positiva una corrente entrante nel terminale della porta,
indipendentemente dalla funzione svolta.
La convenzione e le grandezze elettriche sono riportate in figura 7.4.
Le definizioni delle correnti di ingresso e uscita sono le seguenti:
IIL : massima corrente che la porta richiede in ingresso quando la tensione
di ingresso mantenuta a un valore compreso tra 0 V e VIL ;
IIH : massima corrente che la porta richiede in ingresso quando la tensione
di ingresso mantenuta a un valore compreso tra VIH e VAL ;
IOL : massima corrente che pu essere assorbita dalluscita della porta,
quando la porta genera un livello logico basso, affinch la tensione di uscita
sia garantita inferiore a VOL ;
IOH : massima corrente che luscita della porta pu fornire al carico, quando la porta genera un livello logico alto, affinch la tensione di uscita sia
garantita superiore a VOH .
Quale segno ci aspettiamo che abbiano le quattro correnti sopra elencate? Per
quanto riguarda le correnti di ingresso, nel caso di porte realizzate con transistor bipolari, possiamo ragionare in questo modo: se la porta non fosse collegata
a nulla, sullingresso dovremmo avere una tensione intermedia compresa tra i
limiti imposti dalle tensioni di alimentazione. Potremmo modellare lingresso
come una resistenza collegata a una certa tensione Veq . Per forzare lingresso a
un valore basso allora la corrente sar uscente dalla porta, mentre per portare lingresso a un valore alto bisogner fornire una corrente alla porta stessa.
Quindi IIL < 0 e IIH > 0. Le uscite dovranno essere in grado di gestire queste

258

correnti, quindi IOL > 0 e IOH < 0. Questo ragionamento confermato pensando alle semplici porte studiate nel capitolo sui transistor in commutazione.
Con transistor interdetto (uscita alta), luscita della porta equivalente ad una
resistenza (RC o RD a seconda del circuito) collegata a VAL , per cui, a meno
che il carico non sia in grado di forzare tensioni superiori a VAL , la porta potr
solo fornire correnti uscenti, quindi IIH > 0. Allo stesso modo, con transistor
in saturazione (livello basso), si ha un interruttore chiuso verso 0 V e la porta
potr solo assorbire corrente dal carico, quindi IOL > 0.
Nel caso di porte realizzate con dei MOSFET (ingresso sul gate), lingresso
non assorbe alcuna corrente, a meno di considerare i circuiti di protezione di cui
parleremo in seguito. La corrente reale sullingresso sar molto bassa e potr in
questo caso essere entrante o uscente dal dispositivo.

7.1.2

Compatibilit tra porte logiche

Una delle funzioni dei parametri elettrici statici stabilire se sia possibile o meno
collegare luscita di una porta logica allingresso di unaltra, cio se due porte
logiche sono tra loro compatibili. Come abbiamo visto, i parametri elettrici
che abbiamo studiato non rappresentano la tensione che troviamo realmente
sulluscita di una porta logica o la corrente effettivamente fornita o assorbita,
ma i valori limite di un intervallo. Dunque non sappiamo esattamente quale sia la
tensione presente nel circuito ma conosciamo i limiti che essa potr assumere in
condizioni fisiologiche. Per stabilire se due porte A e B possono essere collegate
tra loro, con luscita di A collegata allingresso di B, occorrer verificare che B
non rappresenti per A un carico troppo elevato e che le tensioni generate da A
a livello logico alto e basso siano correttamente interpretate da B.
In pratica occorrer verificare che:

|IIH,B | < |IOH,A |
|IIL,B | < |IOL,A |
per quanto riguarda le correnti. Relativamente alle tensioni, se le porte sono
alimentate con la stessa tensione VAL , dovr essere

VIH,B < VOH,A
VIL,B > VOL,A
In caso di tensioni di alimentazione diverse occorrer anche tenere conto degli
altri estremi degli intervalli: i valori di tensione possibili alluscita di A devono
essere tutti ammissibili dallingresso di B, cio rientrare nel campo di tensioni
valido per un valore alto o basso di ingresso.
In figura 7.5a evidenziata graficamente la relazione tra gli intervalli di
tensione duscita e di ingresso di due porte tra loro compatibili. In generale la
porta accetta in ingresso livelli di tensione leggermente pi ampi della tensione
di alimentazione. La connessione possibile se lintervallo di tensioni generabili
dalluscita (in verde) ricade completamente nel campo di tensioni ammissibili
per lingresso (in rosso).

7.1.3

Margini di rumore

bene che gli intervalli di tensione ammessi dallingresso siano pi ampi degli
intervalli generabili dalluscita. In questo modo non si avranno problemi an259

VAL + 0.3 V

VAL

VOH

VOH

Noise Margin H
VIH

VIH

VIL

VIL
VOL

Noise Margin L

VOL

0V

0.3 V
B

(a)

B
(b)

Figura 7.5: a) Rappresentazione grafica degli intervalli delle grandezze elettriche


di ingresso ed uscita di due porte interconnesse; b) Margini di rumore.
che se la connessione tra le due porte fosse disturbata, ad esempio per rumore
elettromagnetico sulla linea dati o cadute di tensione sulle linee di alimentazione. Le differenze VIL VOL e VOH VIH sono dette margini di rumore (noise
margin) rispettivamente a livello basso e livello alto. I margini di rumore sono
rappresentati graficamente in figura 7.5b.

7.1.4

Fan-out

Spesso luscita di una porta logica deve essere collegata a pi ingressi di porte, generalmente costruite con la stessa tecnologia. Si definisce fan-out di una
porta sia il numero di ingressi collegati alluscita di quella porta in un circuito
specifico, sia il numero massimo di ingressi di porte costruite con la stessa tecnologia collegabili alluscita rispettando i vincoli per la compatibilit dei livelli
di tensione e di corrente. Conoscendo il massimo fan-out della porta, diventa
immediato verificare se possibile o meno realizzare un circuito digitale.
Per calcolare il fan-out limite nel caso in cui gli ingressi da collegare abbiano tutti le stesse caratteristiche elettriche, sufficiente, una volta verificata la
compatibilit tra le tensioni di ingresso e uscita, calcolare la quantit:



IOH IOL




FO = min
;
IIH IIL

FO indica il massimo numero di ingressi collegabili alla singola uscita. Se il


numero di ingressi da collegare inferiore o uguale a FO , il circuito realizzabile,
altrimenti occorrer cambiare schema (ad esempio interponendo dei buffer).

260

7.1.5

Famiglie logiche

Anche se non abbiamo ancora studiato linterno delle porte logiche, abbiamo
visto che esse sono basate su transistor bipolari o a effetto di campo pilotati
in commutazione. Nel progetto delle porte logiche pratica comune separare
la porzione di circuito che realizza la particolare funzione logica dallinterfaccia
di ingresso e di uscita, cio dalla parte responsabile del collegamento ad altri
blocchi. In questo modo le caratteristiche elettriche statiche delle porte logiche
dipenderanno dalla tecnologia utilizzata mentre saranno quasi completamente
indipendenti dalla funzione logica svolta dalla porta.
Un insieme di circuiti logici che realizzano funzioni logiche diverse creati con
la stessa tecnologia e con caratteristiche statiche di ingresso/uscita comuni
detto famiglia logica.
Le prime famiglie logiche commercializzate erano basate su transistori bipolari. Sono state introdotte a partire dal 1962 (primo circuito logico integrato
prodotto commercialmente). Successivamente si sono rese disponibili porte logiche basate su MOSFET. Ogni famiglia logica contraddistinta da una sigla.
Le prime sono state: ECL (Emitter Coupled Logic), DTL (Diode Transistor Logic) e RTL (Resistor Transistor Logic). La RTL stata utilizzata per creare la
prima CPU basata su circuiti integrati (Computer di guida del razzo vettore
Apollo). La pi diffusa famiglia logica degli anni 60 e 70 per la famiglia TTL
(Transistor-Transistor Logic).
La verisone LS di questa famiglia logica (Low power Schottky), introdotta
nel 1976, rimasta per decenni lo standard di riferimento per le caratteristiche
elettriche statiche delle porte logiche. Ancora oggi in alcune occasioni si ragiona
in termini di carichi TTL-LS equivalenti. La tensione di alimentazione tipica
delle famiglie logiche bipolari di quegli anni era 5 V.
Per la famiglia logica TTL stata creata una serie di circuiti integrati la
cui sigla era caratterizzata da un prefisso comune: 74 (commerciale) oppure 54
(militare). A questo prefisso seguivano due o tre cifre indicanti la funzione logica
svolta dal circuito e la piedinatura. Ad esempio, il circuito 7400 conteneva 4
porte NAND a due ingressi, mentre il 7404 aveva sei inverter. Quando sono state
introdotte le famiglie logiche successive, si mantenuta la struttura ideata per
la TTL, realizzando circuiti funzionalmente e topologicamente compatibili. La
sigla dei nuovi circuiti conteneva sempre lo stesso prefisso numerico 74, seguito
da una o pi lettere indicanti la nuova famiglia logica, terminato infine dallo
stesso codice numerico gi usato per il corrispondente circuito TTL. Cos ad
esempio il sestuplo inverter in tecnologia LS siglato 74LS04. Il componente
pin-to-pin compatible con il 7404.
La prima famiglia logica a sfruttare la tecnologia CMOS stata la serie
4000, che non manteneva la compatibilit pin-to-pin con la serie TTL ed era
caratterizzata da consumi estremamente bassi, grande flessibilit nella tensione
di alimentazione (2 V - 18 V) e estrema lentezza nelle commutazioni.
La prima famiglia logica CMOS ad avere prestazioni dinamiche compatibili
con le tecnologie bipolari stata la famiglia HC (High speed CMOS), introdotta
nel 1982. La famiglia HC mantiene la compatibilit funzionale e topologica con
la TTL (es. 74HC04).
Nel corso degli anni la quantit di funzioni integrabili sullo stesso chip
cresciuta con una legge esponenziale (legge di Moore), quindi le funzioni semplici
svolte da un integrato della serie 74 non sono pi generalmente richieste: lintero
261

TTL-LS

VAL = (5.00 0.25) V

HC

VAL = 4.5 V

VIL
VIH

0.8 V
2.0 V

IIL 400.0 A
IIH
20.0 A

VIL
VIH

1.35 V
3.15 V

IIL
IIH

VOL

0.5 V

IOL

8.0 mA

VOH

2.7 V

IOH

0.4 mA

VOL
VOL
VOH
VOH

0.1 V
0.33 V
4.4 V
3.84 V

IOL
IOL
IOH
IOH

1 A
1 A

20.0 A
4.0 mA
20.0 A
4.0 mA

Tabella 7.1: Parametri elettrici principali delle famiglie logiche TTL-LS e


HCMOS.
sistema digitale viene integrato in un singolo circuito o in pochi circuiti con
svariati milioni di porte logiche. Spesso per quando si devono interfacciare
tra loro pi dispositivi servono delle porte sparse, magari un NOT o un singolo
NAND, per permettere di derivare un segnale non previsto (in inglese glue logic).
La tensione di alimentazione decisamente pi bassa dei 5 V storici e i consumi
per porta decisamente ridotti. Esistono perci circuiti integrati di dimensioni
estremamente ridotte che svolgono semplici funzioni logiche.
Nel seguito noi utilizzeremo alcune porte storiche, essenzialmente delle serie LS e HC, per svolgere qualche esercizio ed esperienza di laboratorio. Il motivo
lo stesso che ci ha spinto ad usare lLM741 come amplificatore operazionale: i
parametri parassiti sono chiaramente misurabili, la velocit non eccessiva, le
dimensioni sono tali da rendere agevole il montaggio di circuiti sperimentali in
laboratorio.
In tabella 7.1 sono riportate le caratteristiche elettriche statiche standard
delle porte LS e HC. Si noti che esistono porte speciali, ad esempio i bus driver con capacit di pilotaggio maggiore. Analizzando la tabella occorre prestare
attenzione ad una serie di particolarit: la tensione di alimentazione specificata per le porte HC di 4.5 V, diversa da quella delle porte LS. Le porte HC
funzionano con alimentazioni comprese tra 2 V e 6 V. Nei datasheet i parametri
sono specificati per 2 V, 4.5 V e 6 V. La corrente assorbita da un ingresso HC
piccolissima. Il datasheet specifica allora due condizioni duso: porta collegata
ad altre porte HC e porta collegata ad altri carichi che assorbono pi corrente.
Per questa ragione in tabella sono riportate due righe per ognuna delle tensioni
duscita, in funzione di una diversa corrente duscita.

7.1.6

Ingressi delle porte logiche

Analizziamo ora pi in dettaglio le caratteristiche di ingresso delle porte.


Oltre allingresso standard caratterizzato dalle tensioni VIL e VIH , esiste per
applicazioni particolari la possibilit di avere una isteresi nelle commutazioni.
Studieremo questo tipo di ingresso e parleremo poi dei circuiti di protezione
che sono sempre presenti sugli ingressi dei circuiti logici, indipendentemente dal
tipo e dalla tecnologia.

262

Ingresso Schmitt-trigger
Quando abbiamo trattato loperazionale come comparatore di tensione abbiamo
visto che lintroduzione di una isteresi migliora il comportamento del dispositivo
in presenza di rumore. Lingresso di una porta logica di fatto un comparatore
di tensione. Lingresso standard non ha isteresi, quindi se il segnale dingresso
affetto da rumore e ha un livello vicino alla tensione di commutazione della porta, lo stato logico letto dalla porta varier casualmente in funzione del
rumore. In una situazione normale in cui luscita e gli ingressi cui collegata
siano ragionevolmente vicini, la correttezza del livello logico letto dagli ingressi
garantita dal margine di rumore. Se per uscita e ingresso sono lontani, ad
esempio su schede diverse collegate da un cavo, possibile che il rumore sommato al segnale digitale sia cos alto da provocare la situazione sopra descritta
e portare a commutazioni spurie che possono pregiudicare il funzionamento del
sistema.
Per ovviare a questi problemi sono state introdotte porte con ingressi dotati
di isteresi. Tali porte sono molto pi immuni al rumore delle porte standard.
Lingresso con isteresi viene comunemente chiamato Schmitt-trigger.
Vu

Vi
Figura 7.6: Caratteristica e simbolo di un inverter Schmitt-trigger.
In figura 7.6 riportata la caratteristica ingresso uscita tipica di un inverter
con ingresso a trigger di Schmitt, assieme al simbolo di questo dispositivo.

R
C

Figura 7.7: Multivibratore astabile con inverter Schmitt-trigger.


Oltre al caso di segnali con molto rumore sovrapposto, questi dispositivi sono
usati quando la transizione tra livelli di tensione dingresso avviene in modo
estremamente lento, situazione che pu creare commutazioni spurie in porte
normali anche in assenza di molto rumore. Vengono inoltre usati per creare
generatori donda quadra, in modo analogo al multivibratore astabile basato su
263

operazionale che abbiamo visto in precedenza. Il circuito riportato in figura


7.7. un utile esercizio il calcolo della frequenza di oscillazione di questo circuito
a partire dalle caratteristiche della porta. Utilizzare il datasheet del 74HC14.
Protezione degli ingressi
VAL

D1
R

D2

Figura 7.8: Circuito di protezione sullingresso di un circuito integrato.


Allinterno di tutti i piedini di ingresso dei circuiti integrati digitali (e anche di molti circuiti integrati analogici) sono presenti dei circuiti di protezione,
studiati per intervenire in situazioni che mettono a rischio la vita del componente. La prima e pi pericolosa situazione si incontra nella fase di produzione
e stoccaggio del componente, fino alla sua saldatura sul circuito stampato,
costituita dalle cariche elettrostatiche che si possono accumulare sullingresso
quando il componente viene trasportato, maneggiato o immagazzinato. Lingresso infatti collegato ad un nodo di alta impedenza, su cui anche un modesto quantitativo di cariche elettrostatiche pu provocare un grosso aumento di
potenziale. Ci in particolare vero per i componenti CMOS in cui lingresso
sul gate di uno o pi MOSFET di piccole dimensioni. In questo caso il nodo
dingresso un condensatore molto piccolo e, dato lo spessore ridotto dellossido
di gate, il campo elettrico nel dispositivo pu assumere valori pericolosi anche
per pochi volt di differenza di potenziale. Quando il dispositivo montato nel
circuito finale le protezioni intervengono se il segnale dingresso supera i limiti
definiti dalle tensioni di alimentazione.
Il circuito di protezione pi diffuso mostrato in figura 7.8. La resistenza
R di basso valore per non limitare la velocit della commutazione del segnale
dingresso. I due diodi D1 e D2 sono detti diodi di clamp: nel funzionamento
normale sono polarizzati inversamente e non intervengono nel funzionamento
del circuito (eccetto per le piccole correnti di perdita). Quando per il potenziale presente sullingresso esce dai limiti definiti dalle tensioni di alimentazione,
uno dei diodi entra in conduzione e limita in tal modo lescursione della tensione dingresso. Prima del montaggio del componente nel circuito i terminali di
alimentazione non sono collegati a componenti esterni ma i diodi intervengono
in caso di accumulo di cariche sullingresso, che caratterizzato da una modesta
capacit parassita, inserendo in parallelo a questultima la capacit legata alla
porzione di alimentazione, di area molto pi grande. Se la tensione cresce a suffi264

cienza, il circuito pu essere alimentato dalle cariche accumulate. In questo caso


le cariche vengono dissipate dalle componenti resistive (canali dei MOSFET)
del dispositivo.

7.1.7

Uscite delle porte logiche

Sono possibili diverse configurazioni delluscita di una porta logica: totem-pole,


tri-state e open-collector/open-drain. Esse sono caratterizzate da diverse capacit di pilotaggio e stati logici generabili. Infatti, mentre le uscite totem-pole
possono generare solo livelli elettrici H e L, le altre tipologie permettono un
terzo stato, detto Z, in cui luscita presenta unalta impedenza e non in grado
di definire il livello elettrico della linea cui collegata.
VAL

VAL

Vu

Vu

Vu

OE

*
OE
(a)

(b)

(c)

Figura 7.9: Modelli circuitali semplificati e simboli circuitali delle uscite totempole (a) tri-state (b) e open-collector/open-drain (c).
Il modello circuitale semplificato di ogni configurazione ed il simbolo che la
identifica in uno schema elettrico sono riportati in figura 7.9.
Uscita Totem-pole
Luscita normale detta totem-pole. A seconda dello stato della porta questa
uscita genera un livello elettrico H o L. Il modello pi semplice di questa uscita
costituito da due interruttori in controfase, uno collegato tra luscita e 0 V,
laltro tra uscita e VAL . Il nome totem-pole (Il palo del totem degli Indiani
dAmerica) deriva dalla struttura interna delle porte TTL, in cui, sulluscita, a
partire dallalimentazione, si trovavano in serie una resistenza, un transistor, un
diodo e un secondo transistor, questultimo con lemettitore a 0 V (si veda pi
oltre, figura 7.11). Nello schema il disegno delluscita assomigliava (con un po
di fantasia) al totem, con le varie figure sedute una sullaltra.

265

IN

OE

OUT

L
H
L
H

L
L
H
H

Z
Z
H
L

Tabella 7.2: Tavola di verit dellinverter con uscita tri-state. Si osservi che
quando lingresso Output Enable attivo il comportamento della porta quello
usuale, mentre quando non attivo luscita disabilitata e si trova nello stato
ad alta impedenza a prescindere dallingresso.
Uscita tri-state
Quando una porta logica deve pilotare una linea di una connessione a bus, come
nel caso di un registro collegato ad una linea dati di una cpu, necessario che
solo una uscita tra le molte collegate in parallelo sia abilitata in ogni istante
di tempo. In caso contrario si otterrebbero delle condizioni anomale quando
due uscite dovessero cercare di forzare un diverso livello elettrico sulla linea.
Si utilizzano allora porte con unuscita particolare, detta tri-sate (o 3-state,
three-state o altro ancora a seconda del produttore).
Questa uscita pu essere abilitata o disabilitata in funzione del valore logico
presente su un ingresso dedicato chiamato Output Enable, o OE (figura 7.9b). Se
OE attivo, la porta funziona come una porta totem-pole. Se invece OE non
attivo, la porta viene disabilitata e presenta in uscita unimpedenza molto
alta. Concettualmente OE agisce su un interruttore posto in serie alluscita
della porta (lo schema elettrico pu in realt essere molto diverso da questa
semplificazione).
Ci aumenta il numero di possibili stati delluscita rispetto alla totem-pole:
infatti si hanno 3 stati simboleggiati da L, H e Z.
La tabella 7.2 mostra la tavola della verit per un inverter con uscita tri-state.
Nelle connessioni al bus dati di un microprocessore il segnale OE ricavato
a partire dal valore presente sul bus indirizzi mediante un decodificatore. Spesso
il segnale OE attivo a livello basso (OE).
Uscita open-collector (open-drain)
In alcuni casi esiste lesigenza di avere pi dispositivi che possano attivare la
stessa linea, senza che ci sia un supervisore che abiliti a turno le uscite corrispondenti. il caso ad esempio di una linea di interrupt condivisa di un microprocessore, oppure dei segnali di controllo del bus PCI. In alcune situazioni,
durante la produzione del sistema non noto il numero di dispositivi presenti
sulla linea, ad esempio nel caso del bus PCI incluso in un PC. Il numero effettivo
di schede presenti sul bus viene deciso dallutente del sistema, quindi ogni linea
potr avere una o pi porte che in determinate condizioni dovr essere in grado
di forzare un valore di tensione sulla linea stessa.
In situazioni del genere si usano delle porte dotate di unuscita speciale,
detta open-collector se la tecnologia di costruzione bipolare, open-drain nel
caso di MOS.

266

Le porte open-drain possono solo forzare sulla linea il valore L oppure essere
sconnesse (Z). Comparandole con una porta totem-pole si vede che nelle porte
open-drain esiste solo linterruttore verso 0 V, mentre del tutto assente la
connessione a VAL .
Negli schemi elettrici queste porte sono di solito contrassegnate da un simbolo (pallino, asterisco, rombo) posto in prossimit delluscita, come ad esempio
in figura 7.9c.
Il fatto che la porta possa solo imporre un valore basso o essere in alta
impedenza implica che il valore alto sulla linea collegata alluscita sia generato
da un componente esterno. Questo componente consiste quasi sempre in una
resistenza collegata tra la linea e la tensione di alimentazione, detta resistenza di
pull-up. Quando la porta nello stato Z, la resistenza eleva la tensione sulla linea
a un valore prossimo alla tensione dalimentazione, riconosciuto come H dagli
ingressi. Quando la porta invece nello stato L, forza la linea ad un valore basso,
assorbendo la corrente che in questo caso attraversa la resistenza. Ovviamente
per dimensionare la resistenza occorre prestare attenzione alle correnti massime
di uscita della porta logica.
Alcune porte open-collector possono sopportare sulluscita tensioni decisamente pi elevate della propria tensione di alimentazione. Tali porte possono
essere sfruttate per interfacciare porte logiche a bassa tensione a circuiti logici ad alta tensione. Ad esempio i controllori logici programmabili industriali
utilizzano ingressi a 12 V o 24 V, non compatibili con le logiche standard a 5 V.
Limpiego pi diffuso per questo tipo di porte per nella configurazione
detta wired-OR, in cui diverse uscite open-drain pilotano la stessa linea, come
in figura 7.10.
VAL
Rpu
A

Figura 7.10: Connessione wired-OR.


In riferimento allo schema della figura 7.10, se le uscite A e B sono in stato di
alta impedenza Z, il livello elettrico della linea U sar H, a causa della presenza
di Rpu . Se invece almeno una delle porte forza uno stato L, il livello presente
sulla linea sar L.
Di fatto la connessione di due o pi uscite open-collector sulla stessa linea
porta alla formazione di una funzione logica cablata, la cui tabella di verit
riportata in tabella 7.3.
Per questo motivo la configurazione viene chiamata wired-OR. Si potrebbe
obiettare che, utilizzando la convenzione standard che associa il livello elettrico
H alluno logico, al pi si potrebbe parlare di AND. Il nome deriva dal fatto
267

Z
L
Z
L

Z
Z
L
L

H
L
L
L

Tabella 7.3: Tavola di verit della connessione wired-OR rappresentata in figura


7.10.
VAL

R4
R1

R2

T3
In

T2

T1

D1
Out

D2

T4
R3

Figura 7.11: Schema circuitale di un inverter della famiglia TTL.


che le porte open-collector possono solo forzare uno stato L in uscita o essere
sconnesse. Sono dunque considerate attive in corrispondenza del livello elettrico
L e quindi questo stato che viene associato alluno logico.

7.2

Cenni sulla famiglia logica TTL

Come gi accennato, le famiglie logiche basate su transistor bipolari non sono


quasi pi utilizzate al giorno doggi. Vi sono applicazioni in cui si usano circuiti
ibridi con ingresso MOS e uscita bipolare, detti BiCMOS. In particolare questa
soluzione viene adottata in tecnologia SiGe per alta frequenza ed al di fuori
degli scopi di questa trattazione.
Accenniamo solo per motivi storici alla struttura interna di una porta TTL.
Lo schema equivalente di un inverter TTL riportato in figura 7.11.

268

Considerando lingresso a 0 V, il transistor T1 in saturazione: questo perch la base collegata a VAL tramite R1 , lemettitore a 0 V e la tensione di
collettore non pu superare circa 1.2 V, pari alla somma delle VBE di T2 e T4 ;
inoltre T1 non pu aspirare una corrente significativa dal collettore per come
esso collegato alla base di T2 . T2 risulta quindi interdetto, come pure T4 . T3
conduce portando luscita a un livello alto, seppure pi basso della tensione di
alimentazione.
Se invece consideriamo lingresoo alto (VAL ), T1 si trover in regione attiva
inversa, in quanto la tensione di emettitore decisamente pi alta di quella di
collettore (sempre intorno a 1.2 V come nel caso precedente). Sar quindi in
grado di iniettare corrente in T2 che entrer in saturazione, seguito da T4 . T3
interdetto, anche grazie alla presenza del diodo D1 . Di conseguenza luscita
sar pari alla VCESAT di T4 , cio bassa.
Il diodo D2 funge da protezione per lingresso (diodo di clamp).
Un limite alla velocit di questo circuito dato dal fatto che i transistor durante la commutazione del circuito devono passare da saturazione a interdizione.
Un notevole miglioramento della velocit o del consumo della porta venuto
rispettivamente dalle famiglie S e LS in cui gli elementi attivi sono stati rimpiazzati da transistor Schottky (cio da dispositivi accoppiati a diodi Schottky
posti tra base e collettore per evitare la saturazione del transistor, come visto
nel capitolo sui transistor in commutazione).
La porta NAND in tecnologia TTL molto simile allinverter. Si sostituisce
T1 con un transistor multi-emettitore (cio un dispositivo con pi aree di emettitore associate alla stessa base). Ogni emettitore collegato a un ingresso della
porta. Se almeno un emettitore a livello basso, il transistor va in saturazione
e luscita alta. Solo nel caso in cui tutti gli emettitori siano a tensione alta,
luscita va a livello basso.

7.3

Porte CMOS

Esistono diversi modi di realizzare porte logiche in tecnologia CMOS. Le porte


standard utilizzano una topologia detta logica statica complementare in cui
ogni funzione viene realizzata con una serie di pMOS, detti di pull-up, responsabili di portare a livello alto luscita della porta e con altrettanti nMOS, detti di
pull-down, responsabili di portare luscita a livello basso. Esistono diverse alternative, cui accenneremo nel seguito, chiamate logica nMOS-like, logica dinamica,
e logica a transmission gate.

7.3.1

Logica statica complementare

Per quanto riguarda questa tecnica per realizzare circuiti logici, ci occuperemo
dapprima di studiare a fondo la porta pi semplice, linverter, poi aggiungeremo transistor per ottenere circuiti in grado di realizzare funzioni logiche pi
complesse.
Inverter
La realizzazione di un inverter in logica CMOS statica complementare molto
intuitiva. Consideriamo inizialmente che la porta che vogliamo costruire deve

269

avere unuscita totem-pole. Questo significa avere due interruttori che collegano
luscita rispettivamente alla tensione di alimentazione e a 0 V, come in figura
7.9a.
VAL
M2

In

Out
M1

Figura 7.12: Schema circuitale di un inverter CMOS.


I due interruttori devono chiudersi in controfase. Quello che collega luscita
a 0 V dovr attivarsi quando lingresso sia a un valore alto. evidente che un
transistor nMOS, collegato col gate sullingresso, source a 0 V e drain sulluscita, realizza la funzione richiesta. Occorre ora un secondo interruttore posto
tra ingresso, VAL e uscita che si attivi quando lingresso basso. altrettanto
semplice verificare che tale interruttore pu essere realizzato con un pMOS collegato col gate sullingresso, il source a VAL e il drain sulluscita. La porta che
abbiamo costruito visibile in figura 7.12.
Analizziamo pi in dettaglio lo schema. Lingresso collegato ai due gate
di M1 e M2 . Il circuito che pilota la porta vede dunque un carico capacitivo e
deve fornire corrente solo durante le commutazioni. Se consideriamo allora un
sistema costruito tutto con porte realizzate con questa tecnica, possiamo notare
che il circuito consumer molto poco in condizioni statiche, cio in assenza di
commutazioni degli ingressi, mentre si avr assorbimento di corrente significativo durante i cambiamenti di stato. In caso di porte collegate a carico resistivo
si avr invece ovviamente passaggio di corrente nei MOSFET anche in condizioni statiche. Queste considerazioni e quanto studieremo nel resto del capitolo
sono vere per dispositivi di dimensioni non troppo piccole. I recenti processi che
permettono di realizzare transistor di dimensioni molto inferiori al micron necessitano di modelli del MOSFET diversi da quelli classici e il comportamento
della porta molto diverso dallideale.
Ma qual il legame tra le dimensioni dei transistor e le caratteristiche della
porta? Per scoprirlo analizziamo la transcaratteristica statica: imponiamo sullingresso una tensione continua Vi e studiamo il comportamento della porta
in risposta a variazioni della tensione di ingresso nel campo compreso tra 0 V
e VAL , considerando linverter non caricato o collegato a unaltra porta nella
stessa tecnologia (carico capacitivo).
La transcaratteristica della porta disegnata in figura 7.13.
Si possono identificare 5 zone distinte di funzionamento:
1. Quando Vi compresa tra 0 V e la tensione di soglia di M1 , che chiameremo
VT n , M1 interdetto (VGS < VT n ), mentre M2 in zona resistiva. Questo
270

Vu

5
Vi

Figura 7.13: Transcaratteristica dellinverter CMOS.


perch la tensione VGS di M2 negativa e tale da portarlo in conduzione,
mentre, essendo M1 interdetto e non essendoci carico resistivo sulluscita,
la caduta di tensione tra source e drain di M2 nulla.
2. Quando Vi compresa tra VT n e una tensione limite che chiameremo
Vinv , M1 in zona di saturazione, in quanto il termine VGS VT n piccolo
mentre VDS elevato, essendo M2 fortemente in conduzione. M2 dalla zona
resistiva tende a passare alla zona quadratica di funzionamento (triodo),
2
dal momento che il termine VDS
/2 inizia a non essere pi trascurabile.
3. Quando Vi = Vinv si ha la cosiddetta zona di inversione. Questa zona ha
unampiezza ridotta, tanto che, se per i MOSFET si utilizza il modello
che trascura la modulazione di lunghezza di canale, si riduce a un singolo
punto. Nella realt lampiezza della zona dipende dai parametri dei transistor ma comunque tale per cui una piccola variazione della tensione
di ingresso provoca una grossa variazione della tensione duscita. In altre
parole, nella zona di inversione la porta si comporta come un amplificatore invertente con guadagno elevato (almeno per transistor non troppo
piccoli). Nella zona di inversione sia M1 sia M2 sono in saturazione di
canale.
4. Quando Vi compresa tra Vinv e VAL + VT p M1 in zona lineare e M2 in
zona di saturazione di canale; si ha un comportamento simmetrico rispetto
alla zona 2.
5. Superando VAL + VT p , M2 si interdice ed M1 in zona resistiva; il comportamento simmetrico rispetto alla zona 1.
Da questa analisi risulta evidente che il comportamento della porta dipende
essenzialmente da dove posizionata la zona di inversione (zona 3 in figura 7.13).
Come abbiamo visto in questa zona luscita commuta molto rapidamente da un
valore alto, prossimo a VAL , a un valore basso, prossimo a 0 V. Spostando la
tensione di inversione si modificano i valori di VIL e VIH della porta.
Abbiamo gi notato che in zona 3 entrambi i transistor sono in saturazione
di canale, si comportano cio da generatori di corrente. Poich assumiamo che
non ci siano carichi resistivi e poich il drain di M1 in serie al drain di M2 ,
questa condizione pu esistere solo se i due generatori di corrente generano due
correnti identiche.
271

Possiamo allora eguagliare le ID di M1 e di M2 ottenendo:


n COX

Wp
Wn
(Vi VT n )2 = p COX
(Vi VAL VT p )2
Ln
Lp

Questa uguaglianza pu essere verificata per un unico valore di tensione di


ingresso, che chiamiamo Vinv o tensione di inversione. Se avessimo tenuto conto
del parametro avremmo ottenuto unespressione pi complessa che ammetteva
soluzione per un intervallo di valori di tensione dingresso, ma i risultati della
analisi semplificata sono pi che sufficienti per i nostri scopi.
Si nota che il valore della tensione dinversione dipende da alcuni parametri tecnologici (n e p , mobilit di elettroni e lacune, VT n e VT p , tensioni di
soglia dei transistor) e da alcuni parametri modificabili dal progettista (Wn e
Wp , larghezza dei canali dei transistor, Ln e Lp , lunghezza dei canali dei transistor), oltre che dalla tensione di alimentazione. Questo significa che agendo ad
esempio sulla larghezza di canale possibile modificare il valore della tensione
di inversione. dunque possibile progettare Vinv a seconda delle esigenze dei
circuiti di pilotaggio della porta.
Un risultato particolarmente interessante si ottiene ponendo:
n COX

Wn
Wp
= p COX
Ln
Lp

In questo caso lespressione si semplifica in:


(Vinv VT n )2 = (Vinv VAL VT p )2

Eliminando i quadrati (attenzione al segno!) si ha infine:


Vinv VT n = VAL Vinv + VT p = 2Vinv = VAL + VT n + VT p
Se poi, come si soliti fare, si ottimizza il processo in modo che VT n = VT p ,
si ha:
VAL
2
Questo risultato importante, in quanto il posizionamento della tensione
di inversione a met della tensione di alimentazione rappresenta una situazione
ottimale in assenza di esigenze particolari (compatibilit con porte diverse).
Infatti questo permette di massimizzare i margini di rumore in quanto abbiamo
visto che la tensione di uscita molto vicina a VAL per il livello alto e a 0 V per
il livello basso. Porre Vinv a met strada tra questi valori significa porre anche
VIL e VIH (che tengono anche conto delle tolleranze di processo) in posizioni
simmetriche rispetto a met alimentazione e il pi distante possibile dai valori
di VOH e VOL . In pi, una variazione della tensione di alimentazione comporter
un adattamento automatico dei valori delle soglie.
Si noti che la condizione imposta da:
Vinv =

Wp
Wn
= p
Ln
Lp

272

permette ancora dei gradi di libert, che possono essere sfruttati per definire
la capacit di pilotaggio della porta. Se questa interna ad un circuito integrato e deve pilotare poche porte di piccole dimensioni, allora si adotteranno i
minimi valori ammessi dal processo per le dimensioni dei transistor, se invece la
porta deve pilotare un carico esterno, i transistor saranno progettati per avere
una bassa resistenza duscita e unalta capacit di pilotaggio, a scapito delle
dimensioni.
NAND e NOR
Abbiamo visto come si realizzi un inverter in logica statica complementare. Per
poter sintetizzare qualunque funzione logica, abbiamo per bisogno di costruire
una porta NAND o NOR.
Nellanalisi dellinverter abbiamo notato come il transistor NMOS collegato
tra uscita e 0 V sia utilizzato per fornire il valore basso in uscita, mentre il PMOS
sia attivo quando luscita debba assumere un valore alto. possibile estendere
questa funzionalit osservando che per realizzare una qualunque funzione logica
occorre una rete di NMOS che si attivi quando la funzione logica deve fornire
unuscita bassa e una rete di PMOS attiva per valori alti di uscita.
Proviamo a costruire questa rete nel caso semplice di una porta NOR a due
ingressi (A e B). Luscita della porta deve essere bassa se almeno uno degli
ingressi alto. Questa funzione si ottiene facilmente collegando due NMOS con
il canale in parallelo tra uscita e 0 V, con i gate collegati rispettivamente a A e
B. Luscita deve essere bassa se e solo se entrambi gli ingressi sono bassi. Allora
la rete di PMOS deve creare un percorso a bassa resistenza tra uscita e VAL solo
quando entrambi gli ingressi sono bassi. Questo si ottiene inserendo due PMOS
con i gate collegati rispettivamente a A e B e i canali in serie tra uscita e VAL .
In figura 7.14 possibile vedere lo schema risultante.
VAL
M4
B
M2
A
Out
M1
A

M3
B
A

H
H
L
L

H
L
H
L

L
L
L
H

Figura 7.14: Schema di un NOR a due ingressi.

273

Lo schema di una porta NAND a due ingressi si costruisce nello stesso modo, ma i ruoli della rete di NMOS e di PMOS sono invertiti. Infatti, essendo
necessario avere un valore basso in uscita solo in corrispondenza di un valore
alto di entrambi gli ingressi, i canali dei due transistor NMOS saranno collegati
in serie tra uscita e tensione di riferimento, mentre i canali dei transistor PMOS
saranno connessi in parallelo tra uscita e alimentazione essendo necessario un
valore alto in uscita in corrispondenza di almeno un valore basso in ingresso.
Lo schema risultante per la porta NAND riportato in figura 7.15.
VAL
M2
A

M4
B
U
M3

B
M1
A
A

H
H
L
L

H
L
H
L

L
H
H
H

Figura 7.15: Schema di una porta NAND a due ingressi.


Lanalisi delle caratteristiche elettriche statiche e il dimensionamento dei
parametri dei transistor di queste porte sono leggermente pi complicati del
caso dellinverter e sono lasciati ai corsi successivi.
Lestensione degli schemi visti sopra a porte NAND e NOR a pi di due
ingressi immediata: basta inserire per ogni ingresso un transistor NMOS e un
transistor PMOS collegando i canali in serie o in parallelo nello stesso modo
visto per i primi due: un NOR a tre ingressi vedr quindi tre NMOS in parallelo
e tre PMOS in serie.
Porte logiche complesse
Abbiamo visto finora come realizzare tre tipi di porta: inverter, NAND e NOR.
Tutte queste porte sono di tipo invertente. Questa una caratteristica generale:
una porta non invertente, ad esempio un AND, non si pu sintetizzare direttamente in logica statica complementare ma dovr essere realizzata come un
NAND seguito da un inverter o un NOR ai cui ingressi siano collegati due inverter. Il motivo semplice: un NMOS conduce quando il suo ingresso a livello
alto e, se altri elementi in serie non interrompono il circuito, pu solo portare a
un cammino a bassa resistivit tra uscita e tensione di riferimento, producendo

274

un livello basso in uscita. La situazione duale per il PMOS (un livello basso
di ingresso al pi produce un livello alto duscita).
Esistono equazioni logiche pi complesse che sono sintetizzabili direttamente come porte logiche statiche complementari. Queste equazioni devono essere
esprimibili in una forma detta AOI, per And-Or-Invert. Luscita deve cio essere
espressa come la negazione di una serie di AND e OR degli ingressi affermati,
ad esempio:
U = (A + B) (C + D)

Le porte NAND e NOR sono un caso semplice di questa categoria.


Per la sintesi delle altre porte AOI, basta seguire una semplice regola derivata
dalla costruzione di NAND e NOR. Occorre progettare due reti pilotate dagli
ingressi, una di NMOS che servono a generare un livello basso in uscita e una
di PMOS che servono a portare luscita alla tensione di alimentazione. Le due
reti sono duali, nel senso che per ogni configurazione dellingresso una e una
sola delle due reti deve essere attiva (cio collegare luscita al rispettivo ramo
di alimentazione.
Per quanto riguarda la rete di NMOS, si analizza lequazione da realizzare e
per ogni ingresso si inserisce un transistor. I canali dei transistor devono essere
collegati:
in serie, in corrispondenza di un prodotto (AND);
in parallelo, in corrispondenza di una somma (OR).
Un estremo della rete cos disegnata deve essere collegato alluscita, laltro al
riferimento. La rete di NMOS si chiama rete di pull-down.
La rete di PMOS si disegna in modo duale: per ogni ingresso si inserisce un
transistor. I canali dei transistor devono essere collegati:
in parallelo, in corrispondenza di un prodotto (AND);
in serie, in corrispondenza di una somma (OR).
Un estremo della rete cos disegnata deve essere collegato alluscita, laltro alla
tensione di alimentazione. La rete di PMOS si chiama rete di pull-up.
Il circuito corrispondente allequazione desempio riportata sopr sar perci
composto da quattro NMOS e quattro PMOS, essendoci quattro termini in cui
compaiono gli ingressi. I due NMOS i cui gate sono collegati ad A e B saranno
posti con i canali in parallelo, essendo A e B in OR, cos come i due NMOS
collegati a C e D. Le due coppie devono poi essere collegate in serie, essendoci
un termine AND che lega tra loro i due OR.
La rete PMOS sar duale, con i PMOS collegati ad A e B in serie, cos come
quelli collegati a C e D. Le due coppie saranno in parallelo.
Il circuito risultante riportato in figura 7.16.
La tecnica per realizzare porte logiche con questo metodo detta AOI (And
Or Invert): essa permette di realizzare qualsiasi porta invertente, basata sulla
combinazione di AND e OR logici. Normalmente la parte di un integrato che
realizza la vera operazione logica sui segnali di ingresso seguita da un paio
di inverter con transistori di dimensioni maggiori che migliorano le capacit di
pilotaggio del componente.
275

VAL
M6
B

M8

D
M2

M4
C

U
M3
C

M7

D
M1

M5
B

Figura 7.16: Realizzazione AOI di U = (A + B) (C + D).

7.3.2

Logica nMOS-like

Il difetto principale della logica complementare consiste nella necessit di realizzare due reti logiche duali che forniscono separatamente i valori alto e basso
delluscita. Per realizzare ogni funzione logica sono necessarie sempre sia la rete
di pull-up che quella di pull-down. Questo fatto, per quanto i MOSFET occupino relativamente poca area di silicio, sconveniente perch si utilizza il doppio
dello spazio necessario a definire una funzione logica.
Per risparmiare spazio si pu pensare di realizzare una sola delle due funzioni
complementari e trovare un modo di fissare luscita al valore opposto quando la
logica implementata non sia attiva.
Questo metodo di lavoro era utilizzato agli albori della tecnologia MOS quando non si riusciva ad integrare in un solo chip transistor di tipo N e di tipo P.
Se ad esempio si utilizzavano solo nMOS, si realizzava la rete di pull-down per
collegare luscita a 0 V e si aggiungeva sulluscita una resistenza di pull-up, come
nella logica open-drain, per portare luscita della porta a livello alto quando la
rete di pull-down non era attiva.
La stessa tecnica si pu utilizzare anche nei circuiti CMOS, dove la resistenza viene sostituita da un pMOS, opportunamente dimensionato in modo da
garantire un livello logico corretto quando luscita della porta deve assumere
un valore basso, con il gate permanentemente collegato a 0 V. Ad esempio, la
funzione di figura 7.16 si realizza in logica nMOS-like con il circuito di figura
7.17.
Questa realizzazione pi compatta della logica complementare ma soffre
di un grosso problema che ne limita fortemente lutilizzo: quando luscita della
porta bassa scorre corrente da VAL a 0 V, si ha cio dissipazione di potenza non
solo nella commutazione ma anche in condizioni statiche. Si perde quindi uno

276

VAL
M2

U
M3
C

M7

D
M1

M5
B

Figura 7.17: Realizzazione di U = (A + B) (C + D) in logica nMOS-like.


deivantaggi della logica CMOS che consiste nel bassissimo consumo in assenza
di commutazioni.

7.3.3

Logica dinamica

In alcune applicazioni possibile utilizzare una tecnica simile alla nMOS-like


per ridurre lo spazio occupato dalle funzioni logiche, eliminando il problema del
consumo di corrente in condizioni statiche.
Un esempio si ha nei blocchi logici associati alle macchine a stati: si tratta di
blocchi di logica combinatoria le cui uscite non devono necessariamente essere
disponibili sempre, ma solo in corrispondenza del fronte attivo di un segnale di
campionamento (clock).
Le tipologie circuitali che abbiamo visto finora, logica complementare e
nMOS-like, sono dette statiche perch le uscite reagiscono sempre ai cambiamenti degli ingressi con ritardi dettati solo dalla velocit di propagazione, come
vedremo pi avanti. Le tipologie che studieremo adesso sono invece dette dinamiche in quanto le uscite saranno valide (cio il loro valore corrisponder a
quello della funzione logica realizzata applicata al valore degli ingressi) solo in
determinati istanti di tempo.
Per introdurre il discorso delle logiche dinamiche consideriamo il circuito gi
visto in figura 7.17. Il transistor M2 sempre abilitato ed il responsabile del
consumo statico di corrente della porta. Se proviamo a rimuovere il cortocircuito
sul gate e a collegarlo invece a un segnale , otteniamo un circuito in cui esiste
una rete di pull-down nMOS che realizza una certa funzione logica, pi un
unico transistor pMOS che pu, in certe condizioni ( = L e configurazione
degli ingressi tale da non attivare la rete di pull-down), portare luscita a livello
alto.
Supponiamo ora che luscita della porta sia alta e analizziamo che cosa succede se portiamo a livello alto. Il transistor M2 si disattiva. Che cosa succede
alluscita della porta? Dipende ovviamente dalla configurazione degli ingressi.

277

Se gli ingressi permangono in una configurazione tale da non attivare la rete di


pull-down, non vi alcun percorso a bassa impedenza tra luscita della porta e
i rami di alimentazione (supponendo che la porta abbia come carico solo gate
di transistor MOSFET).
Per capire che cosa succede dobbiamo allora introdurre degli elementi finora
non considerati: le capacit parassite associate ai transistor MOSFET. Luscita
della porta in effetti costituita dalle aree di drain di un certo numero di transistor ed collegata a uno o pi gate di transistor MOSFET. Ogni area di drain
e ogni gate presentano anche una capacit parassita rispetto al substrato. Possiamo quindi considerare che luscita sia associata ad un condensatore parassita
Cp , somma di tutte le capacit parassite sopra descritte.
Nella condizione che stiamo considerando, tale condensatore stato caricato
a VAL nel periodo di tempo in cui luscita era alta con basso. Non esistendo
percorsi di bassa impedenza verso i rami delle alimentazioni, il condensatore si
manterr carico per un certo periodo di tempo, mantenendo luscita a valore
alto.
Se invece dopo il passaggio di a valore alto la configurazione degli ingressi
cambia in modo da attivare la rete di pull-down, Cp viene scaricato e la porta
commuta a valore basso. Si noti che se la rete di pull-down si disattiva la porta
non ritorna a valore alto.
VAL
M2

U
I1
I2
In

rete di
pull-down
nMOS

Figura 7.18: Schema a blocchi di una porta in logica dinamica con solo pMOS
di precarica.

Precharge/Evaluation
possibile generalizzare quanto osservato sopra e ricavarne un modo di realizzare circuiti logici dinamici. Lo schema a blocchi di una rete dinamica del tipo
che abbiamo considerato visibile in figura 7.18.
Il funzionamento diviso in due fasi successive a seconda del valore di :
= L detta fase di precarica. Gli ingressi devono assumere valori tali da
non attivare la rete di pull-down. Qualunque rete in nMOS non attiva
278

se tutti gli ingressi sono a valore basso. Luscita viene precaricata a valore
alto.
= H detta fase di valutazione. Gli ingressi assumono il valore effettivo
per cui il blocco logico deve calcolare luscita. Se il valore assunto tale da
attivare la rete di pull-down, luscita si porter a livello basso, altrimenti
rimarr alta. Si noti che gli ingressi non possono variare ulteriormente fino
alla fase di precarica successiva (la porta pu avere solo una transizione
da H a L e non viceversa).
Possiamo notare che questa tecnica ha diversi problemi: il pi grave che
in fase di precarica luscita viene portata a livello alto, mentre gli ingressi devono essere a livello basso. Questo vuol dire che non possibile connettere
direttamente in cascata luscita allingresso di un altro blocco dello stesso tipo.
Se si devono mettere in cascata funzioni logiche dinamiche si pu agire in
diversi modi. Una possibilit alternare porte logiche basate su rete di nMOS di
pull-down e un pMOS di precarica con altre duali basate su una rete di pMOS
di pull-up e un nMOS di precarica. Per queste porte la precarica delluscita a
0 V e la fase di valutazione fa eventualmente commutare luscita a livello alto.
Gli ingressi in fase di precarica devono essere alti. Questa soluzione non ottima
nel senso che i pMOS sono pi lenti o pi grossi dei transistor nMOS.
VAL
M2

U
I1
I2

rete di
pull-down
nMOS

In

M1

Figura 7.19: Schema a blocchi di una porta in logica dinamica con pMOS di
precarica e nMOS di abilitazione.
Unaltra soluzione consiste nellaggiungere in serie alla rete di nMOS, verso
0 V, un ulteriore nMOS collegato allo stesso segnale di precarica , detto foot,
che disconnette la rete di pull-down in fase di precarica, ottenendo la struttura
di figura 7.19.

279

Domino Logic
Anche questa precauzione non sempre sufficiente a proteggere il circuito da
false commutazioni di porte di questo tipo connesse in cascata. Lo studio di
dettaglio delle tecniche usate fuori dagli scopi di questo corso, si pu tuttavia
accennare al fatto che se si aggiunge un inverter alluscita di una porta logica
del tipo di figura 7.19, si ottiene da un lato una porta logica NON invertente, in
grado di realizzare funzioni tipo AND o OR, dallaltro che nella fase di precarica
e allinizio della fase di valutazione luscita della porta a livello basso e quindi
compatibile con logiche dello stesso tipo. Questo accorgimento alla base della
struttura denominata domino logic, una delle pi utilizzate in pratica. Il nome
deriva dal fatto che, in caso di diversi livelli di logica in cascata, allinizio della
fase di valutazione il primo livello di logica eventualmente commuter, poi il
secondo, il terzo e cos via come nel caso di una serie di tessere del domino
disposte in verticale in riga.
Charge sharing
La logica dinamica soffre anche di altri problemi. Se ad esempio la rete di nMOS
quella di figura 7.17, si nota che i drain di M1 e M5 sono in parallelo e
formano un nodo intermedio che si trova in uno stato di alta impedenza in fase
di precarica se gli ingressi sono a livello basso. La tensione su questo nodo in
questo caso dipende da qual era il valore degli ingressi nella fase di valutazione
precedente. Se questo valore diverso dal livello alto e se nella fase di valutazione
successiva uno o entrambi gli ingressi C o D sono alti, mentre A e B sono bassi,
le capacit parassite delluscita e del nodo intermedio si vengono a trovare in
parallelo e quindi c tra loro un passaggio di carica e una variazione di tensione
delluscita. possibile che tale variazione sia sufficientemente alta da portare
ad una commutazione non voluta delluscita. Tale fenomeno si chiama charge
sharing. Per evitarlo occorre aggiungere dei pMOS di precarica su tutti i nodi
intermedi a meno che la loro capacit parassita sia molto pi piccola di quella
relativa alluscita.

7.3.4

Logica a Transmission Gate

Unaltra tecnica atta a realizzare funzioni logiche utilizza come elemento base
non un inverter ma un transmission gate (in seguito TG), che abbiamo studiato
nel capitolo precedente. Questa tecnica sfruttata in particolare nella realizzazione di circuiti logici programmabili, o FPGA (Field Programmable Gate
Array). Lelemento base realizzabile facilmente con una coppia di transmission
gate il multiplexer.
La funzione logica di un multiplexer quella di trasmettere alluscita U il
segnale binario A quando il segnale di selezione S alto, mentre sulluscita
compare il valore presente sul secondo ingresso B quando S basso. Il segnale
di controllo S il selettore del canale di ingresso e il circuito si comporta come
un deviatore elettronico a due vie.

S = 1 = U = A
U = AS +BS
S = 0 = U = B
Realizzare questa funzione in logica statica complementare richiede tre porte
NAND a due ingressi (o NOR a due ingressi) e un inverter, per un totale di 14
280

transistor. Risulta molto semplice verificare che la topologia di fig. 7.20 realizza
la stessa funzione, utilizzando solo 6 transistor (i quattro di figura pi due
necessari per ricavare il segnale S se solo S disponibile).
S

T G2

T G1

S
Figura 7.20: Realizzazione di un multiplexer (MUX) con transmission gate.
Quando S alto, il transmission gate inferiore T G1 conduce, collegando effettivamente luscita allingresso A. Essendo pilotato in controfase, il transmission
gate superiore T G2 si trova in alta impedenza con questo valore di S.
Se invece S basso, T G1 in alta impedenza mentre T G2 conduce collegando
lingresso B alluscita U .
Luso dei transmission gate risulta particolarmente vantaggioso nella sintesi di altre porte logiche che richiedono molti transistor se realizzate in logica
complementare. Un esempio la funzione logica EX-OR.
Pur essendo una struttura pi compatta di quella ottenibile con logica complementare, non sempre possibile o conveniente usarla, a causa di una sostanziale differenza tra porte a transmission gate e porte standard. Abbiamo detto
infatti che quando un TG attivo, instaura un percorso di bassa impedenza tra
ingresso e uscita. Il circuito equivalente una resistenza in serie tra il terminale
di ingresso e quello duscita, di valore pari alla RON del TG. Il livello di tensione presente in ingresso viene dunque propagato alluscita, senza nessun tipo di
amplificazione o, per meglio dire, rigenerazione. Ogni rumore in ingresso sar
trasferito in uscita e le capacit parassite presenti nel circuito formeranno con
la RON un filtro passabasso.
In una porta realizzata invece in logica statica complementare lingresso collegato a un comparatore di soglia e il livello della tensione duscita indipendente
dal rumore presente sullingresso, purch esso non superi la soglia.
Dunque impensabile utilizzare lunghe sequenze di TG per realizzare un
circuito logico complesso. Occorre in ogni caso interporre ogni qualche livello di
logica una porta complementare per evitare il rischio di un deterioramento del
segnale tale da indurre malfunzionamenti nel circuito logico.

281

Capitolo 8

Circuiti di interfaccia

282

Capitolo 9

Alimentatori

283

Capitolo 10

Sistemi di acquisizione dati


Indice
10.1 Conversione Analogico - Digitale . . . . . . .
10.1.1 Campionamento . . . . . . . . . . . . . . . .
10.1.2 Quantizzazione . . . . . . . . . . . . . . . . .
10.1.3 Il sistema di conversione . . . . . . . . . . . .
10.2 Amplificatore di condizionamento . . . . . .
10.3 Filtro antialiasing . . . . . . . . . . . . . . . .
10.4 Convertitore digitale/analogico . . . . . . . .
10.4.1 Funzione di trasferimento . . . . . . . . . . .
10.5 Struttura interna del convertitore D/A . . .
10.5.1 Convertitore Potenziometrico . . . . . . . . .
10.5.2 Convertitore a Resistenze Pesate . . . . . . .
10.5.3 Convertitori con rete a scala . . . . . . . . . .
10.5.4 Convertitori moltiplicativi . . . . . . . . . . .
10.6 Convertitore analogico/digitale . . . . . . . .
10.6.1 Funzione di trasferimento . . . . . . . . . . .
10.6.2 Convertitore parallelo (o flash) . . . . . . . .
10.6.3 Convertitori con D/A in reazione . . . . . . .
10.7 Sample & Hold (track & hold) . . . . . . . .
10.7.1 Fase di sample . . . . . . . . . . . . . . . . .
10.7.2 transizione sample-hold . . . . . . . . . . . .
10.7.3 fase di hold . . . . . . . . . . . . . . . . . . .
10.7.4 transizione hold-sample . . . . . . . . . . . .
10.7.5 circuiti per sample & hold . . . . . . . . . . .

10.1

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.

284
. 285
. 288
. 294
295
296
296
. 297
301
. 301
. 302
. 304
. 308
308
. 308
. 310
. 312
315
. 316
. 317
. 319
. 320
. 320

Conversione Analogico - Digitale

Viene detta analogica una grandezza che pu assumere qualsiasi valore entro un
determinato intervallo: per contro viene detta numerica una grandezza che pu
avere unicamente un insieme discreto (finito) di valori. Si usa in genere il termine
grandezza analogica per indicare continuit sia nel tempo che nellampiezza e il
termine grandezza digitale o numerica per indicare una discretizzazione nel tempo e nellampiezza. Nel loro stato naturale le variabili che portano informazioni,
come la tensione, la corrente e il tempo, hanno forma analogica. La moderna tec-

284

nologia consente per di elaborare i segnali digitali pi facilmente e in maniera


pi affidabile rispetto ai segnali analogici. Pertanto molti sistemi elettronici prevedono la conversione dei segnali di ingresso dalla rappresentazione analogica
originaria in una equivalente di tipo digitale, su cui effettuano le elaborazioni necessarie. Passare da una grandezza continua ad una discreta nel tempo e
nei valori implica un procedimento di campionamento, cio discretizzazione nel
tempo, e quantizzazione, cio discretizzazione in ampiezza.

10.1.1

Campionamento

Campionamento con treno di di Dirac


Consideriamo un segnale x(t), mostrato in figura 10.1-a, con spettro di ampiezza
X(f ). Il processo di conversione analogico-digitale deve generare una sequenza
di valori tale da rappresentare correttamente levolversi del segnale. Si deve pertanto eseguire una discretizzazione nel tempo. In questo modo landamento di
x(t) viene rappresentato mediante una serie di campioni x[n] = x(nTs ), estratti campionando x(t) con passo costante Ts . Lampiezza di ciascun campione
corrisponde allampiezza del segnale di ingresso allistante di campionamento.

x(t)

a)

b)

xs(t)

c)

Figura 10.1: a) Segnale continuo originario b) Treno di c) Segnale campionato

285

Possiamo ottenere la serie di campioni, cio il segnale campionato xs (t) (figura 10.1-c) moltiplicando il segnale x(t) per una serie di di Dirac (figura 10.1-b):
xs (t) = x(t)

+
X

n=

(t nTs )

Ricordando che la moltiplicazione nel dominio del tempo corrisponde ad una


convoluzione nel dominio della frequenza e che la trasformata del treno di
!


+
+
X
1
1 X
f n
F
(t nTs ) =
Ts n=
Ts
n=
si pu ricavare lo spettro del segnale campionato:





+
+
1 X
1 X
1
1
=
Xs (f ) = X(f )
f n
X f n
Ts n=
Ts
Ts n=
Ts
Possiamo osservare che, partendo da un segnale a spettro limitato (vedi
figura 10.2-a) , si ottiene un segnale con spettro periodico non limitato (vedi
figura 10.2-b). Per ricostruire il segnale originario x(t) a partire dal segnale
campionato xs (t) sufficiente isolare mediante un filtro passa basso la parte di
spettro in banda base. Lisolamento dello spettro principale possibile solo se i
vari spettri secondari non si ricoprono (vedi figura 10.2-c)e cio se 1/(2Ts ) > Bf .
La frequenza fs = 1/Ts , denominata frequenza di campionamento. Dunque
la minima frequenza di campionamento per riuscire a isolare la parte di spettro
in banda base, evitando la sovrapposizione di repliche traslate di X(f ), fN =
2Bf . Tale frequenza detta frequenza di Nyquist. Possiamo adesso enunciare
allora il Teorema del Campionamento: un segnale con una banda limitata Bf
pu essere completamente ricostruito dai suoi campioni se stato campionato
con una frequenza fs > 2Bf . Se la condizione di Nyquist non verificata, cio
se campiono ad una frequenza pi bassa (sottocampionamento) , gli spettri
del segnale campionato si ricoprono uno con laltro e questo fenomeno detto
aliasing. Laliasing non permette una corretta ricostruzione del segnale.
Campionamento con treno di impulsi rettangolari
Il campionamento tramite treno di delta non fisicamente realizzabile. Molti
convertitori richiedono che il segnale sia presente stabilmente allingresso per
un certo tempo. Il segnale viene campionato e mantenuto costante per il tempo
necessario da un circuito apposito detto sample and hold. Agli effetti pratici non
vi alcuna differenza nelleffettuare questa operazione rispetto alla teoria, se il
valore mantenuto il valore assunto dal segnale nellistante esatto di campionamento. Se per occorre ricostruire un segnale analogico a partire dalla sequenza
numerica ottenuta, bisogna ricorrere ad un apposito convertitore, detto convertitore digitale/analogico. Anche questo circuito non in grado di generare delle
delta di Dirac. La forma donda duscita di un convertitore digitale/analogico
quasi sempre (almeno in prima approssimazione) una successione di impulsi di
durata finita di forma rettangolare. Normalmente questi impulsi hanno durata
pari al periodo di campionamento e la forma donda duscita costituita da

286

Figura 10.2: Spettro a) Spettro del segnale continuo b) Spettro del segnale
campionato c) Spettro del segnale campionato con aliasing
una serie di gradini, ma gli impulsi possono anche essere pi stretti e il segnale
pu tornare a zero tra un campione e il successivo. E possibile modellare la
sequenza delle due conversioni (A/D e successiva D/A) con un campionamento
effettuato non con un treno dimpulsi ma con una sequenza di porte. La funzione campionante r(t) dunque un impulso rettangolare di ampiezza unitaria e
durata Tc Ts . Otteniamo il segnale xr (t) in figura 10.3.
xr (t) =

+
X

n=

con
xr (t) =

1
0

x(nTs )r(t nTs )

per 0 t < Tc
altrove

Se per ricostruire il segnale si utilizza, come nel caso ideale, in serie al convertitore D/A un filtro passa basso per recuperare la replica centrale dello spettro,
si ottiene un segnale xr (t) distorto rispetto a x(t) in quanto non si eliminato
il contributo dello spettro R(f ) di r(t). Si ha infatti
Xr (f ) = X(f )R(f )
cio X(f ) modulato dallo spettro di R(f ). Si capisce quindi che per riottenere
X(f ) bisogna filtrare xr (t) con un filtro con funzione di trasferimento R(f )1 .
287

xr(t)

Figura 10.3: Segnale campionato e mantenuto


In pratica si sostituisce il filtro ricostruttore passa basso dellesempio ideale con
un filtro sagomato (figura 10.4), con funzione di trasferimento:

R(f )1 per |f | < fs /2
Hr (f ) =
0
altrove

Hr(f)

f
Figura 10.4: Andamento del modulo del filtro ricostruttore
La situazione pi comune si ha, come spiegato sopra, quando limpulso
rettangolare r(t) ha una durata pari a Ts .
Lo spettro di R(f ) facilmente calcolabile. Se Tc = Ts si ha ad esempio:


jf /fs sin (f /fs )
R(f ) = e
f


f
R1 (f ) = ejf /fs
sin (f /fs )

10.1.2

Quantizzazione

Tradurre una grandezza da analogica a numerica vuol dire far corrispondere


ad ogni possibile valore analogico un valore numerico. Una grandezza numerica
per pu assumere solo un insieme finito di valori, mentre una grandezza rappresentata in forma analogica pu assumere infiniti valori entro un determinato
intervallo. Gli infiniti valori del segnale analogico devono pertanto essere quantizzati ovvero raggruppati in un certo numero di fasce determinate da livelli
fissi detti livelli di quantizzazione; a ciascuna fascia corrisponde poi un valore
digitale. La conversione stabilisce quindi una corrispondenza tra classi con un
numero diverso di elementi ed inevitabilmente introduce delle approssimazioni.

288

Errore di quantizzazione
Per valutare lentit di questi errori esaminiamo la conversione di una grandezza
analogica A, variabile con continuit nellintervallo S, in una grandezza numerica
D, costituita da 2N bit. Come si pu vedere in figura 10.5, loperazione di
conversione consiste nel mappare il campo di variabilit della A sul campo di
variabilit della D.

D
Ad

2N

Figura 10.5: Conversione A/D di una grandezza


Esaminiamo la quantizzazione uniforme, in cui si fanno corrispondere uguali
variazioni della A ad ogni variazione unitaria della D. D assume solo un numero
finito di valori e quindi solo altrettanti valori della A (che chiameremo Ai )
vengono rappresentati con esattezza. I valori intermedi della A vengono tradotti
nel valore D corrispondente alla Ai pi prossima. Questo introduce un errore
detto errore di quantizzazione q , che in questo caso pu essere definito come
q = A Ai

In un numero binario le cifre pi significativa (prima a sinistra) e meno significativa (ultima a destra), sono indicate rispettivamente come Most Significant
Bit (MSB) e Least Significant Bit (LSB). Lampiezza Ad di ogni intervallo di A
viene indicata come 1 LSB e vale:
S
= 1 LSB
2N
Ne segue che lerrore q sar limitato da
Ad = Ai+1 Ai =

1
1
S
Ad = LSB = N +1
2
2
2
La quantizzazione uniforme pu essere rappresentata in un diagramma cartesiano come in figura 10.6-a. La grandezza di ingresso A compare in ascissa,
mentre in ordinata compare un insieme di punti che rappresenta la variabile
discreta D. Dal momento che uno stesso valore di D rappresenta un campo
di valori di A, la funzione di trasferimento formata da tratti orizzontali, di
|q | 6

289

ampiezza Ad e separati sullasse D dellintervallo corrispondente ad una unit.


In corrispondenza della funzione di trasferimento della conversione A/D nella
figura 10.6-b rappresentato landamento dellerrore di quantizzazione q .

D
a)

eq

b)

LSB

- LSB

Figura 10.6: a)Funzione di trasferimento della conversione A/D b)Andamento


dellerrore di quantizzazione
Va sottolineato che lerrore di quantizzazione, a differenza dellerrore introdotto dal campionamento, irreversibile. Dai campioni quantizzati impossibile
riottenere il valore originale. Per contro, da una serie di campioni prelevati rispettando il vincolo di Nyquist, possibile riottenere il segnale originale tramite
un filtro passa basso abbastanza ripido.
Rapporto segnale/rumore di quantizzazione
Il segnale numerico D, disponibile dopo la conversione, pu essere considerato
come somma del segnale analogico A e del rumore di quantizzazione q . Possiamo
definire un rapporto segnale/rumore di quantizzazione SN Rq come:
SN Rq =

Potenza del segnale A


2
= 2A
Potenza del rumore q
q

2
dove A
e 2q sono le varianze rispettivamente del segnale e del rumore.
Allinterno di un intervallo Ad , generalmente molto piccolo rispetto allampiezza del segnale, possiamo pensare che la probabilit di campionare il segnale
in qualunque punto dellintervallo sia indipendente dal punto stesso. Questo significa che q ha una distribuzione di ampiezza (q ) uniforme, come indicato in

290

figura 10.7. Se la quantizzazione uniforme, cio se tutti gli Ad hanno la stessa


ampiezza, possiamo determinare la potenza di q come:
2q =

+Ad
2
Ad
2

2q (q )dq =

A2d
12

eq
Ad/2

1/Ad

r(e)
-Ad/2
Figura 10.7: Distribuzione di ampiezza di q
Se la conversione A/D avviene su N bit, sappiamo che Ad = S/2N e quindi
otteniamo
S2
12 22N
A questo punto, per calcolare lSN Rq basta calcolare la potenza del segnale
di ingresso per le diverse situazioni. Vediamo alcuni esempi per segnali di vario
tipo.
2q =

Onda triangolare.

A
+S

+S

1/S

t
-S

r(A)
-S

Figura 10.8: Segnale a onda triangolare: andamento nel tempo e distribuzione


di ampiezza
Unonda triangolare, indipendentemente dalla simmetria, un segnale con
distribuzione di ampiezza uniforme, come mostra la figura 10.8.
La potenza del segnale in questo caso:
2
A
=

S2
12

e quindi
SN Rq =

S 2 12 22N
= 22N
12 S 2
291

che in decibel diventa


SN Rqdb = 6N dB.
Questo significa aggiungendo un bit si migliora di 6db il rapporto segnale/rumore.
Segnale sinusoidale.

Figura 10.9: Segnale sinusoidale: andamento nel tempo e distribuzione di


ampiezza
La potenza del segnale
2
A
=

S2
8
3 2N
2
2

SN Rq =
e

SN Rqdb = (6N + 1.76)dB.


Onda quadra.

Figura 10.10: Segnale ad onda quadra: andamento nel tempo e distribuzione di


ampiezza
Londa quadra ha una potenza pari a
2
A
=

S2
4

quindi

SN Rq = 3 22N

292

SN Rqdb = (6N + 4.77)dB.


Gaussiana.

A
+3s

t
-3s

r(A)

Figura 10.11: Segnale con distribuzione gaussiana: andamento nel tempo e


distribuzione di ampiezza
Questo caso viene studiato come esempio di segnale con densit di probabilit crescente verso lo zero, come indicato in figura 10.11. Questa distribuzione
non limitata; effettueremo il calcolo del rapporto segnale/rumore facendo corrispondere il fondo scala S2 ai punti 3. Limitando cos il segnale, si mantiene
il 99.9% della potenza originaria. In questo caso si ha che
2
A
=

S2
36

ed il rapporto segnale/rumore vale


SN Rq =
e

1 2N
2
3

SN Rqdb = (6N 4.77)dB.


Un confronto tra il rapporto SN Rq per diversi segnali riportato in figura 10.12.

SNRq
4.77

1.6
0

N
-4.8

Figura 10.12: Confronto tra SN Rq per diversi tipi di segnale.

293

Si pu notare che i migliori risultati si ottengono per quei segnali la cui


densit di probabilit cresce verso gli estremi (infatti la gaussiana il caso
peggiore). Il motivo va ricercato nel fatto che, a pari valori di picco, questi segnali
hanno una maggiore potenza. Al contrario, per segnali a densit di probabilit
addensata verso lo zero, la potenza del segnale pi bassa rispetto a quelli con
distribuzione uniforme e questo peggiora il rapporto SN Rq . Nel caso di segnali
con densit di probabilit nota possibile migliorare il rapporto segnale/rumore
con tecniche di quantizzazione non uniformi, in cui gli intervalli dellasse A
corrispondenti a 1 LSB non sono tutti uguali.
Si pu dimostrare che la densit spettrale del rumore di quantizzazione
uniformemente distribuita tra 0 e fs . Questa propriet interessante e viene
sfruttata nei sistemi sovracampionati (campionati cio a frequenza decisamente
superiore rispetto al limite di Nyquist) per migliorare il rapporto segnale-rumore
a parit di numero di bit del convertitore.
Nel caso in cui il segnale dingresso abbia dinamica non corrispondente con
quella del convertitore si ha un degrado delle prestazioni del sistema rispetto a
quanto calcolato sopra. Se infatti lampiezza del segnale inferiore rispetto alla
massima, cio ad S, il rapporto segnale/rumore peggiora in quanto il denominatore del rapporto rimane invariato e il numeratore diminuisce proporzionalmente
alla potenza del segnale. In pratica si ha una riduzione di SN Rq di 20dB per
decade di diminuzione dellampiezza del segnale. Se invece lampiezza del segnale maggiore di S, si ha un fenomeno di saturazione del convertitore, cio
luscita del convertitore rimane limitata al fondo-scala, indipendentemente dal
valore assunto dal segnale, fintanto che esso permane al di fuori della dinamica
dingresso del convertitore. Il rumore di quantizzazione diventa allora molto pi
elevato e le prestazioni del sistema degradano rapidamente.

10.1.3

Il sistema di conversione

Possiamo ora impostare la struttura completa di un sistema di acquisizione


e conversione dati, secondo lo schema a blocchi di massima riportato in figura 10.13. Il segnale di ingresso deve prima di tutto essere portato ad una
ampiezza corretta, per sfruttare pienamente la dinamica di conversione disponibile e deve essere limitato in banda, per rispettare le condizioni del teorema del
campionamento. Queste due operazioni sono dette condizionamento del segnale.
A tal fine ci sono quindi un amplificatore di condizionamento e un filtro passabasso antialiasing. Il segnale a questo punto pu essere campionato e mantenuto
(blocco S/H) e convertito poi in digitale mediante il blocco A/D.
A

S/H

A/D

Figura 10.13: Sistema di conversione a singolo canale


Molte volte, il sistema di conversione e trasmissione viene usato a partizione
di tempo per diversi segnali: in questo caso, dopo i circuiti di condizionamento
(amplificatore e filtro) viene inserito un banco di interruttori detto multiplexer,
che commuta i vari segnali sullo stesso sample/hold e convertitore A/D, come indicato in figura 10.14. Il filtro antialiasing deve essere inserito su ciascun
canale prima del multiplexer, anche se si potrebbe erroneamente pensare di ri294

sparmiare ponendone solo uno dopo il multiplexer. Il motivo sta nel fatto che
il multiplexer crea un singolo segnale discontinuo in ampiezza, dipendente dalla
cadenza della commutazione, a partire da un insieme segnali continui (a tutti
gli effetti un campionatore). Ponendo il filtro dopo il multiplexer andremmo a
rovinare il segnale per colpa della funzione di trasferimento del filtro, che inserisce una memoria temporale. Il segnale convertito sarebbe dipendente non solo
dal segnale in ingresso al multiplexer nel periodo di campionamento, ma anche
dal valore dei segnali convertiti negli periodi precedenti.
A
A
MUX

S/H

A/D

Segnali di controllo

Figura 10.14: Sistema di conversione a canali multipli.


Per la ricostruzione del segnale in forma analogica basta un blocco D/A e
un filtro passa-basso per isolare lo spettro principale. Analizzeremo nei prossimi
paragrafi parte dei blocchi del sistema completo appena descritto.

10.2

Amplificatore di condizionamento

La dinamica del segnale da campionare raramente coincide con quella del convertitore A/D, in quanto i costruttori prevedono per questi componenti alcuni
campi di tensione standard (es. [0,5V], [-5V,+5V], [-10V,+10V]). Si visto che
il rapporto segnale/rumore di quantizzazione migliora quanto pi le due dinamiche sono simili. Il compito dellamplificatore di condizionamento allora quello
amplificare ed eventualmente traslare il segnale di ingresso (sommare una componente continua) in modo da ottimizzare il processo di conversione. A volte
sono affidate allamplificatore di condizionamento anche altre funzioni di adattamento, come ad esempio la linearizzazione della funzione di trasferimento del
sensore, per i sensori di temperatura a termocoppia, la conversione da segnale
in corrente a segnale in tensione, lisolamento galvanico tra sensore e sistema di
acquisizione dati.
La forma pi semplice di un amplificatore di condizionamento costituita
da un amplificatore di tensione non invertente, con la possibilit di sommare
una tensione per leventuale traslazione, come in figura 10.15.
Spesso lingresso dellamplificatore di tipo differenziale. In questo caso si
utilizza un amplificatore da strumentazione. Lo scopo di un ingresso differenziale di eliminare i problemi dovuti a diversit nelle tensioni di riferimento
(masse) del sensore e del sistema dacquisizione o al rumore presente sui fili di
interconnessione nel caso di sensori distanti.

295

R
pppp pppp3pppp p

ppR
pp pppp2pppp

..................
....
..
..
....
...
...
....... ........
......

VR

R
p pppp ppp1p pppp

r r
c
6

pp p pp p p
p p pp p p
p pp p p p pp
p p p pp p p
pp
ppp ppp
p
p
p
p
p
p
p
+ p p pp
pp
pp p pp p p

c
6
Vu

Ve

Figura 10.15: Semplice amplificatore di condizionamento

10.3

Filtro antialiasing

Le funzioni del filtro antialiasing sono di eliminare il pi possibile eventuali porzioni dello spettro del segnale o del rumore dingresso poste al di fuori della
banda utile del convertitore. Se queste componenti arrivassero allingresso del
convertitore, esse sarebbero ribaltate per effetto dellaliasing sulla banda del segnale e costituirebbero del rumore non pi eliminabile. Il filtro antialiasing
dunque normalmente un filtro passa-basso, anche se ci sono casi in cui loperazione di conversione si accompagna ad una traslazione in banda del segnale,
una sorta di demodulazione: in questi casi il filtro diventa un passa-banda.
Per il dimensionamento del filtro antialiasing occorre valutare la relazione
esistente tra la banda utile del segnale Bf e la frequenza di campionamento fs .
Laliasing un problema se il suo effetto di alterare lo spettro allinterno della
banda del segnale. La componente a frequenza pi bassa nel segnale dingresso
che pu essere ribaltata dallaliasing allinterno di Bf si trova a frequenza fs
Bf . Dunque il filtro deve avere banda passante pari almeno a Bf e deve attenuare
sufficientemente ogni componente a frequenza superiore a fs Bf . Generalmente
si considera sufficiente unattenuazione a tale frequenza pari a 1/2N +1 , in modo
che un segnale in ingresso di ampiezza picco-picco pari a S venga ridotto dal
filtro ad un livello paragonabile a quello del rumore di quantizzazione. Quanto
pi la frequenza di campionamento vicina al limite di Nyquist, tanto pi
ripido dovr essere nel filtro antialiasing il passaggio tra banda passante e banda
attenuata. Lordine (numero di poli) del filtro antialiasing cresce dunque tanto
pi bassa la frequenza di campionamento.

10.4

Convertitore digitale/analogico

Il blocco fondamentale dei sistemi di acquisizione dati il convertitore Digitale/Analogico, detto anche D/A o DAC. Infatti anche molti schemi di convertitori
Analogico/Digitale sono costruiti attorno ad un convertitore D/A, posto in vari
modi allinterno di un anello di reazione. Per questo motivo il convertitore D/A
studiato prima del convertitore Analogico/Digitale.

296

N-

D/A

c
6
VA

Figura 10.16: Schema logico di un convertitore D/A.

10.4.1

Funzione di trasferimento

La funzione del convertitore D/A di trasformare un numero in ingresso, definito


su N bit, in una tensione duscita VA (figura 10.16).
Si ha una transcaratteristica come quella riportata in figura 10.17, in cui
lasse digitale un asse discreto, definito solo su 2N punti. Ognuno di questi punti
definir la tensione di uscita corrispondente ad una configurazione numerica
dellingresso. Nella figura riportato il caso pi tipico, convertitore unipolare
con uscita nulla per ingresso pari a zero, ma sono possibili caratteristiche bipolari
o con offset.

Figura 10.17: Transcaratteristica ideale di un convertitore D/A.

Comportamento statico
Consideriamo innanzitutto i convertitori dal punto di vista statico, studiamo
cio la loro funzione di trasferimento supponendo che il valore numerico sugli N
fili di ingresso sia stabile da tempo infinito. Otteniamo una transcaratteristica
costituita da un insieme di 2N valori di tensione. Se la corrispondenza tra i
punti dellasse discreto e i valori delle tensioni lineare, allora tutti i punti della
caratteristica giacciono sulla stessa retta. Tracciando per la caratteristica di
un convertitore reale non avremo mai una retta che intercetta tutti i punti, in
quanto i punti reali sono affetti da errore e quindi sono variamente spostati in
verticale rispetto alla posizione ideale, come si pu vedere in figura 10.18.
Se dunque si uniscono i punti della transcaratteristica reale del convertitore,
non si ottiene una retta ma una spezzata. Per poter paragonare le prestazioni
del convertitore reale con quelle di progetto si pu costruire la retta che meglio
297

Figura 10.18: Transcaratteristica reale.


approssima linsieme di punti della caratteristica reale. Per farlo si pu ricorrere
al metodo dei minimi quadrati, con cui si calcola la retta che minimizza la
somma dei quadrati delle distanze dei punti da se stessa.
La retta approssimante diversa in generale da quella ideale. Comparando
le due rette si ottengono due tipi di errore (figura 10.19): la differenza nella
pendenza specifica lerrore di guadagno ( ); la differenza nellintercetta
con lasse analogico specifica lerrore di offset o .

Figura 10.19: Errori di offset e di guadagno.


Gli errori di offset e di guadagno sono definiti sulla retta migliore approssimante, cio sul comportamento globale del convertitore. Non sono difficili da
compensare, in quanto sufficiente introdurre a valle del convertitore uno stadio di amplifiaczione con guadagno e offset regolabili, sempre che tale stadio
non sia gi insito nel convertitore, ma non danno una descrizione completa del
comportamento del dispositivo. Per stimare la bont di un convertitore bisogna
sapere quanto la distribuzione dei suoi punti sia approssimabile a una retta, cio
quanto il convertitore sia lineare. Per considerare lo scostamento dalla linearit ci si riferir sempre alla retta migliore approssimante. Un convertitore sar
tanto pi valido quanto pi i punti si avvicinano alla retta migliore approssimante. Definiamo allora lerrore di non linearit assoluto o integrale (INL),

298

per ogni punto, come la distanza tra il punto e la retta migliore approssimante
(figura 10.20).

Figura 10.20: Errore di non linearit assoluto o integrale.


Il costruttore del convertitore specifica il massimo errore INL (ad esempio
INL < 1/2 LSB). Ci indica la semi-ampiezza della fascia, intorno alla retta
migliore approssimante, che comprende tutti i punti della caratteristica.
Esiste poi un altro tipo di misura: lerrore di non linearit differenziale
(DNL)

Figura 10.21: Errore di non linearit differenziale


Come possiamo osservare dalla figura 10.21, se tutti i punti fossero sulla
retta, per passare da i 1 a i si dovrebbe avere un incremento Adm (pari
alleffettivo LSB del convertitore). Invece lincremento reale Adri = Ai Ai1
diverso da Adm . Lerrore differenziale delli-esimo punto definito come:
DNLi = Adri Adm
Se si definisce DNL(0) = INL(0), si ottiene inoltre che
INLi =

i
X
j=0

299

DNLj .

da cui si vede come lINL sia lintegrale del DNL. Gli errori INL e DNL sono
quindi correlati, ma vengono dati entrambi dal costruttore. LINL misura lo
scostamento dalla linearit, mentre il DNL importante quando il convertitore
fa parte di anelli di controllo per evidenziare eventuali instabilit. Infatti, quando
il DNL sia superiore a 1 LSB, pu succedere che il convertitore sia non monotono,
cio che, per alcuni valori del numero dingresso, la caratteristica cambi segno. Se
la pendenza della caratteristica globalmente positiva, si ha un errore di non
monotonicit se il valore duscita A(j) corrispondente al numero in ingresso
j A(j) < A(i) con j > i. La condizione INL > 1 LSB necessaria ma non
sufficiente per avere errore di non monotonicit.
Comportamento dinamico
Analizziamo ora il comportamento di un convertitore dal punto di vista dinamico, cio considerando il numero N in ingresso che varia da N1 a N2 .

Figura 10.22: Cambiamento delluscita


Luscita del convertitore non cambier in modo immediato, ma avr un certo andamento nel tempo, per raggiungere ad un certo punto quella che sar la
situazione di regime, come si vede in figura 10.22. Di solito si misura il tempo
in cui luscita entra in una fascia 21 LSB rispetto al valore di regime. Il tempo
tra il passaggio dal vecchio valore (che si aveva per N1 ) e il nuovo valore detto tempo di assetto del convertitore. Dal punto di vista delle transizioni c
ancora un errore possibile che avviene in corrispondenza di particolari cambiamenti di ingresso. Se ad esempio, considerando un convertitore a 5 bit, si passa
dalla configurazione dingresso 01111 a 10000, si ha un incremento dellingresso
di 1 LSB. Dunque luscita deve cambiare in misura corrispondente (1 LSB o Ad ).
Lingresso costituito materialmente da 5 fili (uno per bit). Ogni filo comanda
una sezione del convertitore, in modo eventualmente non perfettamente sincrono con gli altri fili. In molte realizzazioni cicruitali dei convertitori, i bit pi
significativi sono quelli che vengono sentiti con pi ritardo e pi lentamente in
quanto generano la pi alta variazione nella tensione duscita. In questo caso
nel convertitore avremo un passaggio intermedio 01111 - 01110 - 01100 - 0100
- 00000 - 10000. Infatti il primo 0 del numero 00000 ci mette un po di pi
a cambiare rispetto agli altri. Sulluscita questo si traduce nella situazione in
figura 10.23.
300

Figura 10.23: Errore nella transizione 01111-10000.

.....................
...
..
....
...
...
....... .........
......

VR

pp
ppppppppppp R
pppp G 2N 1
c
ppppppp
pppppp R
pppp
c
pppppp
ppppppp R
pppp
c
Mc 

2N
Resistenze

p pp p p p p
pppppp
p p p p pp p p
p pp p p p pp
p pp p p
p
p
pp p p p
+ pppp ppp
p
p
p pp p p p p

c
6
VA

ppppppp
p pppp R
p pppp
c
2c

pppppppp
pppppppppp R
ppppppp
ppppppppp R

1c
0c

Figura 10.24: Convertitore potenziometrico con commutatore a barra

10.5

Struttura interna del convertitore D/A

10.5.1

Convertitore Potenziometrico

La funzione di trasferimento di un convertitore digitale/analogico del tipo


riportato in figura 10.17. Si nota che il circuito deve generare 2N tensioni diverse,
una per ognuna delle configurazioni degli N bit di ingresso del convertitore. Da
questa osservazione si pu ricavare uno schema di realizzazione riportato in
fig. 10.24, denominato convertitore potenziometrico.
La resistenza RG normalmente nulla, ma pu essere inserita per modificare
la dinamica del convertitore. Con RG = 0 , la tensione che si estrae sulla presa
M :
VM =

M
MR
VR = N VR
2N R
2

301

+
...........

..... .......
...
..
....
.
..
...
.....................

VR

pppppppp
pppppppp RG
pppppp
pppppp R
p pppp
ppppppp
ppppppp R
pppp
pppppppp
p pppppppp R
pp
ppppppppppp R
p pppp
ppppppp
pppppp R
p pppp
ppppppp
pppppppppp R
ppppppp
pppppppppp R

QQ
k

c
c

c
QQ
k

QQ
k

c
c

c
QQ
k

c
c

QQ
k

c
QQ
k

QQ
k

p pp p p p p
p p p p pp
p p p pp p p p p
p p p p pp p
pp p p p p
p
p
p
p
p
p
p
p
p
p
+p p p p
p
p p p p pp

c
6
VA

N =3
BIT 2

BIT 1

c
BIT 0

Figura 10.25: Realizzazione con albero binario di deviatori pilotati dai bit di
ingresso
dove M R la resistenza vista tra la presa M e massa mentre 2N R la resistenza totale. Per realizzare questo convertitore sono necessari 2N resistenze e 2N
interruttori. Gli interruttori saranno chiusi uno alla volta a seconda del valore
della configurazione in ingresso. Il voltage follower serve per disaccoppiare il
carico dalla tensione ricavata. Un convertitore realizzato in questo modo non va
bene quando lingresso su molti bit, ad esempio per 16 bit (standard audio
Hi-fi) occorrono 216 = 65536 resistenze e 216 interruttori. Il convertitore potenziometrico comunque utilizzato anche perch permette di realizzare, variando
le resistenze, una legge di conversione qualunque, purch monotona. Variando
le resistenze si variano gli intervalli di tensione.

10.5.2

Convertitore a Resistenze Pesate

Esistono altri modi per realizzare convertitori D/A, utilizzando un numero minore di elementi. Si pu osservare che un convertitore D/A lineare deve produrre in uscita una tensione vA che sia proporzionale al numero di ingresso D:
vA = Ad D dove Ad una costante e ha le dimensioni di una tensione. Il numero di ingresso rappresentato da un codice binario espresso su N fili. Ogni
filo trasporta uninformazione binaria (0 o 1) il cui significato dipende dal tipo
di codifica utilizzato dallingresso. Il tipo di codifica pi comune prevede che sul
filo i-esimo venga indicato il coefficiente Ci di pesoP
2i del numero dingresso.
1
i
Il numero D viene cio espresso nella forma D = N
i=0 Ci 2 . Esplicitando i
contributi dei singoli fili nellespressione di vA si ha:
vA = Ad

N
1
X

Ci 2i

i=0

Questa formula suggerisce come realizzare un convertitore D/A: si deve generare la grandezza di uscita come somma di N grandezze (tensioni o correnti)

302

2N 1 Ad P
cP
CN 1

vA

Generatore

4Ad P
cP
C2
2Ad P
cP

C1
Ad P
cP
C0

Ci =

 1,

interruttore chiuso
0, interruttore aperto

Figura 10.26: Schema a blocchi convertitore a grandezze pesate

ppppR
ppp p pp pp p

pp p pp pp p pp p
pp2R

..
...................
...
..
....
.
..
...
....................

VR


CN1


CN2

N2

r 2 p ppp p ppp pppp R


p 

R
pppp pppfp pppp

r
r
r

C1

2N1
pppp pppp ppppR 
C0

p pp p p p p
pppppp
p p p p pp p p
p pp p p p p
p pp pp p
p
pp p p p p
+ pp p p p p p
pp
p pp p p p p

c
6
VA

Figura 10.27: Schema elettrico del convertitore a resistenze pesate


scalate secondo potenze di 2, in cui si introducono o meno i termini di somma
a seconda che il coefficiente relativo sia 1 o 0.
Si generano quindi le N grandezze, normalmente a partire da un unico riferimento, e si utilizzano N interruttori pilotati dai coefficienti Ci , come rappresentato in figura 10.26.
Si considera ora la realizzazione di questo schema a blocchi con dei componenti elettronici. Il sommatore realizzato tramite un operazionale in configurazione di sommatore invertente. La configurazione invertente viene scelta perch
il contributo alla tensione duscita di ogni ramo di somma indipendente da
quello di tutti gli altri. Riferendosi alla figura 10.27, con interruttore C0 chiuso
la corrente nel ramo inferiore I LSB = VR /(2N 1 R), mentre con CN 1 chiuso
nel ramo superiore si ha I MSB = VR /R. Ne consegue che I MSB = 2N 1 I LSB ,
come richiesto. Queste correnti passano nella resistenza Rf e provocano una
caduta di tensione ai capi della medesima. Il contributo di tensione relativo al
bit meno significativo V LSB = VR Rf /(2N 1 R), quindi in generale
VA =

N 1
VR Rf X
Ci 2i
2N 1 R i=0

Su questo convertitore si possono fare alcune osservazioni. Ogni ramo ge303

nera una corrente che sar indipendente dalle altre, quindi ogni ramo dar un
contributo allerrore totale sulluscita indipendente da ogni altro. In particolare, se si utilizzano componenti tutti con la stessa tolleranza, il ramo relativo
allMSB contribuir da solo al 50% dellerrore totale del convertitore dovuto
alle correnti; l MSB 1 sar responsabile del 25% dellerrore e cosi via fino
allLSB. La precisione complessiva del convertitore determinata dal numero
di bit che si desidera convertire. Affinch tutti i bit siano significativi (e non
introducano solo rumore sulluscita) necessario che lerrore totale commesso
dal convertitore sia inferiore a 21 LSB. Se anche lerrore fosse imputabile solo alle
resistenze, serve allora che ogni resistenza (nel caso di componenti tutti con la
stessa tolleranza) abbia precisione migliore di 1/2N . In pratica bisogna anche
tenere conto del fatto che gli interruttori vengono realizzati normalmente utilizzando dei transistor MOS in configurazione pass-transistor o transmission gate.
Quando linterruttore chiuso, la resistenza serie, RON , non nulla e costituisce
un termine derrore aggiuntivo sulla resistenza del ramo.
Sono possibili alcune varianti a questo schema. La pi importante prevede
dei deviatori collegati o a massa (se Ci = 0) o a massa virtuale (quindi allingresso delloperazionale) al posto degli interruttori, come visibile in figura 10.28.
Il generatore VR non ideale, quindi ha una resistenza interna. La tensione generata potrebbe quindi variare variando la corrente prelevata dal generatore
stesso. Utilizzando dei deviatori al posto degli interruttori, la corrente prelevata
dal generatore VR non cambia al variare del numero dingresso, quindi viene eliminata una possibile causa di errore. Questo schema denominato a deviatori
di corrente, per differenziarlo da unaltra variante, detta a deviatori di tensione.
Tale variante si ottiene sempre mediante dei deviatori, collegati per a monte
delle resistenze del ramo, in modo da collegare il ramo a VR , se Ci = 1, a massa
altrimenti. Questa variante permette di pilotare le resistenze dei vari rami a
partire da un circuito logico CMOS. Infatti il circuito equivalente duscita di un
circuito CMOS proprio costituito da un deviatore collegato a massa o a VAL , a
seconda del livello logico duscita. Se allora si usa VR = VAL , i deviatori possono
essere costituiti dalle uscite di qualunque circuito CMOS. Anche in questo caso
bisogna tenere in conto limpedenza duscita del circuito, che si somma al valore
della resistenza del ramo e costituisce quindi un termine derrore aggiuntivo.
Un problema di questi convertitori risiede nelleccessiva dispersione dei valori
delle resistenze dei vari rami. Confrontando infatti le resistenze associate allMSB e allLSB, si nota che la seconda 2N 1 volte pi grande della prima. Se ad
esempio si vuole realizzare con questa topologia un convertitore D/A integrato,
essendo costante la resistivit del materiale impiegato per costruire le resistenze, il rapporto tra le dimensioni delle resistenze proporzionale al rapporto dei
valori. Dunque larea utilizzata per le resistenze pi grandi risulta molto elevata,
se quelle piccole devono essere molto precise, quindi occupare aree significative.
Si cerca allora di realizzare un convertitore con i pregi del convertitore a
grandezze pesate, ma che non sia basato su resistenze molto diverse.

10.5.3

Convertitori con rete a scala

Il rapporto tra le correnti che scorrono in due rami consecutivi di un convertitore


a resistenze pesate pari a 2. In figura 10.29 si pu vedere come, sfruttando la
partizione di corrente operata da resistenze uguali in parallelo, di valore 2R, e
decomponendo ricorsivamente una resistenza di valore 2R in due resistenze in
304

....................
...
..
..
....
...
..
....... ........
......

VR




ppppR
p ppp ppp p

c
c
c
pp pp pp ppp p p 
r pp2R
c
N2
c
2
R

r p pp p ppp p pp pp p 
c
N1
2 p pp pp p p R 
c
p p pp p p
c
r

r
r
r
r

Rf
p p pp p ppp p pp pp
p pp p p p p
pppppp
p p p p pp p p
p pp p p p p
pp
p p pp p pp
p
p
p
p
p
+ p ppppp
pp
p pp p p p p

c
6
VA

Figura 10.28: Schema elettrico del convertitore a resistenze pesate e deviatori


di corrente
serie di valore R, sia possibile costruire una struttura a scala in cui le correnti
dei rami verticali sono luna la met di quella del ramo alla sua sinistra. In
questo circuito sono solo utilizzate resistenze di valore R o 2R. La struttura
ricorsiva e, assumendo che le resistenze siano sufficientemente precise, possibile
ottenere strutture con un numero elevato di rami.
Se a questa struttura si aggiunge un banco di deviatori, possibile raccogliere
le correnti in due diversi nodi. Limportante che i nodi tra cui vengono ripartite
le correnti siano equipotenziali, generalmente entrambi a massa. Se un nodo
una massa reale mentre laltro la massa virtuale costituita dallingresso
invertente di un amplificatore operazionale reazionato negativamente, si ottiene
il circuito di figura 10.30. In questo circuito, la corrente iniettata dai deviatori
commutati verso sinistra viene convertita in tensione dalla resistenza Rf .
Questa struttura si chiama rete a scala R 2R ed il convertitore detto
convertitore con rete a scala. Vediamo il funzionamento di questo circuito.
La corrente relativa allM SB :
VR
2R
Dato il rapporto tra le correnti nei rami della rete a scala, la corrente dellLSB
vale:
IMSB =

VR
VR
= N
2R2N 1
2 R
Rf trasforma le correnti dei rami i cui deviatori sono commutati sul nodo di
massa virtuale in una tensione duscita di valore:
I LSB =

Vu = VR

N 1
Rf X
Ci 2i
2N R i=0

o, in modo equivalente:
Vu = VR
305

Rf
D
2N R

.........
..... ........
..
..
....
.
..
...
....................

.................
....
..
....
..
...
..
..... ......
............

pppppppp
pppppppppp R
2I
?

VR

pppppppp
pppppppppp 2R
?
I

VR

pppppppp
pppppppppp 2R
?
I

pppR
p pppp ppp pp
+
...........

.... .......
...
..
....
.
...
..
.....................

ppppR
p pp p p pp p p
+

....................
...
..
....
.
..
...
....................
.

ppppppp
pppppppppp 2R
?
I/2

ppppppp
pppppppppp 2R
?
I/2

p pp R
ppp p pp pp p

ppppppp
pppppp 2R
p pppp
?
I

VR

ppppppp
pppppppppp 2R
?
I

VR

ppppR
pp pp pp pp p

ppppppp
pppppp 2R
p pppp
I/2

ppppppp
pppppp 2R
p pppp
?
I/4

ppppppp
pppppp 2R
p pppp
?
I/2N 2

ppppppp
pppppp 2R
p pppp
?
I/2N 1

ppppppp
pppppp 2R
p pppp
?
I/2N 1

Figura 10.29: Costruzione ricorsiva di una rete a scala

pppR
p ppp p pp pp
+
...........

.... .......
...
..
....
...
..
.....................

VR

pppR
p p pp p ppp p

pp
ppppppppppp 2R
p pppp

c

pp
ppppppppppp 2R
p pppp

c

r
r
M SB

pppR
p pp pp p pp p

pp
ppppppppppp 2R
p pppp

c

r
r

pp
ppppppppppp 2R
p pppp

c

r
r

pp
ppppppppppp 2R
p pppp

c
Rf
ppp p pp pp p ppp p

r
r

r
LSB

Figura 10.30: Convertitore con reti a scala.

306

p pp p p p p
p p p p pp
p p p pp p p p pp
p p p pp p p
p pp p p
p
p
p
p
p
+p p p p p p p p p
p
p pp p p p p

c
6
VA

ReteP assiva

P,
c,
l
l

......................
...
...
.
..
.................

P,
c,
l
l

Q
l
lc
,
,

VR ..........

Q
l
lc
,
,

I
?

I
?

......
....... .........
..
...
...
.
...
..
...... .......
.........

VR

b)

a)

Figura 10.31: Teorema di reciprocit.


ppppR
p pp p ppp p p

ppppR
pp pp p pp p p

ppppppp
pppppp 2R
ppp

c

ppppppp
pppppp 2R
ppp

c

r
r

ppppR
ppp p pp pp p

ppppppp
pppppp 2R
ppp

c

r
r

ppppppp
pppppp 2R
ppp

c

r
r

ppppppp
pppppp 2R
ppp

c
r
Rf
ppp p ppp p pp pp p

r
r
......
....... .........
..
...
...
...
..
....... ........
......

VR

p pp p p p p
p p p p pp
p p p pp p p p p
p p p p pp p
pp p p p p
p
p
p
p
p
p
p
p
p
p
+p p p p
p
p p p p pp

c
6
VA

Figura 10.32: DAC ottenuto usando il teorema di reciprocit.


Ogni bit di ingresso al convertitore comporta un deviatore (=2 interruttori)
e due resistenze. La complessit quindi doppia rispetto al convertitore precedente, ma le resistenze sono tutte di valore simile (se costruiamo ad esempio le
resistenze di valore 2R con due resistenze di valore R in serie, si possono usare
resistenze tutte uguali).
E possibile ricavare una configurazione alternativa del convertitore con rete
a scala usando un teorema dellelettrotecnica: il principio di reciprocit.
In una qualunque rete formata da componenti passivi, se si collega un generatore di tensione ad un generico nodo P e si cortocircuita a massa un altro nodo
Q, nel cortocircuito scorrer una certa corrente I1 . Scambiando la posizione del
generatore e del cortocircuito si ottiene che la nuova corrente I2 che scorrer nel
cortocircuito tra P e massa sar I2 = I1 . La situazione schematizzata nella
figura 10.31.
Questo ci permette di scambiare la posizione del generatore di tensione con
lamplificatore operazionale come in figura 10.32.
Grazie al teorema di reciprocit il circuito si comporta come quello in figura
10.30, con la differenza che ora il deviatore non devia pi una corrente tra due

307

punti equipotenziali, ma tra massa e VR . Si pu osservare che la rete in figura


10.32 non formata solo da resistenze ma anche da interruttori. Per in ognuna
delle 2N configurazioni possibili degli interruttori gli stessi si comportano come
corto circuiti quindi tutte le 2N reti soddisfano il principio di reciprocit.
La funzione di trasferimento di questo circuito uguale a quella dello schema
precedente, ma, come gi osservato per il convertitore a resistenze pesate e
deviatori di tensione, in questo caso possibile collegare le resistenze 2R alle
uscite di un qualunque circuito logico CMOS; a seconda del livello logico in
uscita si avr linterruttore collegato a 0 o a 1, cio a massa o alla tensione
dalimentazione del circuito logico.

10.5.4

Convertitori moltiplicativi

La funzione di trasferimento di tutti i convertitori D/A visti del tipo VA =


KVR D dove K una costante che dipende dal numero di bit e da come
costruito il convertitore, e D il valore digitale dingresso.
Se, al posto di un generatore costante, VR rappresenta un segnale analogico in ingresso, si pu utilizzare un convertitore D/A anche come amplificatore
analogico a guadagno programmabile digitalmente. Il guadagno pu essere variato modificando il valore di D. Un convertitore di questo tipo detto anche
convertitore moltiplicativo.

10.6

Convertitore analogico/digitale

Laltro componente fondamentale nei sistemi di acquisizione dati il convertitore


Analogico/Digitale, o A/D o, ancora, ADC. Anche in questo caso analizzeremo
dapprima la funzione di trasferimento tra ingresso ed uscita di tale componente,
per passare in seguito a considerare le alternative circuitali per realizzare un
convertitore A/D.

10.6.1

Funzione di trasferimento

I convertitori A/D svolgono la funzione opposta dei convertitori D/A appena


visti, dunque abbiamo in ingresso una grandezza analogica A e in uscita una
grandezza discreta digitale D.
A lasse analogico, quindi con valori continui, mentre in ordinate abbiamo
una grandezza discreta D, che assume solo valori interi. La transcaratteristica
ideale illustrata in figura 10.33. In un convertitore a quantizzazione uniforme,
ogni segmento orizzontale ha ampiezza costante, pari a Ad , o 1 LSB. Se consideriamo il centro dei segmenti della figura 10.33, possiamo verificare che essi
giacciono su una retta, detta retta ideale.
Comportamento statico
Per questo circuito la transcaratteristica reale si differenzier da quella ideale
nellampiezza dei segmenti corrispondenti ad ogni codice duscita, che sar diversa da quella di progetto. Una possibile transcaratteristica reale riportata
in figura 10.34.
Come nel caso dei DAC, possibile trovare una retta migliore approssimante, utilizzando la tecnica dei minimi quadrati, applicata ai punti al centro dei
308

D 6

r
r
r
r
r
r
r
r
A

Figura 10.33: Transcaratteristica ideale di un convertitore A/D lineare.

D 6

r
r
r
r
r
r
r
r
A

Figura 10.34: Transcaratteristica di un convertitore A/D reale.

309

segmenti reali. Anche qui possiamo definire i due errori: errore di offset (differenza di intercetta con lasse delle ascisse tra retta migliore approssimante ed
ideale) e lerrore di guadagno (differenza di pendenza).
Anche in questo circuito gli errori lineari sono facilmente compensabili,
agendo su guadagno e offset dellamplificatore di condizionamento, ma non
particolarmente significativi ai fini di valutare la bont del convertitore.
Si definiscono quindi gli errori di non linearit integrale e differenziale
che si calcolano sulla retta migliore approssimante. Lerrore di non linearit
integrale, IN L, riferito al codice duscita i, la distanza tra il punto centrale
del segmento che produce in uscita il codice i e la retta migliore approssimante.
Lerrore di non linearit differenziale, DN L, riferito al codice duscita i, invece
dato dalla differenza tra lampiezza del segmento medio del convertitore (cio
del segmento determinato utilizzando la retta migliore approssimante) e quella
del segmento che produce in uscita il codice i. In figura 10.35 sono evidenziati
graficamente gli errori di non linearit integrale e differenziale.

Figura 10.35: Errori di non linearit.


Abbiamo definito i quattro errori lineari e non lineari. Ora definiamo la condizione di missing code. Un grosso errore su uno dei segmenti del convertitore
pu portare il segmento stesso ad ingrandirsi a spese del successivo e al precedente oppure a diventare di dimensioni nulle. Se uno dei segmenti scompare, il
codice digitale corrispondente non verr mai prodotto in uscita (missing code).
Per quanto riguarda i problemi dinamici, a seconda della struttura del convertitore sar necessario attendere un tempo pi o meno lungo perch in uscita
compaia il valore digitale corrispondente alla tensione dingresso. Un parametro
fondamentale del convertitore dunque il tempo di conversione (o la frequenza
massima di conversione).

10.6.2

Convertitore parallelo (o flash)

Il compito di un convertitore A/D di produrre in uscita una grandezza numerica che rappresenti al meglio il valore di tensione presente allingresso. Studiando
la transcaratteristica si vede che essa prevede sullingresso circa 2N valori di tensione di soglia, se il numero digitale su N bit, che rappresentano gli estremi dei
singoli segmenti in cui la caratteristica divisa. Il convertitore deve individuare
quali sono le due soglie tra cui compreso il valore di tensione dingresso. Un
primo circuito che possiamo vedere quello mostrato in figura 10.36.

310

c
6
Va
c
Rp
pppp pppG
p p p pp

r
ppppppp
ppppppppp R
r

.....................
...
..
....
.
..
...
....................
..

p pp p p p pp
p p p pp
+ p p p pp p p p p
p p p p p pp
ppp p
p
p
p
pp pp
p p p p p p pp p
pp pp p pp p
pp p p p pp
r +p p p pp p p p pp p p p p
p p p p p pp
pp p p p
p
p
p
p
p p
pp p pp pp p p
pp p p p pp p
pp p p p pp
r +p p p pp p p p pp p p p p
p p p p p pp
pp p p p p
p
p
p
p
p
p
p
p
p
p
p p p p
p
p p pp p p
r

Vr

pp p
( pppppppppppp R
pp
2N
r
pppppppp
pppppppppp R

r
ppppppp
ppppppppp R

2N 1

P RIORIT Y
EN CODER

p pp p p p p
p p p p pp
+ p p p pp p p p p
p p p p p pp
pp p p
p
p
p p p pp
p pp p p p pp p
p
p pp p p p p

r
Figura 10.36: Convertitore A/D parallelo o flash.

311

LOGICA
DI
DECODIF ICA

D
=

c
6
V

pp p p pp p
p p pp p p
p pp p p p pp p
p p pp p p p
p pp p
p
p
p
pp p p
+p pp p p pp p p p
pp p p p p p

LOGICA
?

D/A
Figura 10.37: Schema generale dei convertitori con D/A in reazione.
Il convertitore composto da circa 2N resistenze collegate in serie, in modo
da produrre le necessarie tensioni di soglia a partire da un unico generatore
di riferimento. I comparatori agiscono tutti in parallelo e la loro uscita indica
se il segnale dingresso supera o meno la soglia di ognuno dei comparatori. Le
uscite sono circa 2N : il numero minimo di comparazioni da effettuare 2N 1,
ma a volte utile rilevare situazioni di sovraccarico del convertitore e quindi
aggiungere due comparatori che controllano se il livello di tensione dingresso
al di fuori della dinamica del convertitore. Per il codice generato, pur essendo
N
su 2N 1 fili, non pu assumere tutte le 22 configurazioni teoricamente esprimibili, ma solo alcune con caratteristiche particolari. Infatti tutti i comparatori
la cui soglia di tensione inferiore al livello assunto dal segnale genereranno un
uno, tutti gli altri uno zero. I valori possibili saranno dunque del tipo {00...0000,
00...0001, 00...0011, 00...0111, ..., 11...1111} Questo tipo di codice detto termometrico. Le parole di codice diverse sono solo 2N . E dunque possibile posporre
un circuito logico combinatorio che ricodifica luscita su N bit.
Questo circuito utilizza 2N comparatori e resistenze. Il numero di componenti
molto elevato e questo un grosso svantaggio. Il circuito per possiede un
pregio che consiste nel permettere di confrontare in parallelo il segnale con
tutte le soglie possibili. Questo modo di operare il pi veloce che esista, per
cui questo schema viene impiegato quando la velocit richiesta al convertitore
il fattore predominante rispetto al costo e alla complessit. Questo circuito
chiamato convertitore parallelo o flash ed alla base di molti convertitori
veloci.
Esistono poi dei convertitori derivati da questo che hanno meno comparatori,
in quanto la conversione viene effettuata in due passi successivi, ma sono pi
lenti. Vanno sotto il nome di convertitori half-flash.

10.6.3

Convertitori con D/A in reazione

Lo schema di questi convertitori mostrato in figura 10.37.


Diversamente dallapproccio adottato nel convertitore flash, in questi convertitori la tensione dingresso viene comparata con una sola delle soglie possibili
alla volta. La tensione con cui eseguire la comparazione viene generata da un
convertitore D/A, la cui uscita collegata ad un ingresso di un comparatore di
tensione. Laltro ingresso del comparatore collegato alla tensione dingresso.
312

CLK

c
6
V

a
!

pp p p pp p
p p pp p p
p pp p p p pp p
p p pp p p p
p pp p
p
p
p
pp p p
+p pp p p pp p p p
pp p p p p p

CON T AT ORE
U/D
?

DAC

c
6
V

c
Figura 10.38: Convertitore A/D ad inseguimento.

Luscita del comparatore viene interpretata da un blocco logico che decide la


strategia da adottare per ottenere la migliore rappresentazione numerica della
tensione dingresso.
Vi sono diverse strategie possibili per ottenere il risultato. In base al tipo
di circuito utilizzato nel blocco logico, possibile ottenere convertitori con prestazioni diverse. Nel seguito vedremo due tipi di convertitori basati su questo
schema di principio.
Convertitori ad inseguimento
Il blocco logico pi semplice da inserire nello schema generale per realizzare un
convertitore A/D un contatore UP-DOWN. Luscita del comparatore di tensione collegata allingresso Up/Down del contatore, mentre un segnale esterno
viene collegato allingresso di clock del contatore e decide la frequenza di conversione. Le uscite del contatore pilotano gli ingressi del convertitore D/A e costituiscono anche luscita digitale del circuito. Lo schema visibile in figura 10.38.
Nella figura 10.39 si pu notare come, anche partendo da contenuti casuali
del contatore, ed assumendo una tensione dingresso costante, ad ogni colpo di
clock la tensione di uscita dal convertitore D/A si avvicini sempre di pi alla
tensione di ingresso fino a che il contatore non si aggancer intorno alla migliore
approssimazione possibile. Se VA si mantiene costante, il convertitore manterr
unuscita costante a meno di un LSB, poich il contatore deve comunque o
incrementare o decrementare la propria uscita ad ogni ciclo di clock. Se VA
varia in modo ragionevole, il convertitore insegue la VA .
Dallaccensione del circuito, nel caso peggiore ci vogliono 2N colpi di clock
per agganciare il segnale. Una volta che il segnale agganciato si possono verificare tre fenomeni: se il segnale varia lentamente, luscita seguir le variazioni
dellingresso; se il segnale rimane costante, il valore convertito non sar costante, ma continuer ad oscillare intorno allLSB (situazione di idle); se il segnale

313

Figura 10.39: Andamento delle VA,D .


invece cambia in modo molto rapido, il convertitore non riuscir ad inseguirlo
(situazione di overload o sovraccarico), come mostrato in figura 10.40.

Figura 10.40: Andamento delle VA,D quando VA varia molto velocemente.


Per non avere sovraccarico la pendenza del segnale deve essere minore (o
uguale) di quella della gradinata, altrimenti il convertitore non riesce ad inseguire il segnale. Considerando un gradino di altezza 1 LSB e larghezza TCK
avremo che:
1 LSB
SRVA
TCK
dove SRVA lo slew rate del segnale e 1 LSB/TCK la pendenza della gradinata.
Un convertitore di questo genere non adatto ad essere utilizzato in applicazioni multicanale, in cui un solo convertitore converte pi tensioni grazie a un
multiplexer. Questo perch ogni volta che si cambia canale occorre attendere 2N
periodi di clock per essere sicuri che il segnale sia stato correttamente acquisito.
Convertitori ad approssimazioni successive
E possibile realizzare anche delle logiche di controllo diverse da un semplice
contatore Up/Down. Il contatore ottiene la rappresentazione digitale del valore
analogico dingresso variando la propria uscita di un LSB per passo di conversione. Esso ricerca dunque in modo lineare quale sia lintervallo cui appartiene
il valore di tensione, operando su un insieme ordinato di 2N intervalli possibili.
La logica matematica ci dice per che lalgoritmo migliore per effettuare tale
ricerca di tipo dicotomico.
Luso di un algoritmo dicotomico richiede solo N confronti invece dei 2N
necessari nel caso peggiore dellalgoritmo lineare. Vediamo come pu essere
realizzato un algoritmo dicotomico in un convertitore A/D.
314

La dinamica di ingresso sia ampia S. Ipotizziamo un convertitore unipolare,


in cui cio il limite inferiore della dinamica sia 0 e il limite superiore S. Supponiamo anche che la codifica utilizzata dal convertitore sia di tipo binario puro
senza segno, in cui 0 V corrispondano a 000...00 e SV a 111...11.
Elemento essenziale per effettuare una ricerca dicotomica che il livello di
tensione dingresso rimanga costante per tutto il tempo necessario alla conversione. Questo pu essere ottenuto mediante un circuito di Sample & Hold, posto
sullingresso.
Il primo passo di una ricerca dicotomica consiste nel verificare se il segnale incognito appartiene alla met inferiore o a quella superiore della dinamica
dingresso. Per fare ci necessario effettuare una comparazione tra il segnale dingresso ed il valore S/2. Dal punto di vista numerico, S/2 corrisponde a
100..00. Il blocco di logica porr dunque ad 1 lMSB del numero duscita e a 0
tutti i restanti bit. Dopo un certo tempo, luscita del comparatore di tensione
indicher se il segnale o meno inferiore a S/2.
Se il segnale inferiore ad S/2, significa che lMSB vale necessariamente 0, 1
in caso contrario. Dunque al termine del primo confronto viene fissato il valore
dellMSB del risultato. I valori possibili per luscita si sono ridotti da 2N a 2N 1 .
Il passo successivo consiste nel dividere ulteriormente in 2 lintervallo su cui
effettuare la ricerca. In pratica, la logica genera in uscita un numero composto
dal valore trovato per lMSB, 1 per il bit di peso MSB-1, 0 per i rimanenti
bit. Come nel caso precedente, se il confronto indica che il valore dingresso
maggiore del valore di prova, questo significa che il bit MSB-1 deve valere 1, 0
nel caso opposto.
La procedura si applica ricorsivamente a tutti i bit che formeranno il valore
digitale duscita e, dopo N passi, tale valore viene completamente determinato.
Per eseguire una nuova conversione la procedura deve essere ripetuta completamente. Si ottiene dunque un valore duscita ogni N passi. Il blocco logico
utilizzato per la ricerca dicotomica si chiama SAR (Successive Approximation
Register), un circuito sequenziale, dotato di clock e di due segnali che servono
per sincronizzare le operazioni con il sistema digitale che controlla il convertitore. Tali segnali prendono normalmente il nome di SOC, per Start Of Conversion,
e EOC, per End Of Conversion. Quando il sistema richiede un campione, attiva
SOC. Il campione disponibile quando il convertitore attiva EOC. Lo schema a blocchi di un convertitore ad approssimazioni successive riportato in
figura 10.41.
La cadenza della conversione (dunque la frequenza di clock del SAR) limitata dal tempo di conversione del DAC e dal tempo di assetto del comparatore.

10.7

Sample & Hold (track & hold)

Il sample & hold (S/H) un dispositivo che memorizza il valore assunto in un


determinato istante dal segnale analogico posto al proprio ingresso e lo rende
disponibile alluscita. Effettua cio un campionamento del segnale dingresso
(sample) e mantiene costante (hold) il valore del segnale duscita per un tempo
prefissato. In tale modo il convertitore A/D che solitamente segue il S/H pu
effettuare la conversione agendo su un segnale costante.
Come si pu notare in figura 10.42, il S/H un sistema misto analogicodigitale: infatti possiede un ingresso analogico per il segnale da campionare,
315

CLK

c
6
V

SOC

a
!

p p p pp p p
p p pp p
p p pp p p p pp p
p p pp p p p
p p pp p
p
p
p
p
p
+p p p p p p p p p
p
p pp p p p

SAR

EOC
-

DAC

c
6
V

c
Figura 10.41: Convertitore ad approssimazioni successive.

c
6
V

c
6
V
6
S/H

Figura 10.42: Schema a blocchi di un Sample & Hold.


unuscita analogica, ma anche un ingresso di comando digitale che stabilisce
quando effettuare il campionamento (fase di sample o di tracking) e quando mantenere costante in uscita il valore precedentemente campionato (fase
di hold).
In figura 10.43 esemplificato il funzionamento del circuito. Esistono due
fasi di funzionamento statiche: fase di sample e fase di hold e due transizioni: da
sample a hold e da hold a sample.
Teoricamente in fase di sample il segnale di uscita dovrebbe seguire esattamente il segnale di ingresso (da qui la denominazione alternativa di Track&
Hold), mentre in fase di hold il segnale dovrebbe essere perfettamente costante. Inoltre idealmente il tempo di campionamento (cio la durata della fase di
sample) dovrebbe essere nullo.
I circuiti reali hanno ovviamente delle non idealit e impongono delle limitazioni alle caratteristiche del segnale che possono trattare correttamente.
Analizziamo singolarmente le due fasi di lavoro e le due transizioni evidenziate
sopra.

10.7.1

Fase di sample

In fase di sample il dispositivo si comporta come un amplificatore a guadagno


unitario. Ha quindi tutte le limitazioni di un voltage follower, su cui non ci
316

Vu
Ve

Vu , Ve

t
S

ON
SAMPLE

HOLD SAMPLE

HOLD

OFF

Figura 10.43: Funzionamento di un Sample & Hold.

c
6
V


r 6r

r
Cm

S/H

c
6
V

Figura 10.44: Circuito di principio di un S/H


soffermeremo:
limite di dinamica dingresso
errore di guadagno
errori di offset
limite di banda passante
limite di slew-rate

10.7.2

transizione sample-hold

Occupiamoci ora della transizione da Sample a Hold. Il passaggio tra le due fasi
imposto da una transizione dellingresso digitale di comando (in figura 10.43
una transizione alto-basso, ma ovviamente il senso dipende da come viene
realizzato il circuito). Trattandosi di un dispositivo fisico, tale comando viene
interpretato con un certo ritardo. Per comprendere il funzionamento del circuito

317

occorre rifarsi ad un modello semplice di S/H (figura 10.44). Il sistema idealmente composto da un interruttore pilotato dal segnale digitale di comando e
da un condensatore che lavora da elemento di memoria per la tensione dingresso. Questa una rappresentazione troppo semplificata in quanto il condensatore
deve essere isolato dal carico per evitare che si scarichi in fase di hold, cos come lingresso non pu essere collegato direttamente al condensatore in fase di
sample per evitare problemi dovuti allimpedenza non nulla del generatore di
ingresso.
La commutazione dellinterruttore non avviene in tempo zero, ma in un tempo detto tempo di apertura come si vede in figura 10.45. Il tempo di apertura
inoltre non completamente noto, in quanto dipende sia dalle caratteristiche
del circuito sia dalle condizioni di utilizzo (ambientali, livello di tensione dingresso, ecc.). E possibile caratterizzare il tempo di apertura in modo statistico,
determinando un valore medio e unincertezza, la cui ampiezza detta jitter
dapertura tjA . Il valore medio del tempo di apertura noto e compensabile,
non cos lincertezza. Per conoscere lentit dellerrore sulla tensione duscita
dovuto allincertezza, vorremmo che questa fosse espressa in tensione, non come
tempo.

Figura 10.45: Errori nella transizione da Sample a Hold.


E possibile stimare il massimo errore possibile sulluscita considerando la
massima variazione del segnale dingresso dal valore voluto durante il jitter
dapertura. Poich il segnale varia al massimo come il suo slew-rate, otteniamo:
jA = SRVe tjA
Un altro problema dovuto alle non idealit dellinterruttore in fase di
apertura. Usando dei MOS come interruttori, il comportamento non ideale
principalmente dovuto alle capacit parassite, come mostrato in figura 10.46
Il passaggio da sample a hold avviene variando la tensione di gate del MOS.
Dunque anche la VGS subisce una variazione analoga; essendoci per un condensatore parassita tra gate e source del transistor, tale variazione non pu avvenire
senza una variazione della carica immagazzinata in CGS , che si pu calcolare
come Q = CGS VG . Tale carica non pu che spostarsi sul condensatore di
mantenimento e provocare una variazione della tensione ai capi dello stesso:
Vu =

CGS
VG .
CM + CGS
318

Capacit

? Parassite

CDS

Capacit di
Mantenimento

?
CGS

?
Cm

r
Figura 10.46: Capacit parassite nei MOS.
Ma CGS CM e quindi
P = Vu

CGS
Q
VG
CM
CM

Questo errore fa s che la tensione campionata sia pi o meno alta della tensione
dingresso. Tale errore denominato errore di piedistallo.
Si dovr inoltre tener conto anche di un tempo di assetto prima di poter
leggere la tensione duscita. Tale tempo dovuto alla risposta al transitorio del
circuito.

10.7.3

fase di hold

Analizziamo ora la fase di Hold. In questa fase vorremmo mantenere il valore


della tensione costante nel tempo. Il condensatore per potrebbe essere affetto
da correnti di perdita che modificano la tensione ai suoi capi. Inoltre gli eventuali
altri elementi connessi al condensatore (es, amplificatori operazionali) possono
avere delle correnti di polarizzazione. Lerrore complessivo dovuto alla variazione della carica sul condensatore per effetto delle correnti circolanti nel nodo
detto errore di decadimento. Per calcolarlo supponiamo che tutte le sorgenti
di errore siano sommate in una corrente totale di perdita IT perd . La situazione
equivale alla presenza di un generatore di corrente costante, quindi ai capi del
condensatore si ha una rampa di tensione. Lerrore di decadimento allora:
D =

IT perd
tconv
CM

dove tconv la durata della fase di hold e coincide normalmente con il tempo di
conversione del convertitore A/D connesso in cascata al S/H.
Esiste unaltra causa derrore dovuta alla capacit parassita dellinterruttore
posta a cavallo dello stesso (figura 10.46), CDS . Tale condensatore permette il
passaggio di una certa quantit di corrente attraverso linterruttore anche se
linterruttore stesso aperto. Questo genera un errore di feedthrough. Tale errore dipende dalle variazioni del segnale dingresso durante la fase di hold, dal
valore del condensatore CDS e dal valore di CM . E possibile valutare quantitativamente il massimo errore a partire dallo slew rate del segnale dingresso
e approssimando la formula come per lerrore di piedistallo in quanto i due
condensatori sono di valore molto diverso:
F T =

CDS
SRVe tconv
CM
319

Gli errori in fase di hold sono visualizzati in figura 10.47.


Effetto del
decadimento

t
Decadimento
e feed through

Figura 10.47: Errori nella fase di Hold: decadimento e feedthrough.

10.7.4

transizione hold-sample

Analizziamo ora la transizione da Hold a Sample. Il segnale duscita deve tornare


a inseguire il segnale dingresso, che durante la fase di hold pu essere cambiato
di molto dal valore memorizzato. La tensione duscita non pu per portarsi
istantaneamente al valore determinato dal segnale dingresso per le limitazioni
intrinseche degli elementi attivi contenuti nel circuito, tra cui slew-rate degli
amplificatori operazionali e massima corrente duscita che pu essere iniettata
nel condensatore di mantenimento.
Il tempo che passa dal comando di sample allistante in cui luscita del S/H
entra in una fascia ampia 1/2 LSB del segnale dingresso ed detto tempo di
acquisizione. La situazione mostrata in figura 10.48.
Fascia di
errore

HOLD

SAMPLE
Tempo di acquisizione

Figura 10.48: Errori nella transizione da hold a sample.

10.7.5

circuiti per sample & hold

Finora abbiamo ipotizzato un circuito di sample & hold simile a quello rappresentato in figura 10.44. Abbiamo gi detto che questo circuito non funziona
in modo adeguato, perch sensibile alla resistenza di uscita del circuito che
genera il segnale dingresso RS e alla resistenza di carico RL . Quando chiudiamo linterruttore (fase di sample), RS e RL sono in serie e si crea un partitore
con il risultato che il segnale campionato non il segnale di ingresso ma un
segnale attenuato. Inoltre RS , in serie alla RON dellinterruttore, crea problemi
dinamici perch accoppiandosi a CM crea un filtro passabasso con conseguenti
limitazioni di banda passante e di velocit di acquisizione. In fase di hold la RL
320

Rg
pp pp pp pp ppp p p
+

...................
...
....
...
..
..
..
....
..................

Ve

p p p p pp p
p p pp p p
+ p pp p p p pp p
p p pp p p
pp p p
p
p
p
p p pp
ppppp ppp
p
p p p p p pp

r c
CM

pp p p pp p
p p pp p p
+ p pp p p p pp p
p p pp p p p
ppppp p
p
p
p
p
p
p
p
p
p
p
p p pp
p
p p pp p p

6
ppppppp
pp pppp R V
pppp L u

Figura 10.49: Circuito di Sample & hold con due voltage follower.

CM
+

.....................
...
..
...
..
..
....
..
...................

Ve

p p p p pp p
p p pp p p
p pp p p p pp p
p p pp p
r c
1 pp p p p pp p pp p
p
p pp p p pp p pp pp p
+pp p p p p p p p
p p p pp p p
p p pp p pp
r

pp p p pp p
p p pp p p
p pp p p p pp p
p p pp p
2 p p p pp p p pppp p
p
p
+p p p p p p p p
p
pp p p pp p

c
6
Vu
c

Figura 10.50: Circuito di Sample & hold a integratore.


scarica il condensatore di mantenimento contribuendo allerrore di decadimento.
Bisogna disaccoppiare la sorgente dallinterruttore e il condensatore dal carico.
Una prima idea consiste nellaggiungere due voltage follower, come mostrato in
figura 10.49. Questo circuito non ancora ottimale sotto due punti di vista:
da un lato la RON del MOS e il condensatore di mantenimento formano un
filtro passabasso con le solite conseguenze, dallaltro il MOS si trova con drain
e source sul percorso del segnale. La sua RON varia con il livello del segnale
dingresso e cos le prestazioni del circuito. possibile ovviare a questultimo
problema sostituendo il MOS con un analog switch (cio con NMOS e PMOS
in parallelo, pilotati da un segnale complementare), mentre il primo problema
si risolve modificando il circuito in modo da inserire linterruttore nella rete di
retroazione di uno dei due voltage follower.
Esiste per una soluzione alternativa, che risulta la pi utilizzata nei Sample
& Hold reperibili in commercio. Il circuito mostrato in figura 10.50.
Ho sempre due operazionali ma il secondo un integratore invertente con
la CM in reazione. Quando chiudo linterruttore la reazione intorno al primo
operazionale fa funzionare il circuito come un voltage follower e il condensatore
CM , avendo un capo a massa virtuale e laltro alla tensione di uscita, memorizza
la tensione di ingresso.
Aprendo linterruttore, loperazionale 1 satura e il secondo integra zero, man321

tenendo la tensione duscita costante e pari allultimo valore letto della tensione
dingresso. I diodi servono ad evitare che, con interruttore aperto, la tensione
ai capi dellinterruttore si allontani troppo dal valore assunto in fase di sample
(0 V). In questo modo si velocizza la transizione Hold-Sample e si riduce leffetto
dellerrore di feedthrough. Si noti il segno della reazione: essendo lintegratore
uno stadio invertente, per avere reazione complessivamente negativa, la reazione
sul primo operazionale deve essere riportata sullingresso non invertente.
Concludiamo il discorso sui S/H analizzando in quale caso questi circuiti
debbano essere usati in un sistema di acquisizione dati. Quando il convertitore
A/D richiede che il segnale di ingresso resti costante per il tempo di conversione,
in generale occorre un S/H per campionare lingresso. Si pu evitare di inserire
il S/H se il segnale non ha variazioni significative durante il tempo di conversione. Se ad esempio lingresso del convertitore fose collegato a un sensore di
temperatura non avrei bisogno di S/H perch in pochi microsecondi la temperatura ha normalmente variazioni infinitesime. Se ho invece segnali di ingresso
con slew rate SRi elevato, ho bisogno di usare un S/H. Possiamo dire che NON
ho bisogno del S/H se
1 LSB
SR i
2 T conv

322