APUNTES DE CIRCUITOS ELECTRONICOS I

ANLISIS EN AC. CIRCUITOS EQUIVALENTES

En el curso de Dispositivos Electrnicos, se asume que los transistores son ideales, es
decir, se ignora cualquier efecto de capacitancia de estos dispositivos, sin embargo
todos los circuitos tienen alguna forma de respuesta en frecuencia.

CONCEPTO DE GANANCIA A -3 dB
En un amplificador la ganancia de potencia se puede ver reducida por varias razones;
una de estas puede ser la variacin de la frecuencia de la seal de entrada, despus de
cierto rango de frecuencias la ganancia se puede disminuir por efecto de las
capacitancias intrnsecas y las capacitancias inherentes a la red, as como por los
capacitores de acoplo y paso o de desacoplo.
En general cuando la potencia a la salida cae a la mitad, la ganancia en dB cae a -3dB,
esta ganancia se conoce como ganancia a -3dB, esta ganancia es importante para el
estudio de la respuesta en frecuencia de amplificadores.
Esta condicin lo podemos representar matemticamente de la siguiente manera:
Se tiene una ganancia
G1 dB 10 log

P2
P1

Cuando P2 se reduce a la mitad se tiene:

G 2 dB 10 log

P2 / 2
P
10 log 2 10 log 2
P1
P1

Donde 10 log 2 3dB

Se puede demostrar que cuando la potencia de salida se reduce a la mitad la ganancia de
voltaje cae

AV
0.707 AV
2

El efecto de la frecuencia sobre la ganancia de voltaje se representa grficamente en la

figura 01.

Baja
Altas
Frecuencia FrecuenciasCentrales
Frecuencias
Figura 01. Respuesta en frecuencia tpica de un amplificador.

AVm : es la mxima ganancia del amplificador (a frecuencias medias o centrales).

Se puede observar que existe un cierto rango de frecuencias en el cual la ganancia de
voltaje permanece en su valor AVm y otro rango de frecuencias en el cual la ganancia se
ve disminuida o degradada.
Las frecuencias para las cuales la ganancia de voltaje es 0.707 AVm se denominan
frecuencias de corte, como hay dos frecuencias de corte una corresponde a frecuencias
bajas y se denota f L y la otra a frecuencias altas f H , el rango para el cual la ganancia se
mantiene ms o menos constante dentro de 3dB se denomina ancho de banda.
Este ancho de banda es el que determina la respuesta del amplificador con la frecuencia.
El ancho de banda est dado por WB f H f L . Si f H es mucho mayor que f L el ancho
de banda est determinado por la frecuencia de corte superior.
La disminucin de AVm obedece principalmente al efecto de las capacitancias.
Los capacitores externos, como son los capacitores de acople y los capacitores de
desacople o de paso afectan a la ganancia de bajas frecuencias hasta la frecuencia de
corte inferior o de baja frecuencia a partir de esta frecuencia y para frecuencias mayores
los capacitores externos se hacen cortocircuito y el amplificador entra a la zona de
frecuencia centrales o medias.
Al aumentar la frecuencia de operacin o de trabajo los capacitores internos del
dispositivo o intrnsecos entre las uniones del transistor y las capacitancias parsitas
(alambrado), empiezan a ejercer su efecto sobre la ganancia disminuyndolo o
2

degradndola, el valor de frecuencia a partir de la cual disminuye la ganancia se

denomina frecuencia de corte superior

CIRCUITO EQUIVALENTE DEL BJT. MODELO

La figura muestra una caja negra que nos servir para determinar los parmetros que
requerimos para obtener los circuitos equivalentes de los transistores.

i1

v_1

i2
Caja Negra

_v2

Figura 02 Caja negra para determinar los parmetros h

Considerando a i1 y v 2 como variables independientes y a i 2 y v1 como variables
dependientes podemos obtener las siguientes ecuaciones:
v1 h11i1 h12 v 2

(1)

i2 h21i1 h22 v 2

(2)

El primer digito del subndice en h indica la variable dependiente y el segundo

subndice indica la variable independiente asociada con los parmetros h en particular.
Cuando s e utilizan los parmetros hbridos para describir una red de transistores, el par
de ecuaciones anteriores se reescribe como:

v1 hi i1 hr v2

(3)

i2 h f i1 h0 v2

(4)

Donde los parmetros h se definen como:

hi : Impedancia de entrada del transistor

hr : Ganancia de tensin inversa del transistor

h f : Ganancia de corriente directa del transistor

h0 : Conductancia de salida del transistor
3

A partir de las ecuaciones dadas obtenemos los circuitos equivalentes.

hi

i1

i2

v1

hr v2

h f i1

v2

h0

_
Figura 03 Circuito equivalente hibrido

Para distinguir los parmetros en las tres configuraciones de los transistores (EC, BC y
CC), se agrega un segundo subndice a los parmetros hbridos para proporcionar esta
distincin.
Para Emisor Comn (considerando hr h0 0 )

ie

hie

ic

vbe
_

h feie

vce

Figura 04 Modelo en EC simplificado

MODELO PARA BAJAS FRECUENCIAS
El circuito para bajas frecuencias se modela en la figura 05.
b'

Figura 05. Circuito equivalente para bajas frecuencias.

Tngase en cuenta que:

hie rbb' r

(5)

Clculo de o:
4

iC
ib

VCE constante

(6)

En la ecuacin anterior, tener V CE constante indica que no hay cambio incremental en

V CE , lo que lleva a pensar en un corto dinmico entre colector y emisor en donde ic 0,
esto se logra al simular con un condensador adecuado entre colector y emisor de tal
manera que la cada de voltaje dinmica en r0 sea cero.
De la figura 05 se tiene que:

ic g m v y v ib r

(7)

iC g m ib r

iC
ib

Vce 0

iC
ib

0 g m r
(8)

VCE constante

Clculo de la transconductancia g m :

gm

iC
v BE

iC
v be

VCE constante

como iC i e g m

Vce 0

i e
v be

VCE constante

(9)

Se sabe que en un diodo la conductancia dinmica g d est dada por:

gd

i D
v D

y teniendo en cuenta que el diodo al que se hace referencia es el diodo base emisor se
tiene:
5

g m g d

I E
26 mv

I CQ
26 mv

(10)

Clculo de r : se tiene

0 26mv
I CQ

(11)

De la figura 05 tambin se tiene que la resistencia total de entrada del transistor es la

suma hie rbb' r .
La cual se puede expresar como:

hie rbb

0 26mv
I CQ

(12)

hie vara con la temperatura y con la corriente.

MODELO DEL TRANSISTOR A ALTAS FRECUENCIA
Recordando que el transistor est formado por dos uniones y que en la regin activa se
puede representar como se muestra en la figura 06.

Figura 06. Representacin de la regin activa del transistor.

Entre las uniones se presentan efectos capacitivos, entre base y colector se tiene una
capacitancia de transicin que para este estudio se denota por C u y entre base y emisor
una capacitancia de difusin C . En la base debido al agite de portadores se presenta
una resistencia denominada resistencia de dispersin de la base denotada por rbb .

Reemplazando cada diodo por su modelo, el transistor puede ser representado como se
observa en la figura 07.

b'

e
Figura 07. Modelo equivalente del transistor para alta frecuencia.

b ' : representa la unin en la base aunque este nodo no es fsicamente posible.

b : Terminal de la base, se conectan alambres a la unin de la base, y la terminal de la

base se separa de esta unin por medio de estos alambres.

rbb : Resistencia de dispersin de la base, su valor va de 20 a 400 . En muy altas

frecuencias su valor es ms bajo de 10 a 50 .

rb'e r : Resistencia de la unin base emisor, tiene que ver con la corriente de
recombinacin de la base debido a la inyeccin de portadores minoritarios, valores
tpicos de unos cientos de ohmios a algunos miles de ohmios. Debido al efecto Early

r es mucho mayor que rbb . Esta dada por 26mv I BQ .

Cb'e C : Capacitancia de difusin. Esta frecuencia se expresa como:

C

I CQ
WT 26mv

I CQ
52f T 10 3

(13)

f T : es la frecuencia a la cual la ganancia de corriente en corto circuito es 0 dB, tambin

se le denomina frecuencia de ganancia unitaria.

Cb'c Cu : Capacitancia de transicin se origina por la variacin de cargas en la regin

desrtica base colector. Valores oscilan de 1a5 pf . Esta capacitancia aparece

frecuentemente en los manuales como C ob que es medida en base comn con emisor
abierto.

rb'c ru : Debida al efecto Early (modulacin de la base) es una resistencia de

realimentacin entre la entrada y la salida, valores del orden de M , su efecto
generalmente se desprecia.

g m vb'e g m v : representa el efecto transistor, acoplamiento entre las uniones, esta fuente
es proporcional a la de corriente ib , g m es la transconductancia del transistor.

ro : es la resistencia de salida debida al efecto Early, valores tpicos de decenas de k a

cientos de k .
ESTUDIO DEL AMPLIFICADOR EMISOR COMUN EN FRECUENCIAS
CENTRALES
El modelo de pequea seal del transistor es a veces llamado modelo incremental de
seal.

En la prctica, el estudio de amplificadores exige previamente un anlisis en continua

para determinar la polarizacin de los transistores. Posteriormente, es preciso abordar
los clculos de amplificacin e impedancias utilizando modelos de pequea seal con
objeto de establecer un circuito equivalente. Ambas fases en principio son
independientes pero estn ntimamente relacionadas.

Los parmetros h o hbridos son los que mejor caracterizan el comportamiento lineal de
pequea seal de un transistor bipolar. En un amplificador de transistores bipolares
aparecen dos tipos de corrientes y tensiones: continua y alterna.
La componente en continua o DC polariza al transistor en un punto de trabajo localizado
en la regin lineal. Este punto esta definido por tres parmetros: I CQ , I BQ , VCEQ . La
componente en alterna o AC, generalmente de pequea seal, introduce pequeas
variaciones en las corrientes y tensiones en los terminales del transistor alrededor del
punto de trabajo.

Por consiguiente, si se aplica el principio de superposicin, la iC , i B y v CE del transistor

tiene dos componentes: una continua y otra alterna, de forma que:

iC I CQ ic
i B I BQ ib

(14)

vCE VCEQ vce

Donde I CQ , I BQ , VCEQ son componentes DC, e i c , ib y v ce son componentes en alterna,
verificando que ic I CQ , ib I BQ y vce VCEQ .

vbe hieib hre vce

ic h f ib hoevce

(15)

Figura 08 Parmetros h del transistor en emisor comn. a) Definicin, b) Modelo

equivalente de un transistor NPN y c) PNP.

El transistor para las componentes en alterna se comporta como un circuito lineal que
puede ser caracterizado por el modelo hibrido o modelo de parmetros h . De los cuatro
posibles parmetros descritos en las ecuaciones mostradas anteriormente, los h son los
que mejor modelan al transistor porque relacionan las corrientes de entrada con las de
salida, y no hay que olvidar que un transistor bipolar es un dispositivo controlado por
intensidad.
9

Los parmetros h de un transistor, se obtienen analizando su comportamiento a

variaciones incrementales en las corrientes ( i c , ib ) y tensiones ( vbe , v CE ) en sus
terminales. En la figura (a) se muestran las ecuaciones del modelo hibrido cuando el
transistor esta operando con el emisor como terminal comn al colector y la base
(configuracin emisor-comn o EC). El modelo hibrido de pequea seal en E-C de un
transistor NPN y PNP se indican en la figura anterior respectivamente.

Ambos modelos son equivalentes y nicamente difieren en el sentido de las corrientes y

tensiones para dar coherencia al sentido de esas mismas corrientes y tensiones en
continua. En la figura que a continuacin se muestra, se definen de una manera grafica
los cuatro parmetros h extrados a partir de las caractersticas elctricas de un transistor
NPN.
h fe : h fe

I C I C 2 I C1 ic

I B I B 2 I B1 ib

(16)

La definicin grfica de h fe se encuentra en la figura. Valor tpico h fe 200 .

Figura 09 Grafica para determinar h fe

hoe : hoe

I C
I I
i
C 2 C1 c
VCE VCE 2 VCE1 vce

(17)

La definicin grfica de hoe se encuentra en la figura. Valor tpico hoe 24 A / V

Figura 10 Grafica para determinar hoe

10

 hie : hie

VBE VBE 2 VBE1 vbe

I B
I B 2 I B1
ib

(18)

La definicin grafica de hie se encuentra en la figura. Valor tpico hie 5k .

Figura 11 Grafica para determinar hie

hre : hre

VBE VBE 2 VBE1 vbe

VCE VCE 2 VCE1 vce

(19)

La definicin grafica de hre se encuentra en la figura. Valor tpico hre 3 10 4 .

Figura 12 Grafica para determinar hre

Los parmetros h varan de un transistor a otro. Pero adems, en cada transistor varan
principalmente con la corriente de colector y con la temperatura.
El fabricante suele proporcionar graficas que relacionan estos parmetros con la I C a
diferentes temperaturas.

11

Figura 13 Cortesa de National Semiconductor

Variaciones normalizadas de los parmetros h en emisor-comn de un transistor PNP a)
con I C respecto a los medidos con una I C 1.0mA y VCE 5V y b) con la
temperatura respecto a los medidos a 25C.

Los parmetros h que aparece en las hojas de caractersticas de los transistores

nicamente estn referidos a la configuracin emisor comn (E-C).

Cuando el transistor opera en base-comn (B-C) o colector-comn (C-C), es preciso

utilizar los parmetros h correspondientes a su configuracin.

La conversin de los parmetros h en E-C a B-C o C-C se realiza mediante la relacin

de ecuaciones mostrada en la tabla 01 a; la tabla 01b indica los valores tpicos para cada
una de las configuraciones.

12

Tabla 01 Relacin entre los parmetros hbridos

De la tabla 01, observamos que dados los parmetros de EC podemos pasar a los
parmetros de BC. Por ejemplo:

hie (1 h fe )hib
h fe

h fb
1 h fb

(20)
(21)

Tenga en cuenta adems que:

hie h fe

25(mV )

I CQ (mA)

(22)

CONFIGURACIONES BSICAS DE LOS TRANSISTORES BIPOLARES

Figura 14 Configuraciones bsica de los amplificadores BJT

13

CIRCUITO EQUIVALENTE DEL FET. MODELO

Siguiendo un procedimiento similar al que se utilizo para determinar los parmetros
hbridos del BJT, podemos determinar los circuitos equivalentes en pequea seal del
FET para sus diferentes configuraciones. Dadas las caractersticas propias de los FET,
su circuito equivalente hibrido PI en pequea seal es ms simple que el del BJT

En la figura 15 est representado el circuito equivalente del FET de parmetros h en

pequea seal.

En un amplificador FET en configuracin en fuente comn, la entrada de puerta es un

circuito abierto a frecuencias medias y bajas debido a que este terminal se polariza en
forma inversa para su operacin como amplificador, por lo que su parmetro de
impedancia de entrada hi es infinito.

As pues, el parmetro h del circuito de entrada esta abierto. Adems a frecuencias

centrales la realimentacin desde la salida a la entrada es despreciable por lo que hr 0 .
Para caracterizar el FET en estas frecuencias solo se necesita el parmetro h de salida.

Los parmetros necesarios para describir ele FET son la transconductancia (directa)

g m y la resistencia drenaje fuente de salida rds .

g

vgs

g mvgs

rds

vds

s
(a)

vgs

rds

vgs

vds

_
s

s
(b)

Figura 15 Modelo en pequea seal del FET: (a) modelo de fuente de corriente
controlada, (b) modelo de fuente de tensin controlada.
14

Estos parmetros se definen como sigue.

Transconductancia. Esta es
gm

i DS
vGS

puntoQ

(23)

La ecuacin terica que describe el FET se puede utilizar para tener una idea del
margen de valores de g m .
Resistencia de drenaje fuente. Esta es
v
rds DS
i DS

puntoQ

(24)

En teora, la resistencia ser infinita ya que i DS no es funcin de la tensin drenajefuente por encima del estrangulamiento.
Sin embargo las caractersticas presentan una pendiente como se puede ver en las curvas
de la figura 16

Figura 16 Resistencia drenador-fuente de un transistor JFET canal N en la regin lineal

Una vez que se ubica el transistor en la zona saturada de corriente de salida constante,
se puede utilizar como amplificador de seales.

15

Factor de amplificacin. Generalmente se define un factor de amplificacin como el

producto g m rds . Puede ser calculado directamente por las caractersticas vi utilizando la
expresin

v DS
vGS

g m rds

(25)

puntoQ

La figura 15 (b) muestra un modelo en que se hace uso del factor de amplificacin

En base a un FET canal N en configuracin surtidor comn con circuito de auto

polarizacin, se realizar el anlisis de la respuesta del dispositivo ante la aplicacin e
una seal de c.a.

AMPLIFICADOR FUENTE COMN

El modelo hbrido del FET en configuracin surtidor o fuente comn se muestra en la
figura 17.

id

ig
g

vgs

rgs

g mvgs

_
s

rds vds
_
s

Figura 17. Equivalente hibrido del FET

Donde:
Resistencia entre compuerta y surtidor

Transconductancia

Resistencia de salida entre drenador y surtidor:

rds

rgs

gm

v ds
id

v gs

id

id
v gs

La relacin g m rds se conoce como factor de amplificacin de voltaje del FET .

16

Como rgs , el modelo hbrido de la figura se simplifica, generando el modelo

hbrido simplificado del FET (Figura 18).

Figura 18 Equivalente hibrido simplificado

AMPLIFICADORES MONOETAPA CON BJT EN PEQUEA

SEAL
El anlisis de un amplificador monoetapa en pequea seal, tiene como objetivo obtener
su modelo equivalente en tensin o intensidad para lo cual es preciso determinar su
impedancia de entrada, impedancia de salida y ganancia de tensin o intensidad.

Para ello, es necesario en primer lugar obtener su circuito equivalente de alterna del
amplificador y, posteriormente, sustituir el transistor por alguno de las tres posibles
modelos en parmetros { h } en funcin del tipo de configuracin del transistor.

Calcularemos la Ganancia de Voltaje ( A0 v ) a frecuencias centrales, la Ganancia de

Corriente ( Aoi ) a frecuencias centrales, la impedancia de entrada ( Z i ) y la impedancia
de salida ( Z 0 ) .

Tambin demostraremos como disear un amplificador para ubicar el punto de trabajo

en el centro de la recta de carga de corriente alterna.

El mtodo que utilizar ser en forma directa mediante ejemplos con las tres
configuraciones de amplificadores.

17

ANLISIS DE LOS AMPLIFICADORES

AMPLIFICADOR EN EMISOR COMUN CON C E

En base a un transistor BJT NPN en configuracin emisor comn, se realizar el
anlisis de la respuesta del dispositivo ante la aplicacin de una seal de c.a.

El circuito bsico amplificador emisor comn se muestra en la figura

VCC
RC

VBE

R1

C2

v L (t )

VCE
_
RL

vi (t )

C1

R2

RE

CE

Figura 19 Amplificador emisor comn con sus seales de entrada y salida

vi (t )

Seal que se desea amplificar

v L (t )

Seal de salida amplificada

RL

Representa la impedancia de entrada de la carga a alimentar

R1 , R2 , RC , RE

Resistencias del circuito de polarizacin

VCC

Fuente del circuito de polarizacin

C1 y C 2

Condensadores de acoplo

CE

Condensador de desacoplo, de desvo, de paso o de emisor.

Condensador de Acoplo C1 : Este condensador se encarga de acoplar la seal c.a. de

entrada al circuito de polarizacin de c.c., de tal manera que se bloquee el paso de la
seal de c.c. hacia la fuente, evitando el dao de esta y permitiendo al mismo tiempo el
paso de todas las componentes de c.a. de la seal de entrada vi (t ) hacia el terminal de la
base.
Condensador de Acoplo C 2 : Este condensador se encarga de bloquear el paso de la
seal de c.c. hacia la carga R L , mientras permite el paso de las componentes de
18

frecuencia de la seal de entrada vi (t ) . Con esto se consigue que la seal de salida

v L (t ) solo se vea afectada en magnitud y no en frecuencia.

Condensador de Desacoplo C E : El condensador C E se encarga de cortocircuitar la

resistencia R E para seales de c.a. para as aprovechar toda la seal de salida del transistor, es
decir, permite que v L vCE . En c.c. la resistencia R E permanece en sin cambios
permitiendo la estabilizacin de la salida.

ANALISIS DEL AMPLIFICADOR EMISOR COMUN CON C E

Tomando en cuenta que el circuito de polarizacin ubica al transistor dentro de la
zona activa o zona lineal, se aplicaran las propiedades de linealidad, especficamente el
principio d e superposicin p a r a analizar el circuito. Adems, el circuito es lineal por
que la salida del amplificador es de la misma forma de onda de la seal de entrada pero
amplificada y quizs desfasada.
El anlisis se hace entonces por separado para cada tipo de seal, es decir:

Anlisis C.C.

Anlisis C.A

ANALISIS EN CC
Para este anlisis: vi 0 y los capacitares C1 , C 2 y C E se comportan como circuito
abierto.
El circuito equivalente (figura 20 b) no es ms que el circuito de polarizacin por
divisor de voltaje.

VCC
RC
3

RB

VBB

R1

IB

VBE _

Malla 1

VCE I C
_

R2

RC

RE

IE
Malla 2

VCC

RE

b)
a)
Figura 20 Amplificador emisor comn y su circuito equivalente para el anlisis en dc

19

Las ecuaciones que describen a este circuito son:

Ecuacin de polarizacin de la base V BB R B I B V BE R E I E
Ecuacin de recta de carga d.c. VCC RC I C VCE RC I E

(26)

Ecuaciones del equivalente de Thevenin

VBB VCC

R1
R1 R2

R1 R2
R1 R2

y RB

(27)

ANALISIS EN AC
En este caso de anlisis: VCC 0 y C1 , C 2 y C E se comportan como corto circuito.
El circuito equivalente del amplificador en c.a se muestra en la figura

vi

vce ic
RB

ib

vbe

iL

RC

vL

RL

Figura 21 Circuito equivalente en ac en configuracin en emisor comn

v L vce
vce ic ( RC // RL )

(28)

Esta ltima ecuacin corresponde a la ecuacin de salida de c.a.

El voltaje total que existe entre colector y emisor, v CE , est dado por: vCE VCEQ vce ,
lo que indica que el v CE total est formado por una componente de c.c. y
varias componentes de c.a. La corriente total que existe a travs del colector Ic, est
dada por:

iC I CQ ic

(29)

Los valores de I CQ y VCEQ son obtienen del anlisis c.c.

Las ecuaciones para iC y v CE total, resultado de la superposicin permiten obtener
la ecuacin de recta de carga a.c.

vCE VCEQ vce vce vCE VCEQ

iC I CQ ic ic iC I CQ

(30)
(31)

Sustituyendo estos valores de v ce e i c en la ecuacin de salida de c.a. se tiene:

vCE VCEQ (iC I CQ ) RC // RL

(32)
20

Esta ltima ecuacin se conoce como ecuacin de recta de carga a.c.

ANALISIS GRAFICO CON LAS RECTAS DE CARGA DE DC Y AC

La interseccin de las rectas de carga d.c. y a.c. sobre el eje iC vs v CE correspondiente
a las curvas de salida del BJT, da la ubicacin exacta del punto Q. (Figura 22).
Recta de carga d.c.:

VCC RC I C VCE RC I C
I E IC
VCC ( RC RE ) I C VCE

(33)

El corte de la recta de carga d.c. con los ejes iC vs. v CE de las curvas de salida es:
Para I C 0 VCE VCC
Para VCE 0 I C

VCC
RC R E

(34)
(35)

Recta de carga a.c.:

VCE VCEQ ( I C I CQ )( RC // RL )

(36)

Corte con los ejes:

Para I C 0 VCE VCEQ I CQ ( RC // RL ) VCE max
Para VCE 0 I C

VCEQ
RC // RL

I CQ I C max

(37)
(38)

Los cortes de la recta a.c. con los ejes iC vs. v CE son valores mximos en el
amplificador puesto que su magnitud depende del valor del punto Q ya determinado
en el anlisis c.c. (circuito de polarizacin).

Figura 22 Representacin de las rectas de carga de dc y ac.

21

UBICACIN DEL PUNTO Q PARA MAXIMA EXCURSIN DE LA SEAL DE

SALIDA
La ubicacin del punto Q con respecto a los valores VCE max y VCE sat determina la
magnitud pico de la seal de salida v L , v Lp vcep .
Si el punto Q est ms cerca del VCE max que del VCE sat , entonces: vcep I CQ ( RC // RL ) .
Lo cual se muestra en la figura 23.

vcep VCE max VCEQ

vcep I CQ ( RC // RL )

Figura 23 Seal de salida cuando el punto Q est cerca de saturacin

Si el punto Q est ms cerca del VCE sat que del VCE max , entonces: vcep VCEQ VCE sat
Lo cual se muestra en la figura 24

vcep VCEQ VCE sat

Figura 24 Seal de salida cuando el punto Q est cerca de corte

22

Lo ideal sera tener mxima seal de salida vcep max , lo cual se logra cuando el punto
Q est en el centro de la recta de carga de corriente alterna es decir
equidistante de VCE sat y VCE max , tal como muestra la figura 25.
Cuando esto sucede se dice que existe mxima oscilacin de la seal de salida del
transistor.

vcep VCEQ VCE sat I CQ ( RC // RL )

VCEQ VCE sat I CQ ( RC // RL )

Figura 25 Mxima oscilacin de salida del transistor

Para ubicar el punto Q de tal manera que la salida del transistor sea mxima debemos
hacer uso de la siguiente ecuacin.

VCEQ VCE sat I CQ ( RC // RL )

Como el VCE sat es un valor muy pequeo, muchas veces no se considera dentro de
esta ecuacin.

AMPLIFICADOR DE EMISOR COMUN SIN C E

La ausencia del condensador C E provoca una disminucin en la seal de salida del
amplificador, v L , puesto que ahora durante el anlisis en c.a. la r e s i s t e n c i a
R E permanece en el circuito y por lo que en esta resistencia se consume parte de la

seal alterna, disminuyendo el rendimiento del amplificador. La figura 26 muestra el

circuito amplificador emisor comn sin C E .
23

VCC
R2

RC
C2
3

_
v
BE _
R1

vL

vCE

vi

C1

RL

RE

Figura 26 Amplificador emisor comn sin condensador de desacoplo.

El anlisis de este circuito se realiza por separado para cada tipo de seal aplicada, de
manera similar que para el amplificador emisor comn con C E .Lo que se deja para
que lo desarrolle el estudiante.

DISEO DE UN AMPLIFICADOR EMISOR COMUN

Generalmente el diseo de amplificadores transistorizados se hace para obtener una

mxima excursin simtrica de la seal de salida. El diseo parte de dos ecuaciones:

Recta de carga D.C. VCC VCEQ I CQ ( RC RE )

Ecuacin para mxima excursin. VCEQ VCE sat I CQ ( RC // RL )

La recta de carga D.C. se utiliza para ubicar el punto Q dentro de la zona de operacin
activa del transistor

La ecuacin para mxima excursin se utiliza para obtener mxima seal de salida en la
carga.

PROCEDIMIENTO DE DISEO

Este procedimiento es general y puede modificarse o adaptarse de acuerdo a las

necesidades de diseo, por lo que tambin es aplicable al amplificador emisor comn
sin C E y con otros circuitos de polarizacin

24

1. Identificar los elementos y variables que se tienen a la disposicin para el diseo.

Generalmente se cuenta con: VCC , RL ,VCE sat , y un valor del punto Q ( I CQ VCEQ ) .
2. Identificar las partes que se necesitan calcular para el diseo:

Resistencias de polarizacin.

Valor del punto Q faltante.

3. Escoger RE en caso de no conocerla RE 0.1RC para mantener la condicin

I E IC
4. Con la ecuacin de recta de carga D.C. y la ecuacin para mxima excursin,
calcular el valor de RC .
5. Con RC calcular el valor faltante del punto Q ( I CQ VCEQ )
6. Con el equivalente de Thvenin y la ecuacin de polarizacin de la base calcular
R1 y R2 bien sea con el caso A o el caso B siguientes.

CASO A
A.1. Escoger VBB , tal que VBEQ VBB VCC
A.2. Con el VBB seleccionado calcular R B a partir de la ecuacin de polarizacin de
la base.
A.3. Con VBB y R B , calcular R1 y R2 .
8.5.1.2 CASO B (recomendado, ya que se considera el valor de )
B.1. Escoger R B como R B 0.1( 1) R E de tal modo que el circuito sea menos
susceptible a los cambios de .
B.2. Con el valor de R B seleccionado calcular polarizacin de la base.
B.3. Con VBB y R B , calcular R1 y R2

CASO ESPECIAL CUANDO NO SE CONOCE EL PUNTO Q

Se escoge un valor de VCEQ , tal que RC sea un valor positivo y finito.

Si RE 0.1RC la ecuacin de recta de carga d.c. queda como:

25

VCC VCEQ 1.1I CQ RC

De la ecuacin de mxima excursin: VCEQ VCE sat I CQ ( RC // RL )

I CQ

se obtiene

VCEQ VCE sat

(39)

RC // RL

Este valor de I CQ sustituido sobre la ecuacin de recta de carga d.c. anterior resulta en:

VCC VCEQ

VCEQ VCE sat

( RC // RL )

1.1RC

(40)

De donde despejando se obtiene el valor de RC .

Esta expresin indica que para tener un valor de RC positivo

Debemos de ubicar VCEQ tal que:

VCE sat VCEQ

VCC 1.1VCE sat

2 .1

(41)

EJEMPLOS DE APLICACION
Empezaremos con el amplificador en configuracin de emisor comn que es el de
mayor aplicacin ya que tiene ganancia de voltaje y de corriente mayor que la unidad,
por tanto tiene ganancia de potencia.

Ejemplo 01.- Disear la etapa amplificadora mostrada para obtener los siguientes
resultados: Aov 10 , Z in 1k , I CQ 2mA . Datos: 160 , V BE 0.6V , RS 1k ,
R L 4k y VCC 12V .

Ubique el punto Q para mxima excursin simtrica de la tensin de salida.

Considere los valores de los condensadores muy grandes para que puedan ser
considerados como cortocircuito en el anlisis
26

Vcc

Rc
C1

C3

Rs

R2
2

+
1

R1
Vac

RL
RE1

C2

RE2

Figura 27 Circuito en emisor comn del ejemplo 01

Solucin

La ecuacin de la ganancia de tensin Aov a frecuencias centrales es:

R // RL Z in

Aov C
hie RE 2 RS Z in

(42)

Teora: Eleccin de la recta de carga para mxima excursin.

En c.d., la recta de carga se determina teniendo en cuenta la resistencia total del circuito
colector-emisor. (Los capacitares se consideran circuito abierto)

IC

Donde

VCE
VCC
1
VCE VCC

RC R E RC R E
Rcd

Rcd RC RE

(43)

(44)

En a.c. la resistencia del circuito colector-emisor es Rac RC // RL RE 2 (en este caso

las fuentes de continua son cero y los capacitares se consideran cortocircuito). La recta
de carga tiene una pendiente de 1 Rac y esta dada por la ecuacin siguiente:

ic

1
vCE VCEQ
Rac

(45)

27

Con una entrada a.c. igual a cero el punto Q se ubica en la interseccin de las rectas de
carga de d.c. y de a.c.

Si se desea disear el amplificador para mxima excursin de la tensin de salida, el

punto Q se debe de colocar en el centro de la recta de carga de a.c.

La interseccin de la recta de carga de a.c con la de c.d. nos determina el punto Q.

Como iC es mximo cuando vCE 0

I C ,max I C'

VCEQ
Rac

I CQ

(46)

Sin embargo I C' 2 I CQ para mxima excursin a lo largo de la recta de carga de a.c.

2 I CQ I CQ

VCEQ
Rac

I CQ

VCEQ

(47)

Rac

Reemplazando en la recta de carga de corriente continua

VCC VCEQ I CQ Rcd VCEQ

VCEQ
Rac

Rcd

R
VCC
VCC VCEQ 1 cd VCEQ
Rac
1 Rcd

R
ac

(48)

(49)

La Ec. (49) especifica v CE en el punto Q. I CQ se obtiene reemplazando (49) en (48)

I CQ

Rac

VCC
CC

I CQ
Rac Rcd
1 Rcd

Rac

(50)

'
, es la interseccin de la recta de carga de a.c. con el eje v CE , como se muestra en la
VCC

figura. La pendiente de la recta de carga de a.c. es:

28

2 I CQ
1
'
' VCC
2 I CQ Rac
Rac
VCC

(51)

Adems.
'
VCC
2VCEQ

2VCC
R
1 cd
Rac

(52)

iC (mA)
mac 1 Rac

V'
I C CC
Rac

mcd 1 Rcd

V
I C CC
Rcd
I CQ

VCEQ

'
VCC

VCC

vCE (V )

Figura 28 Rectas de carga de corriente continua y de alterna con Q en el punto medio de

la reta de carga de corriente alterna

Diseo:
Por lo general siempre se van a tener ms incgnitas que ecuaciones, por tanto es regla
comn asumir condiciones prcticas y dar valor para algunas de estas incgnitas.
Bajo esta consideracin asumiremos que RC 3k (podramos haber asumido que:

RC RL

RL' RL // RC 1.7k , considerando RC 3k

Circuito equivalente en pequea seal a frecuencias centrales.

Rs
hie
vi

hf b*ib

RB

Rc

RL

vo
-

RE2

Figura 29 Circuito equivalente en emisor comn del ejemplo 01

29

De la ecuacin de ganancia de tensin a frecuencias centrales

R // RL Z in

Aov C
hie RE 2 RS Z in

160 (25)
, donde hie
2k y asumiendo que
2

Z in 2k .
Reemplazamos los valores

2
1.7

10 160
2 160 RE 2 21.3 RE 2 0.10k
2 160 RE 2 1 2

Luego calculamos R ac RC // RL RE 2 1.7 0.1 1.8k

De la Ec (50).

Rcd

VCC
12
Rac 1.8 4.2k
I CQ
2

RE Rcd RC 4.2 3 1.2k

luegoRE1 1.2 0.1 1.1k
El punto de trabajo es: VCEQ I CQ Rac (2)(1.8) 3.6V
De la ecuacin de impedancia de entrada

Z in

RB (hie RE 2 )
R (2 160 * 0.1)
2 B
RB hie RE 2
RB 2 160 * 0.1

18 RB
36
RB
2.25k
RB 18
16

calculamosVBB

2
(2.25) 0.6 2(1.2) 3.028V
160

luego
R1

RB
2.25

3k
VBB
3.028
1
1
12
VCC

R2 R B (

VCC
12
) 2.25(
) 8.9k
VBB
3.028

En resumen los valores son:

RS 1k; RC 3k;R L 4k; R1 3k; R2 8.9k

RE1 1.1k; RE 2 0,1k; I CQ 2mA;VCEQ 3.6V

30

Ejemplo 02.- Disear el amplificador EC mostrado para mxima excursin,

Aov 10 en R L 1k , VCC 12V . Los parmetros del transistor son: 200 ,

V BE 0.7V .Para el anlisis considere a los condensadores como cortocircuito
Vcc

Rc

R2
Rs=50
2

+
Vs

RL

R1

Vo
-

RE

Figura 30 Circuito en emisor comn sin capacitor de paso del ejemplo 02

Solucin: Consideraremos los capacitares de valor infinito por tanto en el anlisis de
alterna se comportan como corto circuito para cualquier frecuencia

De la ecuacin de ganancia
R // RL
Aov C
hie RE

Consideramos que:

RB // hie RE

,
RS RB // hie RE

RC RL 1k y asumiremos que RE hie , tambin

asumiremos que RB // hie RE RS lo cual comprobaremos posteriormente.

El circuito equivalente en pequea seal es:

Rs
hie
vs

hf b*ib

RB

Rc

RL

vo
-

RE

Figura 31 Circuito equivalente en emisor comn del ejemplo 02

Con las consideraciones dadas tenemos que de la ecuacin de ganancia se obtiene:

R // RL
Aov C
RE

R // RL
0.5
C

10 RE 0.05k
RE
RE

31

De la ecuacin para mxima excursin I CQ

VCC
, donde
Rac Rcd

Rcd RC RE 1 0.05 1.05k y Rac RC // RL RE 0.5 0.05 0.55k

Luego I CQ

12
200 * 25
7.5mA , calculamos, hie
0.67 k
0.55 1.05
7.5

En este punto verificamos lo que hemos supuesto

RE 200 * 0.05 hie 0.67 10k 0.67 k Se cumple la condicin asumida.

Ahora hacemos que R B 0.1 R E para minimizar la dependencia con respecto a
R B 0.1 * 200 * 0.05 1k , comprobamos la otra condicin asumida

RB // hie RE 1 // 0.67 10 1k RS 0.05k

Hallamos la tensin Thevennin:

VBB VBE I CQ B RE 0.7 7.5 *

0.05 1.1V
200

Por ultimo calculamos las resistencias de polarizacin.

R1

12
1
10.9k
1.1k y R2 1 *
1.1
1.1
1
12

Ejemplo 03.- Disear el amplificador colector comn mostrado para que Aoi sea igual a
10 en una R L 100 . Datos Vcc=12V, Rs=1k , 60 y V BE 0.7V ,
Vcc

R2
Rs
2
Vs
1

iin
R1

RE RL

iL

Figura 32 Circuito en colector comn del ejemplo 03

32

Solucin:
Consideraremos que R E R L 0.1k
Al no haber especificaciones con respecto a la magnitud de la seal de entrada,
elegimos el punto Q en el centro de la recta de carga de ac. De la ecuacin:
I CQ

VCC
, donde Rac RE // RL 0.05k , Rcd RE 0.1k y VCC 12V
Rac Rcd

Reemplazando se tiene I CQ

12
60 * 26
80 mA calculamos hie
19.5
0.05 0.1
80

Circuito equivalente en pequea seal para bajas frecuencias

Rs

C1

iin

ib
hie

hf b*ib

RB
Vs

C2
RE

RL

iL

Figura 33 Circuito equivalente en colector comn del ejemplo 03

De la ecuacin de ganancia de corriente A0i a frecuencias centrales (consideramos los

capacitores como cortocircuito)
RE
Aoi
RE RL

RB

RB hie RE // RL

Como RE // RL 60 * 50 3000 hie 19.5 , la ecuacin de ganancia queda

como:
RE
Aoi
RE RL

RB
0.1 RB

10 60 *

R
//
R
0
.
2
R

3
E
L
B
B

30 RB
10 10 RB 30 30 RB RB 1.5k
RB 3

33

 1.5

Luego calculamos VBB 0.7 80

0.1 10.7V
60

R1

12
1.5
1.68k
13.8k y R2 1.5 *
10.7
10.7
1
12

Como hemos seleccionado el punto Q el centro de la recta de carga de ac, la mxima

excursin de la tensin de salida sin considerar la zona de distorsin es:

vopp 2 * 0.9 * I CQ RE // RL 1.8 * 80 * 0.05 7.2V

La potencia disipada en la carga es:

0.9 I

PL

CQ

RL

0.9 * 80 2 * 0.1 64.8mW

8

Ejemplo 04.- Disear un amplificador Emisor Comn para obtener una A0v 10 ,
cuando Rin 2k , RL 2k , RS 100,VCC 15V ,VBE 0.7V , 100 .
Este amplificador requiere una excursin de la tensin de salida de vopp 2V . El diseo
debe de hacerse para que el consumo de potencia en el transistor sin seal de entrada sea
mnimo. Determnese el valor de todos los componentes del circuito.
Vcc

R2

Rc
C2

Rs

C1
+
Vo
R1

Vs

RL
-

RE1

RE2

CE

Rin

Figura 34 Circuito en emisor comn del ejemplo 04

Solucin:
Asumiremos que RC RL 2k , adems sabemos que vopp 2icamp. max * RC // RL
34

Como nos piden que el consumo de potencia en el transistor sea mnimo sin seal de
entrada, el punto Q debe de estar por debajo del centro de la recta de carga de a.c.
* Rac RC // RL RE1 , Asumiremos que RC // RL RE1 Rac RC // RL
* Rcd RC RE , Donde R E R E1 R E 2
Como vopp 2I CQ RC // RL 2 2I CQ 2 // 2 I CQ 1mA
iC (mA)
'
VCC
IC
Rac

IC

mac 1 Rac
mcd 1 Rcd

VCC
Rcd
I CQ

VCEQ

vCE (V )
VCC 15v

'
VCC

Figura 35 Grafica de rectas de carga de corriente continua y alterna

'
'
13V VCC
VCEQ I CQ Rac VCEQ 13 1 *1 12V
Consideremos que VCC

Como se observa el punto Q est por debajo del centro de la recta de carga de ac

Luego calculamos RE RE1 RE 2

VCC VCEQ I CQ RC
I CQ

15 12 1 * 2
1k
1

Calculamos RE1 , a partir de la ecuacin de A0 v . Sabiendo que hie

R // RL Rin

Aov h fe C
h

R
E1 RS Rin
ie

100 * 26
2.6k
1

2
1
10 100

2
.
6

100
R
E1 2.1

35

2.6 100 RE1

20
RE1 69 70 RE 2 931 930
2.1

Calculamos R B a partir de Rin 2k

Rin RB // hie RE1 2

RB 2.6 7
9.6 RB
19.2

RB
2.53k
RB 2.6 7 RB 9.6
7.6

Calculo de la tensin Thevennin VBB de la base

VBB

I CQ

* RB VBE I CQ RE

1
* 2.53 0.7 1 * 1 1.73V
100

Luego calculamos R1 y R2 , de las siguientes ecuaciones:

R1

V
RB
2.53

2.86k ; R2 RB CC
V
1.73
VBB
1 BB 1
15
VCC

15
2.53 *
21.9k
1.73

PROBLEMAS

P1 Dado el circuito amplificador de la figura, cuyos datos se adjuntan, se pide:

1. Calcule los puntos de polarizacin de los transistores Q1 y Q2.
2. Calcule los parmetros del modelo fsico simplificado (pequea seal y
frecuencias medias).
3. Obtenga las impedancias de entrada y salida, as como la ganancia en
corriente del circuito para pequea seal y frecuencias medias.
4. Determine el valor de la corriente a travs de la carga, si sta es de valor
RL=4

Datos:
Rb = 100K; Rc = 1K; Re =1K
Vcc = Vee = 10V
=100; |V BE | = 0.5V
|VCEsat |= 0.2V
Ig(t) = Igsen(Wt)
Ig=0.5A.

Figura P1

36

P2 En el circuito mostrado hallar el punto Q de cada transistor y la ganancia de tensin

total 1 2 125 , VBE1 VBE 2 0.7V
+5V

5K

70K
Vi

C1

1K

Q1
NPN

Q2
NPN

C2

Vo

6K
0.2K

1.5K

10K

-5V

Figura P2
P3 Disear la etapa amplificadora mostrada para mxima excursin de la tensin de
Vcc

salida.

VCC 12V

Rc

A0v 10

Vo

h fe 80

NPN

4/1

Rs

S ICO 10

R2

Re1

Vi
R1

Rs 32k

Re2

Considere el transformador ideal.

Figura P3
P4 En el circuito mostrado hallar la ganancia de tensin.
1 = 80, 2 = 100 VEB1 = 0.7v VBE2 = 0.7v VT = 26 mV
+15V

C3
6.8K

0.47K
1K

1K

C4

C1
Q1

Vi

Vo

Q2
10K
0.1K

27K
1K
105K
C2

Figura P4
37

AMPLIFICADORES EN PEQUEA SEAL MONOETAPA CON

FET
En base a un FET canal N en configuracin fuente o surtidor comn con circuito de
autopolarizacin, se realizar el anlisis de la respuesta del dispositivo ante la aplicacin
de una seal de c.a.

ANLISIS DE LOS AMPLIFICADORES

AMPLIFICADOR FUENTE COMUN CON C S
La figura 36 muestra el circuito amplificador surtidor comn con CS.
VDD

RD C2
C1
vi

RL

RG

CS

RS

Figura 36 Amplificador Fuente Comn

El modelo hbrido o equivalente hbrido del transistor es un modelo circuital que

combina impedancias y admitancias para describir al dispositivo, de all el nombre de
hbrido.
El anlisis con parmetros hbridos se realiza a partir del equivalente en c.a. del circuito
amplificador el cual es mostrado en los siguientes apartados

id

vds

vi

RG

iL

vgs _

RD

RL

Figura 37.Circuito equivalente en ac

38

El circuito bsico amplificador fuente comn con CS se muestra en la figura 38

VDD

RD C2
C1
vi

RL

RG

RS

CS

Figura 38 Circuito bsico amplificador fuente comn con CS y seales de entrada y

salida

vi (t )

Seal que se desea amplificar

v L (t )

Seal de salida amplificada

RL

Representa la impedancia de entrada de la carga a alimentar

RS , R D , RS

Resistencias del circuito de polarizacin

V DD

Fuente del circuito de polarizacin

C1 y C 2

Condensadores de acoplo

CS

Condensador de desacoplo, de desvo, de paso o de emisor.

Tomando en cuenta que el circuito de polarizaron ubica al transistor en una zona lineal
se aplican las propiedades de linealidad, especficamente el principio de superposicin
para analizar el amplificador.

Debemos de considerar para estos casos que las fuentes de tensin se deben de
considerar como corto circuitos y las fuentes de corriente como circuitos abiertos.

As el anlisis se hace por separado para cada tipo de seal:

ANLISIS EN C.C.
Para este anlisis vi 0 y C1 , C 2 y C S actan como circuito abierto.
39

El circuito de polarizacin, no es, ms que el circuito de auto polarizacin.

VDD

RD
ID

IG 0

VGS

RG

RS

Figura 39. Circuito de polarizacin en c.c.

Las ecuaciones que describen a este circuito son:

La ecuacin de auto polarizacin

VGS I D RS

(53)

La ecuacin de la recta en DC

VDD VDS I D ( RS RD )

(54)

ANLISIS EN C.A.
En este caso de anlisis V DD 0 y C1 , C 2 y C S actan como corto circuito.
El circuito equivalente del amplificador en CA se muestra en la siguiente figura.

id

vds

vi

RG

iL

vgs _

RD

RL

Figura 40 Circuito de polarizacin en c.a.

v L vds

vds id ( RD // RL )

Esta ltima ecuacin corresponde a la ecuacin de salida de c.a.

40

Por superposicin, el voltaje total entre drenador y surtidor, v DS est dado por:

v DS VDSQ vds

Y la corriente total que existe a travs del drenador, i D es:

iD I DQ id

Donde los valores de VDSQ e IDQ son los valores obtenidos durante el anlisis c.c.
Con las expresiones de v DS e i D total se obtiene la ecuacin de recta de carga c.a.
como:

VDS VDSQ vds vds VDS VDSQ

I D I DQ id id I D I DQ

Sustituyendo los valores de v ds e i d en la ecuacin de salida de c.a. se tiene:

VDS VDSQ ( I D I DQ )( RD // RL )
VDS VDSQ ( I D I DQ )( RD // RL )

(55)

Esta ltima ecuacin es la ecuacin de recta de carga c.a.

ANLISIS GRFICO CON LAS RECTAS DE CARGA D.C. Y A.C.

La interseccin de las rectas de carga d.c. y a.c. sobre el eje i d vs. v ds Correspondiente a
las curvas de salida del FET, da la ubicacin exacta del punto Q. (Figura 41).
Recta de carga d.c.:

VDD VDS ( RD RS ) I D

(56)

El corte de la recta de carga d.c. con los ejes i D vs. v ds de las curvas de salida es:

41

Para : I D 0 VDS VDD

Para : VDS 0 I D

VDD
R D RS

(57)

Recta de carga a.c.:

VDS VDSQ ( I D I DQ )( RD // RL )

(58)

Corte con los ejes:

Para : I D 0 VDS VDSQ I DQ ( RD // RL ) VDS max
Para : VDS 0 I D

VDSQ
RD // RL

I DQ I DS max

(59)

Los cortes de la recta a.c. con los ejes i D vs. v ds Son valores mximos en el
amplificador puesto que su magnitud depende del valor del punto Q ya determinado en
el anlisis c.c. (circuito de polarizacin).

Figura 41 Punto Q y rectas de carga de ac y dc

UBICACIN DEL PUNTO Q PARA MAXIMA EXCURSIN DE LA

SEAL

DE SALIDA

La ubicacin del punto Q con respecto a los valores VDS max y VPO determina la
magnitud pico de la seal de salida v L , v LP vdsP

42

Si el punto Q est ms cerca del VDS max que del VPO , entonces:

vds P I DQ ( RD // RL )

(60)

Figura 42 Desplazamiento hacia la regin de corte

Si el punto Q est ms cerca del VPO que del VDS max , entonces:

vds P VDSQ VPO

(61)

Figura 43. Desplazamiento hacia la regin de saturacin

43

Lo ideal sera tener mxima seal de salida, lo cual se logra cuando el punto Q est
equidistante del VPO y el VDS max , tal como muestra la figura 44. Cuando esto sucede se
dice que existe mxima excursin u oscilacin de la seal de salida del transistor v ds .

Figura 44 Mxima desplazamiento simtrico.

En mxima excursin, vdsP VDSQ VPO pero tambin vdsP I DQ ( RD // RL ) , igualando
estas ecuaciones se tiene la ecuacin para mxima excursin que permite ubicar el
punto Q de tal manera que la salida del transistor sea mxima.

VDSQ VPO I DQ ( RD // RL )

(62)

AMPLIFICADOR SURTIDOR COMN SIN C S

La ausencia del condensador C S , provoca una disminucin en la seal de salida del

amplificador, v L , puesto que ahora durante el anlisis en c.a. la resistencia R S
permanece en el circuito.

La figura 45 muestra el circuito amplificador fuente comn sin C S .

44

Figura 45. Circuito bsico amplificador fuente comn sin C S

El anlisis de este circuito se realiza por separado para cada tipo de seal aplicada, al
igual que para el amplificador emisor comn con C S .

ANLISIS C.C.
Similar al caso del amplificador fuente comn con C S por tanto el anlisis de este
circuito ya es conocido.

ANLISIS C.A.
Tomando V DD 0 y C1 y C 2 como corto circuito se tiene el circuito equivalente de la
figura 46.
iL

id

vi

RG

vds

vgs _

RD

RS

RL

vL

Figura 46 Circuito equivalente de alterna.

v L v DS i D RS v DS v S
v L i D ( RD // RL )

Igualando estas dos ecuaciones se tiene:

45

v DS RS i D i D ( RD // RL )
v DS i D ( RD // RL ) RS

(63)

Esta ltima ecuacin corresponde a la ecuacin de salida de c.a. para el amplificador

surtidor comn sin C S , se observa entonces la presencia de la resistencia R S .
El resultado de la superposicin indica que

vds VDS VDSQ

e id I D I DQ

La sustitucin de estos valores sobre la ecuacin de salida de c.a. permite obtener la

ecuacin de recta de carga d.c. para el amplificador surtidor comn sin C S .
VDS VDSQ ( I D I DQ )( RD // RL ) RS
VDS VDSQ ( I D I DQ )( RD // RL ) RS

(64)

MXIMA EXCURSIN DE SALIDA EN EL AMPLIFICADOR FUENTE

COMN

La ecuacin para mxima excursin de la seal de salida se obtiene a partir de la

ecuacin de recta de carga a.c.

Para un amplificador surtidor comn con C S , la ecuacin para mxima excursin de la

seal de salida es:

VDSm VDS I DQ ( RD // RL )

(65)

Esta ecuacin se obtuvo a partir de

VDS VDSQ ( I D I DQ )( RD // RL )

(66)

Al quitar el C S , la ecuacin de recta de carga a.c. se ve afectada por RS:

VDS VDSQ ( I D I DQ )( RD // RL ) RS

(67)
46

Como esta ecuacin determina la ecuacin para mxima excursin de la seal de salida,
la ecuacin para mxima excursin de la seal de salida en un amplificador surtidor
comn sin C S , queda como:

VDSQ VPO I DQ ( RD // RL ) RS

Donde:

vds P I DQ ( RD // RL ) RS
Y en vista de que v L v DS v S se tiene para mxima excursin de la seal de salida:

vL I DQ ( RD // RL )

v S I DQ RS

AMPLIFICADOR DE FUENTE COMUN

La sustitucin del smbolo del FET por su modelo hbrido durante el anlisis en c.a.
permite la obtencin de ciertos valores de inters como son: la ganancia de voltaje

( A0v ) , ganancia de corriente ( A0i ) , impedancia de entrada ( Z i ) y la impedancia de

salida ( Z 0 ) . Estos valores dependen de la frecuencia y el smbolo circuital por si solo
no considera este aspecto, de all la utilidad del modelo hbrido quien si lo considera.

El modelo hbrido del FET en configuracin surtidor comn se muestra en la figura 47.

id

ig
g

vgs

rgs
g mvgs

rds

vds

s
Figura 47. Equivalente hibrido del FET

Donde:

47

Resistencia entre compuerta y surtidor

rgs

v gs
id

Transconductancia

gm

id
v gs

Resistencia de salida entre drenador y surtidor:

rds

v ds
id

La relacin g m rds se conoce como factor de amplificacin de voltaje del FET :

g m rds

v ds
v gs

(68)

Como rgs , el modelo hbrido de la figura 47 se reduce, generando el modelo

hbrido simplificado del FET (Figura 48).

Figura 48 Equivalente hibrido simplificado

El circuito equivalente amplificador surtidor comn con CS, con modelo hbrido se
obtiene al sustituir el smbolo del FET en el circuito de la figura 45 por el modelo
hbrido simplificado, tal como se muestra en la figura 49.

48

vgs

vi

vL

id

ii
g mvgs

RG

rds

iL

RD

RL

Z0

Z in

Figura 49 Circuito equivalente del amplificador de la figura 45

Clculo de Z i :
La impedancia de entrada Z i se mide como la relacin entre el voltaje de entrada y la
corriente de entrada del amplificador, Z i vi ii , en el circuito se observa como aquella
impedancia vista por la fuente v i a partir de la lnea punteada.

Zi

vi
Z i RG
ii

(69)

Clculo de Z 0 :
La impedancia de salida Z 0 se mide como la relacin entre el voltaje de salida y la
corriente de salida del amplificador, Z 0 v0 i0 .

Para el clculo de Z 0 en el circuito de la figura 50 se requiere el uso de una fuente de

prueba v0 y la eliminacin de la fuente de entrada independiente v i , lo que anula el
voltaje v gs y por tanto a la fuente g m v gs .

rds

RD

v0

Figura 50 Circuito equivalente para el calculo de Z 0

49

v0 v DS

i0
iD

Z0

(70)
vi 0

Del circuito de la figura 50 se tiene que Z 0 rds // RD , la cual es la impedancia vista

desde los terminales de salida del circuito.

Clculo de A0 v :
La ganancia de voltaje del amplificador es la relacin entre el voltaje de salida v0 y el
voltaje de entrada v i .

A0v v L vi

(71)

vL g m v gs (rds // RD // RL )
vi v gs
Aov g m (rds // RD // RL )

(72)

El valor de A0 v negativo indica la existencia de un cambio de fase de 180 entre la seal

de salida y la seal de entrada del amplificador surtidor comn.

Clculo de A0i :
La ganancia de corriente del amplificador es la relacin entre la corriente de salida i L y
la corriente de entrada ii .

A0i i L ii

(73)

Del circuito de salida del circuito equivalente hibrido del amplificador, se obtiene
i L g m v gs

(rds // R D )
(rds // R D ) R L

(74)

Del circuito de entrada del circuito equivalente hibrido del amplificador, se obtiene

ii

v gs
vi

RG RG

(75)

Reemplazando (74) y (75) en (73) obtenemos

50

RG
A0i g m (rds // RD )

(rds // RD ) RL

(76)

La cual es la ecuacin de la ganancia de corriente, el signo negativo en este caso no

indica inversin de fase es debido al sentido arbitrario de corriente asignado.

A0i g m

(rds // RD ) RL RG

(rds // RD ) RL RL

(77)

Teniendo en cuenta la ganancia de tensin ( A0v ) , la impedancia de entrada ( Z i ) y la

impedancia de salida ( Z 0 ) , podemos representar la ganancia de corriente mediante las
siguientes ecuaciones.
iL

v
vL
; ii i
RL
Zi

vL
iL
RL v L Z i
A0i

vi
ii
vi R L
Zi
Z
vL
Av Ai Av i
vi
RL

(78)

ANLISIS DEL AMPLIFICADOR SURTIDOR COMN SIN CS

El circuito amplificador surtidor comn sin CS se muestra en la figura 51.

Figura 51. Amplificador fuente comn sin condensador de desacoplo

La sustitucin del circuito equivalente del FET en el circuito de la figura 51 por el
modelo hbrido simplificado resulta en el circuito de la figura 52.
51

vi

vgs

ii

RG

g mvgs

rds

vL
iL

id

RL

RD

RS

Zi

Z0

Figura 52 Circuito equivalente en pequea seal

Convirtiendo la fuente de corriente en una fuente de tensin, el circuito se transforma en

el circuito de la figura 53.
g

vi

ii

RG

d
i
g mvgsdrds

vgs

_
Zi

vL
iL
RL

RD

rds

s
RS

Z0

Figura 53. Circuito equivalente modificado

g m rds y v gs v g vs

Estas ltimas ecuaciones permiten redibujar el circuito como: (Figura 54)

vi

s
rds

ii
RG

RS

v g

v s

iL

id
RD

vL

RL

Zi
Z0
Figura 54 Circuito equivalente modificado con fuentes de tensin dependientes.

52

Teniendo en cuenta que v s id RS , lo que indica que la cada dada por la fuente v s
puede representarse por una resistencia de valor RS a travs de la cual circule i d , con
lo que el circuito anterior se transforma en el circuito de la figura 55.
g

vi

d
( 1) Rs

ii

rds

RG

v s

vL
iL

id

RD

RL

Z0

Zi
Figura 55 Circuito equivalente simplificado.

Clculo de Z i :
La impedancia de entrada Z i se mide como la relacin entre el voltaje de entrada y la
corriente de entrada del amplificador, Z i vi ii ,en el circuito se observa como aquella
impedancia vista por la fuente v i a partir de la lnea punteada.

Zi

vi
Z i RG
ii

Clculo de Z 0 :
La impedancia de salida Z 0 se mide como la relacin entre el voltaje de salida y la
corriente de salida del amplificador, Z 0 v0 i0 . Para el clculo de Z 0 en el circuito de
la figura 55 se requiere el uso de una fuente de prueba v0 y la eliminacin de la fuente
de entrada independiente v i , con lo que v S 0 y se obtiene el circuito de la figura 56:

( 1) RS

rds

RD

RL

Z0
Figura 56 Circuito equivalente para el clculo de Z 0
53

Z 0 RD //rds ( 1) RS

(79)

Clculo de A0 v :

La ganancia de voltaje del amplificador es la relacin entre el voltaje de salida v L y el

voltaje de entrada v i ,
A0 v

vL
vi

Por un divisor de tensin el circuito de salida de la figura 21 se tiene:

vL

v g R D
RD rds ( 1) RS

vi v g
Av

R D
RD rds ( 1) RS

(80)

Clculo de A0i :

La ganancia de corriente del amplificador es la relacin entre la corriente de salida i L y

la corriente de entrada ii , A0i i L ii .

iL

v
vL
; ii i
RL
Zi

vL
iL
RL v L Z i
Ai

vi
ii
vi R L
Zi

Z
vL
Av Ai Av i
vi
RL
Podemos determinar la ganancia de corriente A0i , de manera similar que para el caso
del amplificador con capacitor de paso de fuente, lo cual se deja para que lo desarrolle
el lector.

La ganancia de corriente ser un valor negativo, puesto que A0 v es negativo pero esto es
debido a la seleccin arbitraria del sentido de la corriente de salida.
54

PROCEDIMIENTO DE ANALISIS EN FUENTE COMN

Figura 57. Amplificador en configuracin en Fuente Comn

Para el circuito de la figura 57, sabiendo que la iG 0 , para los FET, se tiene una
ecuacin para determinar la recta de autopolarizacin en el circuito compuerta fuente
para la polarizacin D.C:

I G RG VGS I D RS 0 I D

VGS
, es la llamada recta de autopolarizacin
RS

(81)

Luego se procede a obtener I DQ y VDSQ , lo cual se puede hacer de una manera grfica o
matemticamente, aqu se realizara de las dos maneras para observar la aproximacin
del mtodo grfico (el cual es ms corto) al matemtico. Esto se explicara a travs de un
ejemplo:
Ejemplo 01.- Hallar I DQ y VDSQ y g m , si I DSS 6mA , V P 6V , V DD 18V , R I 1k ,

RG 1M , RS 1.2k , R D 3k , RL 3.9k y rds 100 k :

Partiendo de la ecuacin (81),
si VGS 0 I D 0 y
si VGS 6V I D

6V
5mA ,
1.2 K

55

lo cual genera una recta que comienza en el origen y termina en el punto donde
intercepta VGS 6V e I D 5mA . Despus se traza una curva que va desde el voltaje
de estriccin (V P 6V ) , hasta la corriente de saturacin Drain-Source ( I DSS 5mA) ,
llamada curva de transferencia y las coordenadas del punto donde corte la recta y la
curva de transferencia, generan a I DQ y VDSQ (figura 58):

Figura 58. Mtodo grfico para hallar punto Q.

La figura 58 da como resultado aproximado a I DQ 2mA y VGSQ 2.4V VG, ahora se
compararan estos resultados con los que se van ha obtener matemticamente:
De la ecuacin siguiente
iD
I DSS

v
1 GS
Vp

y reemplazando VGS I D RS en la ecuacin, se tiene:

i * Rs

iD I DSS 1 D
Vp

56

Como se puede observar queda una ecuacin cuadrtica en funcin de i D , la cual

arrojara dos valores, de los cuales se escoge el ms coherente debido a que i D no puede
ser mayor que I DSS ; por lo que I DQ 2.06mA y VGSQ 2.47V debido a la ecuacin ().
Por lo tanto los valores dados grficamente son muy aproximados a los obtenidos
matemticamente.
Ahora para hallar g m , se utiliza la ecuacin siguiente, por lo que:

gm

2 * 6mA 2.4
1
1.2 mS
6v
6

Ahora se hallara el equivalente de este circuito en A.C:

ii
vi

vL

id

vgs
g mvgs

RG

rds

iL

RD

RL

Z0

Z in
Figura 59. Equivalente A.C

Como se sabe los condensadores de paso y el de desacoplo de fuente son corto circuito
en A.C, por lo que el circuito queda como el de la figura 59.
Ahora se procede a hallar los parmetros para esta configuracin como lo son: Z i Z 0 ,

A0 v , A0i .
Calculo de Z i

Zi

Vi
,
ii

Vi ii ( RG Rg ),
Z i ( RG Rg )

57

ya que Ri es muy pequeo comparado con RG se tiene que

Z i 1M
Calculo de la ganancia de tensin A0 v .
Utilizamos la ecuacin (72)
y reemplazamos
i
g V i i los
, valores
x

GS

Vo
Vo Vo
g mVi

,
y como vi v gs , se tieneque:
rDS
RD RL
Vo g mVi * (rDS // R D // R L )
Vo
g m * (rDS // R D // R L )
Vi
AV 1.2mS * (100 K // 3K // 3.9 K ) 2
AV

Calculo de la ganancia de corriente A0i

Utilizamos la ecuacin (76) y reemplazamos los valores

RG
A0i g m (rds // RD )
513
(rds // RD ) RL

Recurdese que el signo no indica inversin ya que es debido al sentido asignada a la

corriente a la salida del amplificador.
Calculo de la impedancia de salida Z 0
i0 i D i L i X g mVGS
V0V 0
y ya queZVGS
i
0
i
0
V
V
V
Vi 0
i0 0 0 0
RD RL rDS
Z0

V0
( RD // RL // rDS )
i0

Reemplazando valores de los componentes se obtiene el valor de impedancia de salida

Z 0 1667

58

PROBLEMAS

P1

En circuito amplificador mostrado en la figura P9.1 calcular: RG , RS y RD

Datos: I DSS 10mA,VP 4V , punto Q en I DQ 2mA, VDSQ 6V

RD

VDSQ

RG

VDD

RS

Figura PP1
P2

En el circuito mostrado en la figura P2 calcular el punto de trabajo, la ganancia

de tensin A0 v y la ganancia de corriente A0i a frecuencias centrales

R2

120k
vi

R1
27k

RD
1k

v0
I DSS 10mA
VP 4V

VDD
12V

RS

2.2k

Figura P2
P3

En el circuito amplificador mostrado en la figura P3, hallar:

a) La ganancia de tensin A0 v
b) La ganancia de corriente A0i
c) La impedancia de entrada Z i
d) La impedancia de salida Z 0

Considere los capacitores en corto circuito para el anlisis en alterna

59

VDD 20V

I DSS 2mA
VP 2V
rds 100 k

RD
10k
vL

vi

C0

RS1
100

RG
30k

RS 2
300

RL
2.67k

CS

Figura P3

P4

Aplicar el mtodo grafico para hallar el punto de polarizacin y calcule la

ganancia de tensin.
IDSS = 20mA
Vp = -6V

+12V

270k
10K
FET N

Vi
Vo

0.11k

0.1K

150k
0.5K
C

Figura P4

AMPLIFICADORES MULTIETAPA
Cuando nos referimos a un amplificador, estamos hablando de un circuito capaz de
procesar las seales de acuerdo a la naturaleza de la aplicacin.

El amplificador sabr extraer informacin de toda seal que permita mantener o mejorar
las caractersticas del sensor o transductor utilizado para nuestra aplicacin.

60

Un criterio universal al plantearse el diseo de un amplificador, consiste en seleccionar

la primera etapa de este como un pre-amplificador, como un amplificador que permita
preparar adecuadamente la fuente de seal para ser posteriormente procesada y
amplificada.

Una segunda etapa consistira netamente en obtener amplificacin de las variables

involucradas. En muchos casos y con el fin de evitar niveles de saturacin se reserva
ms de una etapa para esta tarea, por lo general la etapa final ser exclusivamente una
etapa de potencia. El acoplo entre las etapas bsicas puede ser realizado bsicamente de
dos maneras: directamente y a travs de un condensador. El primero exige estudiar
conjuntamente la polarizacin de cada una de las etapas lo que complica su anlisis en
continua.

El acoplo a travs de un condensador asla en DC las etapas bsicas a costa de introducir

una frecuencia de corte inferior. Este ltimo acoplo solo es usado en aquellos
amplificadores realizados con componentes discretos.

TIPOS DE ACOPLAMIENTO
En cuanto al dispositivo que utilicemos para interconectar las etapas, nos permitir
definir el tipo de acoplamiento a utilizar. Los dispositivos usuales de acoplamiento son
cable, condensador y transformador.

Figura 60 Diagrama que muestra los tipos de acoplamientos en los amplificadores

multietapas

ACOPLAMIENTO DIRECTO
Consiste bsicamente en interconectar directamente cada etapa mediante un cable.
Presenta buena respuesta a baja frecuencia. Tpicamente se utilizan para interconectar
etapas de emisor comn con otras de seguidor emisor. Ejemplo:
61

Figura 61 Circuito que muestra acoplamiento directo entre etapas

La primera etapa se disea segn los criterios ya vistos, conocemos el punto de
operacin para cada una de las variables del circuito. Para disear la segunda etapa se

I C1

VBE
VBB
RE1

Q1

I B2

3
1

RB

VCC
1

RC

VBE

VCC

RE 2

Q2

debe considerar:

IE2

Figura 62 Circuito equivalente para el anlisis en c.c de la segunda etapa

VCC RC I B 2 I C1 Vbe2 RE 2 I E 2 0
I B 2 I C

I E 2 I C 2 I B 2

VCC RC I C1 VBE RE 2 I C 2 I B 2 0
VCC RC I C1 VBE RE 2 1I B 2 0
I B2

VCC RC I C1 VBE
RE 2 1

Lo cual determina la corriente de polarizacin de base

ACOPLAMIENTO CAPACITIVO

Permite desacoplar los efectos de polarizacin entre las etapas. Permite dar una mayor
libertad al diseo, pues la polarizacin de una etapa no afectara a la otra. En AC
tenemos:

62

A0v

V0 V0 n

Vi Vin

V01 Vi1

Vi1 Vi

....

(10.1)

AMPLIFICADORES MULTIETAPAS

AMPLIFICADOR DARLINTONG
Corresponde a dos etapas seguidor emisor. Presenta alta impedancia de entrada, adems

Q15
produce un efecto multiplicativo
sobre la corriente
1 de emisor de la etapa final.
3

I C1

I B1
VCE1

VBE

IC 2

VCE 2
I B2
VBE

2 Darlington
Figura 63 Amplificador
FMMTA14/SOT

Sea el siguiente circuito y su equivalente en continua el circuito debajo:

VCC

v0

vi

RB

RE

Figura 64 Amplificador bsico con par Darlington

I B1
2

VCE1

VCC
I C1

IC 2
VCE 2

I B2
VCC

Figura 65 Circuito para el anlisis en continua

63

 VCC RB I B1 VBE VBE RE 2 I E 2 0

I B1 I C1 I B 2 1 1I B1

I E 2 I C 2 I B 2 I B 2 2 1

VCC RB I B1 2VBE RE 2 I B 2 2 1 0
I B1

VCC 2VBE
RB 1 1 2 1RE 2

AMPLIFICADORES EN CASCADA

Esta configuracin se realiza estos con el propsito de lograr caractersticas que no se

pueden obtener con el empleo de un solo amplificador principalmente con respecto a la
ganancia de tensin o de corriente.

Figura 66 Amplificador en cascada

Su circuito equivalente en alterna sera:

Figura 67 Circuito equivalente en ac, del amplificador en cascada

64

El circuito equivalente de seal pequea es:

Figura 68 Circuito equivalente hibrido del amplificador en cascada.

Se puede observarse que las impedancias de entrada y salida son:

Z i RG y Z o RC
Mientras que la ganancia de voltaje A0 v

A0v

vL
puede calcularse:
vS

v L v L vce vbe vds v gs

vi vce vbe vds v gs vi

v
vL
1 ; be 1
vce
vds

R R
v
vce
h fe C L ; ds g m rds RD RB hie
v gs
vbe
hie
vgs
RG

vi ri RG
Aov

R R
RG
vL
h fe g m C L rds RD RB hie
vi
hie
ri RG

La ganancia de corriente puede calcularse:

VL
i
RL
V r RG
A0i L
L i
Vi
ii
Vi
RL
ri RG

A0i

r RG
iL
AV i
ii
RL

Puede observarse que A0i depende de A0 v

65

Calculo de A0i mediante una ecuacin que sea independiente de A0 v

A0i

i L i L ib i gs

ii ib i gs ii

RC
iL
h fe

ii RC RL

rds RD RB
ib

v gs rds RD RB hie

g m

vgs
RG
ii

A0i

r R R
RC
iL
h fe g m ds D B

ii
RC RL
rds RD RB hie

R
G

AMPLIFICADOR CASCODE

El amplificador cascode es un amplificador que mejora algunas caractersticas del

amplificador de base comn. El amplificador base comn es la mejor opcin en
aplicaciones de altas frecuencias, sin embargo se desventaja es su muy baja impedancia
de entrada. El amplificador cascode se encarga de aumentar la impedancia de entrada
pero manteniendo sobre todo la gran utilidad que la configuracin base comn. Para
conseguir este propsito el amplificador cascode tiene una entrada emisor comn y una
salida de base comn a esta combinacin de etapas se le conoce como configuracin
cascode. La siguiente figura muestra esta configuracin:

Figura 69 Amplificador Cascode

66

Figura 70 Circuito Equivalente de pa ra el anales de corriente continua.

Donde hacemos las siguientes consideraciones

iE1 iC1
iC1 iE 2
iE 2 iC 2

(10.2)

iE1 iC 2
Recta de carga, se obtiene de manera anloga que para los circuitos monoetapas

VCC RC RE iC1 VCE1 VCE 2

VCC RC RE iC1 VC 2 E1
iC 1

VCC VC 2 E1
RC RE

Con la intencin de facilitar el anlisis, despreciamos las corrientes de base de cada

transistor: Por tanto la rama de los resistores de polarizacin estaran en serie y bajo
estas circunstancias:

VB1

R1
V
R1 R2 R3 CC

I E1

VB1 VBE
RE
67

Circuito equivalente en AC

Figura 71 Circuito equivalente en ac del amplificador cascode

Donde
RB R2 R1

El circuito equivalente de seal pequea quedara:

Figura 72 El circuito equivalente de seal pequea

El calculo de Z i , Z 0 , se obtiene directamente:

Z i RB // hie
Z 0 RC

(10.3)

Para calcular A0 v y A0i se hacemos los siguientes:

68

(10.4)

Donde:

RC
iL
h fb

ie 2
RC RL
ie 2
h fe
ib1
ib1
RB

is RB hie
A0i

RC
RB
h fe h fb
RC R L
R B hie

(10.5)

Ejemplo
Calcule la ganancia de voltaje, voltaje de salida, impedancia de entrada e impedancia de
salida para el amplificador BJT en cascada de la figura 10.14. Calcule el voltaje de
salida resultante si se conecta a una carga de 10k a la salida.

Figura 73 Amplificador en cascada con BJT

El anlisis de polarizacin de DC da por resultado.

VB 4.7V ;VE 4.0V ;VC 11V ; I E 4.0mA

En el punto de polarizacin.

69

re

26 26

6.5
I E 4.0

La ganancia de voltaje de la etapa 1 es por tanto.

A0v1

665 .2
102 .3
6.5

Mientras que la ganancia de voltaje de la etapa 2 es:

A0 v 2

RC
2 .2 K

338 .46
re
6.5

Para una ganancia de total de:

A0v A0v1 A0v 2 (102.3)(338.46) 34.624

El voltaje de salida es:

Vo AvVi (34.624)(25uV ) 0.866V

La impedancia de entrada del amplificador es: Z i 953.6
Mientras que la impedancia de salida del amplificador es: Z o RC 2.2 K
En una carga de 10K a la salida del amplificador, el voltaje a travs de la carga es:
VL

RL
10 k
Vo
(0.866V ) 0.71V
Z o RL
2.2k 10 k

Ejemplo.- Para el amplificador en cascada de la figura 10.15, utilice la polarizacin de

calculada en el ejemplo anterior, para calcular la impedancia de entrada, impedancia de
salida, ganancia de voltaje y el voltaje de salida resultante.

Figura 74 Amplificador en cascada con JFET y BJT

Debido a que Ri (etapa 2)=953.6 , la ganancia de la etapa 1 (cuando se encuentra
cargada por la etapa 2) es:
70

A0v1 g m RD // Ri (etapa2)
A0v1 1.77
Del ejemplo anterior, la ganancia de voltaje de la tapa 2 es A0v 2 338.46 . La ganancia
de voltaje total es entonces:

A0v A0v1 A0v 2 (1.77)(338.46)

El voltaje de salida es:

Vo AvVi (599.1)(1mV ) 0.6V

La impedancia de entrada del amplificador ser la de la capa 1.

Z i 3.3M
Mientras que la impedancia de salida ser la de la etapa 2.

Z o RD 2.2K
Ejemplo Calcule la ganancia de voltaje para el amplificador cascode de la figura 10.16.

Figura 75 Amplificador cascode

El anlisis de polarizacin de DC mediante los procedimientos ya estudiados, da por
resultado:

VB1 4.9V ;VB 2 10.8V ; I C1 I C 2 3.8mA

71

La resistencia dinmica de cada transistor es entonces:

re

26 26

6.8
I E 3.8

La ganancia de voltaje de la etapa 1 (emisor comn) es aproximadamente:

A0 v1

RC
r
e 1
re
re

La ganancia de voltaje de la etapa 2 (base comn) es:

A0 v 2

RC 1.8k

265
re
6 .8

Lo que da por resultado una ganancia total del amplificador cascote de:

A0v A0v1 A0v 2 (1)(265) 265

PROBLEMAS
P1

En el circuito mostrado en la figura P10.1, calcular la ganancia de tensin, =

100, VBE = VEB =0.7V, VT = 26 mV para todos los transistores.

+12V
3K

3K

20K

0.1K

0.2K

Vo
NPN

Vi

PNP

NPN

3K

10K
C

6K

3K

12K

0.1K

-12V

Figura P1
P2

En el circuito mostrado en la figura P2, calcular la ganancia de tensin. gm1 =

4mS, = 100. hie 1k .

VDD

10K
100K

C14
FET N

PNP

Vi
Vo

1M

1K

9K

1K

Figura P2
72

P3

En el circuito mostrado en la figura P10.3, hallar el punto Q de cada transistor, el

valor de V0 y de I 0 en la salida. IDSS = -5mA, Vp = 5V, = 100, VBE = 0.7V. VT = 26

mV, Vi = 10 mVpp, Ri 10k

-40V

1K

8K

1.75M

60K

1M
Ri

0.1K

NPN

FET P

Vi
Vo
0.1K
100K

1M

20K

8K

0.4K

Figura P3

73