Tema 08

Escuela Universitaria de Ingeniera Tcnica Industrial de Bilbao
Universidad del Pas Vasco / Euskal Herriko Unibertsitatea
ELECTRONICA INDUSTRIAL
CIRCUITOS COMBINACIONALES
SANCHEZ MORONTA, M - UGALDE OLEA, U.
Circuitos combinacionales m.s.i

1.1. Introduccin
1.2. Clasificacin de los C.I. digitales
1.3. Clasificacin de los C.I. combinacionales
1.4. Codificadores
1.5. Codificadores sin prioridad
1.6. Codificadores con prioridad
1.7. Decodificadores
1.8. Multiplexores
1.9. Demultiplexores
1.10. Circuito semisumador
1.11. Circuito sumador total
1.12. Circuitos restadores
1.13. Comparadores binarios
1.14. Actividad no presencial
Introduccin
Se denominan circuitos digitales combinacionales a un conjunto de

circuitos en los cuales se cumple la condicin de que sus salidas son
exclusivamente funcin de sus entradas, sin que intervenga para nada
el ltimo valor en el que se encontrarn dichas salidas.
Clasificacin de los circuitos integrados digitales

En funcin de su densidad de integracin se clasifican en:
- Circuitos S.S.I (Circuitos de baja escala de integracin). Son aquellos
que contienen un mximo de 10 puertas lgicas o 100 transistores.
- Circuitos M.S.I (Circuitos de media escala de integracin). Contienen
entre 10 y 100 puertas lgicas o de 100 a 1.000 transistores.
- Circuitos L.S.I (Circuitos de alta escala de integracin). Contienen
entre 100 y 1.000 puertas lgicas yo de 1.000 a 10.000 transistores.
- Circuitos V.L.S.I (Circuitos de muy alta escala de integracin).
Contienen ms de 1.000 puertas lgicas o ms de 10.000 transistores.
Clasificacin de los circuitos integrados combinacionales

CIRCUITOS DE COMUNICACIN : Sirven tanto para transmitir
informacin por una lnea como para codificar, decodificar o modificar
la estructura de dicha informacin.
- Codificadores: con prioridad y sin prioridad
- Decodificadores: no excitadores y excitadores ( nodo comn,
catodo comn)
- Convertidores de cdigo
- Multiplexores y Demultiplexores
CIRCUITOS ARITMETICOS : Realizan operaciones aritmticas con los
datos binarios que procesan. Entre ellos tenemos: Comparadores,
sumadores, restadores.
Codificadores
Son circuitos combinacionales que poseen n salidas y 2n entradas y

cuya estructura es tal que al activarse una de las entradas (adoptando
un estado lgico determinado 0 1) en la salida aparece la
combinacin binaria (o su complementaria) correspondiente al nmero
decimal asignado a la entrada.
La funcin habitual de un codificador es la de convertir cualquier
informacin digitalizada que entra al sistema digital en su equivalente
en binario natural o en cualquiera de los cdigos binarios existentes.
Codificadores sin prioridad

Son circuitos en los que no pueden activarse simultaneamente ms de
una entrada porque, si se activan, aparecen cdigos binarios errneos
en las salidas.
Codificadores con prioridad

Son codificadores que en el caso de producirse la activacin simultanea
de varias entradas del codificador, en la salida aparecer el cdigo de la
entrada de mayor prioridad (normalmente entrada de peso ms
significativo).
La tabla siguiente muestra el funcionamiento de un codificador con
prioridad de decimal a binario BCD y activo a nivel bajo.
Codificadores con prioridad

Codificador con prioridad de decimal a binario BCD y activo a nivel bajo
Decodificadores
Son circuitos combinacionales provistos de n entradas y un n de
salidas menor o igual a 2n. Funcionan de manera que al aparecer una
combinacin binaria en sus entradas, se activa una sola de sus salidas.
Normalmente, la salida activada presenta un 0 (en TTL), mientras que
las dems permanecen a 1. No todos los decodificadores tienen la
misma asignacin de estados lgicos; algunos toman un nivel alto 1
como nivel activo.
Los decodificadores se emplean en los sistemas digitales para convertir
las informaciones binarias, con los cuales trabajan, en otros tipos de
informacin digitalizadas, pero no binarias, empleadas por otros
dispositivos, por ejemplo, los visualizadores alfanumricos.
10
Decodificadores
La fig. siguiente muestra el funcionamiento de un decodificador de dos
a cuatro lneas con entrada de inhibicin que activa la salida en nivel
bajo.
11
Decodificadores
Decodificadores no excitadores: Son aquellos cuyas salidas solo
pueden acoplarse a otros circuitos digitales de la misma familia
integrada, pues dan una corriente muy pequea en dichas salidas.
Decodificadores excitadores: Son aquellos que dan suficiente corriente
como para atacar a otros circuitos integrados de la misma familia; a
dispositivos tales como displays, rels, transductores, etc.
Los decodificadores ms comunes son los que excitan a visualizadores
de siete segmentos. Estos visualizadores pueden ser de nodo comn o
ctodo comn.
12
Multiplexores
Son circuitos combinacionales que poseen las siguientes entradas y
salidas:
- N entradas de informacin o canales
- n entradas de seleccin o control
- Una salida de informacin
- Una entrada de autorizacin
Los canales de entrada estn relacionados con las entradas de
seleccin por la siguiente expresin
Nmero de canales = 2Nmero de entradas de seleccin
N = 2n
13
Multiplexores
El funcionamiento del multiplexor es el siguiente: Cuando una
combinacin binaria aparece en las entradas de seleccin, la
informacin de entrada presente en el canal por ella definido aparece a
la salida. Por tanto, se puede considerar a un multiplexor como un
conmutador de mltiples entradas y cuya nica salida se controla
electrnicamente mediante las entradas de seleccin.
14
Demultiplexores
Son sistemas combinacionales con una entrada de datos, m salidas
de informacin, y n entradas de seleccin, de tal manera que m = 2n
15
Circuito semisumador
El semisumador es un circuito digital que efecta la suma binaria de los
dos dgitos de entrada, proporcionando en su salida el resultado de la
suma y el posible acarreo (carry) producido.
TABLA DE VERDAD DE UN SEMISUMADOR
16
Circuito sumador total

El circuito sumador es un circuito aritmtico que efecta la suma
binaria de los dos dgitos de entrada con el acarreo de entrada
procedente de la etapa anterior. Posee las mismas salidas S y C que el
semisumador, pero tiene una entrada ms.
TABLA DE VERDAD DE UN SUMADOR TOTAL
17
Circuitos restadores
La estructura de estos circuitos es muy similar a la de los sumadores,
con las nicas diferencias de realizar la resta binaria entre los dgitos de
entrada. El acarreo tanto de salida como de entrada, recibe el nombre
de prstamo.
TABLA DE VERDAD DE UN RESTADOR
Resta de a - b
18
Comparadores binarios
Los circuitos comparadores binarios son circuitos combinacionales que
indican la relacin de igualdad o desigualdad existente entre dos
nmeros binarios A y B de n bits cada uno. Adems suelen disponer de
una serie de entradas de acoplamiento en cascada para poder
comparar palabras con mayor nmero de bits que los permitidos por el
comparador que utilizamos.
19
CIRCUITOS SECUENCIALES
Sistemas secuenciales:
- Su salida depende de las entradas presentes en el sistema, y de la
secuencia de entradas anteriores
- Necesitan memoria para almacenar la historia del sistema
- Elementos bsicos: puertas lgicas y biestables
Biestables:
- Poseen dos estados estables ( 0 y 1 ) en los que se puede mantener
indefinidamente
- Son adecuados para almacenar un bit (memoria)
20
CIRCUITOS SECUENCIALES (Biestables)

Biestable R-S (latch)
http://www.cps.unizar.es/~fbeltran/sist_sec.pdf
21

22

23

24
ACTVIDAD NO PRESENCIAL
1) Consulta la bibliografa propuesta e internet sobre lo comentado en
esta unidad temtica al objeto de ampliar la informacin suministrada.
25
HOJAS DE DATOS
26
HOJAS DE DATOS
27
HOJAS DE DATOS
28
HOJAS DE DATOS
29
HOJAS DE DATOS
30
(CIRCUITOS COMBINACIONALES)
CIRCUITOSCOMBINACIONALESM.S.I
Se denominan circuitos digitales combinacionales a un conjunto de circuitos en
los cuales se cumple la condicin de que sus salidas son exclusivamente funcin
de sus entradas, sin que intervenga para nada el ltimo valor en el que se
encontrarn dichas salidas.
1.1. CLASIFICACION DE LOS C.I. DIGITALES
En funcin de su densidad de integracin se clasifican en:
- Circuitos S.S.I (Circuitos de baja escala de integracin). Son aquellos que
contienen un mximo de 10 puertas lgicas o 100 transistores.
- Circuitos M.S.I (Circuitos de media escala de integracin). Contienen entre 10
y 100 puertas lgicas o de 100 a 1.000 transistores.
- Circuitos L.S.I (Circuitos de alta escala de integracin). Contienen entre 100 y
1.000 puertas lgicas yo de 1.000 a 10.000 transistores.
- Circuitos V.L.S.I (Circuitos de muy alta escala de integracin). Contienen ms
de 1.000 puertas lgicas o ms de 10.000 transistores.
1.2. CLASIFICACION DE LOS CIRCUITOS COMBINACIONALES M.S.I.
Estos se clasifican segn la funcin que desempean en los siguientes grupos:
* CIRCUITOS DE COMUNICACIN : Sirven tanto para transmitir informacin
por una lnea como para codificar, decodificar o modificar la estructura de dicha
informacin.
Entre ellos tenemos:
- Codificadores ( Codificador con prioridad, codificador sin prioridad)
- Decodificadores (Decodificadores no excitadores, Decodificadores excitadores:
- Convertidores de cdigo
- Multiplexores y Demultiplexores
nodo comn, catodo comn)
* CIRCUITOS ARITMETICOS : Son circuitos que realizan una serie de

operaciones aritmticas con los datos binarios que procesan. Entre ellos
tenemos: Comparadores, sumadores, restadores.
1.3. CODIFICADORES
Son circuitos combinacionales que poseen n salidas y 2n entradas y cuya
estructura es tal que al activarse una de las entradas (adoptando un estado lgico
determinado 0 1) en la salida aparece la combinacin binaria (o su
complementaria) correspondiente al nmero decimal asignado a la entrada.
La funcin habitual de un codificador es la de convertir cualquier informacin
digitalizada que entra al sistema digital en su equivalente en binario natural o en
cualquiera de los cdigos binarios existentes.
1.3.1. CODIFICADORES SIN PRIORIDAD

Son circuitos en los que no pueden activarse simultaneamente ms de una
entrada porque, si se activan, aparecen cdigos binarios erroneos en las salidas.
La tabla de la fig. siguiente muestra un codificador sin prioridad y con entrada
de inhibicin.
Entradas
Salidas
E0
E1
E2
E3
E4
E5
E6
E7
A2
A1
A0
1
0
0
0
0
0
0
0
0
X
1
0
0
0
0
0
0
0
X
0
1
0
0
0
0
0
0
X
0
0
1
0
0
0
0
0
X
0
0
0
1
0
0
0
0
X
0
0
0
0
1
0
0
0
X
0
0
0
0
0
1
0
0
X
0
0
0
0
0
0
1
0
X
0
0
0
0
0
0
0
1
0
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
1.3.2. CODIFICADORES CON PRIORIDAD

Son codificadores que en el caso de producirse la activacin simultanea de
varias entradas del codificador, en la salida aparecer el cdigo de la entrada de
mayor prioridad (normalmente entrada de peso ms significativo).
La tabla siguiente muestra el funcionamiento de un codificador con prioridad de
decimal a binario BCD y activo a nivel bajo.
Entradas
Salidas
1 2 3 4 5 6 7 8 9 A3 A2 A1 A0
x
x
x
x
x
x
x
x
0
1
x
x
x
x
x
x
x
0
1
1
x
x
x
x
x
x
0
1
1
1
x
x
x
x
x
0
1
1
1
1
x
x
x
x
0
1
1
1
1
1
x
x
x
0
1
1
1
1
1
1
x
x
0
1
1
1
1
1
1
1
x
0
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
0
0
0
0
0
0
0
0
Al ser activo a nivel bajo, las salidas

estn invertidas, es decir los 1 son
cero y los 0 son unos, tal y como
podemos observar en la tabla de la fig.
0
0
1
1
1
1
0
0
0
0
0
0
1
1
0
0
1
1
0
0
19
08
17
06
15
04
13
02
11
00
Ejercicio
Realizar un codificador de cuatro a dos lneas en binario natural, con prioridad a
la entrada de menor peso.
Solucin: Los codificadores de prioridad responden, en el caso de que se active
ms de una entrada, como si solo se hubiera activado la de mayor prioridad de
ellas, en nuestro caso ser la de peso menos significativo.
a3
x
x
x
1
Entradas
a2
a1
x
x
1
0
x
1
0
0
Salidas
a0
S1
S0
1
0
0
0
0
1
0
1
0
0
1
1
x Trmino indiferente
En esta tabla podemos observar que si se activa la entrada a0, y siendo

indiferente que se activen o no otras entradas, en la salida aparece el equivalente
en binario natural del cero; esto es, S1 = 0 y S0 = 0.
Igualmente, para que en la salida aparezca el valor binario 10, es necesario que
se active la entrada a2 y que no se activen las entradas a1 ni a0, ya que si esto
sucediera, cualquiera de ellas tendra prioridad sobre a2, sin embargo es
indiferente que se active o no a3.
S1 = a2a1a0 + a3a2a1a0 = a1a0(a2+a3a2) = a1a0(a2+a3)
S0 = a1a0+a3a2a1a0 = a0(a1+a3a2a1) = a0(a1+a3a2 )
a0
a1
a2
a3
S0
S1
1.4. DECODIFICADRES
Son circuitos combinacionales provistos de n entradas y un n de salidas menor
o igual a 2n. Funcionan de manera que al aparecer una combinacin binaria en
sus entradas, se activa una sola de sus salidas.
Normalmente, la salida activada presenta un 0 (en TTL), mientras que las
dems permanecen a 1. No todos los decodificadores tienen la misma
asignacin de estados lgicos; algunos toman un nivel alto 1 como nivel
activo.
Los decodificadores se emplean en los sistemas digitales para convertir las
informaciones binarias, con los cuales trabajan, en otros tipos de informacin
digitalizadas, pero no binarias, empleadas por otros dispositivos, por ejemplo,
los visualizadores alfanumricos.
La tabla de la fig. siguiente muestra el funcionamiento de un decodificador de
dos a cuatro lneas con entrada de inhibicin que activa la salida en nivel bajo.
Entradas
Salidas
A1
A0
S0
S1
S2
S3
1
0
0
0
0
X
0
0
1
1
X
0
1
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
Decodificadores no excitadores: Son aquellos cuyas salidas solo pueden

acoplarse a otros circuitos digitales de la misma familia integrada, pues dan una
corriente muy pequea en dichas salidas.
Decodificadores excitadores: Son aquellos que dan suficiente corriente como
para atacar a otros circuitos integrados de la misma familia; a dispositivos tales
como displays, rels, transductores, etc.
Los decodificadores ms comunes son los que excitan a visualizadores de siete
segmentos. Estos visualizadores pueden ser de nodo comn o ctodo comn.
Ejercicio
Disear un decodificador de modo que:
b
Accin
0
0
1
1
0
1
0
1
Parada
Marcha
Marcha y Avance
Marcha, avance y lubricacin
0
0
1
1
0
1
0
1
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
Cada salida del decodificador ira conectada al rel adecuado para cada accin.
P = ab
M = ab
A = ab
L = ab
b
a
P
M
A
L
1.4.1. IMPLEMENTACION DE FUNCIONES CON DECODIFICADORES

Una de las aplicaciones de los decodificadores es la posibilidad de implementar
la ecuacin booleana de funcionamiento correspondiente a una funcin lgica.
Ejercicio
Implementar la funcin lgica correspondiente a la siguiente tabla de verdad,
mediante un decodificador.
Decimal
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
La funcin lgica que representa esta tabla es:

F = cba +cba+cba+cba
Para implementar dicha funcin utilizando un decodificador, seguiremos el
siguiente proceso.
1) Emplearemos un decodificador del mismo o mayor nmero de lneas de
entrada que variables tenga la funcin. (En nuestro caso emplearemos un
decodificador de cuatro a diez lineas con las salidas activas a nivel bajo,
conectando a masa la entrada de mayor peso).
2) Buscaremos cada una de las salidas del decodificador que se correspondan
con combinaciones de las variables de entrada que hacen 1 la salida de la tabla
de verdad de la funcin.
En nuestro ejemplo S1 = 001
S3 = 011
S4 = 100
S7 = 111
3) Para conseguir la suma de trminos de la funcin conectaremos todas las

salidas del decodificador anteriormente seleccionadas a una puerta lgica cuyo
tipo depender del decodificador empleado. Esta puerta ser:
Puerta OR para decodificadores con salidas activas en nivel alto, ya que la
funcin deber ser activa siempre que se haga 1 uno o varios de los trminos
que constituyen la funcin.
Puerta NAND para decodificadores con salidas activas en nivel bajo, ya que al
encontrarse negado cada trmino activo de la funcin por el decodificador, la
salida se deber activar slo cuando uno o varios trminos valgan 0.
En nuestro ejemplo, por partir de un decodificador activo en el nivel bajo,
emplearemos una puerta NAND.
El circuito final de la implementacin es el de la fig. siguiente.
a
b
c
0
1
2
3
4
5
6
7
8
9
A
B
C
D
7442
Como podemos apreciar, si a la entrada aparece un valor que activa la funcin,
por ejemplo el 3 en decimal (011), en la salida 3 del decodificador se obtendr
un 0 (por ser un decodificador con salidas activas a nivel bajo). Sin embargo,
cuando se introduce un 0 a la entrada de una puerta NAND, aparecer a su
salida un 1, activando la salida del circuito.
Si, por el contrario, en la entrada aparece una combinacin de las que hacen 0
la funcin, por ejemplo el 5 (101), en la salida 5 del decodificador aparecer un
1, pero todas las entradas de la puerta NAND estarn a 1, por lo que en la
salida del circuito habr un 0.
4) En el caso de que una o varias de las combinaciones de la tabla de verdad que

hacen 1 la salida de la funcin no tuviera correspondencia con las salidas del
decodificador, se aadiran puertas que representarn las combinaciones
correspondientes. Las salidas de estas puertas serian llevadas, junto a la del
circuito implementado, a una puerta sumadora final.
Otra forma de implementar un circuito con decodificadores es empleando el
mismo decodificador y una puerta AND; la diferencia, en este caso, es que se
deben tomar las salidas del decodificador que hacen 0 la funcin. Para el
ejemplo anteriormente descrito el circuito sera el siguiente:
a
b
c
0
1
2
3
4
5
6
7
8
9
A
B
C
D
7442
1.5. MULTIPLEXORES
Son circuitos combinacionales que poseen las siguientes entradas y salidas:
* N entradas de informacin o canales
* n entradas de seleccin o control
* Una salida de informacin
* Una entrada de autorizacin
Los C.I. ms utilizados son:
1 entrada de seleccin MUX de 2 canales
2
MUX 4
3
MUX 8
4
MUX 16
Los canales de entrada estn relacionados con las entradas de seleccin por la
siguiente expresin
Nmero de canales = 2Nmero de entradas de seleccin
N = 2n
En los esquemas se suele denominar a las entradas y salidas con los siguientes
smbolos:
* D0 I0 a Dn In a las entradas de informacin
* S0 a Sn a las entradas de direccionamiento o control
* E a la entrada de autorizacin o Strobe
* W o Z a la salida del circuito
El funcionamiento del multiplexor es el siguiente: Cuando una combinacin
binaria aparece en las entradas de seleccin, la informacin de entrada presente
en el canal por ella definido aparece a la salida. Por tanto, se puede considerar a
un multiplexor como un conmutador de mltiples entradas y cuya nica salida se
controla electrnicamente mediante las entradas de seleccin.
Z
.
.
.
.
.
Salida
Z
.
n de seleccin o control
.
.
N de informacin o canales
n
10
1.5.1. REALIZACION DE FUNCIONES LOGICAS CON MULTIPLEXORES

a) Empleo de multiplexores de igual nmero de entradas de seleccin que de
variables a implementar.
Supongamos que queremos implementar la siguiente funcin:
F = abcd + abcd + abcd + abcd + abcd + abcd + abcd+ abcd + abcd
La funcin tiene cuatro variables de entrada a, b, c y d, que combinadas, dan
lugar a 16 posibilidades. Si empleamos un multiplexor de cuatro entradas de
seleccin, este dispondr de 16 canales de entrada, es decir uno para cada
posible combinacin de las variables de la funcin.
Como la funcin est expresada en forma de minterms (es decir, como suma de
productos), significa que cada trmino que la compone corresponde a aquellas
combinaciones de las variables de entrada que hacen 1 dicha funcin, es decir:
0001
0011
0110
0111
0101
0100
1100
1001
1110
abcd
abcd
abcd
abcd
abcd
abcd
abcd
abcd
abcd
1
3
6
7
5
4
12
9
14
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
A B C D
E
0 1
a b c d
Entradas de seleccin
Si aplicamos las variables de la funcin a las entradas de seleccin y conectamos

a 1 los canales de entrada que se corresponden con las combinaciones que
intervienen en la funcin, poniendo a 0 el resto de los canales, tendremos la
funcin implementada. La fig. anterior muestra dicho circuito.
11
b) Empleo de multiplexores con un nmero de entradas de seleccin inferior en

una unidad al de variables de la funcin a implementar.
Es posible implementar funciones lgicas de n variables con multiplexores
de n-1 entradas de seleccin, lo que producir el consiguiente ahorro econmico.
Representacin de la funcin a implementar
bcd
a
000
001
1
1
D0
D1
010
011
1
100
1
101
1
1
D2
D3
D4
110 111
1
1
1
D5
D6
D7
Si queremos implementar la funcin anterior utilizando un multiplexor de tres

entradas de seleccin, comenzaremos por realizar una tabla como la anterior, en
la cual se representan con un 1 las combinaciones de las variables de entrada
que intervienen en la funcin.
En dicha tabla se agrupan por columnas todas las posibles combinaciones de tres
de las variables de entrada, dejando en las filas las posibilidades de la variable
que falta.
* De la tabla anterior se deduce que la funcin se hace activa en los siguientes
casos:
Independientemente del valor de la variable a, si se produce alguna de las
siguientes combinaciones de las variables b, c y d.
001 ......... bcd
100 ............. bcd
110 .............. bcd
Si valiendo 0 la variable a se produce alguna de las siguientes combinaciones

de las variables b, c y d.
011 ........ bcd
101 ............ bcd
12
111 ............. bcd
bcd
a
000
001
1
1
D0
010
011
1
100
1
101
1
D1
D2
D3
110 111
1
1
1
D4
D5
D6
D7
* Tambin se deduce que la funcin no se activa en los siguientes casos:

Independientemente del valor de a cuando las variables b, c y d valen
000 .............. bcd
010 .................... bcd
Si valiendo 1 la variable a se produce alguna de las siguientes combinaciones

de b, c y d.
011 ............ bcd
101 .............. bcd
111 .............. bcd
Por tanto, la implementacin del circuito se consigue aplicando las variables b, c

y d a las tres entradas de seleccin del multiplexor y conectando las entradas de
los canales de la forma siguiente:
Canales 0 y 2 a 0
Canales 1, 4 y 6 a 1
Canales 3, 5 y 7 a travs de un inversor a la variable a, ya que su valor es
siempre el contrario del de dicha variable.
La fig. siguiente muestra el conexionado descrito.
1
0
D0
D1
D2
D3
D4
D5
D6
D7
a
d
c
b
A
B
C
E
74151
13
1.6. DEMULTIPLEXORES
Son sistemas combinacionales con una entrada de datos, m salidas de
informacin, y n entradas de seleccin, de tal manera que m = 2n
Ejemplo
Utilizacin del decodificador decimal como multiplexor de n = 3 (m = 8 )
n
D
A0
A1
Q0 Q1 Q2
A2
A3
Q3 Q4 Q5 Q6 Q7 Q8
Q9
Q8 y Q9 no se utilizan, pues m = 8
Podemos comprobar como el valor de D saldr por el terminal indicado con A0,
A1, A2
14
1.7. CIRCUITO SEMISUMADOR

El semisumador es un circuito digital que efecta la suma binaria de los dos
dgitos de entrada, proporcionando en su salida el resultado de la suma y el
posible acarreo (carry) producido.
S = Resultado de la suma binaria

de los dos dgitos
C = acarreo de salida
a y b = dgitos a sumar
Tabla de verdad de un circuito semisumador

Entradas
Salidas
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
Las ecuaciones de salida del circuito son:

S = ab + ab = a / b
C = a.b
El circuito que cumple estas ecuaciones es el de la fig. siguiente.
s
a
b
Circuito semisumador
c
15
1.8. CIRCUITO SUMADOR TOTAL

El circuito sumador es un circuito aritmtico que efecta la suma binaria de los
dos dgitos de entrada con el acarreo de entrada procedente de la etapa anterior.
Posee las mismas salidas S y C que el semisumador, pero tiene una entrada ms.
La tabla de verdad del circuito sumador total es la mostrada seguidamente.
Entradas
Salidas
Ca
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
Circuito sumador total

a
b
Ca
S
C
a
b
Ca
S
C
Las ecuaciones correspondientes a este circuito sumador son las siguientes:

S = a b Ca+ abCa+ abCa + a b Ca = a /
b / Ca
C = abCa+ abCa + a bCa + abCa = ab + Ca (ab + a b) = a b + Ca (a / b)

Existen en el mercado circuitos comerciales que realizan la suma binaria de:
1 bit (7480)
2 bits (7482)
4 bits (7483)
16
1.9. CIRCUITOS RESTADORES

La estructura de estos circuitos es muy similar a la de los sumadores, con las
nicas diferencias de realizar la resta binaria entre los dgitos de entrada. El
acarreo tanto de salida como de entrada, recibe el nombre de prstamo.
Realicemos la resta de a-b
Entradas
Salidas
Pa
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
1
0
0
1
1
0
1
a
b
Pa
D
P
a
D
b
Pa
En la prctica, los circuitos restadores suelen realizarse con sumadores, haciendo

la resta por complementacin.
17
1.10 COMPARADORES BINARIOS

Los circuitos comparadores binarios son circuitos combinacionales que indican
la relacin de igualdad o desigualdad existente entre dos nmeros binarios A y B
de n bits cada uno. Adems suelen disponer de una serie de entradas de
acoplamiento en cascada para poder comparar palabras con mayor nmero de
bits que los permitidos por el comparador que utilizamos.
Nmero A
Nmero B
A0
A1
A2
A3
Esquema de un comparador
de cuatro bits
A>B
A= B
A<B
B0
B1
B2
B3
A>B A=B A<B
Entradas de cascada
18
Salidas del
comparador
(SISTEMAS DE NUMERACION)
SISTEMASDENUMERACION
INTRODUCCION
El nmero de dgitos de un sistema de numeracin es igual a la base del sistema.
Sistema
Base
Dgitos del sistema
Binario
Octal
Decimal
Hexadecimal
2
8
10
16
0 ,1
0 ,1 ,2 ,3 ,4 ,5 ,6 ,7
0,1,2,3,4,5,6,7,8,9
0,1,2,3,4,5,6,7,8,9, A, B, C, D, E, F.
Cada dgito dentro de un nmero tiene un valor absoluto y un valor relativo. El

valor absoluto es el valor asignado a cada dgito, y el mismo es constante.
Ejemplo:
Dgitos
1
5
9
Valor absoluto
1
5
9
El valor relativo, es un valor variable que depende de la posicin del dgito

dentro del nmero, y de la base del sistema de numeracin. Existiendo la
siguiente relacin entre valor absoluto y valor relativo.
Valor Relativo = (Valor Absoluto) x (Base del sistema) (Posicin del dgito)
Ejemplo: 97810
Base del sistema de numeracin = 10
Dgitos
8
7
9
Valor absoluto
Posicin
8
7
9
0
1
2
Valor relativo
8
70
900
Ejemplo: 10112
Base del sistema de numeracin = 2
Dgitos
1
1
0
1
Valor absoluto
Posicin
Valor relativo
1
1
0
1
0
1
2
3
1
2
0
8
1.1. SISTEMA BINARIO

El sistema binario es aquel en el cual los nmeros se representan con dos cifras
o dgitos. Estos son el 0 y el 1.
A las cifras de un nmero binario se las denomina bit. Un bit es una celda
individual de memoria donde solo puede haber en cada momento uno de los dos
estados posibles, representados normalmente con smbolos 0 y 1. Por tanto es
usual decir que el nmero binario 101110 tiene 6 bits.
Los valores posicionales de un nmero en el sistema binario son potencias de
dos.
Recordemos que un nmero decimal representa en realidad una suma, por
ejemplo:
4
4x103
3x102
8x101
4000
300
80
0x100
0
147210 = 1000 + 400 + 70 + 2 = 1x1000 + 4x100 + 7x10 + 2 = 1x103 + 4x102 + 7x101 + 2x100
Como podemos ver, en este nmero, el dgito menos significativo (dgito ms a

la derecha) est multiplicado por la base del sistema elevado a la potencia cero,
a continuacin, el dgito que le sigue multiplicado por la base del sistema
elevado a la primera potencia, a continuacin el dgito que le sigue multiplicado
por la base del sistema elevado a la segunda potencia y as sucesivamente.
Aplicando la expresin anterior a cualquier nmero de cualquier base se
obtendr como resultado el equivalente del nmero en el sistema decimal.
Para convertir un nmero binario a decimal, sumamos el producto de cada una
de las cifras del mismo por el factor 2n, donde n es la posicin de la cifra
considerada empezando por la derecha y comenzando la cuenta por 0, es decir, n
puede tomar los valores 0, 1, 2, 3, ............
Ejemplo:
Convertir el nmero binario 101110101 a decimal
1011101012 = 1x28 + 0x27 + 1x26 + 1x25 + 1x24 + 0x23 + 1x22 + 0x21 + 1x20
Por lo tanto el nmero 1011101012 = 37310
Ejemplo:
Covertir el nmero 1011012 a decimal
Podemos utilizar el mtodo general visto anteriormente, o bien lo podemos
realizar por Rufini.
1
2
1
10
22
44
11
22
45
Por lo tanto el nmero 1011012 = 4510
1.2. SISTEMA OCTAL

Como su nombre lo indica, la base fija de este sistema es el 8, por tal motivo
posee 8 dgitos que son 0, 1, 2, 3, 4, 5, 6, 7.
Ejemplo:
Sea el nmero 5768. Aplicando la expresin general, tenemos que:
5768 = 5 x 82 + 7x81 + 6x80 = 5 x 64 + 7 x 8 + 6 x 1= 320 + 56 + 6 = 38210
1.3. SISTEMA HEXADECIMAL

El sistema hexadecimal, tiene como base del mismo 16, y como es un sistema de
base fija, tambin tiene 16 dgitos que son: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D,
E, F.
DGITOS
HEXADECIMALES
0
1
2
3
4
5
6
7
VALORES
ABSOLUTOS
DGITOS
HEXADECIMALES
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
VALORES
ABSOLUTOS
8
9
10
11
12
13
14
15
La siguiente tabla expresa una serie de nmeros decimales y su equivalente

hexadecimal
DEC-HEX
0
0
1
1
2
2
3
3
4
4
5
5
6
6
7
7
8
8
9
9
10
A
11
B
12
C
13
D
14
E
15
F
16
10
DEC-HEX
17
11
18
12
19
13
20
14
21
15
22
16
23
17
24
18
25
19
26
1A
27
1B
28
1C
29
1D
30
1E
31
1F
32
20
DEC-HEX
33
21
34
22
35
23
36
24
37
25
38
26
39
27
40
28
41
29
42
2A
43
2B
44
2C
45
2D
46
2E
47
2F
48
30
Analicemos el siguiente ejemplo en el sistema hexadecimal 7E316 .

7E316 = 7x162 + Ex161 + 3x160 = 7x256 + 14x16 + 3x1 = 1792 + 224 + 3 = 201910
Como en los casos anteriores, al aplicar la expresin general de un nmero de
base fija, el resultado obtenido es el nmero en el sistema decimal.
Ejemplo: Convertir al sistema decimal los siguientes nmeros.
a ) 111012
b ) 57628
c ) 37A16
a ) 111012 = 1 x 24 + 1x23 + 1x22 + 0x21 + 1x20 = 1x16 + 1x8 + 1x4 + 0 + 1x1 = 2910
b ) 57628 = 5 x 83+ 7x82+ 6 x81+ 2x80= 5x512 + 7x64 + 6x8 + 2x1 = 305810
c) 37A16 = 3x162 + 7x161 + Ax160 = 3x256 + 7x16 + 10x1 = 768 + 112 + 10 = 89010
1.4.
CONVERSION DEL
HEXADECIMAL
SISTEMA
DECIMAL
BINARIO,
OCTAL
Para la conversin de un nmero del sistema decimal a los sistemas binarios,

octal y hexadecimal, es necesario la divisin del nmero decimal de forma
sucesiva entre la base a la que se quiere convertir el nmero. Los restos
obtenidos, junto con el cociente de la ltima divisin, son los dgitos del nmero
en la nueva base.
Ejemplo: Convertir al sistema binario el siguiente nmero 22510

225 2
1 112 2
12 56 2
0 16 28
0 0
2
14
0
2
7
1
2
3
1
2
1
Por lo tanto, el nmero 22510 = 111000012

Darse cuenta, que el ltimo cociente es el dgito ms significativo, y que el
nmero se ordena como indica la flecha; de tal forma que, el primer resto es el
dgito menos significativo del nmero en la nueva base.
Ejemplo: Convertir al sistema octal el siguiente nmero 42710
427 8
27 53
3 5
8
6
Por lo tanto, el nmero 42710 = 6538

Ejemplo: Convertir al sistema hexadecimal el siguiente nmero 67510
675 16
35 42
3 10
16
2
Por lo tanto, el nmero 67516 = 2A316

8
1.5. CONVERSION OCTAL A BINARIO

La conversin de un nmero del sistema octal al binario, es muy sencilla puesto
que 8 es una potencia de 2, as tenemos que 8 = 23, esto permite escribir los
dgitos octal en su equivalente binario como sigue :
Octal
0
1
2
3
Binario
000
001
010
011
Octal
4
5
6
7
Binario
100
101
110
111
De forma prctica, podemos plantear que, para convertir un nmero octal a su

equivalente binario, basta con escribir por cada dgito octal su equivalente de
tres dgitos binarios como en la tabla anterior y despus de hacer esto
agruparlos.
Ejemplo:
Convertir el nmero 3758 a binario.
De acuerdo con la tabla de equivalencias Octal-Binario vista anteriormente,
tenemos que:
38 = 0112
78 = 1112
58 = 1012
Por lo tanto, 3758 = 0111111012
1.6. CONVERSION HEXADECIMAL A BINARIO

La conversin de un nmero del sistema hexadecimal al sistema binario, es
tambin muy sencilla y similar a la conversin octal-binario, con la
particularidad en este caso, de que la base 16 tambin es una potencia de dos
(16 = 24), lo que permite escribir los dgitos del sistema hexadecimal en su
equivalente binario como sigue.
HEXADECIMAL
0
1
2
3
4
5
6
7
BINARIO HEXADECIMAL BINARIO

0000
0001
0010
0011
0100
0101
0110
0111
8
9
A
B
C
D
E
F
1000
1001
1010
1011
1100
1101
1110
1111
Ejemplo: Convertir el siguiente nmero hexadecimal a su equivalente binario.

7A316
316 = 00112
A16 = 10102
716 = 01112
Por tanto: 7A316 = 0111101000112
10
1.7. CONVERSION BINARIO A OCTAL

Para convertir un nmero binario al sistema octal, se toma el nmero binario y
se divide en grupos de tres dgitos, comenzando la divisin por la derecha y
hacia la izquierda, si al ltimo grupo le faltan dgitos binarios para completar
tres, se le aaden ceros y por ltimo, se sustituye cada grupo por su equivalente
octal.
Ejemplo : Convertir al sistema octal el nmero binario 110101112

110101112 011 010 111
se le aade el 0 para completar los tres dgitos.
0112 = 38
0102 = 28
1112 = 78
110101112 = 3278
11
1.8. CONVERSION BINARIO A HEXADECIMAL

Para convertir un nmero del sistema binario al sistema hexadecimal, se procede
de forma similar que para la conversin del sistema binario al octal, pero en este
caso el nmero binario en vez de agruparlo en grupos de tres dgitos se agrupan
cada cuatro dgitos binarios, comenzando siempre por la derecha, y completando
con ceros si le falta algn dgito al ltimo grupo.
Ejemplo: Convertir el siguiente nmero binario 100001101112 a su equivalente

en el sistema hexadecimal.
100001101112 0100 0011 0111
se le aade el 0 para completar los 4 dgitos.
01002 = 416
00112 = 316
01112 = 716
100001101112 = 43716
Ejemplo: Convertir el siguiente nmero binario 101011010110102 a su

equivalente en el sistema hexadecimal
101011010110102 = 0010 1011 0101 1010
00102 = 216 10112 = B16 01012 = 516 10102 = A16
101011010110102 = 2B5A16
12
1.9. SUMA EN EL SISTEMA BINARIO

En el sistema binario, solo tenemos dos dgitos. A los dgitos del sistema binario
le llamamos bit.
Veamos la siguiente tabla, en la que planteamos la suma de todas las
combinaciones posibles de dos dgitos binarios A y B.
Tabla de la suma binaria
Dec.
0
1
2
3
A
0
0
1
1
B
0
1
0
1
Suma A +B Acarreo
0
0
1
0
1
0
0
1
A y B sumandos .
Como podemos observar en la tabla anterior, la suma de las tres primeras
combinaciones no ofrecen dificultades, pero la cuarta es el resultado de la suma
de 1+1, que es igual a la base del sistema, (210 =102 ), por tal razn el resultado
de la suma es igual a 0 y se produce un acarreo a la siguiente posicin, o sea:
1
1
+1
0
Ejemplo: Sumar en el sistema binario.
1
1 1
a)
1100
b)
1010
+1011
+1011
10111
10101
En el caso de sumar dos nmeros binarios, se puede presentar la situacin de
tener que sumar el acarreo, en una posicin donde haya dos dgitos iguales a 1;
veamos como resolver este caso.
13
Ejemplo:
11
11
+11
110
En este ejemplo, sumamos los dos primeros 1 y el resultado como ya sabemos es
igual a 0, y se produce un acarreo a la siguiente posicin, en la siguiente
posicin tenemos que sumar ahora tres 1Cmo resolvemos este caso?. Primero
sumamos dos 1 y obtenemos como resultado parcial 0 en esa posicin, y un
acarreo a la posicin siguiente, y por ltimo sumo el 0 obtenido, con el 1 que me
quedaba en esa posicin, obtenindose como resultado final un 1 en esa
posicin, y un acarreo a la posicin siguiente.
Ejemplo: Sumar 14 y 57 en base 10 y pasarlo a binario

1410
5710
000011102
001110012
7110
010001112
14
1.10. RESTA EN EL SISTEMA BINARIO

Al igual que la suma, la resta binaria, es ms simple que la decimal, por el
hecho de tener solamente dos dgitos el sistema binario.
Veamos a continuacin, la siguiente tabla que refleja todas las combinaciones
posibles de la resta de dos dgitos binarios.
A
0
0
1
1
B
0
1
0
1
A-B Prstamo
0
0
1
1
1
0
0
0
A : minuendo
B : sustraendo
Como podemos ver, de la tabla anterior, las combinaciones 1, 3 y 4 son muy

sencillas, por ser el sustraendo igual o menor que el minuendo, esto hace posible
el proceso de la resta binaria sin ninguna dificultad. Pero como vemos, en la
segunda combinacin, el minuendo es menor que el sustraendo y esto dificulta
el proceso de la resta binaria, pues es necesario, en tal caso, pedir un uno
prestado a la posicin siguiente para poder efectuar la resta binaria.
Ejemplo:
1101
- 111
110
Ejemplo:
Realizar la siguiente resta en binario
111001101
- 101110111
001010110
15
1.11. CODIGOS BINARIOS

El sistema binario recibe el nombre de cdigo binario natural. No obstante,
existen sistemas digitales en los que se utilizan otros cdigos binarios diferentes
del binario natural debido a sus caractersticas peculiares.
1.11.1. CODIGO BCD

El cdigo BCD (Decimal Codificado en Binario), consiste en una forma de
representar los nmeros decimales con cuatro dgitos binarios o bits por cifra.
El cdigo ms utilizado es el BCD 8421 o BCD simplemente. En este cdigo
cada cifra decimal se representa por cuatro dgitos binarios. Como con estos
cuatro dgitos se pueden representar nmeros del 0 al 15, lo que se hace es no
tener en cuenta las representaciones del 10 al 15.
Por ejemplo, si queremos representar en BCD el nmero 37, convertimos cada
cifra decimal en su nmero binario equivalente.
DEC.
3
7
BINARIO
0011
0111
y despus agrupamos los nmeros, obteniendo el 001101112 = 3710

Nmeros binarios como por ejemplo el 10011100 no corresponde al cdigo
BCD, pues aunque la primera cifra (1001) es un 9, la segunda cifra (1100)
corresponde al 12, el cual no es una cifra del 0 al 9.
16
1.11.2. CODIGO GRAY

Es un cdigo continuo porque las combinaciones correspondientes a nmeros
decimales consecutivos son adyacentes (se denominan combinaciones binarias
adyacentes a aquellas combinaciones que difieren solamente en un bit).
Adems, es un cdigo cclico porque la ltima combinacin es adyacente a la
primera.
En la tabla siguiente se presenta este cdigo para cuatro bits.
DEC.
0
1
2
3
4
5
6
7
COD. GRAY
0000
0001
0011
0010
0110
0111
0101
0100
DEC.
8
9
10
11
12
13
14
15
1.11.3. CODIGO BCD EXCESO DE TRES
17
COD. GRAY
1100
1101
1111
1110
1010
1011
1001
1000

Tema 08

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Tema 08

Caricato da

Copyright:

Formati disponibili

Escuela Universitaria de Ingeniera Tcnica Industrial de Bilbao

Universidad del Pas Vasco / Euskal Herriko Unibertsitatea

SANCHEZ MORONTA, M - UGALDE OLEA, U.

Circuitos combinacionales m.s.i

Se denominan circuitos digitales combinacionales a un conjunto de

Clasificacin de los circuitos integrados digitales

Clasificacin de los circuitos integrados combinacionales

Son circuitos combinacionales que poseen n salidas y 2n entradas y

Codificadores sin prioridad

Codificadores con prioridad

Codificadores con prioridad

Circuito sumador total

CIRCUITOS SECUENCIALES (Biestables)

CIRCUITOS SECUENCIALES (Biestables)

CIRCUITOS SECUENCIALES (Biestables)

CIRCUITOS SECUENCIALES (Biestables)

nodo comn, catodo comn)

* CIRCUITOS ARITMETICOS : Son circuitos que realizan una serie de

1.3.1. CODIFICADORES SIN PRIORIDAD

1.3.2. CODIFICADORES CON PRIORIDAD

Al ser activo a nivel bajo, las salidas

En esta tabla podemos observar que si se activa la entrada a0, y siendo

Decodificadores no excitadores: Son aquellos cuyas salidas solo pueden

1.4.1. IMPLEMENTACION DE FUNCIONES CON DECODIFICADORES

La funcin lgica que representa esta tabla es:

3) Para conseguir la suma de trminos de la funcin conectaremos todas las

4) En el caso de que una o varias de las combinaciones de la tabla de verdad que

1.5.1. REALIZACION DE FUNCIONES LOGICAS CON MULTIPLEXORES

Si aplicamos las variables de la funcin a las entradas de seleccin y conectamos

b) Empleo de multiplexores con un nmero de entradas de seleccin inferior en

Si queremos implementar la funcin anterior utilizando un multiplexor de tres

100 ............. bcd

110 .............. bcd

Si valiendo 0 la variable a se produce alguna de las siguientes combinaciones

101 ............ bcd

111 ............. bcd

* Tambin se deduce que la funcin no se activa en los siguientes casos:

010 .................... bcd

Si valiendo 1 la variable a se produce alguna de las siguientes combinaciones

101 .............. bcd

111 .............. bcd

Por tanto, la implementacin del circuito se consigue aplicando las variables b, c

1.7. CIRCUITO SEMISUMADOR

S = Resultado de la suma binaria

Tabla de verdad de un circuito semisumador

Las ecuaciones de salida del circuito son:

1.8. CIRCUITO SUMADOR TOTAL

Circuito sumador total

Las ecuaciones correspondientes a este circuito sumador son las siguientes:

C = abCa+ abCa + a bCa + abCa = ab + Ca (ab + a b) = a b + Ca (a / b)

1.9. CIRCUITOS RESTADORES

En la prctica, los circuitos restadores suelen realizarse con sumadores, haciendo

1.10 COMPARADORES BINARIOS

Dgitos del sistema

Cada dgito dentro de un nmero tiene un valor absoluto y un valor relativo. El

El valor relativo, es un valor variable que depende de la posicin del dgito

1.1. SISTEMA BINARIO

Como podemos ver, en este nmero, el dgito menos significativo (dgito ms a

Por lo tanto el nmero 1011012 = 4510

1.2. SISTEMA OCTAL

1.3. SISTEMA HEXADECIMAL

La siguiente tabla expresa una serie de nmeros decimales y su equivalente

Analicemos el siguiente ejemplo en el sistema hexadecimal 7E316 .