Electrónica de Potencia

S.E.P.
S.E.I.T.
D.G.I.T.
CENTRO NACIONAL DE INVESTIGACIN

Y DESARROLLO TECNOLGICO
cenidet
ANLISIS Y DESARROLLO DE UN INVERSOR
MULTINIVEL
PARA
EL
GRADO
DE:
OBTENER
MAESTRO
EN
P
EN
INGENIERA
E
CIENCIAS
ELECTRNICA
E
A:
ING. ERNESTO BRCENAS BRCENAS

DIRECTORES DE TESIS
DR. RODOLFO ECHAVARRA SOLS

M.C. SINUH RAMREZ GUERRERO
CUERNAVACA, MORELOS
DICIEMBRE 2002
Agradecimientos
A mis hermanos, mi mam y mi pap, por darme la motivacin que

siempre necesit ya que son los mejores modelos de trabajo que puedo seguir.
A mis asesores Dr. Rodolfo Echavarra Sols y M.C. Sinuh Ramrez Guerrero
por sus consejos y su apoyo.
A los revisores de tesis por sus comentarios y acertadas sugerencias: Dr.

Vctor Manuel Crdenas Galindo, Dr. Abraham Claudio Snchez y M.C. Jos
Antonio Hoyo Montao.
A mis compaeros de generacin: el chivo, la lacrota, el mosh, el tona,

josuelazo, el panzn, la yocuela y su otra parte; por todos los buenos ratos que
pasamos juntos.
A Nancy y Sinuh por tratar de hacerme ms sociable (es intil).
A todo el personal de Cenidet que ha hecho amena mi estancia en el

centro de investigacin.
A CONACyT y a la SEP, por proporcionar los medios econmicos para

realizar los estudios de Maestra.
NDICE
RESUMEN .................................................................................................. XIII

CAPTULO I
INTRODUCCIN
I.1 Calidad de la energa ................................................................ 1
I.2 Convertidores de potencia .........................................................
2
I.3 Inversores .............................................................................
2
I.3.1 Inversor medio puente ....................................................... 2
I.3.2 Inversor puente completo ................................................... 3
I.3.3 Aplicaciones ...................................................................
4
I.3.4 Dispositivos semiconductores de potencia ................................ 4
I.3.5 Tcnicas de modulacin ..................................................... 4
I.3.6 Prdidas por conmutacin en inversores convencionales ..............
8
I.4 Planteamiento del problema ....................................................... 9
I.5 Objetivo ...............................................................................
9
I.6 Aportaciones .......................................................................... 10
CAPTULO II
INVERSORES MULTINIVEL
II.1 Introduccin ..........................................................................
II.2 Estado del arte .......................................................................
II.2.1 Aplicacin en compensadores ..............................................
II.2.2 Aplicacin en convertidores ................................................
II.3 Inversor multinivel de diodos de enclavamiento (DCMLI) .....................
II.3.1 Estructura monofsica ......................................................
II.3.2 Estructura trifsica ..........................................................
II.3.3 Caractersticas principales .................................................
II.3.4 Anlisis de la topologa .....................................................
II.3.5 Recomendaciones de diseo ...............................................
II.3.6 Ventajas y desventajas de la topologa ..................................
II.4 Inversor multinivel de condensadores flotantes (FCMLI) ......................
IX
11
12
12
13
15
16
17
17
17
23
25
25
Anlisis y desarrollo de un inversor multinivel
II.5
II.6
II.7
II.8
II.9

Inversor multinivel de inversores en cascada(CMLI) ............................
Aplicaciones de los inversores multinivel ........................................
Comparacin ..........................................................................
Resultados de la comparacin .....................................................
Conclusiones ..........................................................................
25
26
27
27
31
31
31
31
34
35
35
39
40
40
41
41
42
CAPTULO III
TCNICAS DE MODULACIN
III.1 Introduccin ..........................................................................
III.2 Tcnica de frecuencia fundamental ..............................................
III.2.1 Optimizacin de los ngulos de disparo ..................................
III.2.2 Optimizacin de la altura de los escalones ..............................
III.3 Tcnica PWM vectorial ..............................................................
III.4 Tcnicas PWM multiportadoras ....................................................
III.4.1 Tcnica PSPWM multiportadora ...........................................
III.4.2 Tcnica CDPWM multiportadora ...........................................
III.5 Tcnica PWM programado ..........................................................
III.6 Conclusiones ..........................................................................
45
46
47
49
50
54
56
58
60
62
CAPTULO IV
DISEO DEL INVERSOR
IV.1 Sntesis de la etapa de potencia ...................................................
IV.1.1 Requerimientos del CMLI ...................................................
IV.1.2 Fuentes de alimentacin ...................................................
IV.1.3 Mdulos de inversores puente completo .................................
IV.1.4 Filtro de salida ...............................................................
IV.2 Tarjetas de tiempo muerto ........................................................
IV.2.1 Tiempo muerto ...............................................................
IV.3 Diseo de la etapa de potencia ....................................................
IV.4 Etapa de control .....................................................................
IV.4.1 Requerimientos ..............................................................
IV.4.2 Generacin de seales ......................................................
65
66
66
67
70
71
72
73
77
77
78
CAPTULO V
RESULTADOS DE SIMULACIN Y EXPERIMENTALES
V.1 Introduccin ..........................................................................
81
ndice
V.2 Resultados de simulacin ........................................................... 82

V.2.1 Simulacin con carga resistiva .............................................. 82
V.2.2 Simulacin con carga resistiva-inductiva .................................
84
V.2.3 Simulacin a frecuencias superiores a 3 kHz ............................. 85
V.2.4 Reproduccin de seales ....................................................
86
V.3 Resultados experimentales ......................................................... 89
V.3.1 Pruebas con carga resistiva .................................................
89
V.3.2 Pruebas con carga resistiva-inductiva ..................................... 94
V.3.3 Pruebas con carga inductiva ................................................ 96
V.3.4 Pruebas a frecuencias superiores a 3 kHz ................................
98
V.3.5 Inyeccin de armnicos ...................................................... 99
V.4 Conclusiones ........................................................................ 103
CAPTULO VI
CONCLUSIONES
VI.1 Conclusiones del trabajo desarrollado ...........................................
VI.2 Trabajos futuros ...................................................................
VI.3 Publicaciones generadas .......................................................
105
106
107
APNDICE 1
BIBLIOGRAFA ...................................................................................
109
APNDICE 2
LISTA DE SMBOLOS ............................................................................
113
APNDICE 3
DIAGRAMAS DE CIRCUITOS .................................................................... 115
APNDICE 4
CIRCUITOS DE SIMULACIN ...................................................................
117
APNDICE 5
PROGRAMAS .....................................................................................
119
XI
XII
RESUMEN
El empleo de convertidores electrnicos de potencia CD/CA en el rea de calidad de la

energa es de gran importancia, ya que por medio de ellos se realiza la funcin de corregir los
defectos existentes en la lnea de distribucin. Sin embargo, los convertidores convencionales
presentan la limitante para este tipo de aplicaciones de un alto contenido armnico en la
tensin de salida, siendo necesario estudiar alternativas de convertidores para la aplicacin en
el rea de calidad de la energa.
Una alternativa para los convertidores CD/CA convencionales se encuentra en las
topologas multinivel. Su principal caracterstica es la de sintetizar la tensin de salida en
escalones de tensin de manera que los dispositivos semiconductores solo manejan el valor de
tensin de un escaln. Asimismo, el bajo contenido armnico que presentan en la salida y las
mnimas perdidas por conmutacin que se pueden conseguir hace de las topologas multinivel
una excelente opcin en la conversin CD/CA.
En el captulo I se presenta una revisin de las caractersticas de los inversores
convencionales, una evaluacin del estado del arte de los inversores multinivel y sus reas de
aplicacin.
En el captulo II se analizan las tres topologas multinivel existentes, realizando una
comparacin entre ellas para determinar la que presenta mas ventajas para su aplicacin en
el rea de calidad de la energa al utilizarse como filtro activo.
En el captulo III se realiza una evaluacin de las tcnicas de modulacin aplicables a
inversores multinivel, el objetivo es determinar la tcnica de modulacin que mas ventajas
presenta en la implementacin de un filtro activo con el inversor multinivel seleccionado.
En el captulo IV se presenta el diseo del inversor multinivel implementado. El
captulo V presenta los resultados obtenidos en las pruebas realizadas al prototipo construido.
En el captulo VI se muestran las conclusiones del tema de investigacin y las
sugerencias para trabajos futuros utilizando inversores multinivel.
XIII
XIV
CAPTULO I
INTRODUCCIN
El presente captulo muestra una breve introduccin al tema de calidad de la energa;

se realiza una revisin de los diferentes tipos de convertidores de potencia, enfocndose en
los convertidores de corriente directa a corriente alterna (convertidor CD/CA), analizando sus
principales caractersticas.
I.1 Calidad de la energa

La energa elctrica es de vital importancia debido a que en el mundo existen cada
vez ms equipos y sistemas que dependen de la electricidad como fuente de energa [1]. Por
otro lado, existen equipos que requieren de una buena calidad y seguridad en el suministro
elctrico.
Actualmente, dentro de las necesidades de la industria se encuentra el contar con
sistemas que alimenten cargas cada vez ms complejas o crticas y que permitan un manejo
adecuado de la energa elctrica, as como un mejor aprovechamiento de la misma.
Las cargas presentes en la industria son de naturaleza muy variada, desde motores
elctricos, hasta computadoras. Debido a lo anterior, y por lo importante que resulta para la
industria actual el manejo adecuado de la energa elctrica, es necesario estudiar o buscar la
mejor manera de entregar de forma confiable y eficiente esta energa a las diferentes cargas,
mejorar su distribucin y su consumo.
Debido a que un equipo conectado a la red elctrica queda interconectado con otros
sistemas, cualquier disturbio presente en la misma afecta de manera directa o indirecta a las
dems cargas conectadas. Debido a esto, la eficiencia en el manejo y consumo de la energa
elctrica forma actualmente una gran rea de estudio debido al peso econmico que
representa en varios campos y en los distintos tipos de consumidores, desde grandes industrias
hasta pequeos usuarios.
La conversin de energa es necesaria debido a la gran diversidad de cargas existentes.
Esta conversin se realiza a travs de convertidores de potencia, los cuales se encargan de
entregar de manera apropiada la energa elctrica a la carga, ya sea en CD o en CA. Los
convertidores de potencia permiten regular la energa entregada a la carga haciendo ms
eficiente su consumo, lo anterior permite que sean ampliamente utilizados en la industria o
en equipo crtico.
I.2 Convertidores de potencia

Los principales tipos de convertidores de potencia son los siguientes[2]:
Convertidor Corriente Alterna / Corriente Directa (CA/CD)
Este tipo de convertidor es comnmente llamado rectificador.
Su implementacin ms simple se efecta con diodos y un filtro para obtener el nivel
de CD. Versiones ms elaboradas incluyen interruptores controlados.
Convertidor Corriente Directa / Corriente Directa (CD/CD)
Este tipo de convertidor es bastante utilizado para elevar o disminuir la tensin de CD
de salida respecto a la de entrada y obtener un nivel de CD regulada.
Convertidor Corriente Alterna / Corriente Alterna (CA/CA)
Este tipo de convertidor se encarga de proporcionar una tensin de salida en CA
controlada a partir de una entrada de CA sin regular.
Convertidor Corriente Directa / Corriente Alterna (CD/CA)
Son llamados inversores y se encargan de producir una tensin alterna controlada en su
salida a partir de una tensin de CD.
La importancia de los convertidores radica en que son ampliamente utilizados en gran
variedad de equipos elctricos proporcionando principalmente un control sobre las variables
de salida, tales como la corriente, tensin, o frecuencia.
I.3 Inversores
Los inversores son utilizados en control de motores, sistemas de alimentacin
Ininterrumpibles (UPS, por sus siglas en ingls) y en general, en aquellas aplicaciones que
necesiten de una tensin de salida en CA controlada. Los inversores tambin pueden ser
utilizados para resolver problemas de distorsin en la red elctrica como: contaminacin
armnica, mala regulacin, bajo factor de potencia etc.
Cada tipo de inversor, en sus variantes de medio puente y puente completo, utiliza
dispositivos semiconductores de potencia para proporcionar la tensin deseada en la salida.
En los inversores ideales la salida debera ser una seal sin contenido armnico, sin embargo,
en la prctica el contenido armnico depende en gran medida del tipo de control empleado en
la generacin de las seales de conmutacin.
I.3.1 Inversor medio puente

Este tipo de inversor, el cual se muestra en la figura I.1, est formado por dos
interruptores S1 y S2; su salida se toma en el punto A y su referencia es el punto medio de las
fuentes de alimentacin. Cada condensador est cargado a una tensin
Vcd
.
2
Introduccin
S1
Vcd
2
V0
Vcd
2
S2
Figura I.1. Inversor monofsico medio puente.
La tensin de salida pico Vo que el inversor puede proporcionar a la salida est dada
por:
Vo =
donde:
Vcd=
Vcd
2
(I.1)
Tensin del bus de CD
La corriente de colector pico que deben manejar los dispositivos semiconductores es

igual a:
I cp =
Vcd
(I.2)
2 Z carga
donde:
Zcarga= Impedancia equivalente de la carga
La tensin colector emisor de los interruptores, VCE, se expresa como:
VCE = Vcd
(I.3)
I.3.2 Inversor puente completo

Este inversor tiene un mejor desempeo que el anterior. Proporciona una tensin
alterna a la carga y la alimentacin del inversor se realiza a travs de una sola fuente de CD.
La figura I.2 muestra la configuracin para este tipo de inversor en su versin monofsica y
trifsica.
S1
Vcd
A
S2
S3
B
S1
Vcd
S4
S2
a)
S3
B
S4
b)
Figura I.2. Inversores convencionales: a) Inversor monofsico, b) Inversor trifsico
S5
C
S6
por:
La tensin de salida pico Vo que el inversor puede proporcionar a la salida est dada
V0 = Vcd
(I.4)
La corriente de colector pico que deben manejar los dispositivos semiconductores es

igual a:
I cp =
Vcd
Z carga
(I.5)
La tensin colector emisor de los interruptores VCE, se expresa como:
VCE = Vcd
(I.6)
I.3.3 Aplicaciones
Las aplicaciones de los inversores son muy variadas, pero se pueden agrupar en las
siguientes reas:
Control de motores, donde la frecuencia y la tensin de salida deben ser variables.
Sistemas de alimentacin ininterrumpibles, donde la frecuencia y tensin de salida son
fijas.
Filtros activos, para reproducir distorsiones en la red elctrica y mejorar la forma de
onda de la tensin de lnea.
Su importancia deriva de la amplia utilizacin de este tipo de convertidores, sin
embargo, presentan ciertas limitantes debido principalmente a los dispositivos
semiconductores y a las tcnicas de modulacin empleadas en ellos.
I.3.4 Dispositivos semiconductores de potencia

Para los dos tipos de inversores revisados anteriormente, se observa que los esfuerzos
en corriente son los mismos. Sin embargo, los dispositivos tienen esfuerzos en tensin
diferentes y son mayores en el inversor de medio puente.
En ambos casos, para aplicaciones de alta tensin los interruptores deben manejar
altos dV/dt lo cual significa utilizar componentes robustos y por tanto costosos. Por otro
parte, los picos de tensin que se provocan al conmutar los dispositivos semiconductores
pueden llegar a un valor considerable siendo necesario sobredimensionar los componentes
para evitar su destruccin.
I.3.5 Tcnicas de modulacin

La tcnica ms utilizada para generar ondas senoidales a la salida de un inversor
medio puente o puente completo es la modulacin por ancho de pulso (PWM, por sus siglas en
ingls).
Introduccin
La figura I.3 muestra la modulacin de un solo ancho de pulso, esta tcnica es la

manera ms simple de generar una tensin de CA a partir de una tensin en CD, y se utilizara
como referencia para analizar el desempeo de las tcnicas PWM basadas en portadoras en un
sistema trifsico.
La principal caracterstica de la modulacin PWM basada en portadoras [3] consiste en
que el filtrado de la tensin de salida es ms sencillo, ya que las frecuencias de portadora son
generalmente elevadas, y por lo tanto el tamao del filtro a la salida del inversor es reducido.
Sin embargo, esta tcnica presenta algunas desventajas, entre las cuales se pueden mencionar
las siguientes:
Atenuacin de la componente fundamental de la onda PWM.
Incremento de las frecuencias de conmutacin, lo cual significa un esfuerzo mayor en
los dispositivos de potencia asociados, y por lo tanto, una degradacin de los mismos.
Generacin de componentes armnicos de alta frecuencia previamente no presentes.
Por lo tanto, resulta recomendable el estudio de otras alternativas para obtener
mejores resultados que los que se obtienen con las tcnicas PWM aplicadas a los inversores
convencionales.
Modulacin de un solo ancho de pulso
Esta tcnica proporciona a la salida un solo pulso de tensin cada medio ciclo. Por esta
razn, el contenido armnico es alto y se obtiene que su armnico dominante es el tercero.
Como ventaja se tiene que es fcil de implementar y adems que las prdidas por
conmutacin en los dispositivos semiconductores son bajas. Su forma de onda para la tensin
entre fases en un sistema trifsico se muestra en la figura I.3.
1
0.5
180
0
60
-0.5
240
300
t
120
-1
1.5
a)
1
0.5
0
1
11
13
17
19
b)
Figura I.3. Modulacin de un solo ancho de pulso: a) tensin de salida, b) contenido armnico.

1
270
180
360
90
-1
a)
0
1
19
23
41
43
b)
Figura I.4. Modulacin PWM senoidal: a) tensin de salida, b) contenido armnico.
Tcnica PWM senoidal

Esta tcnica se basa en la comparacin de niveles de tensin entre una portadora
(seal triangular o rampa) y una seal moduladora de referencia (seal senoidal); la tensin
de salida y el contenido armnico se muestra en la figura I.4.
Su principal ventaja consiste en que genera un espectro de CA sin armnicos de bajo
orden. La principal desventaja de esta tcnica en un sistema trifsico es que la mxima
ganancia posible en CA (GCA) es igual a 0.866 en la tensin entre fases. En muchas aplicaciones
la ganancia en CA se tiene que elevar mediante el uso de un transformador lo cual es un
inconveniente.
Sin embargo, el filtrado a la salida del inversor para obtener la seal fundamental es
ms eficiente, debido a que la frecuencia de conmutacin es alta, bsicamente la de la
portadora fc. Lo anterior reduce el tamao del filtro en la salida, pero debido a la frecuencia a
la que estn conmutando los dispositivos semiconductores aumentan las prdidas por
conmutacin.
Tcnica PWM senoidal modificada (MSPWM)
Esta tcnica proporciona un aumento en la ganancia de CA, comparada con la tcnica
PWM senoidal. Sin embargo, su implementacin es ms compleja. Tambin, genera un
aumento de alrededor del 21% en comparacin con la tcnica anterior en el tercer armnico
de CA de lnea a neutro en el caso de un inversor trifsico. La salida de tensin y de contenido
armnico se observa en la figura I.5.
1
270
90
360
180
-1
a)
17
23
b)
19
25
35
37
41
43
47
Figura I.5. Modulacin PWM senoidal modificada: a) tensin de salida, b) contenido armnico.
Introduccin
360
270
0
90
180
-1
a)
0
1
17
19
23
25
35
37
41
43
47
49
b)
Figura I.6. Modulacin PWM senoidal de inyeccin armnica: a) tensin de salida b) contenido
armnico.
Presenta las ventajas de la tcnica PWM senoidal respecto al tamao del filtro de
salida, pero las prdidas por conmutacin siguen siendo elevadas. Aun as, presenta un mejor
desempeo.
Tcnica PWM de inyeccin armnica
Esta tcnica se obtiene de la inyeccin del 1, 3 y 9 armnico, el trmino CA es igual
al obtenido de la tcnica anterior, mientras el espectro armnico es claramente mejor, de
acuerdo a la figura I.6. Su implementacin es bsicamente igual a las anteriores, sigue
conservando las ventajas de un filtro de salida pequeo y adems, se obtienen mejoras en el
contenido armnico presente en la salida.
Tcnica PWM programado
En esta tcnica de modulacin [4] se resuelve un sistema de ecuaciones no lineales
para obtener los ngulos de conmutacin; esto se basa en igualar las ecuaciones
correspondientes de los armnicos que se desean eliminar a cero, mientras que la ecuacin
que rige la tensin de la fundamental se iguala a un valor deseado.
El sistema de ecuaciones no lineales es el siguiente:
Cos1 Cos 2 + Cos 3 ............Cos N /4

Cos2 Cos2 + Cos2 ......Cos2
1
2
3
N
0
.
= .

.
.
CosN1 CosN 2 + CosN 3 .......CosN N 0
(I.7)
donde:
N=
Nmero del armnico ms alto a considerar en el sistema de ecuaciones.
Para esta tcnica se tiene que la frecuencia a la que se presenta el primer armnico
ms significativo est dada por la ecuacin I.8. El sistema de ecuaciones (I.7) y la ecuacin
(I.8) se aplican para la tensin de salida monofsica o trifsica
f ms = f o (2n pc + 1)
(I.8)
donde npc es el nmero de pulsos por cuarto de ciclo y fo la frecuencia fundamental.

Los ngulos que se obtienen al solucionar el sistema de ecuaciones corresponden al
primer cuarto de ciclo, los restantes se obtienen por simetra de cuarto de onda. Esta tcnica
presenta la posibilidad de realizar la eliminacin selectiva de armnicos, adems, las prdidas
por conmutacin disminuyen en el inversor debido a que el nmero de conmutaciones que
realizan los dispositivos semiconductores est claramente establecido y no depende de la
comparacin de una seal portadora y una moduladora como en las tcnicas anteriores.
En la tabla I.1 se muestran las principales aplicaciones para cada tcnica presentada.
Tabla I.I Aplicaciones de las tcnicas PWM.
Aplicacin
Accionador de motor CA alimentado en
tensin (VSI por sus siglas en ingls).
Tcnica
Baja velocidad: Tcnica de inyeccin
armnica
Alta velocidad: Tcnica de eliminacin
armnica programada (PHETs por sus siglas
en ingls)
Alto desempeo: Tcnica PWM senoidal
modificada
Tpico: PHETs
Tcnica de inyeccin de armnicos
Accionador de motor CA alimentado en

corriente (CSI por sus siglas en ingls).
Rectificadores PWM para inversores CSI y
accionadores de motores CD
Sistemas de alimentacin ininterrumpibles
con bus de CD sin regular
UPS (con bus de CD regulado)
Tcnica de inyeccin de armnicos

PHETs
I.3.6 Prdidas por conmutacin en inversores convencionales

Dentro de los inversores convencionales (medio puente y puente completo) un punto
crtico de diseo corresponde a la seleccin apropiada de los dispositivos semiconductores,
debido a que son la limitante principal de la potencia a manejar por el inversor.
Para un inversor puente completo utilizando transistores bipolares de compuerta
aislada (IGBTs), se consideran las prdidas en los interruptores principales y en los diodos [5].
Las prdidas totales en los IGBTs son iguales a la suma de las prdidas por conduccin (Pss)
ms las prdidas de conmutacin (Psw), y por lo tanto se tiene lo siguiente:
PT = PSS + PSW
donde:
(I.9)
PSS = I CP VCEsat (DCos )
(I.10)
PSW = (E SW(on) + E SW(off) )f SW
(I.11)
Definiendo los siguientes valores:
Introduccin
ICP
VCEsat
D
ESW(on)
=
=
=
=
=
ESW(off) =
FSW
valor pico de la corriente senoidal de salida

tensin de saturacin del IGBT
ciclo de trabajo
ngulo de desfasamiento entre la tensin y la corriente de salida
energa de conmutacin en el encendido del IGBT, en cada pulso a la corriente
pico ICP
energa de conmutacin al apagado en el IGBT, en cada pulso a la corriente pico
ICP
frecuencia de conmutacin PWM para cada componente de potencia
Con las tcnicas de modulacin mencionadas se tienen prdidas por conmutacin

diferentes dependiendo de la tcnica y a pesar de las diferencias entre las tcnicas PWM slo
la tcnica PWM de un solo ancho de pulso es la que presenta las prdidas por conmutacin
ms bajas pero el desempeo armnico ms pobre. Como caracterstica de las tcnicas PWM,
se observa que la frecuencia de conmutacin de los dispositivos tiene una gran influencia en
las prdidas por conmutacin, esto es, al aumentar la frecuencia de conmutacin, las prdidas
tambin lo hacen. Otro punto es el factor Cos , ya que representa el factor de potencia, si la
carga es puramente resistiva se tiene que Cos = 1 y los diodos no trabajan; pero si se tiene
cargas puramente capacitivas o inductivas los IGBTs no trabajan pero los diodos s. De lo
anterior se concluye que tanto la carga conectada al inversor como la frecuencia de
conmutacin influyen en gran medida en las prdidas totales que se tienen.
I.4 Planteamiento del problema

En los inversores convencionales se tiene que sus interruptores soportan toda la tensin
del bus de cd, para aplicaciones de potencia esto puede ser un problema ya que se tienen que
utilizar componentes ms robustos, asimismo, son considerables las prdidas por conmutacin
al operar con tcnicas PWM convencionales.
Por otro parte, la implementacin de tcnicas PWM se realiza para utilizar un filtro
mas pequeo y principalmente para reducir el contenido armnico en la tensin de salida. Sin
embargo, lo anterior provoca que aumenten las prdidas por conmutacin en los dispositivos.
As, los principales problemas que se identifican en inversores convencionales son los
siguientes:
Altas prdidas por conmutacin
Altos dV/dt en dispositivos y cargas
Dispositivos semiconductores robustos
Debido a que el presente trabajo est enfocado al rea de filtros activos en donde se
reproducen perturbaciones presentes en la red elctrica, se abordan los problemas anteriores
y al mismo tiempo verifica la viabilidad en la aplicacin de un inversor multinivel en un filtro
activo.
I.5 Objetivo
El objetivo principal consiste en analizar e implementar un inversor multinivel, el cual
tiene como caracterstica sintetizar su salida en escalones de tensin. Su estudio y su posible
aplicacin estar enfocado principalmente al rea de filtros activos.
I.6 Aportaciones
Las principales aportaciones que se obtuvieron con este trabajo de tesis son:
Abordar el tema de inversores multinivel para asimilacin de esta tecnologa, sobre
todo porque en el rea de calidad de la energa se tienen aplicaciones en las cuales se
ve atractivo su uso.
Aprovechar las ventajas de estos inversores para su posible aplicacin en filtros activos
de potencia.
Tener alternativas a mtodos de inversin convencionales. Lo anterior debido a que las
aplicaciones de los inversores multinivel son variadas.
Como alcance se contempla la construccin de un inversor multinivel, implementacin de
una tcnica de modulacin PWM y su posible aplicacin en un filtro activo. Dentro de lo
anterior se estudiar el funcionamiento de las tres topologas multinivel existentes, revisando
los esfuerzos en tensin de los dispositivos, formas de onda que pueden presentar en su salida
y aplicaciones que puedan tenerse utilizando determinada topologa, el objetivo es realizar
una comparacin entre las topologas multinivel y encontrar la que sea ms conveniente para
su aplicacin en filtros activos.
Las principales ventajas al utilizar un inversor multinivel como filtro activo sobre los
inversores convencionales son:
Los dV/dt presentes en los dispositivos de potencia y en la carga son menores.
La tensin de salida es ms aproximada a la referencia ya que se sintetiza en escalones
de tensin.
El tamao del filtro de salida es menor.
10
CAPTULO II
INVERSORES MULTINIVEL
En este captulo se presentan las topologas de inversores multinivel. Se estudian las
diferentes topologas obtenindose sus principales caractersticas y aplicaciones. Lo anterior
teniendo en cuenta su aplicacin en el rea de filtros activos. Asimismo, se analizan las
caractersticas elctricas presentes en los dispositivos semiconductores, condensadores y
dems elementos de los inversores multinivel con el fin de determinar los dispositivos a
utilizar en la implementacin de un inversor.
II.1 Introduccin
Los inversores multinivel alimentados en tensin han surgido como una nueva opcin de
convertidor para aplicaciones de alta potencia. El inversor multinivel bsicamente sintetiza
una onda de tensin en varias tensiones de cd escalonadas. Existen diferentes topologas de
inversores multinivel, sin embargo, se pueden clasificar en tres estructuras bsicas [6] y [7]:
inversor multinivel de diodos de enclavamiento (DCMLI, por sus siglas en ingls)
inversor multinivel de condensadores flotantes (FCMLI, por sus siglas en ingls)
inversor multinivel de inversores en cascada (CMLI, por sus siglas en ingls)
De igual manera, entre las tcnicas de modulacin que se aplican en los inversores
multinivel existen variantes, pero pueden ser clasificadas en las siguientes categoras, las
cuales se analizan en el capitulo III:
tcnica de escalera o frecuencia fundamental
tcnica PWM vectorial
tcnica PWM senoidal
tcnica PWM programado
Cabe mencionar que todas las topologas de inversores multinivel producen una forma
de onda de salida similar, la cual est formada por escalones de tensin, proporcionando as
una tensin de gran calidad y lo ms parecido posible a la forma de onda que se pretende
reproducir. La figura II.1 presenta una forma de onda de salida tpica de un inversor
multinivel, en donde se puede observar que est formada por escalones de tensin.
11
Niveles de CD
Tensin de salida del

inversor multinivel
Nivel 7
V4
V3
Nivel 6
Nivel 5
V2
V1
Nivel 4
Nivel 3
-V2
-V3
Nivel 2
Nivel 1
-V4
Figura II.1. Tensin de salida de un inversor multinivel.
Dependiendo del nmero de niveles que proporcione el inversor el contenido armnico

presente en la tensin de salida disminuye.
II.2 Estado del arte

Los inversores multinivel son una alternativa para solucionar los problemas que
presentan los inversores convencionales, sus caractersticas principales son el tener bajas
prdidas por conmutacin al operar a bajas frecuencias de conmutacin, la distribucin de
tensiones en los dispositivos y un filtrado ms sencillo ya que la salida est formada por niveles
de tensin.
Entre las ventajas de los inversores multinivel se incluye una cada de tensin de los
dispositivos menor que la presente en el bus de cd ya que se puede controlar segn el nmero
de niveles del inversor multinivel, adems, se puede trabajar a frecuencias de conmutacin
bajas. Con lo anterior se tienen menores prdidas por conmutacin en los dispositivos
semiconductores, tambin, debido a que su salida est formada por niveles de tensin, el
contenido armnico que resulta es bajo en comparacin con los inversores convencionales que
utilizan tcnicas PWM.
Dentro del rea de investigacin de inversores multinivel existe una gran cantidad de
artculos publicados por diferentes autores, y la aplicacin de los inversores multinivel est
dirigida principalmente a la compensacin de energa reactiva en sistemas de distribucin de
energa elctrica. Estn tambin las investigaciones que se hacen sobre balanceo de la tensin
en los condensadores en las topologas de diodos de enclavamiento y en la de condensadores
flotantes, ya que es uno de los principales problemas que presentan.
En [6] se presenta el anlisis de los tres inversores multinivel, incluyendo sus ventajas y
desventajas y se analizan su estructura y funcionamiento. Se presenta un panorama general de
su aplicacin ptima y de las caractersticas ms relevantes en un inversor en particular. Dado
que cada uno se desempea mejor en determinada aplicacin es interesante contar con una
gua que permita su correcta seleccin para la aplicacin que se necesita.
II.2.1 Aplicacin en compensadores

Se tienen investigaciones en el rea de calidad de la energa, [7],[8], usndose como
compensadores, la figura I.2 muestra un filtro activo de tensin utilizando un inversor
multinivel.
12
Inversores multinivel
Zs
Is
Vsh
IL
Inversor
multinivel
S1
S2
S1'
S2'
C1
Vs
S3
S4
S3'
S4'
Carga
no
lineal
C2
Donde:
Vs
Zs
Is, IL
Vsh
Figura II.2. Filtro activo de tensin utilizando un inversor multinivel.
es la tensin de lnea
es la impedancia que presenta la red
la corriente que demanda la carga no lineal
es la tensin de salida del inversor multinivel
sta es una de las aplicaciones ms comunes de los inversores multinivel, pudindose

utilizar cualquiera de los tres tipos. El funcionamiento se basa en reproducir perturbaciones
elctricas que contaminan la red, y por medio del filtro activo se inyectan en la red elctrica
con signo opuesto, eliminando distorsiones de tensin y entregando a la carga una seal lo ms
senoidal posible.
En [7] se presenta una evaluacin de los inversores multinivel, obtenindose las
principales ventajas y desventajas de cada uno excepto para el inversor multinivel de
inversores en cascada (CMLI, por sus siglas en ingls). Se estudian tambin los efectos de las
estrategias de modulacin sobre la tensin y corriente de salida, por otra parte, se desarrollan
las ecuaciones para calcular la capacidad y los volts-amperes (VA) necesarios para los
condensadores.
Asimismo, en [9] se presentan aplicaciones sin utilizar transformadores de aislamiento
en donde se examina la aplicacin de un inversor multinivel de alta tensin en un
compensador esttico sncrono en un sistema de 13.8 kV, tambin se presenta un mtodo para
mantener la tensin en el bus de CD balanceada y se realizan los clculos de potencia a
manejar por los interruptores principales, diodos de enclavamiento y condensadores.
II.2.2 Aplicacin en convertidores

Otra aplicacin de los inversores multinivel corresponde a troceadores de alta tensin y
a inversores alimentados en tensin en [10], tal como se ve en la figura I.3, en donde se aplica
la tcnica multinivel a un convertidor reductor.
13
S1
S2
S3
L
+
Vcd
C1
C2
C0
RL
Figura II.3. Troceadores multinivel de alta tensin.
S1
S2
VCD
A
S3
S4
Figura II.4. Conexin en serie de dispositivos.
Asimismo se realiza una comparacin al utilizar la conexin en serie de

semiconductores en inversores y se presentan como alternativas las topologas multinivel de
diodos de enclavamiento y la de condensadores flotantes. La figura II.4 muestra una conexin
en serie de semiconductores la cual trata de resolver el problema de tensin en los
dispositivos.
Los resultados obtenidos de la comparacin son:
Conexin en serie de semiconductores
Tensin compartida.- Es difcil conseguir, se debe conmutar exactamente en
sincronismo.
Control.- Se requiere usar circuitos para compensar retardos en dispositivos.
dv/dt.- El dv/dt total es la suma de los dv/dt individuales, induce ruido que puede ser
peligroso para circuitos de bajo nivel de tensin.
Niveles de tensin.- Los interruptores en serie deben comportarse como un interruptor
simple.
Espectro armnico.- La amplitud del armnico a la frecuencia de conmutacin es alta.
14
Inversores convencionales de 3 niveles (Diodos de enclavamiento)

Circuito.- Usa fuentes intermedias de tensin y diodos extras.
Divisin de tensin.- Utiliza semiconductores conectados en serie.
dv/dt.- Es bajo, pero si las conmutaciones de los interruptores ocurren al mismo
tiempo, el dv/dt puede ser alto.
Niveles de tensin.- La principal ventaja de este circuito es que los diodos de
enclavamiento permiten el uso de semiconductores de baja tensin.
Topologa.- El ms bsico de los inversores tiene dos fuentes de tensin obtenidas
usando dos condensadores cargados a Vcd/2. Si la corriente es unidireccional no es
posible la operacin troceadora, ya que se desbalancean los condensadores.
Espectro armnico.- Permite una reduccin en la amplitud del armnico a la frecuencia
de conmutacin.
Extensin a N interruptores.- El circuito se puede generalizar a un gran nmero de
interruptores.
Celda de conmutacin multinivel verstil (Condensadores flotantes)
Divisin de tensin.- La tensin a travs de los interruptores es impuesta por fuentes de
tensin Vcd y Vcd/2. La tensin a travs de cualquier interruptor en bloqueo es Vcd/2.
dv/dt.- Los interruptores pueden controlarse en tiempos diferentes, lo cual permite
limitar el dv/dt.
Niveles de tensin.- Los niveles de tensin entregados para esta celda de conmutacin
pueden ser 0, Vcd o Vcd/2.
En general los inversores multinivel tienen aplicaciones en compensacin de potencia y
sus caractersticas ms notables son el bajo contenido armnico que se puede obtener, la baja
tensin que soportan los dispositivos de potencia y la posibilidad de operar a baja frecuencia
de conmutacin.
Se tienen registradas patentes por diferentes autores referentes a inversores multinivel
y se encuentran en las siguientes reas: control de motores, troceadores de CD y en el rea
de calidad de la energa se utilizan en filtros activos, acondicionadores, sistemas de
transmisin flexible de CA (FACTS, por sus siglas en ingls) tambin se incluyen variantes de
las topologas multinivel y de sus tcnicas de modulacin. Toda la informacin sobre patentes
se puede encontrar en [11].
II.3 Inversor multinivel de diodos de enclavamiento (DCMLI)

La funcin principal de un inversor multinivel de diodos de enclavamiento es sintetizar
una onda sinusoidal a partir de varios niveles de tensin, normalmente obtenida de
condensadores que funcionan como fuentes de cd. Los condensadores utilizados se conectan
en serie para dividir la tensin y de esta manera, los dispositivos de potencia operan con una
tensin menor entre terminales.
15
II.3.1 Estructura monofsica

La figura II.5 muestra la topologa de diodos de enclavamiento, es un inversor de 3
niveles monofsico y es la primera topologa multinivel prctica que se utiliz y que an es
estudiada. Esta estructura fue presentada por Nabae en 1980 [12].
La salida de tensin se obtiene conectando la carga entre los puntos A y B formando un
puente completo. Esta estructura puede extenderse a cualquier nmero de niveles; sin
embargo, presenta como desventaja desbalances de tensin en el bus de cd.
S1
S4
S2
S5
V3
C2
V2
S1'
S4'
S2'
S5'
Vcd
C1
V1
0
Figura II.5. Inversor multinivel de 3 niveles monofsico.
V4
S1
S4
S7
S2
S5
S8
S3
S6
S9
C3
V3
S1'
S4'
S7'
S2'
S5'
S8'
C2
V2
C1
S3'
S6'
S9'
0
Figura II.6. Inversor multinivel de 4 niveles trifsico.
16
V1
Vcd
II.3.2 Estructura trifsica

La figura II.6 muestra la versin trifsica para un inversor multinivel de diodos de
enclavamiento de 4 niveles. El nmero de niveles se define como el nmero de escalones de
tensin que se obtiene entre una salida monofsica, A, B o C y el nivel de tierra.
Este inversor puede conectarse en delta o estrella segn lo requiera la aplicacin, para
la conexin en estrella el punto neutro debe colocarse en el punto medio del bus de cd. De
manera similar al inversor monofsico mostrado en la figura II.5, este inversor trifsico puede
generalizarse a cualquier nmero de niveles.
II.3.3 Caractersticas principales

Las caractersticas ms significativas y que describen a la estructura son las siguientes:
a)
El esfuerzo en tensin de los dispositivos se balancea con el nmero de niveles, ya que

la tensin que debe manejar cada dispositivo es menor.
b)
Debido a su principio de operacin los diodos de enclavamiento de sta pueden llegar a

manejar la tensin de ms de un nivel, aunque los interruptores principales slo
manejen la tensin de un solo nivel. Lo anterior provoca que se tenga que utilizar la
conexin en serie de diodos para repartir las tensiones.
c)
Esta topologa utiliza, en su versin trifsica, un mismo banco de condensadores para

alimentar a las tres fases, lo cual hace que los condensadores deban ser de gran
capacidad.
d)
Los diodos de enclavamiento permiten fijar los niveles de tensin en la salida.
II.3.4 Anlisis de la topologa

Dentro del anlisis de la topologa se debe incluir alguna secuencia de conmutacin tal
que permita obtener a la salida las tensiones que se necesiten o que se desee estudiar. Debido
a lo anterior y de acuerdo a lo mostrado en la figura II.7 en la tabla II.1 se muestra los
distintos estados de conmutacin que permiten obtener los valores de tensin que proporciona
el inversor multinivel de diodos de enclavamiento en una rama de 4 niveles. Cabe aclarar que
para la versin trifsica, los valores de la tabla son los mismos, pero desfasados 120 para
cada fase. El punto de referencia en las tensiones se toma como la parte negativa de la
tensin de alimentacin de la rama, en este caso cero o tierra.
Tabla II.1. Niveles de tensin en la salida para un inversor de 4 niveles y sus estados de conmutacin.
Tensin de
salida Vout
Vcd
S1+
1
S2+
1
Estado de conmutacin
S3+
S11
0
S20
S30
Vcd
1
3
Vcd
17

+
S1+
D1
S 2+
D2
S 3+
D3
C3
3 Vcd
D7
D8
0+
D10
D9
C2
D11
3 Vcd
0-
D12
S 1-
D4
S 2-
D5
S 3-
D6
Vout
C1
1
3 Vcd
-
Figura II.7. Diagrama de una rama de DCMLI.
Con el fin de analizar el funcionamiento de esta topologa [13], se utilizar slo una
rama de un inversor de 4 niveles.
De la figura II.7 se puede ver que los niveles de tensin se obtienen por medio de la
conexin en serie de los condensadores, los diodos de enclavamiento y las conmutaciones
apropiadas de los interruptores.
Flujo de corriente en interruptores principales y diodos en antiparalelo

La figura II.8 muestra el sentido de la corriente cuando se presenta en la salida la
tensin de alimentacin Vcd y cuando existe el negativo de la alimentacin. Por lo tanto, los
diodos en antiparalelo deben tener las mismas especificaciones de corriente y tensin que los
interruptores principales.
(+)Vcd
Vout
S1S1 +
D4
D1
io
io
S 2S 2+
D5
D2
S 3S 3+
D3
Vout
D6
(-)Vcd
a)
b)
Figura II.8. Conduccin de los diodos en antiparalelo: a) Vout = Vcd y corriente negativa, b) Vout = 0 y
corriente positiva.
18
Tensiones en diodos de enclavamiento

La figura II.9 muestra las tensiones en los diodos de enclavamiento para el diagrama de
la figura II.4, al proporcionar las tensiones de Vcd, 2/3 Vcd, 1/3 Vcd y 0.
La figura II.9-a muestra la conexin para los diodos de enclavamiento al proporcionar el
inversor una tensin de salida de Vcd. D9 y D8 estn bloqueando 2/3 de Vcd por eso es necesario
colocarlos en serie para dividir la tensin y que slo soporte cada uno 1/3 de Vcd, D7 maneja
1/3 de Vcd as como los dems.
Para obtener 2/3 Vcd los diodos estn conectados como muestra la figura II.9-b, los
diodos D7, D10 y D11 conducen y su tensin es cero. D8, D12 y D9 bloquean 1/3 de Vcd.
Para proporcionar 1/3 Vcd los diodos D9, D8 y D12 conducen y su tensin es cero, D1, D10,
D11 y D7 bloquean 1/3 de Vcd, tal como se muestra en la figura II.9-c.
Cuando se requiere el nivel de 0, los diodos D1, D2 y D3 bloquean Vcd y cada uno soporta
1/3 Vcd, D7 no se utiliza, D10 y D11 bloquean 2/3 Vcd; D12 maneja 1/3 de Vcd, y los diodos D8 y D9
tienen una tensin igual a cero entre terminales.
Vcd
Vcd
D7
D4
Vout
D1
D7
O+
O+
OD12
D10
D11
D9
D8
D10
D5
Vout
D8
D11
D9
O-
D5
D12
D6
Gnd
D6
Gnd
b)
a)
Vcd
Vcd
D7
O+
O-
D1
D10
D11
D2
D9
D8
Vout
O-
D10
D2
D9
D12
D11
D6
D1
D7
O+
D8
D12
D3
Gnd
Gnd
d)
c)
Figura II.9. Conexin de diodos de enclavamiento para: a) Vout = Vcd,

b) Vout = 2/3 Vcd, c) Vout = 1/3 Vcd, d) Vout = 0.
19
Vout
Desbalance de tensiones en el bus de cd

Una manera de obtener los niveles de tensin al utilizar el inversor multinivel de diodos
de enclavamiento es utilizar fuentes de cd, sin embargo, es una desventaja ya que aumenta
considerablemente el costo del inversor.
Una solucin consiste en emplear una sola fuente de cd y dividir la tensin por medio
de condensadores conectados en serie, pero entonces se tiene el problema de desbalance de
tensin en los condensadores del bus de cd y dado que los dispositivos semiconductores slo
manejan la tensin presente en un condensador del bus, un desbalance de tensin entre los
condensadores se torna crtico.
El balance de tensin entre los condensadores es muy importante, ya que el sistema de
control supone que las tensiones estn correctamente divididas en el bus, y aunque una
posible variacin de tensin en el valor de Vcd pueda ser compensada por el sistema de
control, una variacin de tensin en los puntos O- y O+, tal como se muestra en la figura II.7,
no podr ser corregida y sus efectos se reflejarn en la salida. Como resultado del desbalance
de tensin algunos dispositivos semiconductores estarn manejando ms tensin que otros.
El balance de tensin en el bus de cd es un rea de investigacin abierta para
inversores multinivel de diodos de enclavamiento de ms de 3 niveles, principalmente se
investigan tcnicas de control dedicadas a resolver este problema.
A continuacin se analiza el comportamiento de las tensiones y corrientes presentes en
los condensadores del bus de cd.
La tabla II.2 muestra las posibles conexiones de la salida con base en las conmutaciones
apropiadas de los dispositivos semiconductores de la figura II.7. En donde se observa que
cuando la tensin de salida son los puntos de Vcd (+), o Vcd (-) la corriente de salida ya sea que
se entregue a la carga o se regenere hacia el inversor, no afecta la tensin presente en los
condensadores del bus de cd.
Sin embargo, cuando la conexin de la tensin de salida se hace a los puntos O+ o O-, la
corriente presente en la carga es suministrada por los condensadores provocando que se
descarguen. Por lo tanto, si el inversor maneja solo energa activa los condensadores tendern
a descargarse provocando desbalances de tensin en el bus de cd.
Debido a este problema se recomienda utilizar al inversor de diodos de enclavamiento
cuando se maneja energa reactiva, ya que es posible cargar y descargar los condensadores
para mantener constante la tensin en el bus.
Tabla II.2. Efecto de Iout en las tensiones O+ y O-
Tensin de
salida Vout
Vcd
O+
O0
S1+
ON
OFF
OFF
OFF
S2+
ON
ON
OFF
OFF
Condiciones de conmutacin
S3+
S1S2S3ON
OFF
OFF
OFF
ON
ON
OFF
OFF
ON
ON
ON
OFF
OFF
ON
ON
ON
20
Iout
No afecta
Afecta
Afecta
No afecta
Dentro de la literatura especializada se han propuesto diferentes soluciones para este

problema, tales como:
a) uso de convertidores CD/CD [14]
b) tcnicas de modulacin vectorial [15]
c) rectificadores multinivel controlados [16]
De las soluciones anteriores, la primera no es prctica debido a que utiliza
convertidores reductor y elevador para mantener regulada la tensin en el punto neutro. La
tcnica de modulacin vectorial permite, por una parte, proporcionar la tensin de salida
requerida por la funcin propia del inversor y adems realizar el balanceo de la tensin de los
condensadores permitiendo as el uso de energa activa y reactiva por parte del inversor. Sin
embargo, para inversores de ms de 4 niveles, esto es, tres condensadores en serie en el bus
de cd, el balanceo de las tensiones se vuelve complicado y para niveles mayores este inversor
no resulta prctico debido a la gran labor de clculo que es necesario realizar.
La mejor alternativa para un inversor con un nmero de niveles mayor a 4, consiste en
la conexin de un sistema rectificador controlado, tal como se muestra en la figura II.10.
El funcionamiento es el siguiente:
Un rectificador multinivel se encarga de proporcionar los niveles de tensin en el bus
de cd permitiendo un balanceo natural de tensiones; cuando se utiliza modulacin PWM en los
dos convertidores se tiene que utilizar el mismo ndice de modulacin para los dos
convertidores, no es posible el balanceo de tensiones si se utilizan diferentes ndices de
modulacin debido a que la corriente promedio en los condensadores es diferente de cero
[16].
Es posible utilizar otras tcnicas de modulacin para disminuir las prdidas por
conmutacin en los dispositivos semiconductores ya que en aplicaciones de alta potencia estas
prdidas pueden ser considerables.
+
S1+
C3
S2+
O+
S3+
A
B
C
A'
B'
C'
C2
S3-
O-
S2C1
S1-
Figura II.10. Topologa de diodos de enclavamiento con rectificador controlado conectado

directamente.
21
El uso del rectificador multinivel tiene las siguientes ventajas:

a) Se obtiene el balance de la tensin en los condensadores
b) Proporciona capacidad de correccin del factor de potencia (PFC por sus siglas en
ingls).
c) Minimiza las prdidas por conmutacin y de esta manera aumenta la eficiencia del
convertidor.
d) Permite operar desde condiciones iniciales de cero tensin y cero corriente.
Una condicin para realizar el balance de tensin en los condensadores con cualquier
estrategia de modulacin se presenta en [17], esta condicin se obtiene analizando las
corrientes de la figura II.11 para un nmero finito o infinito de condensadores conectados en
serie, y es la siguiente:
Los valores promedio de Ij, con j = 0,1,......n deben asumir los siguientes valores:
Cero con referencia a cada Ik, K = 1,...n-1
La corriente promedio del bus de cd, Icd , debe ser igual a la corriente promedio en la
conexin superior del bus de cd, In
El negativo de la corriente promedio del bus de cd, Icd , debe ser igual a la corriente
promedio en la conexin inferior del bus de cd, I0
El primer punto es justificable dado que con el fin de balancear las tensiones de los
condensadores, debe garantizarse que estas tensiones permanecern dentro de ciertos limites,
esto es, la corriente promedio en cada condensador debe ser cero.
Para los otros dos puntos las corrientes promedio son:
I n = I cd
(II.1)
I n 1 = I cd I n = 0
(II.2)
I n 2 = I cd I n I n -1 = 0
(II.3)
.
.
I1 = I cd I n I n -1 ... I 2 = 0
Icd
In
Cn-1
In-1
Cn-2
In-2
Cn-3
Vcd
C2
I1
C1
I0
Figura II.11. Conexin en serie de un nmero finito o infinito de condensadores.
22
(II.4)
Finalmente aplicando LCK se tiene que:

n
k =0
Ij = 0
(II.5)
I 0 = I n = I cd
(II.6)
y aplicando (II.1) a (II.6) se llegan a las conclusiones para los dos ltimos puntos.
II.3.5 Recomendaciones de diseo

En la implementacin de este tipo de inversor multinivel se puede seguir el siguiente
proceso, ya que se necesita dimensionar los componentes segn la aplicacin y el nmero de
niveles del inversor.
Tensiones en diodos e IGBTs

Para las tensiones de los dispositivos semiconductores se debe tener un margen de
seguridad para prevenir daos al equipo debido a transitorios de tensin que pudieran
presentarse, en este caso se propone un valor de 80%.
Entonces, en los IGBTs la tensin colector emisor mxima estar dada por:
VCEMAX = 1.8 Vcd
(II.7)
En donde Vcd es la tensin de un nivel de cd.

Para los diodos de enclavamiento se propone el mismo valor de tensin que para los
IGBTs, sin embargo, como ya se revis anteriormente algunos diodos de enclavamiento
soportan la tensin de ms de un nivel, por tanto, se hace necesario la conexin en serie para
seguir manteniendo el margen de seguridad deseado.
Clculo de los condensadores

Para calcular el tamao de los condensadores se debe considerar un rizo de tensin
provocado por el desbalance de tensin en el bus de cd y tambin debe considerarse el factor
de potencia a manejar por el inversor multinivel.
Los condensadores del bus de cd en un inversor tienen bsicamente dos funciones:
Limitar los picos de tensin en los dispositivos.
Manejar los rizos de corriente fluyendo del lado de CD al de CA.
Debido al rizo de corriente de bajo orden (tercer armnico) en el punto neutro [18], se
puede variar el tamao de los condensadores. La figura II.12 muestra la regin sombreada en
funcin del ngulo del factor de potencia y del ndice de modulacin, en esta regin es donde
puede suprimirse el rizo de corriente y donde sigue funcionando el inversor adecuadamente.
23
Indice de modulacin m
0.9
0.8
0.7
0.6
0.5
-100
100
Angulo del factor de potencia (deg)
Figura II.12. Regin donde el rizo de baja frecuencia puede suprimirse.
Si se conoce el rizo de carga normalizada QNORM, la amplitud de la corriente de
fase Imax y el rizo de tensin en el punto neutro VCD_max, entonces la capacitancia para un rizo
de tensin propuesto en el punto neutro y para cualquier ngulo de factor de potencia e ndice
de modulacin m, puede calcularse de la siguiente manera:
C=
Q NORM I max
2 VCD_max
(II.8)
El rizo de carga normalizada depende del ndice de modulacin y del ngulo del factor
de potencia.
Otra aproximacin para obtener el tamao de los condensadores en la topologa de
diodos de enclavamiento de tres niveles se tiene en la ecuacin (II.9). Se necesita conocer un
rizo de carga, Qmax, y un rizo de tensin en el condensador para obtener el valor de
capacitancia requerida como sigue:
C=
Q max
Rizo_de_tensin
(II.9)
Sin embargo, los requerimientos de capacitancia pueden variar dependiendo de la

estrategia de modulacin empleada en la topologa multinivel.
24
II.3.6 Ventajas y desventajas de la topologa

Como una conclusin para esta topologa se presenta lo siguiente:
Ventajas:
Cuando el nmero de niveles es suficientemente grande, el contenido armnico ser lo
suficientemente bajo como para evitar el uso de filtros en la salida del inversor.
Es posible conseguir una eficiencia alta ya que todos los dispositivos pueden ser
conmutados a la frecuencia de la fundamental.
El flujo de potencia reactiva puede ser controlado. Esto es, utilizar la energa reactiva
para cargar y descargar los condensadores del bus de cd permitiendo controlar su
tensin.
El mtodo de control es simple para un sistema multinivel rectificador-inversor. El
objetivo es utilizar un convertidor CA/CD multinivel para proporcionar las tensiones en
los condensadores del bus de cd, sin embargo, el nmero de dispositivos
semiconductores se incrementan.
Desventajas:
Se requiere un nmero excesivo de diodos de enclavamiento cuando el nmero de
niveles es alto. Lo anterior se produce debido a que los diodos de enclavamiento
manejan tensiones iguales o mayores a un nivel, y cuando son mayores a un nivel se
tienen que conectar en serie para dividir la cada de tensin de manera equitativa.
Cuando el nmero de niveles es suficientemente alto, el nmero de diodos requeridos
har al sistema costoso, e imprctico para implementar.
Es difcil obtener el control del flujo de potencia real para inversores individuales.
Debido a que al manejar energa activa slo se obtiene energa de los condensadores,
estos tienden a descargarse, provocando un desbalance de tensin en el bus de cd.
II.4 Inversor multinivel de condensadores flotantes (FCMLI)

Este tipo de topologa se propuso en 1992 [10], y se considera la alternativa ms
cercana de la topologa de diodos de enclavamiento. Para este tipo de inversor multinivel, la
salida puede expresarse como las posibles combinaciones de conexin de los condensadores de
los que se compone, su estructura es parecida al DCMLI pero utiliza condensadores en lugar de
diodos para establecer los niveles de tensin.

La estructura para la versin monofsica es la que se muestra en la figura II.13, en
donde se observa que no necesita de diodos extra para proporcionar los niveles de tensin.
25
Sa1+
Sa2+
Vcd
1
2 Vcd
C2
C1
Sa2-
Sa1-
Figura II.13. Inversor multinivel de condensadores flotantes de 3 niveles.
Sa1+
Sb1+
Sc 1+
Sa2+
Sb2+
Sc2+
Sa3+
Vcd
2
3 Vcd
1
3 Vcd
C3
C2
C1
2
3 Vcd
1
3 Vcd
C5
C4
Sb3+
B
Sc3+
2
3 Vcd
1
3 Vcd
C7
C6
Sa3-
Sb3-
Sc3-
Sa2-
Sb2-
Sc2-
Sa1-
Sb1-
Sc1-
Figura II.14. Inversor multinivel de 4 niveles trifsico.

La figura II.14 muestra un inversor de 4 niveles trifsico. Por medio de las
conmutaciones adecuadas se proporciona a la salida la tensin presente en los condensadores,
y la carga es conectada en delta o estrella entre los puntos A, B y C.
La ventaja ms importante de esta topologa es que no necesita los diodos de
enclavamiento presentes en la anterior topologa. Esta topologa limita de manera natural los
dV/dt de los dispositivos e introduce ms estados de conmutacin que pueden ser usados para
mantener balanceada la carga de los condensadores. A diferencia de la topologa de diodos,
tiene condensadores individuales por fase, lo cual permite controlar cada fase por separado.
26
II.4.3 Caractersticas principales

Las caractersticas ms importantes para la topologa de condensadores flotantes son las
siguientes:
a)
Los condensadores ven un rizo de corriente a la frecuencia fundamental, o a una

mayor, dependiendo de la estrategia de modulacin.
b)
El arranque es ms complejo que la topologa DCMLI. Debido a su misma estructura,

esta topologa presenta el inconveniente de necesitar cargar previamente los
condensadores antes de empezar a operar como inversor, lo anterior implica una
posible secuencia de arranque [8] o utilizar algn sistema externo para monitorear la
carga de los condensadores y mantenerlos a la tensin deseada.
c)
El esfuerzo en tensin de los dispositivos se balancea con el nmero de niveles. Al

aumentar el nmero de niveles la tensin que debe manejar cada dispositivo es menor.
d)
Proporciona diferentes combinaciones de conmutacin en los dispositivos para una

misma tensin de salida, permitiendo tener flexibilidad para mantener la carga en los
condensadores.
II.4.4 Anlisis de la topologa

Para analizar el funcionamiento de esta topologa, slo se tomar una fase basndose
en la figura II.15.
La tabla II.3 proporciona los estados de conmutacin para los diferentes niveles de
tensin que proporciona el inversor multinivel y se observa la flexibilidad caracterstica de
este tipo de inversor multinivel en donde para una misma tensin en la salida, se obtienen
diferentes estados de conmutacin. La cantidad de estados de conmutacin redundantes
aumenta conforme aumenta el nmero de niveles del inversor multinivel.
Tabla II.3. Niveles de tensin de salida para FCMLI de 4 niveles y sus estados de conmutacin
Tensin de
salida Vout
Vcd
S1+
1
S2+
1
S3+
S11
0
S20
S30
Vcd
Vcd
1
3
Vcd
1
3
Vcd
2
2
27
Vcd
2
3 Vcd
1
3 Vcd
C3
C2
C1
S1+
D1
S2+
D2
S3+
D3
Vout
S3-
D4
S2-
D5
S1-
D6
Figura II.15. Diagrama de una rama de FCMLI.

D2
D1
+ C3
Vcd
S1+ + C2
D6
D3
S2+
2
3 Vcd
S1-
D5
S2-
+ C1
1
3 Vcd
S3+
D4
Vout
S3-
Figura II.16. Diagrama de una rama de FCMLI modificada.
La principal caracterstica de la topologa de condensadores es la variedad de estados

de conmutacin para una tensin de salida en especial. Esta capacidad de estados
redundantes, aumenta al incrementarse el nmero de niveles y permite una gran flexibilidad
tanto para manejar la tensin de salida como para mantener la carga en los condensadores.
Corriente en interruptores principales y condensadores flotantes

Reacomodando la figura II.15 se obtiene el esquema de la figura II.6, en donde se
observa lo que ocurre cuando conmutan los interruptores principales, la conmutacin
apropiada produce una conexin en serie de condensadores obtenindose la tensin requerida
de salida Vout.
La figura II.17 muestra el flujo de corriente en los semiconductores para diferentes
tensiones de salida y se puede explicar de la siguiente manera:
28
Vout = Vcd, Io >0
La figura II.17-a muestra el circuito equivalente durante esta operacin. La corriente

de salida io = i+o es positiva entregndose a la carga, conducen S1+, S2+ y S3+ entregando energa
C3.
Vout = Vcd, Io <0
La figura II.17-b muestra el circuito equivalente durante esta operacin. La corriente

de salida io = i-o es negativa regresando a la fuente, conducen D1, D2, D3 y circula por C3.
Posible conmutacin para Vout igual a 2/3Vcd
La figura II.17-c muestra el circuito equivalente durante esta operacin(Vout = Vcd-1/3

Vcd = 2/3 Vcd). Se tiene dos casos: la corriente de salida io = i+o es positiva conduciendo S1-, S2-,
D4 y circulando por C1 y C3, y la corriente de salida io = i+o es negativa conduciendo S3-, D1, D2 y
circulando por C1 y C3.
La figura II.17-d muestra el circuito equivalente durante esta operacin. Se tiene dos
casos: la corriente de salida io = i+o es positiva conduciendo S2-, S3-, D6 y circulando por C2 , y la
corriente de salida io = i+o es negativa conduciendo S1-, D2, D3 y circulando por C2.
La figura II.17-e muestra el circuito equivalente durante esta operacin(Vout = Vcd 2/3
Vcd = 1/3 Vcd). Se tiene dos casos: la corriente de salida io = i+o es positiva conduciendo S1-, D5,
D4 y circulando por C2 y C3, y la corriente de salida io = i+o es negativa conduciendo S2-, S3-, D1 y
circulando por C2 y C3.
La figura II.17-f muestra el circuito equivalente durante esta operacin. Se tiene dos
casos: la corriente de salida io = i+o es positiva conduciendo S3-, D5, D6 y circulando por C1 , y la
corriente de salida io = i+o es negativa conduciendo S1-, S2-, D3 y circulando por C1.
Vout = 0, Io >0
La figura II.17-g muestra el circuito equivalente durante esta operacin. La corriente

de salida io = i+o es positiva entregndose a la carga, conducen D4, D5, D6.
Vout =0, Io <0
La figura II.17-h muestra el circuito equivalente durante esta operacin. La corriente

de salida io = i-o es negativa regresando a la fuente, conducen S1-, S2- y S3-.
29
D1
S1+
C3
Vcd
D2
D1
D3
i+o
S3+
S2+
+ C2
2
3 Vcd
+ C11
3 Vcd
S1+
+ C3
Vout
D2
D3
S2+
+ C2
2
3 Vcd
Vcd
D2
D2
S1+
S2+
+ C2
+ C3
3 Vcd
+ C3Vcd
Vout
D6
D4
S3-
Vout
S3+
C2
2
3 Vcd
i-o
+ C11
3 Vcd
Vout
i+o
S1-
i-o
d)
c)
D1
D3
S1+
+ C22
+ C3
i-o
D3
S2+
i+o
+ C1 1
2
3 Vcd
Vcd
S3+
b)
a)
D1
+ C1
1
3 Vcd
3 Vcd
3 Vcd D5
Vcd
i+o
+ C1 1
+ C3Vcd
Vout
D6
S3+
C2
2
3 Vcd D5
i-o
+ C11
3 Vcd
Vout
D4
S2+
S3-
i+o
S2-
S1-
i-o
f)
e)
+ C3Vcd
D6
S1-
C2
2
3 Vcd D5
S2-
i+o
C1
1
3Vcd D4
Vout
S3-
i-o
+ C3Vcd
D6
S1-
g)
C2
2
3 Vcd D5
S2-
C1
1
3Vcd D4
Vout
S3-
i-o
h)
Figura II.17. Tensiones de salida para el inversor FCMLI: a) Vout = Vcd, b) Vout = Vcd, c) Vout = 2/3Vcd, d)
Vout = 2/3Vcd, e) Vout = 1/3Vcd, f) Vout = 1/3Vcd, g) Vout = 0 y h) Vout = 0.
30

La tensin a manejar por los IGBTs es igual al caso de la topologa de diodos de
enclavamiento, por lo que se mantiene el mismo criterio. Para calcular el tamao de los
condensadores se puede seguir el mtodo utilizado en la topologa de diodos de enclavamiento
basndose en la carga y en un rizo de tensin deseado.
II.4.6 ventajas y desventajas de la topologa

A continuacin se muestran las principales ventajas y desventajas que presenta la
topologa de condensadores flotantes.
Ventajas:
Una gran cantidad de condensadores de almacenamiento proporcionan capacidad extra
de energa.
Proporciona combinaciones extra de conmutacin para balancear los niveles de
tensin. Esto tambin es utilizado para balancear las prdidas por conmutacin o por
conduccin de los dispositivos semiconductores.
Cuando el nmero de niveles es alto, el contenido armnico ser suficientemente bajo
como para utilizar un filtro de salida.
La eficiencia es alta debido a que es posible conseguir conmutaciones en los
dispositivos a la frecuencia fundamental.
Ambas potencias, real y reactiva, pueden ser controladas, haciendo al inversor un
posible candidato para transmisin en HVDC.
Desventajas:
Se necesita un nmero excesivo de condensadores cuando el nmero de niveles es alto,
son difciles de implementar y ms caros cuando requieren condensadores voluminosos.
El control del inversor es complicado, ya que se necesita controlar la tensin de los
condensadores y adems realizar la funcin de inversor como tal. Debido a lo anterior
la frecuencia de conmutacin y las prdidas por conmutacin sern altas.
II.5 Inversor multinivel de inversores en cascada (CMLI)

Esta topologa realiza la misma funcin que las anteriores, genera una tensin senoidal
a partir de distintas fuentes de CD y su estructura se basa en la conexin en cascada de
inversores puente completo [19]. Este tipo de configuracin es muy utilizada en aplicaciones
en fuentes de CA y variadores de velocidad.

La figura II.18. muestra la configuracin para un sistema monofsico de m niveles.
31

A
S1
S2
Vs
Vcds
S1'
S2'
S1
S2
Vs-1
Vcds-1
S1'
S2'
S1
S2
V2
Vcd2
S1'
S2'
S1
S2
V1
Vcd1
S1'
S2'
Figura II.18. Estructura monofsica para el inversor multinivel de inversores en cascada.
Este tipo de inversor puede evitar el uso de diodos de enclavamiento o condensadores

de balanceo de tensin. Tambin, se puede obtener una mnima distorsin armnica al
controlar los ngulos de disparo de los diferentes niveles de tensin.
La figura II.19 muestra las posibles opciones de implementacin dependiendo de la
aplicacin del inversor multinivel.
La figura II.19-a, corresponde a la aplicacin en accionadores para motores, con la
alimentacin de tensin suministrada por una fase y se tienen fuentes de cd implementadas
con rectificadores.
La figura II.19-b corresponde a una aplicacin en compensadores de potencia y en
donde slo son utilizados condensadores, los cuales se cargan y se descargan utilizando los
mismos inversores puente completo [20].
32
S1
S2
S1
S2
C3
C3
S1'
S2'
S1'
S2'
S3
S4
S3
S4
C2
Va
C2
S3'
S4'
S3'
S4'
S5
S6
S5
S6
C1
S5'
C1
S6'
S5'
S6'
a)
b)
Figura II.19. Estructura monofsica de inversores en cascada de 7 niveles: a) para accionadores

elctricos, b) para compensadores.
Las configuraciones de la figura II.19, muestran una fuente de cd por cada inversor del
mismo valor de tensin, sin embargo, es posible emplear distintos valores de tensin de
alimentacin en los inversores individuales.
Configuracin hbrida
La configuracin hbrida de los inversores en cascada se presenta en [21] y se refiere a
la utilizacin de tiristores en la construccin del inversor, figura II.20. Con el objetivo de
manejar tcnicas de modulacin PWM y al mismo tiempo grandes tensiones, los tiristores
conmutan a la frecuencia de la fundamental, esto es, una conmutacin por perodo.
Los IGBTs u otros dispositivos ms rpidos que los tiristores se encargan de conmutar a
la frecuencia de la portadora en la tcnica PWM, consiguiendo un buen desempeo armnico y
al mismo tiempo evitar grandes dV/dt en los dispositivos que conmutan a una frecuencia ms
elevada.
La figura II.20 muestra que el inversor compuesto por tiristores maneja el doble de
tensin o ms que el inversor inferior, el cual puede estar utilizando IGBTs, o transistores de
potencia.
33

A
S1
S2
2Vcd
Va3
S1'
S2'
S3
S4
Va2
Vcd
S3'
S4'
Figura II.20. Estructura monofsica hbrida de inversores en cascada
La razn de que se emplee esta estructura radica en utilizar en conjunto la gran

capacidad de bloqueo de los tiristores apagados por compuerta (GTOs, por sus siglas en
ingls), junto con la velocidad de los IGBTs.
Con esta estrategia de modulacin, el espectro armnico en salida depende de las
conmutaciones de los IGBTs, mientras que la capacidad de tensin est determinada por la
capacidad de los GTOs. Independientemente del tipo de estructura multinivel de inversores
en cascada utilizado, es posible su utilizacin en sistemas trifsicos.
Las tensiones de salida para el inversor de la figura II.20 se forman con la suma de las
tensiones que proporcionan los inversores de GTOs y de IGBTs. La tabla II.4 muestra los
valores de tensin para los dos tipos de inversores y la tensin de salida.
Tabla II.4. Niveles de tensin en la salida para inversor hbrido de 5 niveles.
Salida de tensin
3 Vcd y 2 Vcd
2 Vcd y Vcd
Vcd y 0
-Vcd y 0
-2 Vcd y -Vcd
-3 Vcd y -2Vcd
Inversor de GTOs
2 Vcd
2 Vcd
0
0
-2 Vcd
-2 Vcd
Inversor de IGBTs
0 Vcd
0 -Vcd
0 Vcd
0 -Vcd
0 Vcd
0 -Vcd

La figura II.21 muestra la conexin trifsica para un inversor en cascada de 5 niveles, el
esquema muestra las conexiones para las fases A, B y C, y la conexin del neutro.
34
A
B
S1
S2
Va2
C
S1
S2
Vcd Vb2
S1
Vcd
S2
Vc2
Vcd
S1'
S2'
S1'
S2'
S1'
S2'
S3
S4
S3
S4
S3
S4
Va1
Vcd Vb1
S3'
Vcd
S4'
S3'
Vc1
S4'
Vcd
S3'
S4'
Figura II.21. Inversor multinivel de inversores en cascada trifsico de 5 niveles.
II.5.3. Caractersticas principales

A continuacin se listan las principales caractersticas de la topologa de inversor
multinivel de inversores en cascada.
a)
La tensin de fase es la suma de las tensiones de salida de los inversores puente

completo individuales.
b)
Gran flexibilidad para poder incrementar el nmero de niveles, ya que slo se necesita
agregar inversores sin tener que redisear la etapa de potencia.
c)
Conforme aumenta el nmero de niveles, la tensin que soportan los dispositivos

semiconductores disminuye, debido a que cada inversor maneja solo la tensin
presente en su fuente de alimentacin.
d)
Es posible balancear las prdidas por conmutacin, ya que dependiendo del nmero de
niveles es posible que diferentes conexiones de inversores puente completo
proporcionen la misma tensin en la salida del inversor multinivel.
Siendo uno de los objetivos de la presente tesis la asimilacin de la tecnologa

multinivel se revisar el funcionamiento, realizndose un anlisis de la topologa, para asimilar
el funcionamiento y las caractersticas aprovechables de la misma y que sirvan para alcanzar
los objetivos planteados en el captulo anterior.
II.5.4. Anlisis de la topologa

En esta topologa el nmero de niveles, m, se define en funcin del nmero de fuentes
de cd, s, de la siguiente manera:
m = 2s+1
(II.10)
La tensin en la salida se obtiene por medio de la suma de las tensiones que cada
inversor individual proporciona, entonces la tensin de fase VAN se puede expresar como:
VAN = V1 + V2 + ....... + V(s1) + Vs

35
(II.11)
Por otro lado, las tensiones de cada inversor individual no tienen por que ser del mismo
valor, sin embargo en este trabajo s se consideran as. En el captulo III se analiza lo que
sucede con la tensin de salida si se utilizan valores de cd diferentes en los niveles de tensin.
Para convertidores CD-CA, el inversor en cascada necesita fuentes CD separadas. La
estructura de fuentes separadas es recomendable para varias fuentes de energa tales como:
generadores de energa fotovoltaica
bateras
biomasa
Sin embargo, tambin es utilizado en aplicaciones, en donde la fuente de energa se
obtiene a travs de la lnea de CA comercial.
El inversor de la figura II.21 presenta 5 niveles de tensin en cada salida, A, B, o C.
Cada inversor puente completo proporciona +Vcd, 0, y Vcd, y debido a la topologa estas
tensiones se suman proporcionando la tensin de salida sintetizada en escalones.
Para revisar lo que sucede con tensiones y corrientes, se revisar el funcionamiento de
un inversor de 7 niveles, esto es, tres inversores puente completo conectados en cascada.
Debido a que este inversor se puede analizar como inversores individuales, slo se analizar el
funcionamiento para una fase.
La secuencia de conmutacin necesaria para obtener los diferentes niveles de tensin
de la figura II.22 se muestran en la tabla II.5. En esta estructura multinivel existen estados de
conmutacin que proporcionan la misma tensin de salida, permitiendo equilibrar las prdidas
por conmutacin en los dispositivos semiconductores.
Tabla II.5. Niveles de tensin en la salida para inversor de 7 niveles y sus estados de conmutacin
Vout
S5+
S6+
S1S21
0
0
1
+3 Vcd
S1+
1
S2+
0
S3+
1
S4+
0
+2 Vcd
+ Vcd
0
- Vcd
1
0
1
0
1
0
1
0
1
0
-2 Vcd
-3 Vcd
S30
S41
S50
S61
1
1
0
1
0
1
0
1
0
1
0
1
0
0
Flujo de corriente en interruptores principales y diodos en antiparalelo

Las tensiones que manejan los interruptores es la de alimentacin de cada inversor
individual, y la corriente es la que demanda la carga, por lo tanto los interruptores y diodos en
antiparalelo se dimensionan para manejar la tensin de un solo inversor y la corriente de la
carga.
36
Para analizar la estructura slo se presenta un estado de conmutacin para cada

tensin posible en la salida, existen otras combinaciones de conmutaciones de los dispositivos
semiconductores que proporcionan la misma tensin en la salida del inversor multinivel pero el
comportamiento es el mismo.
La figura II.22 describe la operacin del inversor multinivel para obtener en la salida
una tensin de 3 Vcd.
Io >0
Cuando la corriente es positiva, circula por: S1, S2, S3, S4, S5, S6 y las fuentes de cd
entregan potencia.
Io <0
Cuando es negativa circular por los respectivos diodos en antiparalelo de los

interruptores anteriores, y la corriente regresa a las fuentes de cd.
S1
i0
S2
Vcd
i0
S1'
S2'
S3
S4
Vcd
S3'
S4'
S5
S6
Vcd
S5'
S6'
Figura II.22. Corrientes en inversor de 7 niveles. Vout = 3Vcd
37
S1
i0
S2
i0
S1
i0
Vcd
S2
Vcd
i0
S1'
S2'
S3
S4
Vcd
S3'
S4'
S5
S6
S2'
S3
S4
Vcd
Vcd
S5'
S1'
S3'
S4'
S5
S6
Vcd
S6'
S5'
S6'
N
N
b)
a)
Figura II.23. Corrientes en inversor de 7 niveles: a) Vout =2 Vcd y b) Vout = Vcd.
La figura II.23-a describe la operacin del inversor multinivel para obtener en la salida
una tensin de 2 Vcd.
Io >0
Cuando la corriente es positiva, circula por: diodo en antiparalelo de S1, los

interruptores S2, S3, S4, S5, S6 y las fuentes de cd entregan potencia.
Io <0

interruptores anteriores, a travs de S1, y la corriente regresa a las fuentes de cd.
La figura II.23-b describe la operacin del inversor multinivel para obtener en la salida
una tensin de Vcd.
38
Io >0
Cuando la corriente es positiva, circula por: diodos en antiparalelo de S3, S5, los
interruptores S2, S1, S4, S6 y las fuentes de cd entregan potencia.
Io <0

interruptores anteriores, a travs de S3, S5, y la corriente regresa a las fuentes de cd.
Existen diferentes estados de conmutacin para generar las tensiones de la figura II.22,
pudindose utilizar esta ventaja para distribuir las prdidas por conduccin y por conmutacin
en los inversores individuales de manera equitativa.
Si se define la tensin de salida de un inversor puente completo, n, como sigue:
Vn- = -Vcd
Vn0 = 0
Vn+ = Vcd
(II.12)
(II.13)
(II.14)
Entonces la tensin de salida para Vout = Vcd est determinada por la siguiente ecuacin:
Vout = Vcd = V1+ + V20 + V30
(II.15)
Slo un inversor proporciona el valor de Vcd y los otros dos proporcionan cero, sin
embargo, cualquiera de los tres inversores puede ser utilizado para proporcionar esta tensin.
La tensin de salida para Vout = 2Vcd est dada por:
Vout = 2Vcd = V10 +V2+ +V3+
(II.16)
Dos inversores pueden utilizarse para proporcionar la tensin requerida y las posibles
combinaciones son: V1 y V2, V2 y V3 o V1 y V3.
La tensin de salida para Vout = 3Vcd es igual a:
Vout = 3Vcd = V1++V2++V3+
(II.17)
La tensin de 3 Vcd slo se obtiene utilizando los tres inversores puente completo al
mismo tiempo.

Las consideraciones para disear un inversor multinivel de inversores en cascada se
pueden reducir al diseo de un inversor puente completo, por tanto, se menciona lo siguiente:
Tensiones en diodos e IGBTs
Para las tensiones de los dispositivos semiconductores se debe tener un margen de
seguridad para prevenir daos al equipo debido a transitorios de tensin que pudieran
presentarse, en este caso se propone un valor de 80%.
39
Entonces, un inversor puente completo con una fuente de alimentacin de valor Vcd,
utilizar IGBTs que manejan una tensin colector emisor mxima dada por:
VCEMAX = 1.8 Vcd
(II.18)
Para los diodos de enclavamiento se propone el mismo valor de tensin que para los
IGBTs. En capacidad de corriente, los dispositivos semiconductores deben soportar la
corriente de fase, por lo tanto se deben dimensionar tomando en cuenta la carga a manejar
por el inversor multinivel.
II.5.6 Ventajas y desventajas de la topologa

Para la mayora de las aplicaciones donde se requiere una buena respuesta dinmica,
bajo contenido armnico, alta eficiencia y baja interferencia electromagntica esta topologa
es la ms apropiada.
Ventajas:
Requiere la menor cantidad de componentes entre todos los inversores multinivel para
obtener el mismo nmero de niveles de tensin. Lo anterior implica que cuando se
necesita incrementar el nmero de niveles no se tiene que incluir ms diodos o
condensadores extra.
Se puede lograr un circuito impreso y construccin modular debido a que cada nivel
tiene la misma estructura. No es necesario redisear la etapa de potencia y solo se
tienen que realizar conexiones entre inversores puente completo individuales.
Los dispositivos semiconductores manejan solo la tensin presente en una fuente cd.
Desventajas:
Necesita fuentes de cd separadas. Cada inversor en cada rama del inversor multinivel
se debe alimentar con una fuente independiente de cd.
Como se puede observar, de las topologas multinivel es la que ms ventajas
proporciona, y en [22] y [23] se muestran posibles soluciones para la desventaja que presenta.
II.6 Aplicaciones de los inversores multinivel

Los inversores multinivel son utilizados principalmente en fuentes de
compensadores de potencia activa y reactiva, accionadores para motores elctricos, etc.
CA,
En general, los campos de aplicacin estn definidos con respecto a la potencia y a la

tecnologa de semiconductores a utilizar:
inversores con GTO arriba de 3kV (traccin, induccin, calentamiento)
inversores con IGBT y MOSFET desde 1000 V (variadores de velocidad, troceadores a
alta frecuencia).
40
Por su estructura, los inversores multinivel son la mejor opcin para aplicaciones de
media y alta tensin, debido a la manera en que se distribuye la tensin en los dispositivos
semiconductores, las bajas prdidas por conmutacin y el mnimo de contenido armnico en la
tensin de salida. Las diferentes aplicaciones para los inversores multinivel se muestran en la
tabla II.6.
Tabla II.6. Aplicaciones de los inversores multinivel.
Diodos de
Enclavamiento
DCMLI
STATCOM (Series Static
VAR Compensator)
ASD (Adjustable Speed
Drive)
FACTS (Flexible AC
Transmision System)
SSC (Static Synchronous
Compensator)
Inversores en
Cascada
CMLI
Condensadores
Flotantes
FCMLI
VSI
Troceadores de Alta
Tensin
PLC (Power Line
Conditioner)
STATCOM
ASD
VSI
PLC
II.7 Comparacin
Existe inters en aplicar los inversores multinivel en el rea de calidad de la energa e
implementarlo como filtro activo, esto es como fuente controlada de potencia activa o
reactiva con el objetivo de realizar compensacin de tensin.
Las ventajas de los inversores multinivel sobre los inversores convencionales se deben a
su estructura, sin embargo debido al diferente funcionamiento de las tres topologas
existentes es necesario hacer una comparacin y encontrar la ms adecuada para su utilizacin
como filtro activo.
Los principales puntos de inters en la comparacin son:
Manejar energa activa y reactiva.
Flexibilidad para proporcionar una determinada tensin en la salida.
Funcionamiento del control o tcnica de modulacin en particular.
El ltimo punto se analiza en el siguiente captulo, debido a la cantidad de tcnicas de
modulacin que es posible utilizar en inversores multinivel. Dentro de los resultados se
incluyen otros tpicos de inters que pueden ser de utilidad en el caso de tener que
seleccionar una topologa para una aplicacin en particular.
II.8 Resultados de la comparacin

La comparacin se basa en revisar los esfuerzos en corriente y tensin presentes en los
interruptores de potencia de las diferentes topologas multinivel, la cantidad de dispositivos
semiconductores necesarios para obtener determinado nmero de niveles de tensin en la
salida. Los resultados para las topologas monofsicas se presentan en la tabla II.7, en donde n
es nmero de niveles.
41

Tabla II.7. Resultados de la comparativa
Parmetro
Interruptores
Diodos
Diodos de
enclavamiento
Condensadores del bus
de cd
Condensadores de
balanceo
EMI
dV/dt
Tensin que bloquean
los diodos
Apropiado para
manejar Energa
Reactiva
Apropiado para
manejar Energa Activa
Flexibilidad para
proporcionar un nivel
de tensin
Modularizacin
Transformador de
salida
Inversores en
Cascada CMLI
Diodos de
Enclavamiento
DCMLI
(n-1)2
(n-1)2
(n-1)(n-2)
Condensadores
Flotantes
FCMLI
(n-1)2
(n-1)2
0
(n-1)
(n-1)
(n-1)/2
(n-1)(n-2)/2
Baja
Baja
Baja
Baja
Baja
Baja
1 Nivel
1 Nivel
1 Nivel
Si
Si
Si
No
Si
Si
Baja
Alta
Media
Complicada
Si
Complicada
Si
Sencilla
Se puede evitar
(n-1)2
(n-1)2
0
II.9 Conclusiones
Se han analizado las topologas de inversores multinivel, considerndose principalmente
sus ventajas en aplicaciones de filtros activos, y se tiene que:
Se selecciona la topologa de inversores en cascada (CMLI) para la implementacin de
un prototipo de inversor multinivel.
La topologa fue seleccionada debido a que presenta las siguientes ventajas:
Proporciona la mayor cantidad de niveles de tensin en relacin con los dispositivos
semiconductores requeridos para su implementacin.
No presenta problemas de balanceo de tensin en los condensadores.
Tiene variedad de estados de conmutacin para una misma tensin en la salida.
Utiliza una tcnica de modulacin tal que permite elevar la frecuencia del rizo en la
salida del inversor a una mayor que la frecuencia de conmutacin.
42
Para la evaluacin de la topologa seleccionada se construy un inversor multinivel de 7

niveles, el anlisis de las tcnicas de modulacin y el diseo del inversor se presentan en los
prximos captulos.
Actualmente, las topologas multinivel an son estudiadas, se proponen variantes a las
estructuras bsicas y se estudian nuevas tcnicas de modulacin o esquemas de control. La
principal rea de investigacin en las topologas de diodos de enclavamiento y de
condensadores flotantes es el balanceo de tensiones en el bus de cd, mientras que para la
topologa de inversores en cascada el principal objetivo es reducir el nmero de fuentes de cd
que necesita.
43
44
CAPTULO III
TCNICAS DE MODULACIN
En el presente captulo se muestra la revisin de las diferentes tcnicas de modulacin
aplicables a inversores multinivel. La importancia de este tema radica en que una gran parte
del desempeo de un inversor se debe a la tcnica de modulacin utilizada y por eso es
importante su estudio. Se presentan las ventajas y desventajas de cada tcnica de modulacin
y se presenta la tcnica a implementar en el prototipo de inversor multinivel.
III.1 Introduccin
Las tcnicas de modulacin que se utilizan en las estructuras multinivel pueden
clasificarse en cuatro categoras principales:
tcnica multipasos, escalera o conmutaciones a frecuencia fundamental
tcnica PWM vectorial, (SVPWM, por sus siglas en ingls)
tcnica PWM senoidal basadas en portadoras, (SPWM, por sus siglas en ingls)
tcnica PWM programado, (SHEPWM o PWPWM, por sus siglas en ingls)
La figura III.1 muestra un esquema de estas diferentes tcnicas, en la cual se puede
observar que la tcnica PWM senoidal posee dos variantes, la tcnica con multiportadoras
desfasadas (PSPWM, por sus siglas en ingls) y la tcnica de disposicin de portadoras
(PDPWM, por sus siglas en ingls).
45
Frecuencia
Fundamental
PWM con
multiportadoras
desfasadas
PWM
Senoidal
PWM con
disposicin de
portadoras
Tcnicas de
modulacin
multinivel
PWM
Programado
PWM
Vectorial
Figura III.1. Clasificacin de tcnicas de modulacin para inversores multinivel.
En los inversores multinivel la tcnica de modulacin empleada puede utilizarse para

optimizar alguna caracterstica en especial que sea de inters para la aplicacin en curso,
tales como:
la frecuencia de conmutacin resultante
la complejidad de implementacin
el espectro armnico de la forma de onda de salida
el uso de estados redundantes de conmutacin del inversor
Las tcnicas clasificadas en la figura III.1 presentan cada una ventajas y desventajas. A
continuacin se revisar el funcionamiento y las caractersticas ms importantes de estas
tcnicas de modulacin multinivel.
III.2 Tcnica de frecuencia fundamental

Esta tcnica, tambin llamada escalera o de conmutaciones a frecuencia fundamental,
[24] es muy conveniente para inversores multinivel, ya que emplendola es posible obtener
una salida de tensin con baja distorsin armnica (THD, por sus siglas en ingls) sin utilizar
filtro de salida. Debido a que, los dispositivos semiconductores slo conmutan una vez por
ciclo se tienen bajas prdidas por conmutacin en los dispositivos semiconductores, lo que
permite tener un nivel bajo de interferencia electromagntica (EMI, por sus siglas en ingls).
La figura III.2, muestra la forma de onda tpica de salida para un inversor multinivel de
9 niveles al cual se le aplica esta tcnica de modulacin.
46
Tcnicas de modulacin
Vp
Vcd4
Vcd3
Vcd2
Vcd1
t
8
Figura III.2. Tensin de salida de 9 niveles.
En la figura III.2 se observa la tensin pico VP la cual est formada por escalones de
tensin de valor Vcd, la cual se obtiene de fuentes de cd independientes o de condensadores
cargados a este valor de tensin.
Realizando el anlisis de Fourier, los coeficientes para la tensin de salida de la figura
III.2 se calculan como la suma de los coeficientes de cada forma de onda rectangular:
H(n) =
4
[Vcd1cos(n1 ) + Vcd2 cos(n 2 ) + Vcd3cos(n 3 ) + ......... + Vcds cos(n s )]
n
(III.1)
Donde:
n = 1, 3, 5, 7........
s = nmero de fuentes de cd, o nmero de inversores en cascada.
Considerando la forma de onda de la figura III.2 y la ecuacin (III.1), existen tres
formas o variantes para conseguir la eliminacin de los armnicos de orden ms bajo:
1) Se optimizan los ngulos i y se mantiene las amplitudes de tensin de cada nivel
constantes e iguales.
2) Se optimiza la altura de los escalones de tensin para controlar la salida
mantenindose constantes los ngulos i a sus valores ptimos.
3) Optimizndose ambos, tanto el valor de tensin de los escalones como sus ngulos de
disparo i .
A continuacin se describen las dos primeras variantes, considerando la tercera de
ellas como un resultado de usar las dos anteriores simultneamente.
III.2.1 Optimizacin de los ngulos de disparo

En esta opcin, todas las fuentes de cd son del mismo valor, as:
Vcd1 = Vcd2 = Vcd3 = Vcd4 = Vcd
(III.2)
En su aplicacin se calculan los ngulos de conmutacin para reducir la contaminacin

armnica y permitir eliminar los armnicos de orden ms bajo. Esta opcin es una modulacin
PWM con Vcd constante en donde la tensin de salida fundamental H(1)= h1, es controlada por
los ngulos de disparo.
47

Tabla III.1. Armnicos eliminados en sistema monofsico y trifsico en funcin de s.
Nmero de fuentes de CD
Sistema monofsico
s
Sistema trifsico
s (por fase)
Nmero de niveles de tensin en la 2s + 1

4s + 1 tensin lnea a lnea
salida
Armnicos en la salida que pueden Los s 1 armnicos ms Los s 1 armnicos noser eliminados
bajos
triples ms bajos
Debido a la simetra de la forma de onda, en la tensin de salida slo existen

armnicos de orden impar. Si se considera un sistema trifsico, entonces en la tensin de lnea
a lnea adems no existen los armnicos mltiplos de tres. La tabla III.1 ilustra este punto en
funcin del nmero de fuentes de cd s.
La ecuacin (III.1) permite obtener el sistema de ecuaciones para calcular los ngulos de
conmutacin. Como ejemplo, para un inversor de 7 niveles trifsico se tiene la siguiente
ecuacin:
H(n) =
4Vcd
[cos(n1 ) + cos(n 2 ) + cos(n 3 )]
n
(III.3)
A partir de la cual se definen las siguientes ecuaciones:
La ecuacin no lineal para la componente fundamental, con un ndice de modulacin

M, es igual a:
Cos( 1 ) + Cos( 2 ) + Cos( 3 ) =
sM
4
(III.4)
Las ecuaciones no lineales para los armnicos de orden impar estn dadas por:
Cos(5 1 ) + Cos(5 2 ) + Cos(5 3 ) = 0

Cos(7 1 ) + Cos(7 2 ) + Cos(7 3 ) = 0
(III.5)
definindose el ndice de modulacin para controlar la tensin de salida con la siguiente

ecuacin:
M=
h1
sVcd
(III.6)
Los ngulos calculados deben ser 0<1<2<3</2. Una vez obtenidos, los ngulos
restantes se pueden obtener por medio de simetra en la forma de onda.
Por ejemplo, para la figura III.2 se tiene que:
48
5 = 4
6 = 3
(III.7)
7 = 2
8 = 1
Para resolver el sistema de ecuaciones no lineales, en el presente trabajo se

implement un programa en MATLAB el cual calcula los valores de los ngulos basndose en
aproximaciones sucesivas de las variables.
La tabla III.2 muestra los ngulos de conmutacin calculados para s = 3, con Vcd = 60 v
para distintos ndices de modulacin. Los armnicos seleccionados para eliminar fueron el 5 y
el 7.
Tabla III.2. ngulos de disparo para diferentes ndices de modulacin
ndice de
modulacin. M
0.8
0.9
1.0
29.50
17.53
11.68
54.53
43.08
31.18
64.56
64.14
58.58
III.2.2 Optimizacin de la altura de los escalones

Esta tcnica requiere la regulacin de los niveles de tensin adems de establecer los
ngulos de disparo, por tanto no solo el ancho del pulso puede optimizarse sino que tambin
la altura [25] . Se tomar como ejemplo un inversor multinivel de puentes en cascada de 7
niveles, para lo cual se define:
Vcd1 = Vc
Vcd2 = Vc + vc1
Vcd3 = Vc + vc2
(III.8)
(III.9)
(III.10)
Donde vci representa la porcin incremental de Vc. Es conveniente introducir la

aproximacin de valor por unidad en la optimizacin de la tensin de cd para la
normalizacin de variables en (III.9) y (III.10) para Vc.
Sustituyendo (III.8), (III.9) y (III.10) en (III.11), los coeficientes de Fourier de la tensin
de salida se reescriben como sigue:
H(n) =
4 Vc [cos(n 1 ) + cos(n 2 ) + cos(n 3 )] + v c1cos(n 2 )
n + v c2 cos(n 3 )
(III.11)
Hay que tener presente que Vc es igual a 1 y que vc1, y vc2 son valores por unidad
cuando se utilice (III.11) para la optimizacin. Con la introduccin de los incrementos de
tensin, vc1 y vc2, el nmero de variables a optimizar es de 5, incluyendo los ngulos i. Por
tanto a partir de (III.11) se obtiene, para un sistema trifsico y para la tensin de lnea a
lnea:
49
H(5) = 0
H(7) = 0
H(11)
=
0
H(13) = 0
H(17) = 0
(III.12)
Sustituyendo (III.11) en (III.12) y resolviendo las 7 ecuaciones para las 7 variables en

(III.12) se encuentran los valores ptimos para vc1, vc2, 1, 2, y 3.
Una vez encontrados, los valores se deben mantener constantes durante la modulacin
para mantener el mejor desempeo armnico. Considerando que la amplitud de la
componente fundamental de la tensin de salida puede ser controlada por las tensiones Vcd1,
Vcd2, y Vcd3, como se defini en (III.8), (III.9) y (III.10) de acuerdo al valor nominal Vc, se tiene
que:
Vc =
H(1)
4k
(III.13)
Donde, k consiste de los 7 valores ptimos y es una constante despus de la

optimizacin, siendo entonces igual a:
k = cos1 + (1 + v c1 )cos 2 + (1 + v c2 )cos 3 + (1 + v c3 )cos 4
(III.14)
Utilizando las ecuaciones (III.6) y (III.13) se encuentra que el ndice de modulacin

depende de k y se define un ndice de modulacin mximo de la siguiente manera:
M max = k/3
(III.15)
Donde el valor Mmax representa el mximo ndice de modulacin para el valor obtenido
de la constante k. La tabla III.3 muestra algunos valores calculados para el inversor multinivel
de 7 niveles. Cabe aclarar que las anteriores ecuaciones se pueden generalizar para cualquier
nmero de niveles.
Tabla III.3. ngulos de disparo e incrementos de tensin.
1
7.94
2
25.04
3
42.47
vc1
0.3327
vc2
-0.4688
Mmax
0.91
III.3 Tcnica PWM vectorial

Un inversor multinivel es bsicamente un sintetizador de tensin que genera su salida a
partir de varios niveles discretos de tensin de cd. Una manera de lograr lo anterior en la
topologa de diodos de enclavamiento es utilizar la tcnica PWM vectorial. Esta tcnica puede
estudiarse basndose en el inversor de n niveles, con condensadores cargados a una tensin de
Vcd de la figura III.3, en la cual se especifican estados y vectores de conmutacin.
50
n-1
n-2
n-1
+
Vcd
n-2
+
Vcd
.....
1
0
n-1
n-2
....
.....
1
+
Vcd
1
+
Vcd
0
n-2
n-1
C
.....
1
0
Figura III.3. Diagrama de n niveles para inversor trifsico.
La tcnica PWM vectorial es muy flexible y es la de uso ms comn al utilizar

procesadores digitales de seales (DSP, por sus siglas en ingls). Se aplica principalmente a las
topologas de DCMLI y FCMLI, pero es tambin aplicable a la de inversores en cascada [26].
Es importante distinguir entre estados de conmutacin y vectores de conmutacin,
debido a que diferentes vectores de conmutacin pueden implementarse con varios estados de
conmutacin. As, tenemos que el nmero de estados en funcin del nmero de niveles n est
dado por:
(III.16)
N estados = n 3
los cuales pueden conformar el siguiente nmero de vectores de conmutacin:
n 1
N vectores = 1 + 6 i
(III.17)
i =1
Es fcil observar que los estados de conmutacin y los vectores se incrementan

rpidamente conforme el nmero de niveles aumenta. Con una gran cantidad de vectores o de
estados de conmutacin, se tiene un importante grado de libertad para balancear la carga de
los condensadores en el bus de cd y al mismo tiempo optimizar el patrn de conmutacin para
proporcionar la tensin de salida.
Sin embargo, para un nmero grande de niveles, la dificultad de clculo se incrementa,
e incluso se vuelve inviable su implementacin. Esta es la razn de que en las topologas de
diodos se utilicen por lo general convertidores con 3 niveles como mximo. Tal como se
mencion en el capitulo II, es posible utilizar ms niveles pero se necesita un convertidor
adicional para mantener estables las tensiones del bus de cd.
Para ilustrar el funcionamiento de la tcnica de modulacin PWM vectorial y la
obtencin de los vectores, se encuentra la figura III.4, en la cual se muestra cmo se
representan los vectores para un inversor DCMLI de 3 niveles.
51
2
2
A
+ C2
Vcd
-
2
B
+ C1
Vcd
-
2
C
Figura III.4. Diagrama para obtener los vectores
Con base en la figura III.4 se pueden generar los vectores con las siguientes ecuaciones:
V=
2
Vab + Vbc * e j + Vca * e j2
3
3 j12 V
M=
e
*
2
Vcd
(III.18)
(III.19)
donde:
2
3
As, (III.18) y (III.19) son llamados los vectores del estado de conmutacin.
Por ejemplo:
Utilizando la figura III.4, se tiene que n = 3 y si los interruptores estn en la posicin 2,
0, 0, las tensiones resultantes para las tensiones de lnea son Vab = 2Vcd, Vbc = 0, y Vca = -2Vcd.
Por tanto, el correspondiente vector de conmutacin es el siguiente:
M ( 200) = 2
(III.20)
Todos los vectores para todos los estados de conmutacin se muestran en la figura
III.5, en el plano llamado -.
52
220
020
120
121
010
021
221
110
210
M
122
011
022
211
1 100
0
112
001
012
101
212
002
102
REF
200
201
202
Figura III.5. Vectores de conmutacin para el inversor.
En trminos generales, el controlador de cualquier inversor trifsico calcula el vector
de referencia V REF , para alcanzar su objetivo de control.
Por tanto, el vector de modulacin M REF , puede obtenerse de (III.19). La funcin del
modulador es aproximarse a ese vector utilizando modulacin PWM de varios vectores de
conmutacin. La modulacin es ms efectiva si se utilizan los tres vectores ms cercanos, de
acuerdo a la siguiente ecuacin:
M REF = d 1 M 1 + d 2 M 2 + d 3 M 3
(III.21)
donde:
M1 , M 2 , M 3
son los vectores de los estados de conmutacin ms cercanos a M REF
d1 , d 2 , d 3
son los ciclos de trabajo correspondientes
La amplitud mxima de tensin senoidal de lnea sin distorsin que puede producir un
inversor de n niveles de la figura III.3 es:
= (n 1)Vcd
VREF
(III.22)
max
En ese caso, el vector de modulacin, M REF , describe el crculo ms grande inscrito

dentro del hexgono mayor formado por los vectores de los estados de conmutacin de la
figura III.5. El radio est dado por:
M REF
max
3 (n 1)
2
53
(III.23)
La eficiencia computacional de cualquier algoritmo de modulacin depende del nmero

de pasos requeridos para identificar los tres vectores mas cercanos y calcular sus
correspondientes ciclos de trabajo. En la tcnica de modulacin vectorial, la complejidad de
clculo se incrementa con el nmero de niveles, y debido a (III.21) se vuelve muy difcil de
calcular. Sin embargo, se han presentado mejoras a esta tcnica en [15], de tal manera que se
reduce este inconveniente. Una revisin extensa del funcionamiento de esta tcnica de
modulacin vectorial, as como el mtodo para calcular los ciclos de trabajo de los vectores se
presenta en [26].
Caractersticas principales
Las caractersticas ms significativas de la tcnica de modulacin PWM vectorial son las
siguientes:
Es eficiente en prdidas por conmutacin en los semiconductores.
Permite controlar tanto la tensin en el bus de cd como la tensin de salida.
Se vuelve inviable para un gran nmero de niveles.
III.4 Tcnicas PWM multiportadoras

Esta rea es en la que posiblemente cuente con mas variedad de tcnicas [27], todas
parten del mismo principio, el uso de varias portadoras triangulares para generar los patrones
de conmutacin.
Las diferentes tcnicas de modulacin pueden clasificarse en las siguientes categoras:
Mtodos de disposicin de portadoras (CDPWM), donde la onda de referencia es
muestreada a travs de un nmero determinado de portadoras, desplazadas en
incrementos contiguos de la amplitud de la onda de referencia.
Mtodos PWM de corrimiento de fase(PSPWM), donde las mltiples portadoras estn
desfasadas.
Mtodos hbridos (H) los cuales pueden considerarse como combinaciones de las
anteriores.
Las variantes de esta tcnica de modulacin se muestra en la figura III.6.
La figura III.6-a corresponde a la tcnica PSPWM, la cual se aplica principalmente en
las topologas de inversores en cascada (CMLI) y de condensadores flotantes (FCMLI).
La tcnica CDPWM es utilizada principalmente en la topologa de diodos de
enclavamiento (DCMLI) y sus posibles variantes son las siguientes:
La figura III.6-b muestra una variante de esta tcnica, en donde las portadoras estn en
fase y desplazadas por incrementos de cd.
Otra variante se muestra en la figura III.6-c, donde las portadoras estn desplazadas
por incrementos de cd y las que se encuentran arriba de cero estn en fase pero desfasadas
180 con las que se encuentran debajo de cero.
Finalmente, la figura III.6-d muestra las portadoras desfasadas y desplazadas por
incrementos de cd.
54
a)
b)
c)
d)
Figura III.6.Tcnicas PWM multiportadoras: a) Tcnica PWM de corrimiento de fase PS, b), c) y d)
variantes de Tcnica de disposicin de portadora CD.
Para las tcnicas de la figura III.6 se definen los siguientes parmetros:

El ndice de modulacin de frecuencias mf es igual a:
mf = fc/fo
(III.24)
Donde:
fc
fo
es la frecuencia de la seal portadora

es la frecuencia de la seal de referencia
El ndice de modulacin de amplitud ma, est dado por:
ma = Ao/ Acpp
Donde:
Ao
Acpp
(III.25)
es la amplitud de la seal de referencia

es el valor pico a pico de la seal portadora
El ngulo de desplazamiento entre la seal de referencia (senoidal) y la primera
seal portadora.
Los ndices de modulacin de amplitud para las dos principales tcnicas de modulacin
PWM multiportadoras se muestran en la tabla III.4, y en donde np es el nmero de portadoras.
Tabla III.4. ndice de modulacin de amplitud.
ma
PS
CD
Ao
A cpp
Ao
n p A cpp
55
III.4.1 Tcnica PSPWM multiportadora

Esta tcnica PWM con multiportadoras desfasadas utiliza np portadoras de la misma
amplitud y frecuencia, pero desfasadas por un ngulo (figura III.7), en donde este ngulo
est dado por:
360
np
(III.26)
La tcnica PSPWM es aplicable a las topologas multinivel de inversores en cascada y de

condensadores flotantes. Para la topologa de inversores en cascada se necesitan dos
portadoras por cada inversor puente completo conectado en cascada, entonces el nmero de
portadoras es igual a:
n p = n 1
(III.27)
donde:
n
es el nmero de niveles del inversor multinivel de inversores en cascada
Como ejemplos tenemos que si se esta utilizando un inversor de 5 niveles, se necesitan

4 portadoras, para 7 niveles se requieren 6 portadoras y as sucesivamente considerando por
supuesto el respectivo ngulo de desfasamiento entre cada una.
Asignacin de seales de disparo

Las seales de disparo PWM pueden obtenerse directamente de la comparacin de la
senoidal con la triangular. Existe, sin embargo, cierto grado de libertad en la asignacin de
seales de conmutacin a los dispositivos semiconductores.
En el presente trabajo solo se considera una opcin la cual consiste en un inversor de 7
niveles, tal como se muestra a continuacin.
Considerando que las seales portadoras de la figura III.7, C1, C2, C3, C4, C5, y C6
generan seales de disparo, estas seales se aplican a los interruptores que contribuyen con
tensiones positivas, y si se toman los correspondientes a la figura III.8, entonces la asignacin
de seales de disparo estn representadas en la tabla III.5.
c1 c2 c3 c4 c5 c6
Figura III.7. Portadoras para un inversor multinivel CMLI de 7 niveles.
56
S1
S2
C3
S1'
S2'
S3
S4
C2
S3'
S4'
S5
S6
Va
C1
S5'
S6'
Figura III.8. Estructura monofsica de Inversores en Cascada de 7 niveles

Tabla III.5. Asignacin de seales de disparo PWM para inversor de 7 niveles
Seal
C1
C2
C3
C4
C5
C6
Interruptor
S1
S2
S3
S4
S5
S6
Otra opcin es realizar la asignacin de las seales a los interruptores que son el
complemento de los presentes en la tabla III.5, obtenindose en la salida una onda desfasada
180 de la obtenida por el mtodo ya presentado. Las dos opciones son validas, debido a que
el desempeo del inversor multinivel es el mismo.
Las caractersticas que rigen el funcionamiento de esta tcnica de modulacin, respecto al
contenido armnico, son las siguientes:
Para mf pares, la onda PS tiene simetra de cuarto de onda resultando en solo
armnicos impares en la tensin de salida.
Para mf impares, las formas de onda tienen simetra impar resultando en armnicos
pares e impares en la tensin de salida.
57
Al utilizar esta tcnica de modulacin se tiene como caracterstica interesante para la

aplicacin de filtros activos, que la frecuencia de rizo presente en la tensin de salida es
superior a la frecuencia de las portadoras, y por tanto a la de conmutacin de los dispositivos
semiconductores.
La relacin entre la frecuencia de rizo y la frecuencia de conmutacin est dada por:
frizo = npfc
donde:
frizo
fc
np
(III.28)
es la frecuencia del rizo en la tensin de salida

es la frecuencia de las portadoras triangulares
nmero de portadoras empleadas en el inversor multinivel
Otro punto interesante, consiste en la localizacin de los armnicos de mayor amplitud

en la tensin de lnea a neutro para un sistema trifsico; la ecuacin (III.29) proporciona una
aproximacin bastante exacta de esa localizacin.
A ms =
2f c N m
Ne
fo
(III.29)
donde:
Ams
fc
Nm
fo
Ne
armnicos ms significativos
frecuencia de la portadora
nmero de mdulos puente completo
frecuencia de la fundamental
nmero de escalones
Donde Ne toma valores desde 0, 1, 3, 5, ....... Ne, menos los nmeros pares. De la
ecuacin (III.29) se puede observar que los armnicos mas significativos dependen
principalmente del nmero de inversores puente completo utilizados, as como de la
frecuencia de portadora utilizada. Esta tcnica distribuye la energa del contenido armnico
en una banda, alrededor de la frecuencia de rizo que se obtiene en la ecuacin (III.28).
Esta tcnica presenta una ventaja para su aplicacin en filtros activos debido a su
caracterstica de elevar la frecuencia de rizo a la salida del inversor.
III.4.2 Tcnica CDPWM multiportadora

Estas tcnicas usualmente se aplican a topologas de enclavamiento del punto neutro
(DCMLI).
En las figuras III.9, III.10 y III.11 se pueden observar las distintas variantes de esta
tcnica, las cuales son presentadas brevemente a continuacin.
Mtodo de disposicin de oposicin de fase (PODPWM)

Con la tcnica POD las portadoras por arriba de la referencia de cero estn en fase. Las
portadoras por abajo estn en fase tambin, pero estn desfasadas 180 de aquellas por
arriba de cero. La figura III.9 muestra esta tcnica de modulacin.
58
Figura III.9. Portadoras para la tcnica PODPWM.
Utilizando anlisis de Fourier se tiene que los armnicos ms significantes estn

localizados en dos bandas laterales alrededor de la frecuencia de portadora. Otro punto
importante es que este mtodo encuentra simetra de cuarto de onda para mf pares y
simetra impar para mf impares (=0). Por tanto para mf pares slo estarn presentes en la
salida armnicos impares, y para mf impares armnicos pares e impares.
Mtodo de disposicin de fase (PDPWM)

Con este mtodo todas las portadoras estn en fase como se muestra en la figura III.10.
Figura III.10. Portadoras para la tcnica PDPWM.
Para esta tcnica, los armnicos ms significativos estn concentrados en la frecuencia

de portadora. Tambin se tiene que el mtodo PD encuentra slo armnicos impares para mf
impares y encuentra armnicos pares e impares para mf par (=0).
Mtodo hbrido
Otra posible variante para esta tcnica de modulacin con multiportadoras es la
combinacin de las dos opciones anteriores, esto es, un mtodo hbrido. La figura III.11
muestra esta opcin, en donde se puede observar que las seales portadoras, adems de estar
desplazadas por incrementos contiguos de niveles de cd, tambin estn desfasadas entre si.
Figura III.11. Portadoras para la tcnica PDPWM. Mtodo hbrido.
59
El desempeo de esta variante es bsicamente el mismo que los dos anteriores. En [27]
se analiz el desempeo de esta tcnica para un inversor multinivel de inversores en cascada
de 5 niveles y se encontr que el contenido armnico de la tensin de salida es idntico al
mtodo PWM de disposicin de fase (PDPWM).
Las principales caractersticas, de la tcnica de modulacin CDPWM con multiportadoras
son las siguientes:
Concentra la mayor parte de la energa del contenido armnico alrededor de la
frecuencia de conmutacin o de portadora fc.
La frecuencia de rizo en la salida del inversor es la frecuencia de portadora, fr = fc.
Para la localizacin de los armnicos ms significativos en un sistema trifsico o
monofsico en la tensin lnea a neutro se puede recurrir a la ecuacin (III.30), la cual
proporciona de manera aproximada el valor de los armnicos ms significativos o de mayor
amplitud.
A ms =
fc
2N e
fo
(III.30)
donde:
Ams
fc
Ne
fo
armnicos ms significativos
frecuencia de la portadora
nmero de niveles o de escalones
frecuencia de la fundamental
Donde Ne toma los valores 0, 1, 3, 5 ....... Ne, menos los nmeros pares.
III.5 Tcnica PWM programado

Esta tcnica se analiza en [28] y su implementacin es similar a la tcnica de
frecuencia fundamental. Tericamente proporciona la mxima calidad en la tensin de salida
entre los mtodos PWM utilizando m ngulos de disparo en un cuarto de onda. La figura III.12
muestra la forma de onda tpica de salida para un inversor multinivel de 7 niveles al cual se le
aplica esta tcnica de modulacin.
Vcd
1 3 5
8
7 9
2 4 6
Figura III.12. Tensin de salida para PWM programado.
60
Cada escaln de tensin corresponde a la tensin de salida de un inversor puente

completo y los ngulos de conmutacin i se calculan para la eliminacin de los armnicos de
ms bajo orden.
El mtodo presentado en [28] utiliza los ngulos calculados por medio del mtodo
clsico de eliminacin armnica en un inversor puente completo. Al utilizar los mismos
ngulos de disparo en los tres inversores en cascada, con un ngulo de desfasamiento entre
las seales de disparo para cada inversor, las tensiones de salida se suman como se observa en
la figura III.13 obtenindose la forma de onda de la figura III.12.
Vcd
1 3 5
8
7 9
2 4 6
Figura III.13. Tensin de salida de los inversores individuales.
Las ecuaciones que describen el contenido armnico para los inversores en cascada
estn dadas por:
b1n =
4Vcd
cos n1 - cos n 2 + ..... + (-1) j-1 cosn j + ..... + cosn m
n
b2 n =
4Vcd
cos n( 1 - ) - cos n( 2 - ) + ..... + (-1) j-1 cosn( j - ) + ..... + cosn( m - )
n
b3 n =
4Vcd
cos n( 1 + ) - cos n( 2 + ) + ..... + (-1) j-1 cosn( j + ) + ..... + cosn( m + )
n
(III.31)
(III.32)
(III.33)
Donde:
b1n
b2n
b3n
es el contenido armnico del inversor de referencia

es el contenido armnico del segundo inversor
es el contenido armnico del tercer inversor
Sumando las tensiones de salida de los inversores individuales, los armnicos de salida
estn dados por:
Vn = (1 + 2cosn)b1n
(III.34)
Para mantener una amplitud aceptable de la fundamental el ngulo de desfasamiento

debe ser pequeo y es igual a:
2
3(2m + 3)
61
(III.35)
Esta mtodo para calcular los ngulos de conmutacin es apropiado para la topologa
de inversores, debido a que en un perodo de la fundamental los tres inversores puente
completo trabajan lo mismo.
Las principales caractersticas de la tcnica PWM programado son las siguientes:
Permite la eliminacin selectiva de armnicos.
Proporciona una tensin de salida de alta calidad.
Prdidas por conmutacin reducidas.
En general, la tcnica PWM programado es la ms eficiente entre las tcnicas PWM
aplicables en inversores multinivel, sin embargo su principal aplicacin se encuentra en la
reproduccin de seales conocidas, por lo tanto su aplicacin en un inversor multinivel
utilizado como filtro activo puede no ser apropiado.
III.6 Conclusiones
A continuacin se presentan las conclusiones obtenidas en el anlisis y evaluacin de las
diferentes tcnicas de modulacin aplicables a inversores multinivel.
Para la tcnica de frecuencia fundamental o multipasos tenemos que es apropiada en
aquellas aplicaciones donde no se requiere mas que eliminar los armnicos de orden
ms bajo. Sin embargo, debido a que el trabajo que se realiza en este tema de tesis se
pretende aplicar en un filtro activo, esta tcnica no es apropiada. Lo anterior se
justifica debido a que en la aplicacin de filtros activos es necesario reproducir formas
de onda de tensin que no tienen una forma definida por tratarse de perturbaciones de
la red elctrica, lo cual implica que el sistema de ecuaciones para calcular los ngulos
de disparo presenta una forma compleja, por otro lado, se necesita una gran fidelidad
en la reproduccin de las distorsiones por el inversor multinivel, lo que no se puede
lograr con esta tcnica de modulacin.
La tcnica PWM vectorial es muy eficiente en el sentido de que optimiza el nmero de
conmutaciones para lograr reproducir la seal de entrada o moduladora. Sin embargo,
para su implementacin en un inversor multinivel esta tcnica necesita implementarse
en un sistema digital que permita realizar las operaciones matemticas para encontrar
los vectores de tensin y de modulacin. Esta tcnica de modulacin requiere utilizar
un procesador digital de seales (DSP, por sus siglas en ingls) y se considera que se
encuentra fuera de los alcances de la tesis implementarla.
En las tcnicas PWM senoidales basadas en portadoras se tienen las mejores opciones
para la aplicacin en filtros activos, y an entre ellas tenemos que su desempeo es
diferente:
Mtodos de disposicin de portadoras (CD), proporcionan un rizo de
tensin en la salida de la misma frecuencia que la portadora y
concentran la energa armnica en esa frecuencia.
Mtodos PWM de corrimiento de fase(PS), el rizo de tensin en la salida
est en proporcin directa al nmero de portadoras utilizadas y por
tanto al nmero de niveles del inversor.
62
En esta tcnica se menciona principalmente la frecuencia del rizo de tensin

provocado por las portadoras, debido a que esta caracterstica influye en el tamao del
filtro en la salida del inversor. Y es ms importante debido a que en un filtro activo su
respuesta dinmica est en gran medida relacionada con el filtro de salida utilizado
para eliminar el rizo de tensin producido por las portadoras.
La tcnica PWM programado se aplica principalmente para reproducir seales fijas y
presenta los mismos inconvenientes que la tcnica de frecuencia fundamental, por
tanto para filtros activos no es apropiada.
Del anlisis realizado, se puede concluir lo siguiente:
Se utilizar la tcnica PSPWM multiportadora en la implementacin del inversor
multinivel.
Esta es la eleccin ms apropiada para la aplicacin de inversores multinivel en filtros
activos ya que desplaza el contenido armnico a frecuencias ms elevadas que las otras
tcnicas de modulacin, permitiendo reducir el tamao del filtro de salida y una reproduccin
ms fiel de la seal de entrada por parte del inversor multinivel.
63
64
CAPTULO IV
DISEO DEL INVERSOR
En el presente captulo se muestra el diseo tanto de la etapa de potencia, como de la

etapa de control del inversor multinivel de inversores en cascada (CMLI). Se incluye el diseo
trmico, filtro de salida y la implementacin de la etapa de control.
IV.1 Sntesis de la etapa de potencia

De acuerdo a lo expuesto en el captulo II el inversor implementado utiliza la topologa
de inversores en cascada. La figura IV.1 muestra el inversor multinivel de 7 niveles trifsico
implementado. El nmero de niveles fue seleccionado debido a que se puede apreciar de
manera ms clara las ventajas de un inversor multinivel, adems, como su estudio est
encaminado a la aplicacin de filtros activos es una ventaja utilizar el mayor nmero de
niveles.
S1
S2
S1'
S2'
S3
S4
Va3
Vdc
Va2
Vdc
S3'
S4'
S5
S6
Va1
Vdc
S5'
S6'
S1
S2
S1'
S2'
S3
S4
Vb3
Vdc
Vb2
Vdc
S3'
S4'
S5
S6
Vb1
Vdc
S5'
S6'
S1
S2
S1'
S2'
S3
S4
Vc3
Vdc
Vc2
Vdc
S3'
S4'
S5
S6
Vc1
Vdc
S5'
S6'
Figura IV.1. Esquema trifsico del inversor multinivel de 7 niveles.
65
IV.1.1 Requerimientos del CMLI

De la figura IV.1 podemos observar que para la implementacin del inversor multinivel
trifsico de 7 niveles se requiere lo siguiente:
nueve fuentes de cd para alimentar los inversores puente completo
nueve inversores puente completo individuales
impulsores para cada IGBT
fuentes de alimentacin para los impulsores
filtro de salida
Los puntos anteriores se revisan a continuacin y se muestra el procedimiento
empleado para la implementacin del inversor.
IV.1.2 Fuentes de alimentacin

En la figura II.16, se puede observar que la fuente de tensin para los inversores
puente completo pueden ser condensadores (compensadores) o bien utilizar una fuente de cd
con rectificadores y filtrado capacitivo (accionadores). En este caso se recurri a la segunda
opcin y se construyeron 9 fuentes de cd utilizando 3 transformadores de 1.5 KVA, uno por
fase. En la figura IV.2 se muestra el esquema de las fuentes para una fase del inversor.
Existen diferentes formas de dimensionar el tamao de los condensadores. Por
ejemplo, de acuerdo al tamao del rizo que se pretende obtener en la salida, sin embargo,
aqu se utiliz un criterio de energa demandada el cual pareci mas apropiado.
El tamao de los condensadores en valor de capacitancia y de tensin se calcula de la
siguiente manera. Para una potencia PT del prototipo trifsico se tiene que, cada fase maneja
una potencia PF, dada por:
1
PF = PT
3
(IV.1)
C
Vcd
C
Vcd
Vca
C
Vcd
Figura IV.2. Fuentes de tensin para inversores individuales puente completo.
66
Diseo del inversor
Si esta potencia se le demanda durante la duracin de un ciclo de lnea T y suponiendo

que los requerimientos de energa son aproximadamente iguales entonces los joules
necesarios para esta potencia estn dados por (IV.2)
J F = PF T
(IV.2)
Entonces los joules que necesita cada inversor puente completo para un inversor
multinivel de 7 niveles es igual a:
1
JP = JF
3
(IV.3)
En [29] se presenta un mtodo para calcular los condensadores del bus de cd con una
tensin de alimentacin Vcd en cada inversor puente completo. Utilizando la ecuacin (IV.3) el
valor de los condensadores Ccd para un inversor de 7 niveles por fase puede calcularse de
(IV.4).
1
C cd Vcd2 J P
2
(IV.4)
IV.1.3 Mdulos de inversores puente completo

La estructura de un inversor puente completo es la que se muestra en la figura IV.3, en
donde se puede apreciar los 4 IGBTs que forman el inversor.
Las principales caractersticas de este inversor se definieron en el captulo I y son las
siguientes. La corriente de colector pico que deben manejar los dispositivos semiconductores
es igual a:
I cp =
Vcd
Z carga
(IV.5)
Donde:
Zcarga
Es la impedancia equivalente de la carga

La tensin colector emisor de los interruptores VCE, se expresa como:
VCE = Vcd
(IV.6)
S1
VCD
A
S2
S3
B
S4
Figura IV.3. Inversor puente completo.
67
En el inversor multinivel de la figura IV.1, la impedancia de carga para obtener una potencia
de fase PF con una tensin fase neutro VL, es igual a:
(VL ) 2
RL =
PF
(IV.7)
Las caractersticas de tensin y corriente de los dispositivos semiconductores utilizados

en el inversor puente completo son determinadas principalmente por la carga, la cual
establece las tensiones y corrientes mximas a utilizar por el inversor.
Diseo trmico
Uno de los puntos ms importantes en el diseo de un inversor es lo concerniente al
diseo trmico, cuyo objetivo consiste en evitar que en alguna condicin los dispositivos
alcancen la temperatura de unin mxima provocando la destruccin del dispositivo.
En este caso, considerando que el inversor multinivel est formado por inversores
puente completo individuales, el diseo trmico se realizar slo para un mdulo de puente
completo.
Para realizar el diseo se parte del modelo trmico de la figura IV.4. En la cual se
puede observar la representacin trmica para los cuatro interruptores de potencia con sus
respectivos diodos en antiparalelo y donde la variable de inters es la resistencia trmica
disipador-ambiente, la cual es igual a:
R SA =
TJT (PT + PD )R CS TA (PT R JC )

4(PT + PD )
(IV.8)
donde:
TJT
RJC
RJD
RCS
RSA
PT
PD
temperatura de unin en el IGBT

resistencia trmica unin-encapsulado(IGBT)
resistencia trmica unin-encapsulado(diodo)
resistencia trmica encapsulado-disipador de los IGBTs
resistencia trmica disipador-ambiente
potencia disipada por cada IGBT
potencia disipada por cada diodo
Las variables se pueden obtener de las hojas de especificaciones de los componentes

utilizados, excepto para la potencia disipada por los IGBTs y los diodos.
a) Prdidas en los IGBTs
Las prdidas en los dispositivos se pueden agrupar en prdidas por conduccin (PSS) ms
las prdidas por conmutacin (PSW), entonces las prdidas totales estn dadas por:
PT = PSS + PSW
68
(IV.9)
Diseo del inversor
PT1
PD1
TJT
PT2
TJD
R JC
TJT
R JD
PT3
TJD
R JC
PD3
TJT
R JD
TC
RCS
PD2
PT4
TJD
R JC
TJT
R JD
TC
TJD
R JC
R JD
TC
RCS
PD4
RCS
TC
RCS
TS
RSA
TS
Figura IV.4. Modelo trmico de un inversor puente completo.
donde:
PSS = I P VCEsat (DCos )
(IV.10)
PSW = (E SW(on) + E SW(off) )f SW
(IV.11)
con:
IP
VCEsat
D
ESW(on)
ESW(off)
fSW
Valor pico de la corriente senoidal en la salida.

Tensin colector-emisor en saturacin.
Ciclo de trabajo.
ngulo de desfasamiento entre tensin y corriente de salida.
Energa de conmutacin en el encendido del IGBT.
Energa de conmutacin en el apagado del IGBT.
Frecuencia de conmutacin de los semiconductores.
b) Prdidas en los diodos

Las prdidas para los diodos estn dadas por:
donde:
VFM
PD = I P VFM [(1 Cosos ]
(IV.12)
Cada de tensin del diodo en sentido directo.
La corriente pico IP est determinada por la carga y la potencia a manejar por el

inversor.
Una vez obtenidas las prdidas en los diodos e IGBTs, es posible calcular la resistencia
trmica disipador-ambiente y seleccionar un disipador adecuado para el inversor puente
completo.
69
IV.1.4 Filtro de salida

Existen varios criterios para disear el filtro de salida de un inversor y en la mayora de
los casos se debe considerar el tipo de respuesta que presenta el filtro, tal como se hace en
[5] de manera que la tensin proporcionada por el inversor sea de la mayor calidad posible.
La figura IV.5 muestra el diagrama del filtro de salida para una fase.
L
Vin
RL
Vout
Figura IV.5. Filtro de salida
En este caso tenemos que la tensin de entrada es proporcionada por tres inversores
puente completo conectados en cascada tal como se muestra en la figura IV.1. La etapa de
filtrado en la salida de cualquier inversor es indispensable para que la salida proporcione una
tensin senoidal, lo ms posible libre de contaminacin armnica. As, tenemos que los
requerimientos mas importantes del diseo del filtro de salida son:
atenuar al mximo los armnicos ms significativos
transferir la fundamental con la menor atenuacin posible
reducir en lo posible el tamao del filtro
mantener un THD bajo
De esta manera, tenemos que el desempeo de un inversor sea cual sea la aplicacin
depende en gran medida del filtro de salida, por lo que se debe tener gran cuidado en su
diseo.
Filtro LC
Para el filtro LC de la figura IV.5 con su respectiva carga la funcin de transferencia es
igual a:
02
H(s) =
S2 + S 0 + 0
Q
(IV.13)
donde:
0 =
1
LC
(IV.14)
Q=R
C
L
(IV.15)
70
Diseo del inversor
y se tiene que:
0
Q
Es la frecuencia de resonancia.
Factor de calidad del filtro.
De las ecuaciones anteriores se puede observar que la frecuencia de resonancia del

filtro la fijan L y C, mientras que el factor de calidad depende de R, por tanto la respuesta en
frecuencia es dependiente de la carga. Para el diseo del filtro de salida, generalmente se
puede contar con tres aproximaciones, estas son:
filtros Butterworth
filtros Chebyshev
filtros Bessel
Cada tipo de filtro presenta diferentes caractersticas o desempeo; el filtro
Butterworth tiene una respuesta en frecuencia plana, no presenta un pico de ganancia
alrededor de la frecuencia de corte, sin embargo, presenta una respuesta aproximada a un
filtro ideal. Por otra parte, el filtro Chebyshev a cambio de una respuesta ms ideal como
filtro, introduce oscilaciones en la ganancia, lo cual para aplicaciones delicadas no es
aceptable. Por ltimo, el filtro Bessel presenta un desempeo pobre en la banda de
atenuacin e introduce un desfasamiento significativo entre la tensin de entrada y la tensin
de salida.
Considerando la aplicacin de filtros activos, se eligi un filtro Butterworth por el tipo
de respuesta que presenta para implementar el filtro de salida, los valores de L y C se pueden
calcular de (IV.14) y (IV.15).
Otra manera de obtener los valores es utilizando las siguientes expresiones de
escalamiento.
Lr =
Rr
r
Cr =
1
R r r
(IV.16)
donde:
Rr
r
Es la carga a plena potencia.

Es la frecuencia de resonancia.
Para calcular los elementos se deben multiplicar los valores de referencia de la

ecuacin (IV.16) por los normalizados para la aproximacin Butterworth los cuales se pueden
encontrar en [5].
IV.2 Tarjetas de tiempo muerto

Durante la operacin normal de un inversor puente completo las seales enviadas a los
interruptores de potencia en un misma rama son complementarias, es decir, mientras un
interruptor est apagado el otro debe mantenerse encendido. Sin embargo, debido a que los
dispositivos semiconductores no son dispositivos ideales, existe un momento durante la
conmutacin en el cual los dos interruptores en una misma rama estn conduciendo,
provocando un cortocircuito en la fuente de alimentacin. Con el propsito de evitar esta
situacin se deben implementar protecciones para los dispositivos semiconductores, lo cual se
logra colocando un tiempo muerto entre las seales de disparo complementarias.
71
El circuito disponible para generar los tiempos muertos en inversores puente completo
slo contempla el obtener en la salida del inversor + Vcd, y Vcd, en donde Vcd es la tensin de
alimentacin de un inversor individual, y por tanto no se obtiene el nivel de tierra. Sin
embargo, para el inversor multinivel esto si es necesario, as que se realizaron modificaciones
en el circuito de tiempo muerto que ya se tenia para as poder obtener en la salida + Vcd,
tierra y -Vcd. El circuito resultante para una sola rama result de gran tamao debido a que
utilizaba una gran cantidad de componentes para lograr la modificacin mencionada, adems
de que se trataba de generar seales de tiempo muerto para tres inversores puente completo
por cada fase del inversor multinivel.
Para reducir el tamao del circuito se opt por sustituir todas las compuertas lgicas
posibles por un arreglo lgico genrico (GAL, por sus siglas en ingls), el cual es un dispositivo
en el cual se pueden programar las ecuaciones lgicas del circuito a sustituir, en este caso se
utiliz la GAL22V10 de Lattice. Por esta razn, se hizo necesario aprender a programar este
dispositivo y una vez obtenidos los programas necesarios proceder a la construccin de las
tarjetas de tiempo muerto, los diagramas y los programas pertinentes se pueden encontrar en
los apndices 3 y 5 respectivamente.
Cada tarjeta tiene las siguientes caractersticas:
doce entradas para seales de cortocircuito
seis entradas digitales para las seales PWM de disparo
entrada de paro y reset
doce salidas digitales de seales PWM con tiempo muerto
tiempo muerto entre seales: 1.5 1.7 s
Las entradas para seales de cortocircuito son utilizadas para detener el
funcionamiento de una rama del inversor, se producen cuando algn IGBT sufre un
cortocircuito y su impulsor se encarga de transmitirla al sistema, la tarjeta de tiempo muerto
la recibe y suspende la transmisin de los pulsos PWM al inversor; los impulsores utilizados en
el presente trabajo no proporcionan estas seales, pero se consider que podran ser tiles a
futuro, adems de hacer al equipo lo ms flexible posible.
Las 6 entradas digitales para seales PWM permiten manejar 3 inversores puente
completo, donde cada inversor necesita 2 de estas seales, los pulsos PWM se producen al
compararse 6 portadoras triangulares con una senoide.
Las entradas de paro y reset se implementaron para permitir el bloqueo manual de las
seales PWM, cada tarjeta cuenta con estas dos entradas; por ltimo, se tiene el tiempo
muerto generado, el cual puede variar un poco debido principalmente a los componentes
utilizados.
IV.2.1 Tiempo muerto

La generacin del tiempo muerto entre seales se obtiene por medio de un circuito
integrado 74LS123 el cual genera un pulso, cuya duracin depende de un arreglo RC,
establecindose el tiempo muerto entre seales. La expresin que establece el tiempo muerto
se obtiene de las hojas de datos del integrado, y es igual a:
t w = kR ext C ext
72
(IV.17)
Diseo del inversor
en donde:
k
tw
Rext
Cext
Es una constante igual a 0.45.

Tiempo en nanosegundos.
Resistencia en k .
Capacitancia en pF.
Esta parte es vital en cualquier convertidor puente completo, ya que evita posibles
cortos en los dos semiconductores de una misma rama debido al funcionamiento no ideal de
los mismos, esto se debe a que toman un tiempo en apagarse y al encenderse, provocando que
durante determinado instante estn conduciendo los dos al mismo tiempo y provocando un
corto circuito en la fuente de cd de alimentacin, se toma como ejemplo un inversor puente
completo como el de la figura IV.3.
IV.3 Diseo de la etapa de potencia

A continuacin, se presenta el diseo de la etapa de potencia del inversor multinivel
implementado. La potencia nominal del inversor se ha propuesto de 5 kVA, sin embargo, se
puede extrapolar a una capacidad mayor. As, los datos de partida para el diseo del inversor
multinivel son:
PT=
Vcd=
n=
VL=
5 kW
60 V
7 niveles
127 VCA
El diseo del inversor multinivel comprende los siguientes puntos:

fuentes de alimentacin
seleccin de semiconductores
diseo trmico
Los puntos anteriores se desarrollan a continuacin.
Fuentes de alimentacin
De acuerdo a la ecuacin (IV.1), la potencia de una fase es igual a:
PF =
1
(5kVA ) = 1.66kVA
3
(IV.18)
entonces, en un ciclo de lnea los joules necesarios por fase son:
J F = (1.66kVA )(16.66mS) = 27.76J
(IV.19)
y utilizando (IV.3) se obtienen los joules que cada puente completo utilizar, considerando
que son tres inversores puente completo por fase:
JP =
1
(27.76J ) = 9.25J
3
73
(IV.20)
por lo tanto, a partir de la ecuacin (IV.4) es posible encontrar el valor de los condensadores
para las fuentes de cd, siendo igual a:
C cd =
2(9.25J)
= 5140.51
(60V) 2
(IV.21)
En la implementacin del inversor multinivel se utilizaron dos condensadores en

paralelo de 4700 F/100 v para cada fuente de cd, debido principalmente a la disponibilidad
de los mismos.
Las fuentes individuales tienen, por lo tanto, las siguientes caractersticas:
Tensin de salida
Condensadores
Vcd = 60 v
9400 F
En la seleccin de los dispositivos semiconductores se necesita calcular la corriente que

deben soportar para manejar la potencia de fase, sin embargo, antes es necesario conocer la
carga que demande esa potencia, utilizando (IV.7) la carga por fase es igual a:
RL =
(127V) 2
= 9.68
1.66kVA
(IV.22)
entonces, utilizando la ecuacin (IV.5) se puede encontrar la corriente pico, la cual es igual a:
I cp =
2 (127V)
= 18.55A
9.68
(IV.23)
Seleccin de semiconductores
Para mantener un margen de seguridad debido a picos de corriente o de tensin, los
dispositivos seleccionados son el IGBT IRG4PC50FD de International Rectifier, el cual tiene las
siguientes caractersticas:
VCES Tensin colector emisor: 600 V
IC @ TC = 100C Corriente continua de colector: 39 A
VGE Tensin Base Emisor: 20 V
PD @ TC = 100C Mxima disipacin de potencia: 78 W
La etapa de potencia se implement utilizando componentes discretos y siguiendo el
esquema presentado en la figura IV.1.
Diseo trmico
Si se considera que cada fase maneja 1.66 kVA, entonces ICP = 18.55 A, por otra parte,
para conocer el ciclo de trabajo se necesita conocer los ngulos de conmutacin del inversor,
sin embargo, como las seales de disparo en los semiconductores de una rama son
complementarias el ciclo de trabajo total en una rama es de 1 por lo que se puede proponer
un valor del 50%, por lo tanto, se propone el ciclo de trabajo D igual a 50%.
74
Diseo del inversor
Para el factor Cos , este representa el factor de potencia de salida del inversor, en
donde, con carga puramente resistiva los diodos no trabajan, con carga puramente inductiva o
capacitiva los IGBTs no trabajan, por lo que se puede sugerir un valor de 0.8. La frecuencia de
conmutacin fSW se selecciona de manera que sea mltiplo par de la frecuencia fundamental,
por lo que la tensin de salida slo presentar armnicos de orden impar.
Los valores para calcular las prdidas en IGBTs y diodos en antiparalelo son:
ICP =
VCesat =
VFM =
D=
Cos =
ESW(on) =
ESW(off) =
fSW =
18.55 A
1.45 V
1.2 V
50%
0.8
1.5 mJ
2.4 mJ
3 kHz
(hojas de especificaciones)
As, utilizando la ecuacin (IV.10) las prdidas por conduccin en los IGBTs, son igual
a:
PSS = (18.55A )(1.45V )(0.5)(0.8) = 10.75W
(IV.24)
Las prdidas por conmutacin estn dadas por la ecuacin (IV.11):
PSW = [(1.5mJ ) + (2.4mJ )](3kHz ) = 11.7W
(IV.25)
y de la ecuacin (IV.8) se obtienen las prdidas totales en los IGBTs, las cuales son
igual a:
PT = (10.75W ) + (11.7W ) = 22.45W
(IV.26)
Las prdidas en los diodos utilizando (IV.12) son igual a :
PD = (18.55A )(1.2V )[[1 (0.8)](0.5)] = 2.22W
(IV.27)
Los dems valores necesarios en la ecuacin (IV.8) de resistencias trmicas se obtienen

en las hojas de especificaciones, as:
RJC = 0.64 C/W
RJD = 0.83 C/W
RCS = 0.24 C/W
Tambin se tiene que la temperatura de unin mxima del IGBT (TJT) es de 150 Cmax,
considerando TA = 40 C y empleando un margen de seguridad, se propone un valor para TJT =
130 C.
Por tanto, utilizando (IV.8), encontramos que RSA tiene el valor de:
RCS = 0.706 C/W
(IV.28)
Esta resistencia trmica es la resistencia mxima para seleccionar un disipador para el

inversor puente completo con 4 IGBTs con diodos en antiparalelo.
75
Clculo de L y C del filtro de salida

Para el calculo de los componentes se parte de los siguientes puntos: la frecuencia de
rizo de la tensin de salida (frizo), la frecuencia de corte (fcf), y la carga a manejar por el
inversor (RL), de los cuales los valores se listan a continuacin.
frizo = 18 kHz
fcf = 11 kHz
RL = 9.68
La frecuencia de corte es la frecuencia mxima permitida para obtener la atenuacin
deseada del contenido armnico presente en la salida del inversor multinivel, se seleccion
esa frecuencia de corte para reducir lo ms posible el tamao del filtro y que representara
para el inversor una carga despreciable en comparacin con RL, adems, se considera la
opcin de elevar la frecuencia de las portadoras y seguir utilizando el mismo filtro de salida.
A continuacin se establecen los limites para THD a baja tensin.
Tabla IV.1. Niveles de contenido armnico mximo para diferentes aplicaciones.
Clase de sistema
Aplicaciones crticas
Sistemas generales
Sistemas especializados
Distorsin Armnica Total (THD)

3%
5%
10%
En este caso se considera obtener el THD para un sistema especializado, esto es,
cuando el convertidor est operando para una carga en especfico. Por lo tanto, el filtro se
calcula para una carga resistiva y que el THD que se obtenga sea menor del 10%.
Utilizando fcf se puede obtener la frecuencia angular, siendo igual a:
cf = 2(11kHz ) = 69115rad/seg
(IV.29)
y seleccionando un valor de Q= 0.7071 por la aproximacin Butterworth, se puede obtener un

sistema de ecuaciones para los valores de L y C, por lo tanto de la ecuacin (IV.14) se tiene
que:
LC =
(69115rad/seg )
= 2.0934x10 10
(IV.30)
utilizando la ecuacin (IV.15) se obtiene:

2
C 0.7071
=
= 5.33x10 3
L 9.68
(IV.31)
y resolviendo las ecuaciones para L y C los valores son los siguientes:
L = 198.19
C = 1.055.
76
Diseo del inversor
Si se utilizan las expresiones de escalamiento entonces, de la ecuacin (IV.16), se

obtienen los siguientes valores de L y C:
Cr = 1.42.
L r = 1474
Utilizando valores normalizados para la aproximacin Butterworth, los valores de L y C

son los siguientes:
L = (1.4142)L r = 207.880
C = (0.7071)C r = 1
Como se puede observar, los valores son prcticamente los mismos que los obtenidos
por medio de las ecuaciones (IV.30) y (IV.31), en la implementacin del filtro se utiliz una
inductancia de 200H y un condensador de 1F. El desempeo del filtro se observar en el
prximo captulo durante las pruebas realizadas al sistema.
IV.4 Etapa de control

Esta parte es la encargada de generar las seales senoidales y triangulares para la
tcnica de modulacin seleccionada para el inversor multinivel, proporcionar las seales
digitales PWM para las tarjetas de tiempo muerto, y permitir variar los ndices de modulacin,
el de amplitud ma y el de frecuencia mf.
IV.4.1 Requerimientos
Como en el prototipo monofsico se tienen 3 inversores en cascada, utilizando la
ecuacin (III.26) se obtiene un ngulo de desfasamiento entre portadoras igual a:
360
= 60 o
6
(IV.32)
seleccionando una frecuencia de portadora de 3 kHz y utilizando la ecuacin (III.24) se tiene

que el ndice de modulacin de frecuencias es igual a:
mf =
3kHz
= 50
60Hz
(IV.33)
Lo anterior se realiz para que, de acuerdo a las caractersticas de la tcnica aplicada

en esta topologa, la frecuencia del rizo de salida en el inversor multinivel se obtiene de la
ecuacin (III.28), y es igual a:
(IV.34)
f rizo = (6 )(3kHz ) = 18kHz
Por otra parte, la seleccin de una frecuencia de portadora mltiplo par de la
frecuencia fundamental permite que slo se presenten en su salida armnicos de orden impar.
Debido a que el prototipo es un sistema trifsico, se necesita:
6 seales portadoras desfasadas 60 grados con frecuencia de 3 Khz.
3 seales senoidales desfasadas 120 grados con frecuencia de 60 Hz.
77
A continuacin se describe la implementacin del circuito para generar estas seales.
IV.4.2 Generacin de seales

Para la generacin de las seales senoidales y triangulares, se opt por hacerlo con
base en memorias de solo lectura programables borrables (EPROM, pos sus siglas en ingls)
programando los datos de las formas de onda correspondientes. El uso de circuitos analgicos
para la generacin de las seales se descart debido a que los datos en formato digital son
ms inmunes al ruido, adems, despus de tener las seales, la nica parte en donde se usan
en su forma analgica es en la etapa de comparadores. Si se utiliza algn circuito totalmente
analgico para generar las seales, entonces los circuitos pueden ser ms susceptibles a
perturbaciones que afecten las seales y el desempeo del inversor, debido a que necesitan
ms etapas.
Programacin de memorias EEPROM

Para obtener las seales senoidales y triangulares se utilizaron 6 memorias 27C64, el
principal motivo fue la disponibilidad de las mismas. Estas memorias tienen las siguientes
caractersticas:
tiempo de acceso: 150 ns
8Kb x 8
borrables por luz ultravioleta
Para programar estas seales en las memorias se realiz el siguiente procedimiento:
a)
b)
c)
Se generaron estas seales en el programa PSPICE, con lo cual se obtienen los datos
decimales que forman estas seales.
Posteriormente se trasladan al paquete EXCEL para realizar la conversin a formato
hexadecimal, que es el tipo de datos que se graban realmente en las memorias.
Con los archivos correspondientes de cada seal, se graban las memorias utilizando
el programador MEGAMAX.
La estructura en bloques del circuito para generar las seales PWM para el inversor
multinivel se muestra en la figura IV.6, las cuales son: la generacin de seales digitales,
conversin digital analgica y la etapa comparadora de la cual slo se muestra el diagrama
para una fase.
78
Diseo del inversor
Senoidal A-0
27C64
Senoidal A
D0....D7
DAC0801LCN
27C64
Senoidal B
D0....D7
DAC0801LCN
27C64
Senoidal C
D0....D7
DAC0801LCN
Senoidal B-120
Senoidal C-240
124 KHz
Triangular 1-0
27C64
Triangular 1
D0....D7
DAC0801LCN
27C64
Triangular 2
D0....D7
DAC0801LCN
27C64
Triangular 3
D0....D7
DAC0801LCN
Triangular 2-60
Triangular 3-120
Comparador
LM311
PWM1....PWM6
Triangular 4-180
Triangular 5-240
Triangular 6-300
Figura IV.6. Diagrama a bloques del circuito de control.
Como resultado de este bloque de control, tenemos la generacin de las seales

necesarias para la implementacin de un inversor multinivel de 7 niveles trifsico.
Las seis memorias comparten el mismo reloj para obtener los datos digitales, esto con
el fin de mantener sincronizadas las seales y garantizar que se mantengan los ngulos de
desfasamiento entre ellas. Existe, por tanto, entre las triangulares 60 grados de
desfasamiento y entre las senoidales 120.
La frecuencia de reloj de operacin es de 124 kHz aproximadamente, sin embargo, es
posible variar esta frecuencia para obtener frecuencias ms altas de portadora y poder
modular a una frecuencia mayor que 3 kHz, que es la frecuencia a la que se realizaron las
pruebas del inversor multinivel.
De la capacidad total de las memorias de 8K, solo se utilizaron 2K, con el fin de no
emplear una frecuencia muy alta de reloj y evitar utilizar componentes muy rpidos. Sin
embargo, la definicin de las formas de onda obtenidas se consideran suficientes para las
aplicaciones del inversor multinivel; cabe recordar que el inversor multinivel tiene un gran
campo de aplicacin el cual va desde la aplicacin en motores, fuentes de alimentacin
ininterrumpibles, y hasta su aplicacin en filtros activos.
Convertidores digital analgico

Una vez obtenidos los datos en formato digital, se transforman formato analgico por
medio de un convertidor digital analgico (DAC, por sus siglas en ingls), en este caso se
utiliz el DAC0801LCN, el cual tiene las siguientes caractersticas:
interfaz directa con TTL, CMOS, y otros
respuesta rpida en corriente en la salida
79
Esta etapa tiene como salidas las seales triangulares y senoidales en forma analgica,
y cada integrado DAC puede proporcionar la seal que se requiera y su negado, en el caso de
las seales triangulares esto se necesita, tal como se observa en la figura IV.9, evitndose as
el utilizar ms memorias.
Entre las etapas de comparacin y de conversin digital analgica se cuenta con una
etapa de operacionales para las seales senoidales, esto es para poder manejar el ndice de
modulacin de amplitud ma, el ndice de modulacin de frecuencias mf se maneja desde el
reloj con el que se obtienen los datos de las memorias.
Etapa comparadora
Posteriormente a la generacin sincronizada de todas las seales, se pasa a la etapa de
comparacin con el circuito integrado LM311N, el cual es un integrado especial como
comparador. Este circuito se alimenta con fuente bipolar y en la salida es posible obtener
seales digitales utilizando un nivel TTL para referenciar la seal.
Como resultado de esta etapa se tienen las seales de control para las tarjetas de
tiempo muerto, esto es, 6 seales para cada tarjeta y 18 en total para el inversor multinivel
trifsico.
En resumen, con el circuito de control implementado se tiene la capacidad de poder
manejar:
La tcnica de modulacin PSPWM en un inversor multinivel de 7 niveles.
El ndice de modulacin de amplitud ma.
El ndice de modulacin de frecuencias mf.
En el captulo V se presentan los resultados obtenidos en las pruebas realizadas al
inversor multinivel de inversores en cascada con diferentes cargas.
La tabla IV.2 muestra un resumen de las principales caractersticas del inversor
multinivel implementado.
Tabla IV.2. Principales caractersticas del inversor multinivel trifsico.
Parmetro
Potencia
Carga
Condensadores para las fuentes de
los inversores puente completo
Resistencia trmica para disipador
Filtro de salida
Seis seales portadoras
Tres moduladoras
Niveles
Valores
5 kVA (trifsico)
RL = 9.68
5140.5 F/60V
RCS = 0.706 C/W
fcf = 11 kHz, L = 200H,
C = 1F
fc = 3 kHz
fo = 60 Hz
7 (por fase)
80
Ecuaciones
(IV.22)
(IV.18) - (IV.21)
(IV.21) (IV.28)
(IV.29) (IV.31)
CAPTULO V
RESULTADOS DE SIMULACIN Y
EXPERIMENTALES
En este captulo se presentan las simulaciones realizadas correspondientes al inversor
multinivel; las simulaciones se realizaron para las tres topologas multinivel en el paquete
PSPICE, sin embargo, slo se presentan las correspondientes a la topologa seleccionada de
inversores en cascada. Posteriormente se presentan los resultados experimentales obtenidos
en las pruebas realizadas al prototipo de inversor multinivel con diferentes tipos de carga.
V.1 Introduccin
El objetivo de las pruebas experimentales ha sido verificar el funcionamiento del
inversor multinivel en diferentes condiciones: distintas cargas, con y sin filtro de salida, as
como a distintos ndices de modulacin. Tambin se incluyen en las pruebas experimentales la
reproduccin de armnicos mltiplos de la frecuencia de lnea, reproduccin de seales
contaminadas con armnicos y la respuesta ante pendientes de tensin (dV/dt), debido a que
el enfoque del tema de tesis est encaminado hacia la aplicacin del inversor multinivel en
filtros activos.
S1
S2
S1
Va3
Vdc
S2
Vb3
S1
C
Vdc
S2
Vc3
Vdc
S1'
S2'
S1'
S2'
S1'
S2'
S3
S4
S3
S4
S3
S4
Va2
Vb2
Vdc
Vdc
Vc2
Vdc
S3'
S4'
S3'
S4'
S3'
S4'
S5
S6
S5
S6
S5
S6
S5'
S6'
S5'
S6'
S5'
S6'
Va1
Vdc
Vb1
Vdc
Vc1
Vdc
N
A
VL-N
VL-L
ZL
ZL
ZL
IL
Figura V.1. Conexin de la carga y del inversor multinivel.
81
La figura V.1 representa la conexin de la carga y del inversor multinivel, el esquema

es utilizado tanto en las simulaciones como en las pruebas experimentales.
V.2 Resultados de simulacin

Los resultados de simulacin comprenden la utilizacin de carga resistiva, resistivainductiva y la reproduccin de seales que son de inters en el rea de filtros activos.
V.2.1 Simulacin con carga resistiva

RL = 15
En la figura V.2 se muestran los resultados de simulacin obtenidos para la tensin de
salida con una carga resistiva, bajo los siguientes parmetros:
Carga
Tensin de alimentacin
Frecuencia de portadora
Frecuencia de la fundamental
ndice de modulacin
Sin filtro de salida
Resistiva
Vcd = 57 V
fc =3 kHz
fo = 60 Hz
ma =1
Con los parmetros anteriores en la simulacin se obtuvo un THD del 13.7%.
200
V/div
50 V/div
5 ms/div, 5 kHz/div
Figura V.2. Simulacin con carga RL sin filtro de salida. De arriba hacia abajo: tensin de lnea-neutro,
VL-N, y contenido armnico
La figura V.3 muestra el resultado de simulacin para la tensin de salida del inversor
utilizando el filtro de salida, los parmetros de simulacin son los mismos que para la figura
V.2 y la frecuencia de corte del filtro de salida es de 11 kHz, con lo cual se obtiene un THD en
la tensin de salida de 7.66%.
82
Resultados de simulacin y experimentales
200
V/div
40
V/div
2 ms/div, 5 kHz/div
Figura V.3. Simulacin con carga RL con filtro de salida. De arriba hacia abajo: tensin de lnea-neutro,
RL = 10
Debido a que la carga para la que se dise el filtro de salida para obtener una
potencia de salida de 1.66 kVA por fase es de 9.68 se realizaron pruebas con la carga de 10
ya que es el valor mas prximo que se obtuvo con las cargas existentes en el laboratorio.
En la figura V.4 se muestran los resultados de simulacin obtenidos para la tensin de
salida con una carga resistiva de 10 , bajo los siguientes parmetros:
Carga
ndice de modulacin
Resistiva
Vcd = 57 V
fc =3 kHz
fo = 60 Hz
ma =1
Con los parmetros anteriores en la simulacin se obtuvo un THD del 16.08%.
200 V/div
40 V/div
5 ms/div, 5 kHz/div
Figura V.4. Simulacin con carga RL sin filtro de salida. De arriba hacia abajo: tensin de lnea-neutro,
83
La figura V.5 muestra el resultado de simulacin para la tensin de salida del inversor
utilizando el filtro de salida, los parmetros de simulacin son los mismos que para la figura
V.4 y la frecuencia de corte del filtro de salida es de 11 kHz, con lo cual se obtiene un THD en
la tensin de 6.79%.
200 V/div
40 V/div
2 ms/div, 5 kHz/div
Figura V.5. Simulacin de carga RL con filtro de salida. De arriba hacia abajo: tensin de lneaneutro, VL-N y contenido armnico.
V.2.2 Simulacin con carga resistiva-inductiva

En la figura V.6 se muestra la simulacin para la tensin de salida con una carga
resistiva inductiva, se conect una resistencia en serie con una inductancia en cada fase y sin
filtro de salida. Para la carga mencionada anteriormente se tienen las siguientes
especificaciones.
Carga
ndice de modulacin
RL = 28.5 , LL = 58 mH
Vcd = 60 V
fc =3 kHz
fo = 60 Hz
ma =1
Obtenindose en la simulacin un THD en la tensin VL-N de 15.70%.
84
100 V/div
10 A/div
5 ms/div, 5 kHz/div
Figura V.6. Tensin de salida VL-N y corriente IL en la carga sin filtro de salida.
V.2.3 Simulacin a frecuencias superiores a 3 kHz

La figura V.7 muestra la simulacin para el inversor multinivel, con los siguientes
parmetros:
Resistiva con una RL = 15
Vcd = 57 V
fc =15 kHz
fo = 60 Hz
ma =1
ffc = 11 kHz
Carga
ndice de modulacin
Frecuencia de corte del filtro de salida
El THD que se obtiene con la simulacin es de 1.6 %. Se observa una ligera distorsin de
cruce por cero, la cual contribuye principalmente en la amplitud del tercer armnico.
200 V/div
50 V/div
5 ms/div, 500 Hz/div
Figura V.7. Simulacin de prueba a 15 kHz. De arriba hacia abajo: tensin de salida , y contenido
armnico de la tensin de salida.
85
V.2.4 Reproduccin de seales

Inyeccin del tercer armnico
En la figura V.8 se puede observar la simulacin de la reproduccin del armnico a 180
Hz por el inversor multinivel en una fase, as como tambin, se puede observar en el espectro
armnico la amplitud de la fundamental. La prueba se realiz bajo las siguientes condiciones:
Carga

Vcd = 60 V
fc =6.5 kHz
fo = 180 Hz
ff = 11 kHz
ndice de modulacin
ma =1
200
V/div
50
V/div
2 ms/div, 5 kHz/div
Figura V.8. Simulacin de reproduccin de senoidal a 180 Hz utilizando el inversor multinivel.

De arriba hacia abajo: tensin de salida, y espectro en frecuencia de la tensin.
Inyeccin del quinto armnico

En la figura V.9 se puede observar la simulacin de la reproduccin del armnico a 300
Hz por el inversor multinivel en una fase, as como tambin, se puede observar en el espectro
armnico la amplitud de la fundamental. La prueba se realiz bajo las siguientes condiciones:
Vcd = 60 V
fc =6.5 kHz
fo = 300 Hz
ma =1
ff = 11 kHz
Carga
ndice de modulacin
86
200
V/div
50
V/div
2 ms/div, 5 kHz/div
Figura V.9. Simulacin de reproduccin de senoidal a 300 Hz utilizando el inversor multinivel.

De arriba hacia abajo: tensin de salida, y espectro en frecuencia de la tensin.
Reproduccin de senoidal distorsionada con armnicos

En la figura V.10 se muestran la simulacin de la seal de referencia distorsionada y en
donde se pueden apreciar las amplitudes de los armnicos y la forma de onda que debera
estar presente en la salida, la distorsin armnica que presenta esta seal es del 14%. La
figura V.11 corresponde a la simulacin utilizando el inversor multinivel. Las condiciones para
esta prueba son:
Vcd = 60 V
fc =6.5 kHz
fo = 60 Hz
ma =1
ffc = 11 kHz
Carga
ndice de modulacin
2
V/div
0.5
V/div
Figura V.10. Seal de referencia distorsionada. De arriba hacia abajo: seal de referencia
distorsionada, y espectro en frecuencia de la tensin. THD = 14%.
87
200
V/div
50
V/div
Figura V.11. Simulacin de tensin distorsionada utilizando el inversor multinivel. De arriba

hacia abajo: tensin de salida, y espectro en frecuencia de la tensin.
Reproduccin de dv/dt
La figura V.12 muestra la simulacin de una forma de onda con un dV/dt en el inversor
multinivel. Las condiciones de operacin para el inversor multinivel en esta prueba son las
siguientes:
resistiva RL= 15
Vcd = 40 V
fc =6 kHz
fo = 60 Hz
ma =1
ffc = 11 kHz
Carga
ndice de modulacin
2V/div
200
V/div
5 ms/div
Figura V.12. Simulacin de dV/dt. De arriba hacia abajo: Seal de referencia, y tensin de salida del
inversor multinivel.
88
V.3 Resultados experimentales

Para el inversor multinivel implementado se realizaron distintas pruebas, las cuales han
tenido como objetivo principal corroborar el funcionamiento de la tcnica de modulacin y el
desempeo del inversor para la aplicacin de filtro activo.
Los resultados experimentales que se obtuvieron del prototipo de inversor multinivel se
clasifican de la siguiente manera:
pruebas con carga resistiva
pruebas con carga resistiva-inductiva
pruebas con carga inductiva
pruebas a una frecuencia mayor de 3 kHz en cada inversor
reproduccin de armnicos
En todas las pruebas se consider la tensin de salida como principal parmetro.
Asimismo, se presentan grficas del contenido armnico bajo diferentes ndices de modulacin
y se incluye el valor de THD obtenido en el inversor multinivel de inversores en cascada.
V.3.1 Pruebas con carga resistiva

RL = 15
Para esta prueba de carga resistiva se consideran dos condiciones:
prueba sin filtro de salida
prueba con filtro de salida
En la prueba con filtro de salida este se dise para una potencia aproximada de 1.6
kVA, por tanto las pruebas no debern pasar de este limite de potencia a manejar; no
considerando en gran medida al inversor multinivel ya que ste puede manejar potencias mas
elevadas, sino mas bien al filtro de salida, dado que cada filtro se disea para determinada
carga.
Para la mayora de las pruebas se aplic un ndice de modulacin de 1, debido a que se
obtiene la menor distorsin armnica tal como se presenta ms adelante. A continuacin se
presentan los resultados experimentales sin filtro de salida.
Los resultados experimentales para los mismos parmetros de la figura V.2 se muestran
en la figura V.13, obtenindose un THD de 21.9%.
Un punto importante es observar la respuesta del inversor ante diferentes ndices de
modulacin para esto se vari el parmetro ma, tal como se observa en la figura V.14. Se
observa cmo lo que bsicamente cambia es la amplitud de la fundamental y la amplitud del
rizo de tensin debido a las portadoras se mantiene prcticamente igual.
89
100 V/div
50 V/div
2 ms/ div, 125 hz/div
Figura V.13. Prueba para carga RL sin filtro de salida. De arriba hacia abajo: tensin de lnea-neutro,
VL-N, y contenido armnico.
fc = 3 kHz & fo = 60
120
100
80
Vrms
60
40
20
0
0
1.0
0.8
5
10
15
20
25
0.6
ndice de modulacin
Frec. (kHz)
Figura V.14. Contenido armnico de la tensin lnea-neutro, VL-N, sin filtro de salida.
Los resultados experimentales para los mismos parmetros de la figura V.3, esto es con
filtro de salida, se presentan en la figura V.15 en donde el THD es de 8.70%, verificndose el
resultado obtenido por simulacin.
90
100 V/div
50 V/div
2 ms/ div, 125 Hz/div
Figura V.15. Prueba para carga RL con filtro de salida. De arriba hacia abajo: tensin de lnea-neutro,
Tambin se realizaron pruebas al filtro de salida para diferentes ndices de

modulacin, los resultados obtenidos se presentan en la figura V.16. En esta figura se aprecia
el comportamiento del contenido armnico en la salida, y se puede observar que para
diferentes ndices es prcticamente el mismo.
fc = 3 kHz & fo = 60
120
100
80
Vrms
60
40
1.0
20
0
0
0.8
5
10
15
20
25
0.6
ndice de modulacin
Frec. (kHz)
Figura V.16. Contenido armnico de la tensin lnea-neutro, VL-N, con filtro de salida.
De la anterior figura se puede concluir que el inversor se puede trabajar sin ningn
problema con diferentes ndices de modulacin, asegurndose que no cambiar
significativamente su comportamiento.
91
Esta prueba se realiz para verificar que la frecuencia a la que se presenta el rizo de
tensin a la salida no cambia al variar el ndice de modulacin, lo cual ocasionara que
aumentara la distorsin en la salida, provocando que el filtro de salida ya no trabaje a una
frecuencia correcta; esta situacin se podra presentar si la frecuencia de rizo disminuyera, de
tal modo que se acercar demasiado a la frecuencia de corte del filtro de salida.
RL = 10
Los resultados experimentales correspondientes a la figura V.4 se muestran en la figura
V.17, obtenindose un THD de 13%.
100 V/div
50 V/div
2 ms/ div, 2.5 Khz/div
Figura V.17. Prueba para carga RL sin filtro de salida. De arriba hacia abajo: tensin de lnea-neutro,
En la figura V.18 se presenta su comportamiento para diferentes ndices de

modulacin. Asimismo, se pueden observar las amplitudes de la fundamental para distintos
valores de ndices de modulacin y la localizacin en frecuencia de los rizos de tensin
provocados por las seales portadoras.
92
fc = 3 kHz & fo = 60
120
100
80
Vrms
60
40
1.0
20
0
0
0.8
5
10
15
20
25
0.6
ndice de modulacin
Frec. (kHz)
Figura V.18. Contenido armnico de la tensin lnea-neutro, VL-N, sin filtro de salida.
De los resultados anteriores se observa que la topologa multinivel permite obtener una
baja distorsin de tensin a la salida y, la forma de onda sin filtro de salida presenta menor
contenido armnico que con un inversor convencional. El objetivo de variar ma es corroborar
que la tcnica siga conservando sus caractersticas y que a una frecuencia de 18 kHz se
presenta el rizo de salida, debido a que la frecuencia de salida es la suma de las frecuencias
de cada inversor puente completo.
Los resultados experimentales para los mismos parmetros de la figura V.5, esto es con
filtro de salida, se presentan en la figura V.19 en donde el THD es de 6.70%, verificndose el
resultado obtenido por simulacin.
100 V/div
50 V/div
2 ms/ div, 2.5 kHz/div
Figura V.19. Prueba de carga RL con filtro de salida. De arriba hacia abajo: tensin de lnea-neutro,
VL-N y contenido armnico.
93
La figura V.20 muestra el comportamiento en pruebas experimentales para diferentes

ndices de modulacin.
fc = 3 kHz & fo = 60
120
100
80
Vrms
60
40
1.0
20
0
0
0.8
5
10
15
25
20
0.6
ndice de modulacin
Frec. (kHz)
Figura V.20. Contenido armnico de la tensin lnea-neutro, VL-N, con filtro de salida.
V.3.2 Pruebas con carga resistiva-inductiva

Para las pruebas realizadas en esta seccin se utilizaron como cargas una resistencia en
serie con una inductancia para obtener el diagrama de la figura V.21.
B
C
VL-L
LL
LL
LL
VL-N
RL
RL
RL
IL
Figura V.21. Carga conectada en estrella.
Donde:
RL
LL
= 28.5
= 58 mH
Se tiene que la impedancia ZL en la figura V.1 se forma con la conexin en serie de las
componentes RL y LL. La inductancia es tal que permite obtener un factor de potencia de 0.79,
tal como se obtiene de la siguiente expresin:
94
1
(180)(5.01)Cos(37.49) = 357.77W
2
1
= (180)(5.01) = 450.9VA
2
Ppromedio =
(V.1)
Paparente
(V.2)
por lo que el factor de potencia est dado por la relacin entre estas potencias:
FP =
357.77W
= 0.79
450.9VA
(V.3)
Los resultados experimentales correspondientes se presentan en la figura V.22, donde

la figura V.22-a, es la tensin de lnea con un THD de 16.42%, y donde se puede apreciar el
desfasamiento existente entre la corriente y la tensin de lnea; en la figura V.22-b se
encuentra el contenido armnico de la tensin de lnea.
2 V/div
100 V/div
5 A/div
5 ms/ div.
a)
20 V/div
2.5 kHz/ div.
b)
Figura V.22. Prueba con carga RL sin filtro de salida. a) De arriba hacia abajo: seal de referencia,
tensin de lnea de salida VL-N y corriente en la carga. b) Contenido armnico de la tensin de lnea.
95
La prueba con carga RL permiti observar el funcionamiento con una carga que no
fuera completamente resistiva, tambin se puede observar que el inversor multinivel sigue
funcionando de manera satisfactoria bajo este tipo de carga.
La siguiente prueba consiste en utilizar el inversor multinivel con filtro de salida para
alimentar la carga, la figura V.23 muestra los resultados experimentales al utilizar el filtro de
salida para la carga RL, obtenindose un THD de 8.36% en la tensin de salida y utilizando los
mismos parmetros de las figuras V.6 y V.22.
100 V/div
5 A/div
2 ms/ div.
Figura V.23. Tensin de lnea-neutro, VL-N, con filtro de salida y corriente de carga.
V.3.3 Pruebas con carga inductiva

Para esta prueba se seleccion un motor de induccin, la figura V.24 muestra el
diagrama para las tensiones y las corrientes para el motor con las siguientes caractersticas:
Trifsico
Potencia: HP
VCA: 220 V
1735 RPM
IL
A
VL- L
Figura V.24. Diagrama de motor de induccin.
La figura V.25 muestra las mediciones de corriente y tensin en el motor operando con
el inversor multinivel, as como de contenido armnico, para un funcionamiento sin carga o en
vaco. El inversor se utiliz sin filtro de salida y con las siguientes especificaciones:
96
Carga
ndice de modulacin
Motor de induccin
Vcd = 57 V
fc =3 kHz
fo = 60 Hz
ma =1
Con lo cual se obtiene un THD de 11.13% en la tensin VL_L.
2 A/div
250
V/div
25 V/div
Figura V.25. Prueba para motor sin filtro de salida. De arriba hacia abajo: corriente de lnea IL , tensin
de lnea-lnea, VL-L y contenido armnico de la tensin.
La figura V.26 muestra la tensin VL_L. y la corriente de lnea IL con los mismos
parmetros que para la figura V.25, utilizando el filtro de salida y obtenindose un THD de
10.52%.
2 A/div
250
V/div
25 V/div
Figura V.26. Prueba para motor con filtro de salida .De arriba hacia abajo: corriente de lnea
IL, tensin de lnea-lnea, VL-L y contenido armnico de la tensin.
97
La prueba con motor se realiz sin filtro de salida, figura V.25, y con filtro de salida,
figura V.26, aunque para una carga como un motor de induccin no se necesita el uso del
filtro de salida; sin embargo, se observa que la corriente IL, la tensin VL_L y el THD en el
motor mejora si se utiliza el filtro.
V.3.4 Pruebas a frecuencias superiores a 3 kHz

El objetivo de esta prueba es observar el funcionamiento del inversor multinivel a
frecuencias mas elevadas que 3 kHz y sin sincronizacin.
Los resultados experimentales para la simulacin de la figura V.7 se presentan en la
figura V.27, la cual se realiz con los mismos valores de los parmetros que para la simulacin
de la figura V.7. En la tensin VL_N se tiene un THD de 8.27 % debido a la distorsin de cruce
por cero.
2 V/div
200
V/div
40 V/div
Figura V.27. Prueba a 15 kHz. De arriba hacia abajo: seal de referencia senoidal, tensin de salida
VL_N,, y espectro en frecuencia de la tensin de salida
La figura V.27 presenta una distorsin en el cruce por cero de la tensin de salida al
operar el inversor con una frecuencia de portadora de 15 kHz, los efectos de esta distorsin es
un incremento en la amplitud de los armnicos de ms bajo orden, el tercer armnico
principalmente y el quinto en menor medida.
Se realizaron pruebas al prototipo variando la frecuencia de operacin de las
portadoras, y se encontr que al reproducir una seal senoidal de 60 Hz, se empieza a
producir una distorsin de cruce por cero a frecuencias de portadora mayores de fc = 6.5 kHz.
Tambin se observ, que la distorsin de cruce por cero no se incrementa
drsticamente al operar el inversor entre 7 kHz y 20 kHz, mantenindose en todo ese rango de
frecuencias como se observa en la figura V.27.
Una posible fuente de este problema puede ser la limitacin de la respuesta real del
inversor multinivel al operar a frecuencias elevadas ya que podran los inversores en cascada
no alcanzar a reproducir anchos de pulso muy breves , por otra parte, el tiempo muerto que
se implementa en las seales de conmutacin tambin puede contribuir a generar esta
distorsin del cruce por cero.
98
Sin embargo, una solucin a este problema es la de incrementar el valor de tensin en

las fuentes de alimentacin, de tal manera que la amplitud de los armnicos sea despreciable
en comparacin con la amplitud de la fundamental.
V.3.5 Inyeccin de armnicos

Otro tipo de pruebas realizadas al inversor multinivel es la reproduccin de armnicos
de seales senoidales, mltiplos de 60 Hz, los armnicos que se reprodujeron son a 180 Hz y
300 Hz. Lo anterior se realiz debido a la aplicacin de filtros activos, en donde es necesario
reproducir los armnicos mltiplos de la frecuencia de lnea de orden ms bajo.
Inyeccin del tercer armnico

figura V.28. Se muestra la reproduccin del armnico a 180 Hz por el inversor multinivel en
una fase, as como tambin, se puede observar en el espectro armnico de la tensin de
salida.
1 V/div
100
V/div
50 V/div
2 ms/ div, 1 kHz/div
Figura V.28. Reproduccin del tercer armnico. De arriba hacia abajo: seal de referencia; tensin de
salida y espectro en frecuencia de la tensin de salida.
Inyeccin del quinto armnico

figura V.29. Se muestra la reproduccin del armnico a 300 Hz por el inversor multinivel en
una fase, as como tambin, se puede observar el espectro armnico de la tensin de salida.
99
2 V/div
200
V/div
40 V/div
Figura V.29. Reproduccin del quinto armnico. De arriba hacia abajo: seal de referencia; tensin de
salida y espectro en frecuencia de la tensin de salida.
Inyeccin de armnicos de bajo orden

En esta prueba se pretende observar el comportamiento en la reproduccin de una
seal senoidal distorsionada con la presencia de los armnicos de orden mas bajos. Las
amplitudes para cada uno de ellos en relacin con la fundamental se muestran en la tabla V.1.
Tabla V.1. Relacin de armnicos a reproducir.
Armnico
% Respecto a la fundamental
3
10%
5
8%
7
6%
9
4%
11
2%
La figura V.30 es la prueba experimental correspondiente a la simulacin de la figura

V.11, se puede observar la tensin de salida sin filtro y en el espectro en frecuencia se
observa que los armnicos deseados estn presentes.
100
V/div
50 V/div
Figura V.30. Seal distorsionada sin filtro de salida. De arriba hacia abajo: tensin de salida, y espectro
en frecuencia de la tensin de salida.
100
La figura V.31 muestra la tensin de salida utilizando el filtro de salida y el espectro

armnico, en donde se observa que el inversor multinivel reproduce la seal distorsionada de
manera satisfactoria, eliminando el filtro la componente de alta frecuencia y obtenindose
los armnicos deseados. Las condiciones de operacin del inversor son las mismas que las
utilizadas en la figura V.30.
100V/div
50 V/div
Figura V.31. Seal distorsionada con filtro de salida. De arriba hacia abajo: tensin de salida, y
espectro en frecuencia de la tensin de salida.
Reproduccin de dv/dt
La ltima prueba considerada para el estudio del inversor multinivel es la de
implementar una seal con un dV/dt, lo anterior se realiz para comprobar la simulacin de la
figura V.12 y en donde se puede observar los dV/dt que debe reproducir el inversor multinivel.
Esta prueba determina de una manera prctica la dinmica del inversor multinivel en la
reproduccin de seales aleatorias para la aplicacin de filtros activos.
La figura V.32 muestra los resultados que se obtuvieron en la implementacin de la
seal de referencia sin filtro de salida, en donde se observa que el inversor multinivel
reproduce de manera satisfactoria la seal de referencia.
2 V/div
100
V/div
5 ms/ div
Figura V.32. Reproduccin dV/dt sin filtro de salida. De arriba hacia abajo: tensin de referencia, y
tensin de salida.
101
La figura V.33 muestra la tensin de salida utilizando el filtro de salida, las condiciones de
operacin del inversor multinivel son las mismas que las de la figura V.32.
2 V/div
100
V/div
5 ms/ div
Figura V.33. Reproduccin de dV/dt con filtro de salida. De arriba hacia abajo: tensin de referencia, y
tensin de salida despus del filtro de salida.
La importancia de la reproduccin de diferentes formas de onda radica en que, para el

empleo en filtros activos, estas seales deben poder reproducirse con el inversor y por medio
del mismo inyectarse en la red elctrica para poder corregir los defectos existentes en la
tensin de lnea.
Las tablas V.2 y V.3 resumen las pruebas realizadas y los resultados obtenidos.
Tabla V.2. Resumen de pruebas realizadas con diferentes cargas.
Prueba
Condiciones
Parmetro
Resistiva
Resistivainductiva
Inductiva
Frec. > 3 kHz
RL =10
Vcd =57V
fc =3 kHz
fo =60Hz
ma =1
RL =10
LL=140H
Vcd =57V
fc =3 kHz
fo =60 Hz
ma =1
Motor de
induccin
Vcd =57V
fc =3 kHz
fo =60 Hz
ma =1
RL =15
Vcd =57V
fc =15kHz
fo =60 Hz
ma =1
Sin filtro Tensin

de salida
RL
Con filtro
de salida
ff =11kHz
en
Sin filtro Tensin

de salida
RL
Con filtro
de salida
en
Sin filtro Tensin VL_L

de salida
Con filtro
de salida
Con filtro Tensin VL_N
de salida
102
THD
Simulacin
Experimental
16.08%
13%
6.79%
6.70%
10.7%
12.6%
3.57%
11.13%
10.52%
1.6%
8.27%

Tabla V.3. Resumen de pruebas realizadas en reproduccin de seales.
Prueba
Condiciones
Parmetro
Reproduccin
del 3er
armnico
RL =15
Vcd =60V
fc=6.5kHz
fo =180Hz
ma =1
Reproduccin
del 5o
armnico
RL =15
Vcd =60V
fc=6.5kHz
fo =300Hz
ma =1
Reproduccin
de seal
distorsionada
con armnicos
RL =15
Vcd =60V
fc=6.5kHz
fo =60Hz
ma =1
Reproduccin
de dV/dt
RL =10
Vcd =57V
fc =3 kHz
fo =60 Hz
ma =1
Amplitudes
Simulacin
Experimental

de salida
118 Vpico
129 Vpico

de salida
118 Vpico
132 Vpico

de salida
3
5
7
9
11

de salida
Interruptores
controlados
10%
8%
6%
4%
2%
3 6.42%
5 6.17%
7 4.33%
9 2.96%
11 0.89%
dV/dt = 1.09 x 109 V/seg
(multinivel)
dV/dt = 3.27 x 109 V/seg
(convencional)
V.4 Conclusiones
A partir de las pruebas experimentales realizadas se puede concluir lo siguiente:
El inversor multinivel tiene un excelente desempeo para la aplicacin en filtros
activos, y en general, en aplicaciones de conversin CD / CA.
Presenta una gran calidad en la tensin de salida con bajo contenido armnico para
diferentes tipos de carga.
carga resistiva
carga resistiva-inductiva
carga inductiva
Con lo cual, se tiene que el inversor multinivel se puede utilizar en aplicaciones en
donde se presenten cualquiera de estos tipos de carga con un buen desempeo.
103
104
CAPTULO VI
CONCLUSIONES
Las conclusiones sobre el desarrollo de la tesis se presentan en este captulo, se

comentan los puntos principales de las pruebas experimentales, del diseo del prototipo y en
general los puntos de inters para la utilizacin del inversor multinivel de inversores en
cascada. Tambin, se proponen algunas actividades futuras.
VI.1 Conclusiones del trabajo desarrollado

La seleccin de la topologa se basa principalmente en la aplicacin que se requiera
tener, por lo tanto debido a que esta investigacin se enfoca a la aplicacin en filtros activos
se tiene lo siguiente:
La topologa ms adecuada para la aplicacin de filtros activos es el inversor multinivel
de inversores en cascada.
Las bases sobre las que se toma esta decisin se encuentran en el captulo II y son las
siguientes:
Proporciona la mayor cantidad de niveles de tensin en relacin con los dispositivos
semiconductores requeridos para su implementacin.
No presenta problemas de balanceo de tensin en los condensadores.
Tiene variedad de estados de conmutacin para una misma tensin en la salida.
Utiliza una tcnica de modulacin tal que permite elevar la frecuencia del rizo en la
salida del inversor a una mayor de que la frecuencia de conmutacin.
Por otro lado, para seleccionar la tcnica de modulacin se necesita observar el
desempeo de las diferentes tcnicas existentes, tal como se realiz en el captulo III, por
tanto tenemos que:
La tcnica de modulacin ms adecuada para la aplicacin en filtros activos es la
tcnica PSPWM multiportadora.
105
Se considera que sta tcnica es la mas apropiada para la aplicacin de filtros activos
debido a que presenta las siguientes caractersticas:
Desplaza la frecuencia del rizo de tensin de salida a frecuencias elevadas.
Permite reducir el tamao del filtro de salida.
Presenta un buen desempeo en la reproduccin de seales con distorsiones.
Tambin se presentan los principales criterios para el diseo del inversor multinivel
para la aplicacin de filtros activos y que consisten en:
El nmero de inversores en cascada puede variar segn la aplicacin, sin embargo para
filtros se recomienda utilizar de 2 a 3 inversores en cascada, ya que los resultados son
satisfactorios, una cantidad mayor ya no se recomienda debido a que puede ser
engorroso la cantidad de portadoras y requerimientos del inversor en general para
funcionar.
La frecuencia de conmutacin del inversor se sugiere manejarla de manera que el rizo
de tensin en la salida sea lo ms elevado posible para manejar un filtro en la salida de
tamao pequeo.
En el diseo del filtro de salida se recomienda una aproximacin Butterworth debido al
tipo de respuesta estable que presenta.
Asimismo, se han realizado diferentes pruebas experimentales con el propsito de
observar el comportamiento del inversor multinivel bajo diferentes condiciones de carga,
concluyndose que:
El inversor multinivel tiene un excelente desempeo para la aplicacin en filtros
activos, y en general, en aplicaciones de conversin CD / CA. Presenta una gran
calidad en la tensin de salida con bajo contenido armnico para diferentes tipos de
carga.
VI.2 Trabajos futuros

Como trabajos futuros se plantean las siguientes actividades:
Explorar ms a fondo otras aplicaciones de los inversores multinivel, tales como control
de motores y la aplicacin en UPS.
Utilizar dispositivos de alta frecuencia en el inversor multinivel para reducir el filtro de
salida.
Realizar la construccin de un filtro activo utilizando el inversor multinivel.
Utilizar un solo bus de cd en el inversor multinivel para reducir el numero de fuentes
de cd.
Regulacin de las tensiones del bus.
106
Conclusiones
Utilizar el inversor multinivel para controlar energa reactiva.
VI.3 Publicaciones generadas

Durante el desarrollo del trabajo de tesis se presentaron los siguientes artculos:
E. Brcenas, S. Ramrez, V. Crdenas, R. Echavarra , Inversor Multinivel en Cascada con
Aislamiento con una sola Fuente de CD, Octava Conferencia de Ingeniera Elctrica, CIE 2002,
Centro de Investigacin y de Estudios Avanzados del Instituto Politcnico Nacional, Ciudad de
Mxico, Septiembre 2002.
E. Brcenas, S. Ramrez, V. Crdenas, R. Echavarra, Cascade Multilevel Inverter with only
one DC Source, CIEP 2002, Guadalajara, Mxico, Octubre 2002.
107
108
APNDICE 1
BIBLIOGRAFA
[1]
Alarcn, G. I., Filtro activo serie trifsico para compensacin de armnicos de tensin,
Tesis de maestra, Cenidet, Mxico, Julio 2000, pp. 4 -12.
[2]
Muhammad H. Rashid, Electrnica de potencia, (circuitos, dispositivos y aplicaciones),

Prentice Hall, Mxico, 1993.
[3]
Michael A. Boost, and Phoivos D. Ziogas, State of the Art Carrier PWM Techniques: A
Critical Evaluation, IEEE Trans. Ind. Applicat., vol. 24, pp. 271-280, March/April 1988.
[4]
Enjeti, Ziogas, Lindsay., Programed PWM techniques to eliminate harmonics: a critical

evaluation, Industrial Electronics, IEEE Transactions on, Volume 37, Issue: 2, April
1990, Page(s): 143-151.
[5]
Nez Gutirrez, C. A., Anlisis de alternativas para la implementacin del filtro de

potencia con alta eficiencia, aplicado a convertidores cd/ca utilizados en sistemas de
alimentacin no convencionales., tesis de maestra, febrero 1997; CENIDET,
Departamento de Electrnica. Cuernavaca-Morelos.
[6]
Jih Sheng Lai, Fang Zheng Peng., Multilevel Converters A New Breed of Power
Converters. IEEE, Trans. On Ind. Appl., Vol. 32, No. 3, May/June, 1996, pp. 509-517.
[7]
C Hochgraf , R. Lasseter, D. Divan, T. A. Lipo., Comparison of Multilevel Inverters For

Static Var Compensation. IAS 1994, pp. 921-928.
[8]
Y. Liang and C. O. Nwankpa, A power Line Conditioner Based on Flying Capacitor

Multilevel Voltage Source Converter with Phase-shift-SPWM, IEEE Transactions on
industry applications, Vol. 36, No. 4, pp. 965-971, July/August 2000.
[9]
C. Hochgraf, R. H. Lasseter. A Transformer-less Static Synchronous Compensator

Employing a Multi-level Inverter, IEEE Trans. Vol. 12, No. 2, Abril 1997.
109
[10]
T. A. Meynard, H. Foch, Multilevel Conversin: High Voltaje Choppers and voltajesource inverters, Proc. IEEE PESC 1992 pp. 397-403.
[11]
www.delphion.com
[12]
A. Nabae, I. Takahashi, H. Akagi, A New Neutral- Point Clamped PWM Inverter, IEEE
Transactions on Industry Applications, pp. 518-523, vol IA-17, no. 5,
September/October 1981.
[13]
Tae Jin Kim, Dae Wook Kang, Yo-Han Lee, Dong Seok Hyun, The Analisys of Conduction
and Switching Losses in Multi-Level Inverter System, PESC 2001 Conference
Proceedings, Vancouver, Canada.
[14]
S. Dai, A. von Jouanne, H. Zhang, A Simple Method for Balancing the DC-link Voltage
of Three-Level Inverters, PESC 2001 Conf., June 2001.
[15]
Celanovic, N.; Boroyevich, D., A fast space vector modulation algorithm for multilevel
three-phase converters, Industry Applications Conference, 1999. Thirty-Fourth IAS
Annual Meeting. Conference Record of the 1999 IEEE, Volume: 2, 1999, Page(s): 1173 1177 vol.2
[16]
Marchesoni, M.; Mazzucchelli, M.; Tenca, P., An optimal controller for voltage balance
and power losses reduction in MPC AC/DC/AC converters, Power Electronics Specialists
Conference, 2000. PESC 00. 2000 IEEE 31st Annual, Volume: 2, 2000, Page(s): 662 667
vol.2.
[17]
Marchesoni, M.; Mazzucchelli, M.; F.V.P Robinson; P. Tenca, A Minimum Energy Based
Capacitor Voltage Balancing Control Strategy For MPC Conversion Systems,
Proceddings of ISIE99, Bled, Slovenia, July 1999, pp. 20-25.
[18]
Celanovic, N., Space Vector Modulation and Control of Multilevel Converters, tesis
doctoral Septimbre 20, 2000; Blacksburg, Virginia. pp. 93 96.
[19]
L. M. Tolbert, F. Z. Peng, T. G. Habetler, Multilevel Converters for Large Electric

Drives, IEEE Trans. Ind. Applicat., Vol.35, pp. 36-44, Jan./Feb. 1999.
[20]
Snchez, A. A., Uso de filtros activos para compensar regulacin de voltaje en lneas
de media tensin, tesis de licenciatura, Enero 2001; Universidad de Concepcin,
Facultad de ingeniera, Departamento de Ingeniera Elctrica. Concepcin-Chile. pp.
93 96.
[21]
Manjrekar, M.D.; Lipo, T.A., A hybrid multilevel inverter topology for drive
applications, Applied Power Electronics Conference and Exposition, 1998. APEC '98.
Conference Proceedings 1998., Thirteenth Annual , Volume: 2 , 1998, Page(s): 523 -529
vol.2.
[22]
Siriroj Sirisukprasert, Jih Sheng Lai, Tian Hua Liu., A Novel Cascaded Multilevel
Converter Drive System with Minimum Number of Separated DC Sources, Conference
PESC 2001, Conference Place Vancouver, Canada.
110
Bibliografa
[23]
Sinha, G.; Lipo, T.A., A four level drive with isolated DC power supplies, Power
Electronics Specialists Conference, 2000. PESC 00. 2000 IEEE 31st Annual , Volume: 1,
2000 Page(s): 224 -229 vol.1.
[24]
Sirisukprasert S., Optimized Harmonic Stepped-Waveform for Multilevel Inverter, Tesis

de maestria, 15 Septiembre de 1999; Virginia Polytechnic Institute and State
University.
[25]
Qin Jiang and T.A. Lipo, Switching Angles and DC Link Voltages optimization for
Multilevel Cascade Inverters, Electric Machines and Power Systems (submitted).
[26]
Celanovic N., Space Vector Modulation and Control of Multilevel Converters, Tesis
doctoral, Septiembre 20, 2000; Virginia Polytechnic Institute and State University.
[27]
Calais, M.; Borle, L.J.; Agelidis, V.G., Analysis of multicarrier PWM methods for a
single-phase five level inverter, Power Electronics Specialists Conference, 2001. PESC.
2001 IEEE 32nd Annual, Volume: 3 , 2001, Page(s): 1351 1356.
[28]
Li L., Dariusz C., Liu Y., and Pragasen P., Multilevel Selective Harmonic Elimination
PWM Technique in Series-Connected Voltage Inverters, IEEE Transactions on Industry
Applications, Vol. 36, No. 1, pp. 160-170, January/February 2000.
[29]
Fang Z. Peng, John W. McKeever, and Donald J. Adams, A Power Line Conditioner
Using Cascade Multilevel Inverters for Distribution Systems, IEEE Transactions on
Industry Applications, Vol. 34, No. 6, pp. 1293-1298, November/December 1998.
[30]
T. Brcker, S. Bernet., Loss Balancing in Three Level Voltage Source Inverters applying
Active NPC Switches, PESC 2001 Conference Proceedings, Vancouver, Canada.
[31]
Mwinyiwiwa, B.; Wolanski, Z.; Yiqiang Chen; Boon-Teck Ooi, Multimodular multilevel
converters with input/output linearity., Industry Applications, IEEE Transactions on,
Volume:
33
Issue:
5,
Sept.-Oct.
1997,
Page(s):
1214
1219.
[32]
L. M. Tolbert, T. G. Habetler, Novel Multilevel Inverter Carrier Based PWM Method,

IEEE Trans. On Industry Applications, Vol. 35, No. 5, pp. 1098-1107 September/October
1999.
[33]
G. Jos, X. Huang, B. T. Ooi, Direct Coupled Multilevel Cascaded Series Var

Compensators, IEEE Trans. Ind. Applicat., Vol. 34,pp. 1156-1163, No. 5,
Sep./Oct. 1998.
[34]
Peng, F.Z.; McKeever, J.W.; Adams, D.J., Cascade multilevel inverters for utility
applications, Industrial Electronics, Control and Instrumentation, 1997. IECON 97. 23rd
International Conference on, Volume: 2, 1997, Page(s): 437 - 442 vol.2.
[35] Celanovic, N.; Boroyevich, D., A comprehensive study of neutral-point voltage balancing
problem in three-level neutral-point-clamped voltage source PWM inverters, Power
Electronics, IEEE Transactions on, Volume: 15 Issue: 2, March 2000 Page(s): 242 249.
111
[36] Xiaoming Yuan; Barbi, I., Fundamentals of a new diode clamping multilevel inverter,
Power Electronics, IEEE Transactions on, Volume: 15 Issue: 4, July 2000 Page(s): 711
718.
[37] Meynard, T.A.; Foch, H., Multilevel converters and derived topologies for high power
conversion, Industrial Electronics, Control, and Instrumentation, 1995., Proceedings of
the 1995 IEEE IECON 21st International Conference on, Volume: 1, 1995 Page(s): 21 -26
vol.1.
[38]
Tolbert, L.M.; Peng, F.Z., Multilevel converters as a utility interface for renewable
energy systems, Power Engineering Society Summer Meeting, 2000. IEEE, Volume: 2,
2000, Page(s): 1271 -1274 vol. 2.
[39]
Mwinyiwiwa, B.; Wolanski, Z.; Boon-Teck Ooi, Multilevel STATCOM with third harmonic
elimination on the DC link capacitor voltages, Power Electronics Specialists
conference, 1997. PESC '97 Record., 28th Annual IEEE , Volume:1, 1997, Page(s): 317 322 vol.1.
[40]
F. Z. Peng, A Generalized Multilevel Inverter Topology with Self-voltage-balancing,

IEEE,Trans. On Industry applications, Vol. 37, No. 2, pp. 611-618, March/April 2001.
112
APNDICE 2
LISTA DE SMBOLOS
Vcd
Vout
Sn
Zcarga
ICP
Iout
VCE
VCEmax
fc
fo
ffc
fms
npc
PT
Pss
Psw
VCEsat
D
Esw(on)
Esw(off)
fsw
In
QNORM
Vcd
C
Cn
Dn
io
n
s
Vn
H(n)
Valor de tensin de un escaln en la tensin de salida

Tensin de salida
Interruptores de potencia
Impedancia de carga
Valor pico de la corriente de carga
Corriente de salida
Tensin colector emisor
Tensin colector emisor mxima
Frecuencia de corte del filtro
Frecuencia del armnico ms significativo
Nmero de pulsos por cuarto de ciclo
Prdidas totales en cada IGBT
Prdidas por conduccin
Prdidas por conmutacin
Tensin colector emisor en saturacin
Ciclo de trabajo
ngulo de desfasamiento entre tensin y corriente
Energa de conmutacin al encendido
Energa de conmutacin al apagado
Frecuencia de conmutacin PWM
Corriente en el bus de cd
Carga normalizada
rizo de tensin
Capacitancia
Condensadores
Diodos
Corriente de salida
Nmero de niveles
Nmero de fuentes de cd
Tensin de salida de un inversor puente completo
Amplitud del armnico n
113
H(1)
s
Vc
Vc
k
Mmax
Nestados
Nvectores
i
Vab
Vbc
Vca
(n)
Vector de conmutacin
REF
Vector de modulacin
Ciclo de trabajo
dn
Tensin de salida de la componente fundamental

ngulos de disparo
Valor de tensin de un escaln
Incremento de VC
Constante
ndice de modulacin mximo
Nmero de estados de conmutacin
Nmero de vectores de conmutacin
Variable
Tensin de fase a a la fase b
Tensin de fase b a la fase c
Tensin de fase c a la fase a
REF
mf
ma
Ao
Acpp
np
c
frizo
Ams
Nm
Ne
JF
JP
V
PF
T
RL
LL
VL
TJT
RJC
RJD
RCS
RSA
PD
cf
Q
Rr
r
Lr
Cr
tw
fcf
VL_L
Vector de referencia
ndice de modulacin de frecuencias
ndice de modulacin de amplitud
Amplitud de la seal de referencia
Amplitud de la seal de portadora
Nmero de portadoras
ngulo de desfasamiento entre portadoras
Frecuencia de rizo de tensin
Armnicos mas significativos
Nmero de mdulos puente completo
Nmero de escalones
Joules demandados durante un ciclo de lnea
Joules por puente completo
Potencia demandadas durante un ciclo de lnea
Tiempo del periodo
Resistencia de carga
Inductancia de carga
Tensin de lnea
Temperatura de unin en el IGBT
Resistencia trmica unin-encapsulado(IGBT)
Resistencia trmica unin-encapsulado(diodo)
Resistencia trmica encapsulado-disipador de los IGBTs
Resistencia trmica disipador-ambiente
Potencia disipada por cada diodo
Frecuencia de resonancia
Factor de calidad del filtro de salida
Carga a plena potencia
Frecuencia de resonancia para escalamiento
Valor de L de escalamiento
Valor de C de escalamiento
Tiempo muerto
Tensin de lnea a lnea
114
APNDICE 3
DIAGRAMAS DE CIRCUITOS
Figura A3.1. Diagrama de tarjetas de inversores individuales
115
Gnd
GAL2
Vcc
4
3
2
1
U2
PW2
X7
JP1
8
7
6
5
4
3
2
1
Vcc
PW3
PW5
R15
RES1
PW4
VCC
Vcc
Vcc
C1
1
2
Vcc
Gnd
D1
LED
13
4
10
11
12
13
Vcc
14
9
10
11
6
7
Vcc
16
VCC
Q
Q
4
3
2
1
5
12
GND
10
11
12
13
Gnd
14
R25
PRE
CLK
D
CLR
Q
Q
VCC
GND
9
8
Vcc
Q1
RES1
JP3
Gnd
7
1
2
3
4
5
6
Q1N
SN74ALS74A
PRE
CLK
D
CLR
R26
Q
Q
5
6
Vcc
Q2
HEADER 6
RES1
Vcc
Gnd
SN74ALS74A
R27
PRE
CLK
D
CLR
Q
Q
VCC
GND
9
8
Vcc
Q2N
RES1
Gnd
SN74ALS74A
24
Gnd
14
15
16
17
18
19
20
21
22
23
GAL2
Vcc
X8
12
GAL22V10B25LP(24)
IN/CLK
IN
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
Vcc
4
3
2
1
14
15
16
17
18
19
20
21
22
23
Vcc
C3
13
4
10
11
12
13
Vcc
9
10
11
6
7
Vcc
16
14
VCC
Q
Q
4
3
2
1
5
12
GND
10
11
12
13
Vcc
14
BUTTON
RES1
R7
Q
Q
VCC
GND
9
8
Vcc
Q3
RES1
JP4
Gnd
PRE
CLK
D
CLR
1
2
3
4
5
6
Q3N
SN74ALS74A
R30
Q
Q
5
6
Vcc
Q4
RES1
HEADER 6
Vcc
SN74ALS74A
R31
PRE
CLK
D
CLR
Q
Q
VCC
GND
9
8
Gnd
Vcc
Q4N
RES1
Gnd
SN74ALS74A
3
Gnd
Gnd
GAL2
Vcc
4
3
2
1
U4
RES1
R9
RES1
R10
RES1
R11
X9
RES1
R12
RES1
R13
Vcc
RES1
IN/CLK
IN
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
VCC
1
2
3
4
5
6
7
8
9
10
11
13
GND
RES1
R8
Vcc
Gnd
U7A
14
15
16
17
18
19
20
21
22
23
1
2
3
14
15
R22
RES1
CAP
C5
A
B
CLR
Cext
Rext/Cext
13
4
10
11
12
13
Vcc
14
U7B
12
C6
9
10
11
6
7
Vcc
16
5
6
Vcc
RES1
SN74ALS74A
R33
PRE
CLK
D
CLR
Q
Q
VCC
GND
9
8
Vcc
Q5
RES1
JP5
Gnd
1
2
3
4
5
6
Q5N
SN74ALS74A
A
B
CLR
Cext
Rext/Cext
VCC
U13A
Vcc
Q
Q
4
3
2
1
5
12
GND
10
11
12
13
Vcc
14
CAPACITOR POL
PRE
CLK
D
CLR
R34
Q
Q
5
6
Vcc
Q6
RES1
HEADER 6
Vcc
SN74ALS74A
U13B
Gnd
Gnd
D3
LED
R32
Q
Q
SN74LS123
Gnd
R23
RES1
CAP
PRE
CLK
D
CLR
U12B
Q
Q
SN74LS123
Vcc
GAL22V10B25LP(24)
R17
RES1
U12A
Vcc
Vcc
24
R29
PRE
CLK
D
CLR
D2
LED
B3
1
RES1
R6
Vcc
RES1
U11B
Gnd
8
Gnd
RES1
R5
5
6
SN74ALS74A
U11A
Vcc
A
B
CLR
Cext
Rext/Cext
RES1
R3
RES1
R4
R28
Q
Q
U10B
Q
Q
U6B
R21
RES1
CAP
PRE
CLK
D
CLR
SN74LS123
Gnd
R16
RES1
R2
A
B
CLR
Cext
Rext/Cext
SN74LS123
Vcc
C4
R14
RES1
1
2
3
14
15
R20
RES1
CAP
12
Vcc
Gnd
U6A
GAL22V10B25LP(24)
Gnd
U10A
Vcc
Vcc
U3
1
2
3
4
5
6
7
8
9
10
11
13
VCC
VCC
IN/CLK
IN
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
GND
1
2
3
4
5
6
7
8
9
10
11
13
24
U1
RES1
HEADER 14
Gnd Vcc
R35
PRE
CLK
D
CLR
Q
Q
VCC
GND
9
8
Gnd
Vcc
Q6N
RES1
Gnd
SN74ALS74A
A
Title
Tiempo muerto con GAL para CMLI
Vcc
+
C7
C8
CAP
C9
CAP
C10
CAP
C11
CAP
C12
CAP
C13
CAP
C14
CAP
C15
CAP
C16
CAP
C17
CAP
C18
CAP
C19
CAP
Size
C20
CAP
Gnd
2
Figura A3.2. Diagrama de tarjetas de tiempo muerto
116
Number
A3
Date:
File:
Vcc
R1
14
13
12
11
10
9
8
7
6
5
4
3
2
1
RES1
U9B
Gnd
Vcc
Gnd
5
6
SN74ALS74A
U9A
Vcc
A
B
CLR
Cext
Rext/Cext
Vcc
JP2
Vcc
Q
Q
BUTTON
KULKA2
C2
Q
Q
Vcc
SN74LS123
Gnd
R19
RES1
CAP
PRE
CLK
D
CLR
R24
U8B
U5B
GAL22V10B25LP(24)
GND
K1
K2
A
B
CLR
Cext
Rext/Cext
SN74LS123
PW6
P1
1
B1
1
2
3
14
15
R18
RES1
CAP
HEADER 8
Gnd
Gnd
U5A
14
15
16
17
18
19
20
21
22
23
12
IN/CLK
IN
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
IN
IO
GND
1
2
3
4
5
6
7
8
9
10
11
13
PW1
U8A
Vcc
Vcc
24
Revision
Ernesto Barcenas Barcenas
6-Dec-2002
Sheet of
C:\Mis documentos\Temporal\MyDesign.ddbDrawn By:
7
APNDICE 4
CIRCUITOS DE SIMULACIN
Figura A4.1. Circuito para la generacin de los pulsos PWM en una rama del inversor multinivel.
117
Figura A4.2. Circuito monofsico para la simulacin de la etapa de potencia del inversor multinivel en
PSPICE.
118
APNDICE 5
PROGRAMAS
Los programas de la GAL22V10 son dos, el primero se encuentra en la unidad U1 de la

figura A1.1 del apndice 1, el segundo programa corresponde a los dispositivos U2, U3 y U4 de
la misma figura A1.1.
Dentro del cdigo se emplean los siguientes smbolos para programar los dispositivos:
#
&
corresponde a la operacin lgica de negacin (negado)

corresponde a la operacin lgica de suma (OR)
corresponde a la operacin lgica de multiplicacin (AND)
AII.1 Programa de U1
0002 |
0003 |TITLE 'gal1'
0004 |
0005 |"Inputs
0006 |
0007 | A1
pin 1; "Puente1
0008 | A2
pin 2; "Puente1
0009 | B1
pin 3; "Puente1
0010 | B2
pin 4; "Puente1
0011 | C1
pin 5; "Puente2
0012 | C2
pin 6; "Puente2
0013 | D1
pin 7; "Puente2
0014 | D2
pin 8; "Puente2
0015 | E1
pin 9; "Puente3
0016 | E2
pin 10; "Puente3
0017 | F1
pin 11; "Puente3
0018 | F2
pin 13; "Puente3
0019 | ST
pin 14; "Start
0020 |
0021 |
0022 |
119
0023 |"Outputs
0024 |
0025 | X1
pin 23;
0026 | X2
pin 22;
0027 | X3
pin 21;
0028 | X4
pin 20;
0029 | X5
pin 19;
0030 | X6
pin 18;
0031 | X7
pin 17;
0032 | X8
pin 16;
0033 | X9
pin 15;
0034 |
0035 |Equations
0036 |
0037 | X1 = !ST # !X2;
0038 | X2 = !(A1 & A2 & B1 & B2 & C1 & C2 & D1 & D2 & E1 & E2 & F1 & F2) # !X1;
0039 | X7 = !X2;
0040 |
0041 | X3 = !ST # !X4;
0042 | X4 = !(A1 & A2 & B1 & B2 & C1 & C2 & D1 & D2 & E1 & E2 & F1 & F2) # !X3;
0043 | X8 = !X4;
0044 |
0045 | X5 = !ST # !X6;
0046 | X6 = !(A1 & A2 & B1 & B2 & C1 & C2 & D1 & D2 & E1 & E2 & F1 & F2) # !X5;
0047 | X9 = !X6;
0048 |END
0049 |
AII.2 Programa de U2, U3 y U4

0002 |
0003 |TITLE 'gal2'
0004 |
0005 |"Inputs
0006 | vcc
pin 1; "5 volts
0007 | gnd
pin 2; "Tierra
0008 | pw1 pin 3; "Entrada PWM 1
0009 | pw2 pin 4; "Entrada PWM 2
0010 | x7
pin 5;
0011 | iaa
pin 6;
0012 | ibb
pin 7;
0013 | ia
pin 8;
0014 | ib
pin 9;
0015 |
0016 |"Outputs
0017 |
0018 |
0019 | clr1
pin 23;
0020 | clr2
pin 22;
0021 | clr3
pin 21;
0022 |
clr4
pin 20;
120
Programas
0023 | oaa
pin 19;
0024 | obb
pin 18;
0025 | oa
pin 17;
0026 | ob
pin 16;
0027 | y1
pin 15;
0028 | y2
pin 14;
0029 |
0030 |Equations
0031 |
0032 | oa = (gnd & !vcc) # (!pw1 & vcc & !gnd);
0033 | ob = (gnd & !vcc) # (!pw2 & vcc & !gnd);
0034 |
0035 | oaa = (gnd & !vcc) # (!ia & vcc & !gnd);
0036 | obb = (gnd & !vcc) # (!ib & vcc & !gnd);
0037 |
0038 | y1 = (!iaa & pw1) # (iaa & !pw1);
0039 | y2 = (!ibb & pw2) # (ibb & !pw2);
0040 |
0041 | clr1 = pw1 & x7;
0042 | clr2 = ia & x7;
0043 | clr3 = pw2 & x7;
0044 | clr4 = ib & x7;
0045 |
0046 |END
0047 |
121
122

Electrónica de Potencia

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Electrónica de Potencia

Caricato da

Copyright:

Formati disponibili

S.E.P.

CENTRO NACIONAL DE INVESTIGACIN

ING. ERNESTO BRCENAS BRCENAS

DR. RODOLFO ECHAVARRA SOLS

A mis hermanos, mi mam y mi pap, por darme la motivacin que

A los revisores de tesis por sus comentarios y acertadas sugerencias: Dr.

A mis compaeros de generacin: el chivo, la lacrota, el mosh, el tona,

A Nancy y Sinuh por tratar de hacerme ms sociable (es intil).

A todo el personal de Cenidet que ha hecho amena mi estancia en el

A CONACyT y a la SEP, por proporcionar los medios econmicos para

RESUMEN .................................................................................................. XIII

Anlisis y desarrollo de un inversor multinivel

II.4.1 Estructura monofsica ......................................................

V.2 Resultados de simulacin ........................................................... 82

Anlisis y desarrollo de un inversor multinivel

El empleo de convertidores electrnicos de potencia CD/CA en el rea de calidad de la

Anlisis y desarrollo de un inversor multinivel

El presente captulo muestra una breve introduccin al tema de calidad de la energa;

I.1 Calidad de la energa

Anlisis y desarrollo de un inversor multinivel

I.2 Convertidores de potencia

I.3.1 Inversor medio puente

Figura I.1. Inversor monofsico medio puente.

Tensin del bus de CD

La corriente de colector pico que deben manejar los dispositivos semiconductores es

I.3.2 Inversor puente completo

Figura I.2. Inversores convencionales: a) Inversor monofsico, b) Inversor trifsico

Anlisis y desarrollo de un inversor multinivel

La corriente de colector pico que deben manejar los dispositivos semiconductores es

La tensin colector emisor de los interruptores VCE, se expresa como:

I.3.4 Dispositivos semiconductores de potencia

I.3.5 Tcnicas de modulacin

La figura I.3 muestra la modulacin de un solo ancho de pulso, esta tcnica es la

Anlisis y desarrollo de un inversor multinivel

Figura I.4. Modulacin PWM senoidal: a) tensin de salida, b) contenido armnico.

Tcnica PWM senoidal

Cos1 Cos 2 + Cos 3 ............Cos N /4

Nmero del armnico ms alto a considerar en el sistema de ecuaciones.

Anlisis y desarrollo de un inversor multinivel

donde npc es el nmero de pulsos por cuarto de ciclo y fo la frecuencia fundamental.

Accionador de motor CA alimentado en

Tcnica de inyeccin de armnicos

I.3.6 Prdidas por conmutacin en inversores convencionales

PSS = I CP VCEsat (DCos )

PSW = (E SW(on) + E SW(off) )f SW

Definiendo los siguientes valores:

valor pico de la corriente senoidal de salida

Con las tcnicas de modulacin mencionadas se tienen prdidas por conmutacin

I.4 Planteamiento del problema

Anlisis y desarrollo de un inversor multinivel

Anlisis y desarrollo de un inversor multinivel

Tensin de salida del

Figura II.1. Tensin de salida de un inversor multinivel.

Dependiendo del nmero de niveles que proporcione el inversor el contenido armnico

II.2 Estado del arte

II.2.1 Aplicacin en compensadores

Figura II.2. Filtro activo de tensin utilizando un inversor multinivel.

sta es una de las aplicaciones ms comunes de los inversores multinivel, pudindose

II.2.2 Aplicacin en convertidores

Anlisis y desarrollo de un inversor multinivel

Figura II.3. Troceadores multinivel de alta tensin.

Figura II.4. Conexin en serie de dispositivos.

Asimismo se realiza una comparacin al utilizar la conexin en serie de