Tcnicas Digitais

Saul Azzolin Bonaldo

Santa Maria - RS
2011

Presidncia da Repblica Federativa do Brasil

Ministrio da Educao
Secretaria de Educao a Distncia
Colgio Tcnico Industrial de Santa Maria
Este material didtico foi elaborado em parceria, entre o Colgio Tcnico Industrial
de Santa Maria e a Universidade Federal de Santa Catarina para o Sistema Escola
Tcnica Aberta do Brasil e-Tec Brasil.
Comisso de Acompanhamento e Validao
Universidade Federal de Santa Catarina/UFSC

Comisso de Acompanhamento e Validao

Colgio Tcnico Industrial de Santa Maria/CTISM

Coordenao Institucional
Araci Hack Catapan/UFSC

Coordenador Institucional
Paulo Roberto Colusso/CTISM

Coordenao do Projeto
Silvia Modesto Nassar/UFSC

Professor-autor
Saul Azzolin Bonaldo/CTISM

Cordenao de Design Instrucional

Beatriz Helena Dal Molin/UNIOESTE

Coordenao Tcnica
Iza Neuza Teixeira Bohrer/CTISM

Designers Intrucionais
Helena Maria Maullmann/UFSC
Jorge Luiz Silva Hermenegildo/CEFET-SC

Coordenao de Design
Erika Goellner/CTISM

WEB Designers
Beatriz Helena Dal Molin/UNIOESTE
Mrcia Freire Rocha Cordeiro Machado/ETUFPR
Superviso de Projeto Grfico
Ana Carine Garca Montero/UFSC
Diagramao
Joo Ricardo Zattar/UFSC
Lus Henrique Lindler/UFSC
Reviso
Lcia Locatelli Flres/UFSC

Reviso Pedaggica
Andressa Rosemrie de Menezes Costa/CTISM
Francine Netto Martins Tadielo/CTISM
Marcia Migliore Freo/CTISM
Reviso Textual
Lourdes Maria Grotto de Moura/CTISM
Vera da Silva Oliveira/CTISM
Reviso Tcnica
Alex Martins/CTISM
Eduardo Lehnhart Vargas/CTISM
Diagramao e Ilustrao
Leandro Felipe Aguilar Freitas/CTISM
Marcel Jacques/CTISM
Rafael Cavalli Viapiana/CTISM
Ricardo Antunes Machado/CTISM

Ficha catalogrfica elaborada por Maristela Eckhardt CRB 10/737

Biblioteca Central UFSM
B697c

INSTITUTO
FEDERAL
RIO GRANDE
DO SUL

Bonaldo, Saul Azzolin

Curso tcnico em automao industrial : tcnicas digitais /
Saul Azzolin Bonaldo. 3. ed. Santa Maria : Universidade Federal
de Santa Maria, Colgio Tcnico Industrial de Santa Maria, Curso
Tcnico em Automao Industrial, Universidade Federal de Santa
Catarina, 2011.
86 p. : il. ; 21 cm.
1. Informtica 2. Tecnologia digital 3. Circuitos 4. lgebra de
Boole 5. Portas lgicas 6. Programa Escola Aberta do Brasil I.
Universidade Federal de Santa Maria. Curso Tcnico em Automao
Industrial. II. Universidade Federal de Santa Catarina III. Ttulo.
CDU 004

Apresentao e-Tec Brasil

Prezado estudante,
Bem-vindo ao e-Tec Brasil!
Voc faz parte de uma rede nacional pblica de ensino, a Escola Tcnica Aberta
do Brasil, instituda pelo Decreto n 6.301, de 12 de dezembro 2007, com o
objetivo de democratizar o acesso ao ensino tcnico pblico, na modalidade
a distncia. O programa resultado de uma parceria entre o Ministrio da
Educao, por meio das Secretarias de Educao a Distncia (SEED) e de Educao Profissional e Tecnolgica (SETEC), as universidades e escolas tcnicas
estaduais e federais.
A educao a distncia no nosso pas, de dimenses continentais e grande
diversidade regional e cultural, longe de distanciar, aproxima as pessoas ao
garantir acesso educao de qualidade, e promover o fortalecimento da
formao de jovens moradores de regies distantes dos grandes centros
geograficamente ou economicamente.
O e-Tec Brasil leva os cursos tcnicos a locais distantes das instituies de
ensino e para a periferia das grandes cidades, incentivando os jovens a concluir
o ensino mdio. Os cursos so ofertados pelas instituies pblicas de ensino
e o atendimento ao estudante realizado em escolas-polo integrantes das
redes pblicas municipais e estaduais.
O Ministrio da Educao, as instituies pblicas de ensino tcnico, seus
servidores tcnicos e professores acreditam que uma educao profissional
qualificada integradora do ensino mdio e educao tcnica, capaz de
promover o cidado com capacidades para produzir, mas tambm com autonomia diante das diferentes dimenses da realidade: cultural, social, familiar,
esportiva, poltica e tica.
Ns acreditamos em voc!
Desejamos sucesso na sua formao profissional!
Ministrio da Educao
Janeiro de 2010
Nosso contato
etecbrasil@mec.gov.br

e-Tec Brasil

Indicao de cones
Os cones so elementos grficos utilizados para ampliar as formas de
linguagem e facilitar a organizao e a leitura hipertextual.
Ateno: indica pontos de maior relevncia no texto.

Saiba mais: oferece novas informaes que enriquecem o

assunto ou curiosidades e notcias recentes relacionadas ao
tema estudado.
Glossrio: indica a definio de um termo, palavra ou expresso
utilizada no texto.
Mdias integradas: sempre que se desejar que os estudantes
desenvolvam atividades empregando diferentes mdias: vdeos,
filmes, jornais, ambiente AVEA e outras.
Atividades de aprendizagem: apresenta atividades em diferentes
nveis de aprendizagem para que o estudante possa realiz-las e
conferir o seu domnio do tema estudado.

e-Tec Brasil

Sumrio
Palavra do professor-autor

Apresentao da disciplina

11

Projeto instrucional

13

Aula 1 Portas lgicas

1.1 Histrico

15
15

1.2 Tipos de portas lgicas

16

Aula 2 lgebra de Boole

2.1 Definies preliminares

29
29

2.2 Propriedades ou leis da lgebra de Boole

30

2.3 Teoremas da lgebra de Boole

31

2.4 Quadro resumo

33

2.5 Expresses lgicas

33

Aula 3 Mapas de Karnaugh

3.1 Mtodos de minimizao

45
45

3.2 Diagrama (ou mapa) de Karnaugh para duas variveis

45

3.3 Diagrama (ou mapa) de Karnaugh para trs variveis

48

3.4 Diagrama (ou mapa) de Karnaugh para quatro variveis 51

3.5 Diagramas com condies irrelevantes

55

Aula 4 Circuitos combinacionais

4.1 Definio de circuitos combinacionais

59
59

4.2 Projetos de circuitos lgicos combinacionais

59

4.3 Projeto de circuitos codificadores e decodificadores

63

Aula 5 Circuitos sequenciais

5.1 Definio de circuitos sequenciais

71
71

5.2 Flip-flops (ou biestveis)

71

5.3 Diagramas temporais com flip-flops

79

Referncias

84

Currculo do professor-autor

85

e-Tec Brasil

Palavra do professor-autor
Em meu fim est meu princpio.
T. S. Eliot, East Coker

Cmeras digitais, aparelhos de udio digital, telefones celulares com recursos

avanados, lentes de contato interativas, dispositivos de identificao por
radiofrequncia, todos esses equipamentos esto deixando nosso mundo
muito mais interessante.
Ento, muitos sonhos aparentemente impossveis esto se tornando realidade
rapidamente, graas ao avano da tecnologia digital. O universo digital est se
espalhando por reas inimaginveis, e o limite dado pela imaginao.
O objetivo principal do estudo das Tcnicas Digitais conhecer os princpios
e as tcnicas que so comuns a todos os sistemas digitais, partindo da mais
simples chave, liga-desliga, ao mais complexo computador. Tendo o domnio
desta poderosa ferramenta, voc tambm poder realizar algum sonho aparentemente impossvel.
Steve Jobs, co-fundador da Apple Computers e um dos principais responsveis
pela transformao do mundo em um grande universo digital, deixou um
recado a uma turma de formandos da Universidade de Stanford: Stay Hungry,
Stay Foolish. Continue esfomeado, continue tolo. Nunca se satisfaa totalmente, nem desista por medo de fazer besteira ou de ver que seus sonhos
so ilusrios.
Continue esfomeado, continue tolo, afinal, qualquer sonho vale a pena.
Saul Azzolin Bonaldo

e-Tec Brasil

Apresentao da disciplina
Na disciplina de Tecnologia da Informtica, vimos que os circuitos internos
dos computadores modernos trabalham no modo digital, utilizando o sistema
binrio de numerao.
Circuitos e sistemas digitais so encontrados no somente em computadores,
mas em muitos outros equipamentos, como em videogames, dispositivos de
eletrnica embarcada (automotivos), equipamentos de medio, controladores
de temperatura, entre outros.
Os circuitos digitais esto tambm sendo utilizados em aplicaes tipicamente
analgicas, como aparelhos de udio e vdeo, por exemplo.
Nesta disciplina, sero estudados os princpios e as tcnicas comuns a todos os
sistemas digitais, partindo da mais simples chave liga-desliga ao mais complexo
computador. O entendimento destes princpios fundamental para se compreender o funcionamento de sistemas digitais, comandos lgico-processados
e microprocessadores, de modo que possamos aplicar esses conhecimentos
na anlise e reparo de muitos desses sistemas.

11

e-Tec Brasil

Projeto instrucional
Disciplina: Tcnicas Digitais (carga horria: 60h).
Ementa: Portas lgicas. lgebra de Boole. Mapas de Karnaugh. Circuitos Combinacionais. Circuitos Sequenciais.

AULA

OBJETIVOS DE
APRENDIZAGEM

MATERIAIS

CARGA
HORRIA
(horas)

1. Portas lgicas

Entender o funcionamento dos diferentes

tipos de portas lgicas.
Conhecer a simbologia, o crculo
equivalente e a tabela verdade de cada
uma das portas lgicas estudadas.

Ambiente virtual.
Apostila didtica.
Recursos de apoio: links,
exerccios, textos
complementares,
videoconferncia.

12

2. lgebra de Boole

Compreender a lgebra de Boole, seus

postulados, propriedades e teoremas.
Trabalhar com circuitos lgicos,
expresses lgicas e tabelas verdade.
Identificar as equivalncias entre os
diferentes tipos de portas lgicas.

Ambiente virtual.
Apostila didtica.
Recursos de apoio: links,
exerccios, textos
complementares,
videoconferncia.

12

3. Mapas de
Karnaugh

Entender a importncia da simplificao

de circuitos lgicos.
Aprender o mtodo de simplificao
atravs de mapas de Karnaugh para
duas, trs e quatro variveis.

Ambiente virtual.
Apostila didtica.
Recursos de apoio: links,
exerccios, textos
complementares,
videoconferncia.

12

4. Circuitos
combinacionais

Conhecer e identificar os circuitos lgicos

combinacionais.
Projetar circuitos lgicos combinacionais
com a finalidade de resolver problemas
que envolvam variveis lgicas de
entrada e sada.

Ambiente virtual.
Apostila didtica.
Recursos de apoio: links,
exerccios, textos
complementares,
videoconferncia.

12

Construir e analisar o funcionamento de

flip-flops com portas NAND e NOR.
Conhecer os diferentes tipos de flip-flops.

Ambiente virtual.
Apostila didtica.
Recursos de apoio: links,
exerccios, textos
complementares,
videoconferncia.

12

5. Circuitos
sequenciais

13

e-Tec Brasil

Aula 1 Portas lgicas

Objetivos
Entender o funcionamento dos diferentes tipos de portas lgicas.
Conhecer a simbologia, o circuito equivalente e a tabela verdade
de cada uma das portas lgicas estudadas.

1.1 Histrico
Em 1854, o matemtico ingls George Boole apresentou um sistema matemtico de anlise lgica conhecido como lgebra de Boole.
Somente em 1938, um engenheiro americano (Claude Shannon) utilizou
as teorias da lgebra de Boole para a soluo de problemas de circuitos de
telefonia com rels, tendo publicado um artigo que praticamente introduziu
na rea tecnolgica o campo da eletrnica digital.
Os sistemas digitais so formados por circuitos lgicos denominados portas
lgicas que, utilizados de forma conveniente, podem implementar todas as
expresses geradas pela lgebra de Boole.
A aula 2 nos trar uma boa explicao sobre lgebra de Boodle.
As portas lgicas so circuitos digitais com uma ou mais tenses de entrada
que podem ser construdos com diodos, transistores e resistores conectados
de tal forma, que o sinal de sada do circuito corresponde ao resultado de
uma funo lgica bsica (AND, OR, NOT). Os valores possveis das tenses
de entrada e da tenso de sada so somente dois: tenso de alimentao
do circuito (Vcc) ou tenso nula (terra ou GND). Por conveno, considera-se
a tenso de alimentao como sinal lgico 1 e a tenso nula como sinal
lgico 0.

Aula 1 - Portas lgicas

15

e-Tec Brasil

Uma vez associados os sinais eltricos com nveis lgicos (0 e 1), pode-se
concluir que atravs de portas lgicas se pode implementar qualquer um dos
operadores lgicos (AND, OR, NOT).
Existem trs portas bsicas (AND, OR e NOT) que podem ser conectadas de
vrias maneiras, formando sistemas que vo de simples relgios digitais aos
computadores de grande porte. Derivadas dessas portas lgicas, outras portas
lgicas foram concebidas como a Porta NAND, a Porta NOR, a Porta
XOR e a Porta XNOR.
Para melhor compreenso, para cada porta lgica bsica sero apresentados
um circuito eltrico equivalente e um circuito eletrnico capaz de implementar
a funo lgica equivalente. Ser apresentada, tambm, a tabela verdade, a
expresso lgica que define a funo/porta lgica em questo e a simbologia
tradicionalmente utilizada para represent-la. Os sinais de entrada das portas
sero representados com as letras iniciais do alfabeto e o sinal de sada pela
letra S. Convm enfatizar que os sinais de entrada e de sada so tenses
eltricas.

1.2 Tipos de portas lgicas

1.2.1 Porta AND (E)

A funo AND aquela que executa a multiplicao de duas ou mais variveis

booleanas. Sua representao algbrica para duas variveis :

A porta lgica AND possui dois ou mais sinais de entrada, mas somente
um sinal de sada. Nessa porta lgica, todas as entradas devem estar no nvel
lgico 1 (Vcc) para que se obtenha um nvel lgico 1 (Vcc) na sada da
mesma. Caso contrrio, o sinal de sada ser de nvel lgico 0.
a) Expresso lgica da porta AND

b) Circuito eltrico equivalente da porta AND

Para compreender a funo AND da lgebra booleana, deve-se analisar o
circuito da Figura 1.1, para o qual se adotam as seguintes convenes:

e-Tec Brasil

16

Tcnicas Digitais

Figura 1.1: Circuito eltrico equivalente da porta AND

Fonte: CTISM

A anlise da Figura 1.1 revela que a lmpada somente acender se ambas as

chaves estiverem fechadas e, seguindo a conveno, tem-se:
c) Tabela verdade da porta AND
Para o caso especfico da porta lgica AND, a tabela verdade fica sendo:

Tabela 1.1: Tabela verdade da porta AND

A

Na tabela verdade, escrevem-se todas as possveis combinaes de operao

das chaves. Dessa forma, verifica-se que a tabela verdade um mapa no qual
so depositadas todas as possveis situaes com seus respectivos resultados.
O nmero de combinaes possveis igual a 2N, onde N o nmero de
variveis de entrada.
d) Simbologia da porta AND
A porta lgica AND , portanto, um circuito eletrnico que executa a funo
AND da lgebra de Boole, sendo representada, na prtica, pelo smbolo visto
na Figura 1.2 que segue:

Aula 1 - Portas lgicas

17

e-Tec Brasil

Figura 1.2: Simbologia da porta lgica AND

Fonte: CTISM

1.2.2 Porta OR (OU)

A funo OR aquela que assume valor 1 quando uma ou mais variveis de
entrada forem iguais a 1 e assume 0 se, somente se, todas as variveis de
entrada forem iguais a zero. Sua representao algbrica para duas variveis
de entrada :

Portanto, nessa porta lgica, pelo menos uma das entradas deve estar no nvel
lgico 1 (Vcc) para que se obtenha um nvel lgico 1 (Vcc) na sada da
porta lgica.
a) Expresso lgica da porta OR

b) Circuito eltrico equivalente da porta OR

Para entender melhor a funo OR da lgebra booleana, analisam-se todas
as situaes possveis de operao das chaves do circuito da Figura 1.3. A
conveno a mesma adotada anteriormente:

Figura 1.3: Circuito eltrico equivalente da porta OR

Fonte: CTISM

O circuito anterior mostra que a lmpada acende quando qualquer uma das chaves estiver fechada e permanece apagada se ambas estiverem abertas, ou seja:

e-Tec Brasil

18

Tcnicas Digitais

c) Tabela verdade da porta OR

Para o caso especfico da porta lgica OR, a tabela verdade fica sendo:
Tabela 1.2: Tabela verdade da porta OR
A

d) Simbologia da porta OR
A porta lgica OR , portanto, um circuito eletrnico que executa a funo
OR da lgebra de Boole, sendo representada, na prtica, atravs do smbolo
visto na Figura 1.4 a seguir:

Figura 1.4: Simbologia da porta lgica OR

Fonte: CTISM

1.2.3 Porta inversora NOT (NO)

A funo NOT aquela que inverte ou complementa o estado da varivel de
entrada, ou seja, se a varivel estiver em 0, a sada vai para 1; se estiver em
1, a sada vai para 0. , portanto, uma porta com apenas um sinal de entrada
e um sinal de sada o qual assumir sempre valores lgicos inversos (complementares) ao sinal de entrada. Executa a funo lgica da inverso booleana.
a) Expresso lgica da porta NOT
A porta lgica NOT representada algebricamente da seguinte forma:

b) Circuito eltrico equivalente da porta NOT

A anlise do circuito da Figura 1.5 ajuda a compreender melhor a funo NOT
da lgebra Booleana.

Aula 1 - Portas lgicas

19

e-Tec Brasil

Figura 1.5: Circuito eltrico equivalente da porta NOT

Fonte: CTISM

Observando o circuito da Figura 1.5, pode-se concluir que a lmpada estar

acesa somente se a chave estiver aberta (CH A = 0, S = 1). Quando a chave
fecha, a corrente desvia por ela, e a lmpada se apaga (CH A = 1, S = 0).
c) Tabela verdade da porta NOT
Para o caso especfico da porta lgica NOT, a tabela verdade fica sendo:
Tabela 1.3: Tabela verdade da porta NOT
A

d) Simbologia da porta NOT

A porta lgica NOT , portanto, um circuito eletrnico que executa a funo
NOT da lgebra de Boole, sendo representada, na prtica, atravs do smbolo
visto na Figura 1.6 que segue:

Figura 1.6: Simbologia da porta lgica NOT

Fonte: CTISM

1.2.4 Porta NAND (NO E)

Esta funo uma composio das funes AND e NOT, ou seja, a funo
AND invertida. A porta lgica NAND tem dois ou mais sinais de entrada e

e-Tec Brasil

20

Tcnicas Digitais

apenas um de sada que s ser baixo se todos os sinais de entrada forem

altos. Como o prprio nome diz, a porta NAND uma porta lgica AND com
sada negada, isto , uma AND seguida de uma NOT.
a) Expresso lgica da porta lgica NAND
A expresso algbrica da porta NAND dada por:

b) Circuito eltrico equivalente da porta NAND

O circuito da Figura 1.7 esclarece o comportamento da funo NAND.

Figura 1.7: Circuito eltrico equivalente da porta NAND

Fonte: CTISM

Observa-se que a lmpada apaga somente quando ambas as chaves so

fechadas, ou seja:

c) Tabela verdade da porta lgica NAND

Para o caso especfico da porta lgica NAND, a tabela verdade fica sendo:
Tabela 1.4: Tabela verdade da porta lgica NAND
A

Aula 1 - Portas lgicas

21

e-Tec Brasil

d) Simbologia da porta NAND

A porta lgica NAND , portanto, um circuito eletrnico que executa a funo
AND da lgebra de Boole e a inverte, de acordo com a Figura 1.8 que segue:

Figura 1.8: Simbologia da porta NAND

Fonte: CTISM

A porta lgica NAND representada, na prtica, pelo smbolo visto na Figura

1.9 a seguir:

Figura 1.9: Simbologia usual da porta NAND

Fonte: CTISM

1.2.5 Porta NOR (NO OU)

Esta funo uma composio das funes OR e NOT, ou seja, a funo OR
invertida. A porta lgica NOR tem dois ou mais sinais de entrada e apenas um
de sada que s ser alto se todos os sinais de entrada forem baixos. Como o
prprio nome diz, a porta NOR uma porta lgica OR com sada negada, isto
, uma OR seguida de uma NOT.
a) Expresso lgica da porta lgica NOR
A expresso algbrica da porta NOR dada por:

b) Circuito eltrico equivalente da porta NOR

O circuito da Figura 1.10 esclarece o comportamento da funo NOR.

e-Tec Brasil

22

Tcnicas Digitais

Figura 1.10: Circuito eltrico equivalente da porta NOR

Fonte: CTISM

Observa-se que a lmpada fica acesa somente quando as duas chaves esto
abertas.

c) Tabela verdade da porta lgica NOR

Para o caso especfico da porta lgica NOR, a tabela verdade fica sendo:
Tabela 1.5: Tabela verdade da porta lgica NOR
A

d) Simbologia da porta NOR

A porta lgica NOR , portanto, um circuito eletrnico que executa a funo
OR da lgebra de Boole e a inverte, de acordo com a Figura 1.11 que segue:

Figura 1.11: Simbologia da porta NOR

Fonte: CTISM

A porta lgica NOR representada, na prtica, pelo smbolo visto na Figura 1.12.

Aula 1 - Portas lgicas

23

e-Tec Brasil

Figura 1.12: Simbologia usual da porta NOR

Fonte: CTISM

1.2.6 Porta XOR (OU EXCLUSIVO)

Essa funo, como o prprio nome diz, apresenta sada com valor 1, quando
as variveis de entrada forem diferentes entre si. Portanto, a porta lgica XOR
um circuito lgico tal que, para cada combinao dos sinais de entrada, o
sinal de sada ser nvel lgico 1 (alto) se, somente se, houver um NMERO
MPAR de entradas em nvel lgico 1 (alto).
a) Expresso lgica da porta lgica XOR
A notao algbrica que representa a funo XOR dada por:

b) Circuito eltrico equivalente da porta XOR

O circuito da Figura 1.13 esclarece o comportamento da funo XOR.

Figura 1.13: Circuito eltrico equivalente da porta XOR

Fonte: CTISM

Observa-se que a lmpada fica acesa, ou seja, este bloco somente ter nvel
lgico 1 na sada, quando suas entradas forem diferentes.

e-Tec Brasil

24

Tcnicas Digitais

c) Tabela verdade da porta lgica XOR

Para o caso especfico da porta lgica XOR, a tabela verdade fica sendo:
Tabela 1.6: Tabela verdade da porta lgica XOR
A

d) Simbologia da porta XOR

A porta lgica XOR um circuito relativamente complexo formado por diversas
portas lgicas bsicas que e pode ser verificado na Figura 1.14 que segue:

Figura 1.14: Diagrama da porta lgica XOR

Fonte: CTISM

A porta lgica XOR representada, na prtica, pelo smbolo visto na Figura

1.15 que segue:

Figura 1.15: Simbologia da porta lgica XOR

Fonte: CTISM

Aula 1 - Portas lgicas

25

e-Tec Brasil

1.2.7 Porta XNOR (NO OU EXCLUSIVA ou

COINCIDNCIA)
Esta funo, como o prprio nome diz, apresenta sada com valor 1, quando
as variveis de entrada forem iguais entre si. Portanto, a porta lgica XNOR
um circuito lgico tal, que para cada combinao dos sinais de entrada, o
sinal de sada ser nvel lgico 1 (alto) se, somente se, houver um NMERO
PAR de entradas em nvel lgico 1 (alto). A porta lgica XNOR a porta
XOR invertida.
a) Expresso lgica da porta lgica XNOR
A notao algbrica que representa a funo XNOR dada por:

b) Circuito eltrico equivalente da porta XNOR

O circuito da Figura 1.16 esclarece o comportamento da funo XNOR.

Figura 1.16: Circuito eltrico equivalente da porta XNOR

Fonte: CTISM

Observa-se que a lmpada fica acesa, ou seja, este bloco somente ter nvel
lgico 1 na sada (lmpada acesa), quando suas entradas forem iguais (coincidentes).
c) Tabela verdade da porta lgica XNOR
Para o caso especfico da porta lgica XNOR, a tabela verdade fica sendo:

e-Tec Brasil

26

Tcnicas Digitais

Tabela 1.7: Tabela verdade da porta lgica XNOR

A

d) Simbologia da porta XNOR

A porta lgica XNOR um circuito relativamente complexo, formado por
diversas portas lgicas bsicas que pode ser observado na Figura 1.17 a seguir:

Figura 1.17: Diagrama da porta lgica XNOR

Fonte: CTISM

A porta lgica XNOR representada, na prtica, pelo smbolo visto na Figura

1.18 a seguir:

Figura 1.18: Simbologia da porta lgica XNOR

Fonte: CTISM

Resumo
Nesta aula, foram estudados os diferentes tipos de portas lgicas, suas caractersticas, simbologia, tabela verdade e expresso algbrica equivalente.

Aula 1 - Portas lgicas

27

e-Tec Brasil

Atividades de aprendizagem
1. Elabore um quadro-resumo das portas lgicas, especificando o tipo a
simbologia usual, a tabela verdade, a descrio da funo lgica e expresso algbrica equivalente.

e-Tec Brasil

28

Tcnicas Digitais

Aula 2 lgebra de Boole

Objetivos
Compreender a lgebra de Boole, seus postulados, propriedades
e teoremas.
Trabalhar com circuitos lgicos, expresses lgicas e tabelas verdade.
Identificar as equivalncias entre os diferentes tipos de portas lgicas.

2.1 Definies preliminares

Na aula anterior, os circuitos lgicos foram tratados sem preocupao com a
simplificao o que, na prtica, deve ser evitada visando minimizar a quantidade de portas lgicas do circuito.
Dessa forma, deve-se realizar um breve estudo da lgebra de Boole, pois
atravs de seus postulados, propriedades, teoremas fundamentais e identidades que se efetuam as simplificaes. Na lgebra de Boole, esto todos os
fundamentos da Eletrnica Digital.
Durante sculos, os matemticos percebiam que havia uma conexo entre
a matemtica e a lgica, mas ningum antes do matemtico ingls George
Boole descobriu essa ligao. Em 1854, Boole estabeleceu a teoria da lgica
simblica, onde cada varivel lgica pode assumir somente valores discretos.
At meados de 1938, a lgebra booleana praticamente no teve aplicao no
mundo real. Nessa poca, Claude E. Shannon, pesquisador do Bell Labs (USA),
demonstrou como adaptar a lgebra booleana para analisar e descrever o
desempenho de circuitos de comutao telefnica construdos a base de rels.
Ele fez com que as variveis booleanas representassem rels FECHADOS ou
ABERTOS. A partir desta aplicao, comeou, ento, a difuso da tecnologia
digital que temos disponvel na atualidade.
A grande diferenciao que h entre a lgebra booleana e a lgebra linear
que as constantes e variveis booleanas podem assumir somente dois valores, 0

Aula 2 - lgebra de Boole

29

e-Tec Brasil

ou 1. Esses valores podem representar duas condies distintas, normalmente

indicando Verdadeiro ou Falso. Contudo, tambm podem representar
condies ambguas, tais como Aberto ou Fechado, Alto ou Baixo,
entre outras.
Em geral, utilizam-se o valor 0 para indicar a condio falsa e 1 para indicar a
condio verdadeira. Essa lgica conhecida por lgica normal ou convencional. Entretanto, em muitos casos utilizam-se 0 para verdadeiro e 1 para
falso. Nesses casos, diz-se que se utiliza a lgica inversa.
Em funo dos valores que as variveis booleanas podem assumir, trs operaes bsicas so possveis de ser executadas:

Como em qualquer teoria matemtica, a lgebra de Boole possui POSTULADOS, LEIS E TEOREMAS que a definem. O conhecimento dessas definies
necessrio para o correto entendimento dos princpios da Eletrnica Digital,
o que nos permitir desenvolver nossos prprios projetos de sistemas digitais.

2.2 Propriedades ou leis da lgebra

de Boole
Sero estudadas as principais propriedades algbricas teis principalmente
no manuseio e nas simplificaes de expresses e, consequentemente, de
circuitos lgicos.

2.2.1 Propriedade comutativa

A propriedade comutativa vlida tanto na adio booleana quanto na multiplicao booleana, e definida por:

2.2.2 Propriedade associativa

Da mesma forma que a propriedade comutativa, a propriedade associativa
vlida tanto na adio booleana quanto na multiplicao booleana. Dessa
forma, temos:

e-Tec Brasil

30

Tcnicas Digitais

2.2.3 Propriedade distributiva

Da mesma forma que na lgebra linear, a propriedade distributiva nos mostra que:

2.3 Teoremas da lgebra de Boole

Os teoremas da lgebra de Boole so definidos para uma varivel booleana
qualquer, ou seja, seu valor pode ser 0 ou 1. Esses teoremas so divididos
em trs grupos de acordo com as funes lgicas bsicas.

2.3.1 Teoremas da adio lgica

2.3.2 Teoremas do produto lgico

2.3.3 Teorema do complemento ou da

inverso lgica

2.3.4 Teoremas de De Morgan

Os teoremas de De Morgan so muito importantes quando se necessita simplificar um circuito lgico, ou mesmo eliminar o complemento de uma funo

Aula 2 - lgebra de Boole

31

e-Tec Brasil

lgica. O primeiro teorema converte uma operao OR em uma operao

AND. O segundo teorema realiza a operao inversa, isto , converte uma
operao AND em uma operao OR.
a) Primeiro teorema de De Morgan
O complemento de uma funo lgica na forma de um produto lgico de
qualquer nmero de variveis pode ser transformado em uma soma lgica,
complementando cada varivel em separado e trocando o operador . pelo
operador +.

De maneira geral, ou seja, estendendo para mais variveis de entrada, temos:

b) Segundo teorema de De Morgan

O complemento de uma funo lgica na forma de uma soma lgica de qualquer nmero de variveis pode ser transformado em um produto lgico, complementado-se cada varivel em separado e trocando o operador + por ..

De maneira geral, ou seja, estendendo para mais variveis de entrada, temos:

2.3.5 Identidades auxiliares

Algumas identidades auxiliares, teis para a simplificao de expresses, so
descritas a seguir:

e-Tec Brasil

32

Tcnicas Digitais

2.4 Quadro resumo

Figura 2.1: Quadro resumo das propriedades e teoremas da lgebra de Boole

Fonte: CTISM

2.5 Expresses lgicas

Uma expresso lgica ou booleana uma funo formada por variveis binrias, ou seja, variveis que podem assumir somente os valores 0 e 1 por operadores lgicos OR, AND e NOT, por coeficientes numricos de valor 0 ou 1 e
por um sinal de igualdade. Uma expresso booleana pode ter como resultado
somente os valores 0 e 1.
Da mesma forma que na lgebra tradicional, nas expresses booleanas podem
ser utilizados parnteses, colchetes e chaves para se exprimir em prioridades.
Se o circuito lgico apresentar mais de uma sada, para cada uma delas haver
uma expresso booleana correspondente, ou seja, deve-se criar uma funo
lgica exclusiva para cada sada em funo das entradas.

Aula 2 - lgebra de Boole

33

e-Tec Brasil

2.5.1 Expresses booleanas obtidas

de circuitos lgicos
Todo o circuito lgico executa uma funo booleana e, por mais complexo que
seja, formado pela interligao das portas lgicas bsicas. Assim, pode-se
obter a expresso booleana que executada por um circuito lgico qualquer.
Dessa forma, analisemos o circuito que segue:

Figura 2.2: Exemplo de circuito lgico

Fonte: CTISM

A maneira mais simples de se descrever a expresso lgica do circuito anterior

escrever na sada das diversas portas lgicas do circuito a expresso lgica
por elas executada. Dessa forma, temos:

Figura 2.3: Exemplo anterior com as expresses de sada de cada porta lgica
Fonte: CTISM

E, portanto, o resultado final fica sendo a seguinte expresso:

2.5.2. Circuitos lgicos obtidos de

expresses booleanas
Consiste em desenhar um circuito lgico que executa uma funo booleana
qualquer, ou seja, pode-se desenhar um circuito a partir de sua expresso
caracterstica.

e-Tec Brasil

34

Tcnicas Digitais

Como mtodo de resoluo, deve-se identificar as portas lgicas na expresso

e desenh-las com as respectivas ligaes, a partir das variveis de entrada. Da
mesma forma que na aritmtica elementar, deve-se sempre respeitar a hierarquia das funes, ou seja, a soluo inicia-se pelos parnteses, quando houver.
Vejamos, por exemplo, para a expresso booleana a seguir:

No primeiro parntese, tem-se uma soma booleana A + B negada. Portanto,

a porta lgica que a representa uma NOR.

Figura 2.4: Porta lgica NOR

Fonte: CTISM

Para o segundo parntese, temos uma soma booleana B + C. Portanto, a porta

lgica que a representa uma OR.

Figura 2.5: Porta lgica OR

Fonte: CTISM

Por fim, temos a multiplicao booleana dos dois parnteses, o que significa
que se tem uma porta lgica AND, cujas entradas so as sadas S1 e S2 dos
parnteses.

Aula 2 - lgebra de Boole

35

e-Tec Brasil

Figura 2.6: Multiplicao booleana das sadas S1 e S2

Fonte: CTISM

Dessa forma, o circuito final fica sendo o da Figura 2.7 que segue:

Figura 2.7: Circuito final que representa a expresso dada

Fonte: CTISM

2.5.3 Tabelas da verdade obtidas

de expresses booleanas
A representao das combinaes na forma de uma tabela a qual chamamos
de Tabela Verdade, permite uma viso completa do comportamento da funo. A tabela verdade, como j foi visto, um mapa ou representao tabular
em que se colocam todas as situaes possveis de uma dada expresso,
juntamente com os valores por ela assumidos.
Um mtodo prtico para extrair a tabela verdade de uma expresso booleana
pode ser o que segue:
Montar o quadro de possibilidades: costuma-se arranjar as combinaes
dos sinais de entrada em linhas na ordem crescente de sua representao
binria.
Montar colunas para os vrios membros da expresso lgica e preench-las com os respectivos resultados.
Montar uma coluna para o resultado final e preench-la com os respectivos resultados.

e-Tec Brasil

36

Tcnicas Digitais

O nmero de combinaes possveis entre as variveis de entrada dado por:

Assim, para um sistema com trs variveis de entrada, teremos 23, ou seja, 8
combinaes possveis. Por exemplo, dada a seguinte expresso lgica:

Vemos que h trs variveis de entrada e, portanto, a tabela verdade ter

8 combinaes possveis, ou seja, 8 linhas. Poderemos ainda agregar duas
colunas auxiliares, uma para cada membro da expresso e teremos, obrigatoriamente, uma coluna para o resultado final.
Tabela 2.1: Tabela referente ao exemplo dado
A

S1

S2

2.5.4 Expresses booleanas obtidas

de tabelas verdade
Nesta seo, ser estudada a forma de se obter em expresses booleanas a
partir de tabelas verdade.
Esse mtodo muito simples e para se obter a expresso lgica a partir de uma
tabela verdade, basta montar os termos relativos aos casos em que a expresso
for verdadeira, ou seja, tiver sada igual a 1, e som-los.
Por exemplo, analisando a tabela verdade que segue:

Aula 2 - lgebra de Boole

37

e-Tec Brasil

Tabela 2.2: Tabela verdade exemplo

A

S1

Temos S=1 somente quando:

Portanto, a expresso lgica resultante ser obtida pela simples soma booleana
de cada termo descrito, ou seja:

Nota-se que o mtodo permite obter de qualquer tabela uma expresso

padro formada sempre pela soma de produtos.

2.5.5 Equivalncia entre blocos lgicos

Nesta seo, veremos como se podem obter portas lgicas equivalentes,
utilizando outros tipos de portas lgicas, ou seja, como realizar as mesmas
funes lgicas de uma determinada porta lgica, utilizando somente outros
tipos de portas lgicas.

e-Tec Brasil

38

Tcnicas Digitais

Figura 2.8: Equivalncia entre portas lgicas

Fonte: CTISM

Essas equivalncias so muito importantes na prtica, ou seja, na montagem

de sistemas digitais, pois possibilitam maior otimizao na utilizao dos
circuitos integrados comerciais, assegurando, principalmente, a reduo de
componentes e a consequente minimizao do custo do sistema.

2.5.6 Universalidade das portas lgicas NAND e NOR

Sabemos que toda expresso lgica composta de diversas combinaes
dos operadores lgicos AND, OR e NOT. Veremos, nesta seo, que esses
operadores lgicos podem ser implementados utilizando-se unicamente portas
lgicas NAND ou NOR. Por esse fato, essas portas lgicas NAND e NOR so
conhecidas como portas lgicas universais.
Muitas vezes, quando implementamos uma funo lgica formada pela combinao de diversas portas lgicas, podemos no estar utilizando todas as
portas lgicas que compem os Circuitos Integrados (CIs) empregados na
implementao. Caso todas as portas lgicas utilizadas fossem substitudas
por portas NAND ou NOR, pode haver necessidade de um menor nmero de
circuitos integrados para realizar a mesma funo lgica.

Aula 2 - lgebra de Boole

39

e-Tec Brasil

A seguir, mostra-se como implementar as funes lgicas AND, OR, NOT e

NOR a partir de portas lgicas NAND.
As portas lgicas esto disponveis em circuitos integrados CIs, que possuem
em seu interior algumas portas lgicas de uma mesma espcie. Por exemplo,
os CIs da famlia TTL, 7408 e 7432 so compostos por 4 portas lgicas AND de
2 entradas (7408) e 4 portas lgicas OR de 2 entradas (7432), respectivamente.
J o CI 7400 composto de 4 portas NAND de 2 entradas.

Figura 2.9: Universalidade da porta lgica NAND

Fonte: CTISM

Da mesma forma, a Figura 2.10 demonstra como se devem implementar as

funes lgicas AND, OR, NAND e NAND a partir de portas lgicas NOR.

e-Tec Brasil

40

Tcnicas Digitais

Figura 2.10: Universalidade da porta lgica NOR

Fonte: CTISM

Resumo
Nessa aula, trabalhamos com a lgebra de Boole, seus postulados, propriedades e teoremas. Tambm trabalhamos com circuitos lgicos, expresses lgicas
e tabelas verdade de circuitos lgicos. Finalmente, identificamos as equivalncias entre os diferentes tipos de portas lgicas, bem como a universalidade
das portas NAND e NOR. Dessa forma, estamos aptos a prosseguir os estudos,
passando prxima aula que tratar da simplificao dos circuitos lgicos.

Aula 2 - lgebra de Boole

41

e-Tec Brasil

Atividades de aprendizagem
1. Determine as expresses dos circuitos que seguem e levante suas respectivas tabelas verdade.

Fonte: CTISM

Fonte: CTISM

e-Tec Brasil

42

Tcnicas Digitais

Fonte: CTISM

2. Determine as expresses booleanas a partir das tabelas verdade que

seguem.
Tabela verdade: Exerccio 1
A

Tabela verdade: Exerccio 2

A

Aula 2 - lgebra de Boole

43

e-Tec Brasil

3. Desenhe o sinal de sada do circuito que segue.

Fonte: CTISM

4. Desenhe os circuitos que executam as expresses obtidas no exerccio

2, utilizando:
a) Somente portas NAND.
b) Somente portas NOR.

e-Tec Brasil

44

Tcnicas Digitais

Aula 3 Mapas de Karnaugh

Objetivos
Entender a importncia da simplificao de circuitos lgicos.
Aprender o mtodo de simplificao atravs de mapas de Karnaugh
para duas, trs e quatro variveis.

3.1 Mtodos de minimizao

Quando so utilizados os teoremas e postulados booleanos para a simplificao de expresses lgicas, no se pode afirmar, em vrios casos, que a equao
resultante est na sua forma minimizada.
A expresso lgica resultante pode ser escrita de diversas formas. A utilizao
da simplificao algbrica para a minimizao de funes lgicas no segue
regras claras e sequenciais para a correta manipulao algbrica, fazendo desta
tcnica um procedimento ineficaz e fortemente dependente da experincia
do projetista.
Existem mtodos de mapeamento das expresses lgicas que possibilitam a
simplificao de expresses de N variveis. O diagrama ou mapa de Karnaugh
um desses mtodos que permite a simplificao mais rpida dos casos extrados diretamente de tabelas verdade, obtidas de situaes quaisquer.
O mtodo de Karnaugh consiste em uma representao grfica que permite
a percepo visual dos termos fundamentais que compem a funo lgica,
de modo a combin-los para formar a funo lgica simplificada.

3.2 Diagrama (ou mapa) de Karnaugh

para duas variveis
A Figura 3.1 mostra um diagrama de Veitch-Karnaugh para 2 variveis.

Aula 3 - Mapas de Karnaugh

45

e-Tec Brasil

Figura 3.1: Diagrama para 2 variveis

Fonte: CTISM

Cada linha da tabela verdade possui uma regio definida no diagrama de

Karnaugh. Essas regies so os locais onde devem ser colocados os valores que
a expresso assume nas diferentes possibilidades. Veja a Figura 3.2 que segue:

Figura 3.2: Mapa de Karnaugh para duas variveis e correspondncia com tabela verdade
Fonte: CTISM

No entanto, para que se possa obter a expresso simplificada de um diagrama

de Karnaugh, devemos agrupar as regies onde S = 1, no menor nmero
possvel de agrupamentos.
Para o caso especfico de um diagrama de 2 variveis, os agrupamentos possveis so: quadra, pares e termos isolados.

e-Tec Brasil

46

Tcnicas Digitais

3.2.1 Quadra
Conjunto de 4 regies onde S = 1. No diagrama de 2 variveis o agrupamento
mximo proveniente de uma tabela onde todos os casos valem 1. Dessa forma,
a expresso final simplificada obtida S = 1, conforme Figura 3.3 que segue:

Figura 3.3: Agrupamento do tipo quadra em um mapa de duas variveis

Fonte: CTISM

3.2.2 Pares
o conjunto de duas regies, onde S = 1 que no podem ser agrupadas na
diagonal. As Figuras 3.4 e 3.5 mostram exemplos de agrupamentos pares e
suas respectivas equaes.

Figura 3.4: Agrupamentos do tipo dupla em um mapa de duas variveis

Fonte: CTISM

Aula 3 - Mapas de Karnaugh

47

e-Tec Brasil

Figura 3.5: Agrupamentos do tipo dupla em um mapa de duas variveis

Fonte: CTISM

3.2.3 Termos isolados

Regio onde S = 1, sem vizinhana para agrupamento. Os termos isolados so
os prprios casos de entrada sem simplificao. A Figura 3.6 mostra alguns
exemplos e suas respectivas equaes:

Figura 3.6: Exemplos de termos isolados em um mapa de duas variveis

Fonte: CTISM

3.3 Diagrama (ou mapa) de Karnaugh

para trs variveis
A Figura 3.7 mostra um diagrama de Veitch-Karnaugh para 3 variveis:

e-Tec Brasil

48

Tcnicas Digitais

Figura 3.7: Diagrama para 3 variveis

Fonte: CTISM

Da mesma forma que para duas variveis, neste caso, cada linha da tabela
verdade possui uma regio definida no diagrama de Karnaugh, essas regies
so os locais onde devem ser colocados os valores que a expresso assume
nas diferentes possibilidades. Veja a Figura 3.8 a seguir:

Figura 3.8: Mapa de Karnaugh para trs variveis e correspondncia com tabela verdade
Fonte: CTISM

No entanto, para que se possa obter a expresso simplificada de um diagrama

de Karnaugh, devemos agrupar as regies onde S = 1, no menor nmero
possvel de agrupamentos.
Para o caso especfico de um diagrama de 3 variveis, os agrupamentos possveis so: oitava, quadra, pares e termos isolados.

Aula 3 - Mapas de Karnaugh

49

e-Tec Brasil

3.3.1 Oitava
Agrupamento mximo onde todas as variveis assumem o valor 1. Veja a
Figura 3.9:

Figura 3.9: Agrupamento do tipo oitava em um mapa de trs variveis

Fonte: CTISM

3.3.2 Quadra
Agrupamentos de 4 regies onde S = 1 adjacentes ou em sequncia. Seguem
alguns exemplos de possveis quadras, num diagrama de 3 variveis, e as
respectivas expresses.

Figura 3.10: Agrupamento do tipo quadra em um mapa de trs variveis

Fonte: CTISM

e-Tec Brasil

50

Tcnicas Digitais

3.3.3 Pares
Conjunto de duas regies onde S = 1. Estes no podem ser agrupados na
diagonal. A Figura 3.11 mostra exemplos de agrupamentos pares e sua respectiva equao.

Figura 3.11: Agrupamentos do tipo dupla em um mapa de trs variveis

Fonte: CTISM

3.3.4 Termos isolados

Regio onde S = 1, sem vizinhana para agrupamento. Os termos isolados
so os prprios casos de entrada, sem simplificao. A Figura 3.12 que segue
mostra exemplos e suas respectivas equaes:

Figura 3.12: Exemplos de termos isolados em um mapa de trs variveis

Fonte: CTISM

3.4 Diagrama (ou mapa) de Karnaugh

para quatro variveis
A Figura 3.13 mostra um diagrama de Veitch-Karnaugh para 4 variveis:

Aula 3 - Mapas de Karnaugh

51

e-Tec Brasil

Figura 3.13: Diagrama de Karnaugh para 4 variveis

Fonte: CTISM

Da mesma forma que para duas e trs variveis, neste caso, cada linha da
tabela verdade possui uma regio definida no diagrama de Karnaugh. Essas
regies so os locais onde devem ser colocados os valores que a expresso
assume nas diferentes possibilidades. Veja a Figura 3.14 que segue:

Figura 3.14: Mapa de Karnaugh para quatro variveis e correspondncia com tabela
verdade
Fonte: CTISM

e-Tec Brasil

52

Tcnicas Digitais

No entanto, para que se possa obter a expresso simplificada de um diagrama

de Karnaugh, devemos agrupar as regies onde S = 1 no menor nmero
possvel de agrupamentos.
Para o caso especfico de um diagrama de 4 variveis, os agrupamentos possveis so: oitava, quadra, pares e termos isolados

3.4.1 Oitava
Agrupamento de oito regies onde S = 1 adjacentes ou em sequncia. Veja
exemplos na Figura 3.15 a seguir:

Figura 3.15: Agrupamento do tipo oitava em um mapa de quatro variveis

Fonte: CTISM

3.4.2 Quadra
Agrupamentos de 4 regies onde S = 1 adjacentes ou em sequncia. Seguem
alguns exemplos de possveis quadras, num diagrama de 4 variveis, e as
respectivas expresses.

Aula 3 - Mapas de Karnaugh

53

e-Tec Brasil

Figura 3.16: Agrupamento do tipo quadra em um mapa de quatro variveis

Fonte: CTISM

3.4.3 Pares
Conjunto de duas regies onde S = 1. No podem ser agrupadas na diagonal.
A Figura 3.17 mostra exemplos de agrupamentos pares e suas respectivas
equaes.

Figura 3.17: Agrupamentos do tipo dupla em um mapa de quatro variveis

Fonte: CTISM

3.4.4 Termos isolados

Regio onde S=1 sem vizinhana para agrupamento. So os prprios casos
de entrada, sem simplificao.

e-Tec Brasil

54

Tcnicas Digitais

3.5 Diagramas com condies irrelevantes

Condio irrelevante ocorre quando a sada pode assumir 0 ou 1, indiferentemente, para uma dada situao de entrada. Na prtica, essa condio ocorre,
principalmente, pela impossibilidade de a situao de entrada acontecer.
Dessa forma, os valores irrelevantes da tabela verdade devem ser transportados para o diagrama de Karnaugh. Assim, para efetuar as simplificaes,
a condio irrelevante pode ser utilizada para completar um agrupamento,
minimizando a expresso caracterstica e, consequentemente, o circuito lgico.
Utilizando o mtodo de Karnaugh, obtenha a expresso simplificada que
executa a tabela verdade a seguir:
Tabela 3.1: Exemplo de tabela verdade com condies irrelevantes
A

Transpondo para o mapa de Karnaugh de 4 variveis, obtem-se:

Aula 3 - Mapas de Karnaugh

55

e-Tec Brasil

Figura 3.18: Agrupamento para a tabela verdade com condies irrelevantes

Fonte: CTISM

Utilizando-se 2 valores irrelevantes e abandonando outros 2, podem-se agrupar duas quadras e um par, gerando a seguinte expresso:

Logo, pode-se observar que, para simplificao de uma equao atravs do

mapa de Karnaugh, possvel adotar o X tanto como nvel alto 1, quanto
como nvel baixo 0, a fim de reduzi-l ao mximo a mesma.

Resumo
Nessa aula percebemos a importncia da simplificao de circuitos lgicos e
aprendemos a trabalhar com mapas de Karnaugh para duas, trs e quatro
variveis. Estamos, portanto, aptos a passar para a prxima aula que tratar
de circuitos combinacionais.

Atividades de aprendizagem
1. Considerando os diagramas de Karnaugh, determine a expresso simplificada de S1 e S2 da tabela a seguir:
Tabela verdade: Exerccio 1

e-Tec Brasil

56

S1

S2

Tcnicas Digitais

2. Simplifique as expresses de S1, S2, S3 e S4 da tabela verdade a seguir,

utilizando os mapas de Karnaugh.
Tabela verdade: Exerccio 2
A

S1

S2

S3

S4

3. Simplifique as expresses de S1, S2, S3 e S4 da tabela verdade a seguir,

utilizando os mapas de Karnaugh.
Tabela verdade: Exerccio 3
A

S1

S2

S3

S4

Aula 3 - Mapas de Karnaugh

57

e-Tec Brasil

4. Determine as expresses simplificadas de S1, S2, S3 e S4 da tabela a seguir.

Tabela verdade: Exerccio 4

e-Tec Brasil

58

S1

S2

S3

S4

Tcnicas Digitais

Aula 4 Circuitos combinacionais

Objetivos
Conhecer e identificar os circuitos lgicos combinacionais.
Projetar circuitos lgicos combinacionais com a finalidade de resolver problemas que envolvam variveis lgicas de entrada e de sada.

4.1 Definio de circuitos combinacionais

Sabemos que a linguagem com a qual nos expressamos no a mesma que
os computadores e demais circuitos digitais entendem. Dessa forma, necessria a utilizao de codificadores e decodificadores, a fim de se converter em
informaes de um determinado cdigo de numerao para outro.
Os circuitos que executam essas e outras atividades muito importantes na
eletrnica digital so agrupados em uma categoria de circuitos denominados
circuitos combinacionais.
Um circuito combinacional aquele em que sua sada depende nica e exclusivamente das combinaes entre as diversas variveis de entrada.

4.2 Projetos de circuitos lgicos

combinacionais

Alm dos casos j citados de converso de unidades, como a converso de

binrio para decimal, podemos utilizar um circuito lgico combinacional para
solucionar um problema em que se necessita de uma resposta diante de
determinadas situaes representadas pelas variveis de entrada.
Na Figura 4.1 a seguir, verificamos a sequncia dos procedimentos necessrios
para se construir um circuito lgico combinacional.

Aula 4 - Circuitos combinacionais

59

e-Tec Brasil

Figura 4.1: Sequncia de projeto de um circuito lgico combinacional

Fonte: CTISM

Vamos supor que um grande fabricante de aparelhos eletrnicos deseja fabricar um equipamento de udio que compartilhe um nico amplificador de
som para ligar trs aparelhos: um toca-CDs, um toca-fitas e um rdio AM/FM.
O fabricante determinou ainda que o circuito lgico combinacional dever funcionar da seguinte maneira: se o toca-CDs e o toca fitas estiverem desligados,
o rdio AM/FM, se ligado, ser conectado entrada do amplificador. Caso o
toca-fitas seja ligado, o circuito dever conect-lo entrada do amplificador,
pois possui prioridade sobre o rdio e assim por diante. A Figura 4.2 apresenta
os seguintes passos:

e-Tec Brasil

60

Tcnicas Digitais

a) Analisar o problema

Figura 4.2: Circuito analisado

Fonte: CTISM

O circuito lgico dever ligar os aparelhos obedecendo s seguintes prioridades:

1 prioridade: Toca-CDs
2 prioridade: Toca-fitas
3 prioridade: Rdio AM/FM
b) Estabelecer convenes
Variveis de entrada: aparelho desligado = 0 e aparelho ligado = 1.
A = Toca-CDs
B = Toca-fitas
C = Rdio AM/FM

Aula 4 - Circuitos combinacionais

61

e-Tec Brasil

Chaves S1, S2 e S3: chave aberta = 0 e chave fechada = 1.

c) Montar a tabela verdade
Tabela 4.1: Tabela verdade referente ao problema proposto
Entradas

Sadas

S1

S2

S3

d) Obter a expresso simplificada

Figura 4.3: Mapas de Karnaugh para o circuito analisado

Fonte: CTISM

e) Circuito lgico
Dessa forma, temos o circuito lgico combinacional desejado que obtido das
expresses simplificadas e fica sendo:

e-Tec Brasil

62

Tcnicas Digitais

Figura 4.4: Diagrama final do circuito analisado

Fonte: CTISM

4.3 Projeto de circuitos codificadores e

decodificadores
Os codificadores so circuitos combinacionais que possibilitam a passagem
de um cdigo conhecido para um desconhecido. Os circuitos decodificadores
fazem o inverso, ou seja, passam um cdigo desconhecido para um conhecido.
Os equipamentos digitais e alguns sistemas de computao tm seus dados de
entrada expressos em decimal, facilitando o trabalho do operador. Entretanto,
esses dados so processados internamente em binrio, e o trabalho de converso realizado pelos circuitos codificadores. Os dados j processados so
novamente convertidos em decimal na forma compatvel para um mostrador
digital apresentar os algarismos. Este trabalho feito pelos circuitos decodificadores. Verifique a Figura 4.5 que segue:

Figura 4.5: Codificadores e decodificadores

Fonte: CTISM

Aula 4 - Circuitos combinacionais

63

e-Tec Brasil

Para exemplificar, vamos desenvolver o circuito lgico combinacional de um

decodificador de binrio para display de led de sete segmentos, de acordo
com a Figura 4.6:

Consulte o link que segue e

informe-se sobre o tema:
http://pt.wikipedia.org/wiki/
Display_de_sete_segmentos

Figura 4.6: Decodificador BCD-7 segmentos

Fonte: CTISM

O display de 7 segmentos possibilita a escrita de nmeros decimais de 0 a 9 e

alguns outros smbolos que podem ser letras ou sinais. A Figura 4.7 a seguir ilustra um display genrico com a nomenclatura de identificao dos segmentos.

Figura 4.7: Display de led de sete segmentos

Fonte: CTISM

Descreveremos o cdigo binrio de entrada e o cdigo de sada correspondentes a cada uma das entradas, considerando o nvel lgico 1 como segmento
(led) aceso, e o nvel lgico zero como segmento (led) apagado. Dessa forma,
temos para os nmeros de 0 a 9, a seguinte tabela:

e-Tec Brasil

64

Tcnicas Digitais

Figura 4.8: Cdigos para 7 segmentos

Fonte: CTISM

Para simplificar o circuito de sada basta utilizar o diagrama de Karnaugh. Os

termos que no so representados na tabela sero considerados irrelevantes.

Aula 4 - Circuitos combinacionais

65

e-Tec Brasil

Figura 4.9: Mapas de Karnaugh e expresses finais para segmentos (a) e (b)
Fonte: CTISM

Figura 4.10: Mapas de Karnaugh e expresses finais para segmentos (c) e (d)
Fonte: CTISM

e-Tec Brasil

66

Tcnicas Digitais

Figura 4.11: Mapas de Karnaugh e expresses finais para segmentos (e) e (f)
Fonte: CTISM

Figura 4.12: Mapas de Karnaugh e expresses finais para segmento (g)

Fonte: CTISM

O circuito lgico obtido nas expresses simplificadas pode ser visto na Figura
4.13 a seguir:

Aula 4 - Circuitos combinacionais

67

e-Tec Brasil

Figura 4.13: Circuito lgico combinacional equivalente de um decodificador de binrio

para 7 segmentos
Fonte: CTISM

e-Tec Brasil

68

Tcnicas Digitais

Resumo
Nessa aula aprendemos a conhecer e a identificar os circuitos lgicos combinacionais. Tambm verificamos que, seguindo a sequncia dos procedimentos
necessrios, podemos projetar circuitos lgicos combinacionais com a finalidade de resolver problemas que envolvam variveis lgicas de entrada e de
sada, de maneira simples, rpida e eficiente.

Atividades de aprendizagem
1. Elabore um circuito lgico combinacional para controlar o nvel de um
tanque industrial por meio de duas eletrovlvulas, uma para a entrada
e outra para a sada do lquido. O circuito dever atuar nas eletrovlvulas para encher o tanque totalmente, assim que for ligado o boto de
comando, e dever esvazi-lo no momento em que o mesmo boto for
desligado. H um sensor de nvel na parte superior do tanque que indica
quando o tanque est cheio, e outro, na parte inferior que indica quando
o tanque est totalmente vazio.
2. Desenhe um circuito para, em um conjunto de trs chaves, detectar um
nmero mpar de chaves ligadas. Convencionar que chave fechada equivale a nvel 0.

Aula 4 - Circuitos combinacionais

69

e-Tec Brasil

Aula 5 Circuitos sequenciais

Objetivos
Construir e analisar o funcionamento de flip-flops com portas NAND
e NOR.
Conhecer os diferentes tipos de flip-flops.

5.1 Definio de circuitos sequenciais

Os circuitos que compem a eletrnica digital so divididos em dois grandes
grupos: os lgicos combinacionais e os lgicos sequenciais.
Vimos que os circuitos combinacionais apresentam as sadas dependentes
exclusivamente de suas variveis de entrada. Os circuitos sequenciais, por sua
vez, tm as suas sadas dependentes no somente de suas variveis de entrada,
mas tambm do estado anterior de suas sadas que permanece armazenado
e opera sob o comando de uma sequncia de pulsos denominada clock.

5.2 Flip-flops (ou biestveis)

Os flip-flops so os circuitos sequenciais mais elementares. Possuem a capacidade de armazenar a informao neles contida. Representam a unidade
elementar de memria de 1 bit (binary digit), ou seja, funcionam como um
elemento de memria por armazenar nveis lgicos temporariamente. So
chamados de biestveis, porque possuem dois estados lgicos estveis, geralmente representados por 0 e 1.
De forma geral, podemos representar o flip-flop como um bloco que tem
duas sadas: Q e Q (barrado), entradas para as variveis e uma entrada de
controle (clock).
Este dispositivo possui basicamente dois estados de sada:

Aula 5 - Circuitos sequenciais

71

e-Tec Brasil

O link abaixo ajudar a

complementar informaes:
http://pt.wikipedia.org/wiki/
flip-flop

Para o flip-flop assumir um desses estados, necessrio que haja uma combinao das variveis e do pulso de controle. Aps esse pulso, o flip-flop
permanecer nesse estado at a chegada de um novo pulso de clock e, de
acordo com as variveis de entrada, mudar ou no seus estados de sada.

5.2.1 Latch
A forma mais bsica de implementar um circuito lgico de memria conhecida como latch, que significa, em portugus, trinco, ferrolho. Sua arquitetura composta de duas portas lgicas inversoras, possuindo duas sadas:
a varivel lgica Q e o seu complemento lgico, Q barra. Veja a Figura 5.1:

Figura 5.1: Latch bsico

Fonte: CTISM

Note que, se voc impe nvel lgico alto (1) em Q, seu complemento vai para
o nvel lgico baixo (0). Esse estado (Q barra = 0) permanecer at que voc
imponha nvel lgico baixo a Q.
Conclumos que um latch um dispositivo de memria com capacidade de
armazenar um nico bit. Se voc precisar armazenar uma palavra de mais de
um bit, voc precisar de um latch para cada bit (por exemplo, uma palavra
de 32 bits precisa de um dispositivo de memria de 32 latchs para ser armazenada).

5.2.2 Latch-SR
Pode-se, tambm, construir um latch com outras portas lgicas (OR e AND)
e, de quebra, pode-se disponibilizar entradas para o latch. Um latch construdo dessa forma chamado LATCH-SR. Veja o latch-SR construdo com
porta NAND:

e-Tec Brasil

72

Tcnicas Digitais

Figura 5.2: Latch-SR com portas NAND e sua tabela verdade caracterstica
Fonte: CTISM

Note que esse latch-SR possui duas portas NAND entrelaadas com duas
entradas, S e R. Tambm possui duas sadas, uma denominada Q, e a outra
o complemento de Q. Independentemente dos valores lgicos atribudos a
S e a R, essas variveis so referncias aos valores da varivel de estado do
latch-SR. Em primeiro lugar, especifica-se o estado do latch-SR atravs do par
Q e seu complemento.
A outra implementao de latch com duas entradas realizada com o uso de
portas NOR. Veja a Figura 5.3:

Figura 5.3: Latch-SR com portas NOR e sua tabela verdade caracterstica
Fonte: CTISM

Note que a diferena entre as duas implementaes est na combinao SR

que leva ao estado indefinido.
Para entender o funcionamento de um latch-SR, vamos considerar o flip-flop
RS bsico, construdo a partir de portas NAND e inversores, conforme Figura
5.4 a seguir:

Aula 5 - Circuitos sequenciais

73

e-Tec Brasil

Figura 5.4: Latch-SR com portas NAND e portas inversoras

Fonte: CTISM

Notamos que os elos de realimentao fazem com que as sadas sejam injetadas juntamente com as variveis de entrada, ficando claro, ento, que os
estados que as sadas iro assumir dependero de ambas. A entrada S denominada Set, pois, quando acionada (nvel 1), passa a sada para 1 (estabelece
ou fixa 1); a entrada R denominada Reset, pois, quando acionada (nvel 1),
passa a sada para 0 (recompe ou zera o flip-flop). Esses termos, so provenientes da lngua inglesa, usuais na rea de eletrnica digital. Esse circuito
mudar de estado apenas no instante em que mudam as variveis de entrada.

5.2.3 Latch-SR com entrada de clock

claro que o aparecimento de estado indefinido representa uma desvantagem dos latches-SR. Um avano possvel na direo da eliminao desse
problema a incluso de uma terceira entrada de controle, C. Seu diagrama
lgico e a respectiva tabela caracterstica so mostrados na Figura 5.5. Podemos verificar esta entrada de controle (clock) responsvel por habilitar o
latch. O objetivo principal do clock em um latch-SR restringir entradas que
possam afetar o estado do latch.
Portanto, nessa configurao o flip-flop RS passa a ser controlado por uma
sequncia de pulsos de clock. Para que isso seja possvel, basta substituirmos
os inversores por portas NAND e, s outras entradas destas portas, conectarmos o clock.
No circuito da Figura 5.5, quando a entrada do clock for igual a 0, o flip-flop
ir permanecer no seu estado, mesmo que variem as entradas S e R. A partir
de uma anlise do circuito, podemos concluir que para clock=0, as sadas
das portas NAND de entrada sero sempre iguais a 1, independentemente
dos valores assumidos por S e R. Quando a entrada clock assumir valor 1, o

e-Tec Brasil

74

Tcnicas Digitais

circuito ir comportar-se como um flip-flop RS bsico, pois as portas NAND

de entrada funcionaro como os inversores do circuito RS bsico. De maneira geral, podemos concluir que o circuito ir funcionar quando a entrada do
clock assumir valor 1 e manter travada esta sada quando a entrada clock
passar para 0.

Figura 5.5: Latch-SR com entrada de clock

Fonte: CTISM

5.2.4 Flip-flop JK
At agora, temos evitado fazer S e R tal que S = R = 1, pois tal procedimento
tentaria ajustar (set) e reajustar (reset) o flip-flop ao mesmo tempo, e o resultado seria ambguo. Vamos modificar o flip-flop para permitir S = R = 1 e
observaremos que o flip-flop modificado possui a propriedade que, quando
S = R = 1, ele chaveia, isto , muda de estado a cada transio de gatilho
do relgio. A modificao consiste em prover terminais adicionais nas portas de entrada e em fazer ligaes entre as sadas e as entradas, conforme
o que mostra na Figura 5.6. O flip-flop JK nada mais que um flip-flop RS
realimentado, como mostra a Figura 5.6. O terminal de dados anteriormente
chamado S , agora, chamado J, e o terminal de dados R chamado K.

Figura 5.6: Flip-flop JK

Fonte: CTISM

Aula 5 - Circuitos sequenciais

75

e-Tec Brasil

Na ausncia dessa modificao, os nveis lgicos em S e R dirigiam o sinal de

clock, isto , dependendo de S e R, uma ou outra das portas de entrada era
habilitada, e o clock ajustava ou reajustava (set ou reset) o flip-flop. A razo
da modificao fazer com que a direo do sinal de clock seja determinada
no s por S e R, mas tambm pelo estado do flip-flop. O flip-flop JK uma
configurao em que a sada de um flip-flop ligada entrada de um flip-flop.
Nesse caso, acontece que a sada e a entrada pertencem ao mesmo flip-flop.
A tabela verdade de um flip-flop JK mostrada a seguir:
Tabela 5.1: Tabela verdade do flip-flop JK
J

Qa

Qa

5.2.5 Flip-flop JK mestre-escravo

A tabela verdade exatamente a mesma que a do flip-flop JK comum. A
nica diferena est no funcionamento interno do circuito que, nesse caso,
sempre funcionar por borda de transio de CLK. um circuito bastante
usado comercialmente. Pode possuir, alm das entradas mencionadas, as
entradas PR (PRESET) e CLR (CLEAR).

Figura 5.7: Flip-flop JK mestre-escravo

Fonte: CTISM

e-Tec Brasil

76

Tcnicas Digitais

Figura 5.8: Simbologia usual do flip-flop JK mestre-escravo

Fonte: CTISM

Figura 5.9: Diagrama de tempos de um flip-flop JK mestre-escravo

Fonte: CTISM

A Figura 5.9 refere-se a diagramas temporais que sero explicados no item 5.3.

5.2.6 Flip-flop tipo T

Este flip-flop obtido a partir de um JK com as entradas J e K curto-circuitadas, logo, quando J assumir valor 1, K tambm assumir valor 1 e, quando
J assumir valor 0, K tambm assumir valor 0. Obviamente, no caso desta
ligao, no iro ocorrer nunca entradas como:

Devido ao fato de o flip-flop tipo T, com a entrada T igual a 1, complementar

a sada (Qa) a cada descida de clock, este ser utilizado como clula principal
dos contadores assncronos que sero estudados adiante. A sigla T vem de

Aula 5 - Circuitos sequenciais

77

e-Tec Brasil

Toggle (comutado). O flip-flop tipo T no encontrado na srie de circuitos

integrados comerciais, sendo na prtica montado a partir de um JK.

Figura 5.10: Flip-flop tipo T

Fonte: CTISM

Tabela 5.2: Tabela verdade do flip-flop tipo T

T

Qa

Qa

5.2.7 Flip-flop tipo D

obtido a partir de um flip-flop JK com a entrada K invertida (por inversor)
em relao a J. Logo, neste flip-flop, teremos as seguintes entradas possveis:

Obviamente no iro ocorrer os casos:

A Figura 5.11 que segue mostra como este obtido e seu bloco representativo.

Figura 5.11: Flip-flop tipo D

Fonte: CTISM

e-Tec Brasil

78

Tcnicas Digitais

Pela capacidade de passar para a sada (Q) e armazenar o dado aplicado

na entrada D, este flip-flop ser empregado como clula de registradores
do deslocamento e de outros sistemas de memria. A sigla D vem de Data
(dado), termo original em ingls.

Figura 5.12: Flip-flop tipo D e sua tabela verdade

Fonte: CTISM

5.3 Diagramas temporais com flip-flops

Para entender o funcionamento dos flip-flops ao longo do tempo, utilizam-se
diagramas temporais. Veja a Figura 5.13 onde temos um flip-flop S-R.

Figura 5.13: Flip-flop S-R

Fonte: CTISM

O diagrama temporal das sadas Q deste flip-flop, em funo das entradas

S, R e clock, fica sendo:

Aula 5 - Circuitos sequenciais

79

e-Tec Brasil

Figura 5.14: Diagrama temporal das sadas Q e Q em funo das entradas

Fonte: CTISM

Observe que as sadas so sincronizadas com o clock, ou seja, mesmo que a

entrada S passe de zero a um, as sadas Q e Q somente sofrero variao no
prximo pulso de clock.
Observe na Figura 5.15 o comportamento quando o flip-flop tiver entradas
Preset e Clear.

Figura 5.15: Flip-flop JK com entradas preset e clear

Fonte: CTISM

e-Tec Brasil

80

Tcnicas Digitais

Figura 5.16: Diagrama temporal da sada Q em funo das entradas

Fonte: CTISM

Observe que as sadas so sincronizadas com o clock, ou seja, mesmo que a

entrada S passe de zero a um, a sada Q somente ir variar no prximo pulso
de clock. No entanto, o preset e o clear no obedecem ao clock, ou seja,
seus efeitos so sentidos na sada Q assim que estes sinais aparecem, e eles se
sobrepem s entradas J e K.
Podemos ter ainda flip-flops com entradas invertidas, conforme a Figura 5.17
seguinte:

Figura 5.17: Flip-flop JK com entradas preset, clear e clock invertidas

Fonte: CTISM

Aula 5 - Circuitos sequenciais

81

e-Tec Brasil

Figura 5.18: Diagrama temporal da sada Q em funo das entradas

Fonte: CTISM

Resumo
Nessa aula aprendemos como construir e analisar o funcionamento de flip-flops
com portas NAND e NOR. Conhecemos os diferentes tipos de flip-flops,
bem como aprendemos a verificar seu comportamento ao longo do tempo.
Dessa forma, encerramos esta disciplina, e estamos aptos a passar para o
estudo de circuitos mais complexos, como microcontroladores e dispositivos
lgico-programveis.

Atividades de aprendizagem
1. Para o flip-flop RS, identifique as entradas R e S e desenhe as formas de
onda nas sadas em funo dos sinais aplicados.

Fonte: CTISM

e-Tec Brasil

82

Tcnicas Digitais

2. Para os flip-flops das figuras a seguir, desenhe a forma de onda na sada

em funo dos sinais aplicados:

Fonte: CTISM

Fonte: CTISM

Fonte: CTISM

Aula 5 - Circuitos sequenciais

83

e-Tec Brasil

Referncias
GARUE, S. Eletrnica Digital: circuitos e tecnologias. So Paulo: Hemus, 2004.
IDOETA, I.; CAPUANO, F. Elementos de Eletrnica Digital. 34. ed. So Paulo: Erica,
2002.
PADILLA, Antnio J. G. Sistemas Digitais. Lisboa: McGraw-Hill de Portugal, 1993.
PATTERSON, D. A; HENNESSY, J. L. Computer Organization & Design: the hardware/
software interface. New York: Morgan Kaufmann Publishers, Inc., 1998.
STALLINGS, William. Arquitetura e Organizao de Computadores. 5. ed. So Paulo:
Makron Books, 2002.
TANENBAUM, Andrew S. Organizao Estruturada de Computadores. 5. ed. Rio de
Janeiro: Pearson Prentice Hall, 2007.
TAUB, H. Circuitos Digitais e Microprocessadores. So Paulo: McGraw-Hill Ltda, 1984.
TOCCI, R. J. Sistemas Digitais: princpios e aplicaes. 10. ed. So Paulo: Pearson
Prentice Hall, 2007.

e-Tec Brasil

84

Tcnicas Digitais

Currculo do professor-autor
Saul Azzolin Bonaldo professor do Colgio Tcnico Industrial (CTISM) da
Universidade Federal de Santa Maria (UFSM). Graduado em Engenharia Eltrica
e mestre em Engenharia Eltrica pela UFSM. Trabalhou por vrios anos na
iniciativa privada, especialmente no projeto e execuo de instalaes eltricas
em baixa tenso, redes lgicas e sistemas de segurana eletrnica, adquirindo
boa experincia em gesto empresarial e no acompanhamento e execuo de
obras. Foi Inspetor do CREA-RS. No CTISM, ministra as disciplinas de Eletrnica,
Circuitos Digitais, Mquinas Eltricas e Manuteno Eletromecnica. Atua
tambm como Coordenador do Curso Tcnico em Automao Industrial.
Membro do IEEE (The Institute of Electrical and Electronics Enginners) e filiado
ao IAS (Industry Application Society), ao PELS (Power Electronics Society) e ao
IES (Industrial Electronics Society). revisor da revista Potentials, publicada pelo
IEEE, e da Industrial Electronic Magazine, publicada pelo IES-IEEE.

85

e-Tec Brasil