PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital

Cap. I

por F.C.C. De Castro

Captulo I
Portas Lgicas Bsicas
1 Introduo
Em qualquer sistema digital1 a unidade bsica construtiva o elemento
denominado Porta Lgica. Este captulo descreve as portas lgicas usuais,
seu uso e funcionalidade.
Portas lgicas so encontradas desde o nvel de integrao em larga escala
(circuitos integrados de processadores pentium, por exemplo) at o nvel de
integrao existente em circuitos integrados digitais mais simples (famlias de
circuitos integrados TTL e CMOS por exemplo).
Passamos a descrever, ento, o conjunto bsico de portas lgicas utilizadas
em Eletrnica Digital bem como a forma em que so comercialmente
disponveis.

2 A Porta AND

Figura 1: Smbolo grfico de uma porta lgica AND de 2 entradas ( A e

B ).

Figura 2: Diagrama de pinos de um circuito integrado (CI) disponvel

comercialmente (TTL 7408) , contendo 4 portas AND. Para a famlia de CIs
TTL, a alimentao + Vcc = 5V .

Por exemplo, o sistema digital que controla as aes a serem executadas por
motores e acionadores de um conjunto de elevadores, o controlador de um
processo industrial, o microprocessador de um computador, etc...
1

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital

Cap. I

por F.C.C. De Castro

0
0
0
0
1
0
1
0
0
1
1
1
Tabela 1: Tabela verdade de uma porta lgica AND de 2 entradas.
Observaes:
(I)

Em lgica digital o valor lgico 0 significa FALSO (F) e normalmente

representado por um nvel de tenso 0 V , isto , um nvel baixo de
tenso LOW (L).

(II)

O valor lgico 1 significa VERDADEIRO (V) e normalmente

representado por um nvel de tenso + Vcc , isto , um nvel alto de
tenso HIGH (H).

Assim, no contexto das observaes (I) e (II)

possvel concluir que a

tabela verdade de uma porta AND de 2 entradas (Tabela 1) pode ter as
seguintes representaes alternativas:

F
F
F
F
V
F
V
F
F
V
V
V
Tabela 2: Representao alternativa da tabela verdade de uma porta lgica
AND de 2 entradas.

A
0V
0V
+ Vcc
+ Vcc

B
0V
+ Vcc
0V
+ Vcc

Y
0V
0V
0V
+ Vcc

Tabela 3: Representao alternativa da tabela verdade de uma porta lgica

AND de 2 entradas assumindo que o valor de tenso + Vcc represente
VERDADEIRO (V) e que o valor de tenso 0 V represente FALSO (F).

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital

Cap. I

por F.C.C. De Castro

L
L
L
L
H
L
H
L
L
H
H
H
Tabela 4: Representao alternativa da tabela verdade de uma porta lgica
AND de 2 entradas.

Supondo que sejam aplicados dois trens de pulsos retangulares de tenso

nas entradas A e B de uma porta lgica, o grfico no tempo do sinal obtido

na sada Y denomina-se Diagrama de Tempo:

Figura 3: Exemplo do diagrama de tempo que seria observado na tela de um

osciloscpio para uma porta lgica AND de 2 entradas (TTL 7408 ver
Figura 2). Note que os nveis de tenso ao longo do tempo obedecem a Tabela
3.

Na

prtica, o valores V e F da tabela verdade de uma porta lgica

representam a ocorrncia de eventos que devem resultar combinados na sada
Y de acordo com uma lei de formao que atenda um determinado problema
a ser resolvido.

Por

exemplo, a Tabela 2 poderia representar a situao em que

queremos controlar o motor que abre e fecha a porta de um elevador
(controlado pela sada Y de uma porta AND) em funo de o elevador estar
parado no andar em questo (sensor que aplica uma tenso + Vcc entrada
A da porta AND quando esta situao ocorre) e em funo de o usurio do
elevador ter apertado o boto de abertura de porta (sensor que aplica uma
tenso + Vcc entrada B da porta AND quando esta situao ocorre):

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Cap. I

Eletrnica Digital
por F.C.C. De Castro

A (elevador

B (boto de

Y (abre a

parado no andar) abertura de porta porta do

pressionado)
elevador)
F
F
F
F
V
F
V
F
F
V
V
V
Tabela 5: Exemplo de aplicao simples de uma porta AND de 2 entradas na
abertura/fechamento da porta de um elevador.

3 A Porta OR

Figura 4: Smbolo grfico de uma porta lgica OR de 2 entradas ( A e

B ).

Figura 5: Diagrama de pinos de um circuito integrado (CI) disponvel

comercialmente (TTL 7432) , contendo 4 portas OR.

0
0
0
0
1
1
1
0
1
1
1
1
Tabela 6: Tabela verdade de uma porta lgica OR de 2 entradas.

So vlidas todas as concluses resultantes das observaes (I) e (II) para

uma porta AND no que diz respeito tabela verdade de uma porta OR.

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital

Cap. I

por F.C.C. De Castro

Figura 6: Exemplo do diagrama de tempo que seria observado na tela de um

osciloscpio para uma porta lgica OR de 2 entradas (TTL 7432 ver Figura
5).

4 A Porta XOR

Figura 7: Smbolo grfico de uma porta lgica XOR de 2 entradas ( A e

B ).

0
0
0
0
1
1
1
0
1
1
1
0
Tabela 7: Tabela verdade de uma porta lgica XOR de 2 entradas.

So vlidas todas as concluses resultantes das observaes (I) e (II) para

uma porta AND no que diz respeito tabela verdade de uma porta XOR.

5 A Porta NOT

Figura 8: Smbolo grfico de uma porta lgica NOT.

0
1
1
0
Tabela 8: Tabela verdade de uma porta lgica NOT.

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital

Cap. I

por F.C.C. De Castro

Figura 9: Diagrama de pinos de um circuito integrado (CI) disponvel

comercialmente (TTL 7404) , contendo 6 portas NOT.

So vlidas todas as concluses resultantes das observaes (I) e (II) para

uma porta AND no que diz respeito tabela verdade de uma porta NOT.

Figura 10: Exemplo de diagramas de tempo que seriam observados na tela de

um osciloscpio para uma porta lgica NOT (TTL 7404 ver Figura 9).

6 A Porta NAND

Uma porta NAND equivalente a uma porta AND seguida de uma porta
NOT:

Figura 11: Smbolo grfico de uma porta lgica NAND de 2 entradas ( A e

0
0
1
0
1
1
1
0
1
1
1
0
Tabela 9: Tabela verdade de uma porta lgica NAND de 2 entradas.
6

B ).

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital

Cap. I

por F.C.C. De Castro

So vlidas todas as concluses resultantes das observaes (I) e (II) para

uma porta AND no que diz respeito tabela verdade de uma porta NAND.

7 A Porta NOR

Uma porta NOR equivalente a uma porta OR seguida de uma porta NOT:

Figura 12: Smbolo grfico de uma porta lgica NOR de 2 entradas ( A e

B ).

0
0
1
0
1
0
1
0
0
1
1
0
Tabela 10: Tabela verdade de uma porta lgica NOR de 2 entradas.

So vlidas todas as concluses resultantes das observaes (I) e (II) para

uma porta AND no que diz respeito tabela verdade de uma porta NOR.

8 A Porta XNOR

Figura 13: Smbolo grfico de uma porta lgica XNOR de 2 entradas ( A e

B ).

0
0
1
0
1
0
1
0
0
1
1
1
Tabela 11: Tabela verdade de uma porta lgica XNOR de 2 entradas.

So vlidas todas as concluses resultantes das observaes (I) e (II) para

uma porta AND no que diz respeito tabela verdade de uma porta XNOR.

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Cap. I

Eletrnica Digital
por F.C.C. De Castro

9 Portas Lgicas com M ltiplas Entradas

Figura 14: Smbolo grfico de uma porta lgica AND de (a) 2 entradas , (b) 3
entradas, (c) 4 entradas, (d) 12 entradas.

Figura 15: Smbolo grfico de uma porta lgica OR de (a) 2 entradas , (b) 3
entradas, (c) 4 entradas, (d) 12 entradas.

10 Portas Lgicas Dispo nveis Comercialmente

Funo da
Porta

CI c/ 4 Portas CI c/ 3 Portas CI c/ 2 Portas CI c/ 1 Porta

de 2 Entradas de 3 Entradas de 4 Entradas de 8 Entradas

NAND

7400

7410

7420

NOR

7402

7427

7425

AND

7408

7411

7421

OR

7432

7430

Tabela 12: Portas lgicas da famlia TTL disponveis comercialmente em forma

de circuito integrado (CI).

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital

Cap. I

por F.C.C. De Castro

11 Interligao de Porta s Lgicas

Figura 16: Exemplo de combinao de uma porta lgica NOR de duas

entradas com uma porta NAND de duas entradas formando uma Funo
Lgica de 3 variveis ( A , B e C ).

0
0
0
1
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
1
Tabela 13: Tabela verdade da Funo Lgica de 3 variveis implementada
pela combinao de portas da Figura 16.

PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Cap. I

Eletrnica Digital
por F.C.C. De Castro

12 Equao Booleana de Funes Lgicas

Para facilitar o tratamento analtico das diversas funes lgicas possveis de

serem implementadas atravs de portas lgicas utiliza-se a representao da

funo lgica atravs de Equaes Booleanas.
Funo Lgica
Bsica

Smbolo Grfico da Porta

Equao Booleana

AND

Y = A B

OR

Y = A+ B

XOR

Y = A B

NOT

Y=A

NAND

Y = A B

NOR

Y = A+ B

XNOR

Y = A B

10