INSTITUTO TECNOLOGICO SUPERIOR DE COATZACOALCOS

ITESCO

Carrera: Divisin Informtica

Asignatura: Arquitectura de computadoras

Profesora: I.S.C. Aurora Moreno Rodriguez

Alumno: Hector Javier Ascencio Morales

Semestre: 4to.

Grupo: A

Periodo Escolar: Febrero Julio 2015

Actividad: Analizar la temporizacin de las seales que

intervienen al accesar la memoria en la lectura/escritura de
datos

INTRO
DUCCI
ON

El temporizador es un
circuito digital, dispone de
dos salidas al igual que
un flip flop, una salida es
la inversa de la otra, a
diferencia del flip flop
quin cuenta con dos
estados
estables,
el
temporizador solamente
posee un estado estable,
el otro estado es inestable, permanece en su estado estable, hasta que se activa
con un pulso de entrada, una vez que se activa cambia a su estado inestable y ah
permanece por un periodo fijo de tiempo tw , este tiempo lo determina una
constante de tiempo RC externa que se conecta al temporizador, despus de que
transcurre el tiempo tw , las salidas dos salidas del temporizador regresan a su
estado estable, hasta que se activan otra vez. La finalidad de la temporizacin es
retardar el paso de una seal desde un nodo del circuito hasta otro punto, el
diseo de este circuito se realiza con un dispositivo que se conoce con el nombre
de monoestable temporizador, ste elemento electrnico dispone de una
entrada E y una salida S, se tienen tres temporizadores bsicos que se
denominan; el primero, temporizacin a la activacin, el segundo se llama
temporizacin a la desactivacin y el tercero es una combinacin de las dos
anteriores, temporizacin a la activacin y desactivacin simultaneas. Se dispone
de dos tipos de comportamiento en que se manifiestan las salidas de los
temporizadores, "redisparables" y "no redisparables" y su entrada responde a dos
tipos de disparo, "activacin" y "desactivacin"

Reloj del sistema

El reloj de una computadora se utiliza para dos funciones principales:
1. Para sincronizar las diversas operaciones que realizan los diferentes
subcomponentes del sistema informtico.
2. Para saber la hora.
El reloj fsicamente es un circuito integrado que emite una cantidad de pulsos por
segundo, de manera constante. Al nmero de pulsos que emite el reloj cada
segundo se llama Frecuencia del Reloj.
La frecuencia del reloj se mide en Ciclos por Segundo, tambin llamados Hertzios,
siendo cada ciclo un pulso del reloj. Como la frecuencia del reloj es de varios
millones de pulsos por segundo se expresa habitualmente en Megaherzios.
El reloj marca la velocidad de proceso de la computadora generando una seal
peridica que es utilizada por todos los componentes del sistema informtico para
sincronizar y coordinar las actividades operativas, evitando el que un componente
maneje unos datos incorrectamente o que la velocidad de transmisin de datos
entre dos componentes sea distinta.
Cuanto mayor sea la frecuencia del reloj mayor ser la velocidad de proceso de la
computadora y podr realizar mayor cantidad de instrucciones elementales en un
segundo.

El rango de frecuencia de los microprocesadores oscila entre los 4,77

megaherzios del primer PC diseado por IBM y los 200 megaherzios de las
actuales computadoras basadas en los chips Intel Pentium.
En mquinas de arquitectura Von Neumann la mayora de las operaciones son
serializadas, esto significa que la computadora ejecuta los comandos en un orden
preestablecido. Para asegurarnos de que todas las operaciones ocurren justo en
el tiempo adecuado, las mquinas 8086 utilizan una seal alternante llamada el
reloj del sistema.
En su forma bsica, el reloj del sistema maneja toda la sincronizacin de un
sistema de cmputo. El reloj del sistema es una seal elctrica en el bus
de control que alterna entre los valores de cero y uno a una tasa dada. La
frecuencia en la cual el reloj del sistema alterna entre cero y uno es llamada
frecuencia del reloj de sistema. El tiempo que toma para cambiar de cero a uno y
luego volver a cero se le llama periodo de reloj, tambin llamado ciclo de reloj. La
frecuencia del reloj es simplemente el nmero de ciclos de reloj que ocurren en un
segundo, en sistemas actuales, ste valor excede los 200 ciclos por segundo,
siendo ya comn frecuencias del orden de los 366 Mhz. (Mega Hertz?, que
equivale a un milln de ciclos por segundo). Observe que el periodo de reloj es el
valor inverso de la frecuencia, por lo tanto, para un sistema de 200 Mhz el periodo
es igual a 5 nanosegundos. Para asegurar la sincronizacin, el CPU inicia una
operacin ya sea en el flanco ascendente (cuando la seal cambia de cero a uno)
en el descendente (cuando la seal cambia de uno a cero). Como todas las
operaciones de un CPU estn sincronizadas en torno a su reloj, un CPU no puede
ejecutar operaciones ms rpido que la velocidad del reloj.

El acceso a memoria es probablemente la actividad ms comn de un CPU, se

trata en definitiva de una operacin sincronizada al reloj del sistema, esto es, la
lectura o escritura no puede ser ms rpida que un ciclo de reloj, de hecho en
muchos sistemas 80x86 el acceso a memoria toma varios ciclos de reloj. El tiempo
de acceso a memoria es el nmero de ciclos de reloj que el sistema necesita para
acceder a una ubicacin de memoria, que este es un valor importante ya que a
mayor nmero de ciclos menor desempeo. El tiempo de acceso a memoria es la
cantidad de tiempo que transcurre desde que se solicita una operacin sea de
lectura o escritura y el tiempo en que la memoria completa dicha operacin.

En procesadores de 5Mhz (80x86) el tiempo de acceso a memoria es de 800

nanosegundos.

Tipos
de
tempor
izacin

La temporizacin de las operaciones de E/S puede

ser de dos tipos:

Sncrona: Aquella en la que los dispositivos que se

conectan poseen velocidades similares, por lo que
ninguno de ellos debe esperar al otro.
Asncrona: Aquella en los que los dispositivos tienen
velocidades dispares, lo cual provoca que uno deba
esperar al otro para que no se produzcan
errores/inconsistencias en los datos.

Existe
otra
definicin
de
los
trminos
Sincrono/Asincrono que se puede encontrar en diferentes textos/escritos de
diferentes autores dichos trminos refirindose a las distintas definiciones:

Sncronos: Se dice de los dispositivos que comparten una seal de reloj comn.
Asncronos: Aquellos que no comparten la misma seal de reloj. Debido a que no
tienen la misma seal de reloj, pueden acomodar una amplia variedad de
dispositivos, y el bus puede alargarse sin preocuparse por los problemas de
sincronizacin. Para coordinar la transmisin de datos entre emisor y receptor,
utilizan un protocolo de presentacin (handshaking protocol). ste protocolo
consta de una serie de pasos en los cuales emisor y receptor proceden al
siguiente paso solamente cuando ambas partes estn de acuerdo. Para
implementar ste protocolo se requiere de un conjunto adicional de lneas de
control, entre ellas:
ReadReq o RD: Se utiliza para indicar una peticin de lectura de memoria. La
direccin se pone en la lnea de datos al mismo tiempo.
WriteReq o WR: Se utiliza para indicar una peticin de escritura en memoria.
Data: Se utiliza para indicar que la palabra de datos est preparada en las lneas
de datos (datos estables).
Ack: Se utiliza para conocer la seal de ReadReq o Data, es decir, esta seal de
aceptacin se necesita para que el controlador del perifrico conteste a la peticin
de transferencia generada por el procesador.

En
la
temporizacin
un
evento
est
El bus incluye una lnea
todos los dispositivos, y
durante el flanco de
eventos duran un nico

Tempori
zacin
sncron
a

sncrona, la aparicin de
determinada por el reloj.
de reloj que es comn a
se suelen sincronizar
subida. Casi todos los
ciclo de reloj.

Este
tipo
de
temporizacin
slo
funciona si el dispositivo
de E/S es suficientemente
rpido para responder a la espera que le brinda el procesador, en caso contrario
se producirn errores en la escritura de los puertos y se leern datos no vlidos
del bus, por lo que las operaciones de E/S no seran correctas. Otro tema
importante es que, si no se incorporan rutinas para detectar hardware inexistente,
el programa podra fallar por tratar de direccionar un dispositivo que o bien no
existe o bien ha sido "desconectado" del equipo.

Las operaciones de lectura y escritura funcionan de la siguiente manera:

Escritura: El procesador activa la seal WR#, que es la de escritura, y espera un

tiempo, que es determinado por el procesador (no es una espera al otro
dispositivo), y una vez transcurrido ese periodo de tiempo desactiva la seal de
escritura, por lo que si el dispositivo de E/S no es suficientemente rpido la
escritura no se realizar correctamente. Cabe destacar que en este tipo de
temporizacin no se produce ninguna espera por parte del procesador ni por parte
del perifrico.
Lectura: El procesador activa la seal RD# que es la de lectura y espera un tiempo
determinado por el mismo (como ocurra en el caso de la Escritura) y acto seguido
lee del bus de datos la informacin, sin comprobar si esta contiene los datos
vlidos suministrados por el perifrico.

La traduccin de "handshaking" es "apretn de manos" y viene a significar que el

procesador y los perifricos intercambian seales de control que les permiten
sincronizar sus acciones y "colaborar" conjuntamente en la transferencia de
informacin. Generalmente se suele considerar que existe slo una seal de
sincronizacin llamada ACK (aunque puede haber tantas seales de
7

Temporiza
cin
asncrona
o con
"handshak
ing"

sincronizacin como se necesiten y esto depende del

hardware del dispositivo en cuestin).

Con este procedimiento mejoramos el rendimiento de

las operaciones de E/S y impedimos que se
produzcan los fallos en la escritura/lectura que podan
suceder con la temporizacin sncrona para un
dispositivo existente. Sin embargo al igual que en el
caso sincrono se han de incorporar rutinas que
determinen si se intenta acceder a un dispositivo
inexistente o "desconectado" puesto que esto si
provocara errores (entrara en un bucle infinito
esperando a ACK). La solucin que generalmente se adopta es que el procesador
da un tiempo lmite de espera por encima del cual se genera una excepcin y se
aborta la operacin E/S.

El funcionamiento de las operaciones de lectura y escritura es el siguiente:

Escritura: El procesador activa la seal de escritura, WR# y espera hasta que el

perifrico activa su lnea de sincronizacin ACK, cuando esto sucede el
procesador deshabilita la seal de escritura y se produce la escritura (y valga la
redundancia) de los datos en el puerto del perifrico correspondiente. Finalmente
el perifrico desactiva ACK.
Lectura: El procesador habilita la seal de lectura, RD# y espera hasta que el
dispositivo le "indique" mediante ACK que los datos estn listos para su lectura.
Una vez que ACK esta activa el procesador lee los datos del bus de datos y
desactiva la seal RD#. Finalmente el perifrico reconoce la deshabilitacin de
RD# y este desactiva la seal de sincronizacin, ACK.

Grfico
s
repres
entativ
os

Referen
cias
Electr
nicas
9

http://arquitecturacomputado.blogspot.mx/2012/08/arquitectura-decomputadora.html

http://es.slideshare.net/yesyduc10/comunicacion-interna-de-la-computadora
http://www.buenastareas.com/ensayos/Temporizacion/24591764.html
http://es.wikipedia.org/wiki/SDRAM
http://arqcomportafolio.blogspot.es/1386214584/2-2-acceso-a-los-datos-ytemporizacion/

10