Material de Aula TOPAv ARQ Unidade 6 Arquiteturas Paralelas 2015 1

TOP AV EM ARQUITETURA
VI PROCESSAMENTO COM PARALELISMO
PROCESSAMENTO PARALELO
TIPOS DE PROCESSAMENTO
Processamento Sequencial (serial) escalar
Processamento no-sequencial
Pipeline
Superescalar
Superpipeline
Multiprocessamento
Processamento Vetorial
Processamento Superescalar
Obtem-se paralelismo fsico, com 2 ou mais pipelines
Processadores superescalares completam a execuo de mais de
uma instruo por ciclo de relgio.
Processamento Superescalar
Exemplos de estruturas superescalares

Pipeline
completo com
5 estgios
Pipeline para
execuo das
operaes.
Usa 4 UE
Processamento Superpipeline
Pipeline com 4 estgios

Mesmo esquema, porm
sendo executado com
superpipeline
Processamento se aproveita do paralelismo de dados
(vetores) em vez de paralelismo de instrues.
Os processadores vetoriais so arquiteturas pipelined do tipo
SIMD, ou seja, uma nica instruo opera sobre vrios dados,
no caso, um vetor.
Exemplos: mquinas cientficas para processamento
metereolgico ou que empreguem muitos clculos em
paralelo.
VLIW Very Long Instruction Word

(Instruo com Palavra Muito Longa)
Resolve a necessidade de processamento paralelo por meio de

mais de uma instruo na mesma estrutura, reduzindo tempo de
busca.
Requer mais trabalho do compilador.
Exemplo: arquitetura EPIC da HP/Intel nos processadores de 64
bits da Intel.
Comparao entre elementos das Arquiteturas CISC RISC - VLIW

Caracteristicas da Arq.
CISC
RISC
VLIW
Tamanho das Instrues
Varivel
Fixo, 32 bits (ou 64)
Fixo-usualmente acima de 120 bits
Formato das Instrues
varivel
Definio fixa dos campos

em todas as instrues
Definio fixa dos campos
Quantidade de registr.
Poucos
Muitos, emprego geral
Muitos, emprego geral
Acessos memria
Diversos,
variando
Apenas do tipo LOAD

STORE
Apenas do tipo LOAD - STORE
Foco do projeto de HW
Microcdigo
Pipeline e sem microcdigo
Mltiplos pipelines, sem microcdigo
Formato de 5 instrues
Por ex. Cada B 1 Byte
I1:
I2:
I3:
I4:
I5:
I1: BBBB
I2: BBBB
I3: BBBB
I4: BBBB
I5: BBBB
I1: BBBBBBBBBBBBB
I2: BBBBBBBBBBBBB
I3 BBBBBBBBBBBBB
I4: BBBBBBBBBBBBB
I5: BBBBBBBBBBBBB
BB
B
BBBB
BBB
BBB
Hyper-Threading
Tecnologia criada pela Intel no qual o processador se
apresenta ao sistema operacional como possuindo o dobro de
ncleos que possui fisicamente.
As instrues so reorganizadas, de forma que o processador
possa aproveitar os ciclos ociosos para incluir operaes
relacionadas ao segundo thread.
Os circuitos responsveis pelo Hyper-Threading so os
responsveis por criar a "iluso" de dois processadores por
ncleo e por agendar o processamento de instrues
aproveitando os ciclos ociosos.
Hyper-Threading
Branch Prediction (Previso de Desvios)

Tcnicas implementadas em hardware ou software, que tm o
objetivo de reduzir os conflitos de controle em processadores
de arquitetura Pipeline , atravs da previso correta de que os
desvios condicionais (Branch, p.ex., if-else-then) vo desviar
ou no, reduzindo atrasos no fluxo de instrues posteriores
aos desvios, conhecidos como bolhas no pipeline.
Quase 20% das instrues so de desvio condicional.

Um desvio condicional pode ser "no levado" e continuar a
execuo com o primeiro trecho de cdigo que se segue
imediatamente depois do salto condicional, ou pode ser
"levado" e ir para um lugar diferente na memria de programa
onde a segunda parte do cdigo armazenado.
No se sabe ao certo se um salto condicional ser levado ou
no levado at que a condio tenha sido calculada e o salto
condicional passou a fase de execuo no pipeline de
instrues.

Sem previso de desvios, o processador teria que esperar at que a
instruo de salto condicional passe o estgio de execuo antes da
prxima instruo poder entrar na fase de buscar no pipeline.
A previso de desvios tenta evitar esse desperdcio de tempo
tentando adivinhar se o salto condicional mais provvel de ser
levado ou no levado. O trecho que imaginado para ser o mais
provvel ento forado e especulativamente executado.
Se for detectado mais tarde que o palpite estava errado, ento as
instrues especulativamente executadas ou parcialmente
executadas so descartados e o pipeline comea de novo com o
ramo correto, incorrendo em um atraso.
VII ARQUITETURAS DE 64 BITS
ARQUITETURAS DE 64 BITS
CARACTERSTICAS
TIPOS
TIPOS
IA 64 (Intel)
AMD 64 (AMD)
SPARC 64 (SUN)
Primeiro processador de 64 bits: ALPHA (1992), da
DEC
COMPAQ
HP
Caractersticas Gerais
Palavra de 64 bits (registradores e unidades de clculo)
Endereos de at 64 bits (264 = 16 E)
Arquitetura tpica RISC (muitos registradores, intenso
pipeline e processamento superescalar)
Caractersticas da Arquitetura IA 64
Utiliza tecnologia EPIC (Explicit Paralell Instruction Computing),
usada pela HP - paralelismo no nvel de instruo (na compilao)
e no hardware
Utiliza tecnologia VLIW (palavras longas 128 bits).
10
IA 64 - INTEL
Caractersticas da Arquitetura IA 64
Registradores de 64 bits (inteiros) e de 128 bits (para ponto
flutuante)
Diversas Unidades de Clculo para inteiros e ponto flutuante
(quantidade depende da implementao Itanium usa at 8 de
cada)
Usa especulao e unidades especiais para tratar desvios e
load/store (acesso memria)
11
IA 64 - INTEL
IA 64 - INTEL - PROCESSADOR ITANIUM 2
12
Caractersticas da Arquitetura AMD64 (x86-64)

Adiciona suporte a instrues de 64 bits sem quebrar a
compatibilidade com os softwares de 32 bits.
No modo "legacy", o processador funciona como um processador
x86 comum, executando instrues de 32 bits e utilizando apenas
os registradores padro.
Ao mudar para o modo "long", o processador tem acesso a 16
registradores de 64 bits cada um e passa a suportar as instrues e
endereos de memria de 64 bits.
Adotada pela Intel com o nome EM64T.
MULTIPROCESSADOR ES
ARQUITETURAS PARALELAS TIPOS

(Taxonomia de Flynn)
SISD Single Instruction Single Data (uma instruo e um dado)
(Monoprocessador)
SIMD Single Instruction Multiple Data (uma instruo e mltiplos dados)
(Processadores vetoriais)
MIMD Multiple Instructions Multiple Data (mltiplas instrues e dados)
(Multiprocessamento)
MISD Multiple Instruction Stream Single Data Stream (mltiplas
instrues e um dado)
(Sem implementao comercial)
13
ARQUITETURAS PARALELAS - MULTIPROCESSADORES
Arquiteturas Multincleo Multi Threading
Cada ncleo um processador completo, inclusive com um ou outro
nvel de memria cache. Todos compartilham memria RAM.
Exemplos:
AMD Phenon
Intel i3, i5, i7
ARM
ARQUITETURAS PARALELAS - MULTIPROCESSADORES
Tipos de organizao de memrias e ncleos
N-1
L1-I
N-x
N-2
L1-I
L1-D
L1-D
Cache L2
M.P. (RAM)
14

Material de Aula TOPAv ARQ Unidade 6 Arquiteturas Paralelas 2015 1

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Material de Aula TOPAv ARQ Unidade 6 Arquiteturas Paralelas 2015 1

Caricato da

Copyright:

Formati disponibili

TOP AV EM ARQUITETURA

VI PROCESSAMENTO COM PARALELISMO

Processamento Sequencial (serial) escalar

Exemplos de estruturas superescalares

Pipeline com 4 estgios

VLIW Very Long Instruction Word

Resolve a necessidade de processamento paralelo por meio de

Comparao entre elementos das Arquiteturas CISC RISC - VLIW

Tamanho das Instrues

Fixo, 32 bits (ou 64)

Fixo-usualmente acima de 120 bits

Formato das Instrues

Definio fixa dos campos

Definio fixa dos campos

Muitos, emprego geral

Muitos, emprego geral

Apenas do tipo LOAD

Apenas do tipo LOAD - STORE

Pipeline e sem microcdigo

Mltiplos pipelines, sem microcdigo

Branch Prediction (Previso de Desvios)

Branch Prediction (Previso de Desvios)

Branch Prediction (Previso de Desvios)

VII ARQUITETURAS DE 64 BITS

Caractersticas da Arquitetura AMD64 (x86-64)

ARQUITETURAS PARALELAS TIPOS

Potrebbero piacerti anche