Unidad Aritmtica Lgica

Csar Gonzlez, Cristian Guerra, Manuel Jcome, Michael Viveros

Departamento de Automtica y Electrnica, Universidad Autnoma de Occidente
Cali, Colombia
cesar.gonzalez@uao.edu.co
crystian.guerra@uao.edu.co
manuel.jacome@.edu.co
michael.viveros@uao.edu.co
ResumenEn el siguiente documento, se abordara todo
lo relacionado con el segundo laboratorio del curso de
electrnica digital, en el cual se desarrolla una Unidad
Aritmtica Lgica (ALU) capaz de realizar 7 operaciones:
AND, OR, NAND, Full adder, Resta CA2, Conversor
binario a gray, Divisor, a partir de dos entradas de 4 bits
definidas por el usuario, ademas, este tambin debe poder
definir la operacin a realizar. Se har nfasis sobre
algunos conceptos necesarios para el desarrollo de la
prctica y se mencionaran las conclusiones del mismo.
AbstractIn the following report it will exposed all
relevant to the second laboratory, in which it develops an
Arithmetic Logic Unit (ALU) capable of performing
seven operations: AND, OR, NAND, sums, subtractions in
two's complement, convert binary to gray code and
division between two inputs of 4 bits each one that are
defined by the user, in addition, him also can define the
operation manually. Emphasis will be placed on some
concepts necessary for the development of the practice
and its conclusions were mentioned.
Trminos IndexadosCircuitos analgicos, Circuitos
digitales, MOSFET complementario, Modulacin de
frecuencia, Filtro pasa bajo.

I.

INTRODUCCION

En la actualidad, los sistemas digitales son muy

utilizados y variados para diferentes tipos de
aplicaciones las cuales en su mayora son aplicadas en
la industria y en mayor parte de los equipos
electrnicos.
Es por esto que es necesario saber a grandes rasgos
las aplicaciones, y cmo funcionan los diferentes tipos
de sistemas digitales, esto, con el fin de poder
desarrollar la capacidad de aplicar y trabajar con ellos
sin ningn tipo de dificultad.
Para empezar el equipo de trabajo establece como
objetivo identificar los circuitos lgicos que pueden
llegar a comprender cada una de las operaciones
asignadas a la ALU, ademas, del sistema de seleccin
con el fin de disear e implementar un circuito de
acuerdo a cada etapa propuesta en la prctica.

II. MARCO TEORICO

A. Unidad Aritmtica Lgica
La unidad aritmtica lgica o ALU, por sus siglas en
ingles, es un circuito digital con la capacidad de llevar
a cabo multiples operaciones algebraicas tales como
suma, resta, multiplicacin, divisin, etc. y varias
operaciones de carcter lgico como, por ejemplo,
OR, AND, XOR, NAND entre otros. A continuacin,
en la FIg.1, se muestra el smbolo esquemtico
empleado para representar una ALU.

Fig. 1. Representacin esquemtica de una ALU. A y B son

operados, F es un selector de operacin, R es la salida y D es un
estado.

Actualmente podemos encontrar este tipo de

sistemas implementados en una gran variedad de
circuitos de uso diario, desde relojes digitales hasta en
los microprocesadores empleados en los televisores y
dispositivos mviles, ademas, uno de estos circuitos
puede llegar a contener un sin numero de ALUs.
Ahora bien, una ALU puede estar internamente
compuesta por varios circuitos cada uno enfocado a
realiza cada una de las operaciones pertinentes y un
multiplexor capaz de determinar, a travs de F, cual
ser la operacin que se mostrara a la salida. Un
ejemplo de esto se puede apreciar claramente en la Fig.
2, en el tenemos 3 posibles operaciones y un
multiplexor 4 a 1.

similar al de la AND con la diferencia de que la salida

se niega. La Tabla III nuestra esto con mayor claridad.
Fig. 5. Compuerta Lgica NAND.

Tabla III. Tabla de verdad NAND

!
Fig. 2. Configuracin interna de una ALU compuesta por tres
operaciones y un multiplexor de 4 a1.

0
0
1
1

0
1
0
1

1
1
1
0

B. Compuertas Lgicas

C. Full Adder

Cada compuerta tiene dos variables de entrada

designadas por A y B y una salida binaria designada
por x. La compuerta AND, la cual podemos observar
en la Fig. 3, produce la multiplicacin lgica AND,
esto es: la salida es 1 si la entrada A y la entrada B
estn ambas en el binario 1, de otra manera la salida es
0. Estas condiciones tambin son especificadas en la
tabla de verdad para la compuerta AND. La Tabla I
muestra que la salida x es 1 solamente cuando ambas
entradas A y B estn en 1. El smbolo de operacin
algebraico de la funcin AND es el mismo que el
smbolo de la multiplicacin de la aritmtica ordinaria
(). Las compuertas AND pueden tener ms de dos
entradas y por definicin, la salida es 1 si todas las
entradas son 1.

Un full adder es un circuito capaz de realizar la

operacin de adicin entre dos entradas A y B teniendo
en cuenta el bit de acarreo a la entrada CIN, en donde
CIN es un bit proveniente de la etapa anterior. Para
aclarar esto un full adder de 1 bit se muestra en la Fig.
6 y la Tabla IV ensea su respectiva tabla de verdad.

Fig. 6. Full Adder de 1 bit.

Fig. 3. Compuerta Lgica AND.

Tabla I. Tabla de verdad AND.

0
0
1
1

0
1
0
1

0
0
0
1

En cuanto a la compuerta OR, la cual podemos

observar en la Fig. 4, produce la sumatoria lgica OR,
esto es: la salida es 0 si la entrada A y la entrada B
estn ambas en 0, de otra forma la salida es 0. Esta
condicin puede observarse mas claramente en la tabla
II.
Fig. 4. Compuerta Lgica OR.

Tabla II. Tabla de verdad OR.

A
0
0
1
1

B
0
1
0
1

X
0
1
1
1

Ahora bien, la compuerta NAND, la cual podemos

observa en la Fig. 5, es una compuerta derivada, en
este caso, la compuerta tiene un comportamiento

0
1
0
1
0
1
0
1

0
0
1
1
0
0
1
1

CIN COUT
0
0
0
0
1
1
1
1

0
0
0
1
0
1
1
1

S
0
1
1
0
1
0
0
1

Tabla IV. Tabla de verdad Full Adder 1 bit.

D. Resta CA2
Con el fin de realizar la resta en CA2, y sabiendo que
el CA2 se define como se muestra en (1), se puede
apreciar que para realizar un resta podemos realizar la
suma, a partir de un full adder, al negar una de las
entradas (C1) y adicionarle 1.
N

! ! C2

= C1N + 1

(1)

A continuacin, ver Fig. 7, se representa la

configuracin interna de un restado CA2 de un bit.

lgicas tal como se ilustra en la Fig.10 empleando un

controlador de adicin/sustraccin o CAS.

!
Fig. 7. Resta CA2 de 1 bit.

E. Conversor Binario a Gray

El cdigo Gray es un sistema binario que no permite
mas de una variacin en sus dgitos ante dos valores
sucesivos, esta representacin se puede observar en la
Tabla V.
Decimal

Gray

000

001

011

010

110

111

101

100

!
Fig. 9 Divisin binaria empleando restas.

Tabla V. Tabla representacin de decimal a Gray 3 bits.

Ahora bien, con el fin de realizar la conversin de

Binario a Gray se puede emplear el circuito descrito
por la Fig. 8, en este se convierte una estrada de 4 bits
binarios a Gray.

Fig. 10. Divisor empleando un CAS.

G. Multiplexor
Un multiplexor es un dispositivo combinacional con
2n entradas, n estradas de seleccin y 1 salida. Las
entradas de seleccin permiten definir cual de las
entradas ser transmitida a la salida, en la Fig. 11
vemos el esquema bsico de un multiplexor.

!
Fig. 11. Esquema de un multiplexor

!
Fig. 8. Conversor binario a Gray de 4 bits.

F. Division Binaria
La division binaria se puede desarrollar a partir de
restas, como se muestra en la Fig. 9. Este
procedimiento se puede realizar a travs de compuertas

H. Conversor binario a BCD

Decimal Codificado en Binario o BCD, por sus
siglas en ingles, us un sistema que permite representar
numero decimales en binarios a travs de una
secuencia de 4 bits, esto se muestra en la Tabla VI.

Decimal

Gray

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

Este sistema tiene muchas aplicaciones en las cuales se

debe de poder visualizar el resultado, por ejemplo, a
travs de un 7 segmentos.
III. DISCUSION
Para el desarrollo de esta practica se debe de tener
muy en cuenta los estados que determinan la funcin a
realizar por la ALU, siendo este el caso se define el
multiplexor sabiendo que hay 7 operaciones y solo una
debe de verse a la salida, de esta manera se emplea un
multiplexor de 8 a 1 de 4 bits, en donde una de las
entradas no realiza ninguna operacin.
Con el fin de seleccionar la operacin se definen 3
bits manipulables por el usuario a travs de un dip
switch, ya que con este se pueden obtener 8 estados, el
esquema general del funcionamiento del circuito se
puede observar en la Fig. 12.

Tabla VI. Tabla representacin de decimal a BCD.

!
Fig. 11. Esquema de un multiplexor

En cuanto a las operaciones lgicas AND, OR y NAND se obtuvieron los resultados esperados como se puede apreciar
en la Fig 12, Fig. 13 y Fig.14 respectivamente. Para la realizacin de estas operaciones se emplea una comparacin bit a
bit entre los canales de 4 bits A y B obteniendo as S.

!
Fig. 12. Resultados de la compuerta AND

!
Fig. 13. Resultados de la compuerta OR

!
Fig. 14. Resultados de la compuerta NAND

Ahora bien, para el desarrollo del Full Adder se emplea el circuito descrito anteriormente en la Fig. 6 pero, al ser este
de 1 bit, es necesario conectarlo en cascada a otros elementos iguales con el fin de desarrollar la operacin para 4 bits
como se puede observar en la Fig. 15, ademas, se muestra, a travs de la simulacin de la Fig 16, que el resultado es el
esperado.

!
Fig 15. Full Adder 4 bits.

!
Fig 16. Resultados Full Adder 4 bits.

Para el desarrollo del restado en CA2 se emplea la configuracin descrita en la Fig. 7, nuevamente esta esta diseada
para trabajar con 1 bit es por esto que se procede a implementar una conexin en cascada con el fin de obtener un
operador de 4 bits, los resultados obtenidos se ven en la Fig. 17.

!
Fig 17. Resultados Restador CA2 4 bits.

Para el conversor de binario a Gray empleamos el circuito de la Fig. 8,esto nicamente para la entrada A, su resultado
se encuentra en la Fig. 18.

!
Fig 18. Resultados Conversor Binario a Gray 4 bits.

Finalmente, procedemos a desarrollar el divisor, el cual se compone nuevamente de varios circuitos de la Fig. 10
conectados en cascada y serie, esto lo podemos ver en la Fig. 19, y su respuesta en la Fig. 20.

!
Fig 19. Divisor binario de 4 bits.

!
Fig. 20. Resultados Divisor binario de 4 bits.

IV. CONCLUSIONES
Para el desarrollo de un restado es conveniente
emplear el mtodo de CA2 ya que permite tratar la
sustraccin como una suma y as emplear un full adder
que tambin puede llegar a ser necesario en una ALU.
Los multiplexores son circuitos combinaciones de
gran utilidad a la hora de seleccionar una de varias
entradas para finalmente ser transportado a la salida,
siendo esta una de las necesidades de la ALU.
A la hora de emplear visualizadores es ampliamente
usado el sistema numrico BCD ya que permite
representar numero decimales en cdigo binario y
posteriormente ser enseada al usuario usando, por
ejemplo, en un 7 segmentos.

Gran cantidad de operaciones nacen a raz de otras, a

estas se les llama derivados y con el fin de desarrollar el
circuito lgico y conocer estos componentes internos es
posible usar la tabla de verdad y la simplificacin
booleana.
REFERENCIAS
[1] Thomas L. Floyd, Fundamentos de Sistemas Digitales.
[2] Binary to BCD Converter, Disponible en lnea: http://
www.tkt.cs.tut.fi/kurssit/1426/S12/Ex/ex4/Binary2BCD.pdf
[3] Multiply and Divide, Disponible en linea: http://
userpages.umbc.edu/~squire/cs313_l20.html
[4] Arithmetic Logic Unit (ALU): Definition, Design & Function,
Disponible en linea: http://study.com/academy/lesson/arithmetic-logicunit-alu-definition-design-function.html