Arquitectura de computadoras

El ordenador recibe y enva la informacin a travs de los

perifricos por medio de los canales. La UCP es la encargada de procesar la informacin que le llega al ordenador.
El intercambio de informacin se tiene que hacer con los
perifricos y la UCP. Todas aquellas unidades de un sistema exceptuando la UCP se denomina perifrico, por lo
que el ordenador tiene dos partes bien diferenciadas, que
son: la UCP (encargada de ejecutar programas y que est
compuesta por la memoria principal, la Unidad aritmtico lgica (UAL) y la Unidad de Control) y los perifricos (que pueden ser de entrada, salida, entrada-salida y
comunicaciones).

S.O. y
aplicaciones
kernel
ensamblador

1 Introduccin

rmware

La implantacin de instrucciones es similar al

uso de una serie de desmontaje en una fbrica de
manufacturacin. En las cadenas de montaje, el producto
pasa a travs de muchas etapas de produccin antes de tener el producto desarmado. Cada etapa o segmento de la
cadena est especializada en un rea especca de la lnea
de produccin y lleva a cabo siempre la misma actividad.
Esta tecnologa es aplicada en el diseo de procesadores
ecientes.

hardware
Una visin tpica de una arquitectura de computadora como una serie de capas de abstraccin: hardware, rmware,
ensamblador, kernel, sistema operativo y aplicaciones.

A estos procesadores se les conoce como pipeline processors. Estos estn compuestos por una lista de segmentos
lineales y secuenciales en donde cada segmento lleva a cabo una tarea o un grupo de tareas computacionales. Los
datos que provienen del exterior se introducen en el sistema para ser procesados. La computadora realiza operaciones con los datos que tiene almacenados en memoria,
produce nuevos datos o informacin para uso externo.

La arquitectura de computadoras es el diseo conceptual y la estructura operacional fundamental de un sistema de computadora. Es decir, es un modelo y una descripcin funcional de los requerimientos y las implementaciones de diseo para varias partes de una computadora, con especial inters en la forma en que la unidad cen- Las arquitecturas y los conjuntos de instrucciones se puetral de proceso (cpu) trabaja internamente y accede a las den clasicar considerando los siguientes aspectos:
direcciones de memoria.
Almacenamiento de operativos en la UPC: dnde
Tambin suele denirse como la forma de seleccionar
se ubican los operadores aparte de la substractora
e interconectar componentes de hardware para crear
informativa (SI)
computadoras segn los requerimientos de funcionali Nmero de operandos explcitos por instruccin:
dad, rendimiento y costo.
1

4
cuntos operandos se expresan en forma explcita
en una instruccin tpica. Normalmente son 0, 1, 2
y 3.

Registro: Modelo ms general para el cdigo de instrucciones parecidas. Automatiza generacin de cdigo y la reutilizacin de operandos. Reduce el trco a memoria. Una computadora actualmente tiene
como estndar 32 registros. El acceso a los datos es
ms rpido, y veloz.

Posicin del operando: Puede cualquier operando

estar en memoria?, o deben estar algunos o todos en
los registros internos de la UPC. Cmo se especica
la direccin de memoria (modos de direccionamiento disponibles).
2.2
Operaciones: Qu operaciones estn disponibles en
el conjunto de instrucciones.
Tipo y tamao de operandos y cmo se especican.

2 Almacenamiento de operandos
en la UPC
La diferencia bsica est en el almacenamiento interno de
la UPC.
Las principales alternativas son:
Acumulador.
Conjunto de registros.
Memoria
Caractersticas: En una arquitectura de acumulador un
operando est implcitamente en el acumulador siempre
leyendo e ingresando datos. (Ej.: calculadora Standard estndar-)
En la arquitectura de pila no es necesario nombrar a los
operandos ya que estos se encuentran en el tope de la pila.
(Ej.: calculadora de pila HP)
La Arquitectura de registros tiene slo operandos explcitos (es aquel que se nombra) en registros o memoria.

2.1 Ventajas de las arquitecturas

Pila: Modelo sencillo para evaluacin de expresiones (notacin polaca inversa). Instrucciones cortas
pueden dar una buena densidad de cdigo.
Acumulador: Instrucciones cortas. Minimiza estados internos de la mquina (unidad de control sencilla).

ENLACES EXTERNOS

Desventajas de las arquitecturas

Pila: A una pila no se puede acceder aleatoriamente.

Esta limitacin hace difcil generar cdigo eciente.
Tambin diculta una implementacin eciente, ya
que la pila llega a ser un cuello de botella es decir
que existe dicultad para la transferencia de datos
en su velocidad mk.
Acumulador: Como el acumulador es solamente almacenamiento temporal, el trco de memoria es el
ms alto en esta aproximacin.
Registro: Todos los operadores deben ser nombrados, conduciendo a instrucciones ms largas.

3 Vase tambin
Computadora
Arquitectura de CPU
Arquitectura de von Neumann
Arquitectura Harvard

4 Enlaces externos
Pgina de arquitectura de computadores
Universidad Politcnica de Catalua, Departamento
de Arquitectura de computadores
Arquitectura de von Neumann

Text and image sources, contributors, and licenses

5.1

Text

Arquitectura de computadoras Fuente: http://es.wikipedia.org/wiki/Arquitectura_de_computadoras?oldid=76921074 Colaboradores:

Moriel, Frutoseco, Sauron, Vanbasten 23, Javier Carro, Triku, Jynus, Sms, Davidnr, Murphy era un optimista, Enric Naval, Dianai,
Mandramas, Porao, Taichi, Rembiapo pohyiete (bot), Johnbojaen, RobotQuistnix, Platonides, Alhen, Chobot, Yrbot, BOTijo, YurikBot,
Olea, GermanX, Gaijin, KnightRider, Eskimbot, Baneld, Morza, Lancaster, Folkvanger, CEM-bot, Laura Fiorucci, Eamezaga, Gafotas,
Thijs!bot, PabloCastellano, Bot que revierte, Herraiz, JAnDbot, Death Master, Satin, Amanuense, TottyBot, AlnoktaBOT, VolkovBot,
Technopat, Josell2, Matdrodes, Shooke, AlleborgoBot, J.M.Domingo, SieBot, Mushii, PaintBot, Loveless, Ezeperez26, El bot de la dieta,
Mafores, Javierito92, Marcecoro, HUB, StarBOT, Nicop, Tosin2627, Botelln, EdgarGSX, Leonpolanco, Alejandrocaro35, LordT, Poco a
poco, BodhisattvaBot, Raulshc, Aipni-Lovrij, AVBOT, David0811, Gabriel Fernando Rosso R., Diegusjaimes, Saloca, Luckas-bot, Amirobot, 16dst0113m, Roinpa, FariBOT, SuperBraulio13, Jkbw, Ricardogpn, Igna, Misocroft, Delgadorandy, PatruBOT, Green Tea Writer,
EmausBot, Savh, Sergio Andres Segovia, Africanus, Rubpe19, MadriCR, Aldeiv, WikitanvirBot, CocuBot, Antonorsi, MerlIwBot, JABO, Deivis, AvocatoBot, Jmojeda217, Acratta, DarafshBot, DanielithoMoya, Helmy oved, Manuel catao, Addbot, Nahuel9m, Fricki13,
AbecedarioABC y Annimos: 140

5.2

Images

Archivo:Computer_abstraction_layers-es.svg Fuente: http://upload.wikimedia.org/wikipedia/commons/c/c5/Computer_abstraction_

layers-es.svg Licencia: CC-BY-SA-3.0 Colaboradores: Own work. Based on Image:Computer abstraction layers.PNG Artista original:

5.3

Content license

Creative Commons Attribution-Share Alike 3.0