Trabajo De

Arquitectura de
Computadoras II

Nombres:
Juan Carlos Madriz
Manuel Abimael Castillo
Profesor: Francisco Hernndez
Carrera: Ingeniera en Sistemas
Ao: III
Fecha: 13/04/2015

Contenido
1.

Que es Arquitectura CISC....................................................................................................................4

2.

Que es Arquitectura RISC....................................................................................................................4

3.

Caractersticas y Evolucin de los Microprocesadores Intel.................................................................4

4.

Explique por medio de un Diagrama en bloques los principales Componentes de un Microprocesador.

7

5.

Caractersticas de los registros del procesador 80386...........................................................................7

Registros de propsito general:................................................................................................................7
Caractersticas:.....................................................................................................................................7
Puntero de instrucciones:..........................................................................................................................8
Caractersticas:.....................................................................................................................................8
Registro de indicadores:...........................................................................................................................8
Caractersticas:.....................................................................................................................................8
Registros de segmento:.............................................................................................................................8
Caractersticas:.....................................................................................................................................8
Registros de control:.................................................................................................................................9
Caractersticas:.....................................................................................................................................9
Registros de direcciones del sistema:.......................................................................................................9
Caractersticas:.....................................................................................................................................9
Registros de depuracin:..........................................................................................................................9
Caractersticas:.....................................................................................................................................9
Registros de test:....................................................................................................................................10
Caractersticas:...................................................................................................................................10

6.

Explicar la ejecucin de programas en modo Real y en modo virtual del procesador........................10

7.

Explique los bloques que conforman el procesador 80486.................................................................11

8.

Explique mediante un diagrama en bloque el procesador Pentium II.................................................13

9. Explicar por medio de un diagrama en bloque la Unidad de Captacin/ decodificacin del Procesador
Pentium II...................................................................................................................................................14
10.
Explicar por medio de un diagrama en bloque la Unidad de Envo/ Ejecucin del Procesador
Pentium II...................................................................................................................................................15
11.

Que es la memoria Cach...............................................................................................................17

12.
Si se comparara la Arquitectura del Microprocesador 80386 con la del 80436 no se encontrarn
diferencias..................................................................................................................................................17

13.

Qu es Intel Atom TM.................................................................................................................17

14.
I7

Explique por medio de un diagrama en bloque los componentes de un microprocesador Intel core
18

15.

Como determinar que un procesador Intel es mejor que un AMD..................................................18

16.

Explique la arquitectura bsica del microprocesador Intel Atom....................................................19

17.

Explique el diagrama en bloque del microprocesador Intel Atom...................................................20

18.

Explique el funcionamiento del contador de un programa..............................................................21

19.

Explique el funcionamiento del puntero de pila..............................................................................22

20.

Explique el funcionamiento de Registro de Estado. (FLAGS)........................................................22

21.

Enumere los tipos de Registros en un Microprocesador.................................................................22

22.

Que es la seal de reloj...................................................................................................................23

23.

Que es la unidad de control............................................................................................................23

24.

Que es la unidad de Ejecucin........................................................................................................24

25.

Que es la unidad de Instruccin......................................................................................................24

26.

Que es la unidad de cache?.............................................................................................................24

27.

Explicar el funcionamiento de la Unidad de Punto flotante............................................................25

28.

Qu tipo de nmeros flotantes soporta el coprocesador..................................................................25

29.

Para qu tipo de Aplicaciones estn diseadas especficamente las instrucciones MMX...............25

30.

Explicar el funcionamiento de la Instruccin Simple, Mltiples Datos (SIMD).............................26

31.

Explicar las instrucciones MMX del Pentium II.............................................................................26

32.

Explicar los modos de direccionamiento del 8086 y 8088..............................................................28

33.

Explicar las estructuras de interrupciones del 8086........................................................................29

34.

Explicar el modo protegido de trabajo del 80286...........................................................................31

35.

Disear un circuito con los siguientes elementos............................................................................31

36.

Disear un circuito con los siguientes elementos............................................................................31

1. Que es Arquitectura CISC.

R= CISC (Complex Instruction set Computer) Computadoras con un conjunto de instrucciones
complejo, CISC es un tipo de arquitectura de computadoras que promueve el uso de gran
numero de instrucciones, permitiendo operaciones complejas entre operandos
situados en memoria o registros internos.

2. Que es Arquitectura RISC.

R= RISC (Reduced Instruction Set Computer) o computadora de conjunto de
Instrucciones reducidas. Estas tienen un nmero menor de instrucciones para permitir mayor
velocidad de ejecucin dentro de la CPU, sin tener que usar la memoria con tanta frecuencia.

3. Caractersticas y Evolucin de los Microprocesadores Intel.

R=

EVOLUCION Y CARACT. DE LOS MICROPROCESADORES

Intel
(1972)

Intel

8008 Diseado para utilizarlo en terminales informticas, continuaba siendo formato DIP
y se basaba en la tecnologa PMOS, pero casi duplicaba la velocidad del anterior con
sus 200 Kilohercios (KHz)
8080 Era de 8 bits que se utilizara como cerebro para la Altair 8800, considerada por

(1974)
muchos como la primera PC de la historia; su velocidad 2 MHz
Intel 8086 El procesador de la primera PC. Tena 29000 transistores y capacidad para gestionar
(1978)
1MB de memoria. Apareci en versiones 5,6,8 y 10 MHz
Intel 8088 Idntico al 8086, pero con capacidad para gestionar mas memoria y convivir con el
(1979)
8087, el coprocesador matemtico.
Intel 80186 Nunca se monto en PC, pero hasta los 90 dio muy buenos resultados en robots, llego

(1980)
a tener versiones de 25 MHz
Intel 80286 El primer procesador de 16 Bits. Tena 134.000 transistores, 16 MB y era multitarea.
o 286 (1982) IBM lo utilizo en la primera evolucin de su PC, la PC/AT.
Intel 80386 Procesadores de 32 bits, Modo protegido, es compatible con el 286 y fue llamado
o 386 (1985) modo Nativo, Registros internos de 32 bits.
Intel
486 Da el primer salto histrico en densidad de transistores al superar el milln
(1989)

(1.200.000), lo que le permita procesar, a 33 MHz Gracias a la tecnologa overdrive

(1992) alcanza 50 y 66 MHz, de 32 Bits la memoria principal, y dos memorias cach

Intel

de 4KB cada una.

Las primeras versiones de este tenan una frecuencia de reloj de 60 MHz y una

Pentium

memoria de 32 MB, fue el primer salto generacin a la arquitectura 80x86 al

(1993)

incorporar un bus externo de 64 Bits y ser capaz de transportar el doble de

informacin. Fue el primer chip compatible con todos los sistemas operativos del

momento (DOS, Windows 3.1, Unix, aund OS/2).

Pentium Pro Incorpora la estructura RISC de los chips para supercomputadoras, aunque
(1995-1999)

Pentium

manteniendo la compatibilidad hacia atrs mediante un emulador interno de 486.

Tambin permite ejecutar ms instrucciones por ciclo de reloj que el Pentium.

II Introduce notables mejoras internas que impulsan la potencia de la familia x86. A

(1997)

partir de l, la refrigeracin se hace crtica. Se distingue por una carcasa plstica,

ms manejable pero tambin aparatosa lo que, sumado al gran ventilador, es objeto

Pentium

de queja de los fabricantes.

II Arranca con 400MHz. Con una frecuencia FBS de 100MHz a 6.5 GT/s. con ncleos

Xeon (1998)

de 1, 2, 4, 6 u 8 hasta la actualidad. Este microprocesador es fabricado especialmente

para servidores.
Pentium III Manteniendo los 32 Bits, Intel introduce todo su saber para impulsar el rendimiento.
(1999)
Pentium

Parte de los 450 MHz e inicia la carrera hacia los 1000 MHz.
4 Consciente de la ventaja de AMD Intel trabaja y adelanta la nueva generacin para

(2000)

responder al Athlon. El Pentium 4 renueva toda la arquitectura interna y sienta la

Xeon (2001)

base para los futuros desarrollos.

Procesador para las estaciones de trabajo basado en la tecnologa Pentium 4 y

ItaniumT

especialmente indicado para el procesamiento de imgenes 3D.

Primer procesador de 64 Bits de Intel. Diseado para servidores empresariales.

(2001)
Itanium T 2

Evolucin del anterior con mejoras en la gestin interna. Pensado para servidores

(2002)
Pentium

empresariales de gran volumen.

M Se trata de una versin de bajo consumo del Pentium 4, combinado con un conjunto

Centrino

de chips auxiliares capaces de integrar comunicaciones inalmbricas.

(2003)
2005
2006
2007
2008

Intel Pentium D, Intel Extreme Edition con hyper threading, Intel Core Duo.
Intel Core 2 Duo, Intel Core 2 Extreme.
Intel Core 2 Quad.
Procesadores Intel Core i7.

4. Explique por medio de un Diagrama en bloques los principales Componentes de un

Microprocesador.
R=

5. Caractersticas de los registros del procesador 80386.

Registros de propsito general:

Caractersticas:
Los ocho registros de propsito general de 32 bits mantienen datos y direcciones. Estos registros
soportan operandos de 1, 8, 16, 32 y 64 bits y campos de bits de 1 a 32 bits. Soportan operandos
de direcciones de 16 y de 32 bits. Los nombres simblicos
son: EAX, EBX, ECX, EDX, ESI, EDI, EBP y ESP. Los 16 bits menos significativos se pueden
acceder separadamente. Esto se hace usando los nombres AX, BX, CX, DX, SI, DI, BP y SP, que
se utilizan de la misma manera que en los procesadores previos. Al igual que en el 80286 y
anteriores, AX se divide en AH y AL, BX se divide en BH y BL, CX se divide
en CH y CL y DX se divide en DH y DL.

Puntero de instrucciones:

Caractersticas:
El puntero de instrucciones es un registro de 32 bits llamado EIP, el cual mantiene el offset de la
prxima instruccin a ejecutar. El offset siempre es relativo a la base del segmento de cdigo
(CS). Los 16 bits menos significativos de EIP conforman el puntero de instrucciones de 16
bits llamado IP, que se utiliza para direccionamiento de 16 bits.

Registro de indicadores:

Caractersticas:

Es un registro de 32 bits llamado EFlags. Los bits definidos y campos de bits controlan ciertas
operaciones e indican el estado del 80386. Los 16 bits menos significativos (bits 15-0) llevan el
nombre de Flags, que es ms til cuando se ejecuta cdigo de 8086 y 80286.
Registros de segmento:

Caractersticas:
Son seis registros de 16 bits que mantienen valores de selectores de segmentos identificando los
segmentos que se pueden direccionar. Los seis segmentos direccionables en cualquier momento
se definen mediante los registros de segmento CS, DS, ES, FS, GS, SS.
Registros de control:

Caractersticas:
Tiene tres registros de control de 32 bits, llamados CR0, CR2 y CR3, para mantener el estado de
la mquina de naturaleza global (no el especfico de una tarea determinada). Estos registros, junto
con los registros de direcciones del sistema, mantienen el estado de la mquina que afecta a todas
las tareas en el sistema.
Registros de direcciones del sistema:

Caractersticas:
Cuatro registros especiales se definen en el modelo de proteccin del 80286/80386 para
referenciar tablas o segmentos. Estos ltimos son:

GDT (Tabla de descriptores globales).

IDT (Tabla de descriptores de interrupcin).

LDT (Tabla de descriptores locales).

TSS (Segmento de estado de la tarea).

Registros de depuracin:

Caractersticas:
1) El cdigo de operacin de punto de parada INT 3 (0CCh).
2) La capacidad de ejecucin paso a paso que provee el indicador TF.
Los seis registros de depuracin de 32 bits accesibles al programador, proveen soporte para
depuracin (debugging) por hardware.
Registros de test:

Caractersticas:
Se utilizan dos registros para verificar el funcionamiento del RAM/CAM (Content Addressable
Memory) en el buffer de conversin por bsqueda (TLB) de la unidad de paginado del
80386. TR6 es el registro de comando del test, mientras que TR7 es el registro de datos que
contiene el dato proveniente del TLB. ElTLB guarda las entradas de tabla de pgina de uso ms
reciente en un cach que se incluye en el chip, para reducir los accesos a las tablas de pginas
basadas en RAM.

6. Explicar la ejecucin de programas en modo Real y en modo virtual del procesador

80386.
R= El 80386 permite la ejecucin de programas para el 8086 tanto en modo real como en modo
virtual 8086.
En modo real el 80386 opera como un 8086 muy rpido, con extensiones de 32 bits si se desea.
El modo real se requiere primariamente para preparar el procesador para que opere en modo
protegido.
El modo protegido provee el acceso al sofisticado manejo de memoria y paginado. Dentro del
modo protegido, el software puede realizar un cambio de tarea para entrar en tareas en modo
8086 virtual (V86 mode).
Las tareas en modo 8086 virtual pueden aislarse entre s y del sistema operativo (que debe utilizar
instrucciones del 80386), mediante el uso del paginado y el mapa de bits de permiso de
entrada/salida

7. Explique los bloques que conforman el procesador 80486.

1.

Unidad de ejecucin: Incluye los registros de uso general de 32 bits, la unidad lgicomatemtica y un barrel shifter de 64 bits. La unidad de ejecucin est mejorada con lo que se
necesita un slo ciclo de reloj para las instrucciones ms frecuentes.

2.

Unidad de segmentacin: Incluye los registros de segmento, los cachs de informacin

de descriptores y la lgica de proteccin. No tiene diferencias con respecto al 80386.

3.

Unidad de paginacin: Es la encargada de traducir las direcciones lineales (generadas

por la unidad anterior) en direcciones fsicas. Incluye el buffer de conversin por bsqueda

(TLB). Los ltimos modelos (DX4, algunos DX2) soportan pginas de 4MB aparte de las de
4KB del 80386.
4.

Unidad de cach: La evolucin de las memorias hizo que el tiempo de acceso de las
mismas decrecieran lentamente, mientras que la velocidad de los microprocesadores
aumentaba exponencialmente. Por lo tanto, el acceso a memoria representaba el cuello de
botella. La idea del cach es tener una memoria relativamente pequea con la velocidad del
microprocesador. La mayora del cdigo que se ejecuta lo hace dentro de ciclos, con lo que,
si se tiene el ciclo completo dentro del cach, no sera necesario acceder a la memoria
externa. Con los datos pasa algo similar: tambin ocurre un efecto de localidad. El cach se
carga rpidamente mediante un proceso conocido como "rfaga", con el que se pueden
transferir cuatro bytes por ciclo de reloj. Ms abajo se da informacin ms detallada de esta
unidad.

5.

Interfaz con el bus: Incluye los manejadores del bus de direcciones (con salidas de A31A2 y BE0# a BE3# (mediante esto ltimo cada byte del bus de datos se habilita por
separado)), bus de datos de 32 bits y bus de control.

6.

Unidad de instrucciones: Incluye la unidad de prebsqueda que le pide los bytes de

instrucciones al cach (ambos se comunican mediante un bus interno de 128 bits), una cola
de instrucciones de 32 bytes, la unidad de decodificacin, la unidad de control, y la ROM de
control (que indica lo que deben hacer las instrucciones).

7.

Unidad de punto flotante: Incluye ocho registros de punto flotante de 80 bits y la lgica
necesaria para realizar operaciones bsicas, raz cuadrada y trascendentes de punto flotante.

Es tres o cuatro veces ms rpido que un 386DX y 387DX a la misma frecuencia de reloj.
Esta unidad no est incluida en el modelo 486SX.

8. Explique mediante un diagrama en bloque el procesador Pentium II.

El Pentium II incluye dos caches on-chip, una para datos otra para instrucciones. Cada cache es
de 8 KBytes, utilizando un tamao de lnea de 32 bytes y una organizacin asociativa por
conjunto de dos vas. Incluye adems una cache L2 que alimenta a las dos cache L1. La cache L2
es asociativa por conjunto de cuatro vas, y con tamaos que oscilan entre 256 Kbytes y 1Mbyte.
9. Explicar por medio de un diagrama en bloque la Unidad de Captacin/
decodificacin del Procesador Pentium II.
Etapa IFU1: Capta instrucciones desde la cache de instrucciones, una lnea (32 bytes) cada vez.

Etapa IFU2: Esta unidad lleva a cabo dos operaciones en paralelo. IFU2 examina los bytes para
determinar los lmites de las instrucciones.
Etapa IFU3: Para comprender el funcionamiento de esta etapa, es necesario describir la primera
etapa de la unidad de decodificacin de instrucciones, ID1. Esta etapa es capaz de manejar tres
instrucciones en paralelo. ID1 traduce cada instruccin en de una a cuatro microoperaciones cada
una de 118 bits. ID1 contiene tres decodificadores. El primero de ellos puede manejar
instrucciones que se traduzcan hasta en cuatro microoperaciones. El segundo y el tercer
decodificador manejan instrucciones sencillas que correspondan a una nica microoperacin.
La salida de ID1 o MIS se introduce en la segunda etapa de decodificacin, ID2, es un bloque de
hasta seis microoperaciones a la vez. En este punto, hay una segunda ocasin para predecir saltos.
Las microoperaciones encoladas en ID2 pasan a travs de una fase de renombramiento de registro
(RAT, register allocator). El RAT transforma las referencias a l o 16 registros de la arquitectura.
Despus el RAT introduce las microoperaciones revisadas al buffer de reordenacin (ROB,
reorder buffer). Las microoperaciones entran al ROB en orden; despus son enviadas desde el
ROB a la unidad de envo/ejecucin sin orden.

10. Explicar por medio de un diagrama en bloque la Unidad de Envo/ Ejecucin del
Procesador Pentium II.

La central de reservas (RS, reservation station) es responsable de recuperar las microoperaciones

del ROB., envindolas a su ejecucin y guardando los resultados de nuevo en el ROB. La RS
busca en el ROB microoperaciones cuyo estado indique que la microoperacin dispone de todos
sus operandos. Si est disponible la unidad de ejecucin que necesita una microoperacin, la RS
capta esa microoperacin y la enva a la unidad de ejecucin conveniente. Se pueden enviar hasta
cinco microoperaciones en un ciclo.
Hay cinco puertos que unen la RS a las cinco unidades de ejecucin. El puerto 0 se usa para
instrucciones con enteros y coma flotante, con la excepcin de las operaciones sencillas con
enteros y la gestin de las predicciones de saltos errneas que se asignan al puerto 1. Las
unidades de ejecucin MMX se asignan tambin a estos puertos. Los puertos restantes se utilizan

para cargas y almacenamientos en memoria. Cuando se completa una ejecucin, se actualiza la

entrada adecuada del ROB, y la unidad de ejecucin queda disponible para otra microoperacin.

11. Que es la memoria Cach.

R= Es una memoria rpida que permite reducir los tiempos de espera de las distintas
informaciones almacenada en la RAM (Random Access Memory o Memoria de Acceso
Aleatorio).

12. Si se comparara la Arquitectura del Microprocesador 80386 con la del 80436 no se

encontrarn diferencias. Sin embargo el tiempo de ejecucin de las instrucciones vara

significativamente de un microprocesador a otro. Con base a la informacin analice cmo ha
evolucionado el tiempo de ejecucin de las instrucciones en otros microprocesadores para la
mejora del desempeo.

R= En el 80486 casi la mitad de las instrucciones son ejecutadas en un perodo de reloj, en vez de
los dos perodos que necesita el 80386 para ejecutar instrucciones similares.

13. Qu es Intel Atom TM.

R= Intel Atom es el nombre de la nueva familia de procesadores con consumo
eficiente de energa diseados especficamente para dispositivos mviles para Internet (Mobile
Internet Devices, MID) y una nueva clase de equipos porttiles (netbooks) y PC de escritorio
(nettops) econmicos y sencillos centrados en Internet. Adems, esta nueva familia de
procesadores es una importante oportunidad de crecimiento general del mercado para el silicio
de Intel utilizando el procesador Intel Atom como la base. La compaa anunci la tecnologa
de procesador Intel Centrino Atom para plataformas MID que consta de mltiples chips que
hacen posible la mejor experiencia en Internet en un dispositivo de bolsillo, as como varios SoC
en un futuro inmediato.

14. Explique por medio de un diagrama en bloque los componentes de un

microprocesador Intel core I7

15. Como determinar que un procesador Intel es mejor que un AMD

AMD son procesadores mucho ms funcionales que los INTEL, los INTEL son muy pesados
aunque su funcionalidad es casi igual hasta un poco mejor que los AMD las diferencia es que
AMD son ms Livianos con el Sistemas, AMD corre en toda Plataforma y generalmente muy
bueno para Diseadores y Gamers, ps.
AMD es mejor en grficos, y juegos, son baratos y consumen poca energa, aparte generan muy
poco calor debido a su bajo consumo. son recomendables cuando uno va a jugar con una pc o a
hacer diseo grfico .se pueden actualizar sin cambiar de placa madre la gran mayora.
Los intel: son muy poderosos, pero caros tiene mucha velocidad ,y son los mejores para procesar
grandes caudales de datos, la conversin de video o datos son su fuerte, es ms un procesador de
servidor que de escritorio se tiene que refrigerar mucho la mquina, y consumen mucho, tiran

muy bien los juegos pero se destacan en datos, codificacin de video, winrar, mquinas virtuales,
etc.
La computadora se dura 15 segundos en abrir un programa, o 45 segundos en iniciar Windows.
En cambio con AMD son: 1-5 segundos para abrir un programa 8-20 segundos para iniciar
Windows.
16. Explique la arquitectura bsica del microprocesador Intel Atom.
R=
La arquitectura es completamente nueva, diseada especficamente para dispositivos pequeos y
para ofrecer un bajo consumo de energa, conservando total compatibilidad con el conjunto de
instrucciones Intel Core2 Duo Por otra parte, el reducido tamao del chip, que mide menos de
25 mm, lo que lo convierte en el procesador ms pequeo y de ms bajo consumo de energa.

Pipeline de 16 etapas in-order, sin ejecucin especulativa o renombrado de registros,

optimizada para dar un eficiente throughput, pero siempre con el consumo como principal

clave.
Pipeline dual, para posibilitar la decodificacin, expedicin y ejecucin de dos instrucciones

por ciclo.
Lgica avanzada de Stack Pointer, para mejorar la eficiencia en llamadas y retornos a rutinas.

17. Explique el diagrama en bloque del microprocesador Intel Atom.

R= El microprocesador Intel Atom formado por cinco clusters y dos colas del planificador;
Bus cluster; Contiene la cache L2, el controlador de interrupciones y el interfaz de bus.
Memory execution cluster; Formado por la cache L1 de datos, y la lgica para ejecucin
de instrucciones con acceso a memoria.

Integer execution cluster; Dos ALUs y desplazadores, separados en los dos pipelines

existentes.
FP/SIMD execution cluster; Bloque para la ejecucin de instrucciones en coma flotante,

as como de las instrucciones de aceleracin multimedia.

Front-End cluster; En este bloque se encuentra la cache L1 de instrucciones, as como la
lgica de prediccin de salto. Tambin la lgica para el control del doble pipeline.

Ilustracin

Diagrama de bloques de la arquitectura

18. Explique el funcionamiento del contador de un programa.

R= Es el registro que contiene la direccin de memoria desde donde hay que leer la instruccin
en curso, tras la ejecucin el registro se incrementa para continuar con la siguiente, o se sustituye
su valor por otro si se ha de ejecutar un salto o una llamada a subrutina. En el momento de
conectar el ordenador, la seal de RESET pone este registro a "cero", por lo que la ejecucin
comienza desde la primera direccin de memoria.

19. Explique el funcionamiento del puntero de pila.

R= Una pila es una zona reservada de memoria cuyos datos estn organizados como "ltimo en
entrar, primero en salir" (LIFO: Last In FirstOut), y sirve para almacenar determinados datos,
como por ejemplo, la direccin de retorno tras una llamada a subrutina.
De una pila slo se puede recuperar cada vez el ltimo dato que se ha introducido. El registro SP
es el puntero de la Pila de Mquina. Apunta siempre al ltimo dato introducido, los datos que se
introducen en la pila de mquina tienen siempre dos bytes de longitud. Durante la rutina de
inicializacin, se carga este registro con un valor (inmediatamente debajo de RAMTOP) y cada
vez que se mete un dato en la pila, el puntero (SP) se decrementa dos veces (la pila se expande
hacia abajo).

20. Explique el funcionamiento de Registro de Estado. (FLAGS)

R= El registro de estado indica la ocurrencia de determinadas condiciones, tales como: paridad,
cero, signo, acarreo, desbordamiento, que se producen tras una operacin aritmtica o lgica y
que sern de gran utilidad en los saltos condicionales.

21. Enumere los tipos de Registros en un Microprocesador.

R=

Registros de propsito general.

Registros de segmento.

Puntero de instrucciones

Banderas.

Registros de control

Registros de direcciones de sistema.

Registros de depuracin (debug)

Registros de test (nuevos en el 80386)

22. Que es la seal de reloj.

R= La seal clock CLK2 provee la temporizacin para el 80386. Se divide por dos internamente
para generar el reloj interno del microprocesador que se utiliza para la ejecucin de las
instrucciones. El reloj interno posee dos fases: "fase uno" y "fase dos". Cada perodo de CLK2 es
una fase del reloj interno. Si se desea, la fase del reloj interno se puede sincronizar a una fase
conocida aplicando la seal de RESET con los tiempos que se indican en el manual del circuito
integrado. El terminal correspondiente es el F12.

23. Que es la unidad de control.

R= La unidad de control (UC) es uno de los tres bloques funcionales principales en los que se
divide una unidad central de procesamiento (CPU). Los otros dos bloques son la unidad de
proceso y el bus de entrada/salida. Su funcin es buscar las instrucciones en la memoria principal,
decodificarlas (interpretacin) y ejecutarlas, empleando para ello la unidad de proceso.

24. Que es la unidad de Ejecucin.

R=Es una pieza del CPU que realiza las operaciones y los clculos llamados por los programas.
Tiene a menudo su propia unidad de control, registros y otros componentes elctricos, tales como
una unidad aritmtica-lgica, unidad de punto flotante o cierto componente especifico ms
pequeo.

25. Que es la unidad de Instruccin.

R= Es aquella que Incluye la unidad de prebsqueda que le pide los bytes de instrucciones al
cach (ambos se comunican mediante un bus interno de 128 bits), una cola de instrucciones de 32
bytes, la unidad de decodificacin, la unidad de control, y la ROM de control (que indica lo que
deben hacer las instrucciones).
26. Que es la unidad de cache?
El trmino cach se usa cuando se hace referencia a una memoria temporal o intermedia.
Nero llama cach a la unidad que usa para copiar temporalmente los datos a grabar en los
CDs/DVDs

La memoria cach es una clase de memoria RAM esttica (SRAM) de acceso aleatorio y
alta velocidad, situada entre el CPU y la RAM; se presenta de forma temporal y automtica con
lo que proporciona acceso rpido a los datos de uso frecuente.
La ubicacin de la cach entre el procesador y la RAM, hace que sea suficientemente rpida para
almacenar y transmitir los datos que el microprocesador necesita recibir casi instantneamente.
La memoria cach es 5 6 veces ms rpida que la DRAM (RAM dinmica), por eso su
capacidad es mucho menor.
La utilizacin de la memoria cach se describe a continuacin:
Acelerar el procesamiento de las instrucciones de memoria en la CPU.
Las computadoras tienden a utilizar las mismas instrucciones y (en menor medida), los mismos
datos repetidamente, por ello la cach contiene las instrucciones ms utilizadas.
27. Explicar el funcionamiento de la Unidad de Punto flotante.
R= Incluye ocho registros de punto flotante de 80 bits y la lgica necesaria para realizar
operaciones bsicas Su funcin principal es realizar las operaciones bsicas que toda FPU puede
realizar como son la suma, la multiplicacin, y la divisin, si bien algunos sistemas ms
complejos que son capaces tambin de realizar como los
clculos trigonomtricos o exponenciales.

28. Qu tipo de nmeros flotantes soporta el coprocesador.

R= Se ha reconstruido por completo la unidad de punto flotante (FPU), a partir de la de los 386 y
486 y ahora tiene algunas de las caractersticas de los RISC. Hay ocho etapas de va y las cinco
primeras se comparten con la unidad de enteros. La unidad cumple con la norma IEEE-754, usa
algoritmos ms rpidos y aprovecha la arquitectura con vas para lograr mejoras de rendimiento
de entre 4 y 10 veces, dependiendo de la optimizacin del compilador.
29. Para qu tipo de Aplicaciones estn diseadas especficamente las instrucciones
MMX.
R= Este conjunto de instrucciones est orientado a programacin multimedia.

30. Explicar el funcionamiento de la Instruccin Simple, Mltiples Datos (SIMD).

R= El proceso denomina SIMD (Single InstructionMultiple Data) hace posible que una
instruccin realice la misma funcin sobre mltiples datos, en otras palabras, las instrucciones
ejecutan las operaciones simultneamente en varios datos en paralelo. Un ejemplo de su
funcionamiento en la realidad es con el vdeo: En los procesadores conocidos hasta la llegada del
MMX llegaban 8 pixeles de datos grficos de una en una y se procesaban separadamente. En los
procesadores MMX, los 8 pixeles llegan al procesador en un paquete de 64 bits y se procesan a
todos en una sola instruccin.
31. Explicar las instrucciones MMX del Pentium II.
R= La instruccin PADDB toma como operando un byte empaquetado, y realiza en paralelo
sumas con cada posicin de byte para producir un byte empaquetado de salida.

Una caracterstica inusual que presenta el conjunto de instrucciones MMX es la introduccin de

la aritmtica de saturacin. Con la aritmtica sin signo ordinaria, cuando una operacin produce
un desbordamiento (es decir, se produce una acarreo en la posicin del bit mas significativa) el
bit se trunca. Considere, por ejemplo las dos palabras en hexadecimal, F000H y 3000H. Su suma
se expresara como:
F000H =

1111 0000 0000 0000

+3000H =

0011 0000 0000 0000

1 0010 0000 0000 0000 = 2000H

Acarreo

Si los dos nmeros representaban intensidad de imagen, el resultado de la suma hace que la
combinacin de zonas sombreadas oscuras aparezca como ms clara. Esto no es lo que se
pretende normalmente. Mediante la aritmtica con saturacin, cuando la suma produce un
desbordamiento, o la resta produce un desbordamiento negativo, el resultado se fija
respectivamente al mayor o al menor valor representable. Para el ejemplo dado, la aritmtica con
saturacin dara como resultado:

F000H =

1111 0000 0000 0000

+3000H =

0011 0000 0000 0000

1 0010 0000 0000 0000 = 2000H

Acarreo

1111 1111 1111 1111 = FFFFH

Suma con saturacin

32. Explicar los modos de direccionamiento del 8086 y 8088

Estos procesadores tienen 27 modos de direccionamiento (una cantidad bastante ms grande que
los microprocesadores anteriores) o reglas para localizar un operando de una instruccin. Tres de
ellos son comunes a microprocesadores anteriores:
1) direccionamiento inherente (el operando est implcito en la instruccin, por ejemplo, en la
multiplicacin uno de los operandos siempre es AX).
2) direccionamiento a registro (el operando es un registro del microprocesador)
3) direccionamiento inmediato (el operando es un nmero que se encuentra en la misma
instruccin),

El resto de los modos sirve para localizar un operando en memoria. Para facilitar la explicacin
de estos modos, se pueden resumir de la siguiente manera: Deben sumarse cuatro cantidades:

direccin de segmento
direccin base
una cantidad ndice
un desplazamiento.

La direccin de segmento se almacena en el registro de segmento (DS, ES, SS o CS). En la

prxima seccin se indica la forma en que se hace esto. Por ahora basta con saber que el
contenido del registro de segmento se multiplica por 16 antes de utilizarse para obtener la
direccin real. El registro de segmentacin siempre se usa para referenciar a memoria.
La base se almacena en el registro base (BX o BP). El ndice se almacena en el registro ndice (SI
o DI). Cualquiera de estas dos cantidades, la suma de las dos o ninguna, pueden utilizarse para
calcular la direccin real, pero no pueden sumarse dos bases o dos ndices. Los registros
restantes (AX, CX, DX y SP) no pueden utilizarse para direccionamiento indirecto.
Adems del segmento, base e ndice, se usa un desplazamiento de 16 bits, 8 bits o 0 bits (sin
desplazamiento). sta es una cantidad esttica que se fija durante el ensamblado.
Estructura de memoria de segmentacin: el 8086/8088 usa un esquema de segmentacin, para
acceder correctamente a un megabyte completo de memoria, con referencias de direcciones de
slo 16 bits.
Es Decir, Una parte es la direccin de segmento y la otra es el offset. A su vez el offset se
compone de varias partes: un desplazamiento (un nmero fijo), una base (almacenada en el
registro base) y un ndice (almacenado en el registro ndice).
33. Explicar las estructuras de interrupciones del 8086

LAS INTERRUPCIONES. Una estructura de interrupcin es una forma de que el procesador

provea un servicio rpido y uniforme para la E/S, correcciones y ciertos tipo de error. En general,
el procesador contina con su trabajo habitual hasta que ocurre una interrupcin, en cuyo
momento salva su estado actual ( puntero de instruccin, segmento de cdigo e indicadores )
ejecuta una rutina especial, y entonces vuelve a lo que estaba haciendo antes. Se puede ver la
interrupcin como una llamada a una subrutina y la rutina especial de interrupcin como el
cuerpo de la subrutina. Las principales diferencias entre subrutinas e interrupciones son: Las
subrutinas son llamadas nicamente por instrucciones software, mientras que las interrupciones
pueden ser invocadas tanto por software como por hardware. Las subrutinas nicamente deben
salvar la direccin de retorno, mientras que las interrupciones guardan dicha direccin y el estado
de todos los indicadores. Las subutinas necesitan tener un medio de pasar datos al programa
principal y viceversa, mientras que esto no es necesario para las interrupciones. La estructura de
interrupciones del 8086 utiliza una tabla de 256 posiciones de 4 octetos cada una, la cual est en
el inicio de la memoria. Cada una de estas posiciones de la tabla de interrupciones puede cargarse
con un puntero a diferentes rutinas de la memoria principal. Estos punteros contienen el nuevo
contenido del segmento de cdigo ( 2 octetos ) y el puntero de instrucciones ( 2 octetos ) para la
rutina que puede estar localizada en cualquier parte de la memoria. A cada uno de estos punteros
de 4 octetos se le asigna un nmero del 0 al 255, segn su posicin en la memoria. A este nmero
se le llama tipo. Al tipo de interrupcin 0 se le asigna la posicin de memoria 0 y as
sucesivamente hasta la posicin 1.020. En general, al tipo n se le asigna la posicin 4n de
memoria. Asignatura: Estructura de Computadores I.Telecomunicacin Arquitectura del
Microprocesador 8086 Depto. de Automatica Juana Mara Lpez Area de Arquitectura de
Computadores 24 Cada tipo de interrupcin puede ser llamado tanto por hardware como por
software. Esto hace posible probar va software las interrupciones hardware. Hay un bit de

control, llamado indicador de interrupcin ( IF ) que controla si el 8086 responde o no a las

interrupciones externas. Este bit puede activarse o desactivarse por medio de las rdenes de
activar interrupciones ( STI ) y el de borrar interrupcin ( CLI ). Esto abre y cierra la puerta para
interrupciones de la CPU. Las interrupciones hardware actan de la siguiente forma: Cuando un
dispositivo externo necesita servicio, produce una seal en la lnea de peticin de interrupcin
( INTR ) del 8086. Si el 8086 puede responder ( interrupcin activa ), enva una seal de recibido,
bien de forma directa ( en modo mnimo ), o bien va el controlador de bus 8288 ( en modo
mximo ). El dispositivo externo indica, mediante un octeto en el bus de datos, que tipo de
interrupcin desea. El 8086 usa este nmero para localizar el puntero de la tabla de
interrupciones. A continuacin, el 8086 salva las condiciones de sus indicadores y un puntero en
la pila con la direccin de retorno, y carga el segmento de cdigo y el puntero de instrucciones
desde la tabla de interrupcin. Esto hace que el procesador ejecute la rutina de servicio. Al final
de dicha rutina debe haber una instruccin de retorno de interrupcin ( IRET ).Esta interrupcin
restaura los indicadores, el segmento de cdigo y el puntero a la direccin de retorno. Se debe
usar la instruccin IRET ya que una instruccin retorno normal no restaurara los indicadores, por
lo que no sera adecuada para estos propsitos (de otra manera se rompera la pila ). En este
punto, el procesador ha vuelto a sus operaciones normales.

34. Explicar el modo protegido de trabajo del 80286

El procesador 80286 permite dos modos de funcionamiento: el modo real de direccionamiento y
el modo protegido. Trabajando en modo real 8086, el procesador 80286 puede utilizar hasta 1
Mbyte de espacio direccionable, memoria fsica, al emplear una direccin de 20 bits. En modo
protegido, los programas que corren con el 80286 pueden utilizar incluso hasta 1 Gigabyte de

espacio direccionable. ste es automticamente asignado al espacio direccionable de 16 Mbytes

por el 80286, al emplear una direccin fsica de 24 bits. Desde el punto de vista del hardware,
ambos modos se diferencian slo en las cuatro lneas superiores de direccin (A23 hasta A20).
Estas son, en modo real, simplemente ignoradas o, en modo protegido, decodificadas junto a las
otras lneas de direccin. Como se apunt anteriormente, el procesador 80286 puede direccionar
una memoria fsica de hasta 1 Mbyte en modo real y en modo protegido hasta 16 Mbytes. Aparte
de los diferentes tamaos de memoria, la organizacin de la memoria y de las E/S es, en el modo
real y el modo protegido, idntica. Adicionalmente a las posibilidades de direccionamiento de
memoria vistos, el 80286 puede direccionar directamente hasta 65536 puertos de E/S de 8 bits o
hasta 32768 puertos de E/S de 16 bits, que estn asignados en una zopa direccionable de E/S
separada.
35. Disear un circuito con los siguientes elementos

Pic 16f84
Oscilador de 4 Mhz
2 capacirores de 25 Pf
8 led

Programar el circuito para que haga un barrido de lateral izquierdo al lateral derecho, flashee
3 veces y comience del lateral derecho al lateral izquierdo.

36. Disear un circuito con los siguientes elementos

Pic 16f84
Oscilador de 4 Mhz
2 capacirores de 25 Pf
21 led
Realizar un dsiplay de 7 segmentos en ctodo comn, cada segmento estar
compuesto por 3 led
Programar el circuito para que presente el nmero 4 y el numero 2