Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
lmplementacin de funciones
booleanas
3.1. OPERADORESLOGICOS
Estos operadores son pequeos circuitos digitales integrados cuyo funcionamiento se adapta a las
operaciones y postulados del lgebra de Boole. Los operadores o puertas lgicas ms importantes
aparecen en la Tabla 3.1, junto a su nombre, smbolo ms extendido y ecuacin.
Tabla
Sumadora
Multiplicadora
Y (AND)
Inversora
c
a
b
c
b
c
(oR)
NO (NOT)
Sumadora negadora
Multiplicadora negadora
b
c
Funcin
Slmbolo
3.1
No O (NOR)
No Y (NAND)
Suma exclusiva
OR EXCLUSIVA
NOR EXCLUSIVA
Ecuacin lgica
,S:4++r
S:a'b'c
s:a
S:a*b-fc
s:a.-6.c
Tipos comerciales
Se fabrican en
dos entradas
Se fabrican en
dos, tres o cuatro entradas
Se fabrican en
una entrada
S:@b:A'b+a'b
Se fabrican en
s:A@T:a'b+a'6
Se fabrican en
dos entradas
dos entradas
63
64
ELEcrRoNtcA DtGtrAL
Tabla
Funcin
Smbolo
3.1
Igualdad
BUFFER
Inhibit
Imply
Se fabrican en
s:a
Tipos comerciales
Ecuacin lgica
una entrada
: a'b'
No
se fabrica, solamente
se emplea en esquemas
No
se fabrica, solamente
se emplea en esquemas
S:a+6+
Tabla
Funcin
NO
AND
OR
NAND
NOR
OR EXCLUSIVA
NOR EXCLIJSIVA
3.2.
Simbologia
ms extendida
Smbolos
DIN
Smbolos IEC
65
Niveles lgicos de funcionamiento: Son los mrgenes de valores de tensin que el fabricante
permite o garantiza para cada uno de los dos estados lgicos entre los que puede funcionar
un circuito digital
o Caracterstica
uo Salida
ot
G
.N
Dl
'ol5
-t
o -l
.!rl
c
AlmentacinV66=5V
cl
c
o
E
-l
8J
4
3 2,4 V
2
v.
0
0.6 0.8
GCD
f;o
:o
8.9
gE
CG
55'C
\zo'c
25'C\
^o
\0' c'
Rango permisible
de entrada para
0 lgico
1,2
'tii,l'
2,0 2,4
2,8
Rango permisible
de entrada para
1 lgico
Eii
Figura
3.1
que es
Inmunidad al ruido (noise matginr): Se define como el margen de ruido electrnico
mide
Se
capazde soportar la puerta sirique se produzcan alteraciones en su funcionamiento.
en voltios.
o Tiempo de propagaci6n Qtropagation detay)z Es el tiempo que transcurre entre el momento de
introucir uniinfo.-ucfun en la entrada de una puerta lgica y el instante en que se produce
66
ELEcrRoNtcA DtGrrAL
la
Tecnologas de base
Tecnologa
MOS
Tecnologa BICMOS
Tecnologa CCD
(l'L
Tecnologa de apoyo{
la ecuacin de dicha funcin. La implementacin prctica de una funcin requerira la disponibilidad en almacn de toda la serie de circuitos integrados digitales; dado que esto es imposible,
suele ser necesaria la implementacin de una determinada operacin de la funcin, empleando
combinaciones de puertas lgicas cuyo conjunto realice la operacin deseada.
Es, por tanto, preciso definir las equivalencias entre las puertas ms .importantes; stas aparecen
en la Tabla 3.3.
Tabla
Funcin
3.3.
67
Implementacin
con NAND
Figura
3.2.
Cronograma.
de 0 a 1 y
En el anterior cronograma, para simplicar la representacin de las transiciones
stas se represende 1 a 0 (tambin llamads flanc-o cte subiiay flunco de bajada, respectivamente),
68
ELECTRONICA DIGITAL
taban como si se produjeran en tiempo cero, aunque en realidad no sea as. El convenio anteriormente citado se expone en la Figura 3.3.
Realidad
Convenio
Figura
3.3.
se
representan en los cronogramas los tiempos de retardo o de propagacin de las puerfas. Este convenio
no ocasiona errores cuando se trabaja en frecuencias bajas y medias, pero puede variar en gran
medida el cronograma en frecuencias altas.
de
funcionamiento es el siguiente:
1.
2.
3.
4.
Obtener la tabla de verdad que representa la funcin lgica a implementar a partir de las
condiciones fisicas de funcionamiento del circuito.
Deducir la ecuacin de la funcin que se realizar,, partiendo de la tabla de verdad.
Simplificar la ecuacin obtenida de la tabla de verdad.
Implementar el circuito con puertas lgicas, buscando la obtencin de alguno o varios
de los siguientes objetivos:
lmplementar
Implementar
Implementar
Implementar
69
Nmero de pin
en la pastilla
Cada puerta de una misma
pastilla se denomina A, B, cvD
vc, 14
13
12
11
10
Figura
3.4.
PROBLEMAS RESUELTOS
3.1.
a) S:(a'b+c'd)'a
b),s : (c' 6 + c' d)'(a' b +
c)
Solucin:
a)
para implementar el circuito lgico correspondiente a una funcin debe comenzarse su representacin sbre el papel desde el lao derecho, colocando en l la salida de la funcin' Seguidamente,
que corresobservaremos en 1a funcin la 1tima operacin a realizar, dibujando la puerta lgica
ponda a dicha operacin. Con cada una de las entradas de la puerta dibujada procederemos de
igual forma, representando, siempre hacia la izquierda, las nuevas puertas que vayamos incluyenla
do. Cuando todas las operaciones de la funcin estn representadas slo restar efectuar
representando
que
realizaremos
conexin a cada una de las variables o entradas de la funcin, lo
bornas a
en el lado izquierdo una borna por cada una de las entradas, e interconectando estas
que
correspondan'
1gicas
puertas
las
de
las entradas
70
ELECTRONICA DIGITAL
3.5.
a)
b
c
c)
Figura
3.5.
d --Figura
3.6.
'-f
3.2.
71
Realizar la implementacin con puertas lgicas de las funciones que se exponen seguidamente:
a) F:(x'y+zl'(x'i'Zl
b) r : @'y)'(r * z)'t(x + t) + @ + z)l
Solucin:
a)
3.7.
x
Y
Figura
b)
Figura
3.3.
3.7.
3.8.
3.8.
b)s:ffi
c\
Solucin:
a)
3'9'
Aplicando los procedimientos de problemas anteiores se obtiene el circuito de la Figura
72
ELECTRONICA DIGITAL
Figura
b)
El resultado de la implementacin
Figura
3.4.
3.9.
3.10.
es el
circuito de la Figura
3.10.
Analizar el circuito de la Figura 3.11 para obtencr: la ecuacin de la funcin que representa,
la tabla de verdad y la implementacin de la funcin simplihcada.
7402
7432
Cuatro Pastillas
Figura
3.11.
consiste en
ir
X:a4:
Y:l-T-b
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 73
F: X + y: (a.b) + (a + 6\
y que
se
Tras ello, nos dispondremos a simplificar la funcin aplicando el lgebra de Boole, con lo que
se
A continuacin procederemos
Tabla
3.4.
Tabla de verdad
ab
00
0l
10
11
a--6
a+b
I
I
I
I
obtiene
gua
3.12.
a
7400
Una pastilla
Figura
3.5.
3.12.
Figura
Una pastilla
3.13.
74
ELEcTRoNIcA DIGITAL
:g'n.o
: ) : ti'*
: t':a'b
Tabla
3.5.
Tabla de verdad
ab
(a' b)'
00
01
10
11
(". 6)
I
0
Esta tabla de verdad.nos indica que el circuito se comporta como una puerta OR EXCLUSIVA;
es
decir, responde con 1 cuando sus dos entradas son diferentes y responde con 0 cuando sus dos entradas
l\u . 6l ol . KA nt . bl
--
,6-|f-\
-- |
n
3.14.
,
L--'/r--Q
3
7486
Una pastilla
Figura
3.14.
75
b
c
tfi*-*,
7410
Tres Pastillas
Figura
3.15.
x:14
3.15 se puede
V:a'c
F : Gt4t. , . -' F
procederemos seguidamente a su simplihcacin, aplicando en primer lugar las leyes de De Morgan,
enunciadas en el Captulo 1, al producto hnal; obtendremos
F:a'b+a'c+b
y
A continuacin aplicaremos los mapas de Karnaugh para simplificar la funcin resultante, tal como
3.16.
aparecen en la Figura
"{
e.c
o1
0
1
Figura 3.16.
00
(r
11
t) :)
F: a'c +
76
ELEcrRoNrcA DtctrAL
Implementando, por ltimo, esta funcin, se obtiene el circuito de la Figura 3.17.
c
b
Tres pastillas
Figura
3.7.
3.17.
Analizar el circuito de la Figura 3.18 obteniendo su ecuacin, tabla de verdad e implementacin simplificada con el menor nmero de puertas lgicas.
1A
b
, ,/'
13
7404
c
7432
Cinco pastillas
Figura
3.18.
X--a.6-c:
y:1ai-bl-c
F:X+Y:a.6'c+1a-+n.c
Si aplicamos seguidamente el teorema de De Morgan, tendremos
F:a'6'c+a'6'c:a.6.c
77
La Tabla 3.6 representa la tabla de verdad de la funcin, en este caso obtenida de la funcin
simplilicada, por ser sta ms sencilla.
Tabla
3.6.
Tabla de verdad
abc
000
001
010
011
100
101
110
111
0
1
0
0
0
0
0
0
es la
,L,fu,
7
411
Dos pastillas
Figura
3.g.
3.19.
de1
circuito X
X:(a@).(,Oc)
; Y: (a+b)+(a+c)
78
ELECTRONICA DIGITAL
7402
Cinco pastillas
Figura
3.20.
00
11
r-n
01
1a
Figura 3.21.
10
a'6
rJ
'c
a.b
Figura 3.21 . Mapa de Karnaugh del Problema
De donde, por fin, obtenemos la ecuacin de la funcin
F:a.b+a.6+A.c
3.8.
79
La ecuacin obtenida precisa de seis puertas lgicas para su implementacin; sin embargo, se puede
conseguir reducir el nmero de puertas si tenemos en cuenta que los dos primeros sumandos representan la ecuacin de una puerta OR EXCLUSIVA. De esta forma, la ecuacin se transforma en la
que se muestra a continuacin:
F:(a@U+a.c
Esta funcin precisa solamente de cuatro puertas para ser implementada. Hay que tener muy en cuenta
este caso para prximos problemas, ya que los mapas de Karnaugh no dan siempre el menor nmero
Figura
3.22.
b
c
Figura
3.22.
Tabla
3.7.
abc
000
001
010
011
100
101
110
111
3.9.
c'g
0
0
0
0
0
0
a@b
1
1
0
0
Tres pastillas
Figura
3.23,
80
ELECTRONICA DIGITAL
Solucin: Los circuitos digitales poseen, en la prctica, ms de una salida, el circuito de la Figara 3.23 es un ejemplo de ello. Para analizar estos circuitos se obtiene una ecuacin por cada salida
que posea; el proceso es similar al detallado en problemas anteriores (partiendo desde cada entrada
hacia las salidas).
Las ecuaciones y su simplihcacin sern, en este caso
3.10.
a' b + a' b
7408 + 7404
Figura
3.24.
:
Y:
: a. 6 -t a. b : @ b
(a + b) + a. b : a'5 + a. b : a@
-a b
(A-+-b -t a. b
a)
b)
.v 7404
1A
i-|--."-l-----?-+---.
Figura
3.25.
1.
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 81
3.25;
esta es
(a
+ a' b) + [(6+ c) + (c +
d)]
+ a' b)+ t( + c) + k +
d)l
F:a+a'b+b'a+a'd
Despus de esto, pasaremos a implementar la funcin con un solo tipo de puertas. Cuando se desea
implementar una funcin slo con puertas NAND, el procedimiento consiste en aplicar sucesivas veces
el teorema de De Morgan hasta que todas las sumas se conviertan en producto.
a)
En este apartado deberemos implementar la funcin de la Figura 3.25 con puertas NAND de dos
entradas. Una forma habitual consiste en negar dos veces toda la ecuacin y aplicar De Morgan,
luego
:m
: o.1u o.10-u
o.10-. , 1-r.a
NAND
5 7+o
Figura
b)
3.26.
o'
1a'
4 @ n) : " : (a + U)' (6 + c)' (c + d) : @/a + a' ' (6' c + 5' d + c' c + c' d) :
: a' -b' c + a' 6' d+ a' 5' c + a' 6' c' d : a' 6' c + a' b-' d
F:ia.54 \*6l
,
82
ELECTRONICA DIGITAL
El circuito con puertas NAND de tres entradas ser, por tanto, como el que se ve en
Figwa
la
3.27.
b
c
7
410
Figura
3.27.
En el anterior circuito hav que destacar que en la puerta NAND, donde se realiza el producto
hnal de los dos factores, al sobrar una entrada sta ha sido conectada a nivel 1. La razn de ello
est en que es obligalorio que todas las enfradas de una puerta lgica TTL estn conectadas, ya
que de no estarlo se producen errores en su funcionamiento. Por tanto, como el nico nivel que
no afecta al funcionamiento de una puerta NAND es el 1, se conectar la entrada libre a dicho
nivel.
F:a'b+a'c+A'6.c+a.F
a)
b)
00
o
l
Figura
3.28.
10
f_ g
Mapa del Problema 3.12
F:at6'c
e1
a)
83
F: a * 6'c:
y negando seguidamente dos
veces
a + (-b+
c)
la funcin' resulta
n:f,ffi.
Si implementamos esta funcin, obtenemos el circuito de la Figura 3.29'
b
c
Una pastilla
Figura
b)
3.29'
Negando dos veces la funcin que hemos obtenido del mapa de Karnaugh y aplicando el teorema
de De Morgan, se obtiene
r:
"i-fi :;G
4P
sJ+o
12D
s9
r5 74oo
7400
Una pastilla
Figura
3.30.
F:i.d+(a*a.b.c)
a)
b)
e1
circuito de la
84
ELECTRONICA DIGITAL
Solucin:
a)
: c. d + (a _t a. b. c) :
+ d) + la +
(c
+ 6 + cll :
(c
++
(a
+ 6 + .)
negando cada operacin de suma dos veces para implementarla slo con puertas NOR,
tendremos
:
r:@+A+@+6+c)
porque el circuito implementado con puertas NOR es el de la Figura 3.31.
2A
1A
t 7402
Tres pastillas
b)
F : a' d + (a * a' b' c) : e' d + (a' a' b' c) : E' d + a' b'
y negando la funcin dos veces para transformarla en productos negados, queda
3.32.
7400
Dos pastillas
Figura
3.32.
c)
85
Solucin: Comenzaremos por simplihcar la funcin, empleando para ello el mapa de cinco variables.
Se obtiene as el mapa de la Figura 3.33.
a'e
E.
: \'.
111
rc1
\
a,
ta-
ft
1
_:)
6.d
Figura
3.33.
F:a'e+6'd+6'e
es el de la
De donde deducimos que el circuito correspondiente a la implementacin de esta funcin
3.34.
Figura
7404
4B
7408
2b"-:2--e,
7427
9c
7408
Tres pastillas
Figura3.34.lmplementacincorrespondientealProblema3.l4'
86
ELECTRONICA DIGITAL
7486
A
1
7404
Cuatrc pastillas
Figura
Figura
3.36.
3.35.
es
la siguiente:
P:(a@b)+@'c)
Calculando la tabla de verdad de esta funcin tal y como se explic en el Captulo 1, obtendremos
la Tabla
3.3.
Tabla
3.8.
abc
000
001
010
011,
100
101
110
111
X:{e@b,
: G'c)
F
0
0
I
0
0
0
0
0
0
0
1
1
0
0
I
1
87
Si aplicamos la Tabla 3.8 a cada una de las entradas, se obtiene el cronograma representado en la
Figura 3.37.
Figura
3.37.
circuito.
Figura
3.38.
Solucin: A la vista del cronograma de la Figura 3.38 se puede obtener fcilmente la Tabla 3.9, que
corresponde a la tabla de verdad del circuito.
88
ELECTRONICA DIGITAL
Tabla
3.9.
Tabla de verdad
obe
000
001
010
011
100
101
110
111
F
0
0
0
L
0
1
1
a'b
a'c
Figura
3.39.
F:a.b+a.c*b.c
Por tanto, el circuito capaz de realizar el cronograma de la Figura 3.38 es el que se muestra en la
Figura 3.40.
7408
4B
7408
pastillas
Dos pastillas
3.17. Partiendo del cronograma de la Figura 3.41, disear el circuito lgico que lo
89
cumple.
Tabla
3.10.
Tabla de verdad
abc
000
001
010
011
100
101
110
111
0
0
I
1
1
I
I
00
0
1
Figura
01
II'
3.42.
r0
11
T-n
!_l
,l
90
ELECTRONICA DIGITAL
F:a*b
El circuito correspondiente a esta funcin es el de la Figura 3.43,en el que se puede observar que
la entrada c se puede eliminar ya que el resultado es independiente de sus variaciones.
b
c
-7a32
Una Pastilla
Figura
3.43.
Tabla
3.11.
lo
ms
Tabla de verdad
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
I
1
I
I
0
1
1
0
0
I
1
0
0
0
0
0
Solucin: Aplicando los mapas de Karnaugh para simplificar esta funcin, obtenemos la Figura
3.44
e.E.d
.5
a
\D
d
00
6.e.d
1
5'c'd
'c'iI
Figura
3.44.
sumandos, queda
F:a.6+a'G@d)+6'\c@d\
Tras ello sacaremos tambin factor comn (c @ d), resultando
F:a.6+(a+D.k@d)
Por ltimo, aplicando De Morgan, tendremos
F:a.6+ta.tl.G@d)
El circuito resultante es, por tanto, el de la Figura
3.45.
7400
c-4
d -------1
7408
7486
Figura 3.45.
Cinco pastillas
91
92
ELECTRONICA DIGITAL
3.12.
de verdad 3.12.
Tabla de verdad
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
I
0
0
0
I
0
0
1
0
0
Solucin:
F : a. 6' ' d + a. b' c' d + a' 6' c'd + a' b' c' d
Utilizando
1os mapas
Figura
3.46.
En principio, y a la vista de este mapa, la funcin no puede simplihcarse. En estos casos se emplea, si
es posible, una variante especfica del mapa de Karnaugh para funciones OR exclusiva. Dicho mapa
se obtiene intercambiando entre s las dos ltimas columnas y las dos ltimas hlas, resultando de este
3.47.
93
c@d
Figura
3.47.
En este mapa las casillas de las columnas y filas centrales poseen la siguiente propiedad simplificativa
a. 6 + a. b : a @-b
o. a
* c. d :-c,@ d
----------* (a @ b) '
(a @
10
b)' c'd
11
Figura
3.48.
P:(a@b).c.4+@@b)..d
F:4.agbt.c+@-G-b.d
' d
3.48.
94
ELECTRONICA DIGITAL
y, por ltimo
F: A.[(a
@ ) @
c-]
b
c
Tres pastillas
Figura
3.49.
la Tabla de verdad
3.13.
Tabla
3.13.
Tabla de verdad
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
0
0
0
0
0
1
1
0
1
I
0
0
0
0
0
95
(a@) (cOd)
Figura
3.b0.
P:(aO) .(c@/)
La implementacin del circuito aparece en la Figura
7486
3.51.
Dos pastillas
3'21'
Utilizando los mapa-s de Karnaugh para OR exclusiva, implementar la funcin que cumple
la Tabla de verdad 3.14.
Tabla
3.14.
abcd
0000
0001
0010
0011
0100
0101
0r 10
0111
ab
1000
1001
1010
1011
110
1101
1110
111r
0
0
1
0
0
0
F
0
o
0
0
0
0
1
96
ELECTRONICA DIGITAL
mapa
Solucin: Si se representa la ecuacin minterms en el mapa de OR exclusiva, se obtiene el
la Figura 3.52.
1- \oo
01 10
de
11
(r-o-t) (; @ d)
Figura
3.52.
21
tA @-bt
'(c O d)
404
Figura
3.22.
3'53.
'
de un
Dado el cronograma de 1a Figura 3.54, que corresponde a las entradas y salidas
simplims
forma
la
de
lgicas
puertas
con
circuito
el
circuito combinacional, implem-entar
ficada posible.
Figura
3.54.
97
F : a. 6. + a. b. a : .. (a. 6 + a. b) : . (a @ b)
En la Figura 3.55 aparece implementado el circuito que cumple el cronograma del enunciado
7404
Tres pastillas
Figura
3.55.
3.23. Utilizando los mapas de Karnaugh, implementar, con el menor nmero posible de puertas
lgicas, el circuito que cumple la Tabla de verdad 3.15.
Tabla
3.15.
altcde
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
F
0
0
1
0
1
I
0
0
I
0
1
I
0
abcde
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
0
0
1
0
1
0
1
0
1
0
1
I
0
1
Solucin: Cuando hay que utilizar el mtodo de Karnaugh para simplihcar una funcin de cinco
variables existen dos formas de aplicar los mapas:
a)
Podemos emplear un mapa de Karnaugh de cuatro variables para aquellos valores en eue
: l, tal y como aparece en los mapas de la Figura 3.56.
98
ELECTRONICA DIGITAL
6'c'
,/
11
10
b'e
b'e
6d
6'd
rraa=O
Mapaparaa=0
Figura
Mapaparaa=1
3.56.
+ 6' d'
+ 6' d'
: Ft + F2 : a'(b'
e 1- 6'
c'
b)
(a
Otra forma de simplihcar ecuaciones de cinco variables con los mapas de Karnaugh consiste
el empleo del mapa de cinco entradas, como el que aparece en la Figura 3.57.
6.c.
c 000
001
011 010
110
111 \101
100
b'e
01
1 1
___---->
Figura
3.57.
It d'
en
IMPLEMENTACION DE FUNCIONES
1a
BOOLEANAS 99
funcin simplificada
F:e.b+6.c.t6.d.
El circuito, por tanto, es el que aparece en la Figura 3.58.
zB
7404
9
1'l
7
1
411
7432
7411
B
7432
7411
Tres pastillas
Figura
3.58.
solamente.
Solucin: LaTabla 3.16 representa la tabla de verdad que cumple el enunciado del problema donde
se considera 0 a
ahc
000
00
010
011
100
101
110
111
F
0
r
I
0
0
a'6'*a'b'c
100
ELECTRONICA DIGITAL
Simplificando quedar
@ c)
+ a'(5-@ c)
c_-6b@c
3.59.
7486
Una Pastilla
Figura
3.59.
dos lmparas,
3.17.
Tabla de verdad
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
LL
L2
I
0
I
I
0
0
0
0
0
1
0
0
0
0
0
0
I
0
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 101
o.
Lt : a. 6. . d + a.6. c. d + a. b. e. A + a. b. c. d +
* a.6. c.A + a.6. c. d + a. b. a. d + a. b. c.d
:
Lz a.,6. . d + a. 6. c. d + a. b. . A + a. 6. . V + a. b. c. d
Sacando factores comunes en las ecuaciones, obtenemos
Por tanto, el circuito capaz de realizar las condiciones del problema es el representado en la
Figura 3.60.
b
c
2 A
7402
.t2
7408
7408
Cinco pastillas
Figura
3.60.
res, a,
b y c, que cumpla
1O2
ELEcrRoNlcADlclrAL
.
.
1a
abc
000
001
010
011
100
101
110
111
0
0
0
1
1
Si aplicamos los mapas de Karnaugh para simplilicar las ecuaciones de ambas salidas, se obtienen
mapas de la Figura 3.61.
Funcin M
00
01
Funcin
10
11
(-
qD
1b00oo 01 11 10 /''6
0
f,1l
1os
.c
el o
b.c
b.e
Figura 3.61 . Mapas del Problema 3.26.
3.62.
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 103
7404
c
6
s74og
4B
1A
7408
Cuatro pastillas
Figura
3.62.
3.27. Disear un circuito que sume o reste dos entradas, a y b, segn el valor de una tercera
entrada, c. Si c : 0, aparecer en la salida X, el valor de a -l b; si c : l, se realizar la
operacin a - b. Asimismo, el circuito constar de una salida adicional Y en la que
aparecer el posible acarreo en la suma binaria o el prstamo en la resta (vase Cap. 4).
Solucin: La Tabla 3.19 representa la tabla de verdad del circuito a disear.
ahc
000
001
010
011
100
101
110
ttt
0
0
0
0
0
I
1
0
0
1O4
ELEcrRoNrcA DtGtrAL
Aplicando los mapas de Karnaugh con el fin de simplificar las ecuaciones de ambas salidas se obtienen
los mapas de la Figura 3.63.
Funcin X
00
0
1
01
11
r'l
10
f,t
U
Figura
a'6
3.63.
X:a'b+a'6:a@b
Y : a. b. e + a' b' c : b'(a' a + A' c) : b'(a
Por tanto, el circuito que cumple las condiciones del enunciado
@ c)
es el representado en
la Figura 3.64.
i---\g-
L----/
74A6
1A
7486
Dos pastillas
Figura
3.28.
3.64.
Se pretende disear un circuito de cuatro variables (a, b, c y d) que tome valor lgico 1
cuando el nmero de variables de entrada en estado I sea igual o mayor que el de las que
estn en estado 0.
a)
b)
Solucin:
a)
De acuerdo con el enunciado, la tabla de verdad de los circuitos a implementar es la que aparece
en la Tabla 3.20.
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 105
abed
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
I l0
I101
ltl0
1111
F
0
0
0
1
0
1
I
1
I
1
I
0
1
1
t.
b 00
Figura
3.65.
01
11
10
: a. b + c. d + b. d + b. c + a. d + a. c
Negando dos veces esta funcin y a travs del teorema de De Morgan, resulta
106
ELECTRONICA DIGITAL
F:
De aqu se puede ya implementar el circuito con puertas NAND, tal y como se ve en la Figura 3.66.
7400
B
7400
c
4
5
9.
7430
7400
Tres pastllas
Figura3.66.CircuitoimplementadoconNANDdelProblema3.28.
b)
para implementar el circuito con puertas NOR se puede partir de la expresin anterior y aplicar
el teorema de De Morgan, de 1o que resulta
r:1a
+ 6 + (c + d) + tF +
+ tl+ 4 + @ + + (a + )
F:
Luego el circuito con puertas NOR es el de la Figura 3'67'
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 1O7
11
7402
7402
7402
10
7402
32
1A
12
11
13lqzt
9
7402
r3
1 1
2
2
3
5
6Figura
3.67.
7427
7402
l+oz
Cinco Pastillas
3.29. Un
abed
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
1
0
X
0
X
x
1
0
X
X
1
x
1
t'
108
ELECTRONICA DIGITAL
se
se puede esta-
En esta tabla aparece una situacin no planteada en los problemas precedentes, pero que en muchos
casos simplifica los circuitos finales. Dicha situacin se plantea cuando \a respuesta del circuito es
indiferente para alguna o uarias combinaciones de entrada.
La indiferencia esta determinada por las condiciones defunconamiento del circuto. En nuestro caso
nos resulta indiferente la activacin o no activacin de la alarma cuando se activen slo dos detectores,
puesto que as 1o consideramos conveniente. En otros casos, la condicin de indiferencia queda
establecida en funcin de la imposibilidad de producirse una determinada combinacin de entradas
o por cualquier otra causa que se considere oportuna. En el Captulo 2 se indic el modo de empleo
de los trminos indiferentes en las tablas de verdad y mapas de Karnaugh.
Una vez aclarado el tema de las indiferencias, continuaremos con la resolucin del problema.
Representando en un mapa de Karnaugh la ecuacin minterms correspondiente a la Tabla 3.20, se
obtiene el mapa de la Figura 3.68.
Figura
3.68.
F:b.c-fd
Negando dos veces la anterior ecuacin y aplicando el teorema de De Morgan, tendremos
F:(6+O+d
Si hubiramos simplificado la ecuacin por trminos maxterms, el mapa obtenido sera el de la Figura 3.69.
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 109
c+d
Figura
3.69.
F:(c+d)'(a+d)
Si negamos dos veces la ecuacin y aplicamos el teorema de De Morgan queda
F:(c+dl+(a+d)
Por tanto, el circuito que representa la implementacin de
1a
3.70.
7402
gB
7402
Una Pastilla
Figura
3.30.
3'70'
Se prev que las instrucciones que han de impartirse en un prximo rally de coches
deptrtivosiern muy complejas. Puesto que van a utilizarse dos conjuntos de instrucciones
distintas, los organizadores han decidido utilizar, para determinar el bloque de instrucciones
a entregar en la lnea de salida a cada concursante, un circuito lgico digital que tenga en
cuenta las siguientes condiciones:
Los coches extranjeros con un motor de cilindrada mayor de 1.430 cm3 debern correr
en clase II, junto con los coches nacionales; en caso contrario, deben correr en clase I.
Para los coches que compiten en la clase II, el conjunto de instrucciones que se les va a
110
ELECTRONICA DIGITAL
entregar depender del tipo de equipamiento. Es decir, los coches de esta clase que
estn equipados de acuerdo con las instrucciones generales publicadas utilizarn el
conjunto de las instrucciones l, mientras que aquellos que no estn equipados de
acuerdo con las instrucciones generales utllizarn el conjunto de instrucciones B.
Todos los coches de la clase I utllizarn el conjunto de instrucciones B, salvo que el
coche tenga neumticos radiales o est equipado, en cuyo caso el participante recibir
el conjunto de instrucciones l.
de 1.430 cm3.
Bajo estas condiciones, la tabla de verdad es como la que puede verse en laTabla3.22.
Tabla
3.22.
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
100i
1010
1011
1100
1101
11r0
1111
II
II
II
II
II
II
II
II
I
I
I
I
II
II
II
II
Ins.
Salida
A
B
B
A
0
0
B
A
A
A
B
B
0
0
0
1
1
IMPLEMENTACION DE FUNCIONES
00
01
BOOLEANAS 111
10
11
d
00
a'6.d
01
11
10
r?)
t:
_f
5:cfa'6'd
por lo que el circuito que resulta es el de laFigwa3.72.
d
c
Tres.
Figura
3.72.
pastillas
rd
se
activa con 1 cuando existen dos interruptores no contiguos que estn desactivados.
: l,b : 0, c : 0, d : 1 + F, : 1 y tambin a : O,
Porrazones de seguridad, si a
o
o
b:I,c:l,d:0-4:0.
f'' se activa con I cuando hay dos o ms interruptores activados.
F,
Las salidas del bloque ,4 se encuentran conectadas a tres pequeos pilotos Pt, P,
as como a las entradas del bloque B.
Pt,
112
ELECTRONICADIGITAL
b
c
Figura
3.73.
Por ltimo, las salidas del bloque -B representan la codificacin en binario del nmero
de pilotos encendidos que hay en su entrada.
Se desea la implementacin con puertas lgicas de los bloques A y B.
Solucin: Partiendo del enunciado del problema, realizaremos la Tabla de verdad
Tabla
3.23.
Entradas
Salids.d
Entrilrs
a.b e d
0000
0001
0010
00r
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
tt10
1111
.,It
Salftls
, Fr,
Ft
0
0
0
0
I
I
I
I
I
I
I
I
0
0
0
0
0
,' ,. {t,..Ea
01
10
0t
10
01
11
01
10
10
11
11
10
10
10
10
10
3.23.
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 113
a'c
rD
o1
D
01
10
11
(_
k_ :)
bc
11
1)
(1
Mapa de
5.d
F,
c'd
t'-{-
00
01
(;
00
01
11
10
10
11
f
lr
b'c
1
!_ j
Mapa de F"
Figura
3.74.
sern
Ft:a'a+'6+6.d
Fr: a. b + c.d + b.d + a. d + a. c * b. c
Ft:a*d
De las ecuaciones anteriores se implementa el circuito de la Figura 3.75.
114
ELEcrRoNrcA DrcrrAL
abcd
408
1
7432
Seis pastillas
Figura
3.75.
Mapa de X,
Mapa de X"
(F,@F.).n
(F1 @
Figura
3.76.
F)
.F3
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 115
xt:
Ft : x2: (Ft +
F2l
Ft O F, O
\:
Fj
3.77.
F1
F2
F3
x.
Una pastilla
Figura
3.77.
PROBLEMAS PROPUESTOS
3.32. Obtener la ecuacin de la funcin lgica correspondiente al circuito
de la Figura 3.78.
b
c
Figura
Solucin: S
(a. 6
3.78.
+ c)' (c -
d-).
116
ELEcrRoNrcADrGrrAL
Figura
Solucin: S :
(a - b. d
3.79.
+ a. 6). a. a + a. b. a. A.
Solucin: S
Figura
3.80.
de la Figura 3.81.
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 117
F:a'6'c+a.c.d+b.d
Solucin:
F:a'c+b.d.
A
1A
2
7408
c
42
7408
Figura
3.82.
r :
Solucin:
f :
c'1.
(b
+ c).(b + c + fl.(b + +
previamente.
d)
d).
7404
Figura
3.83.
cba
Figura
3.84.
c- d
118
ELEcrRoNtcADtctrAL
Solucin:
F:
@-+-b)
previamente:
: c. d + a. 5. c. d + a. b. c * a.5. c
* a.c + (c + d).
7402
Figura
3.85.
3.40. Simplificar la siguiente ecuacin e implementarla con puertas lgicas de tipo NOR:
Solucin:
f :
d
b
7427
Figura
3.86.
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 119
3.41. Implementar con puertas lgicas tipo NOR la siguiente funcin, simplihcndola
Solucin:
previamente:
F:(o + r)--+ (b + d)
:u
7402
7402
7402
Figura
3.87.
3.42. Simplihcar la siguiente ecuacin e implementarla con puertas lgicas de tipo NAND de dos o
tres
entradas.
Solucin:F:l(a.-b.A)
12410
9C
10!-
11
7
410
7400
7400
Figura
3.88.
3.43. Implementar con puertas lgicas NAND de dos o tres entradas la siguiente funcin, simplificndola
previamente:
12O
ELEcrRoNrcA DrcrrAL
Solucin: F
. c . d) . (A:-6 .
: (b-b
A . @ .-Fi) . 1a .V .n).
cba
4B-
410
5zoo
7410
7410
7410
7410
Figura
3.89.
3.44. Simplificar la siguiente ecuacin e implementarla con puertas lgicas de tipo NOR
Solucin:
F:l@ + ) + df +a + l+
de dos entradas:
ol.
3.45. Implementar con puertas lgicas de tipo NOR de dos entradas la siguiente funcin, simplificndola
previamente:
F:a.6.+a.c.d+a.6.d+
+6.A*a.6'c'd+6.c.d
Solucin:
:
F:a+@+Q+6.
Tabla
3.24.
abcd
0000
0001
00r0
0011
0100
0101
0110
0111
Solucin:
F:6-@ + c\ + (V-+n\.
F
1
I
I
I
0
0
0
abcd
1000
1001
1010
1011
1100
110r
1110
11lt
I
0
I
1
1
0
0
0
IMPLEMENTACION DE FUNCIONES
Tabla
3.25.
BOOLEANAS 121
Tabla de verdad
ahcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Solucin: F
(b
+ c). (a.
0
0
1
I
1
1
1
1
0
0
1
0
1
0
1
d).
Tabla
3.26.
Tabla de verdad
bed
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F
1
1
0
0
1
I
0
0
1
0
1
1
1
0
1
122
ELECTRONICA DIGITAL
Solucin:
b) F -- (a+b
+c+
d)'(a+b+.+d)'(a+6+.
.(a + 6 +'. +
+ a'6''7
+ a'6'c'd
d.
d)'(a+6+.+A'(a+
+ c +d)'
d).
c) F:c'a'd.
d)
b
c
Figura
3.90.
Tabla
3.27.
Tabla de verdad
sbtd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
tt 11
Solucin: F
: c'
(a @ b @
d).
'
U
I
0
0
I
0
0
0
1
0
0
0
0
1
0
0
IMPLEMENTACION DE FUNCIONES
BOOLEANAS 123
Tabla
3.28.
Tabla de verdad
abcd
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Solucin:
f:
0
0
1
1
1
0
0
1
1
0
0
0
0
1
@ @ @ c).
3.51' Un circuito posee cuatro entradas, a, b, c y d El circuito responder con un I cuando las entradas a
ydseanlocuandolasentradasbycvalganO.Porrazonesdeprioridad, lascombinacionesa:1,
b:1,c:0,d:0ya:o,b:r,c:e,d:r,senindifeentes.
Solucin: F
la
a)
+ la +
Implementarelcircuitocon
d).
3.52' Un circuito posee cuatro entradas, a, b, c y d. El circuito responder con un 0 cuando las entradas a
ydseanlocuandolasentradasbycvalganl.Porrazonesdeprioridad,lascombinaciones:1,
b:0,c:l,d:1ya:l,b:l,c:7,d:lsernindiferentes.
puertas NAND de dos entradas.
Solucin:
Implementarelcircuitocon
, - ,fi7-1FVl.
3.53. Disear mediante puertas NOR un circuito combinacional de tres entradas que detecte cundo se
cumplen las condiciones expresadas en la Tabla 3.29.Llamaremos a,b y c a las tres entradas, de mayor
a menor peso en binario.
Tabla
3.29.
4 : I si el nmero
: 1 si el nmero
: 7 si el nmero
Fz
F^
Solucin
F:a+FlT
es
es
es
)
(
:
5 en binario
3 en binario
4 en binario
, Fz:a ; .: c+b+a
124
3-54.
ELECTRONICA DIGITAL
Disear un sistema de lotera para una mquina recreativa, de forma que si al colarse la bola en juego,
nmero binario que forman cuatro interruptores situados sobre el tablero dejuego equivale a alguno
de los siguientes nmeros decimales: 4, 5, 8, 9, ll, 13, 15, se conceda bola gratis. Llamaremos
e1
a,b,cydaloscuatropulsadoresdemayoramenorpesoenlacifrabinaria,yxaldetectordebola
tragada.
sotucin: F
J.55.
@ b)
+ a. dl.
x.
Disear un circuito combinacional con el menor nmero de puertas lgicas que tengb por entrada una
cifra decimal (del 0 al 9) codificada en binario y que detecte a su salida los mltiplos de 3. Denominaremos /, c, b, a, a cada uno de los bits de la cifra binaria de mayor a menor peso.
Solucin:
3.56.
: l;.@
F: a'd + b.(c
@ a).
Un sistema sencillo para hacer votacin secreta es utilizar un circuito combinacional cuyas entradas
estn controladas por interruptores que puedan accionar los miembros deljurado. La salida del circuito
ser 0 o 1 en funcin de cmo hayan puesto los interruptores la mayora de los miembros del jurado.
.
.
Se recomienda disear el
1a
Figura 3.91.
b
c
Circuito C
Fr:o'b+c'd'
Fz -- @ @ b)' (c @ d) + a' 6' c' d + a' b'.'
Ft:8.f+".f+r'g.
S: fj'F2 + n'F2.
A.
A tiee