Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Arquitectura de Computadoras
BENEMERITA UNIVERSIDAD
AUTONOMA DE PUEBLA
FACULTAD DE CIENCIAS DE LA
ELECTRONICA
Arquitectura de computadoras
Practica: 3
Aplicacin del procesador
(Contador de 3 dgitos)
Tipo de reporte: formato reporte tcnico
David Flores
Romn Garca Flores
Prctica
Contador de 3 dgitos
Tipo: Formato tipo Reporte Tcnico
1. Introduccin
Benemrita Universidad Autnoma de Puebla
Facultad de ciencias de la Electrnica
El procesador diseado anteriormente para esta materia tubo una serie de aplicaciones para
ver desde el principio de funcionamiento, y las partes que lo forman ya que dependiendo
del tipo de instrucciones y el tamao de almacenamiento de ellas requiere modificar varios
parmetros.
2.
Objetivo
Con esta prctica se busca empezar a adquirir una vista del procesador operando 3 display,
de tal forma que realice un conteo, con diferentes parmetros de tiempo entre cifra.
3.
Marco Terico
El mtodo que usamos para realizar el cdigo ensamblador a lenguaje maquina fue MARS,
ya que tiene funciones que se apegan cercanamente a las de mips, y nos permite simular su
comportamiento.
4.
Una vez tenido la idea de su implementacin se realiz el montaje de los 3 display, tal y
como est en la imagen.
2.-Generar un solo contador del cero al nueve, y de ah hacer 2 contadores ms para obtener
un total de 3 contadores
4.-Darles un orden a cada uno mediante un ciclo for, comparadores y saltos condicionales.
Finalmente se genera el block de cdigo maquina desde el mars y este se edita, con la
intencin de agregar las comillas y comas que iran en el cdigo del procesador ise.
----------CODIGO MAQUINA DEL CONTADOR 3 DIGITOS--------
IMPLEMENTADANDO EN LA FPGA
1.- Especificaciones de la SPARTAN XC6SLX9
Se comienza a cablear los pines de la FPGA y el protoboard con los display ya montados.
Benemrita Universidad Autnoma de Puebla
Facultad de ciencias de la Electrnica
Anlisis de Resultados
Los resultados obtenidos fueron los deseados respecto al cdigo y los propuestos por el
mtodo al que implemento el procesador y las caractersticas del mismo, se rectificaron
operacin por operacin con display variados de nmeros, adems con el sistema de
multiplexado para as ver que el sistema satisface los resultados.
7. Conclusiones
Nos ha quedado claro sobre el mtodo de uso de un compilador de MIPS para operar
cdigo ensamblador, en este caso el compilador MARS, adems de ser una gran
herramienta que nos permite simular el cdigo, tambin nos genera el archivo de lenguaje
mquina, y as nos facilita el la forma para generar nuestras instrucciones al procesador.
El procesador al ser un sistema secuencial puede ser muy til para mltiples tareas y que en
el caso de los display fue ms interesante ver su funcionamiento ya que cada instruccin se
ejecuta en 40nseg. (Tiempo no notorio a la vista del ser humano), as que en el momento
del swicheo de los display, aparentemente no se llega a notar conforme la cuenta siga
ascendiendo.