Fontes de Alimentação de Estágio Único Com Correção de Fator de Potência

UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PS-GRADUAO EM ENGENHARIA

ELTRICA
Ccero da Silveira Postiglione
ESTUDO DE ESTRUTURAS PARA FONTES DE

ALIMENTAO DE ESTGIO NICO COM CORREO DO
FATOR DE POTNCIA
Tese submetida ao Programa de Ps

Graduao da Universidade Federal de
Santa Catarina para a obteno do
Grau de Doutor em Engenharia
Eltrica.
Orientador: Prof. Arnaldo Jos Perin,
Dr. Ing.
Co-orientador : Prof. Denizar Cruz
Martins, Dr.
Co-orientador : Prof. Claudinor
Bitencourt Nascimento, Dr.
Florianpolis
2011
Catalogao na fonte pela Biblioteca Universitria

da
Universidade Federal de Santa Catarina
P857e
Postiglione, Ccero da Silveira

Estudo de estruturas para fontes de alimentao de estgio
nico com correo do fator de potncia [tese] / Ccero da
Silveira Postiglione ; orientador, Arnaldo Jos Perin.
Florianpolis, SC 2011.
237 p.: il., grafs., tabs.
Tese (doutorado) - Universidade Federal de Santa Catarina,
Centro Tecnolgico. Programa de Ps-Graduao em Engenharia
Eltrica.
Inclui referncias
1. Engenharia. eltrica. 2. Eletrnica de potencia.
3. Aparelhos e materiais eletrnicos Abastecimento de
energia. 4. Fator de potencia. I. Perin, Arnaldo Jose.
II. Universidade Federal de Santa Catarina. Programa de PsGraduao em Engenharia Eltrica. III. Ttulo.
CDU 621.3
Vivian
Esposa, amiga e companheira.
AGRADECIMENTOS
Aos meus pais, Guarani e Nara por sempre terem me apoiado nos
estudos e acreditado na minha capacidade, pelo suporte emocional e
financeiro durante toda a minha vida e por estarem sempre presentes nos
momentos necessrios.
Ao Prof. Arnaldo Jos Perin, orientador e amigo, pela orientao,
apoio e confiana depositada em meus estudos.
Ao Prof. Claudinor Bitencourt Nascimento por sua participao
atuante como co-orientador, principalmente no incio do trabalho.
Aos Prof. Denizar Cruz Martins, por ter aceitado entrar como coorientador no momento em que se mostrou necessrio.
Ao relator da Tese, Prof. Jos Antenor Pomilio, e aos membros
das bancas examinadoras da Qualificao e Tese pela dedicao na
anlise deste trabalho, contribuindo significantemente para a concluso
do documento escrito.
Aos professores Ivo Barbi, nio Valmor Kassick, do INEP, que
nunca negaram partilhar de seu conhecimento, fazendo com que eu
pudesse crescer, tanto em minha educao como pessoa.
Ao colega e amigo de sala Andr Luiz Fuerback, que sempre
consegue tempo para compartilhar dos problemas dos colegas.
Ao Alceu, tambm colega de sala e amigo de muitas mateadas e
velejadas na Lagoa.
Aos demais colegas, tcnicos e amigos do INEP, com quem
compartilhei muitas e muitas horas de estudo e trabalho, alm de
algumas de descontrao.
Ao CNPq por ter financiado meus estudos e Universidade
Federal de Santa Catarina pelo ensino de excelente qualidade
Em especial Vivian pelo companheirismo e apoio durante estes
anos.
Por fim, no poderia deixar de agradecer Deus pelas
oportunidades e desafios.
Se a vida humana fosse longa o suficiente para

achar a teoria final, tudo j teria sido resolvido
pelas geraes anteriores. No restaria nada para
ser descoberto.
Stephen Hawking
Resumo da tese apresentada UFSC como parte dos requisitos para

obteno do grau de Doutor em Engenharia Eltrica.
ESTUDO DE ESTRUTURAS PARA FONTES DE
ALIMENTAO DE ESTGIO NICO COM CORREO DO
FATOR DE POTNCIA
CCERO DA SILVEIRA POSTIGLIONE
Fevereiro / 2011.
Orientador: Prof. Arnaldo Perin, Dr. Ing.
rea de Concentrao: Eletrnica de Potncia e Acionamentos
Eltricos.
Palavras-chave: Conversor ca-cc, fonte de alimentao, correo do
fator de potncia, estgio nico, interleaving.
Nmero de pginas: 237
RESUMO: Este trabalho apresenta o estudo de conversores ca-cc
monofsicos isolados com elevado fator de potncia e alto rendimento,
baseado em estruturas de estgio nico e, visando baixo custo. As
estruturas apresentadas fazem uso da tcnica de interleaving para a
corrente de entrada e apresentam comutao suave do tipo ZVS (do
ingls Zero Voltage Switching) dentro de determinadas faixas de
operao. So destinadas para aplicao em fontes chaveadas de baixa
potncia (abaixo de 600 W) e, contribuem como novas solues para a
faixa de potncia em que os filtros passivos no so viveis e as tcnicas
de dois estgios possuem custo elevado. apresentada uma breve
reviso bibliogrfica, contendo algumas das estruturas de conversores
ca-cc de estgio nico com CFP (Correo do Fator de Potncia). Em
seguida, so apresentadas as estruturas propostas, as quais foram
analisadas matematicamente e avaliadas em simulaes numrico
computacionais. Foram propostas metodologias de projeto para cada
estrutura estudada, bem como sugeridas diferentes estratgias de
acionamento dos interruptores. Para duas estruturas foram montados
prottipos para a verificao dos resultados obtidos teoricamente e
atravs das simulaes. Os resultados experimentais ratificaram os
resultados tericos obtidos.
Abstract of the Thesis presented to UFSC as a partial fulfillment of the

requirements
for obtaining Doctoral degree in Electrical Engineering.
STUDY OF SINGLE-STAGE POWER FACTOR CORRECTED
SWITCH-MODE POWER SUPPLY TOPOLOGIES
CCERO DA SILVEIRA POSTIGLIONE, M.Sc.
February / 2011.
Advisor: Prof. Arnaldo Perin, Dr. Ing.
Concentration area: Power Electronics and Machine Drives.
Keywords: AC-DC converter, switch-mode power supplies, power
factor correction, single stage, interleaving.
Number of pages: 237
ABSTRACT: This paper presents the study of low-cost, high power
factor and high performance isolated single-phase AC-DC converters
based on single-stage topologies. The proposed converters make use of
the interleaving technique for the input current and feature zero voltage
switching (ZVS) within certain range of operation. These topologies are
intended for use in switch-mode power supplies for low power (below
600 W), contributing with new solutions for the power range where the
passive filters are not feasible and the techniques of two stages are
expensive. A brief literature review, containing some of the single-stage
power factor correction (S2PFC) topologies is presented. Then the
proposed converters are studied, analyzed mathematically and evaluated
in numerical computational simulations. Design methodologies were
proposed for each converter and different switching command strategies
are suggested. Two prototypes were implemented for verifying the
results obtained theoretically and through simulations. The experimental
results were in accordance with the theoretical results.
LISTA DE FIGURAS
Fig. 1-1 - (a) Estgio de entrada de uma fonte chaveada
convencional, (b) Formas de onda de tenso e de corrente proporcional
na entrada e de tenso no capacitor de filtro. ........................................ 36
Fig. 1-2 Consumo total de energia de um tpico computador
comercial durante um ano: 354 kWh [1]. .............................................. 40
Fig. 2-1 Estrutura CFP de Dois Estgios. ................................ 46
Fig. 2-2 Retificador Boost. ...................................................... 47
Fig. 2-3 Corrente de entrada do retificador boost operando em
diferentes modos de conduo: (a) Modo de Conduo Descontnua, (b)
Modo de Conduo Crtica, (c) Modo de Conduo Contnua. ............ 47
Fig. 2-4 Concepo do boost MCD-EU: (a) Boost CFP MCD,
(b) Conversor cc-cc PWM, (c) Boost MCD-EU. .................................. 49
Fig. 2-5 (a) Conversor BIFRED, (b) Conversor BIBRED. ..... 50
Fig. 2-6 Estrutura geral do retificador Dither MCD (a)
Esquema do Circuito, (b) Formas de onda conceituais. ........................ 51
Fig. 2-7 (a) Conversor boost MCD-EU original, (b) Conversor
com interruptor magntico com N1=Np. ........................................... 52
Fig. 2-8 - CFP-EU MCD com enrolamento N1 [14]. .................. 53
Fig. 2-9 Estrutura boost-flyback proposta por Redl em 1994
[17]. ....................................................................................................... 53
Fig. 2-10 Estrutura Bi-flyback proposta por Garca em 1999
[17]. ....................................................................................................... 54
Fig. 2-11 Variao da estrutura bi-flyback proposta por
Weihong em 2003 [18].......................................................................... 54
Fig. 2-12 Estruturas propostas por: (a) Sebastin [21] e (b)
Huber [20]. ............................................................................................ 55
Fig. 2-13 Tenso de barramento para diversas tenses de
entrada em funo da potncia [7]. ....................................................... 56
Fig. 2-14 ngulo de conduo necessrio para atender a norma
IEC 61000-3-2 em funo da potncia de entrada [7]. .......................... 57
Fig. 2-15 - Circuitos CFP MCC - (a) Com indutor adicional, (b)
Com capacitor Cr adicional, (c) Com capacitor adicional..................... 58
Fig. 2-16 Estruturas propostas por Jindong com dobrador de
tenso (a)Estrutura MCD, (b) Estrutura MCC. .................................. 59
Fig. 2-17 Formas de onda da tenso e da corrente na entrada da
estrutura MCD com dobrador de Tenso. ............................................. 60
Fig. 2-18 Conversor srie-paralelo ressonante com CFP. ....... 61
Fig. 2-19 (a) Conversor de Weinberg, (b) Conversor de
Weinberg modificado. ........................................................................... 62
Fig. 2-20 Conversor flyback-push-pull alimentado em corrente

com correo do fator de potncia. ....................................................... 62
Fig. 2-21 Reator eletrnico utilizando o princpio chargepump.................................................................................................... 63
Fig. 2-22 Conversor ca-cc com CFP do tipo charge-pump fonte
de tenso. .............................................................................................. 64
Fig. 2-23 Estruturas serial interleaved boost, (a) Com Indutor
nico, (b) Com Dois Indutores. ............................................................ 65
Fig. 2-24 Carregador de bateria para veculos eltricos com
CFP de estgio nico usando Interleaving. ........................................... 65
Fig. 2-25 Estruturas de CFP (a) Conversor de Nabae, (b)
Serial Interleaved Boost, (c) Serial Interleaved Boost Modificada. ...... 66
Fig. 2-26 Estrutura proposta para a fonte de alimentao com
CFP e estgio nico. ............................................................................. 67
Fig. 2-27 Estrutura proposta com realce no circuito do
conversor cc-cc. .................................................................................... 68
Fig. 2-28 Estrutura proposta por Kwon e Do Half-bridge
flyback [41]. .......................................................................................... 70
Fig. 2-29 Estrutura proposta por Postiglione [37]. .................. 71
Fig. 3-1 Estrutura de CFP sem filtro de entrada. ..................... 74
Fig. 3-2 Estrutura de CFP com apenas um indutor. ................ 75
Fig. 3-3 Estrutura de CFP associada a diferentes conversores
cc-cc isolados (a) Flyback ZVS, (b) Forward ZVS, (c) Meia-ponte
Assimtrico, (d) Meia-ponte Simtrico. ................................................ 76
Fig. 3-4 - Estrutura de CFP com um nico indutor associada a
diferentes conversores cc-cc isolados (a) Flyback ZVS, (b) Forward
ZVS, (c) Meia-ponte Assimtrico, (d) Meia-ponte Simtrico............... 77
Fig. 3-5 - Estrutura com interruptor auxiliar para a
implementao da funo dobradora para aplicao Bi-volt. ............... 78
Fig. 3-6 Diviso da estrutura em dois estgios para anlise. ... 79
Fig. 3-7 Circuito CFP e suas grandezas. ................................. 79
Fig. 3-8 Primeira etapa de funcionamento do estgio CFP. .... 80
Fig. 3-9 Segunda etapa de funcionamento do estgio CFP. .... 81
Fig. 3-10 Terceira etapa de funcionamento do estgio CFP.... 82
Fig. 3-11 Quarta etapa de funcionamento do estgio CFP. ..... 82
Fig. 3-12 Quinta etapa de funcionamento do estgio CFP. ..... 83
Fig. 3-13 Sexta etapa de funcionamento do estgio CFP. ....... 83
Fig. 3-14 Stima etapa de funcionamento do estgio CFP. ..... 84
Fig. 3-15 Oitava etapa de funcionamento do estgio CFP. ..... 84
Fig. 3-16 Formas de onda tericas para o estgio CFP. .......... 85
Fig. 3-17 Circuito que representa as correntes relacionadas com

os ns de entrada. .................................................................................. 87
Fig. 3-18 Formas de onda e intervalos de tempo de interesse
para anlise. ........................................................................................... 88
Fig. 3-19 Primeira Etapa.......................................................... 88
Fig. 3-20 Aproximao da corrente no indutor Lin1 por uma reta
para 0 = 0,33. ....................................................................................... 91
Fig. 3-21 Segunda Etapa.......................................................... 91
Fig. 3-22 Terceira Etapa .......................................................... 93
Fig. 3-23 Circuito equivalente para a quarta etapa de operao.
............................................................................................................... 95
Fig. 3-24 Corrente de Lin1 para = 0,94, 0 = 0,35, D = 0,4. ... 98
Fig. 3-25 Corrente calculada e aproximada do indutor Lin1..... 99
Fig. 3-26 Principais formas de onda aproximadas................. 101
Fig. 3-27 Intervalo de conduo normalizado. ...................... 103
Fig. 3-28 Soma dos intervalos de conduo da corrente nos
indutores Lin normalizadas em relao ao perodo de comutao em
funo do ngulo da tenso de entrada: (a) Para D = 0,5, (b) Para D =
0,1. ....................................................................................................... 106
Fig. 3-29 Formas de onda da corrente de entrada normalizada
para = 0,9 e diferentes valores de razo cclica D. ........................... 110
Fig. 3-30 Correntes normalizadas nos indutores de entrada
durante o semiciclo positivo da tenso de entrada: (a)Em Lin1, (b) Em
Lin2. ...................................................................................................... 111
Fig. 3-31 Fator de potncia em funo de . ......................... 113
Fig. 3-32 Taxa de distoro harmnica total da corrente de
entrada em funo de . ...................................................................... 113
Fig. 3-33 Comparao das curvas de fator de potncia usando
duas metodologias diferentes para a anlise do circuito...................... 114
Fig. 3-34 - Caracterstica de sada com a corrente normalizada.
............................................................................................................. 117
Fig. 3-35 Caracterstica de sada do conversor com a corrente
de sada normalizada. .......................................................................... 117
Fig. 3-36 Conversor meia-ponte, PWM, ZVS com comando
assimtrico: (a)Estrutura simtrica, (b) Estrutura Assimtrica com um
capacitor equivalente. .......................................................................... 119
Fig. 3-37 Primeira etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 120
Fig. 3-38 Segunda etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 121
Fig. 3-39 Terceira etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 121

Fig. 3-40 Quarta etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 122
Fig. 3-41 Quinta etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 122
Fig. 3-42 Sexta etapa de funcionamento do conversor HB-ZVSPWM. .................................................................................................. 123
Fig. 3-43 Stima etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 123
Fig. 3-44 Oitava etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 124
Fig. 3-45 Formas de onda do conversor HB-ZVS-PWM. ..... 125
Fig. 3-46 Caracterstica de sada do conversor HB- ZVS -PWM.
............................................................................................................ 127
Fig. 3-47 Caracterstica de transferncia do conversor HBZVS-PWM. ......................................................................................... 127
Fig. 3-48 Circuito equivalente do conversor meia-ponte
assimtrico. ......................................................................................... 129
Fig. 3-49 Formas de onda para anlise da corrente
magnetizante. ...................................................................................... 130
Fig. 3-50 Circuito de potncia da fonte. ................................ 140
Fig. 3-51 Formas de onda da tenso e da corrente de entrada da
fonte: (a) Sem filtro, (b) Valor mdio instantneo da corrente de entrada.
............................................................................................................ 141
Fig. 3-52 Contedo harmnico de baixa frequncia da corrente
de entrada juntamente com os limites impostos pela IEC 61000-3-2
Classe D. ............................................................................................. 142
Fig. 3-53 Corrente de entrada normalizada. .......................... 142
Fig. 3-54 Tenso de barramento VB e tenso de sada da fonte
V0. ....................................................................................................... 143
Fig. 3-55 Corrente nos indutores de entrada Lin1 e Lin2 na escala
de frequncia da rede eltrica e detalhe na alta frequncia durante o pico
da tenso de entrada. ........................................................................... 143
Fig. 3-56 Formas de onda de tenso nos capacitores de entrada
Cf1 e Cf2, na escala de frequncia da rede eltrica e detalhe na alta
frequncia durante o pico da tenso de entrada................................... 144
Fig. 3-57 Tenso Vab aplicada aos terminais do transformador.
............................................................................................................ 145
Fig. 3-58 Potncia de sada do conversor em funo da
frequncia de comutao, tendo a razo cclica como parmetro. ...... 146
Fig. 3-59 Tenso de barramento VB em funo da frequncia,

tendo a razo cclica D como parmetro. ............................................ 146
Fig. 3-60 Estratgia de controle ............................................. 148
Fig. 3-61 Resultados de simulao para a tenso de sada,
corrente de entrada e tenso de barramento perante um degrau de carga
de 100 % para 40 % da potncia nominal. .......................................... 149
Fig. 3-62 (a)Formas de onda de tenso e de corrente na entrada
da fonte, (b) anlise da qualidade da energia drenada pelo conversor. 151
Fig. 3-63 - Tenso de entrada (100 V/div) e corrente de entrada
(200 mA/div) 1,25Msample/s para a potncia de sada de 51,3 W. . 153
Fig. 3-64 Formas de onda de corrente nos indutores Lin1 e Lin2 e
na entrada do conversor, na escala da frequncia da rede eltrica e
detalhe na frequncia de comutao durante o pico da tenso de entrada.
............................................................................................................. 154
Fig. 3-65 Tenso e corrente na sada do conversor na potncia
nominal................................................................................................ 155
Fig. 3-66 Medida de rendimento e formas de onda de tenso e
de corrente na entrada e tenso de sada, para potncia nominal. ....... 156
Fig. 3-67 Curva de tendncia do rendimento em funo da
potncia de sada. ................................................................................ 157
Fig. 3-68 Detalhe da perda da comutao suave em S1 para a
potncia de sada de 75W. ................................................................... 157
Fig. 3-69 Tenso de barramento em funo da potncia de sada
do conversor. ....................................................................................... 158
Fig. 4-1 Estrutura do captulo trs com as modificaes
efetuadas.............................................................................................. 162
Fig. 4-2 (a) Estruturas com dois capacitores charge-pump Cin,
(a) Simtrica, (b) Simtrica com capacitores Cin conectados ao inversor,
(c) com capacitores Cin deslocados para a entrada. ............................. 163
Fig. 4-3 Estruturas combinadas, (a) Combinao entre as Fig.
4-2 (a) e (b), (b) Combinao entre as Fig. 4-2 (a) e (c). .................... 164
Fig. 4-4 Estrutura a ser estudada. .......................................... 164
Fig. 4-5 Sinais de comando dos interruptores para as duas
diferentes abordagens: Mod.1 Modulao complementar e Mod.2
Modulao PWM convencional. ......................................................... 165
Fig. 4-6 Estrutura de potncia do conversor com interruptor
auxiliar para operao com tenso de entrada do tipo bi-volt. ............ 166
Fig. 4-7 Circuito esquemtico da estrutura de potncia proposta.
............................................................................................................. 168
Fig. 4-8 Primeira etapa de operao. ..................................... 169
Fig. 4-9 Segunda etapa de operao. ..................................... 169
Fig. 4-10 - Terceira etapa de operao. .................................... 170

Fig. 4-11 Quarta etapa de operao. ...................................... 170
Fig. 4-12 Quinta etapa de operao. ...................................... 171
Fig. 4-13 Sexta etapa de operao. ........................................ 171
Fig. 4-14 Stima etapa de operao....................................... 171
Fig. 4-15 Oitava etapa de operao. ...................................... 172
Fig. 4-16 Nona etapa de operao. ........................................ 172
Fig. 4-17 Dcima etapa de operao. .................................... 173
Fig. 4-18 Dcima primeira etapa de operao. ...................... 173
Fig. 4-19 Dcima segunda etapa de operao. ...................... 174
Fig. 4-20 Principais formas de onda da estrutura proposta. .. 175
Fig. 4-21 Convenes adotadas para tenses e correntes do
circuito. ............................................................................................... 177
Fig. 4-22 Circuito equivalente durante a terceira etapa de
operao. ............................................................................................. 177
Fig. 4-23 Circuito equivalente referente sexta etapa de
operao do circuito. ........................................................................... 179
Fig. 4-24 Formas de onda: (a) da corrente no indutor de sada
L0, e corrente de sada I0, (b) tenso no capacitor de barramento
juntamente com o mdulo da tenso de entrada Vin. ......................... 184
Fig. 4-25 Mxima tenso de barramento em funo da
frequncia de comutao tendo a capacitncia Cin como parmetro. .. 187
Fig. 4-26 Taxa de distoro harmnica total da corrente de
entrada em funo da frequncia de comutao com Cin como
parmetro. ........................................................................................... 188
Fig. 4-27 Potncia de sada do conversor em funo da
frequncia de comutao para diferentes capacitncias Cin. ............... 189
Fig. 4-28 Tenso e corrente de entrada na potncia nominal. 189
Fig. 4-29 Anlise harmnica da corrente de entrada do
conversor juntamente com os limites estabelecidos pela norma. ........ 190
Fig. 4-30 Tenso e corrente de sada do conversor na potncia
nominal. .............................................................................................. 190
Fig. 4-31 - Resultados de simulao para: (a) Tenso de
Barramento VCB, (b) Tenso no capacitor Cin. .................................... 191
............................................................................................................ 192
Fig. 4-33 Tenso de entrada (100 V/div) e corrente de entrada
(1 A/div) 12Msample/s para a potncia de sada de 200 W: (a) Sem
filtro de entrada, (b) Com a adio de um pequeno filtro de entrada. . 193
Fig. 4-34 Anlise harmnica da corrente de entrada e da
qualidade da energia na potncia nominal. ......................................... 194
Fig. 4-35 Tenso de entrada (100 V/div) e corrente de entrada

(200 mA/div) 12Msample/s para a potncia de sada de 30 W. ....... 194
Fig. 4-36 Anlise harmnica da corrente de entrada juntamente
com os limites estabelecidos pela IEC 61000-3-2 Classe D e resultados
da qualidade da energia para a potncia de sada de 30 W.................. 195
Fig. 4-37 Rendimento e fator de potncia da estrutura em
funo da potncia de sada. ................................................................ 196
Fig. 4-38 Detalhe da comutao no interruptor S1: (a) No
instante prximo ao valor de pico da tenso de entrada e (b) Quando a
tenso de entrada est prxima do cruzamento por zero. .................... 196
Fig. 4-39 Primeira etapa de operao. ................................... 197
Fig. 4-40 Segunda etapa de operao. ................................... 198
Fig. 4-41 - Terceira etapa de operao. .................................... 198
Fig. 4-42 - Quarta etapa de operao. ....................................... 198
Fig. 4-43 Quinta etapa de operao. ...................................... 199
Fig. 4-44 Sexta etapa de operao. ........................................ 199
Fig. 4-45 Stima etapa de operao. ...................................... 200
Fig. 4-46 Oitava etapa de operao. ...................................... 200
Fig. 4-47 Nona etapa de operao. ........................................ 200
Fig. 4-48 Dcima etapa de operao. .................................... 201
Fig. 4-49 Dcima primeira etapa de operao. ...................... 201
Fig. 4-50 Dcima segunda etapa de operao. ...................... 201
Fig. 4-51 Dcima terceira etapa de operao......................... 202
Fig. 4-52 Dcima quarta etapa de operao........................... 202
Fig. 4-53 Principais formas de onda da estrutura proposta.... 203
Fig. 4-54 Principais formas de onda durante um perodo de
comutao para os dois modos de modulao: (a) Mod. 1, (b) Mod. 2.
............................................................................................................. 205
Fig. 4-55 Resultados de simulao para a tenso de barramento
VB e tenso sobre o capacitor Cin para os dois modos de modulao: (a)
Mod.1, (b) Mod. 2. .............................................................................. 207
Fig. 4-56 - Resultados de simulao para a tenso de entrada Vin e
corrente de entrada iin para os dois modos de modulao: (a) Mod.1, (b)
Mod. 2. ................................................................................................ 208
Fig. 4-57 Resultados experimentais para a tenso de entrada Vin
e corrente de entrada iin para os dois modos de modulao na potncia
nominal de 200 W na sada : (a) Mod.1sem filtro, (b) Mod. 2sem filtro,
(c) Mod. 1 com filtro adicional, (d) Mod. 2 com filtro adicional. ....... 209
Fig. 4-58 Resultado da anlise harmnica realizada no
osciloscpio na potncia nominal: (a)Mod. 1, (b) Mod. 2. ................. 210
Fig. 4-59 - Resultados experimentais para a tenso de entrada Vin

e corrente de entrada iin para os dois modos de modulao com potncia
de sada de 30 W: (a) Mod.1, (b) Mod. 2. ........................................... 211
Fig. 4-60 - Resultado da anlise harmnica realizada no
osciloscpio: (a)Mod. 1, (b) Mod. 2. .................................................. 212
Fig. 4-61- Resultados experimentais para os dois modos de
modulao: (a) Fator de potncia, (b) Rendimento. ............................ 213
LISTA DE TABELAS
Tabela 2-1 - IEC 61000-3-2 Limites dos Harmnicos de Corrente
para Equipamentos Classe A. ................................................................ 45
Tabela 2-2 - IEC 61000-3-2 Limites de Harmnicos de Corrente
para Equipamentos Classe D. ................................................................ 45
LISTA DE QUADROS
Quadro 3-1 Corrente de Lin1 durante um perodo de comutao
............................................................................................................... 96
Quadro 3-2 Corrente de Lin2 durante um perodo de comutao.
............................................................................................................... 97
Quadro 3-3 Corrente de entrada durante um perodo de
comutao. ............................................................................................ 97
Quadro 3-4 Restrio de tenso dos capacitores de entrada para
o caso de conduo crtica em um dos indutores Lin. .......................... 105
Quadro 3-5 Especificaes gerais do projeto. ....................... 134
Quadro 3-6 Parmetros internos do estgio de CFP. ............. 135
Quadro 3-7 Valores dos componentes do circuito de CFP. ... 135
Quadro 3-8 Parmetros de projeto do conversor cc-cc. ......... 136
Quadro 3-9 Parmetros do capacitor de barramento. ............ 139
Quadro 4-1 Especificaes gerais do projeto. ........................ 181
Quadro 4-2 Valor dos componentes usados na simulao. .... 186
Quadro 4-3 Especificaes de projeto .................................... 206
Quadro 4-4 Valor dos componentes utilizados na simulao e
no prottipo ......................................................................................... 206
LISTA DE SMBOLOS
1. Smbolos usados em expresses matemticas
Smbolo
Significado
Unidade
Relao entre tenses
Rendimento
Relao entre frequncias
Freqncia angular da rede eltrica
Rad/s
Freqncia angular da comutao
Rad/s
Freqncia natural dos elementos LC do

charge-pump
Rad/s
CB
Capacitor do barramento CC
Ce1 / Ce2
Capacitores do conversor CC-CC
Cf
Capacitor do filtro de entrada
Cin / Cin1
/ Cin2
Capacitores charge-pump
Cs
Capacitor srie do conversor srie ressonante
Cp
Capacitor paralelo do conversor srie ressonante
Cf1 / Cf2
Capacitores charge-pump
Cs1 / Cs2
Capacitores de comutao suave
Razo Cclica
Dr
Diodo retificador
frede
Freqncia da rede
Hz
fs
Freqncia de comutao
Hz
I0
Corrente de sada da fonte
I0
Corrente de sada da fonte referida para o lado

do primrio do transformador
I '0
Perda de razo cclica
I1
Corrente na freqncia fundamental
In
Corrente do ensimo harmnico
iX
Corrente no componente X
iXef
Corrente eficaz no componente X
iXpk
Corrente de pico no componente X
iXmed
Corrente mdia no componente X
Valor mdio instantneo da corrente no

componente X
Nmero complexo
LB
Indutor boost
Lf
Indutor do filtro de entrada
Lin
Indutor charge-pump
Lm
Indutncia magnetizante
Lr
Indutor ressonante
Ordem da harmnica
nT
Relao de transformao
Np
Nmero de espiras do primrio
Ns
Nmero de espiras do secundrio
Pi
Potncia de entrada
Pout
Potncia na sada
Relao entre a tenso de sada e a tenso de

entrada de um conversor
Req
Resistncia equivalente
Perodo
Tempo
tf
Tempo final
ti
Tempo inicial
trr
Tempo de recuperao reversa do diodo
TS
Perodo de comutao
Tt
Durao do intervalo de comutao
V0
Tenso de sada da fonte
V0
Tenso de sada da fonte referida para o

primrio do transformador
Vab
Tenso diferencial entre os ns a e b
VX
Tenso sobre o componente X
VXmax
Tenso mxima no componente X
VXmin
Tenso mnima no componente X
VXpk
Tenso de pico no componente X
VXef
Tenso eficaz no componente X
Vy
Tenso pulsada de alta freqncia
Z0
Impedncia natural dos elementos LC do

charge-pump
2. Smbolos usados para referenciar elementos em diagramas

de circuitos
Smbolo
Significado
Capacitor
Diodo
DZ
Diodo zener
Indutor
Lamp
Lmpada
LED
Diodo emissor de luz
Resistor
Interruptores principais MOSFET, IGBT ou

interruptor ideal
Transformador
3. Acrnimos e Abreviaturas
Smbolo
Significado
ANEEL
Agncia Nacional de Energia Eltrica
BIBRED
Boost integrado ao Buck
BIFRED
Boost integrado ao Flyback
CA
Corrente alternada
CC
Corrente contnua
CFP
Correo do Fator de Potncia
EU
Estgio nico
EMI
Electromagnetic Interference / Interferncia

Eletromagntica
FD
Fator de Deslocamento
FP
Fator de Potncia
HB
Half-bridge / Meia-ponte
IEC
International Electrotechnical Commission
IEEE
Institute of Electrical and Electronics Engineers
INEP
Instituto de Eletrnica de Potncia
MCC
Modo de Conduo Contnua
MCD
Modo de Conduo Descontnua
MOSFET
Metal-Oxide-Semiconductor Field-Effect Transistor
PID
Controlador proporcional integral derivativo
PWM
Pulse width modulation / Modulao por Largura de

Pulso
DHT
Distoro Harmnica Total / Total Harmonic

Distortion
UFSC
Universidade Federal de Santa Catarina
ZVS
Zero Voltage Switching / Comutao sob tenso nula
4 - Smbolos e Unidades de Grandezas Fsicas

Smbolo
Nome da Unidade
Ohm
Ampre
Grau trigonomtrico
Henry
Hz
Hertz
rad/s
Radianos por segundo
segundo
Volt
Watt
SUMRIO
1
Introduo Geral
35
1.1 Contextualizao e Motivao .............................................. 35
1.2 Objetivos e Metodologia ........................................................ 40
1.3 Organizao do Trabalho ..................................................... 41
2 Estado da arte da CFP aplicada a fontes de alimentao
43
2.1 Introduo .............................................................................. 43
2.2 Normas Internacionais relacionadas CFP para fontes de
alimentao...................................................................................... 44
2.3 CFP em Dois Estgios - Retificador Boost + Conversor CCCC 46
2.4 Estruturas de Estgio nico para Correo do Fator de
Potncia............................................................................................ 47
2.4.1 Boost MCD-EU (Single-Stage DCM Boost)............ 48
2.4.2 Retificador Dither ................................................. 50
2.4.3 Interruptor Magntico............................................... 52
2.4.4 Boost-flyback ........................................................... 53
2.4.5 Bi-Flyback ................................................................ 54
2.4.6 Estruturas CFP-EU MCC ......................................... 57
2.5 Estruturas Avanadas de Estgio nico para Correo do
Fator de Potncia ............................................................................ 60
2.5.7 Conversores Ressonantes com Elevado Fator de
Potncia ........................................................................................ 60
2.5.8 Estruturas Baseadas no Conversor de Weinberg ...... 61
2.5.9 Charge-Pump ............................................................ 62
2.5.10 Interleaving ............................................................. 64
2.6 Comparao Entre as Tcnicas de CFP Tendo a Faixa de
Potncia Como Parmetro ............................................................. 69
2.6.11 Faixa de potncia entre 75 e 200 W ....................... 69
2.6.12 Faixa entre 200 e 600 W ......................................... 70
2.6.13 Acima de 600 W ..................................................... 71
2.7 Concluso................................................................................ 72
3 Fonte de alimentao de estgio nico usando a estrutura serial
interleaved boost Modificada
73
3.1 Introduo .............................................................................. 73
3.2 Estruturas para Fonte de Alimentao CFP-EU ................ 75
3.3 Metodologia de Anlise da Estrutura. ................................. 78
3.4 Estrutura de CFP - Princpio de Funcionamento ............... 79
3.4.14 Etapas de Operao ................................................ 80
3.5 Equacionamento da Estrutura de CFP ................................ 86
3.6 Anlise Simplificada da Estrutura de CFP ......................... 99

3.6.15 Tenso nos Capacitores Cfi e Corrente nos Indutores
de Entrada Lin ............................................................................... 99
3.6.16 Corrente de entrada .............................................. 107
3.6.17 Potncia e Fator de Potncia ................................ 112
3.6.18 Caracterstica de sada .......................................... 115
3.6.19 Influncia do parmetro no Comportamento da
Estrutura. .................................................................................... 117
3.7 Conversor CC-CC Meia Ponte Assimtrico com Comutao
ZVS 118
3.8 Conversor CC-CC - Princpio de Funcionamento ............ 120
3.9 Equacionamento do conversor HB-ZVS-PWM ................ 126
3.9.20 Caracterstica de Sada e de Transferncia Esttica
................................................................................................... 126
3.9.21 Estudo da Comutao ZVS .................................. 128
3.10 Metodologia de Projeto, Resultados de Simulao e
Experimentais ............................................................................... 133
3.10.22 Clculo dos Componentes do Estgio de CFP ... 134
3.10.23 Clculo dos Componentes do Conversor CC-CC136
3.10.24 Resultados de Simulao.................................... 140
3.10.25 Estratgia de Controle ........................................ 147
3.10.26 Resultados Experimentais .................................. 150
3.11 Concluso ............................................................................. 158
4 Estruturas para Fontes de Alimentao Baseadas na Tcnica
Charge-pump do tipo Fonte de Corrente
161
4.1 Introduo ............................................................................ 161
4.2 Princpio de Funcionamento e Etapas de Operao com
Comando Complementar dos Interruptores Mod.1 ............... 167
4.3 Anlise e Equacionamento .................................................. 176
4.4 Diretivas de projeto ............................................................. 181
4.4.27 Clculo dos Componentes .................................... 182
4.5 Resultados de Simulao ..................................................... 186
4.6 Resultados Experimentais ................................................... 192
4.7 Princpio de Funcionamento e Etapas de Operao com
Modulao PWM convencional Mod.2 .................................... 197
4.8 Comparao entre os dois modos de modulao .............. 204
4.9 Concluso ............................................................................. 213
5 Concluses Gerais
217
6 Referncias Bibliogrficas
219
APNDICES
227
Apndice A Circuito Simulado no Captulo Trs
229
Apndice B Circuito Esquemtico de Potncia, Placa de Circuito

impresso e Foto do Conversor Estudado no Captulo Trs
231
Apndice C Circuito Simulado no Captulo Quatro
235
Apndice D Foto do Prottipo do Captulo Quatro
237
35
1
1.1
INTRODUO GERAL
CONTEXTUALIZAO E MOTIVAO
O domnio da eletricidade, no final do sculo XIX, propiciou

humanidade um salto em desenvolvimento tecnolgico e industrial,
principalmente a partir da dcada de 1950, com o surgimento dos
semicondutores. A inveno do transistor e, posteriormente, dos
circuitos integrados, geraram uma revoluo na eletrnica nos anos
1960. Na dcada de 1970 possibilitaram a realizao de clculos e
processamento de dados com rapidez cada vez maior. Atualmente, a
humanidade se encontra inserida em um universo extremamente
tecnolgico, no qual se vive cercado de aparelhos eltricos e eletrnicos
com as mais variadas funes. Estes aparelhos necessitam receber
energia eltrica de alguma forma para funcionar, seja atravs de baterias
ou diretamente conectados rede eltrica. Em 2006 j existiam em uso
no mundo mais de 10 bilhes de aparelhos eletrnicos que utilizavam
fontes chaveadas para obter sua energia [1].
As fontes chaveadas, tambm conhecidas como fontes de
alimentao, geralmente so usadas para converter a tenso alternada da
rede eltrica em baixa tenso de corrente contnua (cc). comum, nestes
equipamentos, que o primeiro estgio de processamento de energia
corresponda a um retificador seguido de um filtro capacitivo, de maneira
a tornar a tenso de sada contnua [2]. A Fig. 1-1 (a) representa o
estgio de entrada tpico de uma fonte de alimentao e a Fig. 1-1 (b)
apresenta as principais formas de onda deste circuito. O indutor ls
representa de forma simplificada a impedncia de linha da rede eltrica
e o capacitor CB o filtro da tenso de sada do retificador. O Resistor R0
representa uma carga qualquer ligada fonte.
Como possvel observar, este circuito demanda da rede eltrica
uma corrente (iin) com valor de pico elevado em um curto intervalo de
tempo, o que se traduz em elevada distoro harmnica que, por sua
vez, resulta em baixo fator de potncia (FP), da ordem de 65% [3],
embora o fator de deslocamento seja muito prximo da unidade. Outro
problema que se pode perceber a distoro da tenso de alimentao
devido impedncia de linha.
Tese de Doutorado Ccero da Silveira Postiglione - 2011
36
D1
ls
D2
+
vin
iin
Vc
D3
CB
Conversor
CC- CC
D4
-
R0
-
(a)
Vc
iin*10
0
vin
(b)
Fig. 1-1 - (a) Estgio de entrada de uma fonte chaveada convencional, (b)
Formas de onda de tenso e de corrente proporcional na entrada e de
tenso no capacitor de filtro.
O fator de potncia definido como a razo entre a potncia ativa

(W) e a potncia aparente (VA) consumida por um equipamento ou
qualquer instalao conectada rede eltrica. uma medida de quo
eficientemente a energia eltrica convertida em trabalho til. Em
sistemas onde no h a presena de componentes harmnicas, o fator de
potncia igual ao fator de deslocamento, o que ocorre quando a carga
tem caracterstica linear. Quando h distoro na forma de onda da
corrente, existe a presena de harmnicos de corrente, reduzindo o fator
de potncia. Esta distoro definida pelo quociente entre o valor eficaz
do conjunto das harmnicas e o valor eficaz da componente fundamental
da corrente, e representada, em portugus, pela sigla DHT
(Distoro Harmnica Total do ingls Total Harmonic Distortion).
O fator de potncia ideal unitrio e decorre de uma situao
considerando uma carga resistiva pura conectada rede eltrica;
Qualquer valor de FP inferior unidade implica em maior quantidade de
energia circulando no sistema, mas sem gerar trabalho (circulao de
energia reativa). Como o sistema eltrico opera com tenso constante,
qualquer aumento de energia se traduz em elevao da corrente eltrica.
37
Como as perdas so proporcionais corrente eltrica elevada ao
quadrado, baixo fator de potncia e elevado contedo harmnico na
corrente aumentam as perdas, provocando, entre outros problemas,
sobrecargas excessivas em equipamentos, perdas adicionais em
transformadores e linhas de transmisso, mau funcionamento de
protees e mau funcionamento de equipamentos industriais devido
distoro da tenso no ponto de conexo comum (PCC) [3].
A disseminao de produtos com baixo fator de potncia se
tornou um problema para o setor eltrico, pois estes reduzem a
capacidade de transmisso de energia do sistema, alm de contribuir
para a degradao da qualidade da energia eltrica, surgindo a
necessidade da criao de normas para evitar estes problemas.
Na dcada de 1990 foram criadas normas internacionais visando
preservar a forma senoidal da tenso e a proteo dos sistemas eltricos
de corrente alternada e dos dispositivos conectados a eles contra os
efeitos prejudiciais da distoro harmnica de corrente. Nos Estados
Unidos o IEEE (Institute of Electrical and Electronics Engineers)
anunciou a IEEE 519-1992 [4]. Na Europa, a IEC (International
Electrotechnical Commission) anunciou as normas, IEC 61000-3-4, para
equipamentos que consomem acima de 16 A, e a IEC 61000-3-2 para
equipamentos que consomem menos de 16 A [5]. Mais tarde, pases
como a Inglaterra, Japo e China adotaram medidas similares s
adotadas pela IEC.
No Brasil a Agncia Nacional de Energia Eltrica (ANEEL)
atravs dos procedimentos de distribuio de energia eltrica no sistema
eltrico nacional (PRODIST) anunciou atravs da resoluo normativa
nmero 395/2009, a qual sofreu sua primeira reviso e entrou em vigor
em 01/01/2010 apresenta no Mdulo 8 Qualidade da Energia Eltrica
[6] que: dever ser garantida a qualidade da energia eltrica mantendose a DHT da tenso abaixo de limites determinados. Em outras palavras,
a norma nacional impem limites ao PCC como a IEEE 519. No entanto
alguns setores do mercado possuem normatizao diferenciada, como
o caso dos reatores eletrnicos para alimentar as lmpadas fluorescentes
tubulares e das lmpadas fluorescentes compactas (CFL, do ingls
Compact Fluorescent Lamp) cujo padro segue o adotado pela IEC
61000-3-2 Classe C.
importante ressaltar que estes padres no se referem
diretamente correo do fator de potncia, mas esto diretamente
ligados a ele, pois definem limites mximos para a amplitude dos
harmnicos de corrente que podem ser drenados da rede eltrica.
38
Existem diversas tcnicas para corrigir o contedo harmnico da
corrente de entrada de uma fonte de alimentao, dependendo da faixa
de potncia, da variao da tenso de entrada, da resposta dinmica
desejada, da norma a atender, do custo e da forma de onda desejada para
a corrente de entrada. Estas tcnicas podem ser divididas em dois
grupos: passivas e ativas. Dentre as tcnicas passivas, podem-se destacar
os filtros passivos e a valley-fill. J as tcnicas de correo ativa so
diversas e podem ser divididas em dois grupos, as de dois estgios e as
de estgio nico.
A tcnica mais simples consiste na utilizao de filtros passivos.
Os mais comuns so do tipo LC (indutor mais capacitor) posicionados
na entrada da fonte de alimentao. Mas, existem outras configuraes
de filtros passivos, como as RC (resistor mais capacitor), que pode ser
interessante em baixas potncias [7]. No caso dos filtros LC, por
operarem na frequncia da rede (baixa frequncia), so volumosos,
pesados e ineficientes [2]. Alm disso, o custo se torna elevado em
potncias acima de 400 W, devido quantidade de material necessrio
(ferro e cobre). No caso de aplicaes embarcadas, onde o peso e o
volume so fatores importantes, estas se tornam desinteressantes em
potncias muito inferiores.
Dentre as tcnicas ativas para a CFP a mais difundida consiste na
insero de um conversor adicional que opera em conjunto com o
retificador, sendo o conversor boost o mais utilizado como estgio de
entrada, gerando um barramento CC cujo valor superior tenso de
pico da rede eltrica. Existem diferentes tcnicas com as quais o
retificador boost, como tambm conhecido, capaz de emular uma
carga resistiva, proporcionando um fator de potncia praticamente
unitrio na entrada do circuito.
Nas estruturas de dois estgios, o primeiro estgio responsvel
pela correo do fator de potncia e o segundo em converter a tenso de
sada para o valor desejado. Estas tcnicas possuem dois inconvenientes
que so: reduo do rendimento, devido energia ser processada duas
vezes, e elevado nmero de componentes, incluindo dois sistemas de
controle independentes, que elevam os custos.
Na tentativa de sanar os problemas das estruturas de dois estgios
tem-se empregado a integrao dos dois conversores em uma nica
estrutura, originando as tcnicas CFP de estgio nico (CFP-EU), que
agregam o estgio de correo do fator de potncia e o conversor cc-cc
em um nico conversor. As tcnicas mais comuns utilizadas para
conversores com CFP-EU so baseadas no conversor boost operando no
MCD (Modo de Conduo Descontnua), porm, embora sejam mais
39
simples e possuam baixo custo, muitas das estruturas desenvolvidas com
esta tcnica apresentam problemas que as tornam desinteressantes para
aplicaes acima de 100 W, principalmente devido ao baixo rendimento.
Atualmente, existe uma infinidade de tcnicas de CFP de estgio
nico [2], [10], [13] a [27] e [29] a [41], porm, no existe uma tcnica
padro a ser adotada quando se trata da faixa de potncia entre 100 W e
500 W. Alguns autores afirmam que para potncias inferiores a 100 W
pode ser mais interessante utilizar as tcnicas passivas e para potncias
superiores a 500 W recomenda-se a utilizao do retificador boost
tradicional. Porm, no existe uma soluo padro, e cada caso pode ter
uma diferente soluo. Fatores como custo, peso, volume, resposta
transitria desejada, faixa de variao da tenso da rede e qualidade da
corrente influenciam diretamente na escolha da tcnica a ser utilizada.
Alm da exigncia da correo do fator de potncia, existem
novos padres internacionais com relao eficincia dos
equipamentos, os quais tm se tornado cada vez mais restritivos. Nos
ltimos anos, os EUA, atravs do Environmental Protection Agency
(EPA) ENERGY STAR e o Estado da Califrnia, a China, a Europa, o
Canad e a Austrlia tm trabalhado juntos para explorar maneiras de
encorajar o aumento na eficincia e a reduo do consumo de energia de
produtos que so vendidos com fontes de alimentao externas.
Segundo estima o grupo de defesa ambiental Natural Resources Defence
Council (NRDC), um movimento para se melhorar a eficincia de fontes
de alimentao externas tem o potencial de poupar mais de 25 bilhes de
kWh anualmente em nvel mundial [42].
Deste modo, de suma importncia considerar a eficincia como
um importante parmetro no projeto de uma fonte de alimentao. Os
padres da ENERGY STAR exigem para fontes de alimentao
externas que a mdia dos rendimentos medidos em condies de carga
de 25 %, 50 %, 75 % e 100 % da potncia nominal, para a faixa de
potncia de 49 W a 250 W, seja superior a 84 % ou 80 % caso possua
CFP. J no caso de fontes para computador, exige-se rendimento de pelo
menos 80 % em todas as quatro condies de carga. De qualquer
maneira, obter rendimento elevado para o conversor operando com 20 %
da potncia para a qual foi projetado exige grande esforo de projeto, e
muitas estruturas usadas atualmente no so capazes de atingir tais
nveis. Alm disso, o problema se torna um grande desafio quando a
fonte deve operar no modo standby, existindo um limite mximo de
consumo de potncia nestes casos. Contudo, no o objetivo deste
trabalho estudar modos de operao para potncias to baixas, pois no
se trata do desenvolvimento de um produto.
40
1.2
OBJETIVOS E METODOLOGIA
Dentro do contexto apresentado na introduo geral, este trabalho

tem como objetivo estudar e desenvolver topologias que se apresentem
como solues de baixo custo e elevado rendimento para melhorar a
qualidade da energia eltrica, reduzindo o contedo harmnico gerado
por fontes chaveadas e o consumo de energia. Contribui-se, desta forma,
com estruturas alternativas e que sejam mais atrativas economicamente
que a tradicional topologia de dois estgios, em aplicaes de baixa
potncia.
As solues propostas neste trabalho visam atender e ou exceder
novos padres mundiais no que diz respeito qualidade da corrente
drenada da rede eltrica e eficincia na converso da energia.
Atualmente, normas como a IEC 61000-3-2 exigem que o equipamento
sob teste atenda aos limites da norma somente na potncia nominal.
Contudo, estudos mostram que no caso de um computador comercial,
por exemplo, o equipamento passa a maior parte do tempo em espera
(idle), ou seja, o computador est ligado, mas no est processando
praticamente potncia alguma, caso tpico de quando se est navegando
na internet ou digitando/lendo textos [1]. Em outras palavras, a maior
parte do tempo a fonte de um computador trabalha com potncia inferior
nominal e, conforme mostra a Fig. 1-2, seu maior consumo de energia
acumulado ao longo de um ano ocorre justamente nesta faixa de
potncia. Deste modo, natural que se venha a exigir, em um futuro
prximo, que os equipamentos atendam s normas de CFP em uma
ampla faixa de potncia.
Modo Ativo
Alta potncia
20 kWh/ano
Modo Idle
327 kWh/ano
Standby/Desligado
4 kWh/ano
Modo Sleep
3 kWh/ano
Fig. 1-2 Consumo total de energia de um tpico computador comercial

durante um ano: 354 kWh [1].
41
O estudo focado nas tcnicas de correo do fator de potncia
para converso ca-cc isolada em um nico estgio (CFP-EU), destinadas
aplicaes de baixa potncia, entre 100 W e 600 W, visando elevados
fator de potncia e rendimento, para uma ampla faixa de carga. Uma
tcnica de CFP-EU que se destaca conhecida como "Charge-Pump".
As estruturas charge-pump ganharam destaque na dcada de 1990 com
sua utilizao em reatores eletrnicos. Suas principais caractersticas
so: comutao suave, reduzido nmero de componentes e elevado fator
de potncia. Porm, tais estruturas apresentam problemas quando se
tenta variar a potncia de sada, sendo este um dos grandes desafios
deste trabalho. Esta tcnica considerada a precursora das estruturas das
fontes chaveadas propostas neste trabalho, porm no ficando os estudos
limitados a ela.
1.3
ORGANIZAO DO TRABALHO
O trabalho est dividido em quatro captulos. No captulo dois

apresentada uma breve reviso bibliogrfica, na qual so apresentadas
algumas das principais tcnicas de CFP, porm a maior parte do
contedo focada nas tcnicas de correo do fator de potncia de
estgio nico (CFP-EU) que, de algum modo, levaram ao
desenvolvimento das topologias propostas neste trabalho.
No captulo trs apresentado um estudo menos abrangente,
propondo uma famlia de conversores cc-cc que pode ser integrada
estrutura de CFP em questo, para formar uma fonte CFP-EU. Destas
estruturas, uma delas escolhida para se fazer um estudo detalhado.
Apesar da estrutura j ser conhecida, tendo sido estudada em [37], este
trabalho apresenta um novo estudo baseado no controle pela variao da
razo cclica. O objetivo deste estudo construir uma base terica que
permita compreender o funcionamento do circuito de maneira a
possibilitar a implementao uma estratgia de controle que envolva
variao da frequncia de comutao e da razo cclica, com o intuito de
ampliar sua faixa de variao de carga mantendo a tenso de barramento
abaixo de um determinado patamar.
No captulo quatro ser apresentado um novo conversor ca-cc,
tambm baseado em uma estrutura de CFP utilizada anteriormente em
reatores eletrnicos [35]. Para esta nova estrutura foram estudados dois
modos diferentes de comando para os interruptores. O primeiro modo
consiste em comandar os interruptores complementarmente, de modo a
42
garantir comutao ZVS. No segundo, utilizou-se modulao PWM
convencional.
Ambas as estruturas, do captulo trs e do captulo quatro,
permitem a implementao da funo dobrador de tenso, podendo ser
utilizadas em aplicaes com tenso de entrada universal atravs de
seletor manual ou automatizado.
Por fim, sero apresentadas as concluses, destacando os
resultados obtidos e sugestes para estudos futuros.
43
2
2.1
ESTADO DA ARTE DA CFP APLICADA A FONTES DE

ALIMENTAO
INTRODUO
Para atender aos limites impostos pelas normas, diversas tcnicas

foram desenvolvidas para conformar a corrente de entrada das fontes de
alimentao. As estruturas mais simples utilizadas para realizar a CFP
so os filtros passivos, geralmente estruturas LC, capazes de estender o
tempo de conduo dos diodos da ponte retificadora e reduzir a DHT da
corrente. Devido sua simplicidade, robustez e baixo custo, representam
uma boa soluo para atender IEC61000-3-2 para fontes de
alimentao de baixa potncia, at 150 W [8] e [9]. No entanto, os filtros
passivos LC possuem peso e volume elevados, por operarem na
frequncia da rede eltrica [2], caracterizando uma das maiores
limitaes desta soluo. Outra desvantagem o fato do filtro ser
sintonizado para uma determinada potncia, portanto, variaes de carga
afetam significativamente seu desempenho e consequentemente o FP
obtido.
Para solucionar estes problemas, foram desenvolvidas as
estruturas comutadas em alta frequncia, conhecidas como tcnicas de
CFP ativas. Neste caso, apenas um filtro de pequeno peso e volume
necessrio na entrada do circuito para eliminar a componente de alta
frequncia da corrente. Alm disso, o custo torna-se inferior ao do filtro
passivo quando se trata de aplicaes com potncias mais elevadas [8],
pois no caso dos filtros passivos, o aumento da quantidade de materiais
como o cobre comea a se tornar predominante no custo.
Neste captulo sero tratadas apenas as estruturas ativas, com o
intuito de no tornar o documento demasiadamente extenso. Para as
estruturas de dois estgios, optou-se por apresentar apenas o retificador
boost, por ser o estgio de CFP mais conhecido e utilizado. Em seguida
sero apresentadas diversas estruturas e tcnicas de estgio nico.
Contudo, devido ao grande nmero de trabalhos encontrados e
variedade de topologias, sero apresentadas apenas as mais relevantes,
cujos estudos contriburam de alguma forma para o desenvolvimento
das topologias propostas nos captulos seguintes deste trabalho. Alm
disso, para que se possa melhor compreender a variedade de estruturas
existentes e os diferentes nveis de CFP, inicialmente apresentado um
breve resumo sobre as normas internacionais aplicveis s fontes de
44
alimentao monofsicas e de baixa potncia. Por fim, ser apresentada
uma breve comparao entre as tcnicas de CFP em trs diferentes
faixas de potncia distintas, procurando justificar a escolha da melhor
tcnica a ser aplicada em cada uma delas.
2.2
NORMAS INTERNACIONAIS RELACIONADAS CFP PARA

FONTES DE ALIMENTAO
Na dcada de 1990 foram anunciadas normas internacionais

visando preservar a forma senoidal da tenso e a proteo dos sistemas
eltricos de corrente alternada e dos dispositivos conectados a eles
contra os efeitos prejudiciais da distoro harmnica de corrente. Na
Europa, a IEC (International Electrotechnical Commission) elaborou a
IEC 61000-3-2 para equipamentos que consomem menos de 16 A [5].
Nos Estados Unidos a IEEE (Institute of Electrical and Electronics
Engineers) elaborou a IEEE 519-1992 [4].
A norma IEEE 519 de 1992 [4] estabelece a mxima distoro
harmnica de tenso e de corrente que uma instalao pode apresentar
no PCC (Ponto de Conexo Comum), seja total, ou por frequncias
mltiplas da fundamental. Portanto, no se preocupa com um
determinado equipamento instalado e sim com o total de equipamentos
ligados a um ponto da rede eltrica. J a IEC 61000-3-2 [5] que no ano
de sua primeira publicao (1995) era a IEC 1000-3-2, limita a
amplitude dos harmnicos de corrente dos equipamentos, os quais foram
divididos em diferentes classes. Deste modo, neste trabalho ser tomada
como base a IEC 61000-3-2, que se refere aos equipamentos que
consomem menos de 16 A conectados rede eltrica de baixa tenso.
De acordo com esta norma, as fontes de alimentao podem ser
enquadradas em duas diferentes classes: A ou D. Os equipamentos
Classe D so destinados alimentao de computadores, monitores de
computador e televisores, com potncia igual ou inferior a 600 W. As
demais fontes de alimentao se enquadram na Classe A, sendo que a
principal diferena entre as duas classes est nos limites impostos aos
harmnicos de corrente, os quais esto apresentados na Tabela 2-1 e
Tabela 2-2 para as Classes A e D, respectivamente.
45
Tabela 2-1 - IEC 61000-3-2 Limites dos Harmnicos de Corrente para
Equipamentos Classe A.
Ordem do harmnico (n) Mxima corrente permitida (A)
Harmnicas mpares
3
5
7
9
11
13
15 n 39
2,30
1,14
0,77
0,40
0,33
0,21
0,15 x 15/n
Harmnicas Pares
2
4
6
1,08
0,43
0,30
0,23 x 8/n
8 n 40
Tabela 2-2 - IEC 61000-3-2 Limites de Harmnicos de Corrente para

Equipamentos Classe D.
Ordem do
harmnico (n)
3
Mxima corrente
por watt (mA/W)
3,4
Mxima corrente permitida

apenas para 600 W (A)
2,30
1,9
1,14
1,0
0,77
0,5
0,40
11
0,35
0,33
13
15 n 39
(somente mpares)
3,85/n
0,21
3,85/n
0,15 x 15/n
Como possvel observar, os limites impostos aos equipamentos

Classe A so absolutos, ao passo que aos da Classe D, so relativos e se
igualam aos da Classe A na potncia de 600 W. Portanto, so mais
restritivos para equipamentos com potncia inferior a 600 W. Deste
modo, as estruturas de correo do fator de potncia (CFP) utilizadas
46
para reduzir o contedo harmnico de fontes de alimentao de at 600
W que se enquadram na Classe D necessitam de maior esforo de
filtragem para atender norma, necessitando de tcnicas mais
sofisticadas do que aquelas destinadas Classe A.
2.3
CFP EM DOIS ESTGIOS - RETIFICADOR BOOST +

CONVERSOR CC-CC
Geralmente, as primeiras estruturas que empregavam tcnicas

ativas para CFP eram conectadas a um equipamento j existente,
caracterizando-se como uma soluo de dois estgios. Neste tipo de
soluo, o primeiro estgio responsvel pela CFP, entregando uma
tenso cc para o segundo estgio, responsvel em converter a tenso do
estgio de entrada para os valores necessrios e mente-la regulada na
sada, conforme a Fig. 2-1. Como consequncia, a energia processada
duas vezes, reduzindo a eficincia total da estrutura. Alm disso, o
aumento no nmero de componentes acaba elevando os custos
significativamente [2].
CFP
Vi
Filtro
CB
CA - CC
Conversor
CC - CC
R0
Fig. 2-1 Estrutura CFP de Dois Estgios.
Dentre as topologias de dois estgios, o conversor mais utilizado

para corrigir o fator de potncia o boost (Fig. 2-2). O retificador boost
pode operar no modo de conduo descontnua (MCD), ou no modo de
conduo contnua (MCC) para potncias mais elevadas, ou ainda, no
modo de conduo crtica, em alguns casos [11]; a Fig. 2-3 ilustra a
corrente de entrada nos trs diferentes modos de operao. No MCD o
valor de pico da corrente de entrada proporcional tenso de entrada e
tem-se CFP inerentemente ao funcionamento da estrutura. Logo, como
vantagem tem-se a simplicidade do circuito de controle, pois no h
necessidade de medir a corrente ou a tenso de entrada [12]. Deste
modo, o retificador boost operando em MCD apresenta-se como uma
soluo de baixo custo para aplicaes de baixa potncia. Porm, possui
47
como desvantagem a grande ondulao na corrente do indutor de
entrada, elevada corrente no interruptor, alm de requerer maior filtro
para eliminar a interferncia eletromagntica (EMI) [13]. No MCC, o
filtro de EMI e a ondulao de corrente so reduzidos, porm a
implementao do seu controle mais complexa, pois exige sensores
para a tenso e para a corrente de entrada. O retificador boost utilizado
em aplicaes com potncias que vo desde centenas de watts at
muitos quilowatts [13], sendo uma estrutura bastante atraente e que
possui circuitos integrados (CIs) dedicados para seu controle. Por isso,
a soluo de dois estgios mais utilizada na indstria.
Fig. 2-2 Retificador Boost.
Fig. 2-3 Corrente de entrada do retificador boost operando em diferentes

modos de conduo: (a) Modo de Conduo Descontnua, (b) Modo de
Conduo Crtica, (c) Modo de Conduo Contnua.
2.4
ESTRUTURAS DE ESTGIO NICO PARA CORREO DO

FATOR DE POTNCIA
Com o intuito de reduzir o custo e a complexidade dos circuitos

CFP de dois estgios e visando aplicaes de baixa potncia, como em
produtos eletrnicos e fontes de microcomputadores, diversas tcnicas
CFP de estgio nico (EU) tm sido desenvolvidas - [2], [10], [13] a
[27] e [29] a [41]. Atualmente, a tcnica de estgio nico mais comum
48
combina o conversor boost operando em MCD com outro conversor cccc de maneira que estes compartilhem os mesmos interruptores. O
interruptor do estgio de CFP e seu controle so eliminados e um nico
controlador utilizado, com a funo de regular a tenso de sada. Como
a razo cclica permanece praticamente constante durante um semiciclo
da tenso da rede, a funo CFP uma caracterstica inerente do
conversor, ou seja, ela ocorre naturalmente com o funcionamento do
circuito, no necessitando de controle para isso. Um capacitor de
armazenagem de energia (capacitor de barramento) ainda necessrio
para lidar com a diferena instantnea entre a potncia pulsante na
entrada e a potncia constante da sada. Normalmente o fator de
potncia no unitrio, mas os harmnicos da corrente de entrada so
suficientemente pequenos, de maneira que atendem aos limites
estabelecidos pela IEC 61000-3-2.
Apesar da maioria das estruturas estudadas atualmente serem
derivadas do conversor boost, outros conversores cc-cc tambm podem
ser empregados para a correo do fator de potncia, tendo sido a
maioria estudada nos anos de 1980 [10]. Inclusive, ao se imaginar uma
estrutura de estgio nico e que seja naturalmente isolada, tm-se os
conversores SEPIC e ZETA, que podem ser facilmente empregados [10],
principalmente o SEPIC devido caracterstica de fonte de corrente na
entrada, como o conversor boost. Contudo, estas estruturas apresentam
alguns problemas como elevados picos de tenso sobre os interruptores
devido s indutncias de disperso e que muitas vezes leva a um baixo
rendimento, com o uso de grampeadores de tenso dissipativos,
acentuada ondulao de 120 Hz, devido dinmica lenta para o controle
da tenso de sada, alm da conhecida dificuldade de modelagem e
controle. Alm destas, outras estruturas de conversores cc-cc
naturalmente isolados podem ser empregadas para a CFP de estgio
nico sem um barramento intermedirio, como o caso do conversor
flyback [48].
2.4.1 Boost MCD-EU (Single-Stage DCM Boost)
A Fig. 2-4 mostra como um retificador boost operando no modo
de conduo descontnua pode ser unido a um conversor cc-cc forward
para formar uma estrutura CFP-EU. Nesta estrutura, ambos os
interruptores, do estgio boost MCD e do conversor operam com razo
cclica constante, podendo ser integrados em um nico interruptor.
49
Assim, ambos os estgios operam com a mesma razo cclica e
frequncia.
Fig. 2-4 Concepo do boost MCD-EU: (a) Boost CFP MCD, (b)
Conversor cc-cc PWM, (c) Boost MCD-EU.
Apesar do circuito da Fig. 2-4 apresentar um conceito simples,

esta estrutura apresenta problemas severos, como elevado valor de
tenso no capacitor CB e baixa eficincia, em torno de 56% [13], que
inviabilizam sua aplicao prtica.
As estruturas BIFRED - Boost Integrated Flyback
Rectifier/Energy Storage DC-DC Converter (boost integrado com o
flyback) e BIBRED - Boost Integrated buck Rectifier/Energy Storage
DC-DC Converter (boost integrado ao buck) apresentadas na Fig. 2-5,
tambm so exemplos da integrao de dois conversores para formar um
conversor com CFP de estgio nico. A maior desvantagem destas
estruturas, incluindo a apresentada na Fig. 2-4, o elevado valor de
tenso no barramento cc para carga reduzida (conversor operando com
potncia muito inferior nominal). Isto ocorre porque se o estgio CFP
opera em MCD e o conversor cc-cc opera em MCC, a razo cclica no
muda quando a carga reduzida, resultando em um desbalanceamento
entre a potncia de entrada e a de sada. Este desequilbrio de energia
acumulado no capacitor de barramento. Isto resulta na elevao da
tenso do barramento cc, que se refletir na tenso da carga, ocorrendo
por fim a reduo da razo cclica para que a potncia de entrada seja
reduzida, at que um novo ponto de equilbrio seja atingido. Portanto,
com o conversor operando com carga leve haver elevada tenso do
barramento cc. Para diminuir o elevado valor de tenso do barramento
cc, sugeriu-se trabalhar com frequncia de comutao varivel [14]. No
entanto a eficincia permaneceu baixa, inferior das estruturas de dois
50
estgios. Alm disso, difcil projetar elementos magnticos timos
para uma larga faixa de variao da frequncia de comutao.
Fig. 2-5 (a) Conversor BIFRED, (b) Conversor BIBRED.
2.4.2 Retificador Dither

Em 1990 I. Takahashi introduziu o conceito do retificador
Dither [15] que em 1991 foi utilizado em uma estrutura similar
apresentada na Fig. 2-4, baseada no boost MCD [16]. O retificador
Dither foi desenvolvido para aumentar o intervalo de conduo dos
diodos de uma ponte retificadora com filtro capacitivo e,
consequentemente, reduzir o contedo harmnico da corrente de
entrada. Conforme o circuito apresentado na Fig. 1-1, o retificador com
filtro capacitivo possui corrente de entrada distorcida porque os diodos
s conduzem quando a tenso de entrada superior tenso do
capacitor de filtro. O retificador Dither baseado no boost MCD foi
apresentado conforme o esquema da Fig. 2-6, na qual se pode observar a
presena de uma fonte de alta frequncia entre o indutor boost e o
capacitor CB, do barramento CC.
51
Fig. 2-6 Estrutura geral do retificador Dither MCD (a) Esquema do

Circuito, (b) Formas de onda conceituais.
Como mostra a Fig. 2-6 (b), a fonte Dither introduz uma tenso
pulsante de alta frequncia, permitindo que os diodos retificadores
conduzam, mesmo quando a tenso de entrada for inferior tenso do
barramento cc. Como resultado, o intervalo de conduo da corrente de
entrada aumenta significativamente e as correntes harmnicas so
reduzidas. O conceito de retificador Dither no especifica que a razo
cclica seja constante, portanto, um conceito mais geral do que o
apresentado na seo 2.4.1[13].
52
2.4.3 Interruptor Magntico
Aplicando o conceito do retificador Dither estrutura
conceitual apresentada na Fig. 2-4 surgiram outras estruturas, as quais
foram gradativamente aperfeioadas. Podem-se citar como evoluo da
topologia conceitual as estruturas CFP-EU com interruptor magntico
- The magnetic switch (MS) S2PFC apresentado em 1995 [13].
Fig. 2-7 (a) Conversor boost MCD-EU original, (b) Conversor com
interruptor magntico com N1=Np.
Nas estruturas com interruptor magntico a integrao do boost

MCD com o conversor cc-cc PWM feita adicionando-se um
enrolamento acoplado ao transformador entre o diodo D1 e o capacitor
CB, ao invs de conectar D1 diretamente em S, conforme a Fig. 2-7 (b).
Analisando esta estrutura para N1=Np, chega-se concluso de que
equivalente estrutura (a). Portanto, quando N1=Np, possuem elevado
valor de tenso no capacitor CB e baixo rendimento [13].
Para reduzir o elevado valor de tenso no capacitor do
barramento CC, as estruturas com interruptor magntico foram
aprimoradas, evoluindo para estruturas como a mostrada na Fig. 2-8
[14].
53
Fig. 2-8 - CFP-EU MCD com enrolamento N1 [14].
Esta estrutura j representa um grande avano em relao

conceitual (Fig. 2-7), porm seu rendimento ainda baixo, em torno de
72 %, e por isso no recomendada para aplicaes acima de 100 W.
2.4.4 Boost-flyback
A estrutura proposta por Redl [17], apresentada na Fig. 2-9,
consiste na integrao boost-flyback com um nico interruptor,
resultando em uma estrutura bastante simples, porm que opera em
MCD (Modo de Conduo Descontnua) para manter a tenso no
capacitor em nveis moderados. Apesar disso, a tenso de barramento
atinge valores acima de 500 V, em condies de pouca carga, para
tenso de entrada de 220 V. Este valor considerado muito elevado
devido necessidade de se utilizar um interruptor e um capacitor de
barramento que suportem tenso mais elevada, incrementando o custo
significativamente. Contudo, devido simplicidade e reduzido nmero
de componentes da estrutura do flyback, a partir desta, surgiram diversas
outras solues baseadas nesta topologia.
Fig. 2-9 Estrutura boost-flyback proposta por Redl em 1994 [17].
54
2.4.5 Bi-Flyback
A estrutura proposta por Garca [18] resolve o problema da
tenso elevada no capacitor grampeando-a ao valor de pico da tenso de
entrada empregando a topologia bi-flyback, apresentada na Fig. 2-10.
Nesta topologia apenas 25 % da energia processada duas vezes,
porm, pelo menos um dos dois elementos magnticos operam em
MCD. Atualmente, existem variaes desta topologia que se apresentam
como uma boa soluo para fontes de alimentao com potncia entre
100 e 300 W, como o caso da estrutura proposta por Weihong Qiu em
2003 [19], apresentada na Fig. 2-11.
Fig. 2-10 Estrutura Bi-flyback proposta por Garca em 1999 [17].
Fig. 2-11 Variao da estrutura bi-flyback proposta por Weihong em

2003 [18].
As estruturas propostas por Huber [20] e Sebastin [21] so

similares e ambas utilizam um conversor auxiliar para enviar parte da
energia processada de volta para a rede para reduzir o contedo
harmnico da corrente. Alm disso, nestes casos, apenas uma pequena
parcela da energia processada duas vezes (aproximadamente 10 %),
porm, o funcionamento destes circuitos bastante complicado. As
55
estruturas propostas por [20] e [21] esto apresentadas na Fig. 2-12,
juntamente com as formas de onda da tenso e da corrente drenada da
rede eltrica. Esta figura uma reproduo da apresentada em [7].
Fig. 2-12 Estruturas propostas por: (a) Sebastin [21] e (b) Huber [20].
A caracterstica mais importante destas duas ltimas estruturas

que elas podem operar no MCC (Modo de Conduo Contnua) e ainda
assim manter a tenso do capacitor de barramento abaixo de 450 V.
Alm disso, segundo [21], ambas podem ser utilizadas com outras
topologias de conversores e no somente com a topologia flyback.
56
Fig. 2-13 Tenso de barramento para diversas tenses de entrada em

funo da potncia [7].
A Fig. 2-13 tambm uma reproduo de [7] e mostra a variao

da tenso do capacitor de barramento para diferentes valores de tenso
de alimentao em funo da potncia de sada. Como se pode observar,
o pior caso ocorre para a tenso de entrada mais elevada e para condio
de carga mnima. Tambm possvel observar que a variao da tenso
no muito grande e o conversor cc-cc pode facilmente lidar com esta
tenso.
As estruturas propostas aumentam o ngulo de conduo da
corrente de entrada. O intervalo de conduo ou ngulo necessrio para
atender IEC 61000-3-2 Classe A pode ser expresso em funo da
potncia, conforme a Fig. 2-14. Esta figura tambm uma reproduo
de [7].
57
Fig. 2-14 ngulo de conduo necessrio para atender a norma IEC

61000-3-2 em funo da potncia de entrada [7].
Como se pode perceber, o ngulo de conduo pequeno para

pequenas potncias e aumenta medida que a potncia aumenta. Isto
implica que, medida que a potncia se eleva, necessrio processar
maior quantidade de energia duas vezes, pois existe um caminho de
transferncia direta e outro indireto. Portanto, o rendimento reduzido
com o aumento da potncia. Deste modo, as estruturas CFP-EU
apresentam uma limitao para a potncia mxima que est diretamente
ligada ao rendimento, pois estas grandezas so inversamente
proporcionais. Normalmente em potncias acima de 500 ou 600 W
utilizam-se as tcnicas de CFP tradicionais de dois estgios.
2.4.6 Estruturas CFP-EU MCC

Para resolver os problemas de baixo rendimento e elevado valor
de tenso no capacitor do barramento CC, diversas tcnicas foram
propostas nos ltimos anos, adicionando componentes passivos de
maneira que os conversores passassem a operar em MCC. A Fig. 2-15
58
mostra trs conversores CFP-EU MCC tpicos, com reduzido filtro de
EMI e eficincia maior que as estruturas CFP-EU MCD [13]. Como
nestes conversores o indutor boost opera em MCC, o mecanismo que
conforma a corrente de entrada no to simples como nas tcnicas
MCD, requerendo maior esforo de projeto.
Fig. 2-15 - Circuitos CFP MCC - (a) Com indutor adicional, (b) Com
capacitor Cr adicional, (c) Com capacitor adicional.
Em 2001, Jindong apresentou em sua tese [13] uma srie de

estudos relativos s estruturas CFP-EU. Desenvolveu a condio
matemtica para que as estruturas de estgio nico operando no MCC
corrijam o fator de potncia. Apresentou estruturas avanadas operando
em MCC e MCD. Algumas de suas estruturas so bastante sofisticadas,
apresentando dobrador de tenso na entrada, que permite fonte operar
com tenso de alimentao universal, conforme mostrado na Fig. 2-16.
importante ressaltar que um dos problemas que ocorre com as
estruturas MCC de estgio nico que com carga pequena (potncia de
sada reduzida em relao nominal), onde o circuito pode deixar de
59
operar em MCC e passar a operar em MCD. Como resultado disso, o
conversor deixa de apresentar CFP. Isto nem sempre um problema,
porque para potncias abaixo de 50 W no h restries quanto ao FP de
uma fonte. No entanto, ao entrar no modo de conduo descontnuo, as
equaes a partir das quais o controle foi projetado no so mais vlidas.
Portanto, a tenso de sada perde a regulao e, alm disso, o sistema
pode tornar-se instvel.
Fig. 2-16 Estruturas propostas por Jindong com dobrador de tenso

(a)Estrutura MCD, (b) Estrutura MCC.
Conforme se pode observar na Fig. 2-17, este tipo de estrutura

melhora consideravelmente o formato da corrente de entrada em relao
Fig. 1-1. Porm, deixa muito a desejar quando comparada aos
resultados das estruturas de dois estgios, que apresentam fator de
potncia praticamente unitrio.
60
Fig. 2-17 Formas de onda da tenso e da corrente na entrada da

estrutura MCD com dobrador de Tenso.
2.5
ESTRUTURAS AVANADAS DE ESTGIO NICO PARA

CORREO DO FATOR DE POTNCIA
At este ponto do trabalho foram apresentadas estruturas CFPEU com somente um interruptor, e com capacidade limitada para
conformar a corrente de entrada, de forma a torn-la senoidal. Nesta
seo sero apresentadas algumas estruturas CFP-EU mais avanadas,
que visam melhores resultados que os apresentados nas sees
anteriores, principalmente no tocante ao rendimento e qualidade da
corrente de entrada, sendo mais atrativas e competitivas em desempenho
com as de dois estgios.
2.5.7 Conversores Ressonantes com Elevado Fator de Potncia
Em 1992 foi publicado o trabalho de Michael J. Schutten,
Steigerwald e Kheraluwala [25], com o ttulo: Characteristics of Load
Resonant Converters Operated in a High-Power Factor Mode. Neste
artigo os autores mostram que os conversores srie-paralelo ressonantes,
tambm conhecidos como conversores LCC, quando operam em
frequncia superior a de ressonncia, realizam CFP inerentemente, sem
a necessidade de qualquer controle da corrente de entrada. Isto ocorre
quando o barramento cc de um conversor ressonante alimentado por
um retificador monofsico seguido de um pequeno capacitor de
barramento. Este comportamento advm da caracterstica pulsante do
61
barramento CC, juntamente com a capacidade inerente destes
conversores de elevar a tenso durante os vales da tenso CA da entrada
retificada. Sem controle ativo da corrente de entrada, o fator de potncia
depende da relao entre as frequncias de comutao e do tanque
ressonante. Com controle da corrente, pode-se atingir fator de potncia
muito prximo da unidade. A Fig. 2-18 apresenta uma estrutura tpica de
um conversor srie-paralelo ressonante em ponte completa operando
como conversor ca-cc - CFP-EU.
Os conversores srie-paralelo ressonantes quando operando como
conversores ca-cc com elevado fator de potncia podem trabalhar em
MCD, simplificando o controle, mas acarretando na necessidade de
filtros de entrada volumosos para filtrar a corrente de entrada [26], ou
pode-se optar por controles mais sofisticados, incluindo uma malha de
controle da corrente, porm, elevando o custo e a complexidade do
circuito [27].
Fig. 2-18 Conversor srie-paralelo ressonante com CFP.
2.5.8 Estruturas Baseadas no Conversor de Weinberg

Uma famlia de estruturas similares a bi-flyback baseada no
conversor de Weinberg [22], que por sua vez uma modificao do
conversor push-pull alimentado em corrente (Fig. 2-19 (a)), tambm
conhecido na literatura como flyback push-pull. Este conversor
apresenta dois problemas relacionados ao transformador. O primeiro
ocorre devido indutncia de disperso, que provoca picos de tenso
elevados nos interruptores. O segundo ocorre devido indutncia de
magnetizao, fazendo com que a tenso no primrio do transformador
no se anule quando ambos os interruptores esto desabilitados, porque
o transformador se desmagnetiza atravs de um dos diodos do
secundrio. Mas este ltimo problema resolvido fazendo-se uma
pequena modificao, apresentada na Fig. 2-19 (b).
62
Fig. 2-19 (a) Conversor de Weinberg, (b) Conversor de Weinberg

modificado.
Em 1996, Grover Torrico et al. [23] publicaram a aplicao do

conversor de Weinberg modificado como conversor ca-cc com CFP de
estgio nico (Fig. 2-20). Neste trabalho o fator de potncia elevado
obtido por controle da corrente por valores mdios instantneos, e a
corrente de entrada opera no MCC, exigindo dois circuitos de controle,
como no caso do retificador boost tradicional.
Lf
Vin
D1
D2
T1
iin
S2
T2
D3
D4
CB
R0
Cf
S1
Fig. 2-20 Conversor flyback-push-pull alimentado em corrente com

correo do fator de potncia.
2.5.9 Charge-Pump
As estruturas charge-pump so muito utilizadas para CFP-EU em
reatores eletrnicos, tendo sido uma tcnica muito difundida no final dos
anos 90. Nestas estruturas a correo do fator de potncia ocorre devido
adio de um capacitor em um ponto estratgico do circuito, de forma
que a rede eltrica passe a fornecer energia em alta frequncia e
proporcionando uma CFP. A Fig. 2-21 apresenta a estrutura tpica de um
reator eletrnico com a topologia charge-pump.
63
Fig. 2-21 Reator eletrnico utilizando o princpio charge-pump.
Durante a comutao dos interruptores do estgio inversor, a

fonte de entrada Vi (t), atravs do capacitor Cin, passa a fornecer corrente
para o reator na frequncia de comutao aumentando o intervalo de
conduo dos diodos da ponte retificadora (efeito Dither) [35]. A
energia fornecida pela fonte de entrada armazenada no somente pelo
capacitor Cin como tambm pelos elementos do tanque ressonante Cd e
Lr que entregam parte desta energia armazenada ao capacitor de
barramento CB, elevando a sua tenso acima do valor de pico da tenso
de entrada.
Em [11], Qian apresenta um conversor ca-cc com CFP usando o
conceito voltage-source charge-pump, mostrado na Fig. 2-22. Esta
estrutura apresenta resultados interessantes, como fator de potncia de 0,
996 e rendimento de 83,5%, obtidos a partir de resultados experimentais
do autor para uma fonte de 250 W com tenso de sada de 12 V. Seu
controle feito com frequncia varivel, a fim de evitar a elevao da
tenso de barramento em baixa potncia. Porm, a faixa de variao da
frequncia larga. Para estreit-la o autor sugere a adio de um polo
ressonante LC conectado ao ponto Va.
64
Fig. 2-22 Conversor ca-cc com CFP do tipo charge-pump fonte de tenso.
Apesar da estrutura de Qian apresentar um bom desempenho, sua

corrente de entrada opera no MCD, necessitando de um grande esforo
de filtragem na entrada do circuito, assim como as demais tcnicas
baseadas no boost MCD.
2.5.10 Interleaving
Uma das maneiras de reduzir a ondulao da corrente de entrada
a utilizao de conversores que operem de maneira complementar.
Utilizando dois conversores operando em MCD, por exemplo, pode-se
obter uma corrente de entrada em MCC, devido composio das
correntes dos dois conversores. Assim, no caso da aplicao em CFP,
utilizando dois conversores operando em MCD, mantm-se a
caracterstica natural de CFP inerente ao funcionamento destes
conversores sem a necessidade de uma malha de corrente adicional, que
seria necessria no caso de se utilizar apenas um conversor operando em
MCC. Alm disso, a juno dos dois faz com que a corrente de entrada
possua o dobro da frequncia de comutao, reduzindo o tamanho do
filtro de entrada e de EMI.
Em [28] Teodorescu et al. fazem uma anlise comparativa entre
estruturas boost interleaved. Embora os autores tenham comparado
estruturas que operam com frequncia varivel (boost em modo de
conduo crtica) com estruturas que operam em frequncia fixa, a
comparao de duas estruturas interleaved do tipo serial bastante
interessante. A primeira com um indutor e a segunda com dois
indutores, ambas propostas por Fengfeng Tao em [29] e [30],
respectivamente.
65
Fig. 2-23 Estruturas serial interleaved boost, (a) Com Indutor nico, (b)
Com Dois Indutores.
Dentre estas duas estruturas, ficou comprovado que a estrutura

com dois indutores mais vantajosa em termos de perdas. Contudo, os
trabalhos de Fengfeng Tao [29], [30] e [31], so voltados para
aplicaes em reatores eletrnicos. Em [32] e [33], Wu apresenta a
estrutura interleaved de Tao para aplicao em fontes. Uma de suas
topologias propostas est apresentada na Fig. 2-24. Seu conversor cc-cc
baseado na estrutura meia-ponte assimtrica e seu controle feito
utilizando-se modulao por largura de pulso (PWM), diferentemente da
de Tao [30], que opera com frequncia varivel. Em contrapartida, a
tenso de barramento torna-se muito elevada quando a potncia de sada
reduzida, o que no se mostrou um problema quando o conversor
opera com tenso de entrada de 110 V. Porm em 220 V, a tenso de
barramento atinge valores muito elevados.
Fig. 2-24 Carregador de bateria para veculos eltricos com CFP de

estgio nico usando Interleaving.
Apesar das publicaes supracitadas serem recentes, este

princpio foi proposto pela primeira vez em 1994 por Akira Nabae [43].
Sua estrutura de CFP est apresentada na Fig. 2-25 (a). Posteriormente,
a estrutura apresentada por Nabae ficou conhecida como boost
interleaved e est presente em publicaes recentes como [44].
Alm das vantagens j citadas com relao corrente de entrada,
a estrutura interleaved serial apresenta comutao ZVS naturalmente.
66
Porm, a estrutura proposta por Nabae (Fig. 2-25 (a)) e a por Tao (Fig.
2-25 (b)) apresentam picos de tenso elevados nos diodos da ponte
retificadora e sobre Db1, 2, respectivamente. Isto se deve posio dos
indutores, no lado CC da estrutura. Alm disso, a estrutura de Tao
possui dois diodos adicionais, os quais elevam as perdas por conduo
do conversor. Passando estes indutores para o lado CA (Fig. 2-25 (c)),
elimina-se este problema. Esta estrutura ser tratada neste trabalho como
serial boost interleaved modificada.
Fig. 2-25 Estruturas de CFP (a) Conversor de Nabae, (b) Serial

Interleaved Boost, (c) Serial Interleaved Boost Modificada.
Embora se tenha chegado estrutura de CFP da Fig. 2-25 (c) por

caminhos diferentes, esta j havia sido proposta para utilizao em
reatores por Nascimento [35] e foi estudada por Dums [36] em 2005.
Tambm no mesmo ano, DO [40] apresentou uma topologia similar,
mas com uma abordagem diferente com relao aos indutores de
entrada, que foram acoplados. Contudo, na estrutura apresentada em
[40] necessrio que a indutncia de disperso seja da ordem de
grandeza da indutncia de magnetizao dos indutores acoplados, o que
torna sua implementao prtica um tanto difcil sem a utilizao de
dois indutores externos adicionais para se obter o valor desejado.
Portanto, no traz nenhuma vantagem em relao estrutura de CFP da
Fig. 2-25 (c).
A estrutura apresentada na Fig. 2-26 foi desenvolvida a partir de
modificaes das estruturas interleaved boost e charge-pump j
67
conhecidas na literatura [11], [29], [30], [35] e [36], procurando unir as
melhores caractersticas de cada uma, porm visando sempre o menor
nmero de componentes. Apesar da estrutura apresentada ter surgido da
juno das estruturas mencionadas nestes trabalhos, verificou-se, atravs
do estudo bibliogrfico realizado, a existncia de estruturas semelhantes,
a partir das quais o circuito proposto poderia ser descrito como uma
evoluo natural. o caso das estruturas apresentadas em [2], [29] a
[34]. Seu primeiro estudo como fonte de alimentao foi apresentado
por Postiglione em [37], que gerou uma publicao nacional [38] e uma
internacional [39].
Fig. 2-26 Estrutura proposta para a fonte de alimentao com CFP e

estgio nico.
A estrutura de CFP, que poderia se chamar charge-pump

interleaved, apresenta-se como uma tima soluo para CFP, com
rendimento elevado [35] e [36]. Porm, sua configurao exige que os
interruptores operem de maneira complementar e preferencialmente com
razo cclica igual a 1/2, de maneira a assegurar o equilbrio das
correntes nos indutores Lin e tenso nos capacitores Cf. Deste modo,
natural que o controle seja feito por frequncia varivel como em [37][39], porm nada impede que se utilize razo cclica varivel, como o
fez Wu [32] e [33].
O conversor cc-cc HB-ZVS PWM (Fig. 2-27) foi escolhido para
operar em conjunto com a estrutura de CFP por apresentar os prrequisitos necessrios: os interruptores operam complementarmente;
permite que se escolha a razo cclica, bastando ajustar a relao de
transformao para se obter a tenso de sada desejada e variar a
potncia de sada com a variao da frequncia.
68
Fig. 2-27 Estrutura proposta com realce no circuito do conversor cc-cc.
Outra caracterstica importante da estrutura proposta em [37]

que cada um dos conversores charge-pump opera como um conversor
boost no MCD. Por isso, como ocorre com as estruturas boost MCD
apresentadas na seo 2.4.1, variaes de carga provocam um
desequilbrio e, medida que a potncia de sada reduzida, a tenso de
barramento se eleva, tornando necessrio elevar a frequncia de
comutao para que ela retorne a seu valor nominal. Portanto, esta
estrutura foi recomendada inicialmente para aplicaes com cargas
dedicadas, em que a potncia de sada varivel entre 40% e 100% da
nominal [38], [39].
No captulo 3 so apresentados novos estudos para esta mesma
estrutura, visando ampliar sua faixa de variao de carga para que possa
operar em aplicaes genricas de fontes de alimentao, em que a
potncia de sada varie entre 10 % e 100 % da potncia nominal. A
soluo que apresentada no captulo trs consiste em variar a razo
cclica com uma malha de controle de dinmica rpida o suficiente para
manter a tenso de sada dentro dos nveis desejados, e variar a
frequncia de comutao com uma dinmica muito mais lenta de forma
a manter a tenso de barramento em nveis aceitveis. Porm, com a
variao da razo cclica, ocorre desequilbrio nas tenses dos
capacitores charge-pump e do conversor cc-cc, tornando necessrio
dimension-los para tenses mais elevadas, elevando os custos. Alm
disso, as correntes nos indutores charge-pump tambm ficam
desequilibradas, levando a distores na corrente de entrada. Os
resultados deste estudo foram publicados em [45].
69
2.6
COMPARAO ENTRE AS TCNICAS DE CFP TENDO A

FAIXA DE POTNCIA COMO PARMETRO
Para fins de comparao entre as tcnicas abordadas, assumir-se que a tenso de sada da fonte ter seu valor entre 12 V e 48 V e que a
tenso de entrada ser de faixa estreita (no universal). Deste modo, a
nica varivel avaliada ser a potncia do conversor. A IEC61000-3-2
aplicvel a equipamentos monofsicos com potncia de 75 W a 3.680
W. Na comparao realizada a seguir, esta faixa de potncia ser
dividida em trs intervalos: 75-200 W, 200-600 W e acima de 600 W.
2.6.11 Faixa de potncia entre 75 e 200 W
Para esta faixa de potncia as solues mais interessantes so as
mais simples: passivas e ativas de estgio nico [7]. Para fontes que se
enquadram da Classe A da IEC 61000-3-2, provavelmente a soluo
mais simples a utilizao de filtros passivos. Isto porque somente um
ou dois componentes passivos so adicionados estrutura, sendo uma
soluo bastante robusta e que no produz EMI (Interferncia
eletromagntica) adicional. Alm disso, o custo baixo e a reduo do
rendimento pode ficar em torno de 2 %, para as baixas potncias [46].
Para aplicaes abaixo de 100 W a soluo baseada no resistor ainda
mais atraente, possuindo custo inferior e reduo de rendimento por
volta de 1,6 % [7]. No entanto, em aplicaes em que peso e volume so
os fatores mais relevantes, as solues ativas de estgio nico se tornam
atraentes a partir dos 100 W, alm disso, podem ter eficincia superior
s passivas, dependendo da topologia usada. Contudo, apesar dos
circuitos serem simples e com nmero de componentes reduzido, sua
anlise e projeto so mais complexos que a dos circuitos passivos.
Em se tratando de fontes que se enquadram na Classe D, as
solues CFP-EU so as mais indicadas desde 75 W, uma vez que o
tamanho dos filtros LC passivos e seu custo so impraticveis para esta
faixa de potncia, devido s restries impostas pela norma. Neste caso,
o filtro do tipo RC inaceitvel para toda a faixa de potncia, devido
perda de rendimento que este causaria.
As estruturas ativas de dois estgios no so recomendadas para
esta faixa de potncia principalmente devido ao custo elevado. As
estruturas de dois estgios possuem dois conversores completos,
contendo dois circuitos de controle, pelo menos quatro semicondutores e
70
dois componentes magnticos de alta frequncia e dois circuitos de
proteo [7]. Alm disso, o fator de potncia unitrio no necessrio
para cumprir a norma. Portanto, esta soluo excessiva para baixas
potncias.
2.6.12 Faixa entre 200 e 600 W
Nesta faixa de potncia as trs tcnicas j discutidas podem ser
empregadas, passivas, ativas de estgio nico e de dois estgios. No
entanto, as solues de estgio nico so as mais atraentes devido ao
baixo custo e a elevada densidade de potncia.
No caso das fontes que se enquadram na Classe A, quando se
utilizam filtros passivos, medida que a potncia aumenta, o valor da
indutncia de filtragem precisa aumentar para atender aos limites
impostos pela norma. Segundo [7], necessrio utilizar ncleo de ferrosilcio com tamanho equivalente ao E42 a partir dos 300 W. A opo de
utilizar um resistor (filtro RC) nesta faixa de potncia invivel, pois
compromete significativamente o rendimento da estrutura. Segundo
[46], uma estrutura com correo ativa de estgio nico de 300 W
necessitaria utilizar dois ncleos de ferrite E20, apresentando uma
pequena vantagem em tamanho, quando comparado a um de tamanho
E42. Nesta faixa de potncia, solues de estgio nico mais avanadas
tambm so atrativas, sendo as mais recomendadas aquelas baseadas em
estrutura meia-ponte e com comutao suave dos interruptores, como
o caso das estruturas propostas por Kwon [41] e Postiglione [37],
apresentadas nas Fig. 2-28 e Fig. 2-29, respectivamente.
Fig. 2-28 Estrutura proposta por Kwon e Do Half-bridge flyback [41].
71
Fig. 2-29 Estrutura proposta por Postiglione [37].
Quanto soluo de dois estgios, se torna cada vez mais

competitiva medida que a potncia aumenta, porm, nesta faixa de
potncia seu custo ainda elevado e sua densidade de potncia menor
do que a das tcnicas de estgio nico [7].
2.6.13 Acima de 600 W
Nesta faixa de potncia, circuitos passivos j no so mais
recomendados devido aos elevados peso e volume, alm de
comprometerem o rendimento. As estruturas de estgio nico deixam de
se tornar atrativas, pois precisam processar maior porcentagem de
energia duas vezes para atingir aos requisitos da norma e seu rendimento
comea a ficar comprometido. Alm disso, seus filtros de entrada
passam a ser volumosos, pois na maioria dos casos filtram correntes em
MCD que costumam causar interferncia eletromagntica. Alguns
autores, inclusive, no recomendam utilizar estruturas EU para potncias
acima de 700 W [46]. Desta forma, para potncias acima de 600 W
recomenda-se empregar as estruturas de dois estgios.
A tcnica de CFP de dois estgios mais comum utiliza o
conversor boost operando em MCC para corrigir o fator de potncia e
um conversor cc-cc em cascata. Esta estrutura bastante conhecida e
utilizada na indstria em aplicaes de at dezenas de kW.
72
2.7
CONCLUSO
De modo geral, a otimizao das estruturas CFP-EU deve

cumprir diversos requisitos:
Os harmnicos da corrente de entrada devem atender aos
limites impostos pela IEC 61000-3-2 Classe D ou Classe A;
Deve possibilitar um baixo valor de tenso no capacitor de
barramento, a fim de reduzir seu custo e o dos interruptores;
A estrutura deve ser simples e com pequeno nmero de
componentes, para que tenha custo inferior a uma estrutura
equivalente de dois estgios;
O conversor deve ter baixo valor de corrente no(s)
interruptor(es) e elevada eficincia para larga faixa de
variao da potncia de sada.
Outro desafio para a otimizao de estruturas CFP-EU para
fontes de alimentao est na condio de operar com larga variao da
tenso de entrada. Nos Estados Unidos o circuito deve operar de 90-135
Vef e no padro europeu de 180-265 Vef, ou ainda 90-240 Vef, que o
valor de tenso universal, como no caso do Brasil.
Para cada parmetro de projeto existe uma relao entre custo e
benefcio. Dificilmente ser possvel desenvolver uma estrutura de
estgio nico com fator de potncia unitrio e ondulao de baixa
frequncia desprezvel na tenso de sada, larga faixa de variao da
tenso de entrada e de carga e elevado rendimento em toda faixa. Deste
modo, necessrio priorizar algumas caractersticas e tentar adequar o
projeto do conversor para otimizar os resultados, atendendo alguns
requisitos principais e outros apenas parcialmente.
Em suma, os maiores desafios no projeto de um conversor CFPEU esto em atender os limites para as correntes harmnicas, limitar a
tenso do barramento CC, reduzir o elevado valor de corrente no(s)
interruptor(es), possibilitar a utilizao com tenso de alimentao
universal e obter o maior rendimento e menor custo possveis.
73
3
FONTE DE ALIMENTAO DE ESTGIO NICO
USANDO A ESTRUTURA SERIAL INTERLEAVED BOOST
MODIFICADA
3.1
INTRODUO
Neste captulo ser apresentada uma famlia de fontes de

alimentao de estgio nico integrando a estrutura de CFP interleaved
boost modificada a diferentes conversores cc-cc isolados, resultando em
algumas estruturas inditas. No entanto, apenas uma das estruturas foi
escolhida para ser estudada com mais detalhes a fim de manter a
brevidade do trabalho. O grande diferencial desta tcnica em
comparao com as estruturas CFP-EU baseadas no conversor boost
operando em MCD est na corrente de entrada, que passa a operar no
MCC devido superposio das correntes dos indutores de entrada.
Alm disso, o circuito se beneficia da comutao ZVS dos interruptores,
aumentando significativamente o rendimento. A estrutura de CFP
interleaved boost modificada uma verso do conversor apresentado
inicialmente por Nabae [43] em 1994.
A topologia bsica do circuito de correo do fator de potncia, j
apresentada no final do captulo dois, pode ser novamente visualizada na
Fig. 3-1. Apesar da estrutura em si no ser mais uma novidade, pode-se
dizer que seu potencial ainda no foi totalmente explorado. Isto porque
existem diferentes maneiras de projet-la e tambm de control-la. Nos
estudos de [36]-[38] e [40] os capacitores de entrada foram projetados
grandes o suficiente para que se pudesse considerar constante a tenso
destes durante um perodo de comutao. Desta forma, o
comportamento do circuito similar ao do interleaved boost [28], [29] e
[33]. Porm, reduzindo-se estes capacitores, o circuito passa a operar de
maneira ressonante, podendo consider-lo efetivamente como um
charge-pump, sendo este o motivo de publicaes anteriores inclurem o
nome charge-pump. Os dois modos de operao so praticveis, e cada
um apresenta vantagens e desvantagens, porm, at o momento,
somente foi estudado o funcionamento com capacitores de valor
elevado. Do ponto de vista do controle, pode-se utilizar razo cclica
varivel, frequncia varivel ou ainda uma combinao das duas
tcnicas.
O estudo detalhado no modo ressonante foi descartado devido ao
grande esforo necessrio para a obteno de seu equacionamento, que
74
impossibilita a aproximao das correntes e tenses por trechos de retas,
e por ter-se verificado atravs de simulaes que este modo de operao
no traria benefcios em relao ao primeiro estudo no que diz respeito a
perdas no conversor.
Fig. 3-1 Estrutura de CFP sem filtro de entrada.
Neste captulo sero apresentados os estudos para esta estrutura

operando como interleaved boost com razo cclica varivel. Por fim,
ser demonstrando o efeito de se variar a frequncia de comutao
juntamente com a razo cclica. No entanto, a variao da frequncia
ser feita muito mais lentamente que a da razo cclica, pois visa
controlar a tenso de barramento, que possui uma dinmica mais lenta
que a tenso de sada do conversor, necessitando de diversos ciclos da
rede eltrica para atingir seu valor final. Desta forma, utilizando-se esta
estratgia
de
controle,
pretende-se
conseguir
melhorar
significativamente a resposta dinmica da tenso de sada e ampliar a
faixa de variao da potncia de sada, quando comparada com a do
trabalho anterior [37].
Outra variao desta estrutura obtida acoplando-se os dois
indutores de entrada L1 e L2 em um nico indutor com a metade da
indutncia de um dos indutores anteriores, que fica conectado entre os
capacitores de entrada C1 e C2. Esta nova estrutura est apresentada na
Fig. 3-2. Contudo, a corrente de entrada deixa de se beneficiar do efeito
de sobreposio (interleaving) e a corrente de entrada passa a operar
sempre no modo de conduo crtica e no no MCC. Apesar de no se
apresentar um estudo desta estrutura neste trabalho, seu uso pode ser
interessante em aplicaes de baixo custo.
75
D1
D2
DS1
S1
CS1
C1
CB
CA
R0
C2
D3
D4
DS2
S2
CS2
Fig. 3-2 Estrutura de CFP com apenas um indutor.
3.2
ESTRUTURAS PARA FONTE DE ALIMENTAO CFP-EU
A seguir so apresentadas as estruturas de conversores ca-cc de

estgio nico resultantes da conexo da estrutura da Fig. 3-1 com
diferentes conversores cc-cc isolados, gerando uma famlia de
conversores, conforme mostra a Fig. 3-3. Este conversor de CFP pode
ser integrado aos conversores flyback, forward e meia ponte, todos na
sua configurao com clula de comutao ZVS do tipo buck [47]. A
configurao em ponte completa no ser apresentada por se considerar
que no apresentaria vantagens com relao s estruturas de dois
estgios, devido adio de dois interruptores e mais um circuito de
comando. Alm disso, a estrutura de CFP tambm poderia ser utilizada
como estgio de entrada, apenas gerando um barramento de tenso
elevada, porm, neste caso seria mais vantajoso utilizar a topologia
interleaved boost paralela, que apresenta menores esforos nos
semicondutores [28]. A Fig. 3-4 apresenta uma nova famlia de
estruturas crida a partir da juno da estrutura de CFP com um nico
indutor (Fig. 3-2) aos conversores flyback, forward e meia ponte, como
na Fig. 3-3.
Nas Fig. 3-3 e Fig. 3-4 (a) e (b) as indutncias ressonantes foram
suprimidas, pois so empregadas as indutncias de disperso de seus
respectivos transformadores.
76
Fig. 3-3 Estrutura de CFP associada a diferentes conversores cc-cc

isolados (a) Flyback ZVS, (b) Forward ZVS, (c) Meia-ponte Assimtrico,
(d) Meia-ponte Simtrico.
77
Fig. 3-4 - Estrutura de CFP com um nico indutor associada a diferentes

conversores cc-cc isolados (a) Flyback ZVS, (b) Forward ZVS, (c) Meiaponte Assimtrico, (d) Meia-ponte Simtrico.
A estrutura utilizando o conversor flyback pode ser interessante

para aplicaes de baixa potncia, porm, no foi estudada de maneira
78
detalhada neste trabalho devido s suas semelhanas com a estrutura
proposta por Do e Kwon em [40] e [41]. A estrutura meia ponte
interleaved (com dois indutores) foi a escolhida para ser estudada por
apresentar a corrente de entrada no MCC, pela possibilidade de trabalhar
com potncias mais elevadas que as outras estruturas devido ao melhor
aproveitamento do transformador, menores esforos de tenso, enfim, os
mesmos critrios de escolha caso fossem conversores cc-cc
convencionais.
importante ressaltar que esta estrutura tem a capacidade de
operar como bi-volt com a adio de um interruptor e dividindo-se o
capacitor de barramento em dois, conforme apresentado na Fig. 3-5 para
a estrutura meia ponte.
Fig. 3-5 - Estrutura com interruptor auxiliar para a implementao da

funo dobradora para aplicao Bi-volt.
3.3
METODOLOGIA DE ANLISE DA ESTRUTURA.
Apesar de se tratar de uma estrutura de estgio nico, para

analisar seu funcionamento, a estrutura ser dividida nos dois circuitos
que a compem e analisando cada estgio separadamente. Isto possvel
devido presena do capacitor de barramento; elemento responsvel
pelo acoplamento da potncia pulsante de entrada com a potncia
constante da sada e que est presente em ambos os estgios. Para fins
de anlise, sua tenso ser considerada constante.
Conforme apresentado na Fig. 3-6, o primeiro estgio a ser
analisado o interleaved boost modificado, responsvel pela CFP, e o
segundo o conversor HB-ZVS-PWM, responsvel em transformar a
tenso do barramento CC no valor de tenso desejado na sada da fonte.
79
Fig. 3-6 Diviso da estrutura em dois estgios para anlise.
3.4
ESTRUTURA DE CFP - PRINCPIO DE FUNCIONAMENTO
As grandezas que compem o estgio de CFP esto apresentadas

na Fig. 3-7. Suas etapas de operao esto descritas na sequencia. Para
facilitar a visualizao das etapas de comutao suave, os interruptores
S1 e S2, no caso MOSFETs, foram divididos no modelo: interruptor,
diodo (em antiparalelo), capacitor equivalente.
Lin1
ii (t)
+
iCf1
Cf1
iCf2
Vi(t)
Cf2
D1
D2
+ VL - i
in1
Lin1
+
- VC
f1
+ VCf2
- L
in2
iS
2 +
S2 V
S2
iLin2
- VLin2 +
D3
iS
1 +
S1 V
S1
D4
+
-
+
-
i Cs1
Cs1
iB
CB
iC
VB
-
s2
Cs2
Fig. 3-7 Circuito CFP e suas grandezas.
Para facilitar a anlise das etapas de funcionamento algumas

consideraes sero efetuadas:
O circuito est operando em regime permanente, com
frequncia de comutao fixa fs e razo cclica genrica
D;
A frequncia de comutao fs elevada o suficiente
para que a tenso de entrada Vi(t) seja considerada
constante durante um perodo de comutao;
80
A tenso de entrada Vi(t) se encontra no semiciclo

positivo;
Os capacitores Cf1 e Cf2 apresentam o mesmo valor de
capacitncia, e estas so grandes o suficiente para que
suas tenses se mantenham constantes durante um
perodo de comutao;
Os indutores Lin1 e Lin2 e os capacitores de comutao
suave Cs1 e Cs2 apresentam os mesmos valores de
indutncia e capacitncia, respectivamente;
O capacitor CB tem valor elevado o suficiente para que
a tenso de barramento VB seja constante durante meio
perodo da tenso da rede eltrica;
Todos os elementos do circuito so considerados
ideais.
3.4.14 Etapas de Operao

Na etapa anterior o interruptor S2 conduzia a corrente de carga do
indutor Lin2, que crescia em forma de rampa devido tenso imposta
pelo capacitor Cf2.
Primeira Etapa (t0 a t0): No instante t0, o interruptor S2
bloqueado sob tenso nula, causando uma etapa de comutao suave
devido presena dos capacitores Cs1 e Cs2. Nesta etapa, tem-se a
descarga do capacitor Cs1 e a carga do capacitor Cs2. Ao final desta etapa
a tenso sobre o capacitor Cs1 atinge zero e a tenso sobre Cs2 atinge a
tenso de barramento VB. A Fig. 3-8 ilustra esta etapa de
funcionamento.
Fig. 3-8 Primeira etapa de funcionamento do estgio CFP.
81
Segunda Etapa (t0 a t0): No instante t0, quando a tenso sobre
o capacitor Cs1 atinge zero, o diodo Ds1 em antiparalelo com o
interruptor S1 passa a conduzir a corrente imposta pelo indutor Lin2, que
se desmagnetiza entregando sua energia para o capacitor de barramento
CB. Nesta etapa, tem-se a magnetizao do indutor Lin1 devido tenso
imposta pelo capacitor Cf1. A corrente de entrada se divide entre o
capacitor Cf1 e a indutncia Lin1, conforme ilustrado na Fig. 3-9. Durante
esta etapa o interruptor S1 comandado a conduzir, porm, no entra em
conduo devido ao sentido da corrente, garantindo assim a comutao
no dissipativa. Esta etapa se mantm at o instante t0 quando a
amplitude da corrente do indutor Lin1 atinge o mesmo valor da amplitude
da corrente do indutor Lin2, fazendo com que haja a inverso no sentido
da corrente no interruptor S1.
Fig. 3-9 Segunda etapa de funcionamento do estgio CFP.
Terceira Etapa (t0 a t1): No instante t0, o interruptor S1

assume a corrente e permite a continuidade do processo em que o
indutor Lin2 se desmagnetiza sobre o capacitor de barramento CB, e o
indutor Lin1 se magnetiza devido tenso imposta pelo capacitor Cf1,
conforme ilustrado na Fig. 3-10. Ao final desta etapa a corrente no
indutor Lin2 se anula.
82
Fig. 3-10 Terceira etapa de funcionamento do estgio CFP.
Quarta Etapa (t1 a t2): No instante t1, a corrente no indutor Lin2

atinge zero, e permanece nula devido presena do diodo D4, que est
reversamente polarizado. O indutor Lin1 continua a acumular energia
atravs de S1. A corrente da fonte de entrada circula pelo capacitor Cf2 e
o capacitor Cf1 continua impondo sua tenso sobre o indutor Lin1. Esta
etapa termina quando o interruptor S1 for comandado a bloquear, no
instante t2, dando incio a uma nova etapa de comutao suave. A Fig.
3-11 apresenta esta etapa de funcionamento.
Fig. 3-11 Quarta etapa de funcionamento do estgio CFP.
Quinta Etapa (t2 a t2): No instante t2, o interruptor S1

bloqueado sob tenso nula, causando uma etapa de comutao suave
devido presena dos capacitores Cs1 e Cs2. Com a corrente imposta
pelo indutor Lin1, ocorre a descarga do capacitor Cs2 e a carga do
capacitor Ccs1. Ao final desta etapa de operao a tenso sobre o
interruptor Cs2 atinge zero e a tenso sobre Cs1 atinge VB. Esta etapa
ilustrada pela Fig. 3-12.
83
Fig. 3-12 Quinta etapa de funcionamento do estgio CFP.
Sexta Etapa (t2 a t2): Nesta etapa de operao tem-se um

processo similar ao da segunda etapa de operao, porm o que ocorria
com S1 e Lin1, agora ocorre com S2 e Lin2.
Devido corrente imposta por Lin1, no instante t2, quando a
tenso no capacitor Cs2 atinge zero, o diodo em antiparalelo com S2
entra em conduo. O indutor Lin1 se desmagnetiza entregando sua
energia para o capacitor de barramento CB. O indutor Lin2 comea a se
magnetizar devido tenso imposta pelo capacitor Cf2. Durante esta
etapa o interruptor S2 comandado a conduzir, porm, no entra em
conduo devido ao sentido da corrente, garantindo assim a comutao
no dissipativa. Esta etapa termina no instante t2 quando a amplitude da
corrente do indutor Lin2 atinge o valor da amplitude da corrente do
indutor Lin1. Esta etapa apresentada na Fig. 3-13.
Fig. 3-13 Sexta etapa de funcionamento do estgio CFP.
Stima Etapa (t2 a t3): No instante t2 a corrente no indutor Lin2

torna-se maior que a corrente de Lin1, e a corrente passa a circular por
S2, que assume a corrente de magnetizao do indutor Lin2 e proporciona
84
um caminho para a continuidade da desmagnetizao de Lin1. Esta etapa
se prolonga at o instante t3, quando a corrente no indutor Lin1 chega a
zero e est ilustrada na Fig. 3-14.
Fig. 3-14 Stima etapa de funcionamento do estgio CFP.
Oitava Etapa (t3 a t4): A partir do instante t3, quando a corrente

no indutor Lin1 se anula, o diodo D1 bloqueia e assim permanece por
estar reversamente polarizado. O indutor Lin2 continua a se magnetizar
devido tenso imposta por Cf2. A corrente de entrada assumida por
Cf1, garantindo assim a continuidade da corrente. Esta etapa termina
quando o interruptor S2 comandado a bloquear, iniciando uma nova
etapa de comutao suave e retornando primeira etapa de operao.
Assim, tem-se o fim de um perodo de comutao. A Fig. 3-15 apresenta
esta etapa de funcionamento.
Fig. 3-15 Oitava etapa de funcionamento do estgio CFP.
85
Fig. 3-16 Formas de onda tericas para o estgio CFP.
A Fig. 3-16 apresenta as principais formas de onda dos elementos

do circuito durante um perodo de comutao dos interruptores,
representando as etapas de operao graficamente em uma nica figura.
Os intervalos de tempo correspondentes a cada etapa esto indicados.
Dentre as formas de onda apresentadas na Fig. 3-16, destacam-se
as correntes nos indutores de entrada, operando em MCD, e a corrente
de entrada iin(t), que possui ondulao no dobro da frequncia de
comutao e opera em MCC, contribuindo para a reduo do filtro de
entrada. Estas formas de onda representam o funcionamento do
86
conversor no pico da tenso de entrada, quando os valores de tenso e de
corrente atingem os nveis mximos. neste ponto que ocorre a maior
transferncia de potncia da rede de alimentao para o capacitor de
barramento. Alm disso, fazendo a anlise no pico da tenso de entrada,
pode-se estend-la aplicando para o perodo da rede aplicando a lei que
rege a tenso de entrada, que funo da tenso de pico (
Vin (t ) Vin pk sin(t ) ).
As formas de onda apresentadas na Fig. 3-16 foram aproximadas

por retas e ou trechos de retas. Conforme ser demonstrado com o
equacionamento apresentado a seguir, as formas de onda so curvas.
Porm, possvel confirmar a validade das aproximaes nas formas de
onda limitando alguns dos parmetros. A representao das formas de
onda como retas ou trechos de retas de suma importncia para facilitar
os clculos.
3.5
EQUACIONAMENTO DA ESTRUTURA DE CFP
De posse das etapas de funcionamento descritas no item anterior

possvel obter o equacionamento necessrio para representar cada uma
das etapas. Contudo, a descrio feita anteriormente, destacando a
comutao ZVS, muito detalhada e, das oito etapas descritas, podemse destacar quatro etapas de transferncia de energia, sendo as demais,
etapas de comutao dos interruptores. Como a energia envolvida no
processo de comutao dos interruptores muito pequena, pode-se
modelar o funcionamento do sistema apenas com as quatro principais
etapas, sem perda de generalidade.
Nesta primeira parte do equacionamento no sero feitas
aproximaes. As nicas suposies so de que a tenso de entrada Vin e
a tenso de barramento VB so constantes durante um perodo de
comutao. Deste modo, as equaes obtidas tambm sero vlidas na
anlise do conversor no modo ressonante.
A Fig. 3-17 apresenta o circuito esquemtico da entrada do
circuito. Escrevendo a primeira lei de Kirchhoff para os dois ns ligados
entrada do circuito obtm-se a equao (3.1).
iin iLin1 iCf 1 iLin2 iCf 2
(3.1)
87
Como os capacitores formam um divisor de tenso, pode-se
escrever:
vCf 1 vin vCf 2
(3.2)
(3.3).
Escrevendo a equao da corrente do capacitor Cf1, obtm-se
iCf 1 (t ) C f 1
se:
dvCf 1 (t )
dt
(3.3)
Substituindo (3.2) em (3.3), e sabendo que vin constante, obtm-
iCf 1 (t ) C f 1
Logo:
dvCf 2 (t )
dt
iCf 1 iCf 2
(3.4)
(3.5)
Fig. 3-17 Circuito que representa as correntes relacionadas com os ns

de entrada.
As equaes (3.1) e (3.5) so vlidas para todas as etapas de

operao, sendo equaes gerais e intrnsecas ao funcionamento do
circuito.
Para facilitar a anlise, as correntes nos indutores de entrada Lin1,
Lin2, a corrente de entrada e os sinais de comando dos interruptores,
juntamente com os intervalos de tempo de interesse esto representados
na Fig. 3-18.
88
Fig. 3-18 Formas de onda e intervalos de tempo de interesse para

anlise.
Primeira Etapa
A primeira etapa a ser analisada corresponde ao intervalo de t0 a
t1, que o intervalo de magnetizao do indutor Lin1, representado na
Fig. 3-19.
Fig. 3-19 Primeira Etapa.
Correntes nos Ns:
iin (t ) iLin1 (t ) iCf 1 (t ) iLin 2 (t ) iCf 2 (t )
(3.6)
iLin 2 (t ) iCB (t )
(3.7)
vin (t ) vCf 1 (t ) vCf 2 (t )
(3.8)
vin (t ) vLin1 (t ) vB (t ) vLin 2 (t )

vCf 1 (t ) vLin1 (t )
(3.9)
(3.10)
vCf 2 (t ) vLin 2 (t ) vB (t )
(3.11)
Tenses nos Ramos:
Condies Iniciais:
89
iLin1 (t0 ) 0
iLin 2 (t0 ) I Lin 2 pk
vCf 1 (t0 ) VCf 1,0
(3.12)
vCf 2 (t0 ) VCf 2,0

Aplicando a transformada de Laplace (TL) na equao (3.9),
obtm-se (3.13).
Vin VB
s Lin I Lin1 ( s) Lin iLin1 (t0 ) s Lin I Lin 2 ( s ) Lin iLin 2 (t0 )
s
(3.13)
Isolando ILin2(s) em (3.13), obtm-se:
I Lin 2 (s)
Vin VB
(i (t ) iLin 2 (t0 ))
I Lin1 (s) Lin1 0
2
s Lin
s
(3.14)
Aplicando a transformada de Laplace em (3.10) e isolando ICf1(s)

obtm-se:
ICf 1 (s) s2 Lin C f I Lin1 (s) s Lin C f I Lin1 (t0 ) vCf 1 (t0 ) C f
(3.15)
Aplicando a TL em (3.8) e isolando ICf2(s) obtm-se:
I Cf 2 ( s ) I Cf 1 ( s ) vCf 1 (t0 ) C f vCf 2 (t0 ) C f Vin C f
(3.16)
Substituindo (3.14), (3.15) e (3.16) em (3.6) e isolando ILin1(s)
obtm-se:
Vin vCf 1 (t0 ) vCf 2 (t0 ) 0 Vin VB 02 0
I Lin1 ( s )
s 2 0 2
s 2 0 2
2 Z0
2 Z0 s2
iLin 2 (t0 )
2
2 0 2
2 s s 0
(3.17)
Onde 0 e Z0 so definidos em (3.18) e representam a frequncia
natural do circuito e sua impedncia natural, respectivamente. Alm
destas, importante definir as relaes entre a frequncia de comutao
e a frequncia natural e, tambm, a relao entre a tenso de barramento
cc e o valor de pico da tenso da fonte de alimentao (rede eltrica),
ambas apresentadas em (3.19).
90
1
Lin C f
(3.18)
Lin
Z0
Cf
0
1
s 2 f s Lin C f
Vin pk
(3.19)
VB
Aplicando a antitransformada de Laplace na (3.17), obtm-se a

equao (3.20), que rege a corrente no indutor Lin1 durante a primeira
etapa.
iLin1 (t )
Cf 1
(t0 ) vCf 2 (t0 ) VB
Vin VB 0 t
2 Z0
2 Z0
sin 0 t
iLin 2 (t0 )
1 cos 0 t
2
(3.20)
Substituindo (3.17) em (3.14) e aplicando a antitransformada

obtm-se:
iLin 2 (t )
Cf 2
(t0 ) vCf 1 (t0 ) VB
Vin VB 0 t
2 Z0
2 Z0
sin 0 t
iLin 2 (t0 )
1 cos 0 t
2
(3.21)
Substituindo (3.17) em (3.15) e aplicando a antitransformada

obtm-se:
vCf 2 (t0 ) vCf 1 (t0 ) VB
i (t )
iCf 1 (t )
sin 0 t Lin 2 0 cos 0 t (3.22)
2 Z0
2
Substituindo (3.20) e (3.22) em (3.6) obtm-se a equao que
rege a corrente de entrada durante esta etapa de operao, dada por:
iin (t )
I Lin 2 (t0 ) Vin VB
0 t
2
2 Z0
(3.23)
91
Como se pode constatar, a corrente de entrada se apresenta na
forma de rampa independente dos parmetros do circuito. Alm disso,
pode-se comprovar graficamente que se a frequncia de comutao for
maior ou igual a trs vezes a frequncia natural do circuito ( < 0,33), as
correntes iLin1(t) e iLin2(t) podem ser aproximadas por rampas. A Fig.
3-20 ilustra essa aproximao para a corrente do indutor Lin1 com 0 =
0,33 e D = 0,5.
iLin1(t)
Reta
0
0
0.1
0.2
0.3
0.4
0.5
Tempo (t.s/2)
Fig. 3-20 Aproximao da corrente no indutor Lin1 por uma reta para 0
= 0,33.
Segunda Etapa
A prxima etapa corresponde ao intervalo de t1 a t2 em que a
corrente no indutor Lin2 igual a zero.
Fig. 3-21 Segunda Etapa.
Analisando o circuito equivalente a esta etapa pode-se escrever as

seguintes equaes:
Corrente no n:
iLin1 (t ) iCf 1 (t ) iCf 2 (t ) iin (t )
(3.24)
92
Tenses nos ramos:
(3.25)
vCf 1 (t ) vLin1 (t )
(3.26)
Condies Iniciais:
iLin1 (t1 ) I Lin1 (t1 )

iLin 2 (t1 ) 0
vCf 1 (t1 ) VCf 1,1
(3.27)
vCf 2 (t1 ) VCf 2,1

Como o capacitor Cf1 continua em paralelo com Lin1, a equao
que rege sua corrente a mesma da primeira etapa e, portanto, dada pela
equao (3.15) no domnio s.
A tenso de entrada tambm continua sendo a soma da tenso nos
capacitores Cf1 e Cf2, de modo que a equao (3.16) continua vlida para
esta etapa.
Substituindo as equaes (3.15) e (3.16) em (3.24), substituindo
os tempos t0 por t1 e isolando ILin1(s) obtm-se:
0
1
2 2 Z0
s
I Lin1 ( s )
iLin1 (t1 )
vCf 1 (t1 )
2
2
0
0
2
2
s
s
2
2
(3.28)
0
0
1
1
2 2 Z0
2 2 Z0
Vin
vCf 2 (t1 )
2
2
s2 0
s2 0
2
2
Aplicando a transformada inversa em (3.28):
vCf 1 (t1 ) vCf 2 (t1 ) Vin

iLin1 (t ) iLin1 (t1 ) cos 0 t
sin 0 t (3.29)
2 Z0
2
2
Das equaes (3.24) e (3.5) obtm-se que a corrente que percorre
Cin1 igual a - de iLin1 e atravs de Cin2 igual a de iLin1. Alm disso, a
corrente de entrada igual corrente de Cin2, dada por:
i (t )

iin (t ) Lin1 1 cos 0 t
sin 0 t
(3.30)
2
2 2 Z0
2
2
Terceira Etapa
93
A prxima etapa corresponde ao intervalo de t2 a t3 no qual ocorre
a inverso no comando dos interruptores, fazendo com que a corrente
em Lin2 cresa a partir de zero e a corrente de Lin1 decresa. No final
desta etapa a corrente de Lin1 se anula.
Fig. 3-22 Terceira Etapa
Analisando o circuito equivalente a esta etapa pode-se escrever as

seguintes equaes:
Correntes nos Ns:
iLin1 (t ) iCf 1 (t ) iLin 2 (t ) iCf 2 (t ) iin (t )
(3.31)
iLin1 (t ) iCB (t )
(3.32)
(3.33)
vin (t ) vLin1 (t ) vLin 2 (t ) vB (t )

vCf 2 (t ) vLin 2 (t )
(3.34)
vCf 1 (t ) vLin1 (t ) vB (t )
(3.36)
Tenses nos Ramos:
Condies Iniciais:
(3.35)
iLin1 (t2 ) I Lin1 pk

iLin 2 (t2 ) 0
vCf 1 (t2 ) VCf 1,2
(3.37)
vCf 2 (t2 ) VCf 2,2

A tenso de entrada tambm continua sendo a soma da tenso nos
capacitores Cf1 e Cf2, dada por (3.8) e reescrita em (3.33). Assim a
corrente de Cf1 dada por:
(3.38)
I Cf 1 ( s ) I Cf 2 ( s ) vCf 1 (t2 ) C f vCf 2 (t2 ) C f Vin C f
Da mesma forma que na primeira etapa, pode-se escrever a
corrente de Cf2 no domnio s usando-se a equao (3.35):
94
ICf 2 (s) s2 Lin C f I Lin2 (s) s Lin C f I Lin2 (t2 ) vCf 2 (t2 ) C f
(3.39)
A corrente de Lin1 obtida aplicando a TL em (3.34), dada por:
I Lin1 (s)
Vin VB
(i (t ) iLin 2 (t2 ))
I Lin 2 (s) Lin1 2
2
s Lin
s
(3.40)
Para obter a corrente de Lin2 basta substituir (3.38), (3.39) e (3.40)

em (3.31), obtendo-se:
I Lin 2 ( s )
vCf 2 (t2 ) vCf 1 (t2 )
in
2 Z0
s 0 2
2
Vin VB 0 2 0
iLin1 (t2 ) 0 2
s 2 0 2
2 s s 2 0 2
2 Z0 s2
(3.41)
Realizando a transformada de Laplace inversa nas equaes

(3.40) e (3.41), respectivamente, obtm-se:
iLin1 (t )
Cf 1
(t2 ) vCf 2 (t2 ) VB

2 Z0
Vin VB 0 t iLin1 (t2 )

2 Z0
iLin 2 (t )
Cf 2
(3.42)
1 cos t
0
(t2 ) vCf 1 (t2 ) VB

2 Z0
Vin VB 0 t iLin1 (t2 )

2 Z0
sin 0 t
sin 0 t
(3.43)
1 cos t
0
Para se obter a corrente de entrada para esta etapa necessrio

que se tenha a corrente nos capacitores Cf1 e Cf2. Assim, realizando a
antitransformada na equao (3.39), obtm-se:
iCf 2 (t )
Cf 1
(t2 ) vCf 2 (t2 ) VB

2 Z0
sin 0 t
iLin1 (t2 )
cos 0 t
2
(3.44)
A corrente de entrada obtida substituindo (3.44) e (3.43) em

(3.31). Deste modo, a equao que rege a corrente de entrada durante
esta etapa de operao dada por:
95
iin (t )
I Lin1 (t2 ) Vin VB
0 t
2
2 Z0
(3.45)
Como se pode constatar, as equaes que regem a terceira etapa

so similares s da primeira, com a diferena da inverso dos ndices da
nomenclatura dos indutores e capacitores. Da mesma forma, a quarta
etapa apresentar equaes idnticas s da segunda etapa, com exceo
dos ndices dos indutores e capacitores.
Quarta Etapa
Por fim, tem-se a quarta etapa, que comea no instante t3, quando
a corrente de Lin1 chega a zero, e termina no instante t4, quando o
interruptor S2 comandado a bloquear. Durante esta etapa, a corrente de
Lin2 continua crescendo conforme a tenso imposta por Cf2.
Fig. 3-23 Circuito equivalente para a quarta etapa de operao.
Corrente no n:
iLin 2 (t ) iCf 2 (t ) iCf 1 (t ) iin (t )
(3.46)
Tenses nos ramos:
(3.47)
vCf 2 (t ) vLin 2 (t )
(3.48)
Condies Iniciais:
iLin1 (t3 ) 0
iLin 2 (t3 ) I Lin1 (t3 )
vCf 1 (t3 ) VCf 1,3
vCf 2 (t3 ) VCf 2,3
Assim:
(3.49)
96
0
s
I Lin 2 ( s )

s 0
2
iLin 2 (t3 )
1
2 Z0

s 0
2
vCf 2 (t3 )
(3.50)
2 2 Z0
2 2 Z0
Vin
vCf 1 (t3 )
2
2
0
0
2
s
s
2
2
Aplicando a transformada inversa em (3.50):
2

iLin 2 (t ) iLin 2 (t3 ) cos 0 t
2
Cf 2 (t3 ) vCf 1 (t3 ) Vin
2 Z0
(3.51)
sin
t
2
Da equao (3.46) e de (3.5) obtm-se que a corrente que

percorre Cf2 igual a - de iLin1 e atravs de Cf1 igual a de iLin2. Alm
disso, a corrente de entrada igual corrente de Cf2, dada por:
i (t )
iin (t ) Lin 2 3 cos 0 t

sin 0 t
2
2 2 Z0
2
2
(3.52)
Uma vez equacionada cada uma das etapas de operao, pode-se
condens-las na forma de tabelas, cada uma com as equaes de cada
componente durante as quatro etapas descritas, de forma a facilitar
comparaes e possveis simplificaes. Os quadros 3-1, 3-2 e 3-3
apresentam as equaes que regem as correntes dos indutores de entrada
Lin1 e Lin2 e a corrente de entrada iin durante um perodo de comutao.
Quadro 3-1 Corrente de Lin1 durante um perodo de comutao
Etapa
iLin1(t)
Primeira
iLin1(t)
Segunda
(t ) vCf 2(t0) VB
Cf 1 0
2 Z0
sin0 t
Vin VB 0 t iLin2(t0) 1cos t

0
2 Z0

sin 0 t
2 Z0
2
2
97
Terceira
iLin1(t)
Quarta
(t ) vCf 2(t2) VB
Cf 1 2
2 Z0
sin0 t

0
2 Z0
iLin1 (t ) 0
Quadro 3-2 Corrente de Lin2 durante um perodo de comutao.

Etapa
iLin2(t)
Primeira
iLin2 (t)
Segunda
(t ) vCf 1(t0 ) VB
Cf 2 0
2 Z0
sin0 t

0
2 Z0
iLin 2 (t ) 0
Terceira
iLin2(t)
Quarta
(t ) vCf 1(t2) VB
Cf 2 2
2 Z0
sin0 t

0
2 Z0

sin 0 t
2 Z0
2
2
Quadro 3-3 Corrente de entrada durante um perodo de comutao.

Etapa
Primeira
iin(t)
iin (t )
Segunda
iin (t )
Terceira
iLin1 (t1 )

cos 0 t
sin 0 t
2
2 2 Z0
2
2
iin (t )
Quarta
iin (t )
I Lin 2 (t0 ) Vin VB
0 t
2
2 Z0
I Lin1 (t2 ) Vin VB
0 t
2
2 Z0
iLin2 (t3 )

cos 0 t
sin 0 t
2
2 2 Z0
2
2
98
Para se obter as correntes mdias instantneas, tanto dos
indutores de entrada como a prpria corrente de entrada, basta calcular
as somas das integrais em cada trecho, dentro de um perodo de
comutao, e dividir pelo perodo. Contudo, torna-se necessrio
substituir as condies iniciais dos componentes em cada uma das
etapas e neste ponto que so necessrias algumas suposies e ou
aproximaes, uma vez que as tenses sobre os capacitores de entrada
Cfi so desconhecidas e dependentes da razo cclica e da tenso de
barramento. Assim, surgiu a necessidade de se fazer uma anlise global
simplificada.
A Fig. 3-24 apresenta a corrente do indutor Lin1 para um caso
particular em que foram arbitrados valores para a razo cclica D, a
relao de tenses e a relao de frequncias , alm de considerar a
tenso sobre os capacitores Cfi constantes durante um perodo de
comutao. O valor da tenso sobre estes foi aproximado conforme
descrito na seo seguinte. Com base nesta figura, pode-se constatar
que, limitando os parmetros do circuito de maneira adequada, pode-se
garantir que a aproximao das correntes por segmentos de reta seja
adequada para representar o funcionamento do conversor.
A soluo adotada foi basear-se na anlise do retificador boost
operando no MCD [48], tambm utilizada por Wu em [32] e [33]. Na
Fig. 3-25 foram traadas as relaes volt-ampre para o indutor Lin1
sobre as formas de onda da Fig. 3-24, com os mesmos parmetros, para
fins de comparao.
Fig. 3-24 Corrente de Lin1 para = 0,94, 0 = 0,35, D = 0,4.
99
Fig. 3-25 Corrente calculada e aproximada do indutor Lin1.
3.6
ANLISE SIMPLIFICADA DA ESTRUTURA DE CFP
3.6.15 Tenso nos Capacitores Cfi e Corrente nos Indutores de

Entrada Lin
Inicialmente, admitir-se- que as tenses nos capacitores Cf1 e Cf2

no variam durante um perodo de comutao, assumindo que possuem
capacitncias grandes o suficiente para isso. Contudo, no possvel
pressupor o valor da tenso sobre estes apenas com base na afirmao
anterior e sabendo que formam um divisor de tenso na entrada do
circuito. Como no caso do conversor meia-ponte com comando
assimtrico, suas tenses mdias so dependentes da razo cclica D e
somente sero iguais a Vin/2 quando a razo cclica for igual a 50 %.
Portanto, necessrio obter uma equao que relacione a tenso destes
capacitores com a razo cclica.
No conversor meia-ponte com comando assimtrico a relao
entre as tenses nos capacitores de entrada igual a (1-D)/D. No caso
deste conversor, assim como no conversor apresentado por Wu [32] e
[33], a tenso no se divide exatamente como no conversor meia-ponte.
Mas, segundo Wu, esta uma boa aproximao e que simplifica em
muito os clculos. Desta forma, as tenses nos capacitores seriam dadas
por (3.53). Contudo, Wu faz seu equacionamento baseado na hiptese
de que a corrente de ambos os indutores de entrada se encontram no
modo de conduo crtica e, como ser visto mais adiante, um caso
particular do funcionamento da estrutura e no deve ser estendido para
toda sua faixa de operao. Deste modo, buscou-se uma abordagem
100
mais abrangente, com equaes que contemplem uma faixa mais ampla
de funcionamento da estrutura.
VCf 1 Vin (1 D ) , VCf 2 Vin D
(3.53)
Podem-se definir as seguintes relaes de tenso:
1
Sendo:
VCf 1pk
VB
VCf 2 pk
VB
1 2
(3.54)
(3.55)
Onde foi definido em (3.19)

Dentro do perodo da rede eltrica, ir supor-se que as tenses
nos capacitores evoluem senoidalmente, por isso importante
determinar seus valores de pico. Contudo, devido posio dos
capacitores, no lado CA do circuito, todo equacionamento apresentado a
seguir vlido somente para o semiciclo positivo da tenso de entrada
da rede eltrica. No semiciclo negativo, estas relaes de tenso iro se
inverter, e o mesmo ir acontecer com as relaes de corrente dos
indutores de entrada, pois so dependentes das tenses destes
capacitores, como fica demonstrado pela equao (3.57).
Um dos objetivos deste equacionamento determinar a condio
para a qual ocorrer a conduo crtica, de modo que se garanta no
projeto que o conversor sempre se mantenha no modo de conduo
descontnua. No modo de conduo crtica, os intervalos de tempo t2-t1 e
t4-t3, referentes ao intervalo em que iLin1(t) e iLin2(t) permanecem com
valor nulo, tendem a zero e, portanto, estes intervalos em que a corrente
de entrada no perfeitamente linear, so muito menores que os
intervalos lineares t1-t0 e t3-t2, respectivamente.
A Fig. 3-18 reapresentada na Fig. 3-26, para facilitar a leitura.
A partir das formas de onda apresentadas na Fig. 3-26, pode-se perceber
que as correntes nos indutores de entrada, que foram aproximadas por
rampas, podem ser representadas utilizando a lei de Ampre. Esta
afirmao to mais verdadeira quanto menor for a ondulao de tenso
nos capacitores Cfi.
101
Fig. 3-26 Principais formas de onda aproximadas.
A corrente de pico nos indutores Lin1 e Lin2 podem ser descritas

por (3.56).
I Lin1pk
VCf 1
Lin
t1
I Lin 2 pk
VCf 2
Lin
t3
(3.56)
E o valor de pico em cada instante dentro do perodo da tenso da rede

eltrica dado por:
I Lin1pk (t )
VCf 1pk sin(t )

Lin
t1
I Lin 2 pk
VCf 2 pk sin(t )
Lin
t3
(3.57)
Os intervalos de tempo t1 e t3 so conhecidos e dados por
(3.58), porm os intervalos de tempo t2 e t4 so desconhecidos. Mas,
como a variao de corrente nos indutores a mesma, tanto no processo
de magnetizao como no de desmagnetizao, podem-se escrever as
igualdades (3.59) e (3.61):
t1 DTs
t3 (1 D)Ts DTs
(3.58)
Substituindo as equaes das retas que representam a variao de
corrente de magnetizao e desmagnetizao de Lin1, tem-se:
VCf 1pk sin(t )

Lin
t1
VB VCf 1pk sin(t )

Lin
(3.59)
Isolando-se t2 em (3.59)
t2
VCf 1pk sin(t )
VB VCf 1pk sin(t )
t1
(3.60)
102
Realizando o mesmo procedimento de clculo anterior para o
indutor Lin2 tem-se:
VCf 2 pk sin(t )
Lin
t3
VB VCf 2 pk sin(t )
Lin
(3.61)
Isolando t4 em (3.61), tem-se (3.62).
t4
VCf 2 pk sin(t )
VB VCf 2 pk sin(t )
t3
(3.62)
Substituindo (3.54) e (3.58) em (3.60) e fazendo o mesmo para

(3.62), obtm se as equaes (3.63) e (3.64).
1 sin(t )
DTs
1 1 sin(t )
sin(t )
t4 2
(1 D)Ts
1 2 sin(t )
t2
(3.63)
(3.64)
Normalizando os intervalos de tempo t2 e t4 possvel esboar

estes intervalos de tempo durante um semiciclo da rede para diferentes
valores de j, j = 1, 2, conforme a Fig. 3-27. Esta figura demonstra que o
intervalo ty, y = 2, 4, possui valor mximo no pico da senide, ou seja,
no pico da tenso de entrada. Alm disso, como existe uma dependncia
de 1 e 2, dada por (3.55), ambos os indutores s estaro em conduo
crtica ao mesmo tempo quando as seguintes condies forem
satisfeitas:
1 2 0,5 1
(3.65)
Logo, a Fig. 3-27 demonstra que quando um dos indutores operar
no modo de conduo crtica, o outro no estar, salvo no caso especial
citado anteriormente. Desta forma, torna-se necessrio determinar o que
ocorre com t4 quando Lin1 opera no modo de conduo crtico e o que
ocorre com t2 quando Lin2 opera no modo crtico.
103
t y =
jsin(t)
1- jsin(t)
180
Fig. 3-27 Intervalo de conduo normalizado.

t
Supondo que o indutor Lin1 opera no modo de conduo crtica e

sabendo que o valor mximo de t2 ocorre no pico da senide, da
equao (3.63) tem-se:
t2max
1
DTs
1 1
(3.66)
Para o caso da conduo crtica o intervalo de tempo t2 tende

t3, logo:
t2 (1 D)Ts DTs
(3.67)
Substituindo (3.67) em (3.66) obtm-se a restrio para D:
1 D Ts
1
DTs
1 1
(3.68)
Resolvendo (3.68) obtm-se (3.69), que a condio para que se

tenha modo de conduo crtica em Lin1.
1 1 D
(3.69)
104
Dada a condio (3.69), deve-se determinar o que ocorre com o
intervalo de tempo t4. O valor mximo de t4 tambm ocorre no pico
da senide, logo:
t4max
Sabendo que:
2
(1 D)Ts
1 2
1 2
(3.70)
(3.71)
Deste modo, com a restrio dada em (3.69), obtm-se:
2 (1 D)
(3.72)
Resolvendo (3.70) obtm-se o intervalo de conduo t4 quando
a conduo crtica em Lin1.
t4
(1 D)
(1 D)Ts
1 (1 D)
(3.73)
O prximo passo determinar o intervalo de tempo t2 dado que

Lin2 se encontra no modo de conduo crtica. Neste caso, o intervalo de
tempo t4 tende a D.Ts. Assim:
t4 D Ts
(3.74)
Substituindo (3.74) em (3.70) obtm-se (3.75), que uma nova
restrio:
DTs
2
(1 D)Ts
1 2
(3.75)
Resolvendo (3.75) obtm-se (3.76), que a condio para que se

tenha modo de conduo crtica em Lin2.
2 D
(3.76)
Com base em (3.71), obtm-se 1 para este caso, dado por (3.77).
1 D
(3.77)
Resolvendo (3.66) obtm-se o intervalo de conduo t2 para o
caso da conduo crtica em Lin2.
t2
D
DTs
1 D
(3.78)
Como o objetivo garantir o maior intervalo de conduo para

ambos os indutores e no apenas para um deles, a soluo foi forar uma
tenso nos capacitores dada pela mdia das duas condies expostas no
Quadro 3-4, representadas matematicamente em (3.79) e (3.80).
105
Quadro 3-4 Restrio de tenso dos capacitores de entrada para o caso
de conduo crtica em um dos indutores Lin.
Conduo Crtica no indutor

Lin1
Lin2
1
1-D
-D
2
-(1-D)
D
(1 D) ( D) (2 D 1)
2
2
(1 D) D (2 D 1)
2
2
2
(3.79)
(3.80)
Logo, as tenses de pico sobre os capacitores Cfi so dadas por

(3.81) e (3.82), respectivamente.
VCf 1pk
VCf 2 pk
Vinpk VB (2D 1)
Vinpk
(3.81)
2
VB (2D 1)
(3.82)
As equaes (3.81) e (3.82) tambm demonstram que as tenses

sobre os capacitores Cfi dependem de e que para cada razo cclica D
existe um limite tal que as tenses sempre sejam maiores ou iguais a
zero, conforme (3.83). Elas tambm demonstram que a aproximao
utilizada por Wu uma extrapolao de um caso particular, que ocorre
quando igual a 1. Em seus estudos [32] e [33], Wu apresenta
diversos grficos em funo de mantendo esta aproximao, o que
pode gerar concluses erradas sobre o comportamento da estrutura.
(2 D 1)
2
&
(2 D 1)
2
(3.83)
Ou, isolando D em (3.83):
1
1
D
2
2
(3.84)
Se as tenses de pico nos capacitores so dadas por (3.81) e

(3.82), substituindo estas condies nas equaes (3.63) e (3.64), que
fornecem os intervalos de tempo de t2 e t4, pode-se plotar a soma
destes intervalos normalizados em relao ao perodo de comutao,
apresentados na Fig. 3-28. Desta, pode-se concluir que o modo de
conduo crtica s ocorre quando = 1 e somente prximo ao valor de
pico da tenso de entrada, alm disso, pode-se perceber que quanto
106
menor a razo cclica, menor o intervalo de conduo dos indutores
dentro de um perodo de comutao.
t=
t 2 +t 4
Ts
D = 0,5
t=
t 2 +t 4
Ts
180
D = 0,1
180
Fig. 3-28 Soma dos intervalos de conduo da corrente nos indutores Lin
normalizadas em relao ao perodo de comutao em funo do ngulo da
tenso de entrada: (a) Para D = 0,5, (b) Para D = 0,1.
107
3.6.16 Corrente de entrada
Do circuito esquemtico do estgio de CFP representado na Fig.

3-7, pode-se obter a corrente da fonte de alimentao da entrada do
conversor aplicando a lei de Kirchhoff das correntes ao n que liga a
fonte de alimentao Vin, o indutor Lin1 e o capacitor Cf1, assim como
aplicando esta lei ao n entre a fonte de alimentao Vin, o indutor Lin2 e
o capacitor Cf2. Logo, a corrente da fonte da entrada pode ser descrita
como:
iin iLin1 iCf 1 iLin 2 iCf 2
(3.85)
Outra expresso que pode ser obtida, a fim de descrever a
corrente da entrada, relaciona a mdia entre a corrente que entra na fonte
de alimentao e a corrente que sai. A equao (3.86) indica este
comportamento.
iin
Lin1
iCf 1 iLin 2 iCf 2

2
(3.86)
Substituindo a equao (3.5) em (3.86), a corrente de entrada
passa a ser representada pela mdia algbrica das correntes nos
indutores de entrada do conversor, como mostra a equao (3.87).
iin
iLin1 iLin 2
2
(3.87)
Observando as formas de onda das correntes nos indutores,

mostradas na Fig. 3-26, possvel perceber que a forma de onda da
corrente de entrada possui uma ondulao com o dobro da frequncia de
comutao. Contudo, para simplificar a anlise, esta ondulao de
corrente ser desprezada.
Para calcular a corrente mdia de entrada necessrio obter a
contribuio de corrente mdia de cada um dos indutores de entrada.
Novamente, se assumir ambos os indutores operando no modo de
conduo descontnua e a tenso sobre os capacitores dada pela relao
com os valores mdios de , dados por (3.79) e (3.80).
O valor mdio da corrente do indutor Lin1 durante um perodo de
comutao dado por:
1 iLin1
1 iLin1
I Lin1 pk t1 pk t2
Ts 2
Ts 2
(3.88)
108
O valor de pico da corrente dado por (3.56), t1 igual a D e
t2 dado por (3.60). Porm, neste caso utiliza-se seu valor mdio
instantneo. Logo, substituindo em (3.88), obtm-se:
VCf 1
VCf 1
1 VCf 1
I Lin1
D 2 Ts 2
D 2 Ts 2
V V
Ts 2 Lin
2 Lin
B Cf 1
(3.89)
Resolvendo (3.89), obtm-se (3.90), que representa o valor mdio
instantneo da corrente no indutor Lin1:
I Lin1
D 2 VB VCf 1
2 Lin fs VB VCf 1
(3.90)
Seguindo o mesmo procedimento para obter o valor mdio da

corrente do indutor Lin2 durante um perodo de comutao:
1 iLin 2 pk
1 iLin 2 pk
t3
t4
I Lin 2
Ts 2
Ts 2
(3.91)
O valor de pico da corrente dado por (3.56), t3 igual a (1 - D)

e t4 dado por (3.70). Porm, neste caso utiliza-se seu valor mdio
instantneo. Logo, substituindo em (3.91) obtm-se:
VCf 2
VCf 2
1 VCf 2
2
2
I Lin 2
1 D Ts 2
1 D Ts 2
V V
2 Lin
Ts 2 Lin
Cf 2
B
(3.92)
Resolvendo (3.92), obtm-se (3.93), que representa o valor mdio
instantneo da corrente de Lin2.
I Lin 2
1 D
VB VCf 2
2 Lin fs VB VCf 2
(3.93)
O valor mdio da corrente de entrada durante um perodo de

comutao dado por:
I Lin1 I Lin 2
I in
2
(3.94)
Substituindo (3.90) e (3.93) em (3.94) e as aproximaes para as

tenses nos capacitores Cf1 e Cf2 dadas por (3.79) e (3.80), obtm-se
(3.95).
109
V V (2 D 1)
2
V VB (2 D 1)
D 2 VB in
1 D VB in B
2
2
V VB (2 D 1)
Vin VB (2 D 1)
2 Lin fs VB in
2 Lin fs VB

2
2
I in
2
(3.95)
Sabendo que as tenses sobre os capacitores Cfi variam
senoidalmente durante um semiciclo da rede, e rearranjando os termos,
obtm-se o valor instantneo da corrente de entrada.
V V (2 D 1)
2
V VB (2 D 1)
D 2 VB sin(t ) in
1 D VB sin(t ) in B
2
2
Vin VB (2 D 1)
Vin VB (2 D 1)
2 Lin fs VB sin(t )
2 Lin fs VB sin(t )
2
2
I in (t )
2
(3.96)
Substituindo em (3.96):
2
2
(2 D 1)
(2 D 1)
D sin(t )
1 D sin(t )

2
2
iin (t )
4 Lin fs
(2 D 1)
(2 D 1)
1 sin(t )
1 sin(t )
2
2
Vin pk
(3.97)
A equao (3.97) descreve o comportamento da corrente de
entrada apenas durante o semiciclo positivo da rede eltrica, ou seja,
durante o intervalo de zero a . Como j mencionado, a tenso dos
capacitores de entrada se inverte no semiciclo negativo. Contudo, o
comportamento da estrutura simtrico e a forma de onda a mesma. A
Fig. 3-29 mostra a corrente de entrada normalizada durante um
semiciclo da tenso da rede. A Fig. 3-30 apresenta as correntes
normalizadas em cada um dos indutores Lin. notvel a diferena nas
formas de onda devido ao comando assimtrico dos interruptores, que
acaba gerando a diferena de tenso nos capacitores de entrada. Durante
o semiciclo negativo da tenso da rede, a forma de onda da corrente que
aparecia no indutor Lin1 ser idntica forma de onda da corrente de Lin2
durante o semiciclo positivo, e vice versa.
110
iin (t )
180
Fig. 3-29 Formas de onda da corrente de entrada normalizada para =

0,9 e diferentes valores de razo cclica D.
111
iLin1 (t )
180
iLin 2 (t )
180
Fig. 3-30 Correntes normalizadas nos indutores de entrada durante o

semiciclo positivo da tenso de entrada: (a)Em Lin1, (b) Em Lin2.
O valor eficaz da corrente da entrada dada por:
iinef
iin (t ) dt
0
Vin pk
4 L in fs
Onde:
(3.98)
112
(2 D 1)
(2 D 1)
sin( t ) 2

2
2
2
(1 D )
D
dt
(2
D
1)
(2
D
1)
1 sin( t )
1 sin( t )
2
2

(3.99)
A expresso (3.98), que representa o valor eficaz da corrente de
entrada do conversor, demonstra que a corrente inversamente
proporcional frequncia de comutao, evidenciando a segunda
maneira possvel de controlar a potncia do conversor.
3.6.17 Potncia e Fator de Potncia
De posse das equaes que descrevem a tenso e a corrente na

entrada do circuito, possvel calcular a potncia fornecida pela rede
eltrica.
Logo, a potncia ativa na entrada pode ser obtida por:
Pin
Vin pk 2
Vin (t ) iin (t ) d t
0
4 Lin fs
2 (3.100)
Onde
2
(2 D 1)
(2 D 1)
sin(t )
sin(t )

2
2
2
2
D
sin(t ) d t
(1 D)
(2
1)
(2
1)
1 sin(t )
1 sin(t )
2
2
(3.101)
O fator de potncia definido como a razo entre a potncia ativa
e a potncia aparente. Logo:
FP
Pin
Vinef I inef
2
2
1
(3.102)
Supondo que no existe defasagem entre a tenso e a corrente de

entrada, a taxa de distoro harmnica total da corrente de entrada pode
ser obtida atravs de (3.103):
TDH
1
1 FP 2
FP
(3.103)
Embora exista uma soluo analtica para as equaes (3.99) e

(3.101) traaram-se bacos para o fator de potncia e para a TDH,
resolvendo as equaes numericamente, possibilitando evidenciar o
efeito da variao da razo cclica. A Fig. 3-31 apresenta o fator de
113
potncia em funo de tendo a razo cclica como parmetro. A Fig.
3-32 representa a TDH em funo de tendo a razo cclica como
parmetro. Em ambas as figuras ficam evidentes as limitaes de para
uma dada razo cclica, pois, como j mencionado, as tenses mdias
instantneas nos capacitores no podem assumir valores negativos
durante o semiciclo positivo. Ou seja, as restries da inequao (3.84)
devem ser respeitadas:
Fig. 3-31 Fator de potncia em funo de .
Fig. 3-32 Taxa de distoro harmnica total da corrente de entrada em

funo de .
Para que se possa fazer uma comparao entre a metodologia

apresentada e aquela proposta por Wu, realizou-se todo o
114
Fator de Potncia
equacionamento do conversor baseado na metodologia apresentada por

Wu. Porm, este equacionamento no ser apresentado para manter a
brevidade. A Fig. 3-33 apresenta as curvas do fator de potncia das duas
metodologias sobrepostas. Pode-se perceber que em ambas as anlises
os resultados coincidem para a razo cclica D = 0,5. Nas demais razes
cclicas, os resultados s coincidem para = 1, divergindo medida que
reduzido.
A anlise de Wu [32], [33] no considera a influncia da tenso
de barramento na tenso dos capacitores Cfi. Alm disso, baseia-se na
hiptese da conduo crtica dos indutores de entrada para toda a faixa
de variao de , o que de fato no ocorre. Pode-se dizer que suas
aproximaes so vlidas para razes cclicas prximas de 0,5 e para
muito prximo da unidade.
Fig. 3-33 Comparao das curvas de fator de potncia usando duas

metodologias diferentes para a anlise do circuito.
115
3.6.18 Caracterstica de sada
Devido complexidade do funcionamento da estrutura, difcil

obter uma equao que permita descrever a tenso de sada do conversor
em funo da tenso de entrada e da corrente de sada. Contudo, a
corrente de sada pode ser facilmente obtida em funo do parmetro .
Isto porque a corrente enviada sada, ou ao capacitor de barramento
CB, composta pela soma das correntes de desmagnetizao dos
indutores Lin1 e Lin2.
O valor mdio da corrente enviada ao barramento pelos indutores
Lin1 e Lin2 durante um perodo de comutao dado por (3.104).
1 I Lin1 t2
1 I Lin 2 t4
I Lin1
I Lin 2
(3.104)
Ts
Ts
2
2
Substituindo a corrente de pico dos indutores, dadas por (3.57), e
os intervalos de tempo t2 e t4, dados por (3.63) e (3.64),
respectivamente, em (3.104), obtm-se (3.105).
VCf 1pk sin(t ) D 2 1 sin(t )
I Lin1
2 fs Lin
1 1 sin(t )
(3.105)
2
VCf 2 pk sin(t ) (1 D)
sin(t )
2
I Lin 2
2 fs Lin
1 2 sin(t )
O valor mdio da corrente enviada para a sada em um perodo de
comutao dado por:
pk
pk
I0CFP I Lin1 I Lin 2
(3.106)
Substituindo as aproximaes de tenso para os capacitores Cfi, i

= 1, 2 em (3.106), e resolvendo, obtm-se o valor instantneo da
corrente de sada para o perodo da rede eltrica:
Vin pk 1 D 2 1 sin(t )2 Vin pk 2 (1 D)2 2 sin(t ) 2
I 0 CFP (t )
2 fs Lin 1 1 sin(t )
2 fs Lin
1 2 sin(t )
(3.107)
O valor mdio da corrente em um perodo da rede :
I 0CFP
I 0CFP (t )t
Substituindo (3.107) em (3.108), obtm-se:
(3.108)
116
I 0 CFP
Vin pk
D 2 1 1 sin( t ) 2
(1 D ) 2 2 2 sin( t ) 2
2 fs Lin
0 (1 1 sin( t ))
0 (1 2 sin( t ))
(3.109)
Resolvendo (3.109) e fazendo as devidas aproximaes na
resoluo da integral chega-se (3.110).
Vin
1 2 (2 D 1)
2 (2 D 1)
I 0 CFP
D
3 (1 D )
4
2 fs Lin
2
2
(3.110)
Onde:
pk
4 2
tan 1
1 2
2
1
tan 1
2
1 2 2 2
1 2
1 1 1 12
(3.111)
2 2
(3.112)
3 2
Normalizando o valor mdio da corrente enviada ao barramento

tem-se:
I 0CFP
D 2 (2 D 1)
(1 D)2 (2 D 1)
3
4

2
2
(3.113)
Onde:
I 0 CFP
2 fs Lin
I 0 CFP
Vin pk
(3.114)
A Fig. 3-34 apresenta a corrente normalizada enviada ao

barramento cc em funo de para diferentes razes cclicas. Como o
ganho esttico q igual a 1
, pode-se plotar o ganho esttico em
funo da corrente de sada para diferentes valores de razo cclica

rotacionando e espelhando a Fig. 3-34.
117
i0 CFP (t )
Fig. 3-34 - Caracterstica de sada com a corrente normalizada.
Fig. 3-35 Caracterstica de sada do conversor com a corrente de sada

normalizada.
3.6.19 Influncia do parmetro no Comportamento da Estrutura.
Todo o equacionamento descrito nesta seo foi feito assumindo

que a tenso sobre os capacitores de entrada Cfi constante durante um
perodo de comutao. No entanto, existe uma ondulao de alta
frequncia na tenso destes capacitores, que depende da relao entre a
frequncia natural de oscilao dos elementos Cf e Lin, 0, e a frequncia
de comutao, reapresentada em (3.116). Esta ondulao de tenso pode
ser obtida a partir da equao da corrente dos capacitores Cf1 ou Cf2
118
apresentadas no equacionamento detalhado da estrutura, seo 3.5,
lembrando que:
I C t
C
0
1
s 2 f s Lin C f
VC
(3.115)
(3.116)
Como j mencionado, se a frequncia de comutao for maior ou

igual a trs vezes a frequncia natural do circuito (0 < 0,33), as
correntes podem ser aproximadas por rampas e o equacionamento
anterior vlido. Como ficou demonstrado, atravs de suas equaes, a
potncia de entrada, as correntes de entrada e de sada, esto diretamente
ligadas ao valor da indutncia Lin. Portanto, o valor de Lin ser
determinado pelos parmetros de projeto. Deste modo, a escolha da
capacitncia Cf que ir determinar o valor de . Quanto maior for o
valor de Cf, menor o valor de , aproximando o comportamento do
circuito do equacionamento realizado. No entanto, os capacitores Cf no
devem possuir valores elevados a ponto de causar defasagem entre a
tenso e a corrente fundamentais de entrada do circuito, ou seja, gerar
um fator de deslocamento, existindo, portanto, uma relao de custobenefcio.
Ao final do captulo ser apresentado um exemplo de projeto da
estrutura completa. Deste modo, o prximo tpico a ser abordado o
funcionamento do conversor cc-cc utilizado.
3.7
CONVERSOR CC-CC MEIA PONTE ASSIMTRICO COM

COMUTAO ZVS
Nesta seo ser apresentada a anlise do conversor cc-cc

responsvel pela converso da tenso de barramento VB, fornecida pelo
estgio de CFP, no valor de tenso desejado na sada. O conversor
utilizado para esta tarefa conhecido na literatura [49] como meia-ponte
com comando assimtrico, modulado por largura de pulso e comutao
sob tenso nula, cuja sigla em ingls AHB- PWM ZVS (Asymmetrical
Half-Bridge Pulse Width Modulated with Zero-Voltage-Switching).
Inicialmente, sero comentadas algumas caractersticas
importantes do conversor HB-ZVS-PWM, assim como as condies de
operao necessrias para que este possa operar em conjunto com o
119
circuito de CFP, compartilhando os mesmos interruptores. Em seguida,
sero apresentadas suas etapas de operao, principais formas de onda
de corrente e tenso, assim como o equacionamento necessrio para que
se possa projet-lo. A Fig. 3-36 representa o circuito esquemtico do
conversor HB-ZVS.
Fig. 3-36 Conversor meia-ponte, PWM, ZVS com comando assimtrico:

(a)Estrutura simtrica, (b) Estrutura Assimtrica com um capacitor
equivalente.
O comando deste conversor consiste na habilitao dos

interruptores durante tempos complementares em um perodo de
comutao, o que possibilita manter os intervalos de conduo
independentes da razo cclica. Desta maneira, exceo dos pequenos
intervalos de tempo destinados s comutaes, sempre um interruptor se
encontra conduzindo, garantindo-se a comutao ZVS (zero voltage
switching) [49]. Porm, somente ocorre comutao sob tenso nula
120
quando a energia armazenada na indutncia Lr, que pode ser a prpria
indutncia de disperso do transformador, for suficiente para efetuar a
transio de estado dos capacitores Cs1 e Cs2. Isto implica na existncia
de um limite inferior de potncia abaixo do qual a comutao ZVS deixa
de ocorrer. Contudo, existem tcnicas descritas na literatura capazes de
ampliar esta faixa de variao da potncia.
3.8
CONVERSOR CC-CC - PRINCPIO DE FUNCIONAMENTO
A seguir sero apresentadas as etapas de funcionamento do

conversor HB-ZVS-PWM. Novamente, para facilitar a anlise das
etapas, algumas consideraes sero efetuadas:
Todos os componentes sero considerados ideais;
O filtro de sada ser substitudo por uma fonte de corrente
constante ideal, com valor igual ao da corrente de carga referida para

o lado primrio do transformador;
As grandezas do conversor sero referidas ao lado primrio do
transformador. A tenso e a corrente induzidas no lado primrio do

transformador sero denominadas V0 e I0, respectivamente.
Primeira Etapa (t0, t1): O interruptor S1 est em conduo,
possibilitando a transferncia de energia da fonte de alimentao VB
para a carga. A corrente no interruptor igual soma da corrente
magnetizante com a corrente de carga referida ao primrio (iLm+I0). A
tenso aplicada entre os ponto a e b (Vab) igual tenso VCe1. Esta
etapa termina com o bloqueio de S1 e est representada na Fig. 3-37.
Fig. 3-37 Primeira etapa de funcionamento do conversor HB-ZVS-PWM.
121
Segunda Etapa (t1, t2): No instante t1, quando o interruptor S1
bloqueado sob tenso nula, as tenses VCs1 e VCs2 variam de forma
linear, pois a carga/descarga destes capacitores ocorre com corrente
constante (Fig. 3-38). Ao final desta etapa a tenso em Cs2 nula e em
Cs1 VB.
Fig. 3-38 Segunda etapa de funcionamento do conversor HB-ZVS-PWM.
Terceira Etapa (t2, t3): No instante t2, quando a tenso em Cs2

atinge zero, o diodo de S2 diretamente polarizado, entrando em
conduo. O indutor Lr se desmagnetiza, devolvendo energia para a
fonte VB. Durante esta etapa o interruptor S2 comandado a conduzir
sob tenso nula, porm no entra em conduo devido ao sentido da
corrente. Esta etapa se encerra quando a corrente no indutor Lr atinge
zero, e est ilustrada na Fig. 3-39.
Fig. 3-39 Terceira etapa de funcionamento do conversor HB-ZVS-PWM.
122
Quarta Etapa (t3, t4): Quando a corrente em Lr atinge zero, no
instante t3, o interruptor S2 entra em conduo. A corrente no indutor Lr
passa a crescer linearmente no sentido oposto at atingir o valor -I0+iLm.
Esta etapa est ilustrada na Fig. 3-40.
Fig. 3-40 Quarta etapa de funcionamento do conversor HB-ZVS-PWM.
Quinta Etapa (t4, t5): A quinta etapa inicia no instante t4, quando
a corrente no indutor Lr atinge I0+iLm. O interruptor S2 permanece em
conduo, possibilitando a transferncia de energia da fonte VB para a
carga. Esta etapa se encerra quando S2 comandado a bloquear, e pode
ser observada na Fig. 3-41.
Fig. 3-41 Quinta etapa de funcionamento do conversor HB-ZVS-PWM.
Sexta Etapa (t5, t6): A sexta etapa representa o intervalo de

comutao suave de S2. No instante t5 o interruptor S2 comandado a
bloquear sob tenso nula, as tenses VCs1 e VCs2 variam de forma linear,
similar segunda etapa, porm o que ocorria para S1 agora ocorre para
123
S2. Ao final desta etapa a tenso em Cs1 nula e em Cs2 VB. Esta etapa
representada pela Fig. 3-42.
Fig. 3-42 Sexta etapa de funcionamento do conversor HB-ZVS-PWM.
Stima Etapa (t6, t7): Quando a tenso no capacitor Cs1 atinge

zero, o diodo de S1 entra em conduo. O indutor Lr se desmagnetiza,
devolvendo energia para a fonte VB, conforme ilustrado na Fig. 3-43. O
interruptor S1 comandado a conduzir sob tenso nula, mas no entra
em conduo devido ao sentido da corrente. Ao final desta etapa a
corrente no indutor Lr nula.
Fig. 3-43 Stima etapa de funcionamento do conversor HB-ZVS-PWM.
Oitava Etapa (t7, t8): No instante t7 quando a corrente no indutor

Lr atinge zero, o interruptor S1 passa a conduzir e sua corrente cresce
linearmente at atingir I0+iLm, conforme ilustrado na Fig. 3-44. Esta
representa a ltima etapa de funcionamento, portanto, a prxima etapa
novamente a primeira (t0, t1).
124
Fig. 3-44 Oitava etapa de funcionamento do conversor HB-ZVS-PWM.
As formas de onda de tenso e de corrente pertinentes esto

apresentadas na Fig. 3-45, para uma razo cclica D = 0,5. Para
simplificar as formas de onda as comutaes foram consideradas
instantneas (t1, t2) e (t5, t6).
125
Fig. 3-45 Formas de onda do conversor HB-ZVS-PWM.
126
3.9
EQUACIONAMENTO DO CONVERSOR HB-ZVS-PWM
Como o conversor HB-ZVS-PWM uma estrutura conhecida na

literatura [49][50][51], no ser realizado um estudo detalhado de seu
equacionamento. Inicialmente ser apresentada sua caracterstica de
sada e, em seguida, um estudo sobre a sua comutao ZVS e como
obt-la para uma ampla faixa de variao de carga. Por fim, ser
apresentada a metodologia de clculo dos seus componentes que, por
sua vez, possibilita o projeto prtico do conversor.
3.9.20 Caracterstica de Sada e de Transferncia Esttica
A partir das formas de onda da tenso Vab e V0, apresentadas na Fig.

3-45, pode-se observar que durante os intervalos em que ocorre
mudana de estado no indutor Lr, a tenso V0 zero. Como
consequncia disto, h uma reduo no tempo efetivo de aplicao de
tenso na sada, que se traduz em uma reduo da tenso V0 mdia. Isto
ocorre porque os diodos retificadores permanecem em curto-circuito
durante este intervalo de tempo, no havendo transferncia de potncia
carga [49]. Este fenmeno denominado de perda de razo cclica.
A caracterstica de sada do conversor HB-ZVS-PWM dada pela
equao (3.117), conforme [48].
V '0
4 I '0 Lr f s
2 D (1 D )
VB
VB
(3.117)
Como se pode observar, devido queda de tenso no indutor

ressonante, existe uma perda de razo cclica proporcional corrente de
carga, definida por:
I '0
Substituindo (3.118)
caracterstica de sada:
4 I '0 Lr f s
VB
em
(3.117),
(3.118)
pode-se
reescrever
q 2 D (1 D) I '0
(3.119)
A partir da equao (3.119) pode-se traar um baco que

relaciona o ganho esttico do conversor em funo da perda de razo
cclica (Fig. 3-46). Este baco permite observar a dependncia da tenso
de sada com a corrente de carga.
127
I 0
Fig. 3-46 Caracterstica de sada do conversor HB- ZVS -PWM.
Desprezando a perda de razo cclica provocada pela indutncia

de comutao, obtm-se a caracterstica de transferncia do conversor
(3.120), representada na Fig. 3-47.
q 2 D (1 D)
(3.120)
Fig. 3-47 Caracterstica de transferncia do conversor HB- ZVS-PWM.
128
Lembrando que V0 representa a tenso de sada do conversor
referida para o lado primrio do transformador, pode-se escrever a
relao de transformao conforme a equao (3.121) [51].
nT
V '0 VB
2 D (1 D) I '0
V0 V0
(3.121)
3.9.21 Estudo da Comutao ZVS
Nesta seo apresentada de maneira mais detalhada a

comutao sob tenso nula (comutao ZVS), que consiste em garantir
uma energia mnima na indutncia de disperso do transformador (Lr) no
momento da comutao, de maneira que a transio da tenso dos
interruptores S1 e S2 ocorra antes que estes sejam comandados [49].
Porm, como essa energia diretamente proporcional corrente de
carga, quando a carga reduzida abaixo de certo valor a comutao
suave deixa de ocorrer. Alm disso, existe um fator agravante devido ao
comando assimtrico, que faz com que um dos interruptores tenha
menos energia disponvel para fazer a transio de corrente, perdendo a
comutao suave antes do outro interruptor.
Neste ponto do trabalho importante comentar acerca do efeito
ou influncia do estgio de CFP na comutao suave global do circuito.
No incio do captulo foi colocado que ambos os conversores fazem uso
dos mesmos interruptores. Alm disso, o estgio de CFP apresenta
comutao ZVS naturalmente. Logo, qual a necessidade do estgio de
converso cc-cc apresentar comutao suave? Para responder a esta
pergunta, deve-se analisar o pior caso possvel. Supondo que o
conversor cc-cc no apresente comutao suave. bem provvel que a
soma das correntes dos dois estgios durante o intervalo de tempo em
que a tenso de entrada se encontra prxima de seu valor de pico
resultem em uma comutao ZVS. Porm, medida que a tenso de
entrada diminui, a corrente nos interruptores devido ao estgio de CFP
tambm diminui, chegando a zero na passagem por zero da tenso de
entrada. Portanto, durante este intervalo de tempo a corrente nos
interruptores composta somente pela corrente do estgio cc-cc e, se
este possui comutao forada, o conversor global (estrutura contendo
os dois conversores) tambm possuir. Deste modo, o fator determinante
para se obter comutao suave em todos os instantes se resume em
garantir a comutao suave do conversor cc-cc.
129
A Fig. 3-48 representa o circuito esquemtico equivalente do
conversor meia-ponte com comando assimtrico e a Fig. 3-49 apresenta
suas principais formas de onda envolvidas no processo de comutao.
Desprezando-se o tempo morto, os intervalos de tempo podem ser
aproximados pelas expresses:
t1 t2 DTs
(3.122)
t3 t4 (1 D)Ts
(3.123)
Os intervalos de tempo t1 e t3 so obtidos a partir do circuito
equivalente das etapas de transio linear de corrente de Lr que a
mesma corrente que circula pelo capacitor equivalente.
Assim:
2I 0Lr
(1 D)VB
2I L
t3 0 r
DVB
t1
(3.124)
(3.125)
Fig. 3-48 Circuito equivalente do conversor meia-ponte assimtrico.
130
Fig. 3-49 Formas de onda para anlise da corrente magnetizante.
Substituindo (3.124) em (3.122) e isolando t2, obtm-se:
t2 DTs
2 Lr I 0
(1 D)VB
(3.126)
Da mesma forma:
t4 (1 D)Ts
2 Lr I 0
DVB
(3.127)
A corrente mdia da indutncia de magnetizao obtida atravs

de (3.128). Como a corrente mdia no capacitor equivalente nula, a
corrente mdia na indutncia de magnetizao dada por (3.129).
(3.128)
I Ceq med I out med I Lm med
I Lm med I out med
(3.129)
131
Atravs da representao grfica das formas de onda (Fig. 3-49),
pode-se representar o valor mdio da corrente de sada no retificada
conforme (3.130).
I outmed
Ts
t2
t 4
I 0 dt
( I )dt
0
(3.130)
De (3.129) e resolvendo (3.130), obtm-se (3.131), que

representa a corrente mdia atravs da indutncia magnetizante do
transformador em funo da corrente de carga e da perda de razo
cclica.
I 0
I Lmmed (1 2 D ) I 0 1
2 D (1 D )
(3.131)
A ondulao de corrente no indutor magnetizante durante o

intervalo de tempo t2 dada por:
iLm
Onde:
(1 D)VB
t2
( Lm Lr )
iLm I1 I 2
(3.132)
(3.133)
iLm
2Lr I 0
D(1 D)VB
fs( Lm Lr ) ( Lm Lr )
(3.134)
A equao (3.134) apresenta a ondulao da corrente magnetizante, mas

ainda necessrio determinar seus valores mximos (I1) e mnimo (I2).
O prximo passo obter outra equao que descreva o valor
mdio da corrente da indutncia magnetizante em funo destes
intervalos de tempo e dos valores de pico das correntes I1 e I2, dada por:
t3
t4
(I I )
(I I )
I 2 1 2 dt I1dt I 2 1 2 dt
0
0
0
0
t 4
t
2
(3.135)
Resolvendo (3.135), substituindo os intervalos de tempo dados
em (3.124), (3.125), (3.126) e (3.127), e substituindo (3.133), obtm-se:
t1
I Lmmed I 2 dt
t 2
I1 I 2 2 I Lmmed
(1 2 D)iLm I 0
2 D(1 D)
De (3.136) e (3.133), obtm-se:

(3.136)
132
(1 2 D ) I 0
1
2 D (1 D )
i (1 2 D ) I 0
Lm 1
2
2 D (1 D )
I1 I Lmmed
I 2 I Lmmed
iLm
2
(3.137)
(3.138)
Comutao Baseada na Energia Armazenada em Lr

Considerando que o conversor opera na regio 0 D 0,5, a
comutao crtica ocorre no bloqueio de S2 e na entrada em conduo de
S1, e a corrente da indutncia magnetizante neste instante igual a I2 e a
corrente da disperso ILr dada por:
I Lr I 0 I 2
(3.139)
Substituindo (3.131) e (3.134) em (3.138) obtm-se o valor da
corrente I2. Substituindo o resultado em (3.139), obtm-se a corrente
disponvel para a comutao, dada por:
I Lr 2 DI 0
(1 2 D ) I 0 I 0 D (1 D )VCB
Lr I 0 (1 2 D ) I 0
1
2 D (1 D )
2 D (1 D )
2 fs ( Lr Lm ) ( Lr Lm )
(3.140)
O valor crtico da corrente da indutncia de disperso obtido
igualando-se sua energia armazenada com a energia necessria para
fazer a transio de tenso na associao paralela dos capacitores Cs1 e
Cs2, que igual a capacitncia Cseq.
Na descrio das etapas de operao no se entrou em detalhes da
comutao ZVS, que ocorre em duas etapas, sendo uma linear e outra
ressonante. Durante a etapa linear, a corrente de carga a responsvel
pela transio da tenso dos capacitores Csi, i=1,2, at que a tenso Vab
chegue zero. A partir deste instante, ocorre a etapa ressonante,
responsvel por descarregar Cseq de (1-D)VCB at zero.
Igualando-se a energia acumulada em Lr e Cseq tem-se a equao
(3.141).
1
1
2
Lr I Lr Cr 2 (Cs1 Cs 2 ) (1 D)VCB
2
2
(3.141)
Isolando a corrente crtica em(3.141):
I Lr Cr
Cseq
Lr
(1 D )VCB
(3.142)
133
Devido conveno de corrente adotada, a corrente crtica
negativa, portanto, deve ser menor que o valor negativo do resultado de
(3.142). Assim:
I Lr Cr
Cseq
Lr
(1 D )VCB
(3.143)
Substituindo (3.140) em (3.143) e isolando a indutncia de

magnetizao, chega-se a:
VCB D (1 D ) I 0 (2 D 1)
Lr I 0
2 D (1 D ) 1
2 fs

(3.144)
Lm Lr
C seq I 0 I 0 (2 D 1)
2 DI 0 VCB ( D 1)
Lr
2 D (1 D )
A equao (3.144) fornece um parmetro para o projeto da
indutncia magnetizante em funo da corrente de carga referida ao
primrio do transformador.
J a obteno da indutncia de disperso, na pratica, vir da
construo do transformador e depender de diversos fatores, como o
tipo de ncleo escolhido e o mtodo de enrolamento, por exemplo.
Contudo, este valor pode ser estimado. No caso de transformadores que
usam ncleos de ferrite do tipo E, possuem indutncia de disperso da
ordem de 2 a 3 % da indutncia magnetizante.
Outra maneira de se obter a indutncia de disperso estipular a
perda de razo cclica para a potncia nominal em funo do tempo
morto do circuito de bootstrap utilizado. Uma vez estipulada a perda de
razo cclica pode-se fazer uso da equao (3.118) para calcul-la. Neste
caso, quando da implementao prtica, pode-se projetar o
transformador de tal sorte a obter uma disperso prxima da calculada
ou incrementar a disperso com a adio de um pequeno indutor
externo.
PROJETO,
3.10 METODOLOGIA DE
SIMULAO E EXPERIMENTAIS
RESULTADOS
DE
Nesta seo ser apresentada a metodologia de projeto atravs de

um exemplo. As especificaes para o projeto esto apresentadas no
Quadro 3-5. Aps o clculo dos elementos do circuito sero
apresentados resultados de simulao, nos quais sero demonstradas
134
algumas caractersticas ainda no abordadas, no desenvolvimento
terico, at o momento. Por fim, sero apresentados resultados
experimentais do conversor ca-cc, j apresentados em [45].
Quadro 3-5 Especificaes gerais do projeto.
Parmetro
Valor
Tenso de Entrada - Vi
220 Vef 10% / 60 Hz
Tenso de Sada - V0
24 Vdc 5 %
Potncia Nominal de Sada P0
200 W
Frequncia de comutao nominal fs
110 kHz
Norma a Atender
IEC 61000-3-2 Classe A, D
3.10.22 Clculo dos Componentes do Estgio de CFP
Uma vez definidos os parmetros externos, devem ser definidos

alguns parmetros internos da estrutura, como a razo cclica D, a tenso
de barramento VB, ou , e a relao entre a frequncia de comutao e a
frequncia natural do circuito, .
O melhor ponto de operao do circuito ocorre para = 1, pois
garante maior intervalo de conduo dos indutores Lin, menor ondulao
de corrente de entrada alm de menores esforos de tenso nos
componentes. No entanto, este o limite terico de operao do circuito.
Na prtica, deve-se procurar operar o mais prximo de 1, mas mantendo
uma margem de segurana para que o circuito no entre no MCC, que
ocorre se a tenso de barramento for inferior tenso de entrada. Alm
disso, a tenso de barramento apresenta uma ondulao em 120 Hz e o
valor eficaz da tenso de entrada pode variar. Deste modo, optou-se por
escolher a tenso de barramento como sendo igual ao valor de pico da
tenso de entrada quando esta estiver 10 % acima de seu valor nominal.
Quanto razo cclica, assim como , deve ser a maior possvel.
Porm, tambm se deve garantir uma margem que possibilite atingir a
potncia nominal quando a tenso de entrada (rede) estiver abaixo da
nominal, ou mesmo para que a malha de controle possa agir
adequadamente perante um degrau de carga. Deste modo, arbitrou-se D
= 0,4.
135
Quanto relao entre frequncias , arbitrou-se um valor
ligeiramente inferior a 0,3 de modo que resultasse em um capacitor de
valor comercial.
Colocando os valores dos parmetros internos na forma de
quadro, tem-se:
Quadro 3-6 Parmetros internos do estgio de CFP.
Parmetro Valor
0,92
D
0,4
< 0,3
O valor da indutncia Lin pode ser obtido isolando-se Lin na
equao da potncia de entrada (3.100), obtendo-se (3.145). Para
substituir a potncia de entrada deve-se supor um rendimento
aproximado para a estrutura, conforme (3.146).
Lin
Onde:
Vin pk 2
4 Pin fs
(3.145)
Pin P0
(3.146)
Assumindo um rendimento de 90 % e substituindo valores em
(3.145), obtm-se:
Lin 197 H 200 H
(3.147)
Utilizando a equao (3.116) e aproximando por 0,22, obtm-se
Cf, conforme (3.148).
Cf
1
220nF
4 f s Lin 2
2
(3.148)
Com os resultados das equaes (3.145) e (3.148) obtm-se os

valores dos componentes que compem o estgio de CFP, apresentados
no Quadro 3-7. O prximo passo determinar os valores dos
componentes do estgio cc-cc.
Quadro 3-7 Valores dos componentes do circuito de CFP.
Parmetro
Valor
Lin1 = Lin2 = Lin

Cf1 = Cf2 = Cf
200H
220nF
136
3.10.23 Clculo dos Componentes do Conversor CC-CC
Com base nos parmetros apresentados no Quadro 3-5 e sabendo

o valor da tenso de barramento, obtido na subseo anterior atravs de
, pode-se dar incio ao clculo dos componentes do conversor meiaponte assimtrico. Porm, antes disso, devem ser estipulados alguns
parmetros internos ao funcionamento do conversor, como a perda de
razo cclica. O Quadro 3-8 apresenta os parmetros adotados assim
como as demais especificaes j apresentadas para o projeto da fonte.
A queda de tenso dos diodos retificadores de sada foi acrescentada aos
dados com a finalidade de compens-la.
Quadro 3-8 Parmetros de projeto do conversor cc-cc.
Parmetro
Valor
Razo Cclica
D = 0,4
Perda de Razo Cclica
I '0 4%
Tenso de Barramento
VB = 340V
Frequncia de Comutao
fs = 110 kHz
Tenso de sada
V0 = 24V
Queda de tenso nos diodos retificadores de sada
VD = 0,6V
Substituindo os valores da razo cclica e da perda de razo

cclica na equao (3.119), obtm-se o valor de q, que representa a
relao entre a tenso mdia referida ao primrio do transformador e a
tenso de barramento, reescrita em (3.149).
V
q 0 2 D (1 D) I '0 2 0, 4 (1 0, 4) 0, 04 0, 44
VB
(3.149)
Sabendo os valores de q e da tenso de barramento, obtm-se a
tenso mdia no primrio do transformador a partir da equao (3.117),
reescrita em (3.150) com os termos rearranjados.
V0 q VB 150V
(3.150)
Substituindo os devidos valores na equao (3.121), obtm-se a
relao de transformao (3.151):
137
nT
V0
150V
6,1
V0 VD 24V 0,6V
(3.151)
A partir da corrente de sada para a potncia nominal (3.152),

obtm-se o valor eficaz da corrente referida ao primrio do
transformador (3.153):
I0
P0 200W
8,33 A
V0
24V
I
I0 0 1,366
nT
(3.152)
(3.153)
Isolando Lr na equao (3.118), obtm-se a equao que permite

calcular seu valor em funo da corrente de sada refletida para o
primrio do transformador:
Lr
VB I '0
4 I '0 f s
(3.154)
Substituindo os valores em (3.154), obtm-se o valor da

indutncia ressonante:
Lr
VB I '0
340V 0, 04
22,57 H (3.155)
4 I '0 f s 4 1,369 A 110kHz
A indutncia ressonante pode ser simplesmente a indutncia de

disperso do transformador, a qual pode ser ajustada afastando o
enrolamento primrio do centro do ncleo, por exemplo. Porm, em
alguns casos, pode ser necessrio adicionar uma pequena indutncia
externa para completar o valor da indutncia.
Para completar o projeto do transformador pode-se calcular sua
indutncia magnetizante com base no estudo da comutao suave. No
entanto, na poca do desenvolvimento do prottipo [45], este estudo no
estava pronto e no foi implementado. Contudo, sugere-se projetar o
transformador com a indutncia de magnetizao reduzida, para atender
faixa de comutao suave desejada.
Para concluir o projeto dos componentes do conversor cc-cc,
resta calcular o filtro de sada, composto por L0 e C0.
Para calcular o indutor do filtro de sada L0, ser considerada uma
ondulao mxima da corrente de sada igual a 15%. Sendo assim, a
ondulao de corrente no indutor dada pela expresso (3.156).
IL0 0,15 I 0
(3.156)
138
O valor da indutncia do filtro de sada dado pela equao
(3.157).
L0
V0 VD 1 D
2 f s IL0
(3.157)
Substituindo os valores em (3.157), obtm-se (3.158).
L0
24 0, 6 1 0, 4
2 110 103 0,15 8,33
53, 7 H
(3.158)
Para calcular a capacitncia de sada, normalmente se utiliza a

equao (3.159), que deve ter como resultado um valor extremamente
reduzido, devido elevada frequncia de comutao. Para tal, considerase a ondulao de corrente no capacitor de sada igual ondulao da
corrente no indutor de filtragem (IL0 = IC0). A ondulao mxima da
tenso de sada foi estipulada em 0,5 %. Segundo [52], a capacitncia de
sada pode ser obtida pela equao(3.159).
C0
IC0
8 f s V0
(3.159)
C0
0,15 8,33
11,8 F
8 110 103 5 103 24
(3.160)
Contudo, devido s perdas causadas pela ondulao em alta

frequncia da corrente no capacitor de sada este deve possuir uma
resistncia srie equivalente (RSE) dentro de um valor mximo de forma
que no haja um sobre aquecimento do mesmo, causando perdas
elevadas que, no pior caso, possam levar sua destruio.
RSE
V0
IC0
(3.161)
RSE 0, 096
(3.162)
Na prtica, devido corrente eficaz que os capacitores
disponveis podem suportar, o capacitor escolhido poderia ser de 680 F
/ 35 V, com RSE de 0,038 . Contudo, at o momento no foram feitas
consideraes com relao ao controle do circuito e resposta transitria.
Sabe-se, a priori, que o circuito apresenta naturalmente uma ondulao
de 120 Hz na tenso de barramento e que esta est fadada a aparecer na
tenso de sada, caso o circuito de controle no a corrija. No entanto, se
tal ondulao for corrigida, ocorrer distoro da corrente de entrada,
139
como no caso do retificador boost. Deste modo, interessante que o
capacitor de sada possua valor elevado o suficiente para garantir que a
tenso de sada no varie para fora dos limites especificados durante um
degrau de carga.
O clculo da capacitncia de sada do conversor poder depender
da resposta dinmica desejada. No momento, apenas se est interessado
em confirmar seu funcionamento esttico, de maneira a validar a
metodologia descrita.
O capacitor de barramento o elemento que realiza a juno
entre o estgio de entrada (CFP) e o de sada (conversor cc-cc), e
responsvel pela manuteno da tenso de barramento. Indiretamente,
este capacitor que determina a ondulao da tenso de sada do
conversor, pois apesar da ondulao em alta frequncia ser muito
pequena, a ondulao da tenso de barramento ser refletida na sada do
circuito, pelo menos em malha aberta. Para o clculo de sua capacitncia
necessrio estipular a ondulao de tenso permitida em seus terminais
para a frequncia de 120Hz, devida ponte retificadora. Neste caso,
utilizou-se a ondulao de projeto, apresentada no Quadro 3-5. O valor
mdio da tenso deste capacitor em regime de funcionamento, a
ondulao de tenso admitida e o valor mximo de tenso que dever
suportar, esto apresentados no Quadro 3-9.
Quadro 3-9 Parmetros do capacitor de barramento.
Parmetro
Valor
Ondulao de tenso admitida.
VB = 10%
Valor mdio da tenso de barramento em regime
VBmed = 340V
Mxima tenso permitida para o barramento
VBmax = 500V
Conforme [48], o valor do capacitor de barramento pode ser

obtido pela equao (3.163).
CB
Pout
2 f rede (VB max ) 2 (VB min ) 2
(3.163)
Substituindo os valores de projeto em (3.163), obtm-se (3.164)

.
CB
200
2
2
0,1
0,1
2 60 340 1
340 1

2
2
72 F (3.164)
140
O capacitor escolhido para ser usado no prottipo foi de
100F/500 V. O capacitor comercial escolhido possui uma resistncia
srie equivalente (RSE) tpica de 350m.
3.10.24 Resultados de Simulao
A etapa de simulao do circuito de potncia tem o objetivo de

comprovar os estudos realizados na parte de anlise e projeto do
conversor, fornecendo informaes sobre as tenses e correntes em
todos os elementos que compem o circuito. Para a realizao das
simulaes utilizou-se o pacote de programas OrCAD .
A seguir esto apresentados os resultados de simulao do
circuito completo, estgio de CFP e conversor cc-cc. Os valores dos
componentes utilizados so os projetados na seo anterior. A Fig. 3-50
reapresenta o circuito esquemtico de potncia da fonte para facilitar a
identificao dos elementos do circuito. O circuito esquemtico
completo utilizado na simulao e o netlist esto apresentados no
Apndice A.
Fig. 3-50 Circuito de potncia da fonte.
Primeiramente foi feita uma simulao idealizada do circuito,

utilizando os modelos ideais para os interruptores, diodos, capacitores,
indutores e transformador. Esta simulao permite verificar o quanto o
equacionamento realizado se aproxima dos resultados. Na Fig. 3-51
esto apresentadas as formas de onda da tenso e da corrente de entrada
do circuito. Na Fig. 3-51 (a) tem-se a corrente de entrada sem a adio
de qualquer tipo de filtro. Na Fig. 3-51 (b) apresentado o valor mdio
instantneo da corrente de entrada, evidenciando seu formato, sem a
ondulao de alta frequncia.
141
vin
100
iin
vin
100
iin
Fig. 3-51 Formas de onda da tenso e da corrente de entrada da fonte:

(a) Sem filtro, (b) Valor mdio instantneo da corrente de entrada.
O resultado da anlise harmnica da forma de onda da corrente

de entrada juntamente com os limites impostos pela IEC 61000-3-2
Classe D esto apresentados na Fig. 3-52. Conforme se pode observar
no grfico de barras, a corrente de entrada do circuito apenas apresenta
contedo harmnico significativo de terceira e quinta ordem, os demais
so to pequenos que no aparecem no grfico, devido escala usada. A
DHT da corrente de 11 % e o fator de potncia obtido igual a 0,994.
Corrente (A)
142
Fig. 3-52 Contedo harmnico de baixa frequncia da corrente de

entrada juntamente com os limites impostos pela IEC 61000-3-2 Classe D.
A Fig. 3-53 apresenta a corrente de entrada normalizada

juntamente com as previstas pelo estudo apresentado na seo 3.6.16
para as razes cclicas de 30 % e 40 %. Deste modo, possvel
comparar a forma de onda e a amplitude atingida. Como se pode
observar, a corrente simulada ficou em um patamar intermedirio entre
as duas curvas. Isto se deve a alguns fatores que no foram modelados,
como a ondulao da tenso nos capacitores Cfi e a perda de razo
cclica provocada pela adio do tempo morto, necessrio na prtica
para evitar curto-circuito de brao, o que foi desprezado no
equacionamento terico. Alm disso, o valor da tenso de barramento
ficou ligeiramente maior que o previsto, contribuindo para a reduo da
corrente normalizada. Tambm, deve-se ressaltar que todo o
equacionamento desenvolvido foi baseado em aproximaes, existindo,
portanto, uma margem de erro intrnseca entre os valores calculados e os
obtidos em simulao.
iin()
t
Fig. 3-53 Corrente de entrada normalizada.
A Fig. 3-54 apresenta os resultados de simulao para a tenso de

barramento e a tenso de sada. A tenso de barramento que se esperava
143
pelo equacionamento era de 340 V, no entanto o valor mdio obtido na
simulao foi de aproximadamente 350 V, resultando numa diferena de
aproximadamente 3 %. A ondulao de baixa frequncia de ambas as
tenses ficou limitada dentro do previsto. Tambm possvel constatar
que a ondulao de baixa frequncia presente no barramento cc se
reflete na sada, com um atraso, evidenciando uma caracterstica
intrnseca ao funcionamento da estrutura.
Fig. 3-54 Tenso de barramento VB e tenso de sada da fonte V0.
Retornando s caractersticas referentes ao estgio de CFP, a Fig.

3-55 apresenta a forma da corrente nos indutores Lin na frequncia da
rede eltrica, e em seguida um detalhe durante o pico da tenso de
entrada, em que so mostradas juntamente com a corrente de entrada. O
envelope da corrente iLin2 foi destacado no semiciclo positivo enquanto
no semiciclo negativo destacou-se o envelope da corrente iLin1.
Fig. 3-55 Corrente nos indutores de entrada Lin1 e Lin2 na escala de

frequncia da rede eltrica e detalhe na alta frequncia durante o pico da
tenso de entrada.
144
A Fig. 3-56 apresenta as formas de onda da tenso dos
capacitores Cfi na frequncia da rede. Nesta possvel visualizar a
ondulao em alta frequncia presente na tenso destes. Como j
mencionado, esta ondulao em alta frequncia funo de , e possui
efeito direto sobre a tenso de barramento do circuito. Quanto menor for
o valor de maior o valor dos capacitores Cfi e menor a ondulao,
aproximando-se do equacionamento. Quanto maior o valor de ( >
0,33) maior a ondulao de tenso em alta frequncia em Cfi e o circuito
passa a se comportar de maneira diferente da equacionada. Alm da
ondulao de alta frequncia na tenso dos capacitores Cfi, possvel
observar a diferena entre as tenses de pico atingidas durante o
semiciclo positivo e negativo da tenso de entrada. Como j comentado,
so provocadas pela inverso do sentido da corrente de entrada,
juntamente com a razo cclica assimtrica, de maneira que os indutores
Lin e os capacitores Cf troquem de papel nas etapas de operao a cada
semiciclo da tenso de entrada.
Fig. 3-56 Formas de onda de tenso nos capacitores de entrada Cf1 e Cf2,
na escala de frequncia da rede eltrica e detalhe na alta frequncia
durante o pico da tenso de entrada.
Quanto ao valor de pico atingido pelas tenses nos capacitores

Cfi, os resultados corroboram a teoria desenvolvida, segundo a qual as
tenses so dadas por (3.81) e (3.82). Substituindo os valores em (3.81)
obtm-se (3.165) e em (3.82), obtm-se (3.166), cujos resultados podem
ser visualmente confirmados no detalhe apresentado na Fig. 3-56.
Vin VB (2 D 1) 311V 350V (2 0, 4 1)
VCf 1 pk pk
190, 5V
2
2
(3.165)
145
Vin pk VB (2 D 1)
311V 350V (2 0, 4 1)
120, 5V
2
2
(3.166)
Para fins ilustrativos a Fig. 3-57 apresenta a tenso vab aplicada
aos terminais do transformador.
VCf 2 pk
Em seguida foi realizada uma srie de simulaes em diferentes

pontos de operao, permitindo gerar curvas que descrevem a potncia
de sada do conversor em funo da frequncia de comutao, ou,
indiretamente, de , tendo a razo cclica como parmetro. O resultado
destas simulaes est apresentado na Fig. 3-58. Observando-a, pode-se
constatar que variando a frequncia de comutao juntamente com a
razo cclica pode-se ampliar a faixa de variao de carga do conversor.
A partir do mesmo procedimento, foi possvel traar as curvas de
tendncia da tenso de barramento. O resultado est apresentado na Fig.
3-59.
Observando as Fig. 3-58 e Fig. 3-59 tambm possvel constatar
que variando a potncia de sada, utilizando a razo cclica, a tenso de
barramento VB se eleva significativamente, ao passo que se a potncia
de sada for variada utilizando-se apenas a frequncia de comutao, no
ocorre variao significativa da tenso de barramento. Contudo, neste
ltimo caso, a faixa de variao de carga mais estreita se a frequncia
de comutao mxima for limitada a um valor igual a duas vezes a
frequncia nominal. Por este motivo, na seo seguinte, apresenta-se um
sistema de controle que faz uso das duas tcnicas, utilizando para isso,
duas malhas distintas.
146
Na Fig. 3-59 tambm possvel observar a influncia de na
tenso de barramento medida que a tenso de comutao reduzida.
Para frequncias de comutao menores que 80 kHz, > 0,3.
300
D = 0.5
250
200
D = 0.4
150
D = 0.3
100
50
D = 0.2
0
80
100
120
140
160
180
200
fs(kHz)
Fig. 3-58 Potncia de sada do conversor em funo da frequncia de

comutao, tendo a razo cclica como parmetro.
Fig. 3-59 Tenso de barramento VB em funo da frequncia, tendo a

razo cclica D como parmetro.
147
3.10.25 Estratgia de Controle
Para o conversor apresentado, admitir-se- que os interruptores

sero comandados de maneira complementar para que o conversor se
beneficie da comutao ZVS. Deste modo, pode-se utilizar pelo menos
trs abordagens diferentes para realizar o controle da tenso de sada. A
mais simples operar o conversor com frequncia constante e controlar
a tenso se sada variando-se a razo cclica entre 0 e 0,5 ou entre 0,5 e
1. Contudo, como qualquer outro conversor boost CFP operando no
MCD, a tenso de barramento se eleva com a reduo da razo cclica,
como consequncia da reduo de carga. A segunda alternativa variar
a frequncia de comutao mantendo a razo cclica fixa, tipicamente
em 50 % para se obter simetria no funcionamento. A vantagem, neste
caso, a tenso de barramento que permanece praticamente constante
perante variaes do ponto de operao (Fig. 3-59). Contudo, a
dinmica do controle deve ser lenta (levando alguns perodos da rede
para atingir o valor final aps um transitrio) e a faixa de variao de
carga mais estreita [37]- [39]. A terceira alternativa fazer uso das
duas tcnicas ao mesmo tempo. A ideia usar a variao da frequncia
para manter a tenso de barramento abaixo de um limite mximo,
quando a potncia de sada reduzida, enquanto se faz uso da variao
da razo cclica para manter a tenso de sada regulada com a dinmica
desejada.
O uso de ambas as tcnicas ao mesmo tempo possvel devido s
diferentes respostas dinmicas do circuito de CFP e do conversor cc-cci.
Enquanto a tenso de barramento pode ser regulada em uma base de
dezenas de milisegundos, a tenso de sada deve ser controlada em uma
base de tempo de alguns microsegundos. Deste modo, definiu-se que a
tenso de barramento, seria controlada atravs da variao da frequncia
de comutao e a tenso de sada do conversor atravs da variao da
razo cclica.
O controlador usado para compensar a tenso de barramento do
tipo proporcional enquanto o da tenso de sada do tipo proporcional
integral. A Fig. 3-60 mostra o esquema de controle.
Embora a dinmica do conversor cc-cc possa ser obtida a partir de seu modelo [55][58], no se obteve o modelo do conversor de CFP de maneira matemtica. Apenas utilizou-se
de resultados de simulao para a obtenso dos tempos de resposta de ambos os circuitos,
utilizando-se uma aproximao por um modelo de segunda ordem.
148
Fig. 3-60 Estratgia de controle
O projeto para o controlador do conversor cc-cc pode ser feito

baseando-se em modelos j existentes na literatura [55]-[58]. O projeto
do controlador do conversor de CFP, no requer grande esforo, uma
vez que a tenso de barramento no necessita ser regulada, apenas deve
respeitar um limite de tenso mxima para a condio de carga mnima.
Deste modo, o ganho do controlador do tipo proporcional pode ser
facilmente obtido atravs de simulao. Contudo, necessrio fazer uso
de um circuito de saturao para limitar as frequncias mxima e
mnima de operao do conversor.
A Fig. 3-61 apresenta resultados de simulao para a tenso de
sada, corrente de entrada e tenso de barramento perante um degrau de
carga de 100 % da potncia nominal para 40 %. Como possvel
observar, a tenso de sada manteve-se regulada em 24 V, enquanto a
tenso de barramento se deslocou para outro valor, mais elevado,
levando alguns ciclos de rede para atingir o ponto de equilbrio.
149
Fig. 3-61 Resultados de simulao para a tenso de sada, corrente de

entrada e tenso de barramento perante um degrau de carga de 100 %
para 40 % da potncia nominal.
importante ressaltar que o controle da tenso de sada acaba

distorcendo a corrente de entrada do conversor. Isto se deve ao fato do
controlador ter sido projetado com frequncia de corte superior 120
Hz, visando melhorar a resposta dinmica do circuito. A DHT do
conversor sem controle que de aproximadamente 13 % para a potncia
nominal passa para 16 % com o sistema de controle atuando, contudo,
atendendo aos limites impostos pela IEC 61000-3-2 com folga.
150
3.10.26 Resultados Experimentais
Aps as etapas de projeto e simulao da fonte passou-se para a

fase de montagem de um prottipo para testes em bancada, de forma a
comprovar na prtica os resultados obtidos nos clculos e por meio de
simulaes. O Apndice B apresenta o circuito esquemtico da parte de
potncia do circuito juntamente com o desenho da placa de circuito
impresso e uma foto do prottipo implementado.
A seguir esto apresentadas as medidas e aquisies realizadas no
prottipo da fonte, com o uso do osciloscpio TDS5034B da Tektronix.
Cabe explicar que a fonte montada um prottipo de laboratrio e no
um produto final, destinado comercializao. Sua finalidade a de
validar o estudo terico desenvolvido e apresentado ao longo deste
trabalho, portanto, no houve preocupao em se utilizar um circuito de
controle no momento. Todos os resultados foram obtidos para o
conversor operando em malha aberta. Alm disso, no houve uma
preocupao maior com a interferncia eletromagntica (EMI), embora
tenha sido inserido um filtro de alta frequncia na entrada do conversor.
Para as medidas realizadas em potncia nominal na sada (P0 =
200 W), a tenso de sada da fonte foi regulada em 25 V, pois no se
dispunha de uma carga apropriada para a obteno da potncia nominal
com tenso de sada em 24 V. A potncia atingida na sada para V0 = 24
V de 193 W, que representa 96,5% da potncia nominal.
A tenso de entrada do circuito foi obtida a partir de uma fonte de
alimentao especial para testes AC Power Source/Analyzer 6813B, da
Agilent, que produz uma forma de onda senoidal com distoro
praticamente desprezvel. A DHT da tenso de entrada ficou em torno
de 0,2%.
Na Fig. 3-62 (a) esto apresentadas as medidas de tenso e de
corrente na entrada da fonte CFP-EU operando com potncia nominal.
A forma de onda de maior amplitude representa a tenso (Ch1),
enquanto a menor representa a corrente (Ch2). Esta medida foi realizada
para a potncia nominal, com a tenso de sada regulada em 25 V. Na
Fig. 3-62 (b) apresentada a anlise harmnica da corrente de entrada
juntamente com os limites impostos pela IEC 61000-3-2 Classe D. Esta
figura apresenta tambm uma tabela resumida contendo a DHT da
corrente e da tenso e o fator de potncia, alm de outros ndices
relevantes. Observando-a, pode-se constatar a presena de terceira
harmnica, e que todas as outras harmnicas apresentaram valores to
reduzidos que no aparecem no grfico. Assim como nos resultados de
151
simulao, a DHT da corrente de entrada ficou em 11 % e o fator de
potncia obtido foi de 0,994, atendendo com folga aos limites impostos
pela norma.
Fig. 3-62 (a)Formas de onda de tenso e de corrente na entrada da fonte,

(b) anlise da qualidade da energia drenada pelo conversor.
152
A Fig. 3-63 (a) apresenta as formas de onda da tenso e da
corrente de entrada para a potncia mnima atingida com o prottipo
(51,3 W), com uma frequncia de comutao de 180 kHz e razo cclica
de aproximadamente 16 %. A Fig. 3-63 (b) apresenta a anlise da
qualidade da energia drenada pela fonte nesta condio de carga. A
DHT medida para a corrente de entrada foi de 21 % e o fator de potncia
igual a 0,979, inferior ao esperado no estudo terico, porm, ainda
elevado e atendendo aos limites da IEC 61000-3-2 Classe D com folga.
153
Fig. 3-63 - Tenso de entrada (100 V/div) e corrente de entrada (200

mA/div) 1,25Msample/s para a potncia de sada de 51,3 W.
A Fig. 3-64 apresenta as correntes nos indutores de entrada Lin

juntamente com a corrente de entrada. A envoltria de baixa frequncia
154
confunde as correntes nos indutores, mas estas podem ser facilmente
observadas no detalhe em alta frequncia, o qual permite identificar o
valor de pico diferente, atingido pelas duas correntes.
Fig. 3-64 Formas de onda de corrente nos indutores Lin1 e Lin2 e na

entrada do conversor, na escala da frequncia da rede eltrica e detalhe na
frequncia de comutao durante o pico da tenso de entrada.
A Fig. 3-65 apresenta as medidas de tenso e de corrente na sada

para a potncia nominal. A ondulao da tenso de sada, apesar de
refletir a ondulao de 120 Hz do barramento, ficou em 3 %, abaixo do
valor especificado.
155
Fig. 3-65 Tenso e corrente na sada do conversor na potncia nominal.
Para o ensaio de rendimento foram medidas as tenses e correntes

na entrada e na sada do circuito simultaneamente. Utilizando
ferramentas de medidas do osciloscpio foi possvel obter as potncias
mdias na entrada e na sada. Na Fig. 3-66 tem-se as medidas realizadas
aps uma hora de funcionamento na potncia nominal. O rendimento da
estrutura para estas condies de 90,3 %.
Apesar do rendimento da estrutura ficar abaixo do dos reatores
eletrnicos que utilizam esta tcnica de CFP, cujos valores so
superiores a 90%, o valor obtido, de 90,3% superior a grande parte das
fontes de alimentao e das estruturas CFP-EU apresentadas no captulo
dois. Alm disso, deve-se atentar para o fato de que o retificador de
sada do conversor cc-cc representa boa parte das perdas do conversor,
podendo ser reduzida utilizando-se MOSFETs como retificadores
sncronos no lugar dos diodos Schottky [34].
156
Fig. 3-66 Medida de rendimento e formas de onda de tenso e de corrente

na entrada e tenso de sada, para potncia nominal.
A Fig. 3-67 apresenta a curva de rendimento do prottipo em

funo da potncia de sada. Pode-se observar que o rendimento comea
a cair mais acentuadamente abaixo dos 80 W. Isto se deve perda de
comutao ZVS que deixa de ocorrer durante a passagem por zero da
tenso de entrada e comea a deixar de ocorrer numa faixa cada vez
maior medida que a potncia reduzida. Isto ocorre porque o
conversor foi projetado para que a comutao ZVS seja obtida a partir
da energia armazenada na indutncia de disperso do transformador. A
faixa de variao de carga com a qual o conversor opera com comutao
ZVS pode ser estendida a partir de um projeto adequado para a
indutncia de magnetizao. A Fig. 3-68 apresenta o detalhe da perda da
comutao suave no interruptor S1 durante os intervalos de tempo em
que a tenso de entrada se encontra prxima de zero (pico de corrente
devido descarga do capacitor do interruptor S2 no instante da entrada
em conduo). possvel perceber que nos instantes em que a tenso de
entrada possui valor elevado a comutao suave ainda ocorre (o diodo
em antiparalelo de S1 est conduzindo no instante da entrada em
conduo).
157
Fig. 3-67 Curva de tendncia do rendimento em funo da potncia de

sada.
Fig. 3-68 Detalhe da perda da comutao suave em S1 para a potncia de

sada de 75W.
A Fig. 3-69 apresenta a curva de tendncia obtida para a tenso

de barramento em funo da potncia de sada. A frequncia de
comutao do conversor s comeou a ser elevada a partir do instante
em que a tenso atingiu 440V. Como se pode perceber, a variao da
frequncia de comutao juntamente com a razo cclica permitiu atingir
a potncia mnima com uma tenso de barramento inferior que seria
158
atingida caso se estivesse variando somente a razo cclica. Com isto,
possvel utilizar interruptores e capacitores que suportem at 500 V,
com segurana.
Fig. 3-69 Tenso de barramento em funo da potncia de sada do

conversor.
3.11 CONCLUSO
Neste captulo foi apresentado o estudo da estrutura serial
interleaved boost modificada operando com razo cclica varivel. Este
conversor j havia sido estudado em [36] e [37], porm, operando com
razo cclica fixa e igual a 50 % e frequncia varivel. O estudo
apresentado neste trabalho visa estender o conhecimento sobre o
comportamento de tal estrutura de maneira a possibilitar identificar a
maneira mais adequada de projet-la e de control-la, para que se
obtenha elevado fator de potncia, larga faixa de variao da potncia de
sada e elevado rendimento.
No incio do captulo foram apresentadas algumas estruturas de
conversores cc-cc que podem ser agrupados estrutura de maneira a
formar um conversor ca-cc isolado de estgio nico com correo do
fator de potncia. Assim, como em [37], o conversor escolhido para ser
estudado com a estrutura foi o meia-ponte assimtrico com comutao
ZVS, por ser considerado o mais adequado para a faixa de carga de 100
W a 600 W.
159
Existe na literatura uma estrutura similar, proposta por Wu em
[32] e [33], cujo funcionamento idntico, porm, devido ao
posicionamento dos indutores, os diodos da ponte retificadora de
entrada sofrem com tenses reversas que podem ser destrutivas. Alm
disso, a metodologia simplificada proposta por Wu parte do princpio de
que ambos os indutores de entrada operam em modo de conduo crtica
durante todo o perodo da tenso da rede eltrica, generalizando esta
condio para toda a faixa de variao do parmetro , o que pode levar
a concluses erradas sobre o comportamento do circuito em certas
condies.
A metodologia apresentada mostrou-se adequada para prever o
funcionamento do conversor, o que ficou comprovado pelos resultados
de simulao e experimentais. Apesar de o estudo realizado ser vlido
para < 0,3, observou-se por simulao que quando maior e o
circuito comea a operar em modo ressonante, a tenso de barramento
pode ser limitada em valores inferiores aos obtidos com a estrutura
operando no modo linear, quando a razo cclica reduzida. Contudo,
seu equacionamento no pode ser simplificado, devendo seguir as
equaes descritas na seo 3.5 e, neste caso, necessrio determinar as
condies iniciais de tais equaes.
Com relao aos resultados experimentais, so os mesmos
apresentados em [45].
160
161
4
4.1
ESTRUTURAS PARA FONTES DE ALIMENTAO

BASEADAS NA TCNICA CHARGE-PUMP DO TIPO
FONTE DE CORRENTE
INTRODUO
Continuando com a busca pela obteno de uma fonte de

alimentao com CFP, baixo custo e elevado rendimento, procurou-se
uma soluo com menor nmero de componentes e, ou, tamanho
reduzido dos indutores e capacitores, quando comparados com os
componentes das solues j apresentadas. Ao mesmo tempo, o objetivo
que mantenha as boas caractersticas de elevado fator de potncia e
rendimento, para uma ampla faixa de variao de carga, atravs dos
efeitos de interleaving e da comutao suave do tipo ZVS, j utilizados
nas estruturas dos captulos anteriores.
Uma das alternativas para reduzir o nmero de elementos
magnticos, ou pelo menos de ncleos, acoplar os indutores de entrada
da estrutura j estudada no captulo trs, porm, como ficou
comprovado com os estudos de Do et al. [40] e [41], o acoplamento
subtrativo no traz benefcios, pois necessrio que as indutncias de
disperso possuam a mesma ordem de grandeza da magnetizante dos
indutores acoplados. Isto praticamente inviabiliza sua implementao
prtica sem o auxlio de indutores adicionais. Deste modo, neste
trabalho investigou-se a possibilidade de se trabalhar com indutores
fortemente acoplados e com acoplamento aditivo, considerado por [59]
como a melhor maneira de integrao magntica. Contudo, o
funcionamento da estrutura modificou-se significativamente.
Outra modificao foi o reposicionamento do inversor. Na
estrutura anterior havia uma conexo direta entre os capacitores de
entrada e o ponto mdio do brao inversor. Na nova estrutura, o
transformador inserido diretamente entre estes dois pontos. Deste
modo, aproveita-se a tenso oscilante em alta frequncia criada entre
estes dois pontos para transferir energia para o secundrio do
transformador. Esta ideia surgiu em [35] e foi confirmada por [60],
dando origem ao nome utilizado no ttulo deste captulo. A Fig. 4-1
apresenta um esboo da nova topologia, mostrando as duas
modificaes citadas.
Ns
Ns
162
Fig. 4-1 Estrutura do captulo trs com as modificaes efetuadas.
Apesar das simplificaes na estrutura, surgiram alguns

problemas no seu funcionamento, como a elevao da tenso de
barramento, que pode facilmente passar de 1 kV, quando a carga
reduzida. Para solucionar este problema, estudaram-se diversas solues
possveis, sendo algumas delas j apresentadas na aplicao em reatores
eletrnicos por Nascimento em [35]. As Fig. 4-2 e Fig. 4-3 apresentam
algumas das solues apresentadas por Nascimento em [35], incluindo
capacitores em pontos chave, porm, j adaptadas para aplicao como
conversores ca-cc. As topologias apresentadas na Fig. 4-3 so formadas
por combinaes das estruturas apresentadas na Fig. 4-2.
163
Lin1 D1
D2
Cf1
Vin
Cin1
Cin2
D3
D4
Lin1 D1
D2
Cin1
S2
S1
CB
(b)
L0
DR1
C0
T 1 Np
Lin2
Cin2
D3
D4
Lin1 D1
D2
Cf1
S2
S1
CB
Lin2
S2
D3
D4
(c)
L0
C0
T1 Np
Cf2
R0
DR2
DR1
Lr
R0
DR2
Lr
Cf2
Cin2
C0
T1 Np
Cf1
Vin
(a)
L0
DR1
Cf2
Cin1
CB
Lr
Lin2
Vin
S1
R0
DR2
Fig. 4-2 (a) Estruturas com dois capacitores charge-pump Cin, (a)
Simtrica, (b) Simtrica com capacitores Cin conectados ao inversor, (c)
com capacitores Cin deslocados para a entrada.
164
Lin1 D1
D2
Cin1
Cf1
Vin
S1
(a)
CB
L0
DR1
Lr
C0
T1 Np
Cf2
Lin2
Cin2
D3
D4
Cin1
Lin1D1
D2
S2
S1
R0
DR2
(b)
C
B
Cf1
Vin
DR1
Lr
C0
T 1 Np
Cf2
Lin2
Cin2
D3
D4
S2
L0
R0
DR2
Fig. 4-3 Estruturas combinadas, (a) Combinao entre as Fig. 4-2 (a) e
(b), (b) Combinao entre as Fig. 4-2 (a) e (c).
Ns
Ns
Todas estas solues apresentam boas caractersticas de CFP com

comutao ZVS e possibilidade de variao da potncia, porm a
estrutura apresentada na Fig. 4-2 (b) se destaca por poder operar com
apenas um capacitor Cin sem perder a simetria no funcionamento.
Assim, esta foi a topologia escolhida para ser estudada neste captulo.
Ela est reapresentada na Fig. 4-4 com apenas um capacitor Cin.
Fig. 4-4 Estrutura a ser estudada.
A topologia apresentada na Fig. 4-4 apresenta diferenas

significativas com relao s estudadas anteriormente neste trabalho.
Devido ao reposicionamento do transformador, no mais possvel
variar a potncia atravs da variao da razo cclica quando o comando
dos interruptores complementar. Desta forma, foram propostos dois
estudos distintos para esta estrutura. O primeiro utilizando-se comando
165
complementar, com razo cclica fixa e igual a 50 %, com controle da
tenso de sada por meio da variao da frequncia de comutao,
denominado Mod.1; e o segundo utilizando-se a modulao PWM
convencional, a mesma utilizada no conversor meia-ponte cc-cc,
denominado Mod.2. A Fig. 4-5 ilustra as duas maneiras de comandar os
interruptores. A priori, a principal diferena entre os dois tipos de
modulao est na comutao ZVS, que est presente em uma ampla
faixa de variao de carga no Mod.1, mas que ocorre somente em
potncias prximas nominal no Mod.2.
Fig. 4-5 Sinais de comando dos interruptores para as duas diferentes

abordagens: Mod.1 Modulao complementar e Mod.2 Modulao
PWM convencional.
Tambm, devido ao reposicionamento do transformador, no

mais possvel separar a estrutura em dois estgios e estud-los
separadamente, o que dificulta significativamente a anlise, pois existem
dois comportamentos sobrepostos, um na frequncia de comutao e
outro na frequncia da rede eltrica. Alm disso, duas abordagens de
projeto so possveis com relao ao capacitor de barramento CB. Podese adotar um capacitor eletroltico de valor elevado, gerando um
barramento CC ou adotar um capacitor de valor reduzido, de maneira a
garantir tenso constante apenas durante um perodo de comutao dos
interruptores. Contudo, o estudo com capacitor de barramento de valor
elevado mostrou-se desnecessrio por no apresentar vantagens em
relao ao funcionamento com capacitor reduzido. Isto se deve ao fato
de que grande parte da energia transferida diretamente da entrada para
a sada e apenas uma pequena parcela transferida do barramento cc, de
modo que mesmo com um barramento de tenso constante durante meio
perodo da rede eltrica, no se tem tenso constante na sada, sendo
necessrio um capacitor de valor elevado na sada do conversor em
166
ambos os casos para filtrar a componente de 100 ou 120 Hz. Deste
modo, esta soluo se enquadra na mesma categoria das solues de
CFP baseadas nos conversores flyback, SEPIC e ZETA, os quais no
apresentam um capacitor de barramento intermedirio.
O uso de um capacitor de barramento de valor reduzido
desejvel do ponto de vista econmico. Uma rpida pesquisa feita em
catlogos de revendedores demonstrou que o custo de um capacitor
eletroltico proporcional tenso que ele suporta e que, para uma
mesma tenso, os custos para capacitncias diferentes so da mesma
ordem de grandeza. Por exemplo: Um capacitor de 10 mF custa
aproximadamente 12 % a mais que um de 3,3 mF, ambos para a mesma
tenso de 35 V. Por outro lado, um capacitor de 220F / 450 V custa
mais de 2,5 vezes o valor do capacitor de 10 mF de 35 V. Desta forma,
fica demonstrado que, em solues de baixo custo, pode ser mais
interessante eliminar o capacitor eletroltico do barramento e elevar a
capacitncia de sada, de maneira a reduzir a ondulao de baixa
frequncia. Assim, o nico capacitor CB necessrio seria um capacitor
de alta frequncia, como um de polister ou polipropileno que, na
prtica, teria que ser usado de qualquer maneira em paralelo com um
capacitor eletroltico de valor elevado, para suprir os picos de corrente
em alta frequncia.
Outra vantagem desta estrutura est na facilidade de
implementao de um circuito dobrador na entrada, permitindo que se
utilize uma chave seletora para operar com tenso de entrada universal.
Para tal, basta ligar o ponto b ao ponto que liga os diodos D2 e D4, da
ponte retificadora de entrada. A Fig. 4-6 apresenta como esta ligao
pode ser feita por meio de um interruptor auxiliar. Quando o interruptor
Saux se encontra fechado, o circuito pode operar com tenso de entrada
de 127 V e quando estiver aberto, em 220 V.
Fig. 4-6 Estrutura de potncia do conversor com interruptor auxiliar para

operao com tenso de entrada do tipo bi-volt.
167
4.2
PRINCPIO DE FUNCIONAMENTO E ETAPAS DE

OPERAO COM COMANDO COMPLEMENTAR DOS
INTERRUPTORES MOD.1
Nesta subseo ser apresentado o estudo do conversor operando

com comando complementar dos interruptores, como no caso da
estrutura apresentada no captulo 3. Contudo, a modificao da estrutura
no possibilita a variao da potncia de sada variando-se a razo
cclica, sendo necessrio variar a frequncia de comutao para manter a
tenso de sada regulada perante variaes de carga.
Resultados de simulao preliminares mostraram que esta
estrutura mais sensvel variao de frequncia, quando comparada
com a estrutura apresentada em [37]. Isto possibilita uma maior faixa de
variao da potncia para uma mesma faixa de variao da frequncia
de comutao.
Com relao comutao ZVS, verificou-se a possibilidade de
utilizar a indutncia de magnetizao de maneira a garantir que se tenha
comutao suave em toda a faixa de variao de carga, visto que a
potncia de sada inversamente proporcional frequncia de
comutao e que a perda da comutao ZVS em baixa potncia levaria a
uma reduo abrupta do rendimento. Assim, a indutncia de
magnetizao foi projetada de maneira que os diodos em antiparalelo
com os interruptores estejam em conduo quando os interruptores
forem comandados a conduzir. Com esta condio pode-se garantir a
comutao ZVS, desde que a capacitncia de sada dos interruptores seja
muito pequena.
O equacionamento desenvolvido, descreve apenas o
comportamento do circuito em alta frequncia. Contudo, o
comportamento da corrente de entrada, do fator de potncia e da DHT,
entre outros, foram verificados via simulao, o que permitiu a
elaborao de diretivas de projeto cujos resultados se mostraram
satisfatrios, como ser possvel constatar na seo referente aos
resultados de simulao e experimentais, os quais foram publicados em
[61] e [62].
A seguir, ser descrito o princpio de funcionamento da estrutura
dentro de um perodo de comutao. A estrutura de potncia da
topologia proposta est apresentada na Fig. 4-7.
168
Fig. 4-7 Circuito esquemtico da estrutura de potncia proposta.
Algumas consideraes foram efetuadas para descrever as

etapas de operao do circuito:
A anlise realizada para o intervalo de tempo em que
a tenso de entrada se encontra em seu valor mximo;
A tenso no capacitor Cin nunca cai zero;
Os capacitores Cf1, Cf2 e CB possuem capacitncias
grandes o suficiente para que a tenso destes possa ser
considerada constante durante um perodo de
comutao;
A indutncia magnetizante do transformador muito
maior que sua indutncia de disperso;
Os indutores de entrada, acoplados, possuem elevada
indutncia de magnetizao e reduzida indutncia de
disperso;
A carga representada por uma fonte de corrente
constanteii.
No instante anterior a t0, o interruptor S1 se encontrava bloqueado
e o interruptor S2 conduzia a corrente do primrio do transformador
atravs de Lin2.
Primeira Etapa (t0, t1): No instante t0 o interruptor S2
comandado a bloquear sob tenso nula. A corrente que circulava pelo
Dentro do intervalo de comutao. Devido reduo do capacitor de barramento
CB, a tenso sobre este possui forte ondulao em 120 Hz. Em consequncia
disto, a corrente do indutor de sada tambm apresenta forte ondulao em
baixa frequncia, praticamente atingindo zero durante a passagem por zero
da tenso de entrada. Deste modo a corrente no indutor de sada L0
apresenta uma envoltria de baixa frequncia semelhante uma tenso
retificada.
ii
169
indutor Lr fora a descarga do capacitor interno de S1, CS1, e a carga de
CS2 at o instante t1, quando a tenso de CS1 chega a zero e sobre CS2 se
iguala a VCB. Conforme Fig. 4-8.
Fig. 4-8 Primeira etapa de operao.
Segunda Etapa (t1, t2): O diodo em antiparalelo com o

interruptor S1 assume a corrente que circulava pelo primrio do
transformador, fornecendo energia para o capacitor CB. Durante este
intervalo de tempo o interruptor S1 comandado a conduzir sob tenso
nula. A tenso Vab igual VCin, iniciando a etapa de transferncia de
energia para a carga em t2 (Fig. 4-9).
Fig. 4-9 Segunda etapa de operao.
Terceira Etapa (t2, t3): No instante t2, a corrente do indutor Lr

passa por zero, invertendo seu sentido. A partir deste instante o
interruptor S1 assume a corrente. O capacitor Cin continua a se
descarregar at que sua tenso chegue a VB/2 no instante t3 (Fig. 4-10).
170
Fig. 4-10 - Terceira etapa de operao.
Quarta Etapa (t3, t4): A partir do instante t3, o diodo D1

diretamente polarizado, iniciando a etapa de transio de corrente dos
indutores Lin1 e Lin2. A corrente em Lin1 cresce e a corrente em Lin2
decresce. A derivada da corrente nos indutores depende da indutncia de
disperso dos indutores acoplados. Se a indutncia de disperso for nula,
esta etapa ocorre instantaneamente. Conforme a Fig. 4-11.
Fig. 4-11 Quarta etapa de operao.
Quinta Etapa (t4, t5): A partir do instante t4, a tenso sobre o

capacitor Cin grampeada em VCB/2. A corrente de Lr se divide
igualmente entre os indutores de entrada Lin1 e Lin2, fazendo as correntes
dos diodos D1 e D4 aumentarem e diminurem, respectivamente,
conforme a variao de carga de CB (Fig. 4-12). Ao final desta etapa a
corrente de CB se anula, bloqueando o diodo D4 naturalmente.
171
Fig. 4-12 Quinta etapa de operao.
Sexta Etapa (t5, t6): A partir do instante t4, o indutor Lin1 assume
a corrente, fornecendo energia para o capacitor Cin, fazendo com que os
dois componentes entrem em ressonncia (Fig. 4-13). Esta etapa termina
no instante t6, quando o interruptor S1 comandado a bloquear.
Fig. 4-13 Sexta etapa de operao.
Stima Etapa (t6, t7): No instante t6 o interruptor S1

comandado a bloquear sob tenso nula. A corrente do indutor Lin1 se
divide entre o capacitor Cin e CB e a corrente que circula por CB
descarrega o capacitor do interruptor S2, CS2 e carrega CS1. Conforme a
Fig. 4-14.
D1
T1
D2
Cin
Lin1
Cf1
Vin
Cf2
S1
Lr
Lm
DS1
CS1
DS2
CS2
a
CB
Np
T1
Lin2
D3
S2
D4
Fig. 4-14 Stima etapa de operao.
Ns
172
Oitava Etapa (t7, t8): No instante t7 a tenso no capacitor Cs2
atinge zero, colocando o diodo em antiparalelo com S2 em conduo.
Durante este intervalo o interruptor S2 comandado a conduzir sob
tenso nula, mas no entra em conduo at o instante t8, quando a
corrente de Lr passa por zero, invertendo seu sentido (Fig. 4-15).
D1
T1
D2
Cin
Lin1
Cf1
S1
Lr
Vin
DS1
Cf2
Lm
a
CB
Np
DS2
T1
Lin2
D3
Ns
CS1
CS2
S2
D4
Fig. 4-15 Oitava etapa de operao.
Nona Etapa (t8, t9): Em t8, a corrente no indutor Lr inverte de

sentido, passando a crescer com a corrente de descarga de CB at o
instante t8, quando a tenso no capacitor Cin atinge VB/2 (Fig. 4-16).
D1
T1
D2
Cin
Lin1
Cf1
Vin
Cf2
DS1
S1
Lr
Lm
CS1
a
CB
Np
DS2
T1
Lin2
D3
Ns
CS2
S2
D4
Fig. 4-16 Nona etapa de operao.
Dcima Etapa (t9, t10): A partir do instante t9, quando a tenso

no capacitor Cin atinge VB/2, o diodo D4 diretamente polarizado,
fazendo com que ocorra a transio da corrente dos indutores Lin, como
na quarta etapa Fig. 4-17.
173
D1
T1
D2
Cin
Lin1
Cf1
Vin
Cf2
S1
Lr
Lm
DS1
CS1
DS2
CS2
a
CB
Np
T1
Lin2
D3
Ns
S2
D4
Fig. 4-17 Dcima etapa de operao.
Dcima Primeira Etapa (t10, t11): Como ocorre durante a quinta

etapa, a tenso sobre o capacitor Cin permanece grampeada em VB/2,
no havendo variao de carga sobre o mesmo. A transio de corrente
dos indutores Lin ocorre de acordo com a variao de carga sobre CB. No
instante t11 o diodo D1 naturalmente bloqueado com a passagem da
corrente de CB por zero Fig. 4-18.
Fig. 4-18 Dcima primeira etapa de operao.
Dcima Segunda Etapa (t11, t12): Em t11, com o bloqueio de D1,

a corrente do indutor Lr composta pela soma das correntes do capacitor
Cin com a corrente de Lin2, ocorrendo uma etapa semelhante sexta,
porm no sentido contrrio. Ao final desta etapa, no instante t12, o
interruptor S2 comandado a bloquear, iniciando um novo ciclo.
Conforme a Fig. 4-19.
174
D1
T1
D2
Cin
Lin1
Cf1
Vin
Cf2
S1
Lr
Lm
DS1
CS1
DS2
CS2
a
CB
Np
T1
Lin2
D3
Ns
S2
D4
Fig. 4-19 Dcima segunda etapa de operao.
As principais formas de onda descritas nas etapas de operao

esto apresentadas na Fig. 4-20. Dentre estas formas de onda, pode-se
destacar a tenso Vab aplicada aos terminais do transformador.
Diferentemente das estruturas tradicionais, sua forma de onda no
quadrada, sendo composta por trechos de curvas, o que dificulta o
equacionamento. Alm disso, possui um valor de pico elevado, que
aparece no secundrio, e faz com que a tenso reversa aplicada nos
diodos retificadores de sada seja maior que no caso da onda quadrada.
175
Fig. 4-20 Principais formas de onda da estrutura proposta.
176
4.3
ANLISE E EQUACIONAMENTO
Como j mencionado na introduo do captulo, o

equacionamento apresentado a seguir simplificado e contempla apenas
o comportamento do circuito dentro do perodo de comutao. Seu
comportamento de baixa frequncia foi observado por simulao.
Para facilitar a obteno das equaes, algumas simplificaes
foram admitidas:
Os intervalos de comutao sero desprezados assim
como as etapas que os compe: (t0, t2) e (t5, t7);
A indutncia de disperso do transformador ser
desprezada frente ao valor da indutncia magnetizante,
admitindo-se que a tenso Vab seja aplicada
diretamente nos terminais do enrolamento primrio do
transformador;
As indutncias de disperso dos indutores acoplados de
entrada so consideradas nulas, de modo que o
intervalo de transio de suas correntes ocorre
instantaneamente, eliminando a quarta e a nona etapa
de operao;
A corrente de carga ser referida ao primrio do
transformador;
Apesar da tenso Vab no ser constante a corrente
magnetizante do transformador ser aproximada por
uma forma de onda triangular com valor mdio nulo,
uma vez que a razo cclica ser considerada constante
e igual a 50%.
Outra aproximao que se mostrou necessria ao longo do
equacionamento se refere corrente dos indutores Lin1 e Lin2. Conforme
descrito durante as etapas de operao, quando circula corrente nestes
elementos, ou quando os diodos em srie com os mesmos se encontram
em conduo, a corrente que circula nestes evolui de forma ressonante.
Alm disso, o capacitor Cin, cuja tenso est presente na malha
ressonante, tambm participa do ramo que fornece energia ao
transformador, cuja corrente magnetizante significativa e tambm
depende da tenso de Cin. Deste modo, todo o equacionamento depende
de etapas ressonantes, cujas condies iniciais devem ser determinadas.
Contudo, conforme demonstram as formas de onda destas correntes
(Fig. 4-20), sua ondulao pequena fora dos intervalos de transio (t4
177
a t5 e t10 a t11). Deste modo, podem ser aproximadas por uma corrente
constante e igual a duas vezes a corrente de entrada, facilitando o
equacionamento.
A Fig. 4-21 apresenta as convenes adotadas no
equacionamento para o sentido da corrente nos componentes e para a
polaridade das tenses.
Fig. 4-21 Convenes adotadas para tenses e correntes do circuito.
Desprezando-se os intervalos de comutao, a primeira etapa a

ser analisada corresponde terceira etapa (t2, t3). A Fig. 4-22 representa
o circuito equivalente desta etapa de operao.
Fig. 4-22 Circuito equivalente durante a terceira etapa de operao.
Escrevendo a Primeira Lei de Kirchhoff (lei dos ns) para o

ponto de conexo do capacitor Cin, obtm-se:
iCin iLin 2 I '0 iLm 0
(4.1)
Sabendo que as correntes de Cin e Lm so dadas por (4.2) e (4.3),
respectivamente:
iCin (t ) Cin
dvCin (t )
dt
(4.2)
178
t
1
iLm (t )
vLm (t ) dt iLm (t2 )
Lm 0
(4.3)
Assumindo que durante esta etapa de operao a corrente do

indutor Lin2 no varia, comportando-se como uma fonte de corrente
constante, e sabendo que a tenso da indutncia magnetizante igual
tenso do capacitor Cin, pode-se reescrever a equao (4.1),
substituindo-se as equaes (4.2) e (4.3) na mesma:
t
Cin
dvCin (t )
1
I Lin 2 I 0
vLm (t ) dt iLm (t2 ) 0 (4.4)
dt
Lm 0
Aplicando a Transformada de Laplace em (4.4), obtm-se:
s Cin VCin ( s) Cin VCin (t2 )
( I 0 I Lin 2 ) VCin ( s ) I Lm (t2 )
0
s
s Lm
s
(4.5)
Isolando os termos contendo VCin(s):
( I0 I Lin 2 ) I Lm (t2 )
1
VCin (s) s Cin

Cin VCin (t2 )
s Lm
s
s
(4.6)
Fazendo o mnimo mltiplo comum:
1 s Cin VCin (t2 ) ( I0 I Lin 2 ) I Lm (t2 )
VCin (s) s Cin
s Lm
s
( I 0 I Lin 2 ) I Lm (t2 )
Cin
Cin
1
s2
Cin Lm
(4.7)
s VCin (t2 )
VCin ( s )
(4.8)
Substituindo (4.9) em (4.8) tem-se (4.10).
1
Lm Cin
( I I ) I (t )
s VCin (t2 ) 0 Lin 2 Lm 2
Cin
Cin
VCin ( s )
2
2
s 0
A equao (4.10) pode ser reescrita como (4.11).

(4.9)
(4.10)
179
VCin(s) k1
Onde:
s
k2 2 0 2
2
s 0
s 0
(4.11)
k1 VCin (t 2 )
k2
( I 0 I Lin 2 ) I Lm (t 2 )
Cin 0
(4.12)
Aplicando a transformada inversa de Laplace em (4.11), obtmse:
vCin(t ) k1 cos 0 t k2 sen 0 t
t2 t t3 (4.13)
A equao (4.13) descreve a tenso sobre o capacitor Cin durante

a Terceira etapa de operao.
Desprezando a disperso dos indutores de entrada, a quarta etapa
ocorre instantaneamente e a prxima etapa a ser analisada a quinta.
Porm, durante esta etapa, a tenso sobre o capacitor Cin fica grampeada
com valor igual metade da tenso de barramento VCB.
vCin (t )
VCB
2
t3 t t5
(4.14)
A prxima etapa a ser analisada corresponde sexta etapa de

operao e representa a ltima etapa do meio perodo de comutao do
conversor. Ao final desta etapa o interruptor S1 comandado a bloquear
e na prxima etapa a tenso Vab inverte seu sentido. A Fig. 4-23
apresenta o circuito equivalente a esta etapa.
Cf1
Vin
Cf2
+
-
D1
Lin1
+ Cin
S1
Lm
+
-
I0
Fig. 4-23 Circuito equivalente referente sexta etapa de operao do

circuito.
Novamente, aplicando a Primeira Lei de Kirchhoff (lei dos ns)

para o ponto de conexo do capacitor Cin, obtm-se:
180
iLin1 iCin I '0 iLm
(4.15)
Assumindo que a corrente de Lin1 constante para o intervalo de
tempo compreendido por esta etapa de operao e substituindo (4.2) e
(4.3) em (4.15), obtm-se:
t
I Lin1 Cin
dvCin (t )
1
I 0
vLm (t ) dt iLm (t5 ) (4.16)
dt
Lm 0
Aplicando a Transformada de Laplace em (4.16), obtm-se:
I Lin1
I V ( s) I (t )
s Cin VCin ( s ) Cin VCin (t5 ) 0 Cin Lm 5
s
s
s Lm
s
(4.17)
Agrupando os termos:
1 s Cin VCin (t5 ) I Lin1 I0 I Lm (t5 )
VCin (s) s Cin
s Lm
s
(4.18)
Substituindo (4.9) em (4.18) e fazendo as devidas manipulaes,
obtm-se (4.19).
I Lin1 I 0 I Lm (t5 )
Cin
s 2 02
s VCin (t5 )
VCin ( s)
(4.19)
Pode-se reescrever (4.19) conforme (4.20).
VCin (s) k3
Onde:
s
k4 2 0 2
2
s 0
s 0
2
(4.20)
k3 VCin (t5 )
k4
I Lin1 I 0 I Lm (t5 )
Cin 0
(4.21)
Aplicando a transformada inversa de Laplace em (4.20), obtmse:
vCin(t ) k3 cos 0 t k4 sen 0 t
t5 t t6 (4.22)
Desprezando a queda de tenso da indutncia de disperso do

transformador, as equaes (4.13), (4.14) e (4.22) que descrevem a
tenso sobre o capacitor durante meio perodo de comutao, tambm
descrevem a tenso Vab aplicada ao primrio do transformador.
181
Vab
4.4
t5
t6
t3
vCin (t ) dt vCin (t ) dt vCin (t ) dt (4.23)

t
Ts
t4
t5
2 2
DIRETIVAS DE PROJETO
As diretivas de projeto sero apresentadas na forma de exemplo,

para evitar a repetio de equaes. Os parmetros de projeto para a
fonte so os mesmos dos apresentados em [61] e podem ser visualizados
no Quadro 4-1.
Como j mencionado, o equacionamento apresentado na seo
anterior no contempla o funcionamento global do circuito. Para
preencher esta lacuna, fez-se o uso de ferramentas de simulao
numrica do circuito, o que possibilitou determinar algumas diretivas de
projeto que garantam que o circuito opere conforme descrito nas etapas
de operao. Como at o momento no foram apresentadas formas de
onda na escala da frequncia da rede eltrica, algumas das escolhas de
parmetros s ficaro claras na seo seguinte, na qual esto
apresentados os resultados de simulao.
Quadro 4-1 Especificaes gerais do projeto.
Parmetro
Valor
Tenso de Entrada - Vi
220 Vef 10% / 60 Hz
Tenso de Sada - V0
24 Vdc 5 %
Potncia Nominal de Sada P0
200 W
30 kHz
Frequncia de comutao mxima fsmax
75 kHz
Norma a Atender
IEC 61000-3-2 Classe A, D
Os principais componentes para o funcionamento da estrutura so

o capacitor Cin e a indutncia de magnetizao, alm da relao de
transformao do transformador T1. Os valores destes componentes
juntamente com a frequncia de comutao determinam a potncia de
sada e a tenso de barramento.
Os componentes de entrada, capacitores Cf1 e Cf2 e indutores Lin1
e Lin2, devem se comportar como fontes de tenso e de corrente,
182
respectivamente. No entanto, os indutores Lin afetam diretamente a
dinmica do sistema, pois a corrente de entrada circula atravs dos
mesmos. Quanto maior suas indutncias, aproximando-os de fontes de
corrente, mais lenta a resposta dinmica do circuito perante variaes
de carga. Alm disso, assim como ocorre com o circuito do captulo 3,
se os capacitores de entrada forem muito reduzidos, os segmentos das
formas de onda das correntes deixam de ser retas e ficam cada vez mais
curvas, aproximando-se do modo ressonante, alm de surgirem outras
etapas de operao. Deste modo, deve-se encontrar um equilbrio entre
custo (tamanho dos componentes) e desempenho.
importante notar que, da maneira como as equaes foram
obtidas, considerando a ondulao da corrente dos indutores Lin1 e Lin2
desprezvel, a frequncia fundamental do circuito, 0, funo da
indutncia de magnetizao e do capacitor charge-pump, Cin, e no mais
das indutncias Lin, como ocorria no captulo trs. Assim, o parmetro ,
que define a relao entre a frequncia natural do circuito e a frequncia
de comutao, dado por (4.24). Resultados de simulao
demonstraram que influencia diretamente a tenso de barramento. No
entanto, at o momento no se obteve uma soluo analtica para
expressar VCB em funo de .
0
1
s 2 f s Lm Cin
(4.24)
4.4.27 Clculo dos Componentes
O valor da capacitncia Cin pode ser obtido isolando-a na equao

(4.13), que corresponde terceira etapa de operao, conforme (4.25).
Cin
sin (t3 t2 ) 0 (iLm (t2 ) I Lin 2 I 0 )
0 vCin (t3 ) vCin (t2 ) cos (t3 t2 ) 0
(4.25)
Para que se possa calcular o valor da capacitncia, necessrio

definir e ou determinar uma poro de variveis:
1. Durao do intervalo (t3-t2);
2. Frequncia natural do circuito 0;
3. Tenso VCin, nos instantes t2 e t3;
4. Valor da corrente magnetizante, tambm no instante
t2;
5. Corrente do indutor de entrada Lin2;
183
6. Corrente de sada referida para o primrio do
transformador.
A equao (4.25) demonstra a dificuldade em se determinar os
parmetros do circuito, visto que as equaes so linearmente
dependentes. Neste ponto, o conhecimento prvio obtido atravs de
simulao mostrou-se de grande valia. A seguir est uma breve
descrio de como foram determinados cada um dos termos.
1 Durao do intervalo (t3-t2): Os resultados de simulao
mostraram que, para que o conversor opere da maneira descrita nas
etapas de operao, o intervalo de tempo (t3-t2) deve ser em torno de 10
% do perodo de comutao Ts.
2 Frequncia 0: A frequncia natural do circuito foi
determinada com base nos bacos das Fig. 4-25, Fig. 4-26 e Fig. 4-27,
apresentadas na seo seguinte. A partir destas figuras pode-se
determinar a melhor relao , ou pelo menos o valor mais adequado.
De posse do valor de pode-se determinar a frequncia 0 para
qualquer frequncia de comutao escolhida. O valor escolhido para a
relao de frequncias foi de = 0,75.
3 Valor da tenso sobre Cin nos instantes t2 e t3: No final da
terceira etapa a tenso de Cin grampeada em VCB/2. No instante t2,
igual mxima tenso que este ir atingir. O valor mximo da tenso
sobre o capacitor Cin pode ser obtido por inspeo das formas de onda
da Fig. 4-20, a partir das quais se pode escrever (4.26).
VCin max
VCB
V
VCin min CB VCB VCin min
2
2
(4.26)
A equao (4.26) mostra que tambm necessrio arbitrar a

tenso mnima que o capacitor Cin deve atingir no final da quinta etapa.
Deste modo, basta arbitrar valores para a tenso de barramento VCB e
para a tenso mnima que Cin dever atingir.
4 - Valor da corrente magnetizante, no instante t2: Com
relao corrente de magnetizao iLm, sabe-se do estudo realizado no
captulo trs, que existe um valor de indutncia magnetizante Lm que
garante a comutao suave. Se a energia necessria para fazer a
transio de tenso dos interruptores (capacitncia equivalente) for
desprezada, poder-se-ia afirmar que bastaria garantir que os diodos em
antiparalelo com o interruptor estejam em conduo no instante em que
o interruptor for comandado a conduzir. A condio limiar para que isto
ocorra a de que a corrente magnetizante seja igual de sada em
amplitude e com sentido oposto no instante em que o interruptor for
comandado a conduzir. Portanto, necessrio calcular o valor da
184
corrente de carga. Contudo, diferentemente de um conversor cc-cc
convencional, com sada em corrente, em que a corrente no primrio do
transformador igual a corrente de sada I0 referida ao primrio, neste
conversor, como o capacitor de barramento foi colocado para filtrar a
tenso somente na frequncia de comutao, esta possui forte ondulao
em 120 Hz e, em consequncia disto, a corrente do indutor de sada
tambm apresenta forte ondulao, praticamente atingindo zero durante
a passagem por zero da tenso de entrada, conforme ilustrado na Fig.
4-24. Deste modo, a corrente no primrio do transformador apresenta
uma envoltria de baixa frequncia semelhante tenso retificada.
Uma aproximao grosseira para determinar o valor da corrente
que circula por L0 no instante do pico da tenso de entrada seria admitir
que a corrente iL0 possa ser representada por uma forma de onda
senoidal com valor mdio igual a I0. Esta aproximao, apesar de no
ser rigorosa, mostrou-se melhor do que uma forma de onda retificada,
devido deformao da corrente.
Fig. 4-24 Formas de onda: (a) da corrente no indutor de sada L0, e

corrente de sada I0, (b) tenso no capacitor de barramento juntamente com
o mdulo da tenso de entrada Vin.
Da literatura do conversor meia-ponte assimtrico com

comutao ZVS, sabe-se que a indutncia de disperso s garante
comutao ZVS para uma faixa de carga que vai da potncia nominal
at uma determinada potncia, em que se atinge a corrente de carga
crtica, a partir da qual a comutao ZVS perdida. No caso do
conversor em estudo, optou-se por garantir a comutao ZVS atravs da
indutncia de magnetizao do transformador a partir do momento em
185
que a corrente do indutor se torna inferior corrente de carga I0, ou seja,
igual metade da corrente de pico no indutor L0.
5 Corrente do indutor Lin2: Como j foi mencionado ao longo
do texto, a ondulao da corrente dos indutores de entrada foi
desprezada e seu valor de pico igual a duas vezes a corrente de
entrada.
Com base na aproximao para o intervalo de tempo da terceira
etapa e substituindo valores, pode-se reescrever a equao (4.25)
conforme (4.27).
Cin
sin 0,1 Ts 0 (
V
0 CB VCin max
2
I 0
2iin pk I 0 )
2
cos 0,1 Ts 0
(4.27)
Para determinar o valor mdio da tenso Vab, necessrio

determinar a durao da quarta etapa de operao, que corresponde ao
intervalo de t4 a t5, durante o qual a tenso sobre o capacitor Cin
grampeada em VCB/2. Escrevendo a lei de Kirchhoff para as tenses do
lao externo, obtm-se (4.28).
vi (t ) vLin1 vLin 2 VCB 0
(4.28)
Como:
vLin1 (t ) vLin 2 (t ) Lin 2
diLin 2 (t )
dt
(4.29)
vi (t ) 2 Lin 2
diLin 2 (t )
VCB 0
dt
(4.30)
Manipulando e aplicando a integral dos dois lados da equao,

obtm-se:
iLin 2 ( t5 )
diLin 2 (t )
iLin 2 ( t4 )
Resolvendo, obtm-se:
(t5 t4 )
Vi VCB 5
dt
2 Lin 2 t4
2 Lin 2 (iLin 2 (t4 ) iLin 2 (t5 ))

Vi VCB
(4.31)
(4.32)
A equao (4.32) fornece o intervalo de tempo em que a tenso

no capacitor Cin fica grampeada com valor igual VCB/2.
As capacitncias de Cf1 e Cf2 e as indutncias de Lin1 e Lin2 devem
ser tais que garantam que iro operar como fontes de tenso e de
186
corrente, respectivamente. Pequenas variaes destes parmetros no
interferem significativamente no funcionamento do conversor. O projeto
adequado destes elementos se resume em um compromisso entre
comportamento esttico e dinmico da estrutura. Quanto maior for o
valor destes componentes, maior ser a coerncia entre as aproximaes
feitas e o comportamento do circuito. Contudo, como j comentado, os
indutores Lin ficam em srie com a corrente de entrada e quanto maiores
forem os valores destes indutores, mais lenta ser a resposta perante uma
variao de potncia, limitando a resposta dinmica do circuito. As
equaes (4.33) e (4.34) fornecem orientaes para determinar o valor
da indutncia dos indutores Lin em funo da indutncia magnetizante
do transformador, Lm, e das capacitncias de Cf em funo da
capacitncia de Cin, respectivamente.
Lin1 Lin 2 Lm
(4.33)
C f 1 C f 2 10 Cin
4.5
(4.34)
RESULTADOS DE SIMULAO
A seguir esto apresentados os resultados de simulao da

estrutura projetada no subitem anterior. O programa utilizado para a
simulao foi o OrCAD . Os valores dos componentes do circuito
simulado esto apresentados no Quadro 4-2. O circuito esquemtico
usado na simulao assim como o netlist gerado esto apresentados no
Apndice C.
Quadro 4-2 Valor dos componentes usados na simulao.
Componente
Lin1, Lin2
Cf1, Cf2
T1
Lm
Lr
CB
Cin
L0
C0
Valor
500 H, 2% de disperso
1 F
n = 6.2
500 H
12 H
1 F
100 nF
50 H
9900 F
187
Primeiramente, para sustentar algumas das declaraes feitas no
subitem anterior, no que diz respeito ao comportamento de algumas
variveis, sero apresentados os resultados de simulao para a tenso
de barramento, DHT da corrente de entrada e potncia de sada em
funo da frequncia de comutao, tendo a capacitncia Cin como
parmetro. Os demais componentes foram mantidos fixos. A Fig. 4-25
apresenta a tenso de barramento e a Fig. 4-26 a DHT da corrente de
entrada. Observando estas figuras pode-se concluir que quanto menor
for a capacitncia de Cin, maior a tenso mxima de barramento,
porm, menor a distoro da corrente de entrada. Aumentando-se a
capacitncia de Cin, reduz-se a tenso de barramento, porm a DHT da
corrente de entrada aumenta mais rapidamente com a reduo da carga
(aumento da frequncia).
Fig. 4-25 Mxima tenso de barramento em funo da frequncia de

comutao tendo a capacitncia Cin como parmetro.
188
Fig. 4-26 Taxa de distoro harmnica total da corrente de entrada em

funo da frequncia de comutao com Cin como parmetro.
A Fig. 4-27 apresenta a potncia de sada em funo da

frequncia de comutao para diferentes capacitncias Cin. Variando a
capacitncia Cin, altera-se a frequncia natural do circuito, 0, alterando
tambm a relao . Isto resulta em um deslocamento do ponto de
operao, para uma mesma frequncia de comutao. Contudo, quando
a capacitncia Cin muito reduzida, neste caso as curvas de 47 nF, 33 nF
e 22 nF, o comportamento do circuito se torna diferente para baixas
frequncias. Isto porque a capacitncia Cin no suficiente para suprir a
carga e sua tenso cai zero em todos os perodos, criando outras etapas
de operao, diferentes das descritas. Esta figura tambm demonstra
que, quando o circuito se comporta conforme descrito (curvas para Cin =
68 nF, 100 nF e 220 nF), a potncia de sada inversamente
proporcional frequncia de comutao elevada ao quadrado,
diferentemente da estrutura do captulo trs em que a potncia de sada
era inversamente proporcional frequncia de comutao. Isto permite
uma faixa de variao de carga muito maior com a mesma variao de
frequncia.
189
Fig. 4-27 Potncia de sada do conversor em funo da frequncia de

comutao para diferentes capacitncias Cin.
As Fig. 4-25, Fig. 4-26 e Fig. 4-27 demonstram ainda que as

escolhas feitas para o clculo de Cin, que levaram capacitncia de 100
nF, so adequadas, visto que apresentam uma boa relao entre tenso
de barramento e TDH da corrente de entrada.
A Fig. 4-28 apresenta as formas de onda da tenso e da corrente
na entrada na potncia nominal. A TDH da corrente de entrada igual a
14 % e o fator de potncia igual a 0,99. O espectro harmnico da
corrente de entrada juntamente com os limites estabelecidos pela IEC
61000-3-2 Classe D esto apresentados na Fig. 4-29. Pode-se observar
que a corrente de entrada atende satisfatoriamente os limites
estabelecidos pela norma, com folga superior a 50 % em praticamente
todos os harmnicos individuais.
vin
100
iin
Fig. 4-28 Tenso e corrente de entrada na potncia nominal.
190
Fig. 4-29 Anlise harmnica da corrente de entrada do conversor

juntamente com os limites estabelecidos pela norma.
A Fig. 4-30 apresenta as formas de onda da tenso e da corrente

de sada na potncia nominal. A ondulao da tenso de sada ficou
limitada em 10 %, ou 5 % conforme especificado no projeto.
importante ressaltar que a reduo do capacitor de barramento, que na
prtica implica na eliminao do capacitor eletroltico por um de
polipropileno, ou outro capacitor prprio para alta frequncia, que
estaria presente de qualquer maneira, implica que o capacitor de sada
C0 o nico elemento responsvel por filtrar toda a componente de
baixa frequncia. Deste modo, quanto menor for a tenso de sada do
conversor maior a dificuldade de filtrar esta componente de baixa
frequncia.
V0
I0
Fig. 4-30 Tenso e corrente de sada do conversor na potncia nominal.
A seguir, sero apresentadas algumas formas de onda referentes

ao funcionamento interno do conversor, tambm na escala de frequncia
da rede eltrica, para fins de demonstrao, visto que, at o momento, o
estudo terico no contempla o comportamento do circuito em baixa
frequncia. Na Fig. 4-31 pode-se observar a tenso do capacitor CB (a) e
191
a tenso sobre o capacitor Cin (b). Conforme estabelecido no incio da
apresentao das etapas de operao, o funcionamento descrito s
vlido caso a tenso do capacitor Cin no chegue a zero. Porm, como se
pode observar, durante a passagem por zero da tenso de entrada a
tenso de barramento cai significativamente e a tenso em Cin acaba
chegando a zero perto destes intervalos. Deste modo, mesmo que se
estendam as equaes obtidas para o pico da tenso de entrada como
feito no captulo trs, estas equaes sero aproximaes, pois no
representam o funcionamento do conversor durante todo o intervalo de
tempo em que a tenso sobre Cin atinge zero, devido modificao das
etapas de operao.
Fig. 4-31 - Resultados de simulao para: (a) Tenso de Barramento VCB,

(b) Tenso no capacitor Cin.
A Fig. 4-32 mostra a tenso Vab, ou seja, a tenso aplicada nos

terminais do transformador tambm na escala de tempo da rede eltrica,
e um detalhe para mostrar a forma de onda na frequncia de comutao,
exibindo sua forma de onda caracterstica, descrita nas etapas de
operao.
192
4.6
RESULTADOS EXPERIMENTAIS
Com o intuito de verificar os resultados de simulao, construiuse um prottipo obedecendo s mesmas especificaes. Os valores dos
componentes so os mesmos.
A Fig. 4-33 apresenta as formas de onda da corrente e da tenso
de entrada para a potncia nominal. A Fig. 4-33(a) apresenta a corrente
de entrada sem filtro e a (b) com a adio de um pequeno filtro LC (L =
3.3 mH com ncleo E30/14 e C = 220 nF) na entrada do conversor.
193
Fig. 4-33 Tenso de entrada (100 V/div) e corrente de entrada (1 A/div)

12Msample/s para a potncia de sada de 200 W: (a) Sem filtro de entrada,
(b) Com a adio de um pequeno filtro de entrada.
A Fig. 4-34 apresenta o resultado da anlise da qualidade da

energia drenada pela fonte na condio da potncia nominal. O grfico
de barras apresenta a anlise harmnica da corrente de entrada,
juntamente com os limites impostos pela norma IEC 61000-3-2 Classe
D. A tabela direita da figura apresenta a DHT da tenso e da corrente
de entrada, a frequncia da tenso de entrada, os valores eficazes da
tenso e da corrente de entrada, alm da potncia ativa e aparente, fator
de crista da tenso e da corrente e o fator de potncia. Dentre estas
medidas, pode-se destacar a DHT da corrente de entrada, igual a 15 %, e
o fator de potncia, que pode ser aproximado por 0,99. Tambm
possvel perceber que a corrente de entrada atende aos limites da IEC
com folga.
194
Fig. 4-34 Anlise harmnica da corrente de entrada e da qualidade da

energia na potncia nominal.
A Fig. 4-35 apresenta a corrente de entrada para a potncia de

sada de 30 W. No caso, foi a potncia mais baixa medida e corresponde
ao pior caso de distoro da corrente de entrada deste conversor,
conforme mostrado na Fig. 4-26. importante ressaltar que no existe
exigncia alguma de CFP para uma potncia to baixa. A IEC 61000-32 Classe D s vlida para potncias superiores a 75 W. Contudo, para
demonstrar que a forma de onda desta corrente no to degradada,
aplicaram-se os limites da IEC como se fossem vlidos nesta potncia,
cujo resultado est apresentado na Fig. 4-36.
Fig. 4-35 Tenso de entrada (100 V/div) e corrente de entrada (200

mA/div) 12Msample/s para a potncia de sada de 30 W.
195
Fig. 4-36 Anlise harmnica da corrente de entrada juntamente com os

limites estabelecidos pela IEC 61000-3-2 Classe D e resultados da
qualidade da energia para a potncia de sada de 30 W.
Observando os resultados apresentados na Fig. 4-36 pode-se

perceber que a corrente de entrada atenderia aos limites impostos pela
norma caso eles existissem nesta potncia. A TDH da corrente de
entrada ficou em 65 % e o FP = 0,80.
As oscilaes da corrente de entrada nas Fig. 4-33 (b) e Fig. 4-35
so devido ao fator de amortecimento do filtro de entrada, que no foi
criteriosamente projetado. Tal efeito pode ser reduzido ajustando-se o
filtro adequadamente.
Variando a potncia da carga desde a nominal at a potncia
mnima, traaram-se as curvas de tendncia do fator de potncia e do
rendimento do circuito. Os resultados esto apresentados na Fig. 4-37.
Como se pode observar, a eficincia elevada em toda a faixa de carga
testada, sendo praticamente maior ou igual a 90 % desde a potncia
nominal at 20 % da mesma. Isto se deve comutao ZVS promovida
pela indutncia de magnetizao do transformador e no pela sua
disperso. Como ficaram evidente, as perdas adicionais por conduo
no afetaram significativamente o rendimento da estrutura. Os
interruptores utilizados so os mesmos do prottipo utilizado no captulo
trs (FCP11N60F da Fairchild). O nico cuidado adicional que se teve,
no projeto dos elementos do circuito, foi na escolha da seo de cobre
do enrolamento primrio do transformador, que deve ser adequada para
196
suportar a corrente adicional de magnetizao. Observa-se que com as
novas tecnologias de interruptores que esto sendo disponibilizados, tais
como os transistores do tipo CoolMOS, o rendimento pode ser ainda
maior do que o obtido.
A Fig. 4-38 apresenta o detalhe da comutao na potncia
nominal para duas diferentes situaes. A primeira no instante em que a
tenso de entrada encontra-se prxima de seu valor de pico (a) e a
segunda quando a tenso de entrada se encontra prxima do cruzamento
por zero (b).
Fig. 4-37 Rendimento e fator de potncia da estrutura em funo da

potncia de sada.
Fig. 4-38 Detalhe da comutao no interruptor S1: (a) No instante

prximo ao valor de pico da tenso de entrada e (b) Quando a tenso de
entrada est prxima do cruzamento por zero.
197
4.7
PRINCPIO DE FUNCIONAMENTO E ETAPAS DE

OPERAO COM MODULAO PWM CONVENCIONAL
MOD.2
O segundo mtodo de comando dos interruptores consiste em

comand-los com uma defasagem de 180 graus com razo cclica que
pode variar entre zero e 50% para regular a tenso de sada perante
variaes de carga. A principal diferena est na perda da comutao
ZVS para baixos valores de razo-cclica.
No instante anterior a t0, o interruptor S1 se encontrava bloqueado
e o interruptor S2 conduzia a corrente do primrio do transformador
atravs de Lin2.
Primeira Etapa (t0, t1): No instante t0 o interruptor S2
comandado a bloquear sob tenso nula. A corrente que circulava pelo
indutor Lr fora a descarga do capacitor interno de S1, CS1, e a carga de
CS2 at o instante t1, quando a tenso sobre CS1 chega a zero e sobre CS2
se iguala a VCB.
D1
T1
D2
Cin
Lin1
Cf1
Vin
Cf2
S1
Lr
Lm
DS1
CS1
DS2
CS2
a
CB
Np
T1
Lin2
D3
Ns
S2
D4
Fig. 4-39 Primeira etapa de operao.
Segunda Etapa (t1, t2): O diodo em antiparalelo com o

interruptor S1 assume a corrente de desmagnetizao da indutncia de
disperso do transformador, tambm contribuindo para a
desmagnetizao do enrolamento primrio do transformador,
fornecendo energia para o capacitor CB. A tenso Vab grampeada em
VCin e, ao final desta etapa a corrente atravs da indutncia de disperso
do transformador se anula.
198
Fig. 4-40 Segunda etapa de operao.
Terceira Etapa (t2, t3): No instante t2, a corrente do indutor Lr

chega a zero, e ambos os interruptores esto bloqueados. Os capacitores
Cf2 e Cin entregam energia para CB atravs do indutor Lin2, formando um
circuito LC srie. A tenso sobre cada um dos interruptores chega ao
equilbrio terico de VB/2.
D1
T1
D2
Cin
Lin1
Cf1
Vin
Cf2
S1
Lr
Lm
DS1
CS1
DS2
CS2
a
CB
Np
T1
Lin2
D3
Ns
S2
D4
Fig. 4-41 - Terceira etapa de operao.
Quarta Etapa (t3, t4): No instante t3, o interruptor S1

comandado a conduzir. O capacitor Cin se descarrega, enviando energia
para o primrio do transformador at que sua tenso chegue a VB/2 no
instante t4.
Fig. 4-42 - Quarta etapa de operao.
Quinta Etapa (t4, t5): A partir do instante t4, o diodo D1

diretamente polarizado, iniciando a etapa de transio de corrente dos
199
indutores Lin1 e Lin2. A corrente em Lin1 cresce e a corrente em Lin2
decresce. A derivada da corrente nos indutores depende da indutncia de
disperso dos indutores acoplados. Se a indutncia de disperso for nula,
esta etapa ocorre instantaneamente.
Fig. 4-43 Quinta etapa de operao.
Sexta Etapa (t5, t6): A partir do instante t5, a tenso sobre o

capacitor Cin grampeada em VCB/2. A corrente de Lr se divide
igualmente entre os indutores de entrada Lin1 e Lin2, fazendo as correntes
dos diodos D1 e D4 aumentarem e diminurem, respectivamente,
conforme a variao de carga de CB. Ao final desta etapa a corrente de
CB se anula, bloqueando o diodo D4 naturalmente.
Fig. 4-44 Sexta etapa de operao.
Stima Etapa (t6, t7): A partir do instante t6, o indutor Lin1

assume a corrente, fornecendo energia para o primrio do transformador
em paralelo com o capacitor Cin. Esta etapa termina no instante t7,
quando o interruptor S1 comandado a bloquear.
200
D1
T1
D2
Cin
Lin1
Cf1
Vin
Cf2
DS1
S1
Lr
Lm
a
CB
Np
DS2
T1
Lin2
D3
Ns
CS1
CS2
S2
D4
Fig. 4-45 Stima etapa de operao.
Oitava Etapa (t7, t8): No instante t7 o interruptor S1 comandado

a bloquear sob tenso nula. A corrente do indutor Lin1 se divide entre o
capacitor Cin, CS1 e CB, ocorrendo a descarga do capacitor do interruptor
S2, CS2 e carga de CS1.
Fig. 4-46 Oitava etapa de operao.
Nona Etapa (t8, t9): No instante t8 a tenso no capacitor Cs2

atinge zero, colocando o diodo em antiparalelo com S2 em conduo.
Ocorre uma etapa similar segunda (t1, t2). A tenso Vab grampeada
em VCin e, ao final desta etapa, a corrente atravs da indutncia de
disperso do transformador se anula.
Fig. 4-47 Nona etapa de operao.
201
Dcima Etapa (t9, t10): Em t9, a corrente do indutor Lr chega a
zero, e ambos os interruptores esto bloqueados. A tenso sobre cada
um dos interruptores chega ao equilbrio terico de VB/2.
Fig. 4-48 Dcima etapa de operao.
Dcima Primeira Etapa (t10, t11): Em t10, a corrente no indutor

Lr inverte de sentido, passando a crescer com a corrente de descarga de
CB at o instante t11, quando a tenso no capacitor Cin atinge VB/2.
Fig. 4-49 Dcima primeira etapa de operao.
Dcima segunda Etapa (t11, t12): A partir do instante t11, quando

a tenso no capacitor Cin atinge VB/2, o diodo D4 diretamente
polarizado, fazendo com que ocorra a transio da corrente dos
indutores Lin, como na quinta etapa.
Fig. 4-50 Dcima segunda etapa de operao.
202
Dcima Terceira Etapa (t12, t13): Como ocorre durante a sexta
etapa, a tenso sobre o capacitor Cin permanece grampeada em VB/2,
no havendo variao de carga sobre o mesmo. A transio de corrente
dos indutores Lin ocorre de acordo com a variao de carga sobre CB. No
instante t11 o diodo D1 naturalmente bloqueado com a passagem da
corrente de CB por zero.
Fig. 4-51 Dcima terceira etapa de operao.
Dcima Quarta Etapa (t13, t14): Em t13, com o bloqueio de D1, a

corrente do indutor Lr composta pela soma das correntes do capacitor
Cin com a corrente de Lin2, ocorrendo uma etapa semelhante stima,
porm no sentido contrrio. Ao final desta etapa, no instante t14, o
interruptor S2 comandado a bloquear, iniciando um novo ciclo.
Fig. 4-52 Dcima quarta etapa de operao.
As principais formas de onda descritas nas etapas de operao

esto apresentadas na Fig. 4-20.
203
Fig. 4-53 Principais formas de onda da estrutura proposta.
204
4.8
COMPARAO ENTRE OS DOIS MODOS DE MODULAO
Com o objetivo de evidenciar as principais diferenas, vantagens

e desvantagens entre as duas tcnicas de modulao propostas,
apresenta-se a seguir um breve comparativo.
A principal diferena nas etapas de operao est no estado
criado nos instantes em que ambos os interruptores esto bloqueados no
Mod. 2, que no ocorre no Mod. 1. A Fig. 4-54 apresenta as principais
formas de onda da estrutura para os dois modos de operao, lado a
lado. Assim, pode-se observar que houve um acrscimo na ondulao da
corrente de entrada no Mod.2 devido ao maior tempo operando como
circuito LC srie. Alm disso, possvel observar que no Mod. 2 no
ocorre comutao ZVS na entrada em conduo dos interruptores.
t10 t11 t13

t12
t3 t4 t6
t5
(b)
Vcom1
t0 t2
t1
(a)
Vcom1
t5
0V
0A
t0 t2 t3 t4
t1
iLm
0A
vS1
0A
iLr
0V
0V
vab
0A
0A
vCin
iLin2
I`0
iD5
iS1
iLin1
VCB/2
t6 t8 t9 t10
t7
t11
iD6
iin
Vcom2
t12
0V
0A
0A
iD5
I`0
iLm
iS1
vS1
0A
iLr
0V
0V
vab
0A
iLin2
vCin
t7 t9
t8
iD6
VCB/2
iLin1
iin
Vcom2
t14
205
Fig. 4-54 Principais formas de onda durante um perodo de comutao

para os dois modos de modulao: (a) Mod. 1, (b) Mod. 2.
Para que se pudesse fazer um comparativo com resultados de

simulao e experimentais para ambos os modos, optou-se por utilizar o
206
mesmo prottipo. Portanto, no foi desenvolvida uma nova metodologia
de projeto para a obteno dos valores dos componentes do conversor
operando no Mod. 2, utilizando-se o mesmo apresentado na Seo 4.4
em ambos os casos. O nico ajuste necessrio para garantir que o
circuito operasse na potncia nominal nos dois diferentes modos foi uma
pequena modificao da frequncia de comutao nominal, que foi de
30 kHz para 28 kHz, conforme apresentado em [62].
Os quadros Quadro 4-3 e Quadro 4-4 apresentam as
especificaes do projeto (as mesmas apresentadas na seo 4.4) e os
valores dos componentes utilizados.
Quadro 4-3 Especificaes de projeto
Parmetro
Tenso de Alimentao - Vi
Tenso de Sada - V0
Mod. 1
Mod. 2
Potncia nominal de sada P0

Norma a atender
Mxima Freq. de comutao
Freq. De comutao nominal fs
Razo-cclica nominal
Valor
220 Vef 10% / 60 Hz

24 Vdc 10 %
200 W
IEC 61000-3-2 Classe D
30 kHz
75 kHz
28 kHz
42 %
Quadro 4-4 Valor dos componentes utilizados na simulao e no

prottipo
Parmetro
Lin1, Lin2
Valor do Componente
500 H, 2% de disperso
T1
Lm
1 F
n = 6.2
500 H
Lr
12 H
CB
1 F
100 nF
Cf1, Cf2
Cin
L0
C0
50 H
9900 F
A Fig. 4-55 apresenta resultados de simulao para a tenso de

barramento VB e para a tenso no capacitor Cin nos dois modos de
operao na escala de tempo do perodo da tenso da rede eltrica.
possvel observar que existe uma pequena diferena na envoltria da
207
ondulao da tenso em ambos os componentes, o que acabou gerando
um perfil diferente para a corrente de entrada em cada modo de
operao. A Fig. 4-56 apresenta resultados de simulao para a tenso e
a corrente de entrada para os dois modos de operao. A Fig. 4-57
apresenta os resultados experimentais para a tenso e a corrente de
entrada com e sem a adio de um filtro de entrada.
Fig. 4-55 Resultados de simulao para a tenso de barramento VB e

tenso sobre o capacitor Cin para os dois modos de modulao: (a) Mod.1,
(b) Mod. 2.
208
4.0
Vin/100
2.0
iin
-2.0
-4.0
25ms
30ms
35ms
(a)
40ms
45ms
50ms
40ms
45ms
50ms
4.0
Vin/100
2.0
iin
0
-2.0
-4.0
25ms
30ms
35ms
(b)
Fig. 4-56 - Resultados de simulao para a tenso de entrada Vin e corrente
de entrada iin para os dois modos de modulao: (a) Mod.1, (b) Mod. 2.
Vin
Vin
iin
iin
(a)
(c)
209
Fig. 4-57 Resultados experimentais para a tenso de entrada Vin e

corrente de entrada iin para os dois modos de modulao na potncia
nominal de 200 W na sada : (a) Mod.1sem filtro, (b) Mod. 2sem filtro, (c)
Mod. 1 com filtro adicional, (d) Mod. 2 com filtro adicional.
210
A Fig. 4-58 apresenta os resultados experimentais para a anlise
harmnica da corrente de entrada, juntamente com os limites impostos
pela IEC 61000-3-2 Classe D, alm de outras medies de qualidade de
energia.
Fig. 4-58 Resultado da anlise harmnica realizada no osciloscpio na

potncia nominal: (a)Mod. 1, (b) Mod. 2.
211
Com a reduo da potncia de sada, a diferena entre as duas
tcnicas se torna mais evidente na corrente de entrada. No Mod. 1 ocorre
o estreitamento do intervalo de conduo da corrente com a reduo da
potncia, o mesmo no ocorre na mesma proporo quando a razo
cclica reduzida no Mod.2, distorcendo menos a corrente de entrada e
apresentando fator de potncia mais elevado, conforme mostrado nas
Fig. 4-59 e Fig. 4-60. Contudo, a reduo da razo cclica torna a
entrada em conduo dos interruptores dissipativa, o que acaba
acarretando em maiores perdas nas menores potncias para o Mod.2. A
Fig. 4-61 (a) apresenta curvas comparativas do FP para os dois modos
de operao e a Fig. 4-61 (b) para a eficincia.
Fig. 4-59 - Resultados experimentais para a tenso de entrada Vin e

corrente de entrada iin para os dois modos de modulao com potncia de
sada de 30 W: (a) Mod.1, (b) Mod. 2.
212
Fig. 4-60 - Resultado da anlise harmnica realizada no osciloscpio:

(a)Mod. 1, (b) Mod. 2.
213
Fig. 4-61- Resultados experimentais para os dois modos de modulao: (a)

Fator de potncia, (b) Rendimento.
Como possvel constatar, os dois diferentes modos de

modulao acabaram gerando vantagens e desvantagens distintas.
Enquanto o Mod. 1 apresentou melhor eficincia para a ampla faixa de
variao de carga, o Mod.2 apresentou melhor fator de potncia.
4.9
CONCLUSO
Neste captulo foram apresentados os resultados referentes aos

estudos de uma nova fonte de alimentao com CFP de estgio nico
baseada em uma estrutura charge-pump. Foi possvel utilizar o
conhecimento prvio do funcionamento do circuito, obtido atravs de
214
simulaes, para desenvolver uma metodologia de projeto. Os
resultados obtidos mostraram-se coerentes com as etapas de operao
descritas.
Apesar do estudo que descreve o comportamento do conversor
dentro do perodo de comutao ter-se mostrado adequado e
comprovado, no foi possvel obter um equacionamento que descreva o
comportamento do conversor dentro de um perodo da rede eltrica, o
qual permitiria obter as curvas de fator de potncia e a caracterstica de
sada, como as apresentadas no captulo trs. Isto se deve caracterstica
de transferir energia para a sada diretamente a partir da entrada, sem um
capacitor de barramento. Deste modo, existe um intervalo prximo
passagem por zero da tenso de entrada em que o comportamento do
circuito outro, pois este no consegue transferir energia para a sada.
O conversor apresentado tem sua aplicao em fontes de baixa
potncia, at 300 W. Suas principais caractersticas so: elevado fator de
potncia, alto rendimento para larga faixa de variao de carga, alta
densidade de potncia e nmero reduzido de componentes, esperando-se
um custo reduzido. Suas principais vantagens sobre muitas solues de
estgio nico so: tenso de barramento reduzida, a possibilidade de no
se utilizar um capacitor eletroltico no barramento cc e corrente de
entrada em modo de conduo contnua. Em [63] foi apresentada uma
aplicao desta topologia como driver de LEDs de potncia para
iluminao pblica. Esta topologia especialmente interessante para
esta aplicao devido possibilidade de no se utilizar capacitores
eletrolticos, principal fator limitante da vida de drivers para LEDs cuja
vida pode chegar a 100.000 horas. Alm disso, o circuito pode ser
facilmente implementado com variao da intensidade luminosa, alm
de apresentar elevado fator de potncia e rendimento.
A principal desvantagem desta estrutura est na impossibilidade
de transferir energia para a sada durante os vales da tenso de entrada,
necessitando de capacitores de valores elevados na sada para filtrar a
ondulao de 100 Hz ou 120 Hz.
Quanto sua aplicao como fonte de alimentao em geral,
apesar da necessidade de maior capacitncia na sada, capacitores
eletrolticos de baixa tenso custam menos do que os de tenso elevada.
Contudo, em aplicaes com tenso de sada inferiores a 12 V e que
tenham forte restrio na ondulao de baixa frequncia, pode ser
necessria a utilizao de um capacitor de barramento de valor elevado.
Com relao ao mtodo de controlar a potncia, muitos autores
citam a operao com frequncia varivel (Mod. 1) como sendo uma
desvantagem. Porm, ela elimina o problema da elevao da tenso de
215
barramento com a reduo da carga, como j se havia constatado em
[37]. Alm disso, foi constatado atravs de simulaes e resultados
experimentais que, no conversor proposto, a potncia de sada
inversamente proporcional ao quadrado da frequncia de comutao, o
que permite uma larga faixa de variao de carga com uma faixa de
variao de frequncia mais estreita.
No que diz respeito aos mtodos de modulao dos interruptores,
pode-se concluir que o Mod. 1 apresenta melhor eficincia para ampla
faixa de variao de carga e que o Mod. 2 apresenta melhor fator de
potncia para variaes de carga, alm de apresentar FP prximo
unidade na potncia nominal. Vale destacar que a implementao prtica
do circuito mais simples no Mod. 2, pois pode-se utilizar qualquer CI
disponvel no mercado para a implementao da modulao PWM
convencional do conversor meia-ponte. Enquanto para a implementao
do Mod. 1 seria necessrio encontrar algum controlador que permita
variar a frequncia de comutao. No caso do prottipo implementado,
usou-se um microcontrolador para executar esta funo.
216
217
5
CONCLUSES GERAIS
Foi efetuado um extenso estudo bibliogrfico com o objetivo de

identificar as principais tcnicas de correo de fator de potncia para
fontes de alimentao e suas limitaes. O foco do estudo foi
direcionado para as estruturas de estgio nico visando obter uma
estrutura com elevados rendimento e fator de potncia e baixo custo
esperado.
No capitulo trs foi efetuado um novo estudo da estrutura j
apresentada em [37], onde foi apresentado um equacionamento mais
completo. Entretanto, algumas dificuldades em determinar as condies
iniciais dos elementos levaram a um estudo simplificado, que se
mostrou adequado para o projeto quando algumas restries de
parmetros so impostas. A continuidade deste estudo permitir a
implementao de um sistema de controle que atuar na razo cclica e
na frequncia de comutao. Tambm foi apresentado o estudo
necessrio para que se obtenha comutao ZVS com o auxlio da
indutncia magnetizante do transformador, permitindo que se amplie a
faixa de carga em que se tem comutao suave. Os resultados de
simulao e experimentais confirmaram o elevado fator de potncia para
uma ampla faixa de variao de carga, atendendo aos limites impostos
pela IEC 61000-3-2 classe D mesmo na potncia de 50 W, em que os
limites da norma j no so mais vlidos, mas que podero valer no
futuro. O rendimento tambm se mostrou elevado para uma boa faixa de
carga (100 % - 40 %), porm caiu acentuadamente nas potncias mais
baixas devido perda de comutao suave. Este problema poder ser
resolvido com o auxlio da comutao ZVS pela indutncia de
magnetizao do transformador.
No captulo quatro foram apresentadas novas estrutura para
fontes de alimentao, baseadas na tcnica CS-CPPFC (Current Source
Charge-Pump Power Factor Correction) ou charge-pump do tipo fonte
de corrente, utilizada em reatores eletrnicos. Uma das estruturas foi
escolhida para estudo e os resultados mostraram que possvel projetla com capacitor de barramento reduzido, embora seja complexo
equacionar seu comportamento na frequncia da rede eltrica. Esta
estrutura pode ser interessante para aplicaes de baixa potncia e
preferencialmente com tenso de sada acima de 24 V devido
ondulao de baixa frequncia, apresentando o mesmo problema das
estruturas de estgio nico sem barramento intermedirio, como o caso
do SEPIC e outros, porm, com a vantagem de possuir comutao ZVS
218
para toda a faixa de carga. Uma aplicao interessante para esta
estrutura utiliz-la como driver para LEDs de potncia, principalmente
em iluminao pblica [63], em que a ondulao de 120 Hz tolervel,
visto que at os dias de hoje, boa parte dos reatores em funcionamento
so eletromagnticos, operando na frequncia da rede eltrica.
Os resultados experimentais da estrutura do captulo quatro
tambm mostraram-se satisfatrios do ponto de vista da correo do
fator de potncia, atendendo aos limites estabelecidos pela IEC 61000-32 Classe D, mesmo com uma DHT da corrente elevada, quando
comparada estrutura do captulo trs. O rendimento mostrou-se
elevado, prximo de 90 % para toda a faixa de carga testada. Isto
comprovou a eficcia de se utilizar a indutncia de magnetizao do
transformador no auxlio da comutao suave, pois o acrscimo da
circulao de energia reativa no aumentou significativamente as perdas
de conduo a ponto de comprometer o rendimento da estrutura.
219
6
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
REFERNCIAS BIBLIOGRFICAS
MAMMANO, B. B., Improving Power Supply Efficiency The

Global Perspective, SEM1700 2006-2007 Power Supply
Design Seminar, Texas Instruments inc, pp.1-1, 1-9 2006.
QIAN, J., LEE, F. C., Charge Pump Power-Factor-Correction
Technologies Part I: Concept and Principle, IEEE Transactions
on Power Electronics, Vol. 15, n 1, pp.121-129, January 2000.
KASSICK, E. V., Harmnicas em Sistemas Industriais de Baixa
Tenso, Apostila utilizada no curso de ps-graduao em
Eletrnica de Potncia, INEP UFSC, Florianpolis, 2004.
IEEE 519 1992, Standard Practices and Requirements for
Harmonic Control in Electrical Power Systems, IEEE Industry
Applications Society/ Power Engineering Society, USA, 1993.
NORMA IEC 6100032, Limits for Harmonic Current
Emission (equipment input current 16 A per phase),
International Electrotechnical Commission, Switzerland, 2000.
NORMA ANEEL - Agncia Nacional de Energia Eltrica
(ANEEL) Procedimentos de Distribuio de Energia Eltrica no
Sistema Eltrico Nacional (PRODIST) - resoluo normativa
nmero 395/2009, Mdulo 8 Qualidade da Energia Eltrica,
Reviso 1, 2010.
FERNNDEZ, A., SEBASTIN, J., HERNANDO, M. M.,
VILLEGAS, P., GARCA, J., Helpful Hints to Select a PowerFactor-Correction Solution for Low- and Medium-Power SinglePhase Power Supplies, IEEE Transactions on Industrial
Electronics, Vol. 52, n 1, pp. 46-55, February 2005.
SHARIFIPOUR, B., HUANG, J. S., LIAO, P., HUBER, L.,
JOVANOVIC, M. M., Manufacturing and Cost Analysis of
Power-Factor-Correction Circuits, IEEE Applied Power
Electronics Conference and Exposition, APEC '98, pp. 490-494,
1998.
BATSCHAUER, A. L., Projeto de Reatores Eletrnicos para
Lmpadas de Vapor de Sdio de Alta Presso de 250 W e 400
W, Dissertao (Mestrado em Engenharia Eltrica) UFSC
INEP, Florianpolis, 2002.
PRES, A.,MARTINS, D. C., BARBI, I., Zeta Converter
Applied in Power Factor Correction, Power Electronics
220
[11]
[12]
[13]
[14]
[15]
[16]
[17]
[18]
[19]
[20]
[21]
Specialists Conference, PESC '94 Record., Vol. 2, pp. 1152-1157,

1994.
QIAN, J., LEE, F. C., Voltage-Source Charge-Pump PowerFactor-Correction AC/DC Converters, IEEE Transactions on
Power Electronics, Vol. 14, n 2, pp.350-358, March 1999.
LIU, K. H., LIN, Y. L., Lin, Current Waveform Distortion in
Power Factor Correction Circuits Employing Discontinuous
Mode Boost Converter, IEEE Power Electronics Specialists
Conference, PESC89, pp. 825-829, 1989.
JINDONG, Z., Advanced Integrated Single-Stage Power Factor
Correction Techniques, Virginia Tech Thesis, 2001.
QIAN, J., Advanced Single-Stage Power Factor Correction
Techniques, Virginia Tech Thesis, 1997.
TAKAHASHI, I, Power Factor Improvement of a Diode
Rectifier Circuit by Dither Signals IEEE Industry Applications
Society Annual Meeting, Vol. 2, pp. 1289-1294, 1990.
TAKAHASHI, I, IGARASHI, R. Y., A Switching Power Supply
of 99% Power Factor by the Dither Rectifier, IEEE
Telecommunications Energy Conference, INTELEC91, pp. 714719, 1991.
REDL, R., BALOGH, L., SOKAL, N. O., A New Family of
Single-Stage Isolated Power-Factor Correctors with Fast
Regulation of the Output Voltage, IEEE Power Electronics
Specialists Conference, PESC94, pp.1137-1144, 1994.
GARCA, O., COBOS, J. A., ALOU, P., PRIETO, R., UCEDA,
J., A Simple Single switch single stage AC/DC converter with
fast output voltage regulation, IEEE Transactions on Power
Electronics, Vol. 17, no. 2, pp. 163-171, 2002.
QIU, W., WU, W., RUSTON, K., MAO, H., BATARSEH, I.,
Bi-flyback Single-stage PFC Converter with Valley Switching
Technique, IEEE Power Electronics Specialists Conference
PESC 2003, pp. 803-807, 2003.
HUBER, L., JOVANOVIC, M. M., Single-stage, single-switch,
isolated power supply technique with input current shaping and
fast output-voltage regulation for universal input-voltage-range
applications, IEEE APEC97, pp. 272-280, 1997.
SEBASTIN, J., FERNNDEZ, A., VILLEGAS, P.,
HERNANDO, M.M., LOPERA, J.M., Improved active input
current shapers for converters with symmetrically driven
transformer, IEEE Trans. Ind. Appl., Vol. 37, no. 2, pp.592-600,
2001.
221
[22]
[23]
[24]
[25]
[26]
[27]
[28]
[29]
[30]
[31]
WEINBERG, A. H., Boldo P. R., A High Power, High

Frequency, DC to DC Converter for Space Applications, IEEE
Power Electronics Specialists Conference, PESC92, pp.11401147.
TORRICO, G. V. B., BARBI, I., Isolated Flyback-Current-Fed
Push-Pull Converter for Power Factor Correction IEEE Power
Electronics Specialists Conference, PESC96, pp.1184-1190.
KHERALUWALA,
M.H.,
STEIGERWALD,
R.
L.,
GURUMOORTHY, R., A Fast-Response High Power Factor
Converter with a Single Power Stage, IEEE Power Electronics
Specialists Conference, PESC91, pp. 769-779, 1991.
SCUTTEN, M. J., STEIGERWALD, R. L., KHERALUWALA,
M. H., Characteristics of Load Resonant Converters Operated in
a High-Power Factor Mode, IEEE Transactions on Power
Electronics, Vol. 7, n 2, pp.304-314, April 1992.
BELAGULI, V., BHAT, A. K. S., High Power Factor Operation
of DCM Series-Parallel Resonant Converter, IEEE Transactions
on Aerospace and Electronic Systems, Vol. 35, n 2, pp. 602-613,
April 1999.
TANAVADE, S. S., CHAUDHARI, Mrs. M. A.,
SURYAWANSHI, H. M., THAKRE, V. N. I. T., Design of
Resonant Converter for High Power Factor Operation and
Optimum Losses in Magnetic Components, IEEE Power
Electronics Specialists Conference, (PESC 2004), pp. 1818-1822,
2004.
TEODORESCU, R., KJR, S. B., NIELSEN, S.M.,
BLAABJERG, F., PEDERSEN, J. K., Comparative Analysis of
Three Interleaved Boost Power Factor Corrected Topologies in
DCM, IEEE Power Electronics Specialists Conference, 2001.
PESC.2001, vol. 1, pp.-3-7, June 2001.
TAO, F., LEE, F. C., A critical-conduction-mode single-stage
power-factor-correction electronic ballast, IEEE Applied Power
Electronics Conference e Exposition, APEC 2000, Vol. 1, pp.
603-609, 2000.
TAO, F., LEE, F. C., An Interleaved Single-Stage PowerFactor-Correction Electronic Ballast, IEEE Applied Power
Electronics Conference e Exposition, APEC 2000, Vol. 1, pp.
617-623, 2000.
TAO, F., LEE, F. C., Advanced High-Frequency Electronic
Ballasting Techniques for Gas Discharge Lamps, Virginia Tech
Thesis, 2000.
222
[32]
[33]
[34]
[35]
[36]
[37]
[38]
[39]
[40]
[41]
WU, T.-F., HUNG, J.-C., TSENG, S.-Y., CHEN, Y.-M.,

Analysis and Design of a Battery Charger with Interleaved PFC
Based on an Asymmetrical HalfBridge Topology, IEEE
Telecommunications Energy Conference, INTELEC 2003, pp.
579-585, October 2003.
WU, T.-F., HUNG, J.-C., TSENG, S.-Y., CHEN, Y.-M., A
Single-Stage Fast Regulator with PFC Based on an Asymmetrical
Half-Bridge Topology, IEEE Transactions on Industrial
Electronics, Vol. 52, No. 1, February 2005.
LEE, J.-Y., MOON, G.-W., YOUN, M.-J., Design of a PowerFactor-Correction Converter Based on Half-Bridge Topology,
IEEE Transactions on Industrial Electronics, Vol. 46, No. 4,
August 1999.
NASCIMENTO, C. B., Estudo de Estruturas de Reatores
Eletrnicos com Elevado Fator de Potncia, Tese (Doutorado
em Engenharia Eltrica) UFSC INEP, Florianpolis, 2005.
DUMS, J. F., Reator Eletrnico de nico Estgio e Elevado
Fator de Potncia, Baseado na Topologia Charge-Pump VoltageSource, Para Lmpadas de Vapor de Sdio de Alta Presso,
Dissertao (Mestrado em Engenharia Eltrica) UFSC INEP,
Florianpolis, 2005.
POSTIGLIONE, C. S., Fonte de Alimentao de Estgio nico
com Correo do Fator de Potncia, Dissertao de Mestrado,
INEP UFSC, Florianpolis, 2006.
POSTIGLIONE, C. S., NASCIMENTO, C. B., CIANFRONI, R.,
PERIN, A. J., Fonte de Alimentao de Estgio nico com
Correo do Fator de Potncia In: Congresso Brasileiro de
Automtica - CBA 2006 . pp. 322-327, October 2006, Salvador
Brazil
POSTIGLIONE, C. S., NASCIMENTO, C. B., PERIN, A. J.,
Single-Stage Power Factor Correction Switched Power Supply
In: IEEE IECON06 32nd Annual Conference of the IEEE
Industrial Electronics Society, pp. 2402-2407, November 2006,
Paris - France.
DO, H.-L., KWON, B.-H., Single-Stage Line-Coupled HalfBridge Ballast With Unity Power Factor and Ripple-Free Input
Current Using a Coupled Inductor, IEEE Transactions on
Industrial Electronics, Vol. 50, NO. 6, pp 1259-1266, December
2003.
KWON, J.-M., CHOI, W.-Y., DO, H.-L., KWON, B.-H.,
223
[42]
[43]
[44]
[45]
[46]
[47]
[48]
[49]
[50]
[51]
Single-stage half-bridge converter using a coupled-inductor,

IEE Proc.-Electr. Power Appl., Vol. 152, no. 3, pp. 748-756,
2005.
PSMA.: External Power Supply International Efficiency Marking
Protocol Version 1.1, Revised July 2005 www.psma.com.
NABAE, A., NAKANO, H., ARAI, S., Novel Sinusoidal
Converters With High Power Factor, IEEE Industry
Applications Society Annual Meeting, Vol. 2, pp 775-780, 1994.
SILVA, E. R., BENTO, A. A., OLIVEIRA, T. M., JACOBINA,
C. B., Control Considerations on Single-Phase Boost Power
Factor Correctors, COBEP-2005, 8th Brazilian Power
Electronics Conference, 2005.
POSTIGLIONE, C. S., NASCIMENTO, C. B., PERIN, A. J., A
Single-Stage Power Factor Correction Switched Mode Power
Supply In: EPE 2007 12th European Conference on Power
Electronics and Applications, pp 1-9. ISBN: 9789075815108,
September 2007, Aalborg Denmark.
LIN, W. M, SEBASTIN, J., FERNANDEZ, A., HERNANDO,
M. M., VILLEGAS, P., Design of the basic rectifier with LC
filter to comply with the new edition of the IEC 1000-3-2 current
harmonic limit specifications (Edition 2.0), Proc. IEEE
PESC02, pp. 1215-1220, 2002.
DUARTE, C. M. C., Conversores CC-CC ZVS PWM com
Grampeamento Ativo, Tese de Doutorado INEP UFSC,
Florianpolis, 1997.
BARBI, I., SOUZA, A. F., Retificadores de Alto Fator de
Potncia, Apostila utilizada no curso de ps-graduao em
Eletrnica de Potncia, INEP UFSC, Florianpolis, 1996.
BARBI, I., SOUZA, F. P., Conversores CC-CC Isolados de Alta
Frequncia com Comutao Suave, Ed. dos Autores, INEP
UFSC, Florianpolis, 1999.
FENG, J, HU, Y, CHEN, W, WEN, C.-C., ZVS Analysis of
Asymmetrical Half-Bridge Converter, IEEE PESC 2001 Vol.1
pp. 243-247, 2001
ALVES, A., Estudo, Projeto e implementao de Unidades
Retificadoras de 48V/10A para Telecomunicaes Utilizando
Circuitos de Superviso Microcontrolados, Dissertao de
Mestrado UFSC, Florianpolis, 2002.
224
[52]
[53]
[54]
[55]
[56]
[57]
[58]
[59]
[60]
[61]
[62]
[63]
MARTINS, D. C., BARBI, I., Teoria Fundamental de Eletrnica

de Potncia, Ed. dos Autores, INEP UFSC, Florianpolis,
2001.
BARBI, I., Eletrnica da Potncia, Ed. do Autor, INEP
BARBI, I., Projeto de Fontes Chaveadas, Ed. do Autor, INEP
HSIEH, G. C.; KUO, C. Y., Modeling and Design
Considerations for ZVS Asymmetrical Half-Bridge Converter,
pp. 1-6, TENCON, 2005.
XU, X.; KHAMBADKONE, A. M.; ORUNGANTI, H., An
Asymmetrical Half Bridge DC-DC Converter: Close Loop
Design in Frequency Domain 35th Annual Power Electronics
Specialists Conference, pp. 1642-1647, 2004.
KOROTKOV, S., et al., Small-Signal Modeling of SoftSwitched Asymmetrical Half-Bridge DC/DC Converter, Applied
Power Electronics Conference and Exposition APEC, pp. 707711, 1995.
CHOI, B. et al., Small-Signal Analysis and Control Design of
Asymmetrical Half-Bridge DC-DC Converters, IEEE
Transactions on Industrial Electronics, vol.53, no.2, pp. 511-520,
2006.
ZUMEL, P., GARCA, O., COBOS, J. A., UCEDA, J.,
Magnetic Integration for Interleaved Converters, IEEE APEC
2003, pp. 1143-1149, 2003.
MARTINS, M. A. I., Novas Estruturas de Reatores Eletrnicos
para Lmpadas Fluorescentes Usando Tcnicas de Integrao
para Correo do Fator de Potncia, Dissertao de Mestrado
INEP UFSC Florianpolis, 2006.
POSTIGLIONE, C. S., NASCIMENTO, C. B., PERIN, A. J.,
Single-Stage Power Factor Correction AC-DC Converter Based
on Continuous Input Current Charge-Pump Topologies, IEEE
Power Electronics Specialists Conference, PESC2008, pp.24782484, 2008.
POSTIGLIONE, C. S., FUERBACK, A. L., NASCIMENTO, C.
B., PERIN, A. J., Single-Stage Power Factor Correction AC-DC
Converter Based on Continuous Input Current Charge-Pump
Topologies, IEEE Power Electronics Specialists Conference,
COBEP2009, pp.2478- 2484, 2008.
CODAS, I. H., POSTIGLIONE, C. S., NASCIMENTO, C. B.,
PERIN, A. J., A single-stage PFC converter for Solid-State
225
Lighting applications, IECON '09. 35th Annual Conference of
the IEEE Industrial Electronics Society, pp. 3490 3493, 2009.
227
APNDICES
229
Apndice A Circuito Simulado no Captulo Trs
Fig. A-1 Circuito esquemtico usado na simulao do conversor do

captulo trs.
230
Netlist:
* source CIRCUITO-EPE-2007-IDEAL
D_D2
N655357 N655027 Dbreak
C_C0
N654951 N654955 0.68m
IC=24
C_C_f_1
GND1 N655287 220n
Kn_K1
L_L1 L_L3
+ L_L5 1
C_C_f_2
N655293 GND1 220n
D_D4
0 N655357 Dbreak
R_Rg1
COM1 N665067 15
C_CB_1
N655027 0 100u IC=311
R_Rg2
COM2 N656305 15
R_R10
0 N654955 10M
D_D30
0 GND1 Dbreak
L_L5
N654955 N655911 27.8mH
D_D1
N655341 N655027 Dbreak
R_R5
N6551431 N655683 0.001
D_Dr1
N655907 N655013 Dbreak
L_L6
GND1 N655589 22.5uH
L_L_in_2
N655293 N655357
200uH
C_C8
N655683 N655027 220n
L_L1
N655589 N6551431 1H
IC=0.0
X_S2
N656305 0 GND1 0
SCHEMATIC1_S2
D_D3
0 N655341 Dbreak
C_C9
0 N655683 220n
X_S1 N665067 GND1 N655027 GND1
SCHEMATIC1_S1
L_L0
N655013 N654951 50uH
D_D29
GND1 N655027 Dbreak
L_L_in_1
N655287 N655341
200uH
V_V2
COM1 GND1
+PULSE 0 15 {Tm1} 5n 5n {Tcs1} {Ts}
R_R0
N654955 N654951 2.88
D_Dr2
N655911 N655013 Dbreak
L_L3
N655907 N654955 27.8mH
V_Rede
N655287 N655293
+SIN 0 {V_rede} {F_rede} 0 0 0
V_V3
COM2 0
+PULSE 0 15 {(Tcs1)+Tm1+Tm2} 5n 5n
{Tcs2} {Ts}
.PARAM
D=0.4 Tcs1={D*Ts-Tm1}
Tcs2={(1-D)*Ts-Tm2}
Tm1=0.1u
Tm=0.3u Tm2=0.1u
+
F_rede=60 fs=110kHz Ts={1/fs}
V_rede=311
.subckt SCHEMATIC1_S2 1 2 3 4
S_S2
3 4 1 2 _S2
RS_S2
1 2 1G
.MODEL
_S2 VSWITCH Roff=1e6
Ron=0.01 Voff=0.0V Von=15V
.ends SCHEMATIC1_S2
.subckt SCHEMATIC1_S1 1 2 3 4
S_S1
3 4 1 2 _S1
RS_S1
1 2 1G
.MODEL
_S1 VSWITCH Roff=1e6
Ron=0.01 Voff=0.0V Von=15V
.ends SCHEMATIC1_S1
231
Apndice B Circuito Esquemtico de Potncia, Placa de Circuito

impresso e Foto do Conversor Estudado no Captulo Trs
Fig. B-1 - Circuito esquemtico de potncia do conversor do captulo

trs.
232
Fig. B-2 - Placa de circuito impresso do circuito de potncia do

conversor do captulo trs Vista superior.
233
Fig. B-3 - Foto do prottipo do conversor do captulo trs.
235
Apndice C Circuito Simulado no Captulo Quatro
Fig. C-1 Circuito esquemtico usado na simulao do conversor do

captulo quatro.
236
Netlist:
* source PESC-2008
Kn_K1
L_L1 L_L3
+ L_L5 1
R_R0
N662967 N662963 2.8
X_D3
0 N663293 awbmur440
PARAMS:
C_C_f_1
M N663239 1u
C_C_f_2
N663245 M 1u
C_CB_1
N662885 0 2u IC=150
X_D4
0 N663309 awbmur440
PARAMS:
R_Rg1
COM1 N6629191 15
R_R10
0 N662967 10M
L_Lm
N663541 N663837 0.5mH
L_L5
N662967 N663151 26mH
R_Rg2
COM2 N664185 15
R_R5
N663805 M 0.1
R_R18
N663837 N663805 0.1
L_Lr
GND1 N663541 12uH
L_L_in_2
N663309 N663245
500uH
L_L1
N663541 N663805 1H
IC=0.0
C_Cin
M N662885 100n
Kn_K2
L_L_in_1 L_L_in_2 0.98
R_R23
N663115 N663051 47k
L_L_in_1
N663239 N663293
500uH
M_S1
N662885 N6629191 GND1
GND1 IRF840
R_R24
N663151 N663175 33k
X_Dr
N663115 N663107 N663151
awbmur1615ct PARAMS:
C_C23
N663115 N663051 68n
V_V2
COM1 GND1
+PULSE 0 15 {Tm1} 5n 5n {Tcs1} {Ts}
M_S2
GND1 N664185 0 0 IRF840
D_D23
N663107 N663051
MUR120
R_R21
N663107 N6629890 0.05
L_L3
N663115 N662967 26mH
C_C24
N663151 N663175 68n
X_D1
N663293 N662885
awbmur440 PARAMS:
D_D24
N663107 N663175
MUR120
V_Rede
N663239 N663245
+SIN 0 {V_rede} {F_rede} 0 0 0
C_C0
N662963 N662967 10m
IC=24
V_V3
COM2 0
+PULSE 0 15 {(Tcs1)+Tm1+Tm2} 5n 5n
{Tcs2} {Ts}
X_D2
N663309 N662885
awbmur440 PARAMS:
L_L0
N6629890 N662963 50uH
.PARAM Tcs1={D*Ts-Tm1} D=0.5
Tcs2={(1-D)*Ts-Tm2} Tm1=0.6u
Tm2=0.6u Tm=0.3u
+ fs=30kHz F_rede=60 V_rede=311
Ts={1/fs}
237
Apndice D Foto do Prottipo do Captuloo Quatro
Fig. D-1 - Fo
oto do prottipo doo conversor do cap
ptulo trs.
Tese de Dou
utorado Ccero daa Silveira Postiglio
one - 2011

Fontes de Alimentação de Estágio Único Com Correção de Fator de Potência

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Fontes de Alimentação de Estágio Único Com Correção de Fator de Potência

Caricato da

Copyright:

Formati disponibili

UNIVERSIDADE FEDERAL DE SANTA CATARINA

PROGRAMA DE PS-GRADUAO EM ENGENHARIA

Ccero da Silveira Postiglione

ESTUDO DE ESTRUTURAS PARA FONTES DE

Tese submetida ao Programa de Ps

Catalogao na fonte pela Biblioteca Universitria

Postiglione, Ccero da Silveira

Se a vida humana fosse longa o suficiente para

Resumo da tese apresentada UFSC como parte dos requisitos para

Abstract of the Thesis presented to UFSC as a partial fulfillment of the

Fig. 2-20 Conversor flyback-push-pull alimentado em corrente

Fig. 3-17 Circuito que representa as correntes relacionadas com

Fig. 3-39 Terceira etapa de funcionamento do conversor HBZVS-PWM. ......................................................................................... 121

Fig. 3-59 Tenso de barramento VB em funo da frequncia,

Fig. 4-10 - Terceira etapa de operao. .................................... 170

Fig. 4-35 Tenso de entrada (100 V/div) e corrente de entrada

Fig. 4-59 - Resultados experimentais para a tenso de entrada Vin

Relao entre tenses

Relao entre frequncias

Freqncia angular da rede eltrica

Freqncia angular da comutao

Freqncia natural dos elementos LC do

Capacitores do conversor CC-CC

Capacitor do filtro de entrada

Capacitor srie do conversor srie ressonante

Capacitor paralelo do conversor srie ressonante

Capacitores de comutao suave

Corrente de sada da fonte

Corrente de sada da fonte referida para o lado

Perda de razo cclica

Corrente na freqncia fundamental

Corrente do ensimo harmnico

Corrente eficaz no componente X

Corrente de pico no componente X

Corrente mdia no componente X

Valor mdio instantneo da corrente no

Indutor do filtro de entrada

Nmero de espiras do primrio

Nmero de espiras do secundrio

Relao entre a tenso de sada e a tenso de

Tempo de recuperao reversa do diodo

Durao do intervalo de comutao

Tenso de sada da fonte

Tenso de sada da fonte referida para o

Tenso diferencial entre os ns a e b

Tenso sobre o componente X

Tenso mxima no componente X

Tenso mnima no componente X

Tenso de pico no componente X

Tenso eficaz no componente X

Tenso pulsada de alta freqncia

Impedncia natural dos elementos LC do

2. Smbolos usados para referenciar elementos em diagramas

Diodo emissor de luz

Interruptores principais MOSFET, IGBT ou

Agncia Nacional de Energia Eltrica

Boost integrado ao Buck

Boost integrado ao Flyback

Correo do Fator de Potncia

Electromagnetic Interference / Interferncia

International Electrotechnical Commission

Institute of Electrical and Electronics Engineers

Instituto de Eletrnica de Potncia