Resumen Datasheet-TM4C123GH6PM

Descripcin de la arquitectura
Microcontroladores Tiva de la Serie C de Texas Instruments ofrecen a los
diseadores un ARM de alto rendimiento
Arquitectura basada en -M con un amplio conjunto de capacidades de integracin y un
fuerte ecosistema de software y herramientas de desarrollo. Orientacin rendimiento y
la flexibilidad, la C Series Tiva arquitectura ofrece un 80 MHz Cortex-M con FPU,
una variedad de memorias integradas y mltiples GPIO programable. Dispositivos
Tiva Serie C ofrecen a los consumidores soluciones rentables convincentes
Mediante la integracin de perifricos especficos de la aplicacin y proporcionar una
completa biblioteca de software herramientas que minimicen los costos de mesa y el
tiempo de ciclo de diseo. Ofreciendo tiempo de salida al mercado y el costo ms
rpido ahorros, los microcontroladores Tiva de la Serie C son la opcin lder en
alto rendimiento de 32 bits
Aplicaciones. Este captulo contiene una descripcin general de los
microcontroladores Tiva de la Serie C, as como detalles sobre la
Tiva C Series Informacin general
Los microcontroladores Tiva C Series ARM Cortex-M4 proporcionan el mximo
rendimiento y avanzada la integracin. La familia de productos se posiciona para
aplicaciones conscientes de los costos que requieren significativa capacidades de
procesamiento y conectividad de control, tales como:
1. baja potencia, dispositivos inteligentes de mano
2. equipos Gaming
3. Inicio y sitio comercial de monitoreo y control
4. El control de movimiento
5. Instrumentacin Mdica
6. Prueba y medicin de equipos
7. Automatizacin de fbricas
8. Los incendios y seguridad
9. soluciones Smart Energy / Smart Grid
10. Control de iluminacin inteligente
11. Transporte
Para aplicaciones que requieren la conservacin extrema de poder, el
microcontrolador TM4C123GH6PM cuenta con un mdulo de hibernacin respaldada
por batera para alimentar de manera eficiente por la TM4C123GH6PM a un estado de
bajo consumo durante largos periodos de inactividad. Con un / secuenciador de
apagado encendido, un contador de tiempo continuo (RTC), mltiples de atencin dehibernacin opciones, una interfaz de alta velocidad a la bus del sistema, y la memoria
respaldada por batera dedicada, posiciona el mdulo de hibernacin el
TM4C123GH6PM microcontrolador perfectamente para aplicaciones de bateras.

Adems, el microcontrolador TM4C123GH6PM ofrece las ventajas de ARM de

ampliamente disponibles herramientas de desarrollo, (SoC) aplicaciones IP
infraestructura System-on-Chip, y una gran comunidad de usuarios.
Adems, el microcontrolador utiliza compatible con Thumb Thumb-2 instrucciones
del juego brazo para reducir requisitos de memoria y, por lo tanto, el
costo. Finalmente, el microcontrolador es TM4C123GH6PM cdigo compatible para
todos los miembros de la extensa Tiva Serie C; proporcionar flexibilidad para
ajuste preciso necesita.
TM4C123GH6PM microcontrolador Informacin general
El microcontrolador TM4C123GH6PM combina integracin compleja y de alto
rendimiento con las caractersticas mostradas a continuacin
Caractersticas TM4C123GH6PM Microcontroladores

Caractersticas TM4C123GH6PM Microcontroladores

El microcontrolador TM4C123GH6PM caractersticas de los componentes y funcin
general se discuten en ms detalle en la siguiente seccin.
ARM Cortex-M4F Procesador Core

Todos los miembros de la Serie C de Tiva , incluyendo el microcontrolador

TM4C123GH6PM, estn diseados alrededor de un Cortex-M ncleo del procesador
ARM. El procesador ARM Cortex-M proporciona la base para una
de alto rendimiento, la plataforma de bajo costo que satisface las necesidades de
ejecucin mnimo de memoria, disminucin del recuento de pin, y bajo consumo de
energa, al tiempo que ofrece computacional excepcional el rendimiento y la respuesta
del sistema excepcional a las interrupciones.
1. 32-bit arquitectura ARM Cortex-M4F optimizado para aplicaciones de
pequea huella incrustados
2. Operacin 80-MHz; Rendimiento 100 DMIPS
3. rendimiento de procesamiento excepcional combinado con un manejo
interrupcin rpida
4. Thumb-2 mixta conjunto de instrucciones de 16/32 bits proporciona el alto
rendimiento que se espera de un 32-bit
5. Ncleo ARM en un tamao de memoria compacta por lo general asociados con
los dispositivos de 8 y 16 bits, por lo general en
6. el rango de unos pocos kilobytes de memoria para aplicaciones de clase
microcontrolador
- Instruccin Multiplicacin de un ciclo y el hardware brecha
- Manipulacin de bits Atmica (bit de bandas), la entrega de la mxima
utilizacin de memoria y racionalizado
7. control de perifricos
- Acceso a datos no alineado, permite que los datos que ha de envasarse de
manera eficiente en la memoria
8. IEEE754 conformes con precisin simple de punto flotante Unidad (FPU)
9. unidad de procesamiento vectorial SIMD de 16 bits
10. la ejecucin de cdigo rpido permite ms lento del reloj del procesador o
aumenta el tiempo de modo de suspensin
11. arquitectura Harvard caracterizado por buses separados para la instruccin y
datos Eficiente del procesador central, sistema y recuerdos
12. divisin de hardware y de procesamiento de seal digital rpida orientan y
multiplicaciones
13. La saturacin de la aritmtica para el procesamiento de seales
14. determinista, de alto rendimiento de la manipulacin de interrupcin para
aplicaciones de tiempo crtico
15. unidad de proteccin de memoria (MPU) para proporcionar un modo
privilegiado para el sistema operativo protegido
16.funcionalidad
17. debug sistema mejorado con amplias capacidades de punto de interrupcin y
traza

18. Serial depuracin alambre y localizar cables Serial reducir el nmero de pines
necesarios para la depuracin y rastreo
Temporizador System (SysTick
ARM Cortex-M4F incluye un temporizador del sistema integrado, SysTick. SysTick
ofrece un simple, 24-bit, clear-on-write, decremento, wrap-on-cero del contador con
un mecanismo de control flexible. El contador
se puede utilizar de varias maneras diferentes, por ejemplo:
Un temporizador garrapata RTOS que dispara a una velocidad programable (por
ejemplo, 100 Hz) e invoca un SysTickrutina
Un temporizador de la alarma de alta velocidad con el reloj del sistema
Una alarma de frecuencia variable o seal temporizador-la duracin es de rango
depende del reloj de referencia utilizado y el rango dinmico del contador
Un contador simple que se usa para medir el tiempo de finalizacin y el tiempo
utilizado
Un control de reloj de fuente interna basada en la falta / duraciones de reuniones
Nested Vectored Interrupt Controller (CNTV
El controlador TM4C123GH6PM incluye el ARM anidada Vectored Interrupt
Controller (CNTV).
La CNTV y Cortex-M4F priorizar y manejar todas las excepciones en Modo
Handler. El procesador estado se almacena automticamente en la pila sobre una
excepcin y restaura automticamente desde la pila al final de la rutina de servicio de
interrupcin (ISR). El vector de interrupcin se capta en paralelo a la ahorro, lo que
permite la entrada de interrupcin eficiente estado. El procesador es compatible con la
cola en cadena, lo que significa que back-to-back interrupciones se pueden realizar sin
el aadido del ahorro estatal y restauracin.
El software se puede establecer ocho niveles de prioridad en 7 excepciones
(manipuladores del sistema) y 78 interrupciones. Determinista, procesamiento de
interrupcin rpida: siempre 12 ciclos, o slo 6 ciclos con la cola en cadena (estos
valores reflejan ningn apilamiento FPU)
seal de interrupcin no enmascarable externa (NMI) disponibles para la ejecucin
inmediata de manejador de NMI
para aplicaciones crticas de seguridad
Interrupciones dinmicamente reprioritizable
Excepcional manejo de interrupcin a travs de la implementacin de hardware de
manipulaciones Obligatorio
Bloque de control del sistema (SCB)
La SCB proporciona informacin implementacin del sistema y el control del sistema,
incluyendo la configuracin, el control y reporte de excepciones del sistema.
Unidad de proteccin de memoria (MPU)

El MPU apoya el modelo estndar ARM7 Protegida Arquitectura de memoria de

sistema (PMSA). La MPU proporciona soporte completo para las regiones de
proteccin, zonas de proteccin, los permisos de acceso superpuestos, y la memoria
de exportacin atribuye al sistema.
Unidad de punto flotante (FPU)
La FPU apoya plenamente precisin simple sumar, restar, multiplicar, dividir,
multiplicar y acumular,
y las operaciones de raz cuadrada. Tambin proporciona conversiones entre puntos
fijos y datos de punto flotante formatos, e instrucciones constantes de punto flotante.
instrucciones de 32 bits de precisin simple (C float) las operaciones de
procesamiento de datos
Combinado multiplicar y acumular instrucciones para aumentar la precisin (Fused
MAC)
El soporte de hardware para la conversin, la suma, resta, multiplicacin con
acumulan opcional, divisin y raz cuadrada
El soporte de hardware para denormals y todos los modos de redondeo IEEE
32 dedicados registros de 32 bits de precisin simple, tambin direccionable como 16
registros de palabra doble desconectada tubera de tres etapas
On-chip de memoria
El microcontrolador TM4C123GH6PM est integrado con el siguiente conjunto de
memoria en el chip y
Caractersticas:
32 KB de SRAM de un solo ciclo
256 KB de memoria flash
EEPROM 2 KB
ROM interna cargada con TivaWare para el software de la Serie C:
- TivaWare
Biblioteca de controladores de perifricos
- TivaWare del gestor de arranque
- Advanced Encryption Standard (AES) mesas de criptografa
- Comprobacin de redundancia cclica (CRC) funcionalidad de deteccin de errores
SRAM
El microcontrolador TM4C123GH6PM ofrece 32 KB de SRAM de ciclo nico en el
chip. El interior
SRAM del dispositivo se encuentra en el desplazamiento de 0x2000.0000 el mapa de
memoria del dispositivo.
Porque leer-modificar-escritura (RMW) operaciones consumen mucho tiempo, ARM
ha introducido tecnologa poco de bandas en el procesador Cortex-M4F. Con un
procesador de bits de banda habilitada, cierta regiones en el mapa de memoria (SRAM
y espacio perifrico) pueden utilizar los alias de direcciones de acceso

bits individuales en una sola operacin, atmica.

Los datos pueden ser transferidos desde y hacia el SRAM utilizando el controlador de
acceso de memoria Micro directo (DMA).
Memoria Flash El microcontrolador TM4C123GH6PM ofrece 256 KB de un solo
ciclo de memoria flash en el chip. La
La memoria flash se organiza como un conjunto de 1 KB bloques que se puede borrar
de forma individual. Borrado de un bloque hace que todo el contenido del bloque de la
puesta a todos los 1s. Estos bloques estn emparejados en un conjunto de Bloques de
2 KB que pueden ser protegidos de forma individual. Los bloques pueden ser
marcados como de slo lectura o slo ejecutar, proporcionando diferentes niveles de
proteccin de cdigo. Slo lectura bloques no se pueden borrar o programado, la
proteccin de los contenidos de los bloques que se modifique. Ejecutar-a pocas
manzanas
ROM
La ROM TM4C123GH6PM est preprogramado con el siguiente software y
programas:
Biblioteca de controladores de perifricos TivaWare
TivaWare del gestor de arranque
Advanced Encryption Standard (AES) mesas de criptografa
comprobacin de redundancia cclica (CRC) funcionalidad de deteccin de errores
La biblioteca de controladores TivaWare perifrica es una biblioteca de software libre
de regalas para el control en el chip perifricos con una capacidad de cargador de
arranque. La biblioteca realiza tanto inicializacin perifrica y funciones de control,
con una opcin de soporte perifrico encuestados o por alarmas. Adems, la biblioteca
est diseado para aprovechar al mximo el rendimiento de interrupcin estelar de la
ARM Cortex-M4F ncleo.
No se requieren pragmas especiales o funciones prlogo / eplogo cdigo ensamblado
personalizado. Para aplicaciones que requieren capacidad de programacin en el
campo, el TivaWare gestor de arranque sin derechos pueden actuar como
un cargador de aplicaciones y soporte de actualizaciones de firmware en el campo.
El Advanced Encryption Standard (AES) es un estndar de cifrado definido
pblicamente utilizado por el
Gobierno de Estados Unidos. AES es un mtodo de cifrado fuerte con el rendimiento
y tamao razonable. En Adems, es rpido tanto en hardware como software, es
bastante fcil de implementar y requiere poco la memoria. El paquete cifrado Texas
Instruments est disponible con el cdigo fuente completo, y se basa en la licencia
pblica (LGPL) fuente general menor. Un LGPL significa que el cdigo puede ser
utilizado dentro de una aplicacin sin ninguna implicacin copyleft para la aplicacin
(el cdigo no lo hace de forma automtica convertido en cdigo abierto). Las
modificaciones en el origen del paquete, sin embargo, deben ser de cdigo abierto.

EEPROM
El microcontrolador TM4C123GH6PM incluye una EEPROM con las siguientes
caractersticas:
2Kbytes de memoria accesibles como 512 palabras de 32 bits
32 bloques de 16 palabras (64 bytes) cada uno
incorporado nivelacin de desgaste
La proteccin de acceso por bloque
Serial Perifricos Comunicaciones
El controlador TM4C123GH6PM soporta tanto las comunicaciones serie asncronos y
sncronos con:
Dos CAN 2.0 controladores A / B
USB 2.0 OTG / Host / Dispositivo
Ocho UART con IrDA, 9 bits e ISO 7816 de apoyo.
- UART1 (control de flujo mdem)
Cuatro I
2 Mdulos C con cuatro velocidades de transmisin, incluido el modo de alta
velocidad
Cuatro mdulos de interfaz serie sncrona (SSI)
Las siguientes secciones proporcionan ms detalles sobre cada una de estas funciones
de comunicacin.
Controller Area Network (CAN) Controller Area Network (CAN) es un estndar
compartido bus en serie de multidifusin para la conexin electrnica las unidades de
control (ECU). CAN fue diseado especficamente para ser robusto en
electromagnticamente ruidoso ambientes y pueden utilizar una lnea diferencial
equilibrada como RS-485 o cable de par trenzado. Originalmente
creado para los propsitos de automocin, ahora se utiliza en muchas aplicaciones de
control embebido (por ejemplo, industrial o mdico). Son posibles velocidades de bits
de hasta 1 Mbps a distancias inferiores a 40 metros de la red.
Disminucin de las tasas de bits permiten distancias de la red ms largos (por ejemplo,
125 Kbps a 500m). Un transmisor enva un mensaje a todos los nodos CAN
(radiodifusin). Cada nodo decide sobre la base
del identificador recibido si debe procesar el mensaje.
Universal Serial Bus (USB)
Universal Serial Bus (USB) es un estndar de bus serie diseada para permitir
perifricos para ser conectados
y desconectado mediante una interfaz estandarizada sin necesidad de reiniciar el
sistema.
El microcontrolador TM4C123GH6PM soporta tres configuraciones de USB 2.0 de
alta velocidad y baja:

Dispositivo USB, USB Host y USB On-The-Go (negociados en la marcha como

anfitrin o dispositivo cuando
UART
Un receptor asncrono universal / transmisor (UART) es un circuito integrado
utilizado para la RS-232C comunicaciones serie, que contiene un transmisor
(convertidor de paralelo a serie) y un receptor
(De serie a paralelo convertidor), cada velocidad de reloj por separado.
El microcontrolador TM4C123GH6PM incluye ocho UART de tipo 16C550
totalmente programables.
Aunque la funcionalidad es similar a un UART 16C550, este diseo UART no se
registra compatible.
La UART puede generar interrupciones enmascaradas individualmente desde la Rx,
Tx, el control de flujo del mdem, y condiciones de error. El mdulo genera una
interrupcin nica combinada cuando cualquiera de las interrupciones estn afirmado
y son desenmascarados.
YO2C
El Circuito Inter-Integrated (I2C) bus proporciona una transferencia de datos
bidireccional a travs de un diseo de dos hilos
(A SDA lnea de datos en serie y una lnea de reloj en serie SCL). El I2 Interfaces de
bus C a lo externo 2
Dispositivos C tales como la memoria de serie (RAM y ROM), dispositivos de red,
LCDs, generadores de tono, y as sucesivamente.
El I2C bus tambin puede ser utilizado para las pruebas del sistema y fines de
diagnstico en el desarrollo de productos
y la produccin.
Cada dispositivo de la I2C bus se puede designar como maestro o esclavo. YO2C
soportes de mdulosenvo y recepcin de datos, ya sea como un maestro o un esclavo
y puede funcionar simultneamente comotanto un maestro y un esclavo.
SSI
Synchronous Serial Interface (SSI) es una interfaz de comunicaciones bidireccionales
de cuatro hilos que los conversos datos entre paralelo y en serie. El mdulo SSI
realiza de serie a paralelo de conversin en los datos recibida desde un dispositivo
erifrico, y de paralelo a serie de conversin en los datos transmitidos a un perifrico
dispositivo. El mdulo SSI se puede configurar como maestro o esclavo. Como un
dispositivo esclavo, el mdulo SSI tambin se puede configurar para desactivar su
salida, lo que permite que un dispositivo maestro para ser junto con varios
dispositivos esclavos. Los caminos TX y RX se almacenan con FIFO internos
separados.

Integracin de Sistemas
El microcontrolador TM4C123GH6PM proporciona una variedad de funciones
estndar del sistema integrado
en el dispositivo, incluyendo:
Controlador de acceso directo a memoria (DMA)
El control del sistema y los relojes incluidos en el chip de precisin de 16 MHz
oscilador
Seis temporizadores de 32 bits (hasta las doce de 16 bits)
Seis amplios temporizadores de 64 bits (hasta las doce de 32 bits)
Doce 32/64 bits Captura Compara PWM (CCP) pasadores
mdulo de hibernacin respaldada por batera baja potencia
Reloj de tiempo real en el mdulo de hibernacin
Dos contadores de tiempo del perro guardin
- Un contador de tiempo se escurre el oscilador principal
- Un contador de tiempo se escurre el oscilador interno de precisin
Hasta 43 GPIO, dependiendo de la configuracin
- Muxing pin altamente flexible permite uso como GPIO o una de varias funciones
perifricas
- Independientemente configurable a 2-, capacidad de traccin de 4 u 8 mA
- Hasta 4 GPIOs puede tener capacidad de impulsin de 18 mA
Las siguientes secciones proporcionan ms detalles sobre cada una de estas funciones.
Acceso directo a memoria
El microcontrolador TM4C123GH6PM incluye un acceso directo a memoria (DMA)
controlador, conocidocomo micro-DMA (DMA). El controlador DMA proporciona
una manera de descargar tareas de transferencia de datos de la
Procesador Cortex-M4F, lo que permite un uso ms eficiente del procesador y del bus
disponiblesancho de banda. El controlador DMA puede realizar transferencias entre
la memoria y los perifricos. Tienecanales dedicados para cada mdulo de apoyo en el
chip y se pueden programar para automticamente realizar transferencias entre los
perifricos y la memoria como el perifrico est listo para transferir ms datos.
El controlador DMA ofrece las siguientes caractersticas:
ARM PrimeCell
Controlador DMA configurable de 32 canales
Soporte para memoria a memoria, de memoria a perifrico, y perifrica a la memoria
en mltiples modos de transferencia
- Bsico para escenarios simples de transferencia
- Ping-pong para el flujo de datos continuo - Dispersin-se renen para una lista
programable de hasta 256 traslados arbitrarios iniciado desde una sola solicitud
funcionamiento del canal altamente flexible y configurable
- Independientemente canales configurados y operados

- Canales dedicados para el apoyo mdulos on-chip

- asignaciones de canales flexibles
- Un canal de cada uno para recibir y transmitir camino para mdulos bidireccionales
- Canal dedicado para las transferencias de software iniciados
- Por canal esquema de prioridad configurable
- Las solicitudes de software iniciada opcionales para cualquier canal
Dos niveles de prioridad optimizaciones de diseo para mejorar el rendimiento de
acceso de autobuses entre el controlador y el DMA ncleo del procesador
- Acceso controlador DMA est subordinado al acceso bsico
- La creacin de bandas RAM
- Segmentacin Bus de perifricos
tamaos de datos de 8, 16 y 32 bits
tamao de transferencia es programable en pasos binarios 1-1.024
Fuente y direccin de destino tamao de incremento de byte, de media palabra,
palabra, o ningn incremento
solicitudes perifricos maskable
Control y relojes del sistema Sistema de control determina el funcionamiento global
del dispositivo. Proporciona informacin acerca de la dispositivo, controla las
funciones de ahorro de energa, controla la sincronizacin del dispositivo y de los
perifricos individuales,
y manijas restablecen deteccin y notificacin.
informacin de identificacin del dispositivo: versin, nmero, tamao SRAM, Flash
tamao de la memoria, y as en Control de potencia- On-chip fijo Low Drop-Out
(LDO) regulador de voltaje
- Mdulo de hibernacin maneja el poder-up / down 3.3 V secuenciacin y el control
para el ncleo lgica digital y circuitos analgicos
Modos de sueo y sueo profundo con gating de reloj: Opciones de baja potencia para
microcontrolador - - Opciones de baja potencia para mdulos on-chip: controles de
software de apagado de perifricos individuales
y la memoria
- 3.3-V deteccin de alimentacin marrn de salida y presentacin de informes a
travs de interrupcin o restablecer
fuentes de reloj mltiples para el reloj del sistema microcontrolador
- Precisin oscilador (PIOSC): recursos en el chip que proporciona un 16 MHz 1%
frecuencia a la habitacin
temperatura
16 MHz 3% a travs de la temperatura
Puede ser recalibrado con la resolucin del ajuste de 7 bits
Control de apagado de software para los modos de bajo consumo

- Oscilador Principal (MOSC): Una fuente de reloj de frecuencia exacta de una de dos
maneras: una externa fuente de reloj de un solo extremo est conectado a la patilla de
entrada OSC0, o un cristal externo es conectado a travs de la entrada OSC0 y pines
de salida osc1. cristal externo utilizado con o sin PLL en chip: seleccione las
frecuencias soportadas desde 4MHz a 25 MHz.
oscilador externo: de la CC a la velocidad mxima del dispositivo
- Baja frecuencia del oscilador interno (LFIOSC): On-chip recurso utilizado durante el
encendido de ahorro modos
- Hibernate oscilador de reloj RTC que puede ser configurado para ser el oscilador
externo 32,768 kHz fuente del mdulo de hibernacin (HIB) o la fuente de reloj de
baja frecuencia HIB (HIB LFIOSC), que se encuentra dentro del mdulo de
hibernacin. fuentes de restablecimiento flexibles
- Power-on reset (POR)
- Restablecer pin afirmacin
- Reset Brown-out (BOR) alerta del detector frente a gotas de alimentacin del
sistema
- Reset de software
Los temporizadores programables
Temporizadores programables se pueden usar para contar el tiempo o eventos externos
que impulsan los pines de entrada del temporizador.

Diagrama interno de la memoria:

EEPROM Diagrama

Propsito General de Entrada / Salidas (GPIO)

El mdulo GPIO se compone de seis GPIO bloques fsicos, cada uno correspondiente
a un individuo
GPIO puerto (Puerto A, Puerto B, Port C, Port D, E Puerto, Puerto F). El mdulo
GPIO soporta hasta 43
pines de entrada / salida programables, dependiendo de los perifricos que se utiliza.
El mdulo GPIO tiene las siguientes caractersticas:
1. Hasta 43 GPIO, dependiendo de la configuracin
2. muxing pin altamente flexible permite uso como GPIO o una de varias
funciones perifricas
3. 5-V-tolerante en configuracin de entrada
4. Puertos AG accede a travs de la avanzada de bus de perifricos (APB)
5. alternar rpida capaz de un cambio cada ciclo de reloj para puertos en AHB,
cada dos ciclos de reloj para puertos en APB
6. Control programable para interrupciones GPIO
- Enmascaramiento generacin de interrupcin
- Edge-desencaden en ascenso, descenso o ambos
- Nivel-sensible en alta o valores bajos
7. Bit enmascarar tanto en lectura y escritura a travs de las lneas de direccin
8. Se puede utilizar para iniciar una secuencia de muestras ADC o una
transferencia DMA
9. Estado Pin puede ser retenida durante el modo de hibernacin

10. prendedores configuradas como entradas digitales son desencadenadosSchmitt

11. Control programable para la configuracin de la almohadilla GPIO
- Dbil pull-up o resistencias de pull-down
- 2 mA, 4 mA, y la unidad de pad de 8 mA para la comunicacin digital; hasta cuatro
pastillas puede hundirse de 18 mA
para aplicaciones de alta corriente
- Control de la velocidad de giro de 8 mA unidad pad
- Drenaje abierto permite
- Entrada digital permite
Descripcin de la seal
Seales GPIO tienen funciones de hardware alternativos. En la siguiente tabla se
muestran los pines GPIO y su analgica y funciones alternativas digitales. Todas las
seales GPIO son 5-V tolerante cuando se configura como insumos a excepcin
de PD4 , PD5 , PB0 y PB1 , que se limita a 3,6 V. Las funciones de hardware
alternativos digitales se habilitan estableciendo el bit apropiado en la Funcin GPIO
alternativo Select (GPIOAFSEL) y GPIODEN registra y configurar el PMCx
campo de bits en el Puerto de control GPIO (GPIOPCTL)