Martins, JM - Sistemas de Aquisição e Processamento de Sinais - Sebenta - Aps - Agosto - 2010

SISTEMAS DE AQUISIO E
PROCESSAMENTO DE SINAIS
Jorge Manuel Martins
Revisto em Agosto de 2010 @ ESTSetbal
Sistemas de Aquisio e Processamento de Sinais
Jorge Martins
NDICE
PREFCIO ................................................................................................................................. III
NOTAS SOBRE O AUTOR ...............................................................................................................
III
GLOSSRIO DE ABREVIATURAS ......................................................................................................
IV
1. INTRODUO AOS SISTEMAS DE AQUISIO E

PROCESSAMENTO DE SINAIS ..................................................................... 1.1
1.1
1.2
1.3
1.4
1.5
Introduo............................................................................................................................................ 1.2
Arquitectura de um Sistema de Aquisio e Processamento de Sinais ................................................ 1.2
Tipos de Processadores de Sinais......................................................................................................... 1.3
Amostragem de Sinais ......................................................................................................................... 1.5
Diagrama de Blocos de um SAPS........................................................................................................ 1.9
1.5.1 Multiplexer Analgico (ANALOG MUX) ............................................................................. 1.11
1.5.2 Amplificador de Ganho Programvel (PGA).......................................................................... 1.12
1.5.3 Filtro de Anti-Sobreposio e de Reconstruo ...................................................................... 1.13
1.5.4 Amostrador/Retentor de Tenso (S/H) ................................................................................... 1.13
1.5.5 Conversor Analgico/Digital (ADC) ...................................................................................... 1.14
1.5.6 Conversor Digital/Analgico (DAC) ...................................................................................... 1.16
1.5.7 Processador............................................................................................................................. 1.17
2. O AMPLIFICADOR OPERACIONAL (AMPOP) ........................................... 2.1

2.1 Introduo............................................................................................................................................ 2.2
2.2 O AMPOP Ideal: Modelo e Propriedades ............................................................................................ 2.3
2.3 Circuitos Bsicos ................................................................................................................................. 2.4
2.3.1 Amplificador Inversor .............................................................................................................. 2.4
2.3.2 Amplificador No-Inversor....................................................................................................... 2.6
2.3.3 Seguidor de Tenso................................................................................................................... 2.7
2.4 No-Idealidades ................................................................................................................................. 2.10
2.4.1 Introduo............................................................................................................................... 2.10
2.4.2 No-Idealidades Dinmicas: Saturao da Sada e Slew-Rate................................................ 2.10
2.4.3 No-Idealidades Estticas: Tenso de Desvio e Corrente de Entrada ..................................... 2.14
3. CIRCUITOS COM AMPOPS UTILIZADOS NOS SAPS ............................... 3.1

3.1
3.2
3.3
3.4
3.5
3.6
3.7
Introduo............................................................................................................................................ 3.2
Somador No-Inversor......................................................................................................................... 3.2
Somador Inversor................................................................................................................................. 3.3
Subtractor ............................................................................................................................................ 3.4
Amplificador de Instrumentao.......................................................................................................... 3.7
Integrador............................................................................................................................................. 3.8
Comparadores .................................................................................................................................... 3.10
4. FILTROS TIPO PASSA-BAIXO COM AMPOPS .......................................... 4.1

4.1
4.2
4.3
4.4
4.5
4.6
Introduo............................................................................................................................................ 4.2
Configurao com Impedncias Genricas .......................................................................................... 4.2
Filtro Passa-Baixo de 1 Ordem ........................................................................................................... 4.3
Filtro Passa-Baixo de 2 Ordem ........................................................................................................... 4.5
Seco Sallen-Key Tipo Passa-baixo de Segunda Ordem.................................................................... 4.6
MAX 270: Seco Passa-Baixo Programvel de 2 Ordem ................................................................. 4.9
- ii -
Jorge Martins
5. MULTIPLEXER ANALGICO (ANALOG MUX) ....................................... 5.1

5.1
5.2
5.3
5.4
5.5
5.6
5.7
Introduo............................................................................................................................................ 5.2
Interruptor baseado num transstor NMOS .......................................................................................... 5.3
Interruptor baseado num transstor PMOS........................................................................................... 5.6
Porta de Passagem ............................................................................................................................... 5.8
Quadrupla Porta de Passagem: CD4066 ............................................................................................ 5.11
Multiplexers Analgicos: CD4051, CD4052 e CD4053................................................................... 5.12
Amplificador de Ganho Programvel ................................................................................................ 5.12
6. AMOSTRADOR/RETENTOR DE TENSO ..................................................... 6.1

6.1
6.2
6.3
6.4
6.5
Introduo............................................................................................................................................ 6.2
Circuito Elctrico Tpico...................................................................................................................... 6.2
Erro de Amostragem............................................................................................................................ 6.3
Erro de Reteno.................................................................................................................................. 6.5
S/H Monoltico: LF398 ........................................................................................................................ 6.6
7. CONVERSORES DIGITAL/ANALGICO (DACS) ....................................... 7.1

7.1
7.2
7.3
7.4
Introduo............................................................................................................................................ 7.2
Equao Caracterstica de um DAC..................................................................................................... 7.2
DAC de Ganhos Ponderados................................................................................................................ 7.3
DAC de Malha R-2R ........................................................................................................................... 7.5
8. CONVERSORES ANALGICO/ DIGITAL (ADCS) ...................................... 8.1

8.1
8.2
8.3
8.4
8.5
Introduo............................................................................................................................................ 8.2
ADC Paralelo....................................................................................................................................... 8.2
ADC de Aproximaes Sucessivas...................................................................................................... 8.5
ADC de Rampa Dupla ......................................................................................................................... 8.7
Comparao das Diversas Famlias de ADCs................................................................................... 8.10
9. ESTUDO INTRODUTRIO AOS SENSORES .................................................. 9.1

9.1
9.2
9.3
9.4
9.5
Introduo............................................................................................................................................ 9.2
Tipos de Sensores ................................................................................................................................ 9.3
Sensores de Temperatura Inteligentes.................................................................................................. 9.5
Termopar ............................................................................................................................................. 9.6
Resistance Temperature Dependent (RTDs) .................................................................................... 9.11
- iii -
Jorge Martins
PREFCIO
As indstrias que realizam testes ou monitorizao de sinais, utilizam um conjunto, por
vezes muito vasto, de sensores destinados a transformar as grandezas fsicas em sinais
elctricos. Depois de as diversas grandezas fsicas estarem sob a forma de grandezas
elctricas (tenso ou corrente), necessrio adquirir e processar esses sinais.
Esta sebenta desenvolve o tema da Aquisio e Processamento de Sinais. Tem como
objectivo fundamental, o estudo dos sistemas de aquisio e processamento de sinais,
focando-se nos sistemas digitais, os mais utilizados actualmente. Os sistemas so estudados,
quer como um todo, quer a nvel de cada um dos seus blocos constituintes.
NOTAS SOBRE O AUTOR
Jorge Manuel Martins professor adjunto equiparado no Departamento de Engenharia

Electrotcnica da Escola Superior de Tecnologia de Setbal. Nos ltimos anos tem leccionado
diversas disciplinas nas reas da electrnica analgica, digital e microelectrnica.
O autor licenciou-se e doutorou-se em Engenharia Electrotcnica e de Computadores no
Instituto Superior Tcnico, em 1994 e 2000, respectivamente. autor de diversas publicaes
em conferncias e revistas internacionais na rea da microelectrnica.
- iv -
Jorge Martins
GLOSSRIO DE ABREVIATURAS
ABREVIATURA
TERMO POR EXTENSO
Microcontrolador
Microprocessador
A/D
Analgico/Digital
ADC
Conversor Analgico/Digital
AMPOP
Amplificador Operacional
ANALOG MUX
Multiplexer Analgico
D/A
Digital/Analgico
DAC
Conversor Digital/Analgico
DSP
Processador Digital de Sinal
FIN
Frequncia do Sinal de Entrada
FIN_MAX
Frequncia Mxima do Sinal de Entrada
FS
Frequncia de Amostragem
FS_MIN
Frequncia de Amostragem Mnima
PC
Computador Pessoal
PGA
Amplificador de Ganho Programvel
S/H
Amostrador/Retentor de Tenso
SAPS
Sistema de Aquisio e Processamento de Sinais
SC
Condensadores Comutados
SNR
Relao Sinal/Rudo
VIN
Tenso do Sinal de Entrada
VOUT
Tenso do Sinal de Sada
Nota: Nas abreviaturas anglo-saxnicas, apenas se apresenta a sua traduo

em portugus
-v-
Jorge Martins
1
INTRODUO AOS SISTEMAS DE
AQUISIO E PROCESSAMENTO
DE SINAIS
1. I NTRODUO
S INAIS
AOS
S ISTEMAS
DE
A QUISIO
- 1.1 -
P ROCESSAMENTO
DE
Jorge Martins
1.1 Introduo
Neste Captulo vai se conhecer o que um Sistema de Aquisio e Processamento de
Sinais (SAPS) e qual a sua arquitectura tpica. Apresenta-se a teoria da amostragem de sinais.
Por fim, estuda-se a nvel funcional, a operao de cada um dos blocos constituintes de um
Sistema de Aquisio e Processamento de Sinais.
1.2 Arquitectura de um Sistema de Aquisio e Processamento de

Sinais
O desenvolvimento das tecnologias de computadores pessoais (PC's), dos autmatos e dos
microprocessadores e microcontroladores em geral, conduziu a uma utilizao cada vez mais
generalizada dos Sistemas de Aquisio e Processamento de Sinais (SAPS). Na figura 1.1
pode-se ver um diagrama simplificado de um destes sistemas.
Utilizador
Transdutores
e/ou sensores
Processador
Actuadores,
indicadores,
etc
Armazenamento de
dados
Figura 1.1 - Diagrama Simplificado de um Sistema de Aquisio e

Processamento de Sinais (SAPS).
Como o nome indica, um SAPS um sistema que tem como funes fundamentais, a
aquisio de diversas grandezas fsicas (utiliza-se sensores e transdutores para converter as
grandezas fsicas em grandezas elctricas), efectuar o seu processamento, armazenamento e
interaco com o utilizador, e colocar grandezas fsicas ou indicaes/aces na sada do
sistema.
- 1.2 -
Jorge Martins
H algumas dcadas atrs, os SAPS existentes, como por exemplo os sistemas de Radar,
ocupavam bastantes metros cbicos e tinham um custo de milhes de Euros; actualmente,
devido ao forte desenvolvimento da tecnologia dos semicondutores, possvel colocar um
SAPS completo em alguns centmetros cbicos e com o custo de alguns Euros. Desta forma,
a utilizao dos SAPS generalizou-se; os seus domnios de utilizao, vo deste a industria
em geral (automvel, qumica, aeronutica, etc.) at electrnica de consumo (telemveis,
sintetizadores de som, placas de som, etc.).
Para o engenheiro electrotcnico que necessite de desenvolver o seu Sistema de Aquisio
e Processamento de Sinais, actualmente, uma das solues mais interessantes, conjugando o
custo final, o tempo de desenvolvimento e a facilidade de programao, o SAPS baseado
num PC ligado a um sistema de aquisio de dados (ou com uma placa de aquisio de dados
interna) e eventualmente algum hardware externo para condicionamento de sinal (figura 1.2).
Figura 1.2 - SAPS baseado num PC.
1.3 Tipos de Processadores de Sinais

Para se realizar o processamento dos sinais tem de se obter amostras do sinal. Esta funo
da obteno das amostras denomina-se de amostragem do sinal e simulada pelos
interruptores da figura 1.3. Voltamos a este tpico na seco seguinte.
- 1.3 -
Jorge Martins
Depois de obtidas as amostras do sinal discretas no tempo, que processar essas amostras.
Na figura 1.3 apresenta-se a topologia dos dois tipos de processadores de sinal existentes: o
processador analgico e o processador digital.
PROCESSADOR
x(t)
y(t)
ANALGICO
FS
(a)
PROCESSADOR
ADC
x(t)
DAC
DIGITAL
y(t)
FS
(b)
Figura 1.3 - Tipos de Processadores de Sinal: (a) Analgico; e (b) Digital.

O processador analgico trata as amostras sob a forma de uma tenso (ou corrente) no
interior do circuito e volta a colocar o resultado na sada sob a forma de tenso (ou corrente).
So exemplo deste tipo de processamento, os circuitos com Condensadores Comutados (SC,
do
ingls
Switched
Analgico/Digitais
Capacitors)
(ADC,
do
utilizados
ingls
para
Analog/Digital
realizar
filtros,
Conversores
Conversores
Converter)
Digital/Analgico (DAC, do ingls Digital/Analog Converters).

Por outro lado, o processador digital, trata as amostras sob a forma de nmeros digitais;
estes processadores de sinal so os microprocessadores e microcontroladores que
conhecemos. Dado os grandes avanos que tm existido neste domnio, estes processadores
so extremamente poderosos, rpidos e baratos. Os processadores digitais so assim os
utilizados na quase totalidade dos SAPS existentes. O estudo desenvolvido nesta sebenta
centra-se pois apenas neste tipo de processadores.
Apesar de inmeras vantagens, os sistemas baseado nos processadores digitais, apresenta
uma desvantagem: a necessidade de converso das amostras de tenso (ou corrente) para uma
palavra digital, realizada por um circuito denominado de Conversor Analgico/Digital (ADC)
(figura 1.3). Caso o SAPS tenha sadas analgicas existe tambm a necessidade da converso
inversa, realizada por um circuito denominado de Conversor Digital/Analgico (DAC).
- 1.4 -
Jorge Martins
Dado que um SAPS com processamento digital, tem no mnimo trs blocos distintos: o
processador, o ADC e o DAC, faz com que o mesmo tenha um custo mnimo significativo.
Em algumas aplicaes especficas, justifica-se pois a utilizao de processadores analgicos,
como seja os circuitos com Condensadores Comutados (do ingls Switched Capacitors, SC).
1.4 Amostragem de Sinais

Uma das caractersticas que distingue um SAPS de outros circuitos que realizam funes
sobre sinais, como sejam os amplificadores e os filtros contnuos, a operao da obteno
de amostras discretas no tempo, denominada de amostragem.
Sinal de Entrada
Sinal Amostrado
VIN
VS
t
Frequncia de
Amostragem, F S
VIN
1
TS =
FS
VS
Figura 1.4 - Circuito Conceptual de Amostragem de um Sinal.

Na figura 1.4 apresenta-se um diagrama conceptual da amostragem de um sinal. A
amostragem pode ser "simulada" com a utilizao de um interruptor que se fecha durante um
instante de tempo e actuada a um ritmo denominado de Frequncia de Amostragem, FS. A
forma de onda do sinal amostrado pode ser vista tambm na figura 1.4. Esta onda tem a
amplitude do sinal de entrada nos instantes de amostragem, e zero durante o restante intervalo
de tempo.
Uma das questes fundamentais que se coloca qual o valor da frequncia de amostragem
que deve ser escolhido para cada aplicao. Este tema foi investigado por Harry Nyquist (ver
bibliografia em seguida).
- 1.5 -
Jorge Martins
Harry Nyquist was born on 7 February 1889 in Nilsby, Sweden. He attended the
University of North Dakota, Grand Forks, from 1912 to 1915 and received the B.S.
and M.S. degrees in electrical engineering in 1914 and 1915, respectively. He
attended Yale University, New Haven, Conn., from 1915 to 1917, and was awarded
the Ph.D. degree in 1917.
From 1917 to 1934 Nyquist was employed by the American Telephone and
Telegraph Company in the Department of Development and Research
Transmission, where he was concerned with studies on telegraph picture and voice
transmission. From 1934 to 1954 he was with the Bell Telephone Laboratories, Inc.,
where he continued in the work of communications engineering, especially in
transmission engineering and systems engineering. At the time of his retirement from Bell Telephone
Laboratories in 1954, Nyquist was Assistant Director of Systems Studies.
During his 37 years of service with the Bell System, he received 138 U. S. patents and published
twelve technical articles. His many important contributions to the radio art include the first quantitative
explanation of thermal noise, signal transmission studies which laid the foundation for modern information
theory and data transmission, the invention of the vestigial sideband transmission system now widelyused in television broadcasting, and the well-known Nyquist diagram for determining the stability of
feedback systems.
Before his death in 1976 Nyquist received many honors for his outstanding work in
communications. He was the fourth person to receive the National Academy of Engineer's Founder's
Medal, "in recognition of his many fundamental contributions to engineering." In 1960, he received and
the IRE Medal of Honor for fundamental contributions to a quantitative understanding of thermal noise,
data transmission and negative feedback." Nyquist was also awarded the Stuart Ballantine Medal of the
Franklin Institute in 1960, and the Mervin J. Kelly award in 1961
Retirado do Arquivo IEEE Historical Center
Segundo o denominado teorema de Nyquist, a frequncia de amostragem mnima, FS_MIN

igual a duas vezes a frequncia mxima do sinal de entrada, FIN_MAX, isto
FS_MIN = 2 FIN_MAX
Teorema de Nyquist
Desde que esta regra seja cumprida, toda a informao sobre o sinal guardada, e, assim
possvel, voltar a reconstituir integralmente o sinal amostrada (a forma com feita a
reconstruo vista em seguida).
Na figura 1.5 pode-se ver os diagramas temporais de um sinal de entrada sinusoidal com
uma frequncia de 1 kHz, amostrado a uma frequncia FS, respectivamente, de 2 e 10 kHz. O
primeiro caso, onde apenas existe duas amostras por perodo da sinuside, a amostragem ao
ritmo mnimo segundo o teorema de Nyquist. Como se ver em seguida, a amostragem ao
ritmo mnimo acarreta inconvenientes muito fortes aquando da reconstruo do sinal. A
segunda onda um caso mais tpico, onde a amostragem efectuada quatro vezes acima do
ritmo mnimo de Nyquist.
- 1.6 -
Jorge Martins
FIN = 1 KHz
VIN
FS = 2 KHz
VS
FIN = 1 KHz
VIN
FS = 10 KHz
VS
Figura 1.5 - Diagramas Temporais de Sinais Amostrados.

A nvel espectral, um sinal amostrado, como o sinal VS da figura 1.5, tem a representao
genrica apresentada na figura 1.6. Este espectro contm uma risca espectral em FIN, que a
representao espectral do sinal que foi amostrado, e contm duas riscas em torno de FS, mais
propriamente em FS+FIN e FS-FIN. Note-se que a amplitude destas componentes, denominadas
de repeties espectrais, tm a mesma amplitude que a componente fundamental do sinal de
entrada. As reticncias na figura 1.6 querem indicar que vo existir mais repeties
espectrais, em torno de 2FS, 3FS, etc.; no entanto, como a repetio em torno de FS a mais
importante para a reconstruo do sinal, normalmente apenas a nica considerada.
VS(f)
FIN
FS FIN
FS
FS + FIN
Figura 1.6 Representao Espectral de um Sinal Amostrado.

- 1.7 -
Jorge Martins
Na figura 1.7 apresenta-se os espectros de ambos os sinais amostrados VS, cujo diagrama
temporal foi apresentado na figura 1.5. Na figura 1.7(a) tem-se o espectro de um sinal
sinusoidal com uma frequncia, FIN, de 1 kHz, amostrado a uma frequncia de amostragem,
FS, de 2 kHz. Neste caso, verifica-se que a risca espectral de FIN e a de FS-FIN, esto
coincidente; este fenmeno denominado de sobreposio espectral (ou aliasing, na literatura
anglosaxnica) leva a que a reconstruo do sinal seja impossvel de realizar. Esta uma das
razes que leva a que no se faa uma amostragem de sinal ao ritmo mnimo de Nyquist.
Na figura 1.7(b) tem-se o espectro de um sinal sinusoidal com uma frequncia, FIN,
tambm de 1 kHz, no entanto, agora amostrado a uma frequncia de amostragem, FS, de
10 kHz. Neste caso, pode-se observar que a componente fundamental em 1 kHz, e as
repeties espectrais, respectivamente em 9 e 11 kHz, esto bastante afastadas. Este facto
vem facilitar a reconstruo do sinal, como se explica em seguida.
Sinais
Coincidentes
VS(f)
FIN FS FIN = 1 KHz
FIN = 1 KHz
FS = 2 KHz
FS = 2 KHz FS + FIN = 3 KHz
(a)
FIN = 1 KHz
FS = 10 KHz
VS(f)
FIN = 1 KHz
FS FIN = 9 KHz
FS = 10 KHz
f
FS + FIN = 11 KHz
(b)
Figura 1.7 Espectro de Sinais Amostrados: (a) sinal de entrada sinusoidal com
FIN =1 kHz, amostrado a uma frequncia, FS =2 kHz; e (b) sinal de entrada sinusoidal
com FIN =1 kHz, amostrado a uma frequncia, FS =10 kHz.
Para se efectuar a reconstruo de um sinal amostrado, como se indica na figura 1.8,
utiliza-se um filtro passa-baixo, denominado de filtro de reconstruo. A funo deste filtro
- 1.8 -
Jorge Martins
deixar passar integralmente a componente espectral fundamental do sinal amostrado, FIN, e

eliminar tanto quanto possvel todas as repeties espectrais. Note-se que na prtica, as
componentes no so totalmente eliminadas, condicionando assim a qualidade, mais
concretamente a Relao Sinal/Rudo (SNR, do ingls Signal to Noise Ratio), do sinal
reconstrudo.
Os dois factores que pesam na SNR do sinal reconstrudo, so pois a ordem do filtro e a
relao entre FS e FIN. Amostrar prximo do ritmo mnimo de Nyquist (FS=2FIN) implica que
o filtro de reconstruo tenha de ter uma ordem muito elevada, para se garantir um
determinada SNR. Para se utilizarem filtros de ordem comportvel (digamos at 4 ou 6
ordem), deve-se amostrar a uma frequncia trs a quatro vezes superior frequncia mxima
do sinal de entrada.
Filtro de Reconstruo (Ganho Unitrio)
VS(f)
FIN
FS FIN
FS FS + FIN f
Figura 1.8 Ilustrao a Nvel Espectral da Reconstruo de um Sinal Amostrado.

Para garantir que o sinal de entrada no passa acima da frequncia mxima para a qual o
sistema foi projectado, deve-se colocar na entrada do sistema um filtro passa-baixo, com uma
frequncia de corte um pouco acima da frequncia mxima do sinal. Este filtro denomina-se
de filtro de anti-sobreposio.
1.5 Diagrama de Blocos de um SAPS

Nesta seco vai se analisar um SAPS, onde cada um dos seus blocos, vai ser visto por
agora como uma caixa preta. O objectivo deste estudo conhecer os sinais de entrada e de
sada dos diversos blocos, bem como os seus parmetros relevantes. Em captulos posteriores,
ser estudada a implementao a nvel elctrico, de cada um dos blocos.
- 1.9 -
- 1.10 -
Entradas
de Sinal
vn
v2
v1
MUX
ANALOG
Multiplexer
Analgico
Filtro AntiSobreposio
Condicionadores de Sinal
PGA
Amplificador
de Ganho
Programvel
S/H
DAC
ADC
Sada de
Sinal
P
C
DSP
outro
Processador
Filtro de
Reconstruo
Conversor
Analgico/
Digital
Conversor
Digital/
Analgico
Amostrador/
Retentor
de Tenso

Jorge Martins
Figura 1.9 - Diagrama de blocos de um SAPS genrico.
Jorge Martins
Na figura 1.9 apresenta-se os diversos blocos constituintes de um SAPS genrico. Note

que, consoante a aplicao particular, diversos blocos podem ser omitidos. Em seguida vai-se
se analisar cada bloco separadamente.
1.5.1 Multiplexer Analgico (ANALOG MUX)

O Multiplexer Analgico (Analog MUX) utilizado para ligar uma (e apenas uma) das
linhas de entrada para a sua sada. Este circuito tem uma funo semelhante aos comutadores
rotativos mecnicos e utilizado sempre que o sistema tem diversas entradas e se pretende
processar uma da cada vez.
Na figura 1.10 apresenta-se um Analog MUX de 4 entradas para 1 sada (por exemplo, 1/2
do CD4052). A linha que est ligada para a sada escolhida pelas entradas de controlo, S0 e
S1 .
V0
Analog
MUX
V1
Vo
V2
V3
S0
S1
Figura 1.10 - Multiplexer Analgico de 4 entradas para uma sada (1/2 do CD4052).
Como se pode ver na figura 1.11, consoante a palavra de controlo, assim se altera a entrada
que se encontra ligada para a sada. Nesta anlise simplificada, estamos a desprezar a
resistncia elctrica entre a entrada seleccionada e a sada; como se ver no captulo 5, esta
resistncia no nula, e o projecto tem de ser feito tendo em conta este facto.
- 1.11 -
Jorge Martins
Analog MUX
4053
Analog MUX
4053
V0
V0
V1
V1
Vo
V2
V3
S0
S1
Vo
V2
V3
S0
S1
Figura 1.11 - Ilustrao do Funcionamento de ANALOG MUX CD4052.
1.5.2 Amplificador de Ganho Programvel (PGA)

Como o nome indica, um Amplificador de Ganho Programvel (PGA) um amplificador
em que o seu ganho pode ser escolhido atravs de linhas de controlo. Na figura 1.12
apresenta-se um PGA comercial de Burr-Brown com a referncia PGA103. Este amplificador
tem duas linhas digitais de controlo que podem ser utilizadas para escolher um ganho de 1, 10
ou 100.
vi
PGA103
A0
A1
vo
Controlo
Ganho de Tenso
A1 A0
|v o/vi|
_________ _________________
0 0
1
0 1
10
1 0
--1 1
100
Figura 1.12 - Amplificador de Ganho Programvel PGA103.

Nos SAPS, o PGA utilizado para amplificar o sinal, sempre que se utilizam sensores cuja
amplitude , por exemplo da ordem do mV's. A amplificao necessria para que a
converso A/D seja feita utilizando toda a gama de tenso de entrada do A/D e reduzir assim
o erro cometido na digitalizao.
- 1.12 -
Jorge Martins
1.5.3 Filtro de Anti-Sobreposio e de Reconstruo

Os filtros de Anti-sobreposio e de Reconstruo so filtros do tipo passa-baixo,
tipicamente com ganho unitrio. Como de pode ver na figura 1.13, at frequncia de corte,
c, o sinal no atenuado; para frequncias acima de c o sinal atenuado com um declive

que depende da ordem do filtro. Os parmetros relevantes nestes filtros so a frequncia de
corte, c, a qual deve ser um pouco acima de frequncia mxima do sinal amostrado e a
ordem do filtro, a qual depende da SNR desejada para o sinal reconstrudo.
1
H ( j )
Figura 1.13 - Resposta em Frequncia dos Filtros de Anti-Sobreposio

e de Reconstruo.
Nos sistemas desenhados por ns, em vez de se utilizar um filtro de anti-sobreposio com
ganho unitrio e um PGA para dar ganho ao sinal, pode-se eliminar o PGA e colocar o filtro
com o ganho desejado.
1.5.4 Amostrador/Retentor de Tenso (S/H)

A funo de um Amostrador/Retentor de Tenso (S/H, do ingls Sample/Hold)
(figura 1.14), descrita em seguida. A funo de amostragem ou reteno seleccionada pelo
nvel lgico da linha de controlo. Durante um intervalo de tempo, o circuito um seguidor de
tenso do sinal de entrada (amostrador). No outro intervalo de tempo, a tenso de sada fica
fixa (reteno) no valor igual ao presente na entrada, no final do perodo da amostragem. Esta
funo de manter o sinal fixo necessria para alguns Conversores Analgico/Digital.
(ADCs).
- 1.13 -
Jorge Martins
Amostragem
Retenco
CTR
S/H
VI
V0
VI
CTR
VO
t
Figura 1.14 - Amostrador/Retentor de Tenso (S/H): Smbolo e Diagrama Temporal.
ADC
D0
D1
VI
D2
DN-1
Figura 1.15 - Conversos Analgico/Digital (ADC) de n bits.
1.5.5 Conversor Analgico/Digital (ADC)

Um Conversor Analgico/Digital (ADC, do ingls Analog/Digital Converter) (ver figura
1.15) um bloco com uma entrada analgica e uma sada digital de n bit. A sua funo,
normalmente denominada de digitalizao do sinal, e consiste na obteno de uma palavra
binria proporcional ao valor da tenso de entrada. Por exemplo, se a tenso de entrada for
zero, a palavra de sada tem todos os bits a "0", se a tenso de entrada for a mxima, todos os
bits de sada tm de ser colocados a "1", para os valores intermdios da tenso de entrada, a
palavra digital de sada ter bits a "1" e a "0".
- 1.14 -
Jorge Martins
Para se descrever a funcionalidade de um ADC utiliza-se tipicamente a caracterstica

esttica, isto , um grfico que no eixo das abcissas tem a tenso de entrada, vi, e no eixo das
ordenadas tem a palavra digital de sada. Na figura 1.16 apresenta-se a caracterstica esttica
de um ADC de 3 bit e uma tenso de entrada mxima de 8 V.
D
111
110
101
100
011
010
001
000
0 1
vi [V]
Figura 1.16 - Caracterstica esttica de um ADC de 3 bit.

Um termo utilizado para caracterizar um ADC o seu nmero de bits, que coincide com
nmero de bits da palavra digital de sada, n.
O nmero de intervalos de quantificao, um nmero de intervalos uniformes em que se
divide a gama do sinal de entrada, e dado por
nmero de intervalos de quantificao: 2n
(1.1)
A resoluo de ADC, R, ou seja a largura (em V) de cada um dos intervalos de

quantificao, vale
R=
G
Gama de tenso de entrada
= S
Nmeros de intervalos de quantificao 2 n
(1.2)
A resoluo do conversor um parmetro extremamente relevante num ADC pois o seu

valor coincidente com o erro mximo que se comete na digitalizao do sinal.
- 1.15 -
Jorge Martins
No exemplo anterior, o nmero de intervalos de quantificao 23=8, e a resoluo de

ADC vale, R = GS/2n = 8/23 = 1 V. Considerando um exemplo mais real, um conversor de
12 bit (4.096 intervalos de quantificao) com uma gama de tenso de entrada de 10 V,
apresenta uma resoluo de 2,44 mV. Num conversor de 16 bit (65.536 intervalos de
quantificao) com a mesma gama de tenso de entrada, a resoluo passa para 153 V.
Um outro parmetro importante no ADC (este pertencente caracterizao dinmica) a
velocidade de operao, ou seja, o nmero de converses que realiza por segundo. Como
veremos no captulo 8, existe um compromisso de fundo entre a velocidade de converso e a
resoluo do conversor. Logo, nos extremos, temos conversores rpidos (centenas de MHz's)
com resolues at 8 bit, e temos conversores de elevada resoluo (24 bits) com um ritmo de
converso de algumas dezenas de kHz.
D0
DAC
D1
Vo
D2
DN-1
Figura 1.17 - Conversor Digital/Analgico (DAC) de n bit.
1.5.6 Conversor Digital/Analgico (DAC)

A funo de um Conversor Digital/Analgico (DAC, do ingls Digital/Analog Converter)
(ver figura 1.17) a inversa da de um ADC, isto , a tenso de sada, vo, proporcional ao
nmero binrio de entrada.
No caso do DAC possvel representar vo por uma equao explicita
vo = V REF
nmero binrio de entrada (D )

2n
(1.3)
semelhana dos ADCs, os parmetros relevantes nos DACs so: a resoluo, a gama
- 1.16 -
Jorge Martins
da tenso de sada e a velocidade de operao.
1.5.7 Processador
Por ltimo, mas no menos importante, o processador do sistema. Este componente pode
ser um microprocessador (P), um microcontrolador (C), ou um processador dedicado para
o processamento de sinais, denominado de Processador Digital de Sinal (DSP, do ingls
Digital Signal Processor).
Este bloco tem a cargo todo o processamento e armazenamento de dados. Tem tambm de
controlar os diversos blocos do sistema. Entre as tarefas de controlo dos diversos blocos, est,
por exemplo, a seleo do canal de entrada da ANALOG MUX, a ordem de incio de
converso do ADC, etc.
- 1.17 -
Jorge Martins
2
O AMPLIFICADOR
OPERACIONAL
(AMPOP)
2. O A MPLIFICADOR O PERACIONAL (AMPOP)
- 2.1 -
Jorge Martins
2.1 Introduo
O primeiro amplificador operacional (AMPOP) comercial, cujo smbolo se pode ver na
figura 2.1, surgiu em 1960, com a referncia A709. Apesar de o seu desempenho ser muito
fraco e de o seu custo ser elevado ser elevado, este circuito foi um marco no projecto dos
circuitos electrnicos.
DIP8
(a)
v- - Entrada inversora
v+ - Entrada no-inversora
vo Sada
VDD Tenso de alimentao positiva
VSS - Tenso de alimentao negativa
VDD
v-
vo
v+
v-
vo
v+
VSS
(c)
(b)
Figura 2.1 O AMPOP; (a) encapsulamento mais comum; (b) smbolo sem
alimentao; e (c) smbolo com alimentao.
Passados cinco anos sobre o lanamento do A709, e basicamente devido ao facto de
comear a ser utilizado em larga escala, o preo dos AMPOPs baixou significativamente e a
sua variedade j ultrapassava o milhar.
Em geral, o maior trunfo de um AMPOP a sua VERSATILIDADE. Em particular,
destaca-se:
consegue implementar um leque muito vasto de circuitos: amplificadores,

comparadores, filtros, conversores A/D, conversores D/A, etc.;
as caractersticas de um AMPOP real no se afastam muito de um AMPOP ideal;
o projecto de circuitos relativamente simples.
- 2.2 -
Jorge Martins
2.2 O AMPOP Ideal: Modelo e Propriedades

Como se pode observar na figura 2.2, o AMPOP ideal constitudo por uma fonte de
tenso controlada pela diferena da tenso de entrada (v+ - v-) e com um ganho, A, muito
elevado (idealmente infinito, na prtica entre 105 e 106).
i1
v+
A(v+ v )
vo
i2
v-
Figura 2.2 Modelo do um AMPOP ideal.

Das propriedades do AMPOP ideal, destaca-se:
a impedncia de entrada infinita, logo i1=i2=0;
a impedncia de sada nula. Qualquer que seja a corrente fornecida carga, a

tenso de sada sempre A(v+-v-).
Exerccio
Considere que na figura 2.3, o AMPOP ideal, com excepo do ganho de tenso, A, que
finito. Sabendo que vo= vi=3.5 V, determine o ganho de tenso A.
Resoluo
A tenso no n v1, dada por
v1 =
R2
10
vi =
3.5 35 V
R1 + R2
1 M + 10
- 2.3 -
(2.1)
Jorge Martins
Logo, atendendo a que

vo = A(v1 0 ) A =
vo
3.5
=
= 100.000
v1 35
(2.2)
Deste exerccio pode-se salientar j um ponto fundamental, a tenso diferencial de entrada

do AMPOP, (v1-0), praticamente nula; este pormenor pode conferir propriedades muito
importantes aos circuitos com AMPOPs, e pode simplificar muito a anlise dos mesmos.
R1
1 M
v1
vo
vi
R2
10
Figura 2.3 Circuito didctico com um AMPOP.
2.3 Circuitos Bsicos

Em seguida vai-se estudar os trs circuito bsicos com AMPOPs, a saber: o amplificador
inversor, o amplificador no-inversor e o seguidor de tenso.
2.3.1 Amplificador Inversor

Este amplificador, como se pode ver na figura 2.4, composto por um AMPOP e por duas
resistncias. Como se ver nesta seco, este circuito utilizado para amplificar o sinal de
entrada.
R2
R1
vi
vo
Figura 1.4 - Amplificador inversor.

- 2.4 -
Jorge Martins
Determinao do ganho de tenso

O ganho de tenso define-se como sendo a relao entre a tenso de sada, vo e a tenso de
entrada, vi:
Ganho de Tenso, G =
vo
vi
(2.3)
Considere o amplificador inversor da figura 2.5, no qual nomeamos diversas correntes e

tenses internas.
i2
R1
vi
R2
v1
vo
i1
massa virtual
curto-circuito virtual
Figura 2.5 - Amplificador inversor com identificao de diversas corrente e tenses

internas.
Considerando que a tenso de sada do amplificador em funcionamento normal, de
alguns Volt, e que o ganho de tenso do AMPOP, A, muito elevado (por exemplo de
100.000), a tenso em v1
v1 =
vo
(2.4)
da ordem dos Volt. Como a tenso diferencial da entrada do AMPOP (v+-v-) muito
baixa, pode-se tipicamente considerar nula; diz-se neste caso que existe um curto-circuito
virtual entre as entradas inversora e no-inversora do AMPOP. Devido a este curto-circuito
virtual, a tenso v1 praticamente nula, logo este n denomina-se de massa virtual.
Atendendo a que o n de v1 uma massa virtual, pode-se ento escrever que
i1 =
vi v1 vi
R1
R1
(2.5)
- 2.5 -
Jorge Martins
e que
i2 =
v1 vo
v
o
R2
R2
(2.6)
Por outro lado, atendendo a que no existe corrente na entrada inversora do AMPOP
i1 = i2
vi
v
= o
R1
R2
(2.7)
o que conduz a
G=
vo
R
= 2
vi
R1
(2.8)
O facto de o ganho de tenso ser negativo d o nome de amplificador inversor a este

circuito. Pode-se dimensionar o valor do ganho de tenso atravs da escolha adequada do
quociente R2/R1.
2.3.2 Amplificador No-Inversor

Na figura 2.6 apresenta-se o esquema elctrico do amplificador no-inversor. Este circuito,
semelhana do anterior, serve para amplificar sinais, no entanto, ao contrrio do anterior, o
seu ganho de tenso positivo.
vi
vi
vo
vo
v1
i2
i1
R2
R1
R1
(a)
R2
(b)
Figura 2.6 - Amplificador no-inversor; (a) esquema elctrico e (b) identificao de

diversas correntes e tenses internas.
- 2.6 -
Jorge Martins
Determinao do ganho de tenso

Atendendo a curto-circuito virtual na entrada do AMPOP, a tenso v1, vale
v1 = vi
(2.9)
Por outro lado,

i1 =
v1
R1
(2.10)
i2 =
vo v1
R2
(2.11)
Atendendo a que i1=i2, vem

vi v o v i
=
R1
R2
(2.12)
Logo, o ganho de tenso, G=vo/vi, vale

G=
vo
R
= 1+ 2
vi
R1
(2.13)
Conclui-se pois, que se trata de um amplificador no-inversor. O ganho mnimo que se

consegue com este amplificador 1, para R2=0 .
2.3.3 Seguidor de Tenso

Um caso particular do amplificador no-inversor o seguidor de tenso (figura 2.7).
Considere que se faz R1= e R2=0.
vi
vo
Figura 2.7 - Seguidor de tenso.
- 2.7 -
Jorge Martins
Considerando R2=0, a equao (2.13), conduz a um ganho de tenso unitrio, isto

G=
vo
=1
vi
(2.14)
Este circuito apesar de muito simples, tem diversas propriedades interessantes:
a sua impedncia de entrada infinita, logo, no consome nenhuma corrente do

circuito a jusante;
a impedncia de sada nula, logo, independemente da corrente fornecida carga,
vo sempre igual a vi.

Exemplo de Aplicao 1
Considere que se utiliza um divisor de tenso como o da figura 2.8, para gerar uma tenso
de referncia, definida atravs do ajuste da resistncia R1.
VDD
R1
vo =
(R2 // RL )
VDD
R1 + (R2 // RL )
vo
R2
RL
Figura 2.8 - Gerador de tenso de referncia: Soluo 1.

Nesta soluo, o facto da resistncia de carga ficar em paralelo com R2, faz com que a
tenso de sada, vo, varie, sempre que o valor de RL variar. Este inconveniente bastante
significativo, e de alguma forma deve ser eliminado. A soluo para este problema passa por
colocar um seguidor de tenso na sada do divisor resistivo, como se pode ver na figura 2.9.
Desta forma, as variaes no valor de RL, no acarretam qualquer variao na tenso de sada.
- 2.8 -
Jorge Martins
VDD
R1
vo =
R2
VDD
R1 + R2
vo
R2
RL
Figura 2.9 - Gerador de tenso de referncia: Soluo 2.
Exemplo de Aplicao 2
Em seguida pode-se ver um exemplo tpico da utilizao de seguidores de tenso nos
SAPS. Considere que se pretende amplificar o sinal proveniente de um sensor, e se utiliza a
soluo da figura 2.10.
R2
Sensor
R1
RS
vo1
vS
vx
v S = k grandeza fsica
Figura 2.10 Amplificao do sinal de um sensor: Soluo 1.

Neste caso, a tenso de sada vale
vo1 =
R2
vS
R1 + RS
(2.15)
Como se facilmente se constata em (2.15), a tenso de sada depende do valor de RS, um

valor tipicamente conhecido de forma pouca precisa. pois imperativo eliminar a
dependncia deste parmetro; a soluo neste caso pode passar pela utilizao de um
seguidor de tenso, ligado como se pode ver na figura 2.11. Neste caso, a tenso de sada
passa a ser dada por
- 2.9 -
vo 2 =
Jorge Martins
R2
vS
R1
(2.16)
Sensor
R2
RS
vS
R1
vo2
vx
v S = k grandeza fsica
Figura 2.11 - Amplificao do sinal de um sensor: Soluo 2.

Outra soluo, passa pela utilizao do amplificador no-inversor em vez do amplificador
inversor. Neste caso, como a corrente de entrada nula, o efeito de RS tambm no se faz
sentir (e poupa-se um AMPOP).
2.4 No-Idealidades
2.4.1 Introduo
At agora analisaram-se alguns circuitos considerando que o AMPOP utilizado era ideal.
Na prtica, os AMPOPs reais tm diversas limitaes, que devem ser muito bem conhecidas
aquando do projecto destes circuitos. Em seguida vai-se estudar estas limitaes. As mesmas
foram divididas em dois grandes grupos: no-idealicades dinmicas e no-idealidades
estticas.
2.4.2 No-Idealidades Dinmicas: Saturao da Sada e Slew-Rate

Saturao da Sada
A tenso mxima de sada de um circuito com AMPOPs est limitada pela tenso de
alimentao utilizada. Tipicamente a 1 a 2 V abaixo da tenso positiva e 1 a 2 V acima da
tenso de alimentao negativa.
- 2.10 -
Jorge Martins
Esta tenso mxima e mnima que um AMPOP pode colocar na sua sada denomina-se,
respectivamente, de tenso de saturao positiva, VSAT+, e tenso de saturao negativa, VSAT-.
Na figura 2.12 pode-se ver o efeito da saturao na denominada caracterstica esttica
(grfico de vo em funo de vi) do seguidor de tenso. Na zona inclinada da caracterstica
esttica, o seguido de tenso funciona correctamente, e vo=vi. Acima de VSAT+ e abaixo de
VSAT-, a curva fica horizontal, indicando que apesar da variao de vi, a tenso vo vai se
manter constante.
vo
VSAT+
vi
vo
vi
VSAT-
Figura 2.12 Caracterstica esttica de um seguidor de tenso.

Na figura 2.13 pode-se observar o efeito de saturao no diagrama temporal da tenso de
sada de um amplificador inversor. A onda de entrada sinusoidal transformada numa
espcie de onda quadrada. A soluo passa por escolher uma tenso de alimentao
adequada, por forma a que o sinal de sada nuca atinja nem VSAT+ nem VSAT-.
100 k
VSAT+
13 V
R2
1V
R1
vi
1 k
vo
Tenso de Alimentao 15 V
VSAT-13 V
Figura 2.13 Diagrama temporal da sada de um amplificador inversor, no qual

visvel a saturao do sinal de sada.
- 2.11 -
Jorge Martins
Slew-Rate
Uma outra limitao associada ao AMPOP a taxa mxima de variao da tenso de
sada, denominada tipicamente pelo termo anglo-saxnico: slew-rate, SR
SR =
dvo
dt
(2.17)
MAX
e mede-se em V/s, ou tipicamente, V/s.

O efeito do slew-rate na sada de um seguidor de tenso, quando se aplica um degrau na
entrada, o que se pode ver na figura 2.14. Na prtica, tem-se que a entrada varia muito
rapidamente, e a sada demora um determinado intervalo de tempo, T, a variar para o valor
final. No projecto de circuitos, temos que garantir que escolhemos um AMPOP com um
slew-rate tal, que este atraso no cause nenhum dano ao funcionamento do circuito.
vi
v
vi
vo
vo
T
Figura 2.14 Efeito do slew-rate na sada de um seguidor de tenso.

Caso se utilize um circuito com AMPOPs para amplificar sinais sinusoidais, tem de se
garantir que o declive mximo do sinal de sada seja sempre inferior ao slew-rate do
AMPOP. Caso esta regra no seja cumprida, a onda de sada fica distorcida, passando a ter
uma forma triangular, como se pode ver na figura 2.15.
vi
vi
vo
vo
Figura 2.15 Efeito de um slew-rate reduzido na sada do seguidor de tenso.

- 2.12 -
Jorge Martins
Vamos em seguida deduzir uma equao para calcular a frequncia mxima permitida nos
circuitos com AMPOPs sem que haja distoro do sinal de sada. Como se referiu
anteriormente, o declive mximo do sinal de sada tem de ser inferior ao slew-rate do
AMPOP, logo
dvo (t )
< SR
dt MAX
(2.18)
Considerando que o sinal de sada sinusoidal, da forma vo (t ) = B sin (t ) , onde B a

amplitude e a frequncia angular, vem
d (B sin (t ))
< SR
dt
MAX
(2.19)
que leva a
B cos(t ) MAX < SR
(2.20)
O valor mximo acontece para cos(t)=1, logo

B < SR
(2.21)
Atendendo a que =2f, onde f a frequncia do sinal, vem
B 2f < SR
(2.22)
ou seja
f <
SR
2B
(2.23)
Por exemplo, para B=10 V,
No AMPOP A741: SR=0.5 V/s f < 785 kHz
No AMPOP TL071: SR=16 V/s f < 25 MHz
- 2.13 -
Jorge Martins
2.4.3 No-Idealidades Estticas: Tenso de Desvio e Corrente de Entrada

Tenso de Desvio
Quando se liga massa, a entrada de um seguidor de tenso, espera-se que a tenso de
sada vo, seja nula. No entanto, nos circuitos prticos, como se pode ver na figura 2.16, a
tenso de sada apresenta um valor diferente de zero, ao qual se d o nome de tenso de
desvio, VOS. O ndice OS vem do termo anglosaxnico, offset.
Figura 2.16 Efeito da tenso de desvio na sada de um seguidor de tenso.
A tenso de desvio pode ser modela por uma fonte de tenso na entrada no-inversora do
AMPOP, de valor VOS, como se pode ver na figura 2.17.
Figura 2.17 Modelo da tenso de desvio de um AMPOP.
Dado que o modelo da tenso de desvio se encontra na entrada do AMPOP, faz com que,
por exemplo nos amplificadores de tenso, a tenso de desvio na sua sada, venha
multiplicada pelo ganho de tenso do amplificador. Vai-se estudar este fenmeno no
amplificador inversor da figura 2.18.
- 2.14 -
Jorge Martins
Figura 2.18 Efeito da tenso de desvio num amplificador inversor.
Atendendo ao curto-circuito virtual entre as entradas inversora e no-inversora do

AMPOP, a tenso v1=VOS, logo
i=
VOS
R1
(2.24)
e
vo = iR2 + VOS
(2.25)
Tem-se pois que

vo =
R
VOS
R2 + VOS = 1 + 2 VOS
R1
R1
(2.26)
Conclui-se pois, que, o efeito da tenso de desvio vem multiplicador pelo ganho de tenso do
amplificador.
Figura 2.19 Mecanismo de compensao da tenso de desvio

disponvel em alguns AMPOPs.
- 2.15 -
Jorge Martins
Muitos AMPOPs tm implementado um mecanismo de compensao da tenso de desvio

como o apresentado na figura 2.19. O mtodo de compensao passa por ajustar Roff at que a
tenso de sada do circuito seja nula. Este mtodo um dos mais eficientes e por conseguinte,
o que se aconselha a utilizar.
Sempre que o AMPOP no tenha disponvel o mecanismo de compensao da tenso de
desvio anteriormente referido, pode-se utilizar um mtodo alternativo, exemplificado em
seguida para o amplificador inversor (figura 2.20).
O funcionamento deste mecanismo de compensao o seguinte. Verificou-se
anteriormente que a tenso de desvio implica uma corrente na resistncia de R1, de valor
VOS/R1. Atravs do ajuste de Roff, faz-se passar na resistncia R3, um valor de corrente
simtrico ao de R1. Desta forma, a corrente de desvio de R1 anulada pela corrente de desvio
de R3, no causando nenhum efeito na resistncia R2, e consequentemente, no afectando a
sada da amplificador.
Figura 2.20 Mecanismo alternativo de compensao da

tenso de desvio nos AMPOPs.
Em aplicaes onde o nvel DC da tenso de sada no importante, como por exemplo

num amplificador de udio, pode-se eliminar a tenso de desvio, utilizando um condensador
em srie com a sada, como se pode ver na figura 2.21.
- 2.16 -
Jorge Martins
Figura 2.21 Soluo para eliminar a tenso de desvio na sada de um amplificador.
Corrente de Entrada
Um AMPOP ideal tem uma impedncia de entrada infinita, isto implica que a corrente nas
entradas inversora e no-inversora, nula. Na prtica, os AMPOP tm sempre uma
determinada corrente de entrada, como se pode ser na figura 2.22. O modelo para a corrente
de entrada tambm apresentado na figura 2.22; este modelo constitudo por duas fontes de
corrente de valor fixo, IB1 e IB2, respectivamente nas entradas inversora e no-inversora.
Figura 2.22 - Efeito e modelo da corrente de entrada de um AMPOP.
Em seguida vai-se se estudar da corrente de entrada no amplificador inversor da figura

2.23.
- 2.17 -
Jorge Martins
Atravs de anlise do circuito, verifica-se que i1=0 e i2=IB1, logo

vo = R2 i2 = R2 I B1
(2.27)
Conclu-se pois que, a corrente de entrada do AMPOP, se reflecte como uma tenso de
desvio na sada do amplificador.
Figura 2.23 Amplificador inversor com AMPOP com corrente de entrada.
Ao longo dos anos foram sendo desenvolvidas diversas tcnicas para a eliminao do
efeito da corrente de entrada. No entanto, com o desenvolvimento da tecnologia dos
transstores de efeito de campo (FET, do ingls Field Effect Transistor), conseguiu-se a
soluo mais eficiente e sem aumento de custos. A utilizao de AMPOPs com o andar de
entrada com transstores FET, implica que as impedncias de entrada das entradas inversora e
no-inversora so da ordem de 1012 , o que conduz a correntes IB1 e IB2 de valor
perfeitamente desprezvel. Entre os diversos AMPOPs com entrada FET destaca-se os
TL07x e TL08x, por serem dos mais utilizados actualmente.
- 2.18 -
Jorge Martins
3
CIRCUITOS COM AMPOPS
UTILIZADOS NOS SAPS
3. C IRCUITOS COM AMPOP S U TILIZADOS NOS SAPS
- 3.1 -
Jorge Martins
3.1 Introduo
Neste captulo estuda-se diversos circuitos com AMPOPs, utilizados nos Sistemas de
Aquisio e Processamento de Sinais (SAPS).
Numa primeira fase, apresenta-se os circuitos somadores e subtractores utilizados nos
blocos de entrada dos SAPS. Determina-se a sua funo de transferncia e identifica-se as
suas limitaes. Com vista a resolver diversos problemas associados aos subtractor bsico,
conhece-se um subtractor melhorado, denominado de amplificador de instrumentao.
Numa segunda fase, estuda-se os circuitos integradores e comparadores baseados em
AMPOPs. Estes circuitos no so nenhum dos blocos constituintes de um SAPS, no entanto,
so estudados, pois vo ser utilizados para desenhar os DACs e ADCs, estudados nos
captulos 7 e 8, respectivamente.
3.2 Somador No-Inversor

Apresenta-se na figura 3.1 o denominado somador no-inversor. Vai-se em seguida
determinar a equao da tenso de sada, vo(v1,v2).
v1
R1
i
v3
v2
vo
R2
R3
R4
Figura 3.1 Somador no-inversor.

De v3 para vo, tem-se o conhecido circuito amplificador no-inversor, logo
R
vo = 1 + 3 v3
R4
(3.1)
Para determinar v3(v1,v2) pode-se notar que

- 3.2 -
i=
v1 v 2
R1 + R2
Jorge Martins
(3.2)
e que
v v
v3 = v 2 + R2 i = v 2 + R2 1 2
R1 + R2
(3.3)
que pode ser escrita na forma

v3 =
R2
R1
v1 +
v2
R1 + R2
R1 + R2
(3.4)
Logo, utilizando (3.4) em (3.1), pode-se concluir que
R R2
R1
v 2
vo = 1 + 3
v1 +
R1 + R2
R4 R1 + R2
(3.5)
Este circuito um somador de v1 e v2, no qual pode-se ter pesos diferentes para cada uma
das entradas. Por exemplo, para R2=2R1 e R3=R4, vem
vo = 1.33v1 + 0.66v 2
(3.6)
A aplicao tpica deste circuito considerando-se R1=R2=R3=R4, vo vem dado por

vo = v1 + v 2
(3.7)
Este circuito apresenta alguns inconvenientes, a saber:
s tem 2 entradas;
no se pode ter ganhos arbitrrios associados s entradas v1 e v2;
a impedncia de entrada baixa e, pior ainda, varivel; isto , a impedncia de

entrada de v1 depende do valor de tenso em v2.
Para resolver estas limitaes pode-se utilizar o circuito somador inversor, analisado j em
seguida.
3.3 Somador Inversor

- 3.3 -
Jorge Martins
Considere-se o circuito somador inversor da figura 3.2. Dado que o n va um n de

massa virtual, tem-se que
i=
v
v1 v 2
+
++ n
R1 R2
Rn
(3.8)
Atendendo a que
vo = R i
(3.9)
R
R
R
vo = v1 +
v2 + +
v n
R
R
R
2
n
1
(3.10)
vem
R1
v1
R2
v2
i
va
vo
Rn
vn
Figura 3.2 Somador inversor.

Apesar da sada aparecer invertida, o que por vezes indesejado, este circuito tem
diversas vantagens em relao ao somador no-inversor, estudado anteriormente,
pode-se escolher, de forma perfeitamente arbitrria, o nmero de entradas e o

ganho de tenso associado a cada uma delas;
a impedncia de entrada, apesar de ser baixa, fixa. A impedncia de entrada de v1

R1, de v2 R2, e assim sucessivamente.
3.4 Subtractor
Na figura 3.3 pode-se conhecer um circuito utilizado para fazer a subtraco de dois sinais
de entrada.
- 3.4 -
Jorge Martins
R2
R1
v1
vb
va
vo
v2
R3
R4
Figura 3.3 Subtractor.

Da anlise do ramos associado entrada v2, tem-se que
va =
R4
v2
R3 + R4
(3.11)
Por outro lado, analisando-se a outra entrada, verifica-se que

i=
v1 vb
R1
(3.12)
e ainda
v o = i R 2 + v b =
(v1 vb )R2
R1
R
R
+ vb = 1 + 1 vb 1 v1
R2
R2
(3.13)
Atendendo ao curto-circuito virtual formado pelo AMPOP, vb=va, o que em conjunto

com (3.11) leva a
R R4
vo = 1 + 1
R2 R3 + R4
R
v 2 1 v1
R2
(3.14)
Atravs da anlise de (3.14) verifica-se que este circuito realiza uma subtraco ponderada
dos dois sinais de entrada. Por exemplo, para R1=R2=R3=R4, vem
vo = v 2 v1
(3.15)
Apresar deste circuito poder ser utilizado para realizar subtraco de sinais, o mesmo
apresenta diversas limitaes, a saber:
semelhana do que acontece com o somador no-inversor, a impedncia de

- 3.5 -
Jorge Martins
entrada baixa e, pior ainda, varivel; isto , a impedncia de entrada de v1

depende do valor de tenso em v2;
no se pode de forma simples, por exemplo atravs do ajuste de uma resistncia,

variar o ganho do substractor, K (vo=K(v2-v1)).
Estuda-se na seco seguinte um circuito subtractor que contorna estas limitaes,

denominado de amplificador de instrumentao.
Para se perceber o que estas limitaes representam no contexto do desenvolvimento de
um SAPS, vai-se ver uma das utilizaes mais tpicas destes circuitos. Considere na figura
3.4 o denominado sensor de sada diferencial, ou simplesmente sensor diferencial. Neste
sensor, a grandeza fsica em medio no proporcional tenso dos terminais de sada, vS+
ou vS-, mas sim diferena entre vS+ e vS-, representada por vS na figura 3.4.
vS+
Sensor
Diferencial
vS
grandeza fsica = k v S
= k (v S + v S )
vS-
Figura 3.4 Sensor diferencial.

Para se amplificar e/ou digitalizar o sinal de sada destes sensores, imperativo realizar a
denominada converso diferencialsingle-ended (sada simples); esta funo feita por um
circuito subtrator, como se pode ver na figura 3.5.
Subtractor
vS+
Sensor
Diferencial
vS
ADC
vy
vS-
Figura 3.5 Bloco de entrada tpico de um sensor diferencial num SAPS.

- 3.6 -
Jorge Martins
3.5 Amplificador de Instrumentao

Apresenta-se na figura 3.6, o denominado amplificador de instrumentao. Como se ver
nesta seco, este subtractor de sinais tem caractersticas que o tornam mais eficiente para se
utilizar na entrada dos SAPS, para fazer interface com os sensores de sada diferencial.
v1
vc
R
R2
R
va
R1
vo
vb
R2
R
R
vd
v2
Figura 3.6 Amplificador de instrumentao.

Vai-se, em seguida, determinar a equao de sada deste circuito. Como ponto de partida,
comea-se por identificar que o circuito formado pelo AMPOP e as quatro resistncias da
lado direito da figura 3.6, constitui o circuito subtractor estudado na seco anterior, logo
v o = vb v a
(3.16)
Para a malha de entrada, pode-se escrever a corrente i como

i=
vc vd
R1
(3.17)
Atendendo ao curto-circuito virtual de ambos os AMPOPs, pode dizer-se que vc=v1 e

vd=v2, logo (3.17) fica
i=
v1 v 2
R1
(3.18)
Circulando na malha formada por R1, pelas resistncias R2 e pela entrada do circuito
subtractor, tem-se que
i R2 + i R1 + i R2 + (vb v a ) = 0
(3.19)
- 3.7 -
Jorge Martins
Utilizando (3.16) e (3.18) em (3.19), vem
R
vo = 1 + 2 2
R1
(v 2 v1 )
(3.20)
v1
R2
R
R
R1
vo
R2
v2
Figura 3.7 Amplificador de instrumentao comercial.

Conclui-se pois, que este circuito calcula a diferena dos sinais de entrada, semelhana
do circuito subtractor; no entanto, apresenta diversas vantagens, a saber:
a impedncia de entrada de ambas as entradas infinita;
o circuito apresenta um ganho ajustvel por R1 ou R2.
Na prtica, os amplificadores de instrumentao comerciais so do tipo dos apresentados

na figura 3.7. A resistncia R1 tem de ser colocada externamente ao circuito integrado, e pode
ser utilizada para ajustar o ganho do subtractor.
3.6 Integrador
Na figura 3.8 apresenta-se o circuito integrador. Nesta seco vai-se determinar a equao
temporal da sada vo. Este circuito vai ser utilizado no captulo 8, no desenho de conversores
A/D.
- 3.8 -
Jorge Martins
vc
vi
vo
i
Figura 3.8 Integrador.

Atendendo ao n de massa virtual na entrada inversora do AMPOP, tem-se
i (t ) =
vi (t )
R
(3.21)
Por outro lado, tem-se
vc (t ) = VC (0) +
1
i (t )dt
C
(3.22)
Atendendo a que vo = -vc, e utilizando (3.21) em (3.22), conduz a

vo (t ) = VC (0)
1
vi (t )dt
RC
(3.23)
Conclui-se, pois que este circuito calcula o integral da tenso de entrada, negativo, e
ponderado pelo factor 1/RC. Apresenta, como seria de esperar, uma tenso de desvio que
coincide com a tenso inicial (no entanto de valor simtrico) do condensador C.
Por exemplo, para um sinal de entrada do tipo quadrado, a sada deste circuito apresenta
um onda do tipo triangular invertida, como se pode ver na figura 3.9.
vi
t
vo
VC(0)=0 V
-A
Figura 3.9 Diagrama temporal da sada do integrador.

- 3.9 -
Jorge Martins
3.7 Comparadores
Nesta seco, estuda-se os comparadores simples negativo e positivo, e o comparador com
limiar negativo. semelhana do que acontece com o circuito integrador, o comparador de
tenso vai ser utilizado no captulo 8, no desenho de conversores A/D.
A forma mais simples de implementar um comparador de tenso utilizar um AMPOP
sem realimentao, ligado da forma indicada na figura 3.10(a). Quando o sinal de entrada
maior que zero, a sada do AMPOP est na saturao negativa, e para uma entrada negativa, a
sada encontra-se na saturao positiva (figura 3.10(b)). Dai este comparador se chamar de
comparador simples negativo.
Caso se deseje um comparador positivo, isto , com a caracterstica esttica simtrica em
relao ao eixo do xxs, basta inverter os pinos de entrada do AMPOP (figura 3.11).
vo
VSAT+
vi
vo
vi
(a)
VSAT(b)
Figura 3.10 Comparador simples negativo; (a) esquema elctrico;

e (b) caracterstica esttica.
vo
VSAT+
vi
vo
vi
(a)
VSAT(b)
Figura 3.11 Comparador simples positivo; (a) esquema elctrico; e (b)

caracterstica esttica.
- 3.10 -
Jorge Martins
Por exemplo, caso se deseje que o comparador simples negativo tenha um limiar de
comparao diferente de zero, basta colocar o nvel de comparao desejado na entrada noinversora do AMPOP, como se pode ver na figura 3.12.
vo
VSAT+
vi
vo
VL
vi
VL
(a)
VSAT(b)
Figura 3.12 Comparador com limiar negativo; (a) esquema elctrico; e (b)
caracterstica esttica.
- 3.11 -
Jorge Martins
4
FILTROS TIPO PASSA-BAIXO
COM AMPOPS
4. F ILTROS T IPO P ASSA -B AIXO COM AMPOP S
- 4.1 -
Jorge Martins
4.1 Introduo
Neste captulo estuda-se o projecto de filtros do tipo passa-baixo de 1 e 2 ordem,
implementados com AMPOPs.
Numa primeira fase estuda-se a topologia bsica de um filtro de 1 ordem, a qual baseada
na conhecida topologia do amplificador inversor. Em seguida, estuda-se a implementao de
filtros de 2 ordem, quer baseados na utilizao de duas seces de 1 ordem, quer baseado na
denominada seco Sallen-Key.
Por fim, apresenta-se o circuito integrado MAX270, o qual um filtro comercial de 2
ordem, disponvel para o projecto de Sistemas de Aquisio e Processamento de Sinais
(SAPS). Este circuito tem como caracterstica mais relevante, o facto da sua frequncia de
corte ser programvel.
4.2 Configurao com Impedncias Genricas

Uma das topologias mais utilizadas para a realizao de filtros activos, quer do tipo passabaixo, quer do tipo passa-alto, a bem conhecida topologia do amplificador inversor (figura
4.1).
R2
R1
vi
vo
G=
vo
R
= 2
vi
R1
Figura 4.1 Amplificador inversor.

Este circuito tem um ganho de tenso constante entre DC at uma frequncia
relativamente elevada; no caso do AMPOP 741 at centenas de kHz, e no caso do TL071 at
as dezenas de MHz. O traado do mdulo do ganho de tenso em funo da frequncia,
normalmente designado de diagrama de Bode, o apresentado na figura 4.2
- 4.2 -
Jorge Martins
|H(j)|
R2/R1
741
TL071
centenas de kHz
dezenas de MHz
Figura 4.2 Resposta em frequncia de um amplificador inversor.

Obviamente, para a realizao de filtros, tem-se de se ter uma forma da frequncia de corte
poder ser facilmente dimensionada. A soluo para esta necessidade, passa pela utilizao de
impedncias genricas, normalmente formadas por condensadores e resistncias, em
substituio de utilizao das resistncias R1 e R2 (figura 4.3).
Z2
Z1
vi
vo
Figura 4.3 Configurao do amplificador inversor com impedncias genricas.
4.3 Filtro Passa-Baixo de 1 Ordem

Para o tipo de filtros que se necessita para os SAPS, isto , filtros do tipo passa-baixo, a
escolha de impedncias no circuito da figura 4.3, passa por Z1 ser uma resistncia de valor R1,
e Z2 um agregado de uma resistncia, R2, em paralelo com um condensador, C (figura 4.4).
Para se determinar a resposta em frequncia deste filtro, vai se comear por determinar a sua
funo de transferncia, H(s)=vo(s)/vi(s). A funo de transferncia pode-se escrever como
- 4.3 -
H (s ) =
Jorge Martins
v o (s )
Z
= 2
vi (s )
Z1
(4.1)
na qual Z1=R1 e Z2=R2//(1/sC), logo vem
1
H (s ) =
1
1
+ sC
sC = R2
R1
R1
R2 //
(4.2)
a qual pode ser escrita na forma

H (s ) =
R2
1
R1 1 + sR2 C
(4.3)
C
R2
R1
vi
vo
Figura 4.4 Filtro activo tipo passa-baixo de 1 ordem.
A anlise de funo de transferncia (4.3) mostra que se trata de um filtro com
ganho esttico H(0) = -R2/R1;
plo em s = -1/R2C.
O diagrama de Bode de amplitude deste filtro o apresentado na figura 4.5. Conclui-se,

pois, que se trata de um filtro tipo passa-baixo de primeira ordem com um ganho na banda de
passagem (em mdulo) dado por R2/R1, e frequncia de corte (coincidente, nos filtro de
primeira ordem, com a frequncia do plo) dada por = 1/R2C.
- 4.4 -
Jorge Martins
Figura 4.5 Resposta em frequncia (diagrama de bode) do filtro activo tipo passabaixo de 1 ordem.
4.4 Filtro Passa-Baixo de 2 Ordem

Em aplicaes onde se necessite de um filtro de ordem mais elevada pode-se ligar seces
de primeira ordem (como a apresentada na figura 4.4) em srie. Na figura 4.6 mostra-se um
exemplo de um filtro de segunda ordem; a sua funo de transferncia dada por
H (s ) = H 1 (s ) H 2 (s )
(4.4)
que se pode escrever na forma

H (s ) =
R2 R4
1
R1 R3 (1 + sR2 C1 )(1 + sR4 C 2 )
(4.5)
Verifica-se pela observao de (4.5) que se trata de um filtro do tipo passa-baixo, com
ganho esttico H(0) = R2R4/R1R3;
plos em s = -1/R2C1 e s = -1/R4C2.
Apesar de este circuito ser um filtro tipo passa-baixo de 2 ordem, tem o inconveniente de
necessitar de 2 AMPOPs. Em seguida, vai se estudar um filtro de segunda ordem, que, entre
outras vantagens, necessita apenas de um AMPOP.
- 4.5 -
C1
Jorge Martins
C2
R2
R4
R1
R3
vi
vo
Figura 4.6 - Filtro activo tipo passa-baixo de 2 ordem.
4.5 Seco Sallen-Key Tipo Passa-baixo de Segunda Ordem

Apresenta-se na figura 4.7 a denominada Seco Sallen-Key tipo passa-baixo de segunda
ordem.
C
R
vo
vi
vo
vx
C
Figura 4.7 Seco Sallen-Key tipo passa-baixo de 2 ordem.
Por um lado, considerando o ramo vxvo, tem-se
v o (s ) =
sC v (s ) v (s ) = (1 + sRC ) v (s )
x
x
o
R+ 1
sC
(4.6)
Por outro lado, a soma das correntes no n vx, vale

v (s ) v x (s )
v i (s ) v x (s )
+ (vo (s ) v x (s )) sC + o
=0
R
R
(4.7)
que se pode desenvolver para
v i (s )
1
+ v x (s ) + sC + vo (s ) + sC = 0
R
R
- 4.6 -
(4.8)
Jorge Martins
Utilizando (4.6) em (4.8), obtm-se
v i (s )
2
+ vo (s )(1 + sRC ) + sC + vo (s ) + sC = 0
R
R
(4.9)
que conduz funo de transferncia ,

1
v (s )
R C2
H (s ) = o
=
2
1
vi (s )
s2 + s
+ 2 2
RC R C
2
(4.10)
A funo cannica de um filtro passa-baixo de segunda ordem

k P2
H (s ) =
2
s +s
P
QP
(4.11)
+ P2
Comparando ambas as funes pode-se concluir que
ganho esttico H(0) = k = 1;
plo duplo P = 1/RC;
factor de qualidade, QP=0.5 (independentemente de R e C!).
Figura 4.8 Resposta em frequncia (diagrama de bode) da seco Sallen-Key tipo

passa-baixo de 2 ordem.
- 4.7 -
Jorge Martins
O diagrama de Bode de amplitude deste filtro o apresentado na figura 4.8. Note-se que
neste filtro, a frequncia de corte inferior frequncia dos plos. Em seguida, vai-se pois,
analisar como se pode dimensionar a frequncia de corte deste filtro.
120
Sallen-Key de Segunda Ordem: FC versus R
110
100
FC
90
[kHz]
80
R
vi
vo
C
1
v (s )
R 2C 2
H (s ) = o
=
2
1
vi (s )
s2 + s
+
RC R 2 C 2
70
60
C=1 nF
50
40
FC
30
102,4 10 3
[Hz ]
R C
20
10
0
0
10
Figura 4.9 Frequncia de corte de uma da seco Sallen-Key tipo passa-baixo de

2 ordem, em funo do valor da resistncia, R.
Para se determinar a frequncia de corte, C, deste filtro tem de se resolver a equao
C = tal que H ( j ) =
(4.12)
ou, em dB
C = tal que H ( j ) dB = 3
(4.13)
Para facilitar o projecto deste filtro, apresenta-se na figura 4.9 um grfico da frequncia de
corte, FC=C/2, em funo de R e C, obtido com (4.12). A frequncia de corte deste filtro,
FC, pode ser aproximada pela equao explcita
- 4.8 -
FC
102.4 10 3
[Hz ]
R C
Jorge Martins
(4.10)
A seco Sallen-Key do tipo passa-baixo de segunda ordem apresenta diversas vantagens

em relao ao filtro tipo passa-baixo de segunda ordem, obtido pela utilizao de dois filtro
de primeira ordem em srie:
utiliza apenas um AMPOP;
o factor de qualidade sempre 0.5, independentemente do valor de R e C. Isto

garante que a resposta temporal sempre do tipo criticamente amortecida, e logo, a
mais rpida possvel ;
baixa sensibilidade dos parmetros do filtro em relao impreciso de R e C.
Desta forma, a seco Salle-Key uma das mais utilizadas para a realizao de filtros para
os SAPS.
4.6 MAX 270: Seco Passa-Baixo Programvel de 2 Ordem

Os filtros estudos anteriormente, depois de se dimensionar o valor de R (ou Rs) e de C (ou
Cs), tm uma frequncia de corte fixa. Nos sistemas de aquisio e processamento de sinais
(SAPS) muitas das vezes necessrio que a frequncia de corte seja programvel;
principalmente nos denominados sistemas abertos, como sejam aqueles formados por um PC
com uma placa de aquisio de dados. Existem diversos circuitos integrados no mercado que
so denominados de filtros programveis. Vai-se em seguida conhecer um deles, o MAX270
da MAXIM (na altura que estou a escrever estas folhas recebi informaes da MAXIM, de
que este circuito vai ser substitudo por um mais recente, o MAX271).
Este circuito implemente dois filtros contnuos do tipo passa-baixo de 2 ordem. Um dos
filtros deve ser utilizado para a funo de anti-sobreposio espectral e o outro para a
reconstruo do sinal amostrado (figura 4.10). Das principais caractersticas deste filtro,
destaca-se:
frequncia de corte programvel de 1 kHz a 25 kHz (28 intervalos);
no necessita de componentes externos.
- 4.9 -
Jorge Martins
Figura 4.10 MAX270: Dupla seco biquadrtica, programada digitalmente.
Na figura 4.11 mostra-se o detalhe da implementao dos filtros no interior do MAX270.

Os filtros utilizados so a conhecida seco Sallen-Key passa-baixo de segunda ordem. Os
condensadores C so formados por dois agregados de 28 condensadores, sendo que s um
escolhido de cada vez, com a ajuda de um Multiplexer Analgico. Note-se que os circuitos de
Multiplexagem Analgica s so estudados no captulo seguinte, logo, apenas importante
perceber neste momento, que este circuito liga um (e apenas um) dos condensadores ao pino
de sada.
Figura 4.11 Detalhe da implementao das capacidades programveis no MAX270.
- 4.10 -
Jorge Martins
5
MULTIPLEXER ANALGICO
(ANALOG MUX)
5. M ULTIPLEXER A NALGICO (ANALOG MUX)
- 5.1 -
Jorge Martins
5.1 Introduo
Um Multiplexer Analgico (ANALOG MUX) um circuito utilizado na entrada dos
Sistemas de Aquisio e Processamento de Sinais (SAPS) para seleccionar uma, e apenas
uma das entradas, para ser em seguida processada por um nico caminho, como se pode ver
na figura 5.1.
vi1
ANALOG
MUX
vin
S/H
A/D
Sada
Digital
Controlo
Digital
Figura 5.1 Bloco de entrada tpico de um SAPS.

Um Multiplexer Analgico no mais do que a verso de estado slido do conhecido
comutador rotativo. Na figura 5.2 apresenta-se um diagrama interno deste circuito. O bloco
de descodificao binrio-decimal (bloco puramente digital) existe, para que a seleco do
canal de entrada, seja feito atravs de uma palavra binria com apenas log2(n) bits, em que n
o nmero de entradas. A sada do descodificador est ligada a n interruptores; dado que
apenas uma das linhas do descodificador est activa de cada vez, o interruptor respectivo
encaminha o sinal de entrada respectivo, para a sada, vo.
vi1
vo
vi2
vin
Entrada a
seleccionar
Descodificador Binrio-Decimal
Figura 5.2 Diagrama interno de um Multiplexer Analgico.

Em seguida vai-se estudar a implementao dos interruptores de estado slido, que podese desde j adiantar, vo ser baseados em transstores de efeito de campo.
- 5.2 -
Jorge Martins
5.2 Interruptor baseado num transstor NMOS

Um dos interruptores analgicos de estado slido mais simples implementado com um
transstor MOSFET de canal N, ou simplesmente transstor NMOS (ver figura 5.3). A
resistncia RL no faz parte do interruptor; esta apenas simula a carga do circuito a jusante.
O terminal de controlo deste interruptor a porta do transstor. Esta soluo bastante
interessante, pois, dado que a corrente de porta nula, existe um isolamento galvnico
entre o terminal de controlo o interruptor propriamente dito (terminais dreno e fonte). Esta
propriedade no existe nos transstores bipolares.
VC
vo
vi
T1
RL
Figura 5.3 Interruptor baseado num transstor NMOS.

Em seguida apresenta-se uma anlise simplificada do comportamento deste interruptor.
Considera-se que a tenso de entrada, vi, se encontra compreendida no intervalo [0 V; VDD].
Para se desligar ou abrir o interruptor, deve-se colocar na porta do transstor a

tenso mais baixa presente no circuito, neste caso, 0 V. Nesta situao, atendendo
a que, para qualquer valor da tenso vi, a tenso vGS=VC-vi sempre menor que VT
(tenso de limiar do transstor), o transstor encontra-se ao corte.
Para ligar ou fechar o interruptor, deve-se colocar na porta do transstor a tenso

mais elevada presente no circuito, neste caso, VDD. Nesta situao, e desde que
vi<VDD-VT, a tenso vGS=VC-vi sempre maior que VT, e o transstor encontra-se em
conduo.
Numa anlise mais cuidada deste interruptor, verifica-se que o mesmo tem uma
- 5.3 -
Jorge Martins
propriedade que o afasta significativamente de um interruptor ideal. Quando est ligado ou

fechado, apresenta uma resistncia elctrica, denominada normalmente de resistncia de
conduo, RON, no desprezvel. Vai-se em seguida determinar uma equao explicita para o
clculo desta resistncia.
VC
T1
vo
vi
iD
vDS
RL
RON
iD
vDS
Figura 5.4 Interruptor baseado num transstor NMOS.

Como se ilustra na figura 5.4, a resistncia de conduo, RON, definida por:
RON =
v DS
iD
(5.1)
Para se poder desenvolver a equao (5.1), vai se utilizar a equao caracterstica de um

transstor NMOS. Para se saber qual a equao a utilizar, tem de se saber em que zona de
funcionamento se encontra o transstor: saturao ou trodo? Para dar resposta a esta questo
vai-se analisar as valores tpicos de vDS e vGS-VT.
Comeando pela tenso vDS verifica-se que coincide com vi-vo (ver figura 5.4), ou seja,
com o erro de tenso causado pelo interruptor (idealmente vi-vo=0 V, pois RON=0 ). Este
erro, tipicamente bastante pequeno; pode-se afirmar que, na quase totalidade das
aplicaes, o seu valor no mximo da ordem dos mVs. Em relao ao termo vGS-VT=VC-viVT, pode-se constatar que, atendendo a que, VC=VDD e desde que vi, seja inferior a VDD-VT, o
seu valor sempre superior ao de vDS, sendo tipicamente da ordem dos Vs, logo
v DS < vGS VT
____ _______ transstor na zona de trodo
mV' s
V' s
- 5.4 -
(5.2)
Jorge Martins
Tem-se pois que, dado que o transstor se encontra sempre na zona de trodo, a sua
equao caracterstica
iD = K N
W
2
(vGS VT )v DS (1 / 2)v DS
L
(5.3)
em que KN o ganho de corrente, W/L a relao entre a largura e o comprimento do canal

do transstor e VT a tenso de limiar. Atendendo a que tipicamente vDS2 << (vGS-VT)vDS,
(5.3) simplifica-se para
iD K N
W
(vGS VT )v DS
L
(5.4)
Utilizando a equao caracterstica do transstor (5.4) na equao de RON (5.1), tem-se

rON
v DS
W
(v GS VT )v DS
KN
L
1
W
(v GS VT )
KN
L
(5.5)
a qual, atendendo a que vGS=VC-vi, leva a
rON
1
W
(VC VT vi )
KN
L
(5.6)
Verifica-se atravs da anlise da equao, que a resistncia de conduo proporcional

tenso de entrada do circuito, e inversamente proporcional tenso de alimentao e
relao W/L do transstor.
Figura 5.5 Traado da resistncia de conduo RON(vi)

(considera-se KN=75 AV-2, W/L=100, VT=0.7 V e VC=5 V).
- 5.5 -
Jorge Martins
Apresenta-se no figura 5.5, o traado da resistncia de conduo em funo da tenso de

entrada, RON(vi), para um conjunto da parmetros de projecto tpicos. Verifica-se o facto
esperado, da resistncia RON ser proporcional ao valor da tenso de entrada, vi. Para vi entre 0
e 3 V, a resistncia de conduo varia entre 30 e 100 ; acima dos 3 V o valor de resistncia
sobe muito bruscamente, sendo o seu valor de cerca de 500 para vi=4 V.
Da anlise deste interruptor conclui-se pois que o mesmo tem uma resistncia de conduo
fortemente dependente da tenso de entrada, tomando valores proibitivos quando a tenso de
entrada se aproxima de VDD-VT. Em seces seguintes, veremos como contornar este
problema.
5.3 Interruptor baseado num transstor PMOS

Nesta seco vai-se estudar um interruptor constitudo por um transstor PMOS (ver
figura 5.6). Como se ver, este interruptor tem uma resistncia de conduo inversamente
proporcional tenso de entrada, o que por si s tambm um problema, no entanto,
juntando os dois interruptores (como se ver na seco seguinte) conduz a uma soluo
bastante interessante.
VC
vo
vi
T1
RL
Figura 5.6 Interruptor baseado num transstor PMOS.
Em seguida apresenta-se uma anlise simplificada do comportamento deste interruptor.

Considera-se novamente, que a tenso de entrada, vi, se encontra compreendida no intervalo
[0 V; VDD].
Para se desligar ou abrir o interruptor, deve-se colocar na porta do transstor a
- 5.6 -
Jorge Martins
tenso mais elevada presente no circuito, neste caso, VDD. Nesta situao,
atendendo a que, para qualquer valor da tenso vi, a tenso vSG=vi-VDD sempre
menor que VT (tenso de limiar do transstor), o transstor encontra-se ao corte.
Para ligar ou fechar o interruptor, deve-se colocar na porta do transstor a tenso

mais baixa presente no circuito, neste caso, 0 V. Nesta situao, e desde que vi>VT,
a tenso vSG=vi sempre maior que VT, e o transstor encontra-se em conduo.
Vai-se em seguida, determinar uma equao explicita para o clculo da resistncia de

conduo deste interruptor. Por uma razo perfeitamente igual explicada para o interruptor
estudado na seco anterior, o transstor encontra-se sempre na zona de trodo, logo a sua
equao caracterstica
W
2
(vSG VT )vSD (1 / 2)vSD
L
iD = K P
(5.7)
a qual, atendendo novamente a que vSD2 << (vSG-VT)vSD, se simplifica para

iD K P
W
(v SG VT )v SD
L
(5.8)
Definindo a resistncia de conduo como
RON =
v SD
iD
RON =
v SD
iD
(5.9)
vem
v SD
W
K P (v SG VT )v SD
L
1
W
K P (v SG VT )
L
(5.10)
a qual, atendendo a que vSG=vi, leva a

RON
(5.11)
W
K P (vi VT )
L
Verifica-se que a resistncia de conduo continua a ter uma dependncia com a tenso de
- 5.7 -
Jorge Martins
entrada, no entanto, neste caso, a resistncia de conduo inversamente proporcional

tenso de entrada, isto , uma dependncia contrria que acontecia no interruptor baseado
num transstor NMOS.
Apresenta-se no figura 5.7, o traado da resistncia de conduo em funo da tenso de
entrada, RON(vi), para um conjunto da parmetros de projecto tpicos. Verifica-se o facto
esperado da resistncia RON ser inversamente proporcional ao valor da tenso de entrada, vi.
Para vi entre 2 e 5 V, a resistncia de conduo varia entre 100 e 30 ; abaixo dos 2 V o
valor de resistncia sobe muito bruscamente, sendo o seu valor de cerca de 450 para
vi=1 V.
Figura 5.7 Traado da resistncia de conduo RON(vi)

(considera-se KP=25 AV-2, W/L=300 e VT=0.7 V).
Conclui-se pois, que este interruptor tambm apresenta uma resistncia de conduo
fortemente dependente da tenso de entrada, tomando valores proibitivos quando a tenso de
entrada baixa para valores prximos de VT.
5.4 Porta de Passagem

Verificou-se nas duas seces anteriores que ambos os transstores NMOS e PMOS
podem ser utilizados para a implementao de interruptores. No entanto, ambas as solues
apresentam uma a resistncia de conduo dependente da tenso de entrada. Uma anlise
mais cuidada das curvas de RON(vi) apresentadas, nas figuras 5.5 e 5.7, respectivamente, leva
- 5.8 -
Jorge Martins
a concluir que uma das curvas proporcional e a outra inversamente proporcional ao valor
da tenso da entrada. Esta constatao leva concluir que, caso se utilizassem os dois
transstores em paralelo, para tenses de entrada baixas, a resistncia de conduo seria
dominada pela resistncia de conduo do transstor NMOS, e para valores mais elevados,
seria o transstor PMOS a condicionar este mesmo valor. Como se ver nesta seco, esta
constatao verdadeira, e a resistncia de conduo vai apresentar uma dependncia
diminuta com o valor da tenso de entrada.
Na figura 5.8 apresenta-se o diagrama elctrico do interruptor formado por dois
transstores complementares em paralelo, normalmente denominada de porta de passagem.
A utilizao do inversor tem por objectivo a utilizao de apenas uma linha de controlo
para ligar simultaneamente os dois transstores. A linha de controlo liga directamente porta
do transstor NMOS, logo para VC=VDD, este transstor est em conduo. Para se colocar em
conduo o transstor PMOS, necessrio colocar na sua porta, a tenso mais baixa presenta
no circuito, da se utilizar o inversor para obter essa tenso. Para VC = 0 V, tem-se 0 V na
porta do transstor NMOS, e VDD na porta do transstor PMOS, logo, ambos os transstores
esto ao corte.
T3
vo
vi
T2
RL
VC
VC
(a)
(b)
Figura 5.8 Porta da passagem CMOS; (a) diagrama elctrico; e (b) smbolo.
Para a determinao de uma equao explicita para o clculo da resistncia de conduo

da porta de passagem, vai se utilizar as equaes obtidas anteriormente para o clculo da
resistncia de conduo dos interruptores implementados com um transstor NMOS, equao
(5.6) , e com um transstor PMOS, equao (5.11). A resistncia de conduo da porta de
- 5.9 -
Jorge Martins
passagem dada pelo paralelo destas duas equaes, logo
RON _ CMOS = RON _ NMOS // RON _ PMOS

=
1
W
W
K N (VC VT v I ) + K P (v I VT )
L N
L P
(5.12)
W
W
Caso se utilize a condio de projecto K N = K P = K , vem
L P
L N
RON _ CMOS =
1
K (VC 2VT )
(5.13)
Uma das concluses mais significativas que se pode tirar da anlise de (5.13) o facto da
resistncia de conduo no depender da tenso de entrada. Note-se, no entanto, que a
resistncia continua a depender da tenso de alimentao utilizada, traduzida pelo parmetro
VC.
Figura 5.9 Traado da resistncia de conduo RON(vi);

(considera-se KN=75 AV-2, (W/L)N=100, KP=25 AV-2,
(W/L)P=300, VT=0.7 V e VC=5 V).
Na figura 5.9 apresenta-se o traado da resistncia de conduo da porta de passagem em

funo de tenso de entrada. Verifica-se que, apesar da variao da resistncia de conduo
de ambos os transstores, a resistncia de conduo mantm-se constante em cerca de 40 .
- 5.10 -
Jorge Martins
A porta de passagem o interruptor normalmente utilizado para a realizao de

Multiplexers Analgicos. Em seguida, apresentam-se alguns dos Multiplexera Analgicos
comerciais mais utilizados.
5.5 Quadrupla Porta de Passagem: CD4066

Este circuito integrado, da famlia CMOS standart CD4000, constitudo por 4 portas de
passagem (ver figura 5.10(a)), como a apresentada na figura 5.8. Das principais
caractersticas deste circuito integrado destaca-se:
Tenso de alimentao de 3 a 15 V;
resistncia de conduo mxima, RON = 80 (para VDD-VSS=15 V);
baixa variao da resistncia em funo do sinal de entrada;
baixa distoro harmnica, HD<0,1 %.
Na figura 5.10 (b) apresenta-se a resistncia de conduo desta porta de passagem, em

funo da tenso de entrada, dada pelo fabricante. Da anlise deste grfico, conclui-se que,
para tenses de alimentao de 5 V, a resistncia de conduo tem variaes significativas,
no entanto, para tenses de alimentao de 10 e 15 V, a resistncia de conduo quase
constante, apresentando um mximo de 120 e 80 , respectivamente.
(a)
(b)
Figura 5.10 Porta da passagem CD4046; (a) diagrama interno,

e (b) resistncia de conduo em funo da tenso da entrada,
para uma tenso de alimentao de 5, 10 e 15 V.
- 5.11 -
Jorge Martins
5.6 Multiplexers Analgicos: CD4051, CD4052 e CD4053

So disponibilizados na famlia CMOS 4000 diversos multiplexers analgicos baseados
na porta de passagem presente no circuito integrado CD4066, a saber:
CD4051 8 entradas para 1 sada (1 x 81), figura 5.11(a);
CD4052 2 circuitos de 4 entrada para 1 sada (2 x 41), figura 5.11(b);
CD4153 - 3 circuitos de 2 entrada para 1 sada (3 x 21), figura 5.11(c);
(a)
(b)
(c)
Figura 5.11 (a) CD4051: 8 entradas para 1 sada, (b) CD4052: 2 x 4 entradas
para 1 sada e (c) CD4053: 3 x 2 entradas para 1 sada.
5.7 Amplificador de Ganho Programvel

Com base no amplificador inversor e num Multiplexer Analgico pode-se implementar um
amplificador de ganho programvel (PGA), com se pode ver na figura 5.12. Como se sabe,
um amplificador de ganho programvel um dos circuitos utilizados nos SAPS.
Desprezando a resistncia de conduo do Multiplexer Analgico fase ao valor de R2, R3,
R4 e R5, obtm-se para este amplificador, os ganhos de tenso apresentado na figura 5.12.
Caso se queira contabilizar o valor da resistncia de conduo do multiplexer, deve-se somar
ao valor das resistncias (R2 a R5), valor correspondente a RON (0 V), uma vez que o
multiplixer est ligado a um n de massa virtual do AMPOP.
- 5.12 -
Controlo Ganho de Tenso

BA
|vo/vi|
_________ _________________
00
R2/R1
01
R3/R1
10
R4/R1
11
R5/R1
Observao: A o LSB da
palavra de controlo
Jorge Martins
ANALOG
MUX
D0
D1
Y
D2
D3
R2
R3
R4
R5
B A
Controlo
R1
vi
vo
Figura 5.12 Amplificador de Ganho Programvel (PGA).
- 5.13 -
Jorge Martins
6
AMOSTRADOR/RETENTOR
DE TENSO (S/H)
6. A MOSTRADOR /R ETENTOR DE T ENSO
- 6.1 -
Jorge Martins
6.1 Introduo
Neste captulo vai-se estudar o Amostrador/Retentor de Tenso (S/H, do ingls Sample
and Hold). Como se viu no captulo 1, este circuito tem por funo, manter o sinal de entrada
fixo, durante o intervalo de tempo em que o conversor A/D est a executar o converso do
sinal. Na figura 6.1 apresenta-se o smbolo deste circuito e um diagrama temporal que ilustra
a funo de amostragem/reteno realizada.
Neste captulo vai-se se conhecer o circuito elctrico tpico de um S/H e vo se obter
equaes explicitas para o dimensionamento do condensador de amostragem, com vista a se
garantir um determinado erro mximo, quer na amostragem, quer na reteno do sinal de
entrada. O dimensionamento do condensador importante, pois, apesar do existirem
inmeros Amostradores/Retentores de Tenso em circuito integrado, de um forma geral,
todos necessitam da incluso externa do denominado condensador de amostragem.
Figura 6.1 - Amostrador/Retentor de Tenso (S/H): smbolo e diagrama temporal.
6.2 Circuito Elctrico Tpico

Na figura 6.2 apresenta-se o circuito elctrico tpico de um Amostrador/Retentor de
Tenso (S/H). A funo de fixao do nvel de tenso de sada conseguido atravs da
- 6.2 -
Jorge Martins
manuteno da carga do denominado condensador de amostragem, C. Durante a fase de

amostragem, o interruptor S (implementado com uma porta da passagem), liga a tenso de
entrada ao condensador C, impondo uma carga, QC(t)=Cvi(t). Durante, a fase de reteno, o
interruptor S vai-se abrir, mantendo assim constante, a carga no condensador, e
consequentemente o valor da tenso de sada, vo.
S1
A1
vi
vo
Controlo
C
T2
T1
Controlo
Figura 6.2 Circuito tpico de um S/H.

O AMPOP A1 utilizado para manter fixa a carga do condensador, durante a fase de
reteno, independentemente da corrente pedida pelo circuito a jusante do S/H.
Uma anlise mais atenta do circuito, em particular, considerando que o interruptor S tem
uma resistncia de conduo no nula, e que o AMPOP A1 tem uma determinada corrente de
offset, leva a concluir que existem erros na tenso do condensador C, quer na fase de
amostragem, quer na fase de reteno. Em seguida, vai-se analisar estes dois erros, obtendo
equaes explcitas para o seu clculo.
6.3 Erro de Amostragem

O erro de amostragem aparece devido ao facto de o interruptor S ter uma resistncia de
conduo no nula. Desta forma, a carga do condensador de amostragem, tem a dinmica de
um circuito RC de 1 ordem (figura 6.3). No fim da fase de amostragem, TS/2 (onde TS=1/FS
o perodo de amostragem do sistema) a tenso do condensador nunca igual tenso de
- 6.3 -
Jorge Martins
entrada, apresentando um diferena, denominada de erro de amostragem, VEA. O facto de se

considerar uma tenso de entrada fixa, prende-se com a simplificao da obteno de uma
equao explcita para o clculo do erro de amostragem, desta forma, esta equao deve ser
vista como aproximada para sinais de entrada genricos (e obviamente, variveis no tempo).
RON
vi
VEA
vi
A
vo
vo
C
t
S/H
(a)
0
(b)
TS/2
Figura 6.3 S/H na fase de aquisio; (a) modelo, (b) diagrama temporal.
A tenso de sada vo, cuja forma se pode ver na figura 6.3 (b), regida pela equao
temporal caracterstica de um circuito RC de 1 ordem,
vo (t ) = (V INICIAL V FINAL ) e
RON C
+ V FINAL
(6.1)
onde VINICIAL= 0 V e VFINAL=A. Logo, (6.1) pode-se escrever na forma

vo (t ) = A e
RON C
t
+ A = A 1 e RON C
(6.2)
O erro de tenso, VEA, cometido na fim da fase de amostragem, vale

V EA = A vo (TS / 2 ) = A e
TS
2 RON C
(6.3)
A expresso (6.3) d-nos o valor do erro cometido na fase de aquisio. Para este dado ser
importante no projecto, tem de se perceber qual o valor mximo permitido para este erro.
Uma vez que o S/H sempre utilizado na entrada de um conversor A/D, e que um conversor
A/D apresenta-se sempre um erro na digitalizao (dado pela sua resoluo, R), deve-se
- 6.4 -
Jorge Martins
dimensionar o bloco S/H para apresentar um erro inferior resoluo do ADC utilizado.
Logo
V EA R = A e
TS
2 RON C
(6.4)
a qual, resolvendo em ordem ao valor de condensador de amostragem, C, conduz a
TS
(6.5)
2 RON ln( A )
R
conclui-se, pois, que o valor da capacidade de amostragem proporcional ao perodo de

amostragem e inversamente proporcional ao valor da resistncia de conduo de interruptor S
utilizado.
6.4 Erro de Reteno

O erro de reteno, VER, causado pela existncia de uma corrente de offset, IB, do
AMPOP de sada, a qual vai descarregar o condensador de amostragem, durante a fase de
reteno (figura 6.4). Como se ver em seguida, o facto da corrente de offset ser constante,
simplifica bastante a obteno de uma equao explcita para o clculo deste erro.
VER
A
vi
vo
vo
t
C
IB
S/H
(a)
(b)
TS/2
Figura 6.4 S/H na fase de reteno; (a) modelo, e (b) diagrama temporal.
- 6.5 -
Jorge Martins
Para o clculo de VER, vai-se comear por calcular a variao de carga no condensador de
amostragem. Como sabido, a variao de carga, de um condensador, QC,
num
determinado intervalo de tempo T, dada por

T
QC = ic (t )dt
(6.6)
onde ic(t) a corrente no condensador. Neste caso, devido ao facto da corrente no

condensador ser constante (IB), a equao (6.6) simplifica-se para
QC = I B T
(6.7)
Logo, o erro de reteno, o qual dado pela variao da tenso do condensador C no final da
fase de reteno, vale
V ER = V =
QC I B T
=
C
C
(6.8)
Atendendo a que T=TS/2, onde TS o perodo de amostragem do sistema, vem

V ER =
I B TS
2C
(6.9)
Novamente, considerando que o erro de reteno tem de ser inferior resoluo, R, do

ADC utilizado, e resolvendo em ordem a C, vem
C
I B TS
2 R
(6.10)
Atravs da anlise de (6.10), conclui-se que o valor do condensador proporcional ao valor

da corrente de offset e ao perodo de amostragem do sistema, e inversamente proporcional
resoluo do ADC.
6.5 S/H Monoltico: LF398

O circuito integrado LF398 um dos Amostradores/Retentores de Tenso mais utilizados.
Este circuito integrado, com encapsulamento DIP8, tem internamente todos os componentes
necessrios, com excepo do condensador de amostragem, que tem de ser colocado
externamente (figura 6.5).
- 6.6 -
Figura 6.5 - S/H monoltico comercial: LF398.
Das principais caractersticas deste S/H, destaca-se:
tenso de alimentao de 5 V a 18 V;
tempo de aquisio inferior a 10 s;
tenso de offset mxima na sada de 2 mV;
impedncia de entrada elevada;
linha de controlo compatvel com todas as famlias lgicas.
- 6.7 -
Jorge Martins
Jorge Martins
7
CONVERSORES
DIGITAL/ANALGICO
(DACS)
7. C ONVERSORES D IGITAL /A NALGICO (DAC S )
- 7.1 -
Jorge Martins
7.1 Introduo
Neste captulo estuda-se os circuitos elctricos utilizados para a implementao de
conversores Digital/Analgico (DACs), cujo smbolo se apresenta na figura 7.1. Este
circuito tem como entrada uma palavra binria de n bits e como sada uma linha de tenso
analgica, vo.
Numa primeira fase, obtm-se a equao caracterstica de um DAC num formato que
ajuda a compreender o projecto destes circuitos. Em seguida, estuda-se um DAC acadmico,
denominado de ganhos ponderados. E finalmente, estuda-se um DAC com uma das
topologias mais utilizadas comercialmente, o DAC de malha R-2R.
Figura 7.1 - Conversor Digital/Analgico (DAC) de n bit.
7.2 Equao Caracterstica de um DAC

Com o objectivo de tornar mais intuitivo o projecto dos DACs, vai-se escrever a sua
equao caracterstica (apresentada no captulo 1), numa outra forma. A equao repetida
em seguida, por uma questo de comodidade
vo = VREF
nmero binrio D (decimal)

2n
(7.1)
O valor decimal correspondente ao nmero binrio D de n bit, pode ser escrita na forma
nmero binrio D (decimal) = Dn 1 2 n 1 + ... + D1 2 + D0
em que o termo Dx, pode ser 0 ou 1. Utilizando (7.2) em (7.1), obtm-se
- 7.2 -
(7.2)
vo = V REF
Jorge Martins
Dn 1 2 n 1 + Dn 2 2 n 2 + ... + D1 2 + D0
2n
(7.3)
a qual pode ser escrita na forma
1
1
1
1
vo = V REF Dn 1 + Dn 2 + ... + n 1 D1 + n D0
4
2
2
2
(7.4)
A anlise de (7.4) permite concluir que a contribuio do bit mais significativo de D para a
tenso de sada vo, de VREF/2, que a contribuio do bit seguinte, de VREF/4, e assim
sucessivamente. Finalmente o bit menos significativo tem uma contribuio de VREF/2n.
Por exemplo, para um ADC de 3 bits (n=3), a equao caracterstica vem
1
1
1
vo = V REF D2 + D1 + D0
4
8
2
(7.5)
Na tabela 7.1, pode-se ver o valor da tenso de sada vo, para todas as combinaes
possveis de entrada, para VREF=8 V, obtida com a equao (7.5). O erro mximo que se pode
cometer na sada pois de 1 V, que coincide com a resoluo do DAC, R=VREF/2n=8/23=1 V.
Tabela 8.1 Tenso de sada, vo, de um DAC de 3 bit (VREF=8 V).
Entrada D
Tenso de sada, vo [V]
000
001
010
011
100
101
110
111
0
1
2
3
4
5
6
7
7.3 DAC de Ganhos Ponderados

Como se verificou anteriormente, a tenso de sada de um DAC obtida pela somada
ponderada da tenso VREF, em funo no nvel dos diversos bits da palavra de entrada, D. O
- 7.3 -
Jorge Martins
circuito por excelncia para realizar esta funo, baseado no somador inversor ou somador
ponderado, estudado no captulo 2 (figura 7.2). Em seguida, vai se obter a equao da sada,
vo, deste circuito, e verificar que coincide com a equao (7.4).
T2
Dn-1
Dn-2
D0
T1
in-1
2R
in-2
R/2
-VREF
VC
vo
2n-1R
i0
Figura 7.2 DAC baseado num somador ponderado.
Atendendo a que o n ligado entrada inversora do AMPOP uma massa virtual, as

correntes que esto a fluir para este n, valem
VREF D
in 1 =
R n 1
V
i
n 2 = REF 2 R Dn 2
D
i = VREF
0
2 n 1 R 0
(7.6)
e
v o = i
R
R
= (in 1 + in 2 + ... + i0 )
2
2
(7.7)
em que o termo Dx, pode ser 0 ou 1. Utilizando (7.6) em (7.7), obtm-se
R
D + ... + VREF
vo = VREF Dn 1 + VREF
n2
n 1 D0
2
R
R
2 R
2
(7.8)
Colocando VREF em evidncia, e distribuindo R por todos os termos, leva a
- 7.4 -
1
1
1
vo = V REF Dn 1 + Dn 2 + ... + n D0
4
2
2
Jorge Martins
(7.9)
Comparando esta equao com a equao caracterstico de um DAC, (7.4), verifica-se que
tm ambas a mesma forma. Logo, este circuito um DAC de n bits.
Esta topologia apresenta um grave inconveniente, que a impede de ser utilizada na prtica.
As resistncia de entrada vo duplicando o seu valor, medida que o ndice do bit vai
diminuindo; sendo o valor da resistncia associada ao bit menos significativo, de 2nR. Por
exemplo, para um DAC de 10 bit com R=1 k, a resistncia associada ao bit menos
significativo, tem um valor de 1,024 M!. Uma resistncia deste valor impraticvel de se
implementar no interior de um circuito integrado; a sua rea seria de mm2!. Em seguida, vaise conhecer uma topologia que consegue contornar este problema.
7.4 DAC de Malha R-2R

O DAC de ganhos ponderados consegue que as correntes de entrada vo sendo divididas
por 2 (note que in-2=in-1/2, e assim sucessivamente) custa de ir duplicando o valor da
resistncia de entrada. Nesta seco, vai-se estudar uma topologia que s utiliza resistncias
de valor R e 2R, e consegue, atravs de um circuito convenientemente desenhado, ir
dividindo as correntes de entrada por 2. O circuito que realiza esta funo a denominada
escada ou malha R-2R, que aqui substitui o bloco de entrada do DAC de ganhos ponderados
(figura 7.3).
Para se obter a equao para a tenso de sada, vo, vai-se comear por obter equaes para
as correntes dos ramos de entrada, e depois de se conhecer estas correntes, pode-se utilizar a
equao (7.7), para calcular vo.
Por inspeco directa do circuito da figura 7.3, a nica corrente que pode ser calculada, a
corrente associado ao bit mais significativo
in 1 = VREF
(7.10)
2R
- 7.5 -
Jorge Martins
Dn-1
in-1
2R
-VREF
i'n-1
ZX
Dn-2
R
in-2
2R
i'n-2
ZX
vo
D0
2R
i0
i'0
2R
Figura 7.3 DAC baseado na escada R-2R.
No entanto, o que se pode dizer sobre as restantes corrente de entrada, in-2 ... i0? Para se
responder a esta pergunta, tem de se analisar a impedncia dos diversos ns da escada de
resistncias. Comeando para parte de baixa de escada, facilmente se pode concluir que a
impedncia, indicada na figura 7.3 como ZX, sempre 2R. Logo a corrente no n de VREF vai
de dividir de forma igual para a direita e para baixo, isto , in-1=in-1. A corrente in-1, quando
chega ao n a seguir resistncia R, e dado que as impedncias para a direita e para baixo so
novamente iguais, vai se dividir ao meio, logo
in 2 = i ' n 2 =
i ' n 1
2
(7.11)
Por uma forma anloga anterior se pode concluir que as correntes na escada de
resistncia vo sempre dividindo por 2. Finalmente, no bit menos significativo, i0, vale
i0 =
i ' n 1
(7.12)
2 n1
Pode-se ento escrever que

i = in 1 Dn 1 + in 2 Dn 2 + ... + i0 D0 =
=
V REF
D (7.13)
D + ... + 1 V REF
D + 1 VREF
n
n
1
2
n
1
2R
2R
2 R 0
2
2
- 7.6 -
Jorge Martins
Atendendo a que vo=-iR, vem

1 V

D
D + 1 V REF
v o = V REF
n 2 + ... + n 1 REF 2 R D0 R (7.14)
n 1
2
R
R
2

2
2
Pondo VREF em evidncia, e rescrevendo a equao, vem

1
1
1
v o = V REF D n 1 + Dn 2 + ... + n D0
4
2
2
(7.15)
ou seja, a equao caracterstica de um DAC de n bits.

O topologia de malha R-2R das mais utilizadas actualmente. Dado que s tem
resistncias de valor R e 2R, pode facilmente ser desenhada em circuito integrado.
- 7.7 -
Jorge Martins
8
CONVERSORES
ANALGICO/DIGITAL
(ADCS)
8. C ONVERSORES A NALGICO / D IGITAL (ADC S )
- 8.1 -
Jorge Martins
8.1 Introduo
Os conversores Analgico/Digital (ADCs) so um dos blocos fundamentais dos Sistemas
de Aquisio e Processamento de Sinais (SAPS). Como se sabe, o mesmo realiza a
denominada digitalizao do sinal, isto , determina uma palavras binria correspondente ao
nvel de tenso na sua entrada, palavra esta que pode ser facilmente tratada pelos
processadores digitais que controlam o SAPS.
Existem trs topologias distintas de ADCs, que vo ser estudadas em seguida, a saber: o
ADC paralelo, o ADC de aproximaes sucessivas e o ADC de dupla rampa. A escolha da
topologia mais adequada para uma determinada aplicao, prende-se com as especificaes
do SAPS, em particular, com a frequncia de amostragem, FS, e com a resoluo do ADC, R.
No fim deste captulo, so dados valores tpicos destes parmetros, para as trs famlias de
ADCs estudadas.
8.2 ADC Paralelo

O ADC paralelo o mais rpido a converter, e logo, o que permite frequncias de
amostragem mais elevadas, no entanto, a sua complexidade bastante significativa. Desta
forma, e para no se desenhar um circuito com uma grande dimenso, vai-se projectar um
ADC de apenas 2 bit, no entanto, a forma como se desenha o conversor sistemtica, e o
projecto pode facilmente ser extrapolado para mais bits.
D
11
D0
vi
10
ADC
D1
01
(a)
00
0
vi [V]
(b)
Figura 8.1 ADC de 2 bit e gama de tenso de entrada de 4 V;

(a) smbolo; e (b) caracterstica esttica.
- 8.2 -
Jorge Martins
Na figura 8.1 apresenta-se o smbolo e a caracterstica esttica de um ADC de 2 bit, com

uma gama de sinal de entrada de 4 V. Pela anlise da caracterstica esttica, verifica-se que o
princpio de funcionamento pode ser descrito da seguinte forma: o circuito elctrico deste
ADC tem de identificar em que intervalo de tenso, est o valor do sinal de entrada, vi (0 a 1
V, 1 V a 2V, e assim sucessivamente); depois de identificar o intervalo deve colocar na sada,
a palavra binria correspondente.
Para a identificao do intervalo de tenso referido, este ADC utiliza uma escada 2n
resistncia ligadas em srie, e 2n-1 comparadores, como se pode ver na figura 8.2. Nos ns
internos da escada de resistncias tem-se exactamente os extremos de tenso que podem ser
vistos no eixo dos xxs da caracterstica esttica da figura 8.1.
Figura 8.2 ADC paralelo de 2 bit.

Consoante o nvel do sinal de entrada, assim a sada dos comparadores, A, B e C, tem os
nveis indicados na tabela 8.1. Para se obter a sada D, tem de se utilizar um descodificador
digital, cuja tabela de verdade tem como entrada, a coluna 2 da tabela 8.1, e como sadas, a
coluna 3 da mesma tabela. Na sada includo um Latch digital que tem como objectivo
sincronizar a palavras D com uma linha externa, denominada de Start of Conversion, SC.
- 8.3 -
Jorge Martins
Tabela 8.1 Nveis lgicos na entrada e sada do descodificador, em funo do

intervalo em que se encontra a tenso de entrada.
Tenso de Entrada [V]
ABC
D1 D0
0 vi 1
000
0 0
1 vi 2
001
0 1
2 vi 3
011
1 0
3 vi 4
111
1 1
Com vista a se simplificar a funo lgica, apresenta-se na Tabela 8.2, a tabela de verdade
completa e o mapa de Karnaugh do descodificador. Da anlise do mapa de Karnaugh,
conclu-se que
D1 = B
e D0 = B C + A
(8.1)
Com vista a se utilizar apenas portas lgicas tipo NAND, D1 pode-se escrever na forma
D0 = B C + A = B C + A = B C A
(8.2)
Com base em (8.1) e (8.2), pode-se desenhar o diagrama elctrico do descodificador

(figura 8.3). Este descodificador pode ser implementado isolado, com apenas um circuito
integrado 7400 ou um CD4011.
Tabela 8.2 Tabela de verdade e mapas de Karnaugh do descodificador.
ABC
D1 D0
000
0 0
001
0 1
010
X X
011
1 0
100
X X
101
X X
110
X X
111
1 1
A
B
D1
0
0
0
1
1
1
1
0
D1 = B
A
B
D0
0
0
0
1
1
1
1
0
D0 = B C + A
- 8.4 -
Jorge Martins
A
D0
1 x 7400 ou CD4011
D1
Figura 8.3 Diagrama elctrico do descodificador.

Na figura 8.4 apresenta-se um diagrama temporal tpico de um ADC paralelo. Depois da
linha SC ter uma transio (que neste caso positiva), os dados esto disponveis na sada,
passado o tempo de atraso do Latch, que na prtica alguns ns.
Figura 8.4 Smbolo e diagrama temporal tpico do um ADC paralelo.
8.3 ADC de Aproximaes Sucessivas

O ADC de aproximaes sucessivas de n bits baseado num DAC e num contador,
tambm de n bits (figura 8.5). O AMPOP utilizado como comparador, e serve para detectar
o fim de converso.
O princpio de funcionamento o ilustrado na figura 8.6. Em seguida, descreve-se de
forma resumida, os passos executados pelo ADC at terminar a converso:
- 8.5 -
(i)
Jorge Martins
o incio da converso feito atravs da colocao a zero (reset) do contador

(linha de entrada SC a 0 V) . A sada do DAC, fica com 0 V;
(ii)
desde que vi seja maior que 0 V, a linha COUNT/STOP do contador fica a 1, e

o contador inicia a contagem; a sada do DAC vai subindo em passos iguais
resoluo do DAC;
(iii) quando a sada de DAC ficar superior a vi, a linha COUNT/STOP passa a 0,
parando o contador. Esta linha est tambm ligada ao terminal de sada EOC
(End of Conversion), indicando para o exterior que a converso terminou;
(iv) o nmero digital D o resultado da converso, e pode-se afirmar que o erro

cometido nesta digitalizao sempre por excesso e inferior resoluo do
DAC.
Relgio*
SC
VDD
CLOCK
vi
COUNT/
STOP
RESET
CONTADOR de n bits
SADA
D
vx
D0Dn-1
ENTRADA
DAC de n bits
SADA
EOC
* Em muitos conversores, o relgio interno, havendo apenas um a resistncia e um condensador externos.
Figura 8.5 Diagrama elctrico do um ADC de aproximaes sucessivas.

Em relao ao ADC paralelo, este conversor tem a vantagem de o seu circuito ser muito
mais simples. relativamente simples, e ocupa pouca rea em circuito integrado, por
exemplo, implementar um DAC e um contador de 16 bit (para no falar no AMPOP, que
ocupa ainda uma rea muito mais pequena).
Como principais desvantagens, salienta-se o facto do tempo de converso ser muito
elevado. Para um nvel de vi, prximo do mximo, este conversor demora cerca de 2nTCLK a
- 8.6 -
Jorge Martins
efectuar a converso. O que, por exemplo, para ADC de 16 bit com um relgio de 1 MHz, d
um tempo de converso 6,5 ms, ou seja, cerca de 152 amostragens por segundo.
Figura 8.6 Diagrama temporal de um ADC de aproximaes sucessivas.

Utilizando uma variante deste conversor, baseado num contador tipo UP/DOWN, e com
um princpio de funcionamento semelhante ao algoritmo de ordenao Bubble-Sort,
possvel reduzir o tempo de conversor para nTCLK. Esta soluo, em conjunto com sinais de
relgio da ordem dos MHz, permite a estes conversores operarem at centenas de milhares de
amostragens por segundo. Dado o equilbrio entre uma elevada resoluo e um tempo de
converso relativamente baixo, os ADCs de aproximaes sucessivas, so dos mais
utilizados actualmente.
8.4 ADC de Rampa Dupla

Sempre que se pretenda uma preciso o mais elevada possvel, e que o tempo de
converso no seja problema, como por exemplo acontece num multimetro de preciso, devese utilizar o ADC de rampa dupla (figura 8.7). Este conversor baseado num circuito
integrador, num comparador, e num contador com um elevado nmero de bits.
- 8.7 -
Jorge Martins
Figura 8.7 Diagrama elctrico de um ADC de rampa dupla.

O princpio de funcionamento pode ser explicado com base no diagrama temporal da
tenso v1 (figura 8.8). Durante um intervalo de tempo fixo, T1, o integrador est em operao,
tendo como entrada a tenso -vi do ADC. Logo, no fim do intervalo T1, v1 vale
v1 _ T 1 =
v1
1
RC
T1
v dt =
i
v i T1
RC
(8.3)
declive
varivel
declive
fixo
vi1
vi2< vi1
T1 (fixo)
T2
T2
Figura 8.8 Diagrama temporal da tenso v1 do ADC de rampa dupla.

No intervalo de tempo seguinte, o integrador vai ter como sinal de entrada, VREF. A forma
de onda agora decrescente, e a sua equao caracterstica
- 8.8 -
v FINAL = 0 = v1 _ T 1
V T
1
V REF dt = v1 _ T 1 REF 2
RC T 2
RC
Jorge Martins
(8.4)
Utilizando (8.3) em (8.4), obtm-se

v i T1 V REF T2
=
RC
RC
(8.5)
que, resolvida em ordem a T2, conduz a

T2 = v i
T1
V REF
(8.6)
Atravs da contagem no intervalo de tempo T2, obtm-se o nmero digital de sada. Este
nmero pois proporcional ao valor da tenso de entrada, como se mostra em (8.6).
Dado que T1 pode ser obtido atravs de um circuito com cristal e divisores digitais, e VREF,
pode ser obtido com um gerador de tenso de preciso, conduz a uma preciso do tempo, T2,
e consequentemente do ADC, bastante elevada. Actualmente possvel encontrar ADC de
rampa dupla de 24 bit.
Figura 8.9 Smbolo e diagrama temporal tpico dos ADCs de aproximaes

sucessivas e de rampa dupla.
Na figura 8.9 apresenta-se um diagrama temporal tpico, quer dos ADCs de aproximaes
sucessivas, quer dos ADCs de rampa dupla. A sincronizao destes dispositivos passa por o
- 8.9 -
Jorge Martins
controlador do sistema, executar uma transio na linha SC, e ficar espera que a linha EOC
mude de estado. S quando isso acontecer, que o controlador deve vir ler o resultado da
converso, D.
8.5 Comparao das Diversas Famlias de ADCs

Na tabela 8.3 apresenta-se uma comparao das diversas famlias de ADCs. A ttulo de
concluso pode-se dizer que:
se a velocidade for crtica, e resoluo at 8 bit for suficiente, deve-se utilizar um

ADC paralelo;
se a resoluo for o mais importante, e o nmero de algumas amostragens por

segundo for suficiente, deve-se utilizar um ADC de rampa dupla;
nas restantes aplicaes, para mdias resolues e mdia frequncias de converso,

deve-se utilizar os ADCs de aproximaes sucessivas.
Tabela 8.3 Comparao das diversas famlias de ADCs.
Tipo de ADC
Resoluo
tpica
Ritmos de
converso tpicos
Aplicaes tpicas
Paralelo
6 a 10 bit
100 kHz a 800 MHz
Vdeo, Telecomunicaes
Aproximaes
sucessivas
8 a 16 bit
10 kHz a 1 MHz
Sistemas de aquisio de
dados genricos, placas de
som para PCs
Rampa dupla
12 a 24 bit
1 a 60 Hz
Equipamentos de medida
de elevada preciso
- 8.10 -
Jorge Martins
9
ESTUDO
INTRODUTRIO
AOS SENSORES
9. E STUDO I NTRODUTRIO AOS S ENSORES
- 9.1 -
Jorge Martins
9.1 Introduo
Nesta fase do estudo dos Sistemas de Aquisio e Processamento de Sinais (SAPS) j
conhecida a forma de se desenhar estes sistemas para o processamento de um ou mais sinais
sob a forma de tenses elctricas. No entanto, apenas uma percentagem dos sensores tem a
sua sada em tenso; pois importante conhecer o modelo dos sensores mais utilizados, para
se poder desenhar de forma conveniente (se necessrio) os denominados blocos de
condicionamento de sinal dos sensores e perceber qual o processamento a realizar no
processador do sistema para se obter o valor da grandeza fsica ou elctrica desejada.
Para aplicar o estudo a sensores prticos utilizados na indstria e a nvel domstico ou
laboratorial, escolheram-se os sensores de temperatura; no entanto, e dado que esta famlia de
sensores se proporcionam para isso, os conhecimentos apresentados, podem ser utilizados
com a maior parte dos sensores existentes no mercado.
Numa primeira fase do estudo, caracterizam-se os sensores em dois grupos distintos: os
Sensores Inteligentes e os Sensores Elementares, e apresentam-se as principais caractersticas
associadas a cada uma das famlias.
De seguida, apresenta-se alguns Sensores Inteligentes comerciais utilizados para medio
de temperatura. Para cada um destes sensores, descrevem-se as suas caractersticas mais
relevantes para o projecto dos Sistemas de Aquisio e Processamento de Sinais. So tambm
conhecidas as suas limitaes fundamentais, justificando assim a utilizao de Sensores
Elementares, nomeadamente em aplicaes industriais.
Por ltimo, apresenta-se as duas famlias de Sensores Elementares mais utilizadas para
medio de temperatura, os Termopares e as Resistance Temperature Dependent. So
apresentadas, para alm das caractersticas gerias, os modelos e equaes necessrias para o
desenho dos Sistemas de Aquisio e Processamento de Sinais para estes sensores.
- 9.2 -
Jorge Martins
9.2 Tipos de Sensores

O desenvolvimento da tecnologia dos semicondutores e miniaturizao dos componentes
electrnicos levou os circuitos de condicionamento de sinal para dentro do encapsulamento
dos sensores. Desta forma, puderam comear a ser construdos sensores com especificaes e
possibilidades que at data era impossvel; de entre as novas possibilidades associadas aos
sensores, destaca-se por exemplo, o facto da sada de sinal poder ser feita em tenso (0 a
10 V, por exemplo), em corrente (tipicamente 4 a 20 mA), ou mesmo, sob a forma digital
(por exemplo, utilizando o protocolo standard SPI ou RS232). Este tipo de sensores
denominados de Sensores Inteligentes, distinguem-se dos seus predecessores, os Sensores
Elementares, pelo facto de terem pelo menos mais um pino de entrada de alimentao, como
se pode ver na figura 9.1.
VDD
Sensor
Inteligente
0 ... 10 V
VDD
Sensor
Inteligente
4 ... 20 mA
VDD
A/D
VDD
A/D
R=VDD/20 mA
VDD
Sensor
Inteligente
digital
Figura 9.1 Topologia tpica dos Sensores Inteligentes.

Nos ltimos anos houve uma evoluo significativa na oferta de Sensores Inteligentes,
cada vez mais pequenos, com mais capacidades de processamento, com preciso cada vez
maior, etc.; no entanto, a utilizao de electrnica no sensores, faz com que a sua robustez
mecnica seja mais baixa que a dos Sensores Elementares. Este facto faz com que a
- 9.3 -
Jorge Martins
utilizao destes ltimos, seja sempre necessria, principalmente em ambientes industriais ou

adversos.
(a)
(b)
(c)
Figura 9.2 Sensores de acelerao ou acelermetros; (a) Sensor Elementar, (b)

Sensor Inteligente monoltico, e (c) Sensor Inteligente XYZ.
Na figura 9.2 apresentam-se diversos tipos de sensores disponveis para a medio de
acelerao; estes sensores so normalmente denominados de acelermetros. Na figura 9.2(a)
apresentado um sensor do tipo elementar; este sensor construdo com base num material
cristalino, como por exemplo o quartzo, o qual gera uma tenso proporcional presso
presente numa das suas extremidades. Dado que o valor tpico desta tenso da ordem dos
mV, necessrio utilizar um cabo blindado para ligar o sensor ao Sistema de Aquisio do
Sinal. Como principais vantagens face a outras alternativas, este sensor mais barato e tem
uma robustez mecnica relativamente elevada.
Na figura 9.2(b) mostra-se um acelermetro desenvolvido nos anos 80 pela empresa
americana Analog Devices. Este Sensor Inteligente tem integrado na pastilha de silcio
interna ao circuito integrado dois sensores de acelerao ortogonais, amplificao e filtragem,
e converso analgico-digital. Na figura 9.2(c) apresenta-se um dos acelermetros mais
utilizados, trata-se do modelo 2410 da empresa Silicone Designs. Trata-se de um Sensor
Inteligente, que, para alm das caractersticas apresentadas pelo sensor da Analog Devices,
tem tambm a capacidade de medio de acelerao segundo os trs eixos ortogonais XYZ e
tem a sada em formato digital standard SPI, interface este disponibilizado pela maior parte
dos microcontroladores disponveis no mercado.
- 9.4 -
Jorge Martins
9.3 Sensores de Temperatura Inteligentes

Apresenta-se nesta seco alguns dos Sensores de temperatura Inteligentes mais
utilizados, e descrevem-se as suas principais caractersticas, aplicaes e limitaes.
Um dos sensores de temperatura mais comuns, produzido pela empresa National
Semiconductors, e tem a referncia LM35. Na figura 9.3 pode-se ver o seu encapsulamento
(TO-92) e o seu diagrama elctrico. Uma das principais caractersticas deste sensor o facto
da sua tenso de sada ser dada pela equao linear:
Vo (T ) = 10 2 T
(9.1)
onde T a temperatura em graus Celsius. Esta caracterstica permite, por exemplo, a ligao
de um mostrador analgico ou digital directamente a este sensor.
(a)
(b)
Figura 9.3 Sensor de Temperatura Inteligente LM35;

(a) encapsulamento, e (b) diagrama elctrico.
Apesar do sensor LM35 ter uma equao bastante simples de tratar, o que pode ser uma
vantagem para diversas aplicaes, apresenta uma desvantagem significativa quando se est a
utilizar um microcontrolador para desenhar o sistema, existe a necessidade de se utilizar um
conversor Analgico-Digital para se digitalizar o valor da tenso. Com vista a resolver esta
questo diversos fabricantes levaram o processo de digitalizao para o interior de sensor; um
destes exemplos o sensor de temperatura da Dallas Semiconductors, o DS1620, apresentado
na figura 9.4.
- 9.5 -
Jorge Martins
(b)
(a)
Figura 9.4 - Sensor de Temperatura Inteligente DS1620; (a) encapsulamento e

diagrama de pinos, e (b) diagrama de blocos interno.
Como se pode ver na figura 9.4(b), o sensor de temperatura DS1620, para alm do facto de
realizar a digitalizao do sinal de temperatura, tem diversas outras caractersticas
interessantes, como por exemplo, a existncia de um interface SPI para ligao directa a
microcontroladores, a incluso de uma resistncia de aquecimento e possibilidade de
programao dos nveis mnimo e mximo, por exemplo para realizar um termstato
autnomo.
As potencialidades dos sensores de temperatura apresentados, particularmente do DS1620,
fazem com que este seja utilizado para a maior parte das aplicaes domsticas (por exemplo
em sistemas de refrigerao e ar condicionado) e laboratoriais. No entanto, estes sensores,
para alm da sua fraca robustez mecnica, no podem medir temperaturas acima de 100 a
150 C. Em seguida, vai-se conhecer os sensores que tm o domnio absoluto da medio de
temperatura a nvel industrial: os Termopares e as Resistance Temperature Dependent.
9.4 Termopar
O Termopar um dos sensores de temperatura mais utilizados na indstria. Na figura
9.5(a) pode-se ver aspecto tpico de um destes sensores. Para que a resistncia mecnica seja
elevada todo o corpo do sensor metlico, e tem uma rosca para permitir a sua fixao, por
exemplo, na parede de um forno.
- 9.6 -
Jorge Martins
(a)
Ro
vo
VJ1+(VJ3-VJ2)
(b)
(c)
Figura 9.5 Termopar: (a) encapsulamento tpico,

(b) princpio de funcionamento, e (b) modelo elctrico.
O princpio de funcionamento do Termopar foi descoberto por Thomas Seebeck no ano de

1821. Um Termopar constitudo por dois condutores de material diferente, soldados um ao
outro (ver figura 9.5(b)); Seebeck constatou que a juno dos dois condutores funciona como
uma fonte de tenso (denominada de tenso de Seebeck) cujo valor funo da temperatura a
que a juno se encontra e praticamente independente de geometria da mesma.
Na figura 9.5(c) pode-se ver o modelo elctrico de um Termopar. Para alm da fonte de
tenso da juno principal, VJ1, aparecem sempre mais duas junes, denominadas de junes
parasitas. Estas junes existem na sada do sensor quando se liga os dois fios do Termopar
aos fios de cobre que vo ligar aos Sistema de Aquisio e Processamento de Sinais; mais
frente, veremos como eliminar o efeito das mesmas. Aparece tambm no modelo, uma
resistncia Ro, que modela a resistncia elctrico no fios do Termopar; o seu valor
tipicamente de poucos ohm.
Existem disponveis diversos tipos de Termopares, diferindo uns dos outros,
fundamentalmente pelos dois tipos de metais utilizados. Segundo a norma do National
Institute of Standards and Technology (NIST), praticamente universal no contexto dos
Termopares, os mesmos so designados por letras, como se pode ver na tabela 9.1. De entre
- 9.7 -
Jorge Martins
os diversos Termopares apresentados, o tipo J o mais utilizado para temperaturas at aos

1200 C. Para temperaturas acima, at cerca dos 1700 C, utiliza-se os Termopares tipo S ou
R, que so bastante mais caros.
Tabela 9.1 Tipos de Termopares.
Uma das caractersticas associadas a estes sensores o facto da equao da tenso em

funo da temperatura ser bastante no-linear. Logo, para se poder determinar a temperatura,
tem de calcular os termos de um polinmio de ordem relativamente elevada. A norma NIST
tem especificado os coeficientes de todos os tipos de Termopares; no entanto, por uma
questo de simplificao de estudo, apresenta-se em seguida apenas os dados relativos ao
Termopar tipo J. A tenso do Termopar, em funo da sua temperatura pode ser calculada
com base na equao polinomial:
8
v J 1 (T ) = ai T i
i =0
[vJ 1 em mV e T em C]
(9.2)
ou, caso se conhea a tenso VJ1, que o caso dos Sistemas de Aquisio de Sinais, a
temperatura pode ser calcula com base no polinmio inverso:
7
T (v J 1 ) = bi v Ji 1 [T em C e vo em mV]
i =0
- 9.8 -
(9.3)
Jorge Martins
Os coeficientes ai e bi so apresentados na tabela 9.2. Note que a utilizao de todos os

termos do polinmio conduz a um erro inferior a 0.1 C, logo, em funo do erro mximo
permitido, pode-se utilizar menos termos do referido polinmio.
Tabela 9.2 Coeficientes dos polinmios do Termopar tipo J.
Na figura 9.6 pode-se ver o traado da tenso da juno, em funo da sua temperatura, no
Termopar tipo J. Dois resultados significativos podem ser constatados, por um lado, a baixa
amplitude da tenso da sada do Termopar, da ordem de poucos mV, e, por outro lado,
confirma-se a significativa no-linearidade da funo em algumas zonas de operao.
VJ1
[mV]
Temperatura da juno [C]

Figura 9.6 Tenso da juno em funo da temperatura no Termopar Tipo J.
- 9.9 -
Jorge Martins
Como se referiu anteriormente, existem sempre duas junes parasitas num Termopar. Por
exemplo num Termopar tipo J, essas junes parasitas so Cromo-NquelCobre (J2 na
figura 9.7) e FerroCobre (J3 na mesma figura). Neste caso, a tenso de sada do Termopar
dada por
Vo = V J 1 + (V J 2 V J 3 )
(9.4)
A soluo para eliminar o efeito destas junes parasitas passa por fazer a montagem das
mesmas sobre uma superfcies isotrmica, e utilizar, por exemplo, um Sensor Inteligente para
medir a temperatura da mesma. O sistema de Aquisio da Dados, utilizando os denominados
polinmios de compensao, estimam o valor do termo [VJ2(TREF)-VJ3(TREF)] e subtraem-no
ao valor de tenso medido do sensor.
Figura 9.7 Compensao do efeito das junes parasitas num Termopar Tipo J.
No desenho dos Sistemas de Aquisio e Processamento de Sinais para os Termopares

destaca-se dois pontos importantes. Dado que o sinal de sada da ordem dos mV, pois
fundamental, comear por amplificar o sinal recebido do sensor. Dado que habitual o
Sistema de Aquisio da Dados estar afastado do sensor, pois fundamental, at para evitar a
influncia do sinal de 50 Hz da rede elctrica, fazer a filtragem do sinal, com uma frequncia
de corte de poucos Hz.
Os Termopares so os sensores de temperatura mais utilizados na indstria. O seu trunfo
- 9.10 -
Jorge Martins
fundamental reside no facto de poderem ser utilizados para medir um leque de temperaturas
muito grande e apresentarem um custo relativamente baixo. No entanto, os Termopares
apresentam um inconveniente relativamente significativo, o valor dos coeficientes do seu
polinmio alteram-se com o tempo. Isto obriga a que por exemplo, seja necessrio fazer a
calibrao do sistema de medio de temperatura, ou mesmo, proceder substituio do
Termopar. Em casos que seja importante manter a preciso da medio da temperatura sem
ser necessrio fazer a calibrao do sistema, utiliza-se os sensores de temperatura da seco
seguinte.
9.5 Resistance Temperature Dependent (RTDs)

Uma soluo para a medio da temperatura, alternativa ao Termopar, a denominada
Resistance Temperature Dependent ou RTD. Esta soluo, cujo encapsulamento tpico
semelhante ao Termopar (ver figura 9.8), tipicamente mais cara, no entanto, os efeitos do
envelhecimento so praticamente inexistentes.
Figura 9.8 Encapsulamento tpico de uma RTD.
Como o nome indica, a RTD uma resistncia dependente da temperatura. O seu

polinmio caracterstico da forma
R (T ) = R0 + T + T 2
(9.5)
onde R0 a resistncia nominal para T=0 C e e so os coeficientes tabelados para uma

determinada norma. No caso das RTDs, pelo menos a nvel europeu, utilizada amplamente
a norma DIN EN60751 (DIN, Deutsches Institut fr Normung).
Segundo a norma DIN EN60751, a designao das RDTs comea por duas letras que
designam o material utilizado na sua fabricao. Apesar de se poderem utilizar diversos
materiais, como por exemplo, o cobre ou o nquel, geralmente na indstria, utiliza-se a
- 9.11 -
Jorge Martins
platina, pois confere s RTDs uma maior preciso e podem suportam uma maior gama de
temperatura. Depois da referncia ao material utilizado, a designao da RDT refere o valor
nominal da resistncia (R0 da equao 9.5). Segunda a norma DIN, este valor pode variar
entre 50 e 1000 . A RDT mais utilizada a Pt100.
R0=100
=3,8510-3
=5,801910-7
Figura 9.9 Resistncia da RTD Pt100 em funo da temperatura.
Na figura 9.9 apresenta-se um grfico do valor de resistncia em funo da temperatura

num RDT do tipo Pt100. Note que esta curva bastante mais linear do que as curvas
associadas aos Termopares.
VDD
Pt100
R(T)R0+T
vo
R=R0
100
Figura 9.10 Circuito simples de condicionamento de sinal de uma RDT Pt100.
Na figura 9.10 apresenta-se um possvel circuito para obter uma tenso que seja funo do
valor da RDT e logo da temperatura da mesma. Neste circuito, a tenso vo vale
- 9.12 -
vo =
Jorge Martins
R
V DD
R + Ro + T
(9.6)
Por exemplo, considerando VDD=5 V, para T=0 C, tem-se vo=2.5 V, e para T=400 C, obtmse vo=2.48 V. A amplitude de sada muito baixa (20 mV), no entanto, o facto de haver um
desvio (offset) elevado inviabiliza a possibilidade de amplificao do sinal. Desta forma, a
utilizao deste circuito de condicionamento de sinal, levaria a ter de se utilizar um
Conversor Analgico-Dogital com um nmero de bits proibitivo. A soluo para este
problema passa pela utilizao da denominada ponte de Wheatstone; neste caso, a tenso vo
dado por (considera-se que o Amplificador de Instrumentao tem ganho unitrio)
R
vo =
VDD
2 R + Ro + T
(9.7)
A qual toma valores entre 0 e 20 mV para os mesmos dados anteriores. Nesta montagem, o
Amplificador de Instrumentao de ser desenhado com um ganho que leve a gama de tenso
em vo para prximo da gama de sinal do ADC.
VDD
R=R0
100
VDD
Pt100
vo
AI
R=R0
100
R=R0
100
ADC
Ganho?
Figura 9.10 Circuito prtico de condicionamento de sinal de uma RDT Pt100.
Uma das principais limitaes da RTD, alm do custo, claro, a sua gama de
temperatura estar limitada a cerca de 600 a 700 C. Acima destas temperaturas obrigatrio a
utilizao de Termopares.
- 9.13 -

Martins, JM - Sistemas de Aquisição e Processamento de Sinais - Sebenta - Aps - Agosto - 2010

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Martins, JM - Sistemas de Aquisição e Processamento de Sinais - Sebenta - Aps - Agosto - 2010

Caricato da

Copyright:

Formati disponibili

SISTEMAS DE AQUISIO E

Jorge Manuel Martins

Revisto em Agosto de 2010 @ ESTSetbal

Sistemas de Aquisio e Processamento de Sinais

GLOSSRIO DE ABREVIATURAS ......................................................................................................

1. INTRODUO AOS SISTEMAS DE AQUISIO E

2. O AMPLIFICADOR OPERACIONAL (AMPOP) ........................................... 2.1

3. CIRCUITOS COM AMPOPS UTILIZADOS NOS SAPS ............................... 3.1

4. FILTROS TIPO PASSA-BAIXO COM AMPOPS .......................................... 4.1

Sistemas de Aquisio e Processamento de Sinais

5. MULTIPLEXER ANALGICO (ANALOG MUX) ....................................... 5.1

6. AMOSTRADOR/RETENTOR DE TENSO ..................................................... 6.1

7. CONVERSORES DIGITAL/ANALGICO (DACS) ....................................... 7.1

8. CONVERSORES ANALGICO/ DIGITAL (ADCS) ...................................... 8.1

9. ESTUDO INTRODUTRIO AOS SENSORES .................................................. 9.1

Sistemas de Aquisio e Processamento de Sinais

NOTAS SOBRE O AUTOR

Jorge Manuel Martins professor adjunto equiparado no Departamento de Engenharia

Sistemas de Aquisio e Processamento de Sinais

TERMO POR EXTENSO

Processador Digital de Sinal

Frequncia do Sinal de Entrada

Frequncia Mxima do Sinal de Entrada

Frequncia de Amostragem Mnima

Amplificador de Ganho Programvel

Sistema de Aquisio e Processamento de Sinais

Tenso do Sinal de Entrada

Tenso do Sinal de Sada

Nota: Nas abreviaturas anglo-saxnicas, apenas se apresenta a sua traduo

Sistemas de Aquisio e Processamento de Sinais

Sistemas de Aquisio e Processamento de Sinais

1.2 Arquitectura de um Sistema de Aquisio e Processamento de

Figura 1.1 - Diagrama Simplificado de um Sistema de Aquisio e

Sistemas de Aquisio e Processamento de Sinais

Figura 1.2 - SAPS baseado num PC.

1.3 Tipos de Processadores de Sinais

Sistemas de Aquisio e Processamento de Sinais

Figura 1.3 - Tipos de Processadores de Sinal: (a) Analgico; e (b) Digital.

Digital/Analgico (DAC, do ingls Digital/Analog Converters).

Sistemas de Aquisio e Processamento de Sinais

1.4 Amostragem de Sinais

Figura 1.4 - Circuito Conceptual de Amostragem de um Sinal.

Sistemas de Aquisio e Processamento de Sinais

Segundo o denominado teorema de Nyquist, a frequncia de amostragem mnima, FS_MIN

Sistemas de Aquisio e Processamento de Sinais

Figura 1.5 - Diagramas Temporais de Sinais Amostrados.

Figura 1.6 Representao Espectral de um Sinal Amostrado.

Sistemas de Aquisio e Processamento de Sinais

FIN FS FIN = 1 KHz

FS = 2 KHz FS + FIN = 3 KHz

Sistemas de Aquisio e Processamento de Sinais

deixar passar integralmente a componente espectral fundamental do sinal amostrado, FIN, e

Figura 1.8 Ilustrao a Nvel Espectral da Reconstruo de um Sinal Amostrado.

1.5 Diagrama de Blocos de um SAPS

Sistemas de Aquisio e Processamento de Sinais

Figura 1.9 - Diagrama de blocos de um SAPS genrico.

Sistemas de Aquisio e Processamento de Sinais

Na figura 1.9 apresenta-se os diversos blocos constituintes de um SAPS genrico. Note

1.5.1 Multiplexer Analgico (ANALOG MUX)

Sistemas de Aquisio e Processamento de Sinais

Figura 1.11 - Ilustrao do Funcionamento de ANALOG MUX CD4052.

1.5.2 Amplificador de Ganho Programvel (PGA)

Figura 1.12 - Amplificador de Ganho Programvel PGA103.