PRACTICAS DEL LABORATORIO

DE ELECTRONICA III

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

LABORATORIO DE ELECTRNICA III

PRCTICA N 1
AMPLIFICADOR MULTIETAPA CON ETAPA DE POTENCIA
OBJETIVOS GENERAL:
1. Disear un amplificador multietapa
OBJETIVOS ESPECFICO:
1. Implementar y evaluar un amplificador multietapa
2. Acoplar un amplificador de potencia en la salida del multietapa.
ANLISIS PRELIMINAR:
Estudiar los siguientes temas:
Caractersticas de un Amplificador Inversor y no Inversor.
Circuito Multietapa
Diseo de un Circuito Amplificador Discreto Multietapa
Modelamiento y caractersticas de Amplificadores de Potencia.

PLANIFICACIN:
EQUIPO NECESARIO

Computador con ltimas especificaciones

Herramienta de simulacin ORCAD PSPICE 10.3
1 Protoboard
1 Fuente de voltaje Regulada (0-32V / 0-3A)
1 Generador de seal con su respectiva punta de prueba (0-10 Mhz)
1 Osciloscopio con sus respectivas puntas de prueba (0-200Mhz)
1 Multmetro Digital (500V / 10 A /10 Mhz )
Pinzas, Pelacables, cables.

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

COMPONENTES NECESARIOS

Resistencias de Watt
Capacitores a 50 V
Transistores BJT

ECUACIONES BSICAS
EXPRESION MATEMATICA

Etapa

Rin

Rout

Av

Ai

EC

Rb//r r

RC//ro

-gm(ro//Rb//RL)

- gmRin -o

EC-RE

Rb//[r + (1+o)Re]

RC

_ o + (RC//RL)
r + (1+o)Re

_ o(Rb+Rib) -o
Rb i

CC

Rb//[r + (1+o)REM]

r + (Rb//Rg)
1+o

(1+o)REM 1
r + (1+o)REM k

(1+o)(Rb+Rib)
Rb

BC

r 1
1+o gm

Rc

gm(RC//RL)

o
1+o gm

GV =AV Rin i
(Rg+Rin)

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

AMPLIFICADOR MULTI-ETAPA
PROCEDIMIENTO
Para la construccin de un circuito amplificador, que genere una ganancia superior a 100,
implica la necesidad de construccin ms de una etapa; un solo amplificador de abundante
ganancia es inestable, Motivo suficiente para haber tomado dicha decisin.
Un mtodo muy comn es la construccin varias etapas en cascada; dos etapas inversoras
encargadas de generar la ganancia deseada, una tercera etapa con la finalidad de obtener
una impedancia pequea a la salida y una etapa de potencia clase AB, este etapa es un
compromiso entre la eficacia de los amplificadores clase B y la eliminacin de la distorsin
de cruce de los diseos en clase A. En este trabajo se detallan los clculos hechos para el
diseo que se representa como sigue en la figura 1:
Diagramas de Bloques

Figura 1.
1. DISEO DEL AMPLIFICADOR MULTIETAPA:
Las caractersticas que fueron especificadas para el multietapa son:

Seal de entrada: Vin = 24 mv

Ganancia total de tensin: Av > 100

Impedancia de entrada: Zin > 10 K

Resistencia de carga: RL = 100

Rango de frecuencia : 20 Hz a 30 kHz

Tensin sinusoidal de salida: Vop = 2.4 Vp

Acople capacitivo

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

Diseo de la etapa 3:
Las caractersticas para esta etapa son las siguientes:

Ganancia de la etapa: Av 1
Voltaje base-emisor : VBE = 0.7v
Beta del dispositivo: = 250
Fuente DC dual: VCC 12v

La tercera etapa debe proporcinar una impedancia de salida baja, su ganancia no es

importante porque es el trabajo de las dos etapas que la anteceden. El esquemtico de esta
etapa se puede apreciar en la figura 2:
Etapa 3 Colector Comn

Figura 2

Se adopta que por mxima transferencia de potencia:

= =
Teniendo muy en cuenta la consideracin de que se debe estar centrado en la recta AC, que
tiende precisamente a centrar el punto de operacin:
=

= //

El diseo contina con el clculo de la resistencia de base RB, la cual posteriormente nos
permitir calcular el valor de R9 y R10. RB es el resultante del paralelo entre R1 y R2.
= %( + )

= .

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

Estamos en capacidad de hallar el VBB o sea la cada de tensin sobre R2. La hallamos as:
= (

+ ) + +
+
= .

Finalmente hallamos los valores de R9 y R10 de la siguiente manera:

=

Para el clculo de la ganancia de tensin y de la impedancia de entrada, se realiza el modelo

del circuito:
Pequea Seal de la Etapa 3

Figura 5
Para la ganancia de tensin:
=

( + ). .
[ + ( + ). ].

Para la impedancia de entrada:
= (//)//[ + ( + ). ]
=

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

Diseo de la etapa 2:
Las caractersticas para esta etapa son las siguientes:

Ganancia de la etapa: Av = 12
Voltaje base-emisor : VBE = 0.7v
Beta del dispositivo: = 250
Fuente DC: VCC = 12v

El esquemtico de esta etapa se puede apreciar en la figura 4:

Etapa 2 Emisor Comun

Figura 4
Por mxima transferencia de potencia:
=

= .

Se procede a trabajar con la ecuacin de la Av de esta etapa, para ello se dibuja el modelo
de pequea seal:
Pequea Seal de la Etapa 2

Figura 5

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

 = . + ( + )

+ ( + )

= . //
=

. //

+ ( + )

En la ecuacin se definen dos incgnitas: Ic y R8.

Partiendo de la figura 4:
=

= .

Tambin se definen dos incgnitas: Ic y R8. Pero remplazando Ic en la ecuacin de la

ganancia y despejando los valores conocidos:

Para el valor de Ic, se opta por:
=

= // +

= +

.
Partiendo nuevamente de la figura 4:
. = + .
=

= ( + )

+ .

Para la impedancia de entrada:

= (//)//[ + ( + ). ]
.

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

Diseo de la etapa 1:
Las caractersticas para esta etapa son las siguientes:

Ganancia de la etapa: Av = 12
Voltaje base-emisor : VBE = 0.7v
Beta del dispositivo: = 250
Fuente DC: VCC = 12v

El esquemtico de esta etapa se puede apreciar en la figura 6:

Etapa 1 Emisor Comun

Figura 6
Por mxima transferencia de potencia:
=

= .

Se procede a trabajar con la ecuacin de la Av de esta etapa, para ello se dibuja el modelo
de pequea seal:
Pequea Seal de la Etapa 1

Figura 7

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

 = . + ( + )

+ ( + )

= . //
=

. //

+ ( + )

En la ecuacin se definen dos incgnitas: Ic y R4.

Partiendo de la figura 6:
=

= .

Tambin se definen dos incgnitas: Ic y R4. Pero remplazando Ic en la ecuacin de la

ganancia y despejando los valores conocidos:

Para el valor de Ic, se opta por:
=

= // +

= +

.
Partiendo nuevamente de la figura 4:
. = + .
=

= ( + )

.
=

+ .

.
.

Para la impedancia de entrada:

= (//)//[ + ( + ). ]
.

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

Capacitores de acople:
En el clculo de cada condensador debe tenerse en cuenta los siguientes aspectos:

Al condensador que ve la menor impedancia se le asigna la frecuencia baja

especificada. En caso de este diseo, C2 ve la menor impedancia, por lo tanto:

; = .

Al siguiente que ve una impedancia baja, se le asigna la frecuencia, pero una dcada
abajo. Para el caso de este diseo, se le asigna a C1 una frecuencia de 2Hz. Su
calculo es como sigue:

. .

. .

; =

Al capacitor que falta por calcular se le asigna la frecuencia baja pero 2 dcadas
abajo, es decir que fL =0.2Hz:

. .

; =

Con esto concluye el diseo de preamplificador.

Circuito Total

Figura 8

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

SIMULACIN CON ORCAD PSPICE

OBTENCION DEL VOLTAJE DE SALIDA
1. Se crea el nuevo Proyecto:
New / Project
Analog or Mixed A/D / OK
Create Pspice Project / OK

2. Se implementa el circuito de la Figura.

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

3. Se elige un nuevo perfil de simulacin

New simulation profile / Create

4. Editar los parmetros de simulacin

Analysis type: Time Domain (Transient)
Options: General settings
Run to Time: 200s
Start saving data after: 0.1s
Transient options
Maximum step size: 1s
Output File Options

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

5. Ubicamos un marcador de voltaje, Voltage Marker, en el emisor del transistor.

6. Corremos el circuito con Pspice / Run

Voltaje de salida

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

OBTENCION DE LA GANANCIA
1. Pspice / Edit simulation Setting

2. Editar los parmetros de simulacin

Analysis type: AC Sweep/Settings.
AC Sweep Type: Logarithmic.
Start Frequency: 0.1
End Frequency: 10G
Points/Decade: 100
Output File Options

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

3. Pspice / Run
Ganancia del Multietapa

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

IMPLEMENTACION DE LA ETAPA AMPLIFICADORA

Se opta por el acoplamiento de una etapa amplificadora de potencia clase AB, como ya se
ha dicho anteriormente, el esquemtico de esta etapa se puede apreciar en la figura 7:
Etapa de potencia Clase AB

Figura 9
Circuito Multietapa con Amplificador de Potencia Clase AB

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

Voltaje de salida

Ganancia Total

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

EJECUCIN:
1. Disee un amplificador multi-etapa discreto con las siguientes caractersticas:
a) Ganancia de voltaje mayor o igual a 250 2%. (Medido a 20 kHz).
b) Manejo de seal a la salida: 12 V pico a pico. (Medido a 20 kHz).
c) Resistencia de entrada mayor o igual 100K.
d) Resistencia de salida igual a 8.
e) Punto terminal de -3dB de baja frecuencia menor o igual a 40Hz (fL40Hz).
f) Punto terminal de -3dB de alta frecuencia mayor o igual 40Khz (fh40KHz).
g) Respuesta en la banda de paso mximamente plana.
h) El amplificador debe estar compensado con respecto a variaciones de
temperatura.
i) Fuentes de alimentacin de 12v.
2. Elabore, siga y desarrolle, la simulacin que demuestre que se cumplen con cada uno de
las especificaciones anteriores. Deber entregarse un archivo para cada uno de los tems
anteriores (Las simulaciones solo se aceptan en ORCAD).
3. Realice un proyecto de diseo que incluya:
a) Incluya los clculos realizados para cumplir los parmetros del punto No 1
b) Tabla con los valores esperados para los parmetros exigidos.
c) Circuito diseado con valores de voltajes y corrientes de polarizacin.
d) Procedimiento para medir las caractersticas solicitadas en el punto N 1.
e) Hojas de especificaciones de los dispositivos semiconductores utilizados,
justificando su escogencia.
EVALUACIN:

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co

CONCLUSIONES

ING. JOSE ALEJO RANGEL ROLN

josealejor@ufps.edu.co