SISTEMAS DIGITALES I

SEMANA 05
SISTEMAS LOGICOS COMBINACIONALES

10 ENERO 2015
Mdulo II

Ing. Edgard Oporto

SISTEMAS LOGICOS COMBINACIONALES

ORIENTACIONES
- Estudiar el material de ayuda antes de la sesin respectiva.
- Escuchar atentamente la tutora
- Para intervenir y hacer preguntas levantar la mano
- Ingresar con sus apellidos y nombres, no con seudnimo
- Desarrollar los ejercicios propuestos

CONTENIDOS TEMTICOS
SISTEMAS LGICOS COMBINACIONALES
- Multiplexores
- Demultiplexores
- Generadores y detectores de paridad
- Memorias ROM
- Dispositivos lgicos programables (PLDs)

MULTIPLEXORES
MULTIPLEXORES
MUXs
SELECTORES DE DATOS
Dispositivo MSI que permite seleccionar un canal de entrada y dirigirlo hacia una
salida.
Se muestra un MUX de 4 a 1.
Dispone de:
- 4 canales de entradas D0 D1 D2 D3
- 1 salida
Y
- 2 entradas de seleccin S0 S1
S0 y S1 permiten seleccionar que entrada
pasar hacia la salida.

MULTIPLEXORES
MULTIPLEXORES
MUXs
SELECTORES DE DATOS
Dispositivo MSI que permite seleccionar un canal de entrada y dirigirlo hacia una
salida.
Se muestra un MUX de 4 a 1.

Tabla de verdad

La entrada seleccionada aparece en la

salida.

MULTIPLEXORES
MULTIPLEXORES
Ejemplo
Determinar las salidas para las entrada de datos y seleccin mostradas.

MULTIPLEXORES
MULTIPLEXORES
Circuitos integrados
Doble 4 a 1
74LS153
74LS253
74LS352
74LS353
Cudruple 2 a 1
74LS157
74LS158
74LS257
74LS258
8a1
74LS151
74LS251

MULTIPLEXORES
MULTIPLEXORES
74LS157
Cudruple MUX 2 a 1

Dispone de una sola entrada de

seleccin comn para los cuatro
MUXs.
Dispone de una entrada para
habilitar las salidas.

MULTIPLEXORES
MULTIPLEXORES
74LS151
MUX 8 a 1

MULTIPLEXORES
MULTIPLEXORES
Ejemplo
MUX 8 a 1
Usando 74LS151 y lgica adicional conseguir un MUX de 16 a 1

MULTIPLEXORES
MULTIPLEXORES
Ejemplo
Disear un circuito que permita
visualizar dos datos de cuatro bits
cada uno sobre dos displays usando
un nico decodificador de 7
segmentos.

MULTIPLEXORES
MULTIPLEXORES
Ejemplo
Los MUXs permiten implementar
funciones lgicas.

MULTIPLEXORES
MULTIPLEXORES
Ejemplo
Implementar la funcin mostrada
mediante un MUX 8 a 1.

MULTIPLEXORES
MULTIPLEXORES
Ejemplo
Implementar la funcin mostrada
mediante un MUX 8 a 1.

DEMULTIPLEXORES
DEMULTIPLEXORES
Realizan la funcin inversa del MUX.
Una nica entrada es enviada a una
de varias salidas segn se
seleccione.

DEMULTIPLEXORES
DEMULTIPLEXORES
Junto con los MUXs son muy
empleados en sistemas de
transmisin de datos digitales.

DEMULTIPLEXORES
DEMULTIPLEXORES
74HC154
Adems de ser un decoder de 4 a 16,
tambin trabaja como DEMUX 1 a 16.

DEMULTIPLEXORES
DEMULTIPLEXORES
DEMUX 1 a 16 74HC154

Dispone de:
4 entradas para seleccin de salida
1 entrada de datos
16 salidas activas a nivel bajo

El dispositivo debe configurarse

como se muestra para que trabaje
como DEMUX y no como decoder.

DEMULTIPLEXORES
DEMULTIPLEXORES
DEMUX 1 a 16 74HC154

GENERADORES Y DETECTORES DE PARIDAD

Aplicacin
Los generadores y detectores de paridad
son empleados en sistemas de
comunicaciones e informticos para
control de errores de bits.
Los bits en un sistema pueden sufrir
alteraciones en su transmisin,
almacenamiento, etc.
Esta situacin puede ser importante segn
la aplicacin.
De ah la necesidad de incorporar tcnicas
que permitan:
- Detectar bits errneos
- Detectar y corregir bits errneos

Los generadores y
detectores de paridad
son empleados en
sistemas digitales
para detectar errores
de bits.

GENERADORES Y DETECTORES DE PARIDAD

Paridad
Se refiere a la cantidad de bits 1s que
tiene un dato digital de N bits.
Existen tres tipos de paridad:
a) Paridad PAR
b) Paridad IMPAR
c) Paridad NULA

La paridad es, en realidad, un bit adicional

que se agrega a cada dato que se
transmite.

Los generadores y
detectores

GENERADORES Y DETECTORES DE PARIDAD

Paridad PAR
La paridad es, en realidad, un bit adicional
que se agrega a cada dato que se
transmite.
El bit de paridad PAR es tal que la cantidad de 1s resultante es PAR.
Dato

Dato con
paridad

Bit de
paridad
PAR

Cantidad
de 1s

000

0000

001

0011

010

0101

011

0110

100

1001

101

1010

110

1100

111

1111

GENERADORES Y DETECTORES DE PARIDAD

Paridad PAR
Ejemplo

GENERADORES Y DETECTORES DE PARIDAD

Paridad IMPAR
La paridad es, en realidad, un bit adicional
que se agrega a cada dato que se
transmite.
El bit de paridad IMPAR es tal que la cantidad de 1s resultante es IMPAR.
Dato

Dato con
paridad

Bit de
paridad
PAR

Cantidad
de 1s

000

0001

001

0010

010

0100

011

0111

100

1000

101

1011

110

1101

111

1110

GENERADORES Y DETECTORES DE PARIDAD

Paridad
Ejemplo

EVEN = PAR
ODD = IMPAR

GENERADORES Y DETECTORES DE PARIDAD

Detectores de paridad
Circuito que al recibir un dato con bit de paridad
incluido, realiza lo siguiente:
a) Separa los bits de datos del bit de paridad.
b) Genera el bit de paridad del dato recibido.
c) Compara este bit de paridad calculado con el
bit de paridad recibido.
d) Ambos bits deberan coincidir.
e) En caso de no coincidir se indica error.

NOTA
La paridad (PAR o
IMPAR) usadas en
transmisin y
recepcin deben ser
las mismas.

GENERADORES Y DETECTORES DE PARIDAD

74LS280
Circuito integrado generador/comprobador de paridad

EVEN
PAR

Como generador PAR

El bit de paridad PAR se toma de la salida IMPAR.
Como generador IMPAR
El bit de paridad IMPAR se toma de la salida PAR.

ODD
IMPAR

GENERADORES Y DETECTORES DE PARIDAD

74LS280
Circuito integrado generador/comprobador de paridad

EVEN
PAR

ODD
IMPAR

Como comprobador de paridad PAR

Salidas PAR
Cantidad de 1s: PAR
1
IMPAR
0

IMPAR
0
1

Como detector de paridad IMPAR

Salidas PAR
Cantidad de 1s: PAR
1
IMPAR
0

IMPAR
0
1

GENERADORES Y DETECTORES DE PARIDAD

74LS280
Circuito integrado generador/comprobador de paridad

MEMORIAS ROM
ESTRUCTURA
Almacena datos binarios de forma permanente, aun sin
fuente de alimentacin.
Consta de celdas o posiciones.
Cada celda o posicin:
- Tiene una direccin
- Almacena o contiene un dato
- Solo se puede leer, no escribir
Existen diversos tipos de memoria ROM.
Todas ellas solo son de lectura, pero tienen procedimientos
para grabarles informacin.
Una de ellas se llama ROM de mscara o simplemente ROM.
Esta viene grabada de fbrica. El usuario no puede borrar ni
grabar nada.

MEMORIAS ROM
ROM DE MASCARA O
SIMPLEMENTE ROM
Es una memoria grabada en
fbrica.
Se muestra en la figura su
estructura interna.

Cada fila es una celda.

Cada celda es de 8 bits.
Cada celda tiene una direccin.
Internamente existe un decoder.
El decoder evita una excesiva
cantidad de lneas externas.
Las salidas del decoder se activan a
nivel ALTO.

MEMORIAS ROM
ROM DE MASCARA O SIMPLEMENTE ROM
Es una memoria grabada en fbrica.
Cada bit viene programado a 0 o 1.

MEMORIAS ROM
ROM DE MASCARA O SIMPLEMENTE ROM
Es una memoria grabada en fbrica.

MEMORIAS ROM
ROM DE MASCARA O SIMPLEMENTE ROM
Es una memoria grabada en fbrica.

MEMORIAS ROM
ROM DE MASCARA O SIMPLEMENTE ROM
Permite la implementacin de funciones lgicas.

MEMORIAS ROM
ROM DE MASCARA O SIMPLEMENTE ROM
Permite la implementacin de funciones lgicas.

MEMORIAS ROM

DISPOSITIVOS LOGICOS PROGRAMABLES

Conocidos como PLDs
Circuito integrado formado por arreglos de compuertas
lgicas sin conexin entre ellas.
Las conexiones se pueden programar (quemar) mediante un
equipo grabador.

Permiten implementar funciones lgicas relativamente

complejas en un solo chip.
Existen tres tipos
a) Memoria programable de solo lectura (PROM)
b) Arreglo de lgica programable (PLA)
c) Arreglo lgico programable (PAL)

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo de lgica programable (PLA)
Consta de cierta cantidad de variables
de entrada.
Estas pasan internamente por un
buffer e inversor.
Las entradas, normal y negada, se
pueden programar como entradas a
compuertas AND.
Las salidas de las ANDs se pueden
programar como entradas a
compuertas OR.
Las salidas de las OR se pueden
negar mediante XOR.

Las salidas de las XOR son las

funciones de salida.
El PLA mostrado es de:
- 3 entradas
- 2 salidas

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo de lgica programable (PLA)
Para el PLA mostrado, las funciones
de salida son:

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo de lgica programable (PLA)
Se especifica mediante su tamao:
a) Nmero de entradas
(buffers/inversores)
b) Nmero de salidas
(puertas OR y XOR)
c) Nmero de trminos producto
(puertas AND)

PLA tpico
16 entradas
8 salidas
48 trminos producto

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo de lgica programable (PLA)
Proceso de diseo
El PLA permite implementar lgicas en
un solo CHIP.
Las funciones a implementar deben
ser previamente simplificadas.
Se emplea un software para generar el
mapa de fusibles a ser programados (o
quemados) en el PLA.
La grabacin del PLA es mediante un
equipo comercial.

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo lgico programable (PAL)
Dispone de:
a) Arreglo de ANDs con entradas
programables
b) Arreglo de ORs fijo, entradas no
programables.

Debido al arreglo de Ors fijo:

a) Son ms fciles de programar.
b) No son tan flexibles como los PLA.

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo lgico programable (PAL)
Configuracin interna tpica.

Para el PAL mostrado:

- Tiene cuatro entradas
- Tiene cuatro salidas
Cada entrada pasa por un
buffer/inversor.
Cada salida proviene proviene de una
OR fija.
Cada OR dispone de tres ANDs (ancho
tres).

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo lgico programable (PAL)
El PAL mostrado consta de cuatro
secciones.
Cada seccin consta de un arreglo
AND-OR de ancho tres.
Es decir, cada seccin consta de tres
ANDs programables y una OR fija.

PAL tpico
- 8 entradas
- 8 salidas
- 8 secciones de ancho 8
Algunas salida pueden tener
buffers/inversores de tres estados.

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo lgico programable (PAL)
Implementar las siguientes funciones
en un PAL.

Reduciendo, se obtiene:

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo lgico programable (PAL)

Tabla de programacin

DISPOSITIVOS LOGICOS PROGRAMABLES

Arreglo lgico programable (PAL)

Mapa de fusibles

CONCLUSIONES Y/O ACTIVIDADES DE

INVESTIGACIN SUGERIDAS
- Investigue acerca de los diversos fabricantes de PLDs.
- Investigue acerca de las diversas aplicaciones de los PLDs.

- Investigue acerca de los diversas aplicaciones de software

para el diseo con PLDs.

GRACIAS