Informe de Laboratorio de Procesamiento de Seales

con Transistores
Profesores: Pablo Aqueveque, Esteban Pino
Ayudantes: Mara Ignacia Aguilera, Javier Chvez, Soledad Muoz
Salvador Gallardo Riquelme, Nicols Muoz Arias
Ingeniera Civil Biomdica, Departamento Ingeniera Elctrica, Universidad de Concepcin, Concepcin, Chile.
sagallardo@udec.cl
nicolasignmunoz@udec.cl

Abstract- En esta experimentacin en laboratorio, se estudi el

comportamiento de las seales amplificadas por medio de los
transistores de efecto de campo, con el fin de generar
informacin emprica para corroborar los conocimientos tericos
previos respecto de estos transistores, junto con esto se pretendi
divisar grficamente la respuesta de estas seales. Dichos
objetivos se materializaron mediante la implementacin de
circuitos de polarizacin usando como actor principal un FET y
con la ayuda de instrumentos y equipos que nos permitieron
medir las diferentes variables como tambin observar las
seales grficamente.
Como informacin relevante se encontr que la corriente
drain de saturacin ser igual a la corriente drain siempre y
cuando la fuente de entrada sea cero, tambin, variando esta
fuente negativamente hasta que dicha corriente sea cero, se
encontr el valor del voltaje pinch-off . Adems se obtuvo que la
ganancia de voltaje aumentaba si la resistencia de source era
eliminada. Por su parte el circuito NOT nos mostr que su
tiempo de retardo era del orden de los nanos segundos.
En efecto se pudo concluir que el tiempo de retardo del NOT
fue mucho ms pequeo que en el caso del BJT esto indica que
un FET es mucho ms rpido as como tambin se ve que la
ganancia de voltaje en un FET es menor respecto de la de un
BJT, lo que propone a los FET como dispositivos menos sensibles
en su salida respecto de cambios en su entrada.

voltaje de entrada (VGS), de forma que dicho voltaje controla la

corriente de drain.
Estas caractersticas y ventajas que nos ofrecen los FET se
plantean en un marco terico, es por ello que mediante el siguiente
documento se busca
describir de forma detallada cada
experimentacin, entregar de forma clara y precisa los resultados
numricos obtenidos de las diversas mediciones prcticas, as como
tambin exponer un anlisis de dichos datos para lograr corroborar
eventualmente los enunciados tericos estudiados.

II.
A.
1)

INTRODUCCIN

Ya estudiados los transistores de unin bipolar nos dimos cuenta

que son utilizados en una gran cantidad de aplicaciones electrnicas,
pero tienen dentro de otros inconvenientes el de contar con una
impedancia de entrada muy baja, es por ello que ante esta situacin
es que emergen los transistores de efecto de campo, los cuales
adems de contar con una alta impedancia de entrada, son ms
estables ante variaciones de temperatura y muchos ms rpidos que
los BJT. Los FET son dispositivos que se sustentan en el campo
elctrico para controlar la conductividad de un canal en un material
semiconductor, es por esto que los FET`s son controlados por un

Materiales:

Equipos:

Osciloscopio: Tektronix TDS 1002B Two channel,(60MHz, 1GS/s)

2)

I.

MATERIALES Y MTODOS

Multmetro Digital: Meterman Modelo 37XR

Generador de Funciones GW Instek GFG-8216A.
Fuente de Poder DC: GW Instek GPS-3030D (Imax=3 [A];
Vmax=30 [V])

Componentes:

Protoboard.
Cables de Conexin.
1 Resistencia de 68 k[]
1 Resistencia de 7,8 k[]
1 Resistencia de 560 []
1 Resistencia de 5,4 k[]
3 Resistencia de 0,9 k[]
1 Resistencia de 400 []
3 Condensadores Electrolticos de 100 F/50V
1 Transistor JFET 2N5458
1 Transistor MOSFET (IRF540, IRF630 o IRF740)
1 Diodo Led.

B.

Mtodos

Los conceptos tericos requeridos como conocimientos previos

para la adecuada ejecucin de las actividades prcticas
prximamente descritas son los siguientes:

Transistor de Efecto de Campo (FET): Es un dispositivo de

tres terminales (Gate , Drain y Source) que dependiendo de
su fabricacin puede ser de tipo `n` o `p`. Permite
amplificar seales y lo hace mediante el voltaje de entrada
que controla la corriente drain.

JFET (FET de juntura): Es un tipo de FET que usa una

unin pn.

MOSFET (FET de metal oxido semiconductor): Es un FET

que usa un aislante, siendo el transistor ms utilizado en
microelectrnica.

Mxima Excursin Simtrica (MES): Es el mximo voltaje

peak to peak que puede soportar una seal sin sufrir
distorsiones.

Mxima Incursin Simtrica (MIS): Es el voltaje peak to

peak de alimentacin con el cual se obtiene la mxima
excursin simtrica.

Regin de Corte: La corriente drain es cero.

Regin de Saturacin: En esta regin es donde el transistor

(FET) amplifica y se comporta como una fuente de
corriente controlada por el voltaje de entrada V GS.

Regin Lineal u hmica: En esta zona el FET acta como

una resistencia variable que depende de VGS.

B.1

Ecuaciones

Las expresiones matemticas que describen los parmetros

de un FET son:

I D=

I DSS
(1)
2

V DSQ =

V DD
(2)
2

V GSQ=0.3 V P (3)
I D I S (4 )

A v=

V out ( RD / R L )
=
(5)
V
1
R L+
gm

g m=

2 I DSS
V GS
1
(6)
V P
VP

Ai AV

Rent
(7)
R sal

I D =I DSS

V GS 2
1
(8)
VP

R1=

V DD RG
(9)
V DD V

R2=

V DD RG
(10)
V