Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
MAQUINAS CABLEADAS:
MAQUINAS CABLEADAS
MAQUINAS PROGRAMADAS
En oposicin al principio de la mquina cableada surgi La mquina
programada desde 1971, basada en UNA ESTRUCTURA
PRINCIPAL PARA TODAS LAS APLICACIONES.
Los motivos fundamentales originaron la aparicin y desarrollo de las
mquinas programadas (computadoras) en 1971 fueron tres:
1 . El incremento de la complejidad en las funciones y en el nmero
de elementos que conformaban las mquinas.
2. Los avances tecnolgicos en la fabricacin de circuitos integrados
de alta escala de integracin (LSI).
3. La "casualidad", que tanto ha acompaado
a los descubrimientos en Electrnica y
en general en todas las ciencias.
5
MAQUINA PROGRAMADA
Se denomina UNIDAD CENTRAL DE PROCESO CPU o
MAQUINAS PROGRAMADAS O
COMPUTADORAS
La
Volver
15
16
Data Bus
Control
Memoria
CPU
I/O
Control
Address Bus
18
19
20
21
22
microprocesador comercial.
1972: Intel 8008
1974: Intel 8080, Intel 8085
1975: Signetics 2650, MOS 6502, Motorola 6800
1976: Zilog Z80
1978: Intel 8086, Motorola 68000
1979: Intel 8088
1982: Intel 80286, Motorola 68020
1985: Intel 80386, Motorola 68020, AMD Am386
1987: Motorola 68030
1989: Intel 80486, Motorola 68040, AMD Am486
23
R10000
1995: Intel Pentium Pro
1997: Intel Pentium II, AMD K6, PowerPC G3, MIPS R120007
1999: Intel Pentium III, AMD K6-2, PowerPC G4
2000: Intel Pentium 4, Intel Itanium 2, AMD Athlon XP,
AMD Duron, MIPS R14000
2003: PowerPC G5
2004: Intel Pentium M
2005: Intel Pentium D, Intel Extreme Edition con hyper
threading, Intel Core Duo, AMD Athlon 64, AMD Athlon 64
X2, AMD Sempron 128.
2006: Intel Core 2 Duo, Intel Core 2 Extreme, AMD Athlon
FX
2007: Intel Core 2 Quad, AMD Quad Core, AMD Quad FX
2008-2014 corei3, corei5, core i7
24
Funcionamiento
principal.
Selecciona (Fetch): envo de la instruccin al decodificador.
Decodificacin (Decode) de la instruccin: determinar qu instruccin
es y por tanto qu se debe hacer.
cabo el procesamiento.
Escritura (Store) de los resultados en la memoria principal o en los
registros.
Cada una de estas fases se realiza en uno o varios ciclos de CPU,
26
27
Velocidad
Actualmente se habla de frecuencias de Gigaherzios (GHz.), o de
29
Graphics Processing
30
Componentes ALU
El registro de estado (Flags) indican el estado en el que
31
Arquitecturas de Microprocesadores
La arquitectura de microprocesadores es el diseo conceptual y la
33
Arquitecturas de Microprocesadores
CISC es un modelo de arquitectura de computadores (Complex Instruction
34
Arquitecturas de Microprocesadores
De Arquitectura computacional, RISC (Reduced Instruction
35
36
B) Lneas de datos
Son 8, que configuran al bus de instrucciones y datos, y que en el microprocesador hipottico
corresponden a los pines 13 al 20.
C) Entrada de alimentacin
En la actualidad casi todos los microprocesadores requieren una sola tensin de alimentacin,
que adems se procura coincida con la necesaria para los sistemas TTL, es decir, + 5 V. Los pines
23
y
24
reciben
dicha
alimentacin.
D) Cristal o red R-C
Los modernos microprocesadores disponen internamente de un generador de reloj, cuya
frecuencia
se
controla
exteriormente
mediante
un
cristal o una red R-C, aplicables entre los pines 21 y 22.
E) Salida de las seales de reloj
El generador interno del microprocesador produce dos seales normalmente opuestas, que
sirven para sincronizar los elementos del sistema qu lo precise. Las salidas se realizan por los
pines 1 y 2.
F) Peticin de RESET y Reconocimiento de RESET (RESET/IN y RESET/OUT)
Por la lnea de entrada al microprocesador RESET IN se provoca una peticin del estado de
RESET que se trata como una interrupcin que sirve para inicializar el sistema. RESET OUT es
un pin de salida de la CPU (5) que informa del estado de RESET, o sea, se trata de una
informacin de reconocimiento de un estado.
37
38
39
40
Memorias RAM
1. Las Celulas dinamicas de las memorias RAM se basan
en la carga de un condensador mediante la conduccin
de un transistor de tipo MOS.
41
Memorias ROM
La constitucin de las memorias ROM se
basa en la realizacin de CONEXIONES en
los ctodos de una matriz de diodos.
42
Tipos de ROM
CLASE DE ROM
TIPO DE CONEXIN
GRABACION
De Mascara
En Fabrica
PROM
Rotura de fusibles
En programador
EPROM
Alteracin elctrica
EEPROM
Alteracin elctrica
Memoria PROM
Un PROM es un chip de memoria en la cual usted puede salvar un programa. Pero una
vez que se haya utilizado el PROM, usted no puede reusarlo.
Memoria EPROM
Un EPROM es un tipo especial de PROM que puede ser borrado exponindo a la luz
ultravioleta. EPROM Erasable Programmable Read-Only Memory (ROM programable
borrable de slo lectura). Inventado por el ingeniero Dov Frohman.
Memoria EEPROM
Es un tipo de memoria ROM que puede ser programado, borrado y reprogramado
elctricamente.
43
45
microprocesador de 16 bits.
El descubrimiento de la tecnologa HMOS propici el
aumento de la densidad de integracin y el paso a la
tecnologa VLSI.
46
El 8086
Estos microprocesadores
tiene 2 procesadores y son:
EU
Unidad de ejecucin
(Execution Unit).
BIU
Unidad de interfaz con
el Bus (Bus Interface
Unit). Es la
responsables de la
comunicacin externa
del procesador. Se
encarga de
proporcionar las
direcciones de la
memoria y transmitir y
recibir datos e
instrucciones.
47
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
48
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
AX = Acumulador.
49
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
CX = Contador.
Se utiliza comnmente como contador en bucles y
operaciones repetitivas de manejo de cadenas.
DX = Datos.
50
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
Registros de segmento:
Definen reas de 64 KB dentro del espacio de direcciones de 1 MB
del 8086.
51
El 8086
Arquitectura del
de computadoras
Microproceasador
II 8086
4 bits
Direccin de
segmento
EL REGISTRO DE
SEGMENTO SE
DESPLAZA 4 BITS
HACIA LA
IZQUIERDA
(MULTIPLICACIN
x16)
0000
Direccin fsica
20 BITS
52
de computadoras
II 8086
Arquitectura del
Microproceasador
El 8086
Segmento de Memoria
FFFFF
SEGMENTO
Memoria
53
Registros punteros:
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
Direccion de memoria=RS*16+desplazamiento(punteros)
54
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
55
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
56
Arquitectura del
de computadoras
Microproceasador
II 8086
El 8086
57
El 8086
Arquitectura del
de computadoras
Microproceasador
II 8086
Bit
C
Indicador de:
Acarreo ("Carry Flag")
Uso
Indicador de arrastre del bit de mayor orden,
que puede ocurrir en las operaciones
aritmticas suma y resta.
Si est activo Indica un nmero par de bits
activos (bits cuyo contenido es 1). Esta
informacin es til cuando el procesador
controla transmisiones de datos.
Indicador de ajuste en operaciones
aritmticas con cantidades BCD
Acarreo auxiliar
58
59
60
Pines 8086
El sistema de entradas y salidas del microprocesador 8086 est diseado en el formato DIP (Dual Inline Package), que consiste en 40
patas (o pines) en total -20 en el lado izquierdo, 20 en el.
Las funciones de los pines son las siguientes:
GND (Masa)
AD0-AD15 (Bus de direcciones y DATOS)
NMI (Entrada de interrupcin no enmascarable)
INTR (Entrada de interrupcin enmascarable)
CLK (Entrada de reloj generada por el 8284)
GND (Masa)
RESET (Para inicializar el 8088)
READY (Para sincronizar perifricos y memorias lentas)
/TEST
/INTA (El 8088 indica que reconoci la interrupcin)
ALE (Cuando est uno indica que salen direcciones por AD, en caso contrario, es el bus de datos)
/DEN (habilita los transceptores 8286 y 8287, esto sirve para que no se mezclen los datos y las direcciones).
DT/R (Data transmit/receive: se conecta al pin de direccin de los chips recin indicados).
IO/M (Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria)
/WR (Cuando vale cero hay una escritura)
HLDA (Hold Acknowledge: el 8086 reconoce el HOLD)
HOLD (Indica que otro integrado quiere aduearse del control de los buses, generalmente se usa para DMA o acceso directo a
memoria).
/RD (Cuando vale cero hay una lectura)
MN/MX (Cuando esta entrada est en estado alto, el 8088 est en modo mnimo, en caso contrario est en modo mximo)
/SSO (Junto con IO/M y DT/R esta salida sirve para determinar estados del 8086)
Pin 24, QS1: Estado de la cola de instrucciones (bit 1).
Pin 25, QS0: Estado de la cola de instrucciones (bit 0).
Pin 26, S0: Bit de estado 0.
Pin 27, S1: Bit de estado 1.
Pin 28, S2: Bit de estado 2.
Pin 29, /LOCK: Cuando vale cero indica a otros controladores del bus (otros microprocesadores o un dispositivo de DMA) que no
deben ganar el control del bus. Se activa ponindose a cero cuando una instruccin tiene el prefijo LOCK.
Pin 30, RQ/GT1: Es bidireccional y tiene la misma funcin que HOLD/HLDA en modo mnimo.
Pin 31, RQ/GT0: Como RQ/GT1 pero tiene mayor prioridad.
Pin 32 RD (Cuando vale cero hay una lectura)
Pin 33 MN/MX (Cuando esta entrada est en estado alto, el 8088 est en modo mnimo, en caso contrario est en modo mximo)
Pin 34, Esta salida siempre est a uno.
Pin 35 A19/S6 (Bus de direcciones/bit de estado)
Pin 36 A18/S5 (Bus de direcciones/bit de estado)
Pin 37 A17/S4 (Bus de direcciones/bit de estado)
Pin 38 A16/S3 (Bus de direcciones/bit de estado)
Pin 39 A15 (Bus de direcciones)
Pin 40 Vcc (+5V)
61
instrucciones:
62
en/de la pila;
63
Instrucciones Aritmticas
ADD destino, fuente. Suma fuente y destino y coloca el
Instrucciones Lgicas
AND destino, fuente;
OR destino, fuente;
XOR destino, fuente.
65
Desplazamiento y rotacin.
SHL destino. Se desplaza un bit a la izquierda destino
66
Instrucciones de salto.
JMP etiqueta. Salto incondicional a la etiqueta (dentro del segmento).
JMP etiqueta, segmento. Salto incondicional a la etiqueta contenida en un
cierto segmento.
JE etiqueta; JZ etiqueta; JNE etiqueta; JNZ etiqueta; JS etiqueta; JNS
etiqueta; Saltar si es igual (Z = 1), si es cero (Z = 1), si no es igual (Z = 0), si no
es cero (Z = 0), si es negativo (N = 1), si no es negativo (N = 0).
TEST destino, fuente. Se hace la and lgica para modificar los flags, pero el
67
69
72
Lenguaje de Programacion
Es un conjunto de smbolos y reglas sintcticas y semnticas que definen su
estructura y el significado de sus elementos y expresiones, y utilizado para
controlar el comportamiento fsico y lgico de una mquina.
Lenguajes de bajo nivel
Son lenguajes de programacin que se acercan al funcionamiento de una
computadora. El lenguaje de ms bajo nivel es, por excelencia, el cdigo
mquina. A ste le sigue el lenguaje ensamblador, ya que al programar en
ensamblador se trabajan con los registros y memoria de la computadora de
forma directa.
Lenguaje ensamblador
El lenguaje ensamblador es un tipo de lenguaje de bajo nivel utilizado para
escribir programas informticos, y constituye la representacin ms directa
del cdigo mquina especfico para cada arquitectura de computadoras
legible por un programador.
73
75
76
Modos de Direccionamientos
Los modos de direccionamiento indican la manera de
Direccionamiento Indirecto.
Direccionamiento Indirecto con Indice o Indexado
Direccionamiento con base e indice o Indexado a base
operandos de la instruccin.
77
Modos de Direccionamientos
La instruccin MOV realiza transferencia de datos desde un
Direccionamiento de registro
Transfiere un byte o palabra desde un registro fuente hasta un
registro destino.
78
Modos de Direccionamientos
Direccionamiento inmediato
Transfiere un byte o palabra de datos inmediatos hacia
79
Modos
de
Direccionamiento
Direccionamiento directo
Cuando el operando es una direccin de memoria.
sta puede ser especificada con su valor entre [ ], o
bien mediante una variable definida previamente (Se
ver ms adelante).
Ejemplo:
MOV AL,[1234H]; almacena en
AL el contenido de la direccin
de memoria DS:1234.
80
Modos de Direccionamiento
Direccionamiento indirecto
Cuando el operando esta en memoria en una posicin
81
Modos de Direccionamiento
Direccionamiento Indirecto con Indice o Indexado
MOV AX,desp[DI]
ADD [SI+DESP],BX
ADD desp[SI],BX
82