4 FC 5 C 13 F 4255 A

ESCUELA TCNICA SUPERIOR DE INGENIERA (ICAI)
INGENIERO INDUSTRIAL
CONTROL DE SALAS DE CALDERAS
Autor: Laura Vallejo Cebrero

Director: Eduardo Santamara Navarrete
Madrid
Mayo de 2012
ndice de documentos
DOCUMENTO I. MEMORIA
Parte I. Memoria
Parte II. Estudio econmico
Parte III. Manual de usuario
Parte IV. Cdigo fuente
Parte V. Hojas de caractersticas
pg. 8 a 77
pg. 78 a 82
pg. 83 a 93
pg. 94 a 143
pg. 144 a 180
69 pginas
4 pginas
10 pginas
49 pginas
38 pginas
pg. 3
pg. 4 a 11
1 pgina
8 pginas
DOCUMENTO II. PLANOS

1. Lista de planos
2. Planos
DOCUMENTO III. PLIEGO DE CONDICIONES

1. Generales y econmicas
2. Tcnicas y particulares
pg. 5 a 6
pg. 7 a 18
1 pginas
11 pginas
DOCUMENTO IV. PRESUPUESTO

1. Mediciones
2. Precios unitarios
3. Sumas parciales
4. Presupuesto general
pg. 5 a 9
pg. 11 a 14
pg. 15 a 19
pg. 21 a 22
4 pginas
3 pginas
4 pginas
1 pgina
Autorizada la entrega del proyecto del alumno:
Laura Vallejo Cebrero
E L D IRECTOR DEL P ROYECTO
Eduardo Santamara Navarrete

Fdo.: . . . . . . . . . . . . . . . . . . . . . . . .
VO BO
DEL
Fecha: . . . . . . / . . . . . . / . . . . . . . . .
C OORDINADOR DE P ROYECTOS
Prof. Dr. lvaro Snchez Miralles
Fdo.: . . . . . . . . . . . . . . . . . . . . . . . .
Fecha: . . . . . . / . . . . . . / . . . . . . . . .
IV
Resumen
0.1.
Introduccin
un edificio de viviendas hay que obtener agua caliente para la calefaccin y adems el
A.C.S. Para ello se dispone de 1 2 calderas y de una instalacin de bombas y vlvulas
como se ve a continuacin.
Figura 1. Esquema del sistema a controlar para dos calderas
A la caldera llega agua. En la caldera se calienta el fluido y pasa a la parte secundaria del
circuito. Una parte de ste llegar a las viviendas como agua caliente sanitaria y la otra se usar
para calefaccin.
En el mercado se pueden encontrar algunos productos para el control de salas de calderas.
Entre las marcas que fabrican este tipo de tecnologa, el mayor fabricante hoy da es Siemens y
el modelo ms nuevo en el mercado es el RVP360 cuyo coste asciende a 618,29 e.
El objetivo primero de este proyecto es conseguir un precio inferior al que actualmente hay
en el mercado. Tambin se quieren aadir algunas mejoras. Entre ellas cabe destacar:
Control de salas de calderas
R ESUMEN
Utilizacin de un microprocesador nuevo ms barato que, a su vez, incorpora funciones.

Adems ser un microprocesador del que necesitaremos poca memoria al programar en
ensamblador.
Opcin de poder controlar dos calderas a la vez en el mismo circuito. La segunda caldera
funciona cuando no se llega a la temperatura de consigna o por tener algn problema.
Uso de comunicaciones estndar RS-485.
Fuente conmutada con una entrada de tensin entre 85 y 265 V a cualquier frecuencia.
Esto hace al producto compatible con las caractersticas de la red de cualquier pas.
En ltimo lugar este proyecto responde al deseo por parte de Sistena S.A. (empresa
colaboradora) de sacar al mercado este tipo de equipo.
0.2.
Metodologa
La primera etapa del desarrollo del proyecto ha sido el estudio del estado arte: todos los
productos similares que ya existen en el mercado.
Se pensaron las variables del sistema que haca falta controlar, entradas y salidas necesarias.
Sabiendo el nmero de variables a controlar se eligi un microprocesador acorde. Entre los
perifricos que se necesitaban para el desarrollo de la tarjeta se encuentran: convertidor analgicodigital, timer y comunicaciones serie. Tambin se tuvo en cuenta en la eleccin el precio y la
experiencia de la empresa con otros productos de esta misma familia de microprocesadores.
A continuacin se realiz un desarrollo terico del circuito electrnico de control: circuito
de entradas y salidas digitales, entradas y salidas analgicas, reloj de tiempo real externo al
microprocesador y memoria EEPROM.
El circuito terico se implement en OrCAD. Una vez completado este paso se realiz el
diseo del layout con el mismo programa.
Una vez listo el circuito en formato digital se mand fabricar la PCB a una empresa externa.
De forma paralela se desarroll la programacin y la correspondiente depuracin del cdigo.
VI
R ESUMEN
0.3.
Resultados
En la siguiente figura se muestra el esquema hardware desarrollado.
Figura 2. Hardware
El software se desarroll y depur correctamente.

La vista exterior del hardware se muestra a continuacin. La tarjeta se dise para que cupiera
en la caja que se muestra.
Figura 3. Vista exterior sistema de control
El precio unitario del equipo, estimando que en los 2 primeros aos se venden 150 unidades
(y que estos 2 aos sirven para amortizar el coste del proyecto) fue de 220 e. Por lo que se
consigue un precio casi 3 veces inferior al que existe actualmente en el mercado.

VII
R ESUMEN
VIII
Abstract
0.1.
Introduction
a residential building it is necessary to get hot water for heating and d.h.w. In order to get
that, its necessary to use one or two boilers, valves and pumps like its showed below.
N
Figure 1. Two boilers
The water reachs the boiler. In the boiler the fluid is heated and gone to the second part of
the circuit. One part of this is used in the residential building like d.h.w. and the other part like
heating.
It is possible to find this product in the market for control of heating. Between the different
brands that made this type of technology, the most important is Siemens and the newest model in
the market is RVP360, which price is 618,29 e.
The primary objective of this project is to get a lower price than before and also to do some
improvements. Among these improvements, the more important are:
IX
A BSTRACT
To use a cheaper new microprocessor, which also will have new options. It will be a
microprocessor with little memory because it wont be needed anymore for programming.
The option to control two boilers in the same circuit. The second boiler works when the
temperature is not correct or if there are any problems.
To use standard communications (RS-485).
Switching power supply with voltage input between 85 and 265 V at any frequency. That
is good because it is possible to use this in any country in the world.
In last place, this Project is an idea of Sistena company to sell this product in the market.
0.2.
Methodology
The first part of this Project has been the "state of the art": searching for every similar
products in the market.
After that, it was studied the systems variables to control: inputs and outputs required.
Now that the number of control variable are known, it was chosen a microprocessor that
may fit whit that. Among the peripheral devices for developing the card, it can be found: analog
digital converter, timer and serial communication. It was also taken into account in the election,
the price and the experience of the enterprise whit other products of the same microprocessor
family.
After that, it was developed a control electronic theoretical circuit: digital inputs and outputs
circuit, analogs inputs and outputs, extern real time clock and EEPROM memory.
The theoretical circuit was implemented in OrCAD. When this step was finished, the layout
design was made with the same computer program.
When the digital circuit was finished it was sent to be produced on an extern company.
At the same time, it was developed the programming part and the related debugging of the
code.
A BSTRACT
0.3.
Results
In the next figure is showed a hardware scheme.
Figure 2. Hardware
Software was developed and debugged successfully.

The external view of hardware is show below. The target was designed with the dimensions
of the box in order to fit on it.
Figure 3. Vista exterior sistema de control
The unit price of product was 220 euros, if its estimated that on the next 2 years, it will be
sold 150 units (and that this years are used to amortize the project cost). This way its earned a
price three times lower than the one of the actual existing product on the market.

XI
A mis padres y hermana.
"Per aspera ad astra"

S NECA
El hombre hace la tcnica,

pero al hombre lo hace el entusiasmo.
O RTEGA Y G ASSET
Agradecimientos
agradecer en primer lugar el apoyo y dedicacin constante durante la realizacin

de este proyecto a mi director Eduardo Santamara Navarrete.
UISIERA
Tambin me gustara dar las gracias a Juan Campanero por ensearme a usar OrCAD. Y en
general a todo el personal de la empresa Sistena por su amabilidad.
Agradecer a mis padres y hermana su apoyo incondicional todos estos aos. No habra sabido
llegar ni la mitad de lejos sin su ayuda. Me queda toda una vida para compensarles su labor.
A Jaime, por ser tan paciente conmigo y ayudarme a crecer un poco ms cada da.
Agradecer a todos mis compaeros de ICAI por todos los momentos vividos y a mis amigas
de la residencia. Ellos han sido una parte importante en mi desarrollo como persona en esta
etapa de mi vida que ahora acaba. Mencin especial merece Mara, apoyo incondicional desde el
primer da que llegu a esta ciudad.
A todos mis profesores por formarme, no solo como ingeniero sino tambin como persona.
Me llevo un gran recuerdo de Jose Luis Rodrguez Marrero por su manera de dar las clases, su
humor en cada examen y su disponibilidad para ayudar y orientar al alumnado en la toma de
decisiones durante la carrera.
A todo el personal de la universidad por cuidarnos tanto y hacer ms agradable nuestros das
en ICAI. Por tener siempre una sonrisa en la boca.
Por ltimo, agraceder a Jaime Boal por haber realizado la plantilla de LATEXy ponerla al
alcance de todos de forma desinteresada. Gracias por ofrecer una alternativa al uso de word en la
redaccin del proyecto. Y a Rodrigo, por hacerme ms llano el camino para usarlo.

XIII
AGRADECIMIENTOS
XIV
ML
DOCUMENTO I
MEMORIA
D OCUMENTO I. M EMORIA NDICE
ndice
I.
Memoria
1. Introduccin
11
1.1. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12
1.2. Motivacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14
1.3. Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15
1.4. Recursos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16
1.5. Metodologa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16
2. Descripcin del hardware
19
2.1. Diseo hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
2.1.1. Microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
2.1.1.1.
Eleccin del microcontrolador . . . . . . . . . . . . . . . . . . . . . .
19
2.1.1.2.
Caractersticas MC9S08AC60 de Freescale Semiconductor . . . . . . .
19
2.1.1.3.
Microcontrolador (hardware) . . . . . . . . . . . . . . . . . . . . . . .
20
2.1.1.3.1.
Partes del microcontrolador . . . . . . . . . . . . . . . . . . . . .
20
2.1.1.3.2.
Conexiones y pines del microcontrolador . . . . . . . . . . . . . .
21
2.1.1.3.3.
Caractersticas elctricas . . . . . . . . . . . . . . . . . . . . . . .
23
2.1.2. Fuente de alimentacin . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
2.1.3. Entradas digitales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
2.1.4. Salidas digitales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
26
2.1.5. Entradas analgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27
2.1.6. Salidas analgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
2.1.7. Comunicaciones serie RS-485 . . . . . . . . . . . . . . . . . . . . . . . .
29
2.1.8. Bus I2C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
30
2.1.8.1.
Reloj de tiempo real (RTC)
. . . . . . . . . . . . . . . . . . . . . . .
30
2.1.8.2.
Memoria EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31
2.1.9. Circuito fijacin de tensin de referencia a 4V . . . . . . . . . . . . . . . .
31
2.1.10. Circuito para quitar ruido del exterior . . . . . . . . . . . . . . . . . . . .
32
2.1.11. Circuito alarma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
32
2.1.12. Circuito programacin del microcontrolador . . . . . . . . . . . . . . . . .
33
2.1.13. Circuito reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
2.1.14. Circuito salida al display . . . . . . . . . . . . . . . . . . . . . . . . . . .
34

2.2. Display . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
2.3. Lista de materiales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
2.4. Diseo del layout de la tarjeta . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
2.5. Fabricacin de la PCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
36
2.5.1. Circuito impreso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
36
2.5.2. Colocacin de componentes en la tarjeta . . . . . . . . . . . . . . . . . . .
37
2.5.3. Tarjeta en estos momentos . . . . . . . . . . . . . . . . . . . . . . . . . .
37
3. Descripcin del software
39
3.1. Microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
39
3.1.1. Memoria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
39
3.1.2. Interrupciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
40
3.2. Asignacin de registros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
41
3.3. Flujogramas del software . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
42
3.3.1. Programa principal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
43
3.3.2. Interrupciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
44
3.3.3. Medidas analgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
44
3.3.4. Bus I2C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
45
3.4. Cyclone pro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
46
4. Clculos
49
4.1. Circuito reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
49
4.2. Convertidor digital analgico . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
4.3. Medidas de las entradas analgicas de temperatura . . . . . . . . . . . . . . . .
50
4.4. Control PI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
53
4.5. Medidas de las entradas analgicas de presin . . . . . . . . . . . . . . . . . .
53
4.6. Clculo resistencias de PULL-UP . . . . . . . . . . . . . . . . . . . . . . . . .
53
4.6.1. Salida conversor D/A (salidas analgicas) . . . . . . . . . . . . . . . . . .
53
4.6.2. Resistencias bus I2C . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
55
4.7. Clculo resistencia del circuito de alarma . . . . . . . . . . . . . . . . . . . . .
55
4.8. Clculo del da de la semana . . . . . . . . . . . . . . . . . . . . . . . . . . .
56
4.9. Meses correspondientes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
56
4.9.1. Procedimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
57
4.9.2. Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
57
5. Resultados
59
6. Conclusiones
65
7. Futuros desarrollos
67
8. Lista de materiales
69
9. Fotografas equipo
75
Bibliografa
77
II. Estudio econmico
79
0.1. Introduccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
0.2. Anlisis econmico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
81
81
III. Manual de usuario
83
1. Visualizaciones
85
2. Modos de funcionamiento
87
3. Programaciones
89
4. Parmetros
91
IV. Cdigo fuente
95
1. Programa de control
97
V. Hojas de caractersticas
145
TCMT11
147
ULN2803
153
MAX500
159
TLC2272
165
MAX487
167
RTC
169

ndice de figuras
1. Esquema del sistema a controlar para una caldera . . . . . . . . . . . . . . . . . . .
11
2. Esquema del sistema a controlar para dos calderas . . . . . . . . . . . . . . . . . . .
12
3. Regulador Honeywell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13
4. Regulador Danfoss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13
5. Regulador Siemens . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13
6. Tabla de precios de los ltimos equipos de Siemens . . . . . . . . . . . . . . . . . .
13
7. Siemens RVP360 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14
8. Foto microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
9. Diagrama de bloques del microcontrolador MC9S08AC60 . . . . . . . . . . . . . .
20
10. Conexiones y pines MC9S08AC60 . . . . . . . . . . . . . . . . . . . . . . . . . . .
21
11. Caractersticas elctricas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
23
12. Esquema simplificado fuente conmutada . . . . . . . . . . . . . . . . . . . . . . . .
24
13. Fuente conmutada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
14. Entradas digitales al microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . .
25
15. Circuito de salidas digitales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27
16. Circuito de entradas analgicas al microcontrolador . . . . . . . . . . . . . . . . . .
28
17. Salidas analgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
29
18. Circuito de comunicacin serie RS-485 . . . . . . . . . . . . . . . . . . . . . . . .
30
19. Circuito RTC con memoria EEPROM . . . . . . . . . . . . . . . . . . . . . . . . .
30
20. Circuito para fijar la tensin de referencia a 4V . . . . . . . . . . . . . . . . . . . .
31
21. Circuito para quitar ruido externo . . . . . . . . . . . . . . . . . . . . . . . . . . .
32
22. Circuito de alarma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
32
23. Led del circuito de alarma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
24. Circuito programacin del microcontrolador . . . . . . . . . . . . . . . . . . . . . .
33
25. Circuito reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
34
26. Circuito salida al display . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
34
27. Foto del display . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
28. Cara delantera layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
36
29. Cara trasera layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37
30. Tarjeta actual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37
31. Mapa de memoria del microprocesador . . . . . . . . . . . . . . . . . . . . . . . .
40
32. Programa principal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
43

D OCUMENTO I. M EMORIA NDICE DE FIGURAS
33.
34.
35.
36.
37.
38.
39.
40.
41.
42.
43.
44.
45.
46.
47.
48.
49.
50.
51.
52.
Interrupciones . . . . . . . . . . . . . . . . . . . .
Medidas analgicas . . . . . . . . . . . . . . . . .
Bus I2C . . . . . . . . . . . . . . . . . . . . . . .
Cyclone Pro de Freescale . . . . . . . . . . . . . .
Circuito en la salida del pin de reset . . . . . . . .
Circuito con resistencia PULL-UP . . . . . . . . .
Resistencias del microcontrolador al conversor D/A
Resistencias del microcontrolador al bus I2C . . .
Circuito de alarma . . . . . . . . . . . . . . . . .
Esquema genrico hardware . . . . . . . . . . . .
Cara delantera layout . . . . . . . . . . . . . . . .
Cara trasera layout . . . . . . . . . . . . . . . . .
Tarjeta actual . . . . . . . . . . . . . . . . . . . .
Programa principal . . . . . . . . . . . . . . . . .
Interrupciones . . . . . . . . . . . . . . . . . . . .
Vista exterior sistema de control . . . . . . . . . .
Colector solar . . . . . . . . . . . . . . . . . . . .
Circuito dentro de la caja . . . . . . . . . . . . . .
Circuito con cyclone pro . . . . . . . . . . . . . .
Vista exterior sistema de control . . . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
44
45
46
47
49
53
54
55
56
60
60
61
61
62
62
63
67
75
76
76
D OCUMENTO I. M EMORIA NDICE DE FIGURAS
ML
PARTE I
MEMORIA
Captulo 1
Introduccin
un edificio de viviendas hay que obtener agua caliente para la calefaccin y adems el
A.C.S. (agua caliente sanitaria). Para ello se dispone de 1 2 calderas y de una instalacin
de bombas y vlvulas como se muestra en las figuras siguientes.
Figura 1. Esquema del sistema a controlar para una caldera

11
I. M EMORIA 1. I NTRODUCCIN
Figura 2. Esquema del sistema a controlar para dos calderas
En las figuras 1 y 2 se muestran dos configuraciones posibles dependiendo de si queremos 1

2 calderas en nuestro sistema. A la caldera llega agua. En la caldera se calienta el fluido y pasa
a la parte secundaria del circuito. Una parte de ste llegar a las viviendas como agua caliente
sanitaria y la otra se usar para calefaccin.
Se debe controlar en dicha instalacin las calderas, los arranques y paradas de las bombas y
las distintas aperturas de las vlvulas.
1.1.
Estado del arte
En el mercado se pueden encontrar algunos productos para el control de salas de calderas.

Entre las marcas que fabrican este tipo de tecnologa se encuentra Siemens, Honeywell, Danfoss,
Elster, Samson, etc.
12
Figura 3. Regulador Honeywell
Figura 4. Regulador Danfoss
Figura 5. Regulador Siemens
El mayor fabricante de este producto es Siemens. En la siguiente tabla se muestran los precios
de algunos de sus ltimos modelos:
Figura 6. Tabla de precios de los ltimos equipos de Siemens

13
El modelo mas nuevo en el mercado es el RVP360 de Siemens:
Figura 7. Siemens RVP360
Las caractersticas ms importantes de ste son las siguientes:

Fuente alimentacin: 230 V
Sistema de comunicacin LPB (propio de Siemens)
Uso residencial y no residencial
Control de 2 circuitos de calor y A.C.S.
Compatible con todo tipo de sistemas estndar de calor
Tipos de sistemas de A.C.S.:
- Tanque de almacenamiento
- Calentador elctrico de inmersin y colector solar
1.2.
Motivacin
La motivacin de este proyecto ha sido sacar un equipo con mejores caractersticas de los
existentes en el mercado y a un precio menor. Dichas nuevas caractersticas y funciones le
aportan un valor aadido debido a la diferenciacin respecto a sus competidores.
Haba que conseguir un precio menor de 618,29 e. A priopi se estim en base a la experiencia
de la empresa en productos similares, que este producto costara entorno a 200 e. Esto es
posible, entre otros motivos porque Siemens es una empresa mucho mayor que Sistena. Como
consecuencia Siemens tiene que aadir a sus productos unos costes generales elevados que esta
ltima no tiene.
Entre las mejoras cabe destacar:
14
Utilizacin de un microcontrolador nuevo ms barato que, a su vez, incorpora funciones.

Adems ser un microcontrolador del que necesitaremos poca memoria al programar en
ensamblador.
Opcin de poder controlar dos calderas a la vez en el mismo circuito. La segunda caldera
funciona cuando no se llega a la temperatura de consigna con solo una caldera o si hay
algn problema con la primera caldera.
Uso de comunicaciones estndar RS-485.
Fuente conmutada con una entrada de tensin entre 85 y 265 V a cualquier frecuencia.
Esto hace al producto compatible con las caractersticas de la red elctrica de cualquier
pas.
Caractersticas que ofrece Siemens y no ofrece Sistena se contemplan como mejoras en el

futuro ampliaciones posibles de este proyecto.
En ltimo lugar este proyecto responde al deseo por parte de SISTENA, S.A. (empresa
colaboradora) de sacar al mercado este tipo de equipo.
1.3.
Objetivos
Se trata de realizar un sistema de control electrnico con el fin de regular una instalacin
completa de una sala de calderas.
Los principales objetivos son:
Desarrollo y realizacin de un sistema que controle una sala de calderas. Cabe destacar:
Diseo del hardware:
Se trata del diseo de los distintos circuitos electrnicos. El sistema de control debe disponer
de un microcontrolador (orientado a un control industrial), entradas analgicas y digitales
as como los perifricos necesarios. Este diseo engloba un circuito de reset, rels, memoria
EEPROM, un RTC, etc. Adems se ha dispuesto de comunicaciones serie RS-485 para poder
conectar el equipo a un ordenador.
Una vez diseado el hardware e implementado en un programa de ordenador (OrCAD) se
realiz el diseo del Layout (colocacin de los componentes electrnicos en la tarjeta elegida).
Diseo del software:
15
Programacin en un entorno de bajo nivel (ensamblador), para reducir los costes del
microprocesador a utilizar.
Depuracin del programa utilizando un emulador.
No se han llegado a realizar a da de hoy las pruebas finales del equipo, incluyendo pruebas
de interferencias en un entorno industrial.
Por ltimo, cabe destacar por encima de todo, que el objetivo ltimo del proyecto en s, se
basa en obtener beneficios a travs de la venta del producto despus de su fabricacin.
1.4.
Recursos
Los recursos que se han usado para la realizacin de este proyecto son los siguientes:
Programa de diseo OrCAD.
Entorno de programacin CODE WARRIOR.
Emulacin en el entorno CODE WARRIOR utilizando un programador CYCLONE.
Durante este PFC se han utilizado los siguientes programas adems de los anteriores:
Microsoft Office 2007
MikTeX 2.9
TeXnicCenter 1.0
SumatraPDF 1.4
PDFConverter
1.5.
Metodologa
Las actividades que se han realizado para el desarrollo del proyecto son las siguientes:
A. Estudio del estado del arte
B. Definicin de las variables del sistema a controlar, tanto entradas como salidas.
C. Eleccin del microprocesador a utilizar
16
D. Desarrollo terico del circuito electrnico de control.

E. Pasar el circuito terico a Pspice (OrCad)
F. Colocar los componentes electrnicos en una tarjeta mediante Layout (OrCad)
G. Creacin de la lista de materiales (BOM)
H. Fabricacin del circuito impreso
I. Desarrollo de la programacin en ensamblador
J. Realizar la depuracin del programa utilizando un emulador.
K. Redaccin de la memoria

17
18
Captulo 2
Descripcin del hardware
captulo se va a hacer una descripcin de las distintas partes que componen el

hardware de la tarjeta diseada. Los clculos realizados se encuentran en el Captulo 4.
N ESTE
2.1.
Diseo hardware
2.1.1.
Microcontrolador
2.1.1.1.
Eleccin del microcontrolador
Para elegir un microcontrolador adecuado se han tenido en cuenta distintos factores:

Nmero total de variables a controlar en el sistema: hacen un total de 50 entradas/salidas
necesarias.
Memoria del sistema mnima para poder procesar el programa de control.
Los distintos perifricos que son necesarios para la elaboracin del sistema de control.
Familia de microprocesadores con los que las empresa est acostumbrado a trabajar.
2.1.1.2.
Caractersticas MC9S08AC60 de Freescale Semiconductor
Figura 8. Foto microcontrolador

19
I. M EMORIA 2. D ESCRIPCIN DEL HARDWARE
En cuanto a memoria se refiere:

Memoria flash: 64 kB
Memoria RAM: 2 kB
Algunas de las caractersticas importantes del microcontrolador usadas en este proyecto se
detallan a continuacin:
54 pines entradas salidas al micro.
Convertidor analgico-digital
Timer
Comunicaciones serie
2.1.1.3.
2.1.1.3.1.
Microcontrolador (hardware)
Partes del microcontrolador
En la siguiente figura se pueden estudiar las distintas partes que componen el microprocesador.
Figura 9. Diagrama de bloques del microcontrolador MC9S08AC60

20
2.1.1.3.2.
Conexiones y pines del microcontrolador
La siguiente figura muestra las distintas conexiones y pines del microcontrolador. Para su
conexin se han tenido en cuenta las conexiones de la figura anterior.
Figura 10. Conexiones y pines MC9S08AC60
La correspondencia de los pines con las salidas a los distintos circuitos que componen la
tarjeta se puede ver en la siguiente tabla:
Nmero de pin
1
2
3
4
Nombre del pin

PTC4
IRQ
RESET
PTF0
Descripcin
Comunicacin serie
Circuito reset
Salida digital
21
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
22
PTF1
PTF2
PTF3
PTF4
PTC6
PTF7
PTF5
PTF6
PTE0
PTE1
PTE2
PTE3
PTE4
PTE5
PTE6
PTE7
VSS
VDD
PTG0
PTG1
PTG2
PTA0
PTA1
PTA2
PTA3
PTA4
PTA5
PTA6
PTA7
PTB0
PTB1
PTB2
PTB3
PTB4
PTB5
PTB6
PTB7
PTD0
PTD1
VDDAD
Salida digital
Salida digital
Salida digital
Salida digital
Salida digital
Salida digital
Salida digital
Comunicacin serie
Comunicacin serie
Comunicacin serie
micropulsador
micropulsador
Conversor A/D
Conversor A/D
Conversor A/D
Tierra
5V
micropulsador
micropulsador
Entrada digital
Entrada digital
Entrada digital
Entrada digital
Entrada digital
Entrada digital
Entrada digital
Entrada digital
Entradas analgicas
Entradas analgicas
Entradas analgicas
Entradas analgicas
Entradas analgicas
Entradas analgicas
Entradas analgicas
Entradas analgicas
Entrada/salida digital
5V
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
2.1.1.3.3.
VSSAD
PTD2
PTD3
PTG3
PTG4
PTD4
PTD5
PTD6
PTD7
VREFH
VREFL
BKGD
PTG5
PTG6
VSS
PTC0
PTC1
PTC2
PTC3
PTC5
Tierra
Salida al display
Salida al display
Fijacin referencia a 4V
Tierra
Programacin del microprocesador
Diodo alarma
Circuito de alarma
Tierra
RTC y Memoria EEPROM
Caractersticas elctricas
En la siguiente figura se recogen las caractersticas elctricas correspondientes. Son necesarias

para el correcto diseo de los circuitos que van a salir de l, as como la fuente de alimentacin
que lo va a hacer funcionar.
Figura 11. Caractersticas elctricas

23
2.1.2.
Fuente de alimentacin
Se ha elegido una fuente conmutada para la alimentacin de este circuito. Se trata de una
fuente con entrada variable de 80 a 265 V de alterna a cualquier frecuencia. Tiene dos salidas de
tensin distintas: 5 y 12 V de continua, alimentacin necesaria para los distintos circuitos de que
se compone la tarjeta.
Esta fuente aporta un valor aadido al producto ya que, gracias a la flexibilidad de
alimentacin de tensin, se puede usar en cualquier pas indistintamente tambin de la frecuencia.
En la siguiente figura se muestra un esquema simplificado de las partes que componen el
circuito y la transformacin que va teniendo la seal de tensin al pasar por l.
Figura 12. Esquema simplificado fuente conmutada
El circuito real que lleva la tarjeta se muestra en la siguiente imagen.
Figura 13. Fuente conmutada
2.1.3.
Entradas digitales
Se necesitan un total de 9 entradas digitales al sistema para controlar las siguientes variables:
24
Bloqueo caldera 1: Produce la parada de la caldera. Si el sistema es de 2 calderas, se

sustituye por la otra.
Bloqueo caldera 2: Produce la parada de la caldera. Si el sistema es de 2 calderas, se
sustituye por la otra.
Bloqueo bomba de impulsin calefaccin 1. Produce la parada de la bomba.
Bloqueo bomba de impulsin calefaccin 2. Produce la parada de la bomba.
Bloqueo bomba de impulsin A.C.S. Produce la parada de la bomba.
Bloqueo bomba de carga caldera 1: Produce la parada de la bomba y de la caldera. Si el
sistema es de 2 calderas, se sustituye por la otra.
Bloqueo bomba de carga caldera 2: Produce la parada de la bomba y de la caldera. Si el
sistema es de 2 calderas, se sustituye por la otra.
Contador de agua
Contador de gas.
Figura 14. Entradas digitales al microcontrolador
Como se puede ver en la figura las entradas digitales se han realizado con acopladores pticos,
en este caso se ha usado el fototransistor TCMT41.
25
El acoplador ptico realiza una separacin galvnica protegiendo al circuito aislndolo

elctricamente.
El resto de componentes sirven de proteccin y como fijacin de corrientes en el circuito.
2.1.4.
Salidas digitales
Estas seales corresponden con la apertura y cierre de contactos:
Marcha/Paro caldera 1.
Marcha/Paro caldera 2.
Marcha/Paro bomba impulsin calefaccin 1.
Marcha/Paro bomba impulsin calefaccin 2.
Marcha/Paro bomba impulsin A.C.S.
Marcha/Paro bomba carga caldera 1.
Marcha/Paro bomba carga caldera 2.
Apertura vlvula mezcla calefaccin 1.
Cierre vlvula mezcla calefaccin 1.
Apertura vlvula mezcla calefaccin 2.
Cierre vlvula mezcla calefaccin 2.
Apertura vlvula mezcla A.C.S.
Cierre vlvula mezcla A.C.S.
El esquema electrnico utilizado se muestra en la siguiente figura:

26
Figura 15. Circuito de salidas digitales
Cuando se quiere activar una salida digital se acta sobre el rel. ste conmuta y cierra el
contacto.
Se utiliza un circuito integrado (ULN2803). Este dispositivo es necesario para fijar una
corriente alta para los rels.
2.1.5.
Entradas analgicas
Se refiere a las medidas de temperatura y de presin del sistema a controlar. Corresponden a:

Sonda de temperatura de impulsin de calefaccin 1 (NTC).
Sonda de temperatura de impulsin de calefaccin 2 (NTC).
Sonda de temperatura de retorno (NTC).
Sonda de temperatura de impulsin de caldera (NTC).
Sonda de temperatura de impulsin de A.C.S. (NTC).
27
Sonda de temperatura exterior (NTC).

Sonda de presin de impulsin calefaccin 1 (0-10 V.c.c. 4-20 mA.c.c.).
Sonda de presin de impulsin calefaccin 2 (0-10 V.c.c. 4-20 mA.c.c.).
En la figura del esquema electrnico se puede observar que hay un switch conectado a una
resistencia. Es decir, para conectar la sonda de presin hace falta acoplar una resistencia distinta
a la sonda de temperatura. Es la forma de hacer unos circuitos estndar para poder usar esta
misma tarjeta para otros proyectos con quizs mas sondas de presin y menos de temperatura.
Figura 16. Circuito de entradas analgicas al microcontrolador
2.1.6.
Salidas analgicas
Las seales de salida analgica del sistema a controlar son dos:

Control llama caldera 1.
Control llama caldera 2.
28
El circuito de salida de entradas analgicas se trata de un convertidor digital analgico. A

continuacin se puede observar el circuito:
Figura 17. Salidas analgicas
Se trata de un conversor de 8 bits (MAX500) ya que el microcontrolador maneja datos de

este tamao. Esto quiere decir que es capaz de convertir una seal analgica de tensin en una
representacin de un nmero binario de 8 bits.
A la salida del convertidor hay un circuito seguidor de emisor con una resistencia a la entrada
elevada.
Dispone de 4 salidas analgicas aunque solo se usan 2. Esto es ventajoso si se quiere usar
este diseo para otro proyecto parecido de la empresa.
2.1.7.
Comunicaciones serie RS-485
Las comunicaciones serie sirven para conectar el sistema de control a un ordenador. Estas
comunicaciones son importantes para hacer un control remoto del sistema. Por ejemplo,
podramos querer encender la calefaccin de una casa rural unas horas antes de llegar a ella.
29
Las principales ventajas que ofrece y en los que se ha basado su eleccin son su velocidad y
distancia de alcance. El alcance es de 1200 metros y la velocidad de transmisin d hasta 10Mbps.
Se utilizar para las comunicaciones el protocolo MODBUS RTU ya que est muy
normalizado en el campo industrial.
Figura 18. Circuito de comunicacin serie RS-485
Este circuito se usa para convertir las seales TTL de salida del microcontrolador a RS-485 y
viceversa.
2.1.8.
Bus I2C
En la siguiente figura se muestra el circuito con el reloj de tiempo real externo y la memoria
EEPROM.
Figura 19. Circuito RTC con memoria EEPROM

2.1.8.1.
Reloj de tiempo real (RTC)
Se utiliza un reloj externo al microcontrolador. Las ventajas de usar uno son:

30
Bajo consumo de energa: si al microcontrolador no le llega energa la RTC quedar

alimentada por un condensador que se ir descargando poco a poco, aportando cierta
autonoma.
Liberacin de carga del microcontrolador, dejndole a ste ejecutar tareas ms crticas.
Es ms preciso.
Consta de 512 bits de memoria RAM. Tiene un oscilador que trabaja a 32768 Kz gracias a
un cristal de cuarzo que mantiene la fecha y la hora.
2.1.8.2.
Memoria EEPROM
Se trata de una memoria externa al microcontrolador. La utilidad de esta memoria reside en

guardar todos los valores que toman las variables del sistema de control para que, en caso de que
el microcontrolador deje de estar alimentado no se pierdan los valores de stas. As cuando se
restablezca el sistema seguir en el estado de funcionamiento en el que se encontraba antes.
2.1.9.
Circuito fijacin de tensin de referencia a 4V
Figura 20. Circuito para fijar la tensin de referencia a 4V
Este circuito fija la tensin de referencia a 4 V.

31
2.1.10.
Circuito para quitar ruido del exterior
Se trata de un filtro necesario para evitar ruidos externos a la tarjeta.
Figura 21. Circuito para quitar ruido externo
2.1.11.
Circuito alarma
Figura 22. Circuito de alarma
Este circuito se usa para poder tener una seal externa de alarma.
32
Figura 23. Led del circuito de alarma
El led se ilumna en seal de que ha ocurrido algn problema.
2.1.12.
Circuito programacin del microcontrolador
En la siguiente figura se muestra el circuito que se usa para poder programar el

microcontrolador
Figura 24. Circuito programacin del microcontrolador
2.1.13.
Circuito reset
Este circuito se usa por recomendacin del datasheet del microcontrolador: RC filters on
RESET and IRQ are recommended for EMC-sensitive applications".
33
Figura 25. Circuito reset
2.1.14.
Circuito salida al display
Este circuito es necesario para acoplar el display a esta tarjeta
Figura 26. Circuito salida al display

34
2.2.
Display
Por falta de espacio en la caja donde va todo el circuito hardware, se decidi usar un display
externo. Este display fue diseado por la empresa Sistena con anterioridad al presente proyecto.
Figura 27. Foto del display
2.3.
Lista de materiales
Una vez acabado el diseo hardware con OrCAD se cre la lista de materiales para poder
comprar los distintos componentes necesarios para, ms adelante, poder implementarlos en la
tarjeta.
La lista de materiales se encuentra en un anejo ms adelante.
2.4.
Diseo del layout de la tarjeta
Esta parte se realiz a travs del programa "Layout"de OrCAD.

Se decidi hacer un diseo de solo dos capas para ahorrar costes, aunque tampoco habran
hecho falta ms.
Se pueden ver los resultados obtenidos con el programa "Layout.en la parte correspondiente a
los planos del proyecto.
35
2.5.
Fabricacin de la PCB
2.5.1.
Circuito impreso
Una vez realizado el diseo de las pistas en la tarjeta se mand fabricar la pcb a una empresa
externa.
El circuito impreso se puede ver en las siguientes fotografas:
Figura 28. Cara delantera layout

36
Figura 29. Cara trasera layout
2.5.2.
Colocacin de componentes en la tarjeta
Esta parte se realiza en la propia empresa Sistena. En estos momentos se han colocado ya
todos los componentes SMD.
2.5.3.
Tarjeta en estos momentos
Como se puede ver, falta por montar los componentes de insercin.
Figura 30. Tarjeta actual

37
38
Captulo 3
Descripcin del software
captulo se va a hacer una descripcin del funcionamiento de la parte correspondiente a la programacin del microprocesador.
N ESTE
Esta programacin se ha realizado en un lenguaje de bajo nivel (ensamblador) para reducir

el espacio en memoria necesario y as usar un microprocesador ms barato. El datasheet del
microprocesador incluye parte de las instrucciones de lenguaje ensamblador correspondiente a la
programacin de este microprocesador especfico. Para mayor informacin se incluye el enlace
en la bibliografa [8].
3.1.
Microcontrolador
A continuacin se detallan algunas de las caractersticas del microprocesador con respecto al

software que conciernen a este proyecto, las necesarias para poder realizar la programacin con
xito.
3.1.1.
Memoria
Se trata de un microcontrolador de 8 bits lo que implica que la ALU, el bus de datos y los
registros son de 8 bits.
La memoria flash suma un total de 60 KB y la RAM 2 KB.
Se muestra a continuacin una imagen de cmo est distribuida la memoria en el
microprocesador.
39
I. M EMORIA 3. D ESCRIPCIN DEL SOFTWARE
Figura 31. Mapa de memoria del microprocesador
Se puede observar que la memoria total se divide en RAM y memoria FLASH. Existe
tambin, aunque no aparece en la figura, una parte de memoria correspondiente a ROM para uso
interno del microprocesador.
3.1.2.
Interrupciones
Las interrupciones que se necesitan para el programa son las siguientes:
40
Direccin (alta/baja)
0xFFD0:FFD1
0xFFD6:FFD7
0xFFDC:FFDD
0xFFE8:FFE9
0xFFFE:FFFF
3.2.
Vector
Nombre de la variable en cdigo
Conversin ADC1
Recepcin de SCI2
Recepcin de SCI1
Overflow de TPM1
Reset
INTAD
RECEP2
RECEP1
TIMER
START
Asignacin de registros
Los registros son un banco de memoria de acceso rpido.

Los que se han usado se muestran en la siguiente tabla.
Direccin de memoria
0x0000
0x0001
0x0002
0x0003
0x0004
0x0005
0x0006
0x0007
0x0008
0x0009
0x000A
0x000B
0x000C
0x000D
0x0010
0x0012
0x0013
0x0016
0x0017
0x0018
0x0020
0x0023
0x0024

Nombre del registro

PTAD
PTADD
PTBD
PTBDD
PTCD
PTCDD
PTDD
PTDDD
PTED
PTEDD
PTFD
PTFDD
PTGD
PTGDD
ADCSC1
ADCRH
ADCRL
ADCCFG
APCTL1
APCTL2
TPM1SC
TPM1MODH
TPM1MODL
Correspondencia programa
PUERTO A
DIRECCIONES PUERTO A
PUERTO B
DIRECCIONES PUERTO B
PUERTO C
DIRECCIONES PUERTO C
PUERTO D
DIRECCIONES PUERTO D
PUERTO E
DIRECCIONES PUERTO E
PUERTO F
DIRECCIONES PUERTO F
PUERTO G
DIRECCIONES PUERTO G
CONTROL ADC
RESULTADO CONVERSION (MSB)
RESULTADO CONVERSION (LSB)
CONFIGURACION ADC
PINES ANALOGICOS
PINES ANALOGICOS
CONTROL TIMER1
DIVISOR TIMER1 (MSB)
DIVISOR TIMER1 (LSB)
41
0x0038
0x0039
0x003A
0x003B
0x003C
0x003D
0x003E
0x003F
0x0040
0x0041
0x0042
0x0043
0x0044
0x0045
0x0046
0x0047
0x0048
0x0049
0x1800
0x1802
0x180C
0x1840
0x1844
0x1848
0x184C
0x1850
0x1854
0x1858
3.3.
SCI1BDH
SCI1BDL
SCI1C1
SCI1C2
SCI1S1
SCI1S2
SCI1S3
SCI1D
SCI2BDH
SCI2BDL
SCI2C1
SCI2C2
SCI2S1
SCI2S2
SCI2S3
SCI2D
ICGC1
ICGC2
WDOG
SOPT
SOPT2
PTAPE
PTBPE
PTCPE
PTDPE
PTEPE
PTFPE
PTGPE
BAUD RATE UART1 (MSB)

BAUD RATE UART1 (LSB)
CONTROL UART1
CONTROL UART1
ESTADO UART1
ESTADO UART1
CONTROL ERRORES UART1
DATOS UART2
BAUD RATE UART2 (MSB)
BAUD RATE UART2 (LSB)
CONTROL UART2
CONTROL UART2
ESTADO UART2
ESTADO UART2
CONTROL ERRORES UART2
DATOS UART2
CONTROL CLOCK
CONTROL PLL
RESET WATCH-DOG
CONTROL WATCH-DOG
CONTROL WATCH-DOG
PULL-UP PUERTO A
PULL-UP PUERTO B
PULL-UP PUERTO C
PULL-UP PUERTO D
PULL-UP PUERTO E
PULL-UP PUERTO F
PULL-UP PUERTO G
Flujogramas del software
En esta seccin se muestran las partes significativas de la programacin en forma de diagramas

de flujo.
42
3.3.1.
Programa principal
A continuacin se muestra un esquema del programa principal.
Figura 32. Programa principal
A modo de explicacin del mismo, se realizan las inicializaciones necesarias de interrupciones, registros, variables y memoria eeprom. Se comprueba si la memoria eeprom est grabada o
si est virgen. Si est virgen entonces se graban unos valores por defecto y se guardan. Si no, se
leen los valores y se comprueba si estn en rango.
Despus se realiza o no el autotest. Sirve para verificar de forma rpida el hardware de la
tarjeta. Se activan uno a uno los rels y se realimentan a las salidas digitales de forma que lees la
salida y compruebas si est bien.
Por ltimo, antes de comenzar el programa de control se habilitan las interrupciones. Entonces
se espera a leer 8 medidas de cada canal (entradas analgicas).
43
Cuando se tienen todas las medidas analgicas procesadas se miden las entradas digitales
que corresponde al bloqueo de las calderas y bombas.
Se realizan los correspondientes clculos de las salidas del control y, por ltimo, se activan
las salidas necesarias a rels (marcha/paro de las calderas, bombas y vlvulas) y al conversor
D/A que regula la llama de las calderas.
3.3.2.
Interrupciones
Este diagrama muestra las interrupciones que realiza el micro, las cuales no tienen por qu ir
una detrs de otra.
Figura 33. Interrupciones
3.3.3.
Medidas analgicas
En el siguiente diagrama se hace una breve descripcin del funcionamiento de la parte de

programa referente a las medidas analgicas.
44
Figura 34. Medidas analgicas
3.3.4.
Bus I2C
El siguiente flujograma se refiere al bus I2C, que corresponde con la memoria EEPROM y la
RTC.
45
Figura 35. Bus I2C
3.4.
Cyclone pro
Se trata de un aparato para poder volcar el programa en el micro. No ha dado tiempo a usarlo
ya que falta por terminar de montar los componentes de insercin en la tarjeta.
46
Figura 36. Cyclone Pro de Freescale

Se conecta al ordenador va Ethernet, USB puerto serie.

47
48
Captulo 4
Clculos
captulo se detallan los clculos que han sido necesarios ir haciendo a lo largo del
proyecto para llegar a las distintas soluciones planteadas durante el proyecto.
N ESTE
4.1.
Circuito reset
Se aconseja usar este circuito segn el fabricante del microcontrolador para aplicaciones de
sensibilidad de EMC.
Figura 37. Circuito en la salida del pin de reset

49
I. M EMORIA 4. C LCULOS
4.2.
Convertidor digital analgico
La salida va de 0 a 10 V por lo que se ha hecho la misma divisin para ir en digital de 0 a

0xFF.
Algo en el datasheet?
4.3.
Medidas de las entradas analgicas de temperatura
El sensor de temperatura es una NTC. La relacin entre la temperatura y la resistencia de

sta es exponencial, por lo que se necesita una tabla de conversin entre ellos.
Se ha diseado partiendo de una termorresistencia NTC con un valor de 10 K a 25 C y una
B de 3980.
Se ha usado la siguiente tabla de conversin propia de la empresa Sistena:
50
4.4.
Control PI
Se usa el control PI para regular:

1. las temperaturas de salidas de las calderas
2. las vlvulas de impulsin
La ecuacin usada para realizar este control ha sido la siguiente:
Salida = Kp Error Erroranterior +
4.5.
Error
Ti
Medidas de las entradas analgicas de presin
Es una sonda lineal, por lo que solo es necesario saber el inicio y fin de escala para poder
hacer la conversin entre la medida que sale del conversor A/D (dentro ya del microcontrolador)
y la medida real que interesa conocer.
4.6.
Clculo resistencias de PULL-UP
Estas resistencias se usan para elevar la tensin en la entrada de un circuito lgico.
Figura 38. Circuito con resistencia PULL-UP
4.6.1.
Salida conversor D/A (salidas analgicas)
Las variables son las siguientes teniendo en cuenta que el circuito lgico en este caso es el
microcontrolador:
Vcc = 5V
Vo = 2V
53
I = 1A
RP U LLU P
La ecuacin que liga todas las variables:
Vcc Vo = I RP U LLU P
Por lo que:
RP U LLU P
Vcc Vo
I
52
1A
La resistencia debe ser:
RP U LLU P 3M
Finalmente se ha elegido una resistencia algo menor para que el consumo no sea excesivo y,
a la vez suficiente para la aplicacin que va a tener:
RP U LLU P = 100K
Figura 39. Resistencias del microcontrolador al conversor D/A

54
4.6.2.
Resistencias bus I2C
Se trata del mismo caso que antes, por lo que el clculo es el mismo por lo que:
RP U LLU P = 100K
Figura 40. Resistencias del microcontrolador al bus I2C
4.7.
Clculo resistencia del circuito de alarma
Este circuito se coloca en un pin del microcontrolador por lo que la resistencia sirve para
limitar la corriente y proteger al micro.
Se impone que circule una corriente de 3 mA.
R32 =
VCC VDIODO VM
I
5140,6
3mA
Por lo que:
R32 = 1K
55
Figura 41. Circuito de alarma
4.8.
Clculo del da de la semana
Para programar los distintas tareas de funcionamiento de la caldera se necesita saber el da

de la semana correspondiente al da del mes y del ao. Para ello existe un algoritmo creado que
se resume a continuacin.
4.9.
Meses correspondientes
Se aplica a los meses del calendario que empiezan en el mismo da de la semana. Los meses
son correspondientes si el nmero de das entre ellos es divisible entre 7. Por ejemplo, febrero
corresponde con marzo ya que febrero tiene 28 das, es decir, es divisible entre 7.
En ao normal
Enero y octubre
Febrero, marzo y noviembre
Abril y julio
Septiembre y diciembre
Mayo, junio y agosto no tienen correspondencia con ningn mes
En ao bisiesto
Enero, abril y julio
Febrero y agosto
Marzo y noviembre
56
Septiembre y diciembre
Mayo, junio y octubre no tienen correspondencia con ningn mes
4.9.1.
Procedimiento
El algoritmo a aplicar es el siguiente:

3( A1
+1)
A1
100
d = (A 1) %7 +
%7 + M + D %7 %7
4
4
Donde:
d = da de la semana que se quiere calcular. d = 0 corresponde a domingo
A = ao
%7 = hay que quedarse con el resto de la divisin entre 7.
M = hacer %7 al mes del que se quiere calcular el da de la semana
D = da numrico del mes
4.9.2.
Ejemplo
Calcular el da de la semana para el 25 de mayo de 2006

A = 2007
M =1
D = 25
((A 1) %7 = 2006 %7 = 4

A1
4
3( A1
+1)
100
4

%7 = 3
D %7 = 25 %7 = 4
d = (4 + 3 + 1 + 4) %7 = 5
Por lo que el 25 de mayo de 2006 fue viernes.

57
58
Captulo 5
Resultados
N ESTE
captulo se resumen los resultados obtenidos.
El esquema del hardware desarrollado se muestra a continuacin. Se puede ver la fuente

conmutada de alimentacin arriba en el centro, el microcontrolador en el centro de la imagen de
donde parten el resto de circuitos. A la derecha se encuentran las entradas analgicas y abajo
a la derecha las entradas digitales. En la parte de abajo central se encuentran las dos salidas
analgicas de control de las llamas de las calderas. En la parte izquierda inferior se muestran
salidas digitales. Y la parte superior son circuitos con posibilidad de usarlos como entradas o
salidas digitales. Se ha diseado as para poder reutilizar este hardware en la empresa para otros
proyectos similares.
59
I. M EMORIA 5. R ESULTADOS
Figura 42. Esquema genrico hardware
La pcb fabricada para unas dimensiones especficas:
Figura 43. Cara delantera layout

60
Figura 44. Cara trasera layout
Y en la siguiente figura se muestra su estado actual:
Figura 45. Tarjeta actual
El programa principal y las interrupciones:

61
Figura 46. Programa principal
Figura 47. Interrupciones

62
La vista exterior de la tarjeta junto con el display es la siguiente:

63
64
Captulo 6
Conclusiones
proyecto ha consistido en disear un control de salas de calderas que permite
manejar todas las variables asociadas a este tipo de sistema y regularlas dependiendo
de la temperatura que se desee en cada momento.
STE
Para ello se hizo un estudio de las variables necesarias a partir de un esquema general del
sistema a controlar. En funcin de este factor se eligi un microcontrolador acorde con las
necesidades. Se utiliz un microcontrolador con poca memoria pero suficiente para este proyecto
y nuevo, por lo que incluye las ltimas funciones y tambin es ms barato.
Se realiz el diseo de los distintos circuitos que llegan/parten del microcontrolador para
poder adecuar las distintas seales de entradas y salidas y hacerlas entendibles por el cerebro de
la tarjeta.
Este circuito se incluy en OrCAD para poder luego hacer la distribucin fsica de los
componentes en la tarjeta y poder mandarlo a fabricar a un proveedor externo.
A su vez y de forma paralela se realiz el software para el microcontrolador.
El objetivo fundamental era realizar este diseo con un coste inferior al que actualmente hay
en el mercado para este tipo de equipo. Este objetivo se ha completado con xito ya que se ha
conseguido un precio 3 veces inferior al de la competencia.
El resto de objetivos se han cumplido satisfactorialmente. Se ha conseguido adems dotar
al sistema de ciertas caractersticas que lo diferencian de la competencia. Se ha realizado un
producto estndar para su uso en cualquier parte del mundo gracias a la fuente conmutada y
tambin a la comunicacin serie RS-485.

65
I. M EMORIA 6. C ONCLUSIONES
66
Captulo 7
Futuros desarrollos
N ESTE
capitulo se recogen algunas mejoras que se podran implantar en el futuro.
En este proyecto se da la opcin de usar una o dos calderas. Existen otros sistemas de calor
diferentes a las calderas como puede ser un colector solar.
Figura 49. Colector solar
A su vez tambin se podra dar a elegir entre varios idioma en el display para poder hacer as
ms fcil el lanzamiento del producto de forma internacional.
Otra mejora a considerar sera la de detectar si en una habitacin donde est encendida la
calefaccin realmente se est usando o no hay nadie en ella. Es una forma de hacer ms eficiente
el sistema y conseguir ahorrar cuando no se est usando.
La mayora de estas mejoras son fciles de implantar ya que se pueden realizar a nivel de
software por lo que no incrementaran demasiado el coste del proyecto.

67
I. M EMORIA 7. F UTUROS DESARROLLOS
Firmado: ............................................

30 de mayo de 2012
68
Captulo 8
Lista de materiales
las siguientes pginas se encuentra la lista de materiales del proyecto.

69
Revisin: 0.0
LISTA MATERIALES EAS133A1.00Y

Motivo Revisin:
Fecha Rev: 02/02/2012
Control en Sala de Calderas
Referencias
Cdigo
-----
cantidad
observaciones
Rev:
ESS133A1.00Y
Subc. Tarjeta S133A1 <RoHS>
0.0
ESS133A1KIT1
Subc. Kit S133A1 <RoHS>
0.0
jueves, 02 de febrero de 2012
Pgina 1 de 1
Revisin: 0.0
LISTA MATERIALES ESS133A1.00Y

Motivo Revisin:
Referencias
Fecha Rev: 02/02/2012
Prototipos
Cdigo
cantidad
observaciones
---
PCBS133A1R0Y
Circuito Impreso S133A1 <RoHS>
---
ESCSMDS133A1Y
Subc.componentes smd S133A1 <RoHS>
---
ESMESS133A1Y
Subc.montaje tarjeta S133A1 <RoHS>
AO1,AO3,AO4,AO5
UAOTLP281-4SMDY
Acopl. pt. TLP281-4 (GB-TP,J,F) smd 16p.

<<RoHS>>
Opcional: VISHAY_SMD-TCMT4100
AO2
UAOTLP281-1SMDY
Acopl. pt. TLP281 (F) smd 4p. <<RoHS>>
C1,C2,C9,C10
CEL220MF25VS0810Y
Cond. elect.smd 220uF 25V SMD-0810 <RoHS>
Opcional: SMD_1010 <RoHS>
C12
CMC 22NF SMD-0805
C13,C25
CMC 100NF SMD-0805
C14
CTA 10MF-25V SMD_7343 <RoHS>
C19
CSCSIS01/47MF5V5Y
Cond. Supercap TOKIN 47mF 5,5V FYD0H473ZF

<RoHS>
C20
CMC 1NF SMD_0805 <RoHS>
C3
CPO0M0022F1K6VR15Y
Cond. poliprop. 2,2 KpF 1600V rast.15 <RoHS>
C4,C5
CPO0M1F275VR15XY
Cap. poliest. 100K 275Vac r.15 X2 <RoHS>
C6
CEL10MF400VR5D10Y
Cond. elect.rad. 10uF 400V R.5 10x19 <RoHS>
C7,C11
CPO0M022F250VR15YY
Cap. poliest. 0,022uF 250Vac r.15 Y2 <RoHS>
C8,C15,C16,C17,C1
8,C21,C22,C23,C24
CI1
UCIEEP24C16INDSO8Y
CMC 10NF SMD-0805

CI EEPROM 24C16 Industrial -smd- SO8 <RoHS>
33
D1,D8,D10,D14,D16
,D18,D20,D22,D24,
D28,D30,D35,D37,D
40,D43,D46,D48,D5
0,D51,D52,D53,D54,
D55,D56,D57,D58,D
59,D60,D61,D62,D6
3,D64,D65
LED VERDE SMD_0805 <RoHS>
D12
DZE1W18VSMDY
Diodo zener 1W 18V smd DO214AA <RoHS>
D2,D5,D6,D7
DIO1N4007UFY
Diodo UF4007 Ultra-Fast "Tape in Box" <RoHS>
D25,D32
DIO1N4148SOD323Y
Diodo 1N4148 smd MicroMELF SOD323

<RoHS>
D27
DZE 4V3 400MW SMD_DO-213AA
D3
DPTSMD01/600V1,0AY
Pte. rectif. 600V 1,0 Amp smd DFS <RoHS>
D33,D34,D39,D44,D
45,D47
DZEP6SMB6.8AY
Transil P6SMB-6.8A unidirecc. smd DO214AA

<RoHS>
Opcional: DIOTEC SMD-P6SMBJ5.0
D4,D9,D11,D13,D15
,D17,D19,D21,D23,
D26,D29,D31,D36,D
38,D41,D42
DIOMCL103AUMELFY
16
Diodo Schottky MCL103A MicroMELF Reel

<RoHS>
Opcional: MCL103B
Pgina 1 de 3
Rev:
0.0
0.0
Revisin: 0.0

Motivo Revisin:
Fecha Rev: 02/02/2012
Prototipos
D49
DZE 10V 400MW SMD_DO-213AA
F1
FUSXXXPTPCBY
Porta-Fusible circ. impreso horiz. 5x20

<<RoHS>>
F1.1
FUS5X20S00A5Y
Fusible 5x20 0,5 A <<RoHS>>
F2
FUS508CIS00A50Y
Fusible BEL MTR_500mA Radial raster

5,08 <RoHS>
JP1,JP2,JP3,JP4
JPET1X02R254Y
Bloque pines 1x2 2,54 <RoHS>
JP1.1,JP2.1,JP3.1,JP4
.1
JPE0254Y
K1,K2,K3,K4,K5,K6,
K7,K8,K9,K10,K11,
K12,K13,K14,K15,K
16
KREMATPA1ADC12VY
16
L1,L3
TCHSIS00/01S56UHY
Chip inductor 56 uH 10% smd 1812 <RoHS>
L2
TCHKASRDS042X39Y
Choque KASCHKE RDS 0,4A 2x39 mH (049.645)

<<RoHS>>
Q1,Q2,Q3,Q4
QTRBC846SOT23Y
Transistor BC846 smd SOT23 <RoHS>
Jumper <<RoHS>>
Rel MAT PA1A 12Vdc <RoHS>
R1,R13,R20,R24,R3
3,R41,R52,R59
XXX-1/8W-1% SMD_0805 <RoHS>
R10,R15
1K5-1/8W-1% SMD_0805 <RoHS>
R11
330H-1/8W-5% SMD_0805 <RoHS>
R12,R32
1K-1/8W-5% SMD_0805 <RoHS>
R14
6K9-1/8W-5% SMD_2010 <RoHS>
R18
5K6-1/8W-5% SMD_0805 <RoHS>
R2,R29,R30,R31,R7
5,R76,R77
100K-1/8W-5% SMD_0805 <RoHS>
R3
56K-1/8W-5% SMD_0805 <RoHS>
R34,R42,R44,R45,R
47,R54,R60,R63,R64
,R65
10
10K-1/8W-5% SMD_0805 <RoHS>
R35
20K-1/8W-1% SMD_0805 <RoHS>
R38
680H-1/8W-5% SMD_0805 <RoHS>
R39
12K1-1/8W-1% SMD_0805 <RoHS>
R4,R16,R22,R26,R2
8,R40,R49,R53,R61,
R68,R70,R71,R72,R
73,R79,R80,R83,R84
18
4K7-1/8W-5% SMD_2010 <RoHS>
R46
47H-1W-5% SMD_2512 <RoHS>
R5
620H-1W-5% SMD_2512 <RoHS>
R50
200K-1/8W-5% SMD_0805 <RoHS>
R51,R67
120H-1/8W-5% SMD_0805 <RoHS>
R57
4K3-1/8W-5% SMD_0805 <RoHS>
Pgina 2 de 3
Motivo Revisin:
Fecha Rev: 02/02/2012
Revisin: 0.0

Prototipos
R58
47H-1/8W-5% SMD_0805 <RoHS>
R6,R17,R21,R25,R3
6,R43,R55,R62
100H-1/8W-5% SMD_0805 <RoHS>
R69
510H-1/8W-5% SMD_0805 <RoHS>
R7
10H-1/8W-5% SMD_0805 <RoHS>
R74,R78,R81,R82,R
85,R86,R87,R88
10K-1/8W-1% SMD_0805 <RoHS>
R8,R19,R23,R27,R3
7,R48,R56,R66
200H-1/8W-1% SMD_0805 <RoHS>
R9
300H-1/4W-5% SMD_1210 <RoHS>
RT1
RPTSIS01Y
Resist. PTC EPCOS B59995C120A70 <RoHS>
RV1
RVV0,4W275VY
R.Varistor 275Vac 0,4W d:10mm r.:7,5

<<RoHS>>
SW1,SW2,SW3
SMS8CY
Microint. 8 circ. insercin <RoHS>
SW4
SMS4CY
Microint. 4 circ. insercin <RoHS>
T1
TFOSIS01/01Y
Trafo Ferrita 12W 5/12V <<RoHS>>
U1,U10
UCIULN2803SO18Y
CI ULN2803 smd SO18 <RoHS>
U12
UCIMAX500BEWESO16Y
CI MAX 500 BEWE -smd- SO16 <<RoHS>>
U2
UCIFSQ0265RNY
CI FSQ0265RN DIL8 (Fairch) <RoHS>
U3,U5
UCITL431IDSO8Y
CI TL431IDG industrial -smd- SO8
U4
UCIM41T56INDS08Y
U6,U9
UCIXXX487INDSO8Y
CI xxx 487 Industrial smd SO8 <RoHS>
U7
UMPMC9S08AC60S010Y
MProcesador (D) MC9S08 AC60 CPU-E LQFP-64

<RoHS>
U8,U11,U13
UCITLC2272AIDSO8Y
CI TLC2272AID -smd- SO8 <<RoHS>>
X1
JPTSAUMSM03003Y
Borna SAURO MSM03003 3p 7,50 <RoHS>
X11,X8,(X5.1,X5.2,
X5.3),(X13.1,X13.2,
X13.3),(X14.1,X14.2,
X14.3)
JPTSAUMEB0300N1Y
11
X2,X3,X6,X10,X12,
X15
JPTRIA31092104Y
Borna tor. RIA 31092104 4p 5,00 <RoHS>
X4,X9
JPTSAUMEB0200N1Y
Borna SAURO MSB02001-0NC 2p. 5.00 <RoHS>
X7
JPET2X03R254Y
Y1
YCZ32K768HZ85SMXY
Trafo 74010
Opcional: FSDM0265RNBY
<RoHS>
CI M41T56-M6E industrial -smd- SO8

<RoHS> Opcional: UCIDS1307ZNSO8Y
QUAD.50M/64/WG12.00
Borna SAURO MSB03001-0NC 3p. 5.00 <RoHS>
Bloque pines 2x3 2,54 <RoHS>

Cuarzo 32,768 Kc smd 85SMX 20ppm -40+85C
<RoHS>
Pgina 3 de 3
Revisin: 0.0
LISTA MATERIALES ESS133A1KIT1

Motivo Revisin:
Referencias
Fecha Rev: 02/02/2012
Control en Sala de Calderas
Cdigo
cantidad
observaciones
---
ESS118TAPH21
Tapa caja S118 Alt= 21mm ABS Gris RAL7035
---
ESS118BASH17
Base caja S118 Alt= 17mm Negra
---
ESS118PET01
Soporte poliester transp. 0,8mm troquelado s.

muestra
---
ESS118LEX01
Cartula LEXAN adhesiva + serigrafa S118 (2

colores) s. muestra
---
ESGS133A1
A1
ZTODINCL81Z/2.6X6
Tornillo CL81Z 2,6x6 (alomada-philips)
B1
ZBOLSA08X12
Bolsa plstico 8x12
B1.1
ZTODINVLX3.0X25Z
Tornillo VELOX 3,0x25 Zn
Sujecin de la Base a la pared
B1.2
ZTACOFIS5MM
Taco nylon gris 5 mm
Sujecin de la Base a la pared
Rev:
Existencias limitadas: Molde extraviado
Subc.grabacion S133A1
Sujecin del PCB a la Base Caja S118
Pgina 1 de 1
0.0
Captulo 9
Fotografas equipo
se muestran unas fotografas realizadas al equipo casi terminado. La

ltima es cmo se vera externamente una vez finalizada la placa y conectado al display.
CONTINUACIN
Figura 50. Circuito dentro de la caja

75
I. M EMORIA 9. F OTOGRAFAS EQUIPO
Figura 51. Circuito con cyclone pro
76
Bibliografa
[1] F. L. Pagola y de las Heras, Regulacin automtica,Ingeniera, Comillas.
[2] Sedra/Smith, Circuito microelectrnicos,Ed. Oxford UP, 1998
[3] Hart, Daniel W, Electrnica de potencia. PEARSON Prentice Hall.
[4] Salvador Escoda, Web distribuidor espaol. http://www.salvadorescoda.com/
[5] Ifs-store, Web distribuidor internacional. http://www.ifs-store.com/
products/RVP340.html
http://www.ifs-store.com/products/RVP361.html
[6] Wikipedia,
Enciclopedia
libre.
http://es.wikipedia.org/wiki/
Algoritmo_para_calcular_el_d%C3%ADa_de_la_semana
[7] Freescale Semiconductor, Fabricante microprocesadores. http://www.freescale.
com/
[8] Freescale Semiconductor: datasheet del microcontrolador, Fabricante microprocesadores. http://www.freescale.com/files/microcontrollers/doc/data_
sheet/MC9S08AC60.pdf

77
II. M EMORIA B IBLIOGRAFA
78
ML
PARTE II
ESTUDIO ECONMICO
II. E STUDIO ECONMICO
de este captulo es analizar la viabilidad de este proyecto, adems de

comprobar si se ha cumplido con el objetivo primero del proyecto que se recordar era
conseguir crear un producto que existe en el mercado pero a un precio inferior (debe ser inferior
a 618,29 e).
L PROPSITO
0.1.
Introduccin
El sector de la electrnica y de este tipo de controladores aun est en pleno desarrollo e

implantacin.
Para entrar en el mercado hay que conseguir superar las barreras que ponen los competidores
ya existentes en el mercado. Este proyecto se ha realizado desde la empresa SISTENA, quien
lleva en el mercado mas de 35 aos. Realizar un proyecto en una empresa con esta antigedad
aporta valor aadido al producto pues el cliente ya conoce cmo se trabaja en la empresa y por
tanto, en cierta manera est fidelizado a ella.
Este tipo de productos no lo compra el pblico en general. Los clientes principales de estos
productos son instaladores y empresas dedicadas al suministro de productos para instalaciones.
Este producto puede aprovechar la situacin econmica actual para entrar al mercado. Ahora
ms que nunca se busca minimizar costes.
Este producto tiene valor aadido gracias a la fuente conmutada que lo alimenta. Y es que,
gracias a ella, se puede usar este producto en cualquier pas del mundo, independientemente de
la tensin de alimentacin y de la frecuencia.
0.2.
Anlisis econmico
A continuacin se analizan los costes de produccin del control de salas de calderas.

Como se detalla en el presupuesto y de forma especfica en el captulo 4 del mismo, el coste
total al que asciende la primera unidad de este sistema de control es de 18941,6e. Sin embargo,
a medida que las ventas aumenten el coste ser mucho menor (economas de escala).
Suponiendo que en un primer ao se venden 50 unidades y el siguiente se vende el doble,
es decir 150 unidades en total, se pueden repartir los costes del proyecto entre estas unidades.
81
II. E STUDIO ECONMICO
Al coste total del proyecto habra que aadir el coste del hardware de cada una de las tarjetas:
49,67e.
El coste total del proyecto sin incluir hardware sera: 18891,93e.
El coste total de hardware de 150 tarjetas: 7450,5e.
Sumando ambas cantidades el coste asciende a: 26342,43e.
Esta cantidad repartida entre 150 tarjetas: 175,62e. Por lo que este sera el precio mnimo al
que se podra vender la primera tarjeta electrnica.
Si se quiere tener un margen de beneficio del 25 % el producto costara 219,52e.
Considerando como precio final 220ese consigue un producto con un precio 3 veces inferior
a un producto similar que est en el mercado.
82
ML
PARTE III
MANUAL DE USUARIO
Captulo 1
Visualizaciones
T1: Temperatura impulsin calefaccin 1.
T2: Temperatura impulsin calefaccin 2.
Tr: Temperatura de retorno.
TE: Temperatura exterior.
TC: Temperatura impulsin caldera.
TA: Temperatura impulsin A.C.S.
P1: Presin agua calefaccin 1.
P2: Presin agua calefaccin 2.
Ct: Consigna temperatura calefaccin.
Cr: Consigna de temperatura reducida.
Cu: Consigna A.C.S.
Cc: Consigna impulsin caldera.
CP: Consigna de presin.
L1: Salida analgica llama caldera 1.
L2: Salida analgica llama caldera 2.
C1: Marcha/Paro caldera 1.
C2: Marcha/Paro caldera 2.
b1: Marcha/Paro bomba impulsin calefaccin 1.
b2: Marcha/Paro bomba impulsin calefaccin 2.
85
III. M ANUAL DE USUARIO
bA: Marcha/Paro bomba impulsin A.C.S.

b3: Marcha/Paro bomba carga caldera 1.
b4: Marcha/Paro bomba carga caldera 2.
CA: Contador de agua.
CC: Contador de gas.
HH: Hora.
Para pasar de una visualizacin a la siguiente se utiliza el pulsador SEL.

En las indicaciones de Marcha/Paro, se alterna la visualizacin del estado ON/OFF con las
horas de funcionamiento. Si el sistema est en modo MANUAL, se puede poner en marcha o
parar mediante los pulsadores de SUBIR y BAJAR.
Cuando se visualizan las consignas, stas se pueden modificar mediante los pulsadores de
SUBIR y BAJAR.
86
Captulo 2
Modos de funcionamiento
El equipo tiene los siguientes modos de funcionamiento:

1.- Parado: Estn todas las salidas desexcitadas. No se visualizan los iconos: , , , ni .
2.- Manual: Las calderas y bombas se arrancan y paran manualmente. La salida analgica
de la llama de la caldera se regula para obtener una temperatura de impulsin segn la
consigna y las vlvulas se regulan para obtener las temperaturas segn las consignas. Se
visualiza y si est alguna caldera en marcha , y si est alguna bomba en marcha .
3.- Automtico: El sistema funciona de modo automtico con la caldera y bombas en
marcha, regulndose la caldera y las vlvulas para obtener las temperaturas de acuerdo a
las consignas. Se visualiza y la indicacin de caldera y bomba en marcha.
4.- Reducido: El sistema funciona en modo automtico, pero con la consigna de
temperatura reducida. Se visualiza , y la indicacin de caldera y bomba en marcha.
Para encender o apagar el equipo se utiliza el pulsador ON/OFF. Una vez que el equipo est
en marcha, para cambiar el modo (Manual - Automtico - Reducido) se utiliza el botn MODO.
En la configuracin de 2 calderas, en modo automtico o reducido, la segunda caldera se
pone en marcha si no se llega a la consigna de temperatura de impulsin y la regulacin de la
llama est al mximo. La parada de esta segunda caldera se produce si se est en la temperatura
de consigna y la regulacin de la llama de las calderas es menor del 50 %.
Las regulaciones de llama de caldera y de vlvulas de mezcla se realizan mediante una
regulacin PI (proporcional - integral), siendo las vlvulas de mezcla de regulacin a 3 puntos.

87
88
Captulo 3
Programaciones
Es posible programar para el sistema 2 periodos horarios de marcha, 2 periodos horarios de

parada y 1 periodo horario de marcha reducida para cada da de la semana; as como un periodo
de vacaciones durante el cual el sistema estar parado.
La programacin puede estar activada o desactivada. Cuando la programacin est activada,
no se puede efectuar cambio de modo de funcionamiento a manual. Para activar o desactivar la
programacin se pulsa PRG, en ese momento se pone intermitente el smbolo y con las teclas de
SUBIR y BAJAR se activa o desactiva la programacin.
Para realizar la programacin, se pulsa PRG, apareciendo la seleccin de activacin o
desactivacin. Con una nueva pulsacin de PRG se selecciona el da que se quiere programar
(del 1 al 7) o bien el periodo de vacaciones (aparecen en el display los 7 nmeros 1234567). Si se
ha seleccionado el da, se ponen intermitentes los periodos y con las teclas de SUBIR y BAJAR
se selecciona el periodo. Pulsando de nuevo PRG se pone intermitente la hora y con las teclas
de SUBIR y BAJAR se selecciona la hora de inicio del periodo. Pulsando de nuevo PRG, si el
periodo seleccionado es de marcha, se pone intermitente la consigna y con las teclas de SUBIR y
BAJAR se selecciona la consigna de temperatura de calefaccin para ese periodo. Pulsando de
nuevo PRG se vuelve a la seleccin del da. Para salir de programacin se pulsa la tecla ON/OFF.
Si la seleccin realizada ha sido periodo de vacaciones, con la siguiente pulsacin de PRG se
selecciona el da de inicio, con la siguiente pulsacin el mes de inicio, con la siguiente pulsacin
el da final y con la siguiente pulsacin el mes del final del periodo de vacaciones.

89
90
Captulo 4
Parmetros
Para entrar en el modo PARAMETROS se debe pulsar SEL y mantener pulsada la tecla
durante 2 segundos. En el display aparece PA y con las teclas de SUBIR y BAJAR se debe
introducir la clave y posteriormente pulsar de nuevo SEL. Si la clave no es correcta se permite la
visualizacin de los parmetros, pero no se pueden modificar.
Los distintos parmetros que incorpora el equipo son:
1.- Clave.
2.- Configuracin: 1 - 1 caldera, 2 - 2 calderas.
3.- Seleccin invierno(0)/verano(1). Si est seleccionado verano, la calefaccin no se acta
por la programacin.
4.- Apagado de caldera: 0 - NO, 1 - SI. Si est seleccionado 1, la caldera se apaga si est
un tiempo (parmetro 5) con la regulacin al mnimo.
5.- Tiempo de apagado de caldera: Si el parmetro 4 est en 1, cuando transcurre este
tiempo con la regulacin de la llama de la cadera al mnimo, se apaga la caldera.
6.- Tiempo mnimo de marcha de caldera: Si el parmetro 4 est en 1, para que se apague
la caldera tiene que haber estado este tiempo mnimo en marcha.
7.- Temperatura exterior para apagado de calefaccin: Si la temperatura exterior es superior
a este valor se apaga el sistema de calefaccin.
8.- Banda proporcional para regulacin de temperatura de impulsin de caldera con la
salida analgica de control de llama.
9.- Banda proporcional para regulaciones de temperatura con las vlvulas de mezcla.
10.- Banda proporcional para regulacin de presin.
91
11.- Tiempo de integracin para regulacin de temperatura de impulsin de caldera con la

salida analgica de control de llama.
12.- Tiempo de integracin para regulaciones de temperatura con las vlvulas de mezcla.
13.- Tiempo de integracin para regulacin de presin.
14.- A.C.S.: 0 - No existencia de sistema de A.C.S., 1 - Sistema de produccin de A.C.S.
funciona segn la programacin, 2 - Sistema de produccin de A.C.S. funciona continuo,
excepto el periodo de vacaciones si est programado.
15.- Prioridad A.C.S.: 0 - NO, 1 - SI. Si el sistema de A.C.S. tiene prioridad, cuando se
pone en marcha, se apaga el sistema de calefaccin.
16.- Regulacin A.C.S.: 0 - NO, 1 - SI. Si el sistema de A.C.S. no tiene regulacin
(no existe vlvula de mezcla en el sistema), el sistema se pone en marcha o para segn
la consigna seleccionada y la histresis (parmetro 17). Si el sistema de A.C.S. tiene
regulacin (existe vlvula de mezcla), el sistema se para si pasa un tiempo (parmetro 18)
con la regulacin de la vlvula al mnimo. Vuelve a arrancar cuando la temperatura de
impulsin baja de la consigna el valor de la histresis (parmetro 17).
17.- Histresis A.C.S.
18.- Tiempo para parada de sistema A.C.S.
19.- Funcin antihielo: 0 - NO, 1 - SI. Si est seleccionada la funcin antihielo, el sistema
de calefaccin se pone en marcha si la temperatura exterior es menor de un valor (parmetro
20) y la temperatura de impulsin de calefaccin es menor de otro valor (parmetro 21).
El sistema se apaga si la temperatura exterior sube del parmetro 17 ms la histresis
(parmetro 22) o si la temperatura de impulsin se mantiene segn la consigna de antihielo
(parmetro 23) durante un tiempo (parmetro 24). Cuando el sistema se pone en marcha
debido a la funcin antihielo, se sealiza en el display el smbolo .
20.- Temperatura exterior para arranque por antihielo.
21.- Temperatura de impulsin de calefaccin para arranque por antihielo.
22.- Histresis de temperatura exterior para parada por antihielo.
23.- Temperatura de consigna de impulsin de calefaccin cuando est activada la funcin
antihielo.
24.- Tiempo de activacin de la funcin antihielo.
25.- Funcin anti-legionella: 0 - NO, 1 - SI. Si est activada, la consigna de impulsin de
A.C.S. se sube a otro valor superior (parmetro 26) cuando el sistema de A.C.S. se pone en
92
marcha por primera vez el da 1 de la semana. Permanece en este valor durante un tiempo
(parmetro 27).
26.- Temperatura de consigna de impulsin A.C.S. en funcin anti-legionella.
27.- Tiempo de activacin de la funcin anti-legionella.
28.- Factor de conversin del contador de agua.
29.- Factor de conversin del contador de gas.
30.- Direccin de comunicaciones.
31.- Versin del programa.

93
IV. M ANUAL DE USUARIO
94
ML
PARTE IV
CDIGO FUENTE
Captulo 1
Programa de control
;
HEADER CALDERA
PAGELENGTH 41
;PROGRAMA DE CONTROL SALAS DE CALDERAS

;MICROPROCESADOR MOTOROLA MC9S08AC60
;TABLAS DE TEMPERATURA REDUCIDAS
;REGISTROS MICROPROCESADOR
PTAD:
PTADD:
PTBD:
PTBDD:
PTCD:
PTCDD:
PTDD:
PTDDD:
PTED:
PTEDD:
PTFD:
ZTFDD:
PTGD:
PTGDD:
ADCSC1:
ADCRH:
ADCRL:
ADCCFG:
APCTL1:
APCTL2:
TPM1SC:
TPM1MODH:
TPM1MODL:
SCI1BDH:
SCI1BDL:
SCI1C1:
SCI1C2:
SCI1S1:
SCI1S2:
SCI1S3:
SCI1D:
SCI2BDH:
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
0
1
2
3
4
5
6
7
8
9
$A
$B
$C
$D
$10
$12
$13
$16
$17
$18
$20
$23
$24
$38
$39
$3A
$3B
$3C
$3D
$3E
$3F
$40

;PUERTO A
;DIRECCIONES PUERTO A
;PUERTO B
;DIRECCIONES PUERTO B
;PUERTO C
;DIRECCIONES PUERTO C
;PUERTO D
;DIRECCIONES PUERTO D
;PUERTO E
;DIRECCIONES PUERTO E
;PUERTO F
;DIRECCIONES PUERTO F
;PUERTO G
;DIRECCIONES PUERTO G
;CONTROL ADC
;RESULTADO CONVERSION (MSB)
;RESULTADO CONVERSION (LSB)
;CONFIGURACION ADC
;PINES ANALOGICOS
;PINES ANALOGICOS
;CONTROL TIMER1
;DIVISOR TIMER1 (MSB)
;DIVISOR TIMER1 (LSB)
;BAUD RATE UART1 (MSB)
;BAUD RATE UART1 (LSB)
;CONTROL UART1
;CONTROL UART1
;ESTADO UART1
;ESTADO UART1
;CONTROL ERRORES UART1
;DATOS UART2
;BAUD RATE UART2 (MSB)
97
IV. C DIGO FUENTE
SCI2BDL:
SCI2C1:
SCI2C2:
SCI2S1:
SCI2S2:
SCI2S3:
SCI2D:
ICGC1:
ICGC2:
WDOG:
SOPT:
SOPT2:
PTAPE:
PTBPE:
PTCPE:
PTDPE:
PTEPE:
PTFPE:
PTGPE:
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
$41
$42
$43
$44
$45
$46
$47
$48
$49
$1800
$1802
$180C
$1840
$1844
$1848
$184C
$1850
$1854
$1858
;BAUD RATE UART2 (LSB)

;CONTROL UART2
;CONTROL UART2
;ESTADO UART2
;ESTADO UART2
;CONTROL ERRORES UART2
;DATOS UART2
;CONTROL CLOCK
;CONTROL PLL
;RESET WATCH-DOG
;CONTROL WATCH-DOG
;CONTROL WATCH-DOG
;PULL-UP PUERTO A
;PULL-UP PUERTO B
;PULL-UP PUERTO C
;PULL-UP PUERTO D
;PULL-UP PUERTO E
;PULL-UP PUERTO F
;PULL-UP PUERTO G
;DIRECCIONES MEMORIA EEPROM

ADIR:
ARELE:
APOS1:
APOS2:
APOSA:
ACAGUA:
ACGAS:
ADATA:
AREG24:
AREG25:
AREG26:
AREG27:
AREG28:
AREG29:
AREG30:
AREG31:
AREG32:
AREG33:
AREG34:
AREG35:
AREG36:
AREG37:
AREG38:
AREG39:
AREG40:
AREG41:
AREG42:
AREG43:
AREG44:
AREG45:
AREG46:
AREG47:
AREG48:
AREG49:
AREG50:
MVIRG:
TSTAT:
98
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
EQU
0
1
2
3
4
5
$B
$10
$20
$22
$24
$26
$28
$2A
$2C
$2E
$30
$32
$34
$36
$38
$3A
$3C
$3E
$40
$42
$44
$46
$48
$4A
$4C
$4E
$50
$52
$54
$80
$90
;DIRECCION COMUNICACIONES
;SALIDAS RELES
;POSICION VALVULA 1
;POSICION VALVULA 2
;POSICION VALVULA ACS
;CONTADOR AGUA
;CONTADOR GAS
;FLAGS2
;INICIO ESCALA PRESION
;FINAL ESCALA PRESION
;CONSIGNA TEMPERATURA SALIDA CALDERA
;CONSIGNA TEMPERATURA IMPULSION
;CONSIGNA TEMPERATURA IMPULSION REDUCIDA
;CONSIGNA TEMPERATURA ACS
;CONSIGNA PRESION IMPULSION
;BANDA PROPORCIONAL REGUL.CALDERA (LSB)
;TIEMPO INTEGRACION REGUL.CALDERA (LSB)
;BANDA PROPORCIONAL REGUL.TEMP. (LSB)
;TIEMPO INTEGRACION REGUL.TEMP. (LSB)
;BANDA PROPORCIONAL REGUL.ACS (LSB)
;TIEMPO INTEGRACION REGUL.ACS (LSB)
;BANDA PROPORCIONAL REGUL.PRESION (LSB)
;TIEMPO APERTURA VALVULA 1 (SEGS) (LSB)
;TIEMPO APERT. VALVULA ACS (SEGS) (LSB)
;HISTERESIS ACS (LSB)
;TEMPERATURA IMPULSION PARA ANTIHIELO
;TEMPERATURA EXTERIOR PARA ANTIHIELO
;HISTERESIS TEMPERATURA EXTERIOR (LSB)
;TEMPERATURA REGULACION ANTIHIELO
;TIEMPO ACTUACION ANTIHIELO (MIN) (LSB)
;TEMPERATURA ACUMULADOR LEGIONELLA
;TIEMPO ACTUACION LEGIONELLA (MIN) (LSB)
;TEMPERAT. EXTERIOR APAGADO CALEFACCION
;TIEMPO APAGADO CALDERA (SEG) (LSB)
IV. C DIGO FUENTE
TSTEPR:
EQU
$A0
ORG
$80
;DATOS MEMORIA RAM

FLAGS1:
FLAGS2:
FLAGS3:
TINT:
CHAN:
NAD:
ANAUX:
GMED:
VCOMP:
ANM:
ANMA:
NEWI:
INPUTC:
CHDIG:
DSEG:
CODEM:
POS1:
TPOS1:
TPOSA1:
TACT1:
POS2:
TPOS2:
TPOSA2:
TACT2:
POSA:
TPOSA:
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
1
;BIT0:
;BIT1:
;BIT2:
;BIT3:
;BIT4:
;BIT5:
;BIT6:
;BIT7:
FLAG
FLAG
FLAG
FLAG
FLAG
FLAG
FLAG
FLAG
CONVERSIONES A/D
GRABACION EN EEPROM
ERROR EEPROM
PRIMERA MEDIDA
ERROR CRC CANAL 1
NUEVA RECEPCION CANAL 1
ERROR CRC CANAL 2
NUEVA RECEPCION CANAL 2
;BIT0:
;BIT1:
;BIT2:
;BIT3:
;BIT4:
;BIT5:
;BIT6:
;BIT7:
FLAG
FLAG
FLAG
FLAG
FLAG
FLAG
FLAG
FLAG
MARCHA-0:PARADO,1:MARCHA
ANTIHIELO
LEGIONELLA
PRIORIDAD ACS
HABILITACION ANTIHIELO
HABILITACION LEGIONELLA
APAGADO CALDERA
AO BISIESTO
;BIT0:
;BIT1:
;BIT2:
;BIT3:
;BIT4:
;BIT5:
FACT1-FLAG APERTURA/CIERRE VALVULA 1

FACT2-FLAG APERTURA/CIERRE VALVULA 2
FACTA-FLAG APERTURA/CIERRE VALVULA ACS
FCL1-FLAG CIERRE TOTAL VALVULA 1
FCL2-FLAG CIERRE TOTAL VALVULA 2
FCLA-FLAG CIERRE TOTAL VALVULA ACS
1
1
1
2
2
2
3
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

;TIEMPO NECESARIO PARA CLCULO DE MEDIA

;NUMERO DE CANAL CONVERTIDOR A/D
;CALCULO DE MEDIA
;ENTRADAS DIGITALES
;CAMBIO EN ENTRADAS CONTADORES
;CODIGO DE MEMORIA EEPROM Y RTC
;POSICION CALCULADA DE LA VALVULA
;TIEMPO PARA POSICION DE VALVULA
;TIEMPO ANTERIOR
;TIEMPO DE ACTUACION VALVULA
99
IV. C DIGO FUENTE
TPOSAA:
TACTA:
TCAH:
TCALEG:
TCNOC:
DATO:
GDATO:
POSM:
TRYP:
BIN:
DECIM:
NEWE:
BP:
TI:
ERR:
AERR:
ERRX:
OI:
ROI:
OUT:
OUTA:
AERRC:
AERTI1:
AERTI2:
AERACS:
OUTT1:
OUTT2:
OUTTA:
OUTAC:
OUTAT1:
OUTAT2:
OUTATA:
ROIC:
ROIT1:
ROIT2:
ROIACS:
COC:
CRC1:
IBUF1:
CODE1:
DIRDAT1:
NDAT1:
NDATW1:
CODERR1:
DAT1R1:
DAT2R1:
DAT3R1:
DAT4R1:
CRC2:
IBUF2:
CODE2:
DIRDAT2:
NDAT2:
NDATW2:
CODERR2:
DAT1R2:
DAT2R2:
DAT3R2:
DAT4R2:
MPDR:
100
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
1
1
2
2
1
2
2
2
1
3
4
1
1
1
2
2
2
1
1
1
1
2
2
2
2
1
1
1
1
1
1
1
1
1
1
1
1
2
1
1
1
1
1
1
1
1
1
1
2
1
1
1
1
1
1
1
1
1
1
2
;LA RESTA DE TIEMPO DE LA VLVULA

;TIEMPO CUENTA ANTIHIELO (SEGUNDOS)
;TIEMPO CUENTA LEGIONELLA (SEGUNDOS)
;TIEMPO CUENTA APAGADO CALDERA
;POSICION DE MEMORIA EEPROM
;BANDA PROPORCIONAL
;TIEMPO DE INTEGRACION
;ERROR
;ERROR ANTERIOR
;ACCION
;ACCION
;SALIDA
;SALIDA
INTEGRAL
INTEGRAL
CALCULADA POR PI
ANTERIOR
;CHEQUEO REDUNDANCIA CICLICA

;INDICE BUFFER RECEPCION
;CODIGO
;DIRECCION DEL DATO
;NUMERO DE DATOS
;DATOS RECIBIDOS
;CHEQUEO REDUNDANCIA CICLICA

;INDICE BUFFER RECEPCION
;CODIGO
IV. C DIGO FUENTE
DIVDN:
DIVSR:
RESUL:
AN0:
AN1:
AN2:
AN3:
AN4:
AN5:
AN6:
AN7:
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
4
4
3
$10
$10
$10
$10
$10
$10
$10
$10
;MEDIDAS ANALOGICAS
;REGISTROS COMUNICACIONES
REG1:
REG2:
REG3:
REG4:
REG5:
REG6:
REG7:
REG8:
REG9:
REG10:
REG11:
REG12:
REG13:
REG14:
REG15:
REG16:
REG17:
REG18:
REG19:
REG20:
REG21:
REG22:
REG23:
REG24:
REG25:
REG26:
REG27:
REG28:
REG29:
REG30:
REG31:
REG32:
REG33:
REG34:
REG35:
REG36:
REG37:
REG38:
REG39:
REG40:
REG41:
REG42:
REG43:
REG44:
REG45:
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
DS
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2

;DIRECCION (MSB),CONFIGURACION (LSB)

;MODO FUNC. (MSB), MODO FUNC.ACS (LSB)
;MODO FUNC. LEG. (MSB), FLAGS2 (LSB)
;ESTADO ENTRADAS DIGITALES (LSB)
;SALIDAS RELES (ESTADO BOMBAS Y VALVS.)
;TEMPERATURA IMPULSION 1
;TEMPERATURA IMPULSION 2
;TEMPERATURA RETORNO
;TEMPERATURA EXTERIOR
;TEMPERATURA SALIDA CALDERA
;TEMPERATURA IMPULSION ACS
;PRESION IMPULSION 1
;PRESION IMPULSION 2
;SALIDA ANALOG.REGULACION LLAMA 1 (LSB)
;SALIDA ANALOG.REGULACION LLAMA 2 (LSB)
;SALIDA ANALOG.REGULACION BOMBA 1 (LSB)
;SALIDA ANALOG.REGULACION BOMBA 2 (LSB)
;CONTADOR AGUA
;CONTADOR AGUA
;CONTADOR AGUA
;CONTADOR GAS
;CONTADOR GAS
;CONTADOR GAS
;INICIO ESCALA PRESION
;FINAL ESCALA PRESION
;CONSIGNA TEMPERATURA SALIDA CALDERA
;CONSIGNA TEMPERATURA IMPULSION
;CONSIGNA TEMPERATURA IMPULSION REDUCIDA
;CONSIGNA TEMPERATURA ACS
;CONSIGNA PRESION IMPULSION
;BANDA PROPORCIONAL REGUL.CALDERA (LSB)
;TIEMPO INTEGRACION REGUL.CALDERA (LSB)
;BANDA PROPORCIONAL REGUL.TEMP. (LSB)
;TIEMPO INTEGRACION REGUL.TEMP. (LSB)
;BANDA PROPORCIONAL REGUL.ACS (LSB)
;TIEMPO INTEGRACION REGUL.ACS (LSB)
;BANDA PROPORCIONAL REGUL.PRESION (LSB)
;TIEMPO APERT. VALVULA ACS (SEGS) (LSB)
;HISTERESIS ACS (LSB)
;TEMPERATURA IMPULSION PARA ANTIHIELO
;TEMPERATURA EXTERIOR PARA ANTIHIELO
;HISTERESIS TEMPERATURA EXTERIOR (LSB)
;TEMPERATURA REGULACION ANTIHIELO
101
IV. C DIGO FUENTE
REG46:
REG47:
REG48:
REG49:
REG50:
REG51:
REG52:
REG53:
DS
DS
DS
DS
DS
DS
DS
DS
2
2
2
2
2
2
2
2
;TIEMPO ACTUACION ANTIHIELO (MIN) (LSB)

;TEMPERATURA ACUMULADOR LEGIONELLA
;TIEMPO ACTUACION LEGIONELLA (MIN) (LSB)
;TEMPERAT. EXTERIOR APAGADO CALEFACCION
;TIEMPO APAGADO CALDERA (SEG) (LSB)
;HORA (MSB), MINUTOS (LSB)
;DIA SEMANA (MSB), DIA DEL MES (LSB)
;MES (MSB), AO (LSB)
;---------------------------------INTERRUPCIONES------------------------------ORG
$FFFE
DC.W
START
ORG
$FFD0
DC.W
INTAD
ORG
$FFD6
DC.W
RECEP2
ORG
$FFDC
DC.W
RECEP1
ORG
$FFE8
DC.W
TIMER
;INTERRUPCION TIMER
ORG
$9000
;DIRECCIN DONDE COMIENZA EN PROGRAMA, MEMORIA FLASH
LDHX
TXS
LDHX
#$260
;RESET
;CONVERTIDOR A/D
;RECEPCION SERIE CANAL2
;RECEPCION SERIE CANAL1
;PROGRAMA
START:
#0
;---------------------------INICIALIZACION DE REGISTROS---------------------------
MOV
MOV
LDA
STA
LDA
STA
MOV
MOV
MOV
MOV
MOV
MOV
MOV
102
#$2A,ICGC1
#$BB,ICGC2
#$C0
SOPT
#$88
SOPT2
#0,PTADD
#0,PTBDD
#$5F,PTCDD
#$FC,PTDDD
#$E5,PTEDD
#$FF,PTFDD
#$74,PTGDD
;FRECUENCIA CLOCK:2,777 MHZ.
IV. C DIGO FUENTE
LDA
STA
LDA
STA
LDA
STA
LDA
STA
MOV
MOV
MOV
MOV
MOV
#$FF
PTAPE
#3
PTDPE
#$18
PTEPE
#3
PTGPE
#0,PTCD
#0,PTDD
#0,PTED
#0,PTFD
#0,PTGD
;PULL-UPS PUERTO A
;PULL-UPS PUERTO D
;PULL-UPS PUERTO D
;SALIDAS DESACTIVADAS
;SALIDAS DESACTIVADAS
; -------------------------INICIALIZACION DE INTERRUPCIONES-------------------------MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
#$60,ADCSC1
#$F9,ADCCFG
#$FF,APCTL1
#0,APCTL2
#$48,TPM1SC
#5,TPM1MODH
#$6C,TPM1MODL
#0,SCI1C1
#$24,SCI1C2
#0,SCI1BDH
#9,SCI1BDL
#0,SCI2C1
#$24,SCI2C2
#0,SCI2BDH
#9,SCI2BDL
;PERMISO INTERRUPCIONES A/D

;CONFIGURACION A/D
;PINES ANALOGICOS
;TIMER1: 2 IMPULSOS/MSEG
;INTERRUPCIONES RECEPCION
;9600 BAUDIOS
;******* $12 PARA 19200 BAUDIOS
;INTERRUPCIONES RECEPCION
;9600 BAUDIOS
;******* $12 PARA 19200 BAUDIOS
;------------------------INICIALIZACIN DE VARIABLES ---------------------------------MOV

MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
#0,DSEG
#0,FLAGS1
#0,FLAGS3
#0,TINT
#0,NAD
#0,CHAN
#0,IBUF1
#0,IBUF2
#0,POSM
#0,INPUTC
#0,TACT1
#0,TACT2
#0,TACTA
#0,NEWE
#0,AERRC
#0,AERRC+1
#0,AERTI1
#0,AERTI1+1
#0,AERTI2
#0,AERTI2+1
#0,AERACS
#0,AERACS+1
#0,OUTAC
#0,OUTAT1
#0,OUTAT2
#0,OUTATA

103
IV. C DIGO FUENTE
MICONT:
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
LDA
STA
STA
STA
STA
STA
STA
STA
STA
#0,ROIC
#0,ROIT1
#0,ROIT2
#0,ROIACS
#$FF,CRC1
#$FF,CRC1+1
#$FF,CRC2
#$FF,CRC2+1
#0
REG4
REG4+1
REG5
REG5+1
REG14
REG15
REG16
REG17
MOV
MOV
JSR
CMP
BNE
INC
JSR
CMP
BNE
MOV
LDA
JSR
LDX
MOV
LDA
JSR
INCX
CPX
BNE
#$A0,CODEM
#MVIRG,POSM+1
READ
#$FF
YAPROG
POSM+1
READ
#$FF
YAPROG
#ADATA,POSM+1
#0
PROG
#0
#ACAGUA,POSM+1
#0
IPROG
;LECTURA DE MEMORIA EEPROM

;2 LECTURAS SUCESIVAS PARA VER SI EST BIEN
;ESCRITURA MEMORIA EEPROM CON DATOS POR DEFECTO
#$C
MICONT
;*************
MINV:
YAPROG:
ATEST:
104
LDX
MOV
LDA
JSR
INCX
CPX
BNE
JSR
BCLR
BCLR
BRCLR
JMP
MOV
LDA
JSR
#0
#AREG24,POSM+1
DEFVAL,X
IPROG
#$32
MINV
RWDOG
4,PTCD
2,PTED
1,PTGD,ATEST
NATEST
#TSTAT,POSM+1
#$FF
PROG
;ENABLE RECEPCIONES
;AUTOTEST?
;NO
;SI
IV. C DIGO FUENTE
NERR1M:
NERR2M:
NERR3M:
JERR1:
NERR4M:
ERROR:
FAT:
NATEST:
MRCONT:
MOV
LDA
JSR
LDA
JSR
MOV
JSR
CBEQA
BRA
JSR
CBEQA
BRA
MOV
LDA
JSR
JSR
MOV
MOV
LDA
JSR
LDA
JSR
MOV
JSR
CBEQA
BRA
JSR
CBEQA
JMP
MOV
LDA
JSR
JSR
MOV
#TSTEPR,POSM+1
#$AA
IPROG
#$55
PROG
#TSTEPR,POSM+1
READ
#$AA,NERR1M
JERR1
IREAD
#$55,NERR2M
JERR1
#TSTEPR,POSM+1
#0
IPROG
PROG
#$D0,CODEM
#$A,POSM+1
#$AA
IPROG
#$55
PROG
#$A,POSM+1
READ
#$AA,NERR3M
JERR1
IREAD
#$55,NERR4M
ERROR
#$A,POSM+1
#0
IPROG
PROG
#$A0,CODEM
;COMPROBAR EEPROM
JSR
BRA
JSR
MOV
LDA
JSR
RWDOG
ERROR
DELAT
#TSTAT,POSM+1
#0
PROG
;ERROR AUTOTEST
MOV
JSR
STA
MOV
JSR
STA
LDX
MOV
JSR
STA
INC
INCX
CPX
BNE
#ADIR,POSM+1
READ
REG1
#ADATA,POSM+1
READ
FLAGS2
#0
#ACAGUA,POSM+1
READ
REG18,X
POSM+1
;LEER DATOS DE EEPROM
;COMPROBAR RTC
;AUTOTEST CORRECTO
#$C
MRCONT

105
IV. C DIGO FUENTE
MIREG:
TESTOK:
WOK:
WAITAD:
106
LDX
MOV
JSR
STA
INC
INCX
CPX
BNE
#0
#AREG24,POSM+1
READ
REG24,X
POSM+1
MOV
JSR
CBEQA
NOP
JSR
MOV
MOV
MOV
JSR
AND
JSR
JSR
JSR
STA
JSR
AND
PSHA
JSR
PULA
JSR
STA
JSR
DECA
STA
JSR
AND
JSR
STA
JSR
AND
JSR
STA
JSR
JSR
STA
JSR
LDA
CMP
BEQ
MOV
LDA
STA
JSR
MOV
#TSTAT,POSM+1
READ
#0,TESTOK
JSR
LDA
CMP
BNE
#$32
MIREG
DELAT
#$D0,CODEM
#0,POSM
#0,POSM+1
READ
#$7F
PROG
IREAD
MUL10
REG49+1
IREAD
#$3F
;AUTOTEST CORRECTO?
;NO
;LEER DATOS DEL RTC
PROG
MUL10
REG49
IREAD
REG50
IREAD
#$3F
MUL10
REG50+1
IREAD
#$1F
MUL10
REG51
IREAD
MUL10
REG51+1
CWEEK
BIN
REG50
WOK
#3,POSM+1
BIN
REG50
PROG
#$A0,CODEM
RWDOG
NAD
#8
WAITAD
;CALCULO DEL DIA DE LA SEMANA
IV. C DIGO FUENTE
;----------------------------------------------------------------------------------------------;----------------------------------PROGRAMA
PRINCIPAL------------------------------------------;----------------------------------------------------------------------------------------------COMZO:
MASIN:
FDIG:
MASINC:
CLI
MOV
MOV
JSR
JSR
STA
JSR
AND
JSR
STA
JSR
DECA
STA
JSR
AND
JSR
STA
JSR
AND
JSR
STA
JSR
JSR
STA
MOV
JSR
JSR
LDA
COMA
CMP
BEQ
STA
LDX
JSR
LDA
COMA
CMP
BNE
DBNZX
LDA
STA
LDA
COMA
AND
CMP
BEQ
STA
LDX
JSR
LDA
COMA
AND
CMP
BNE
DBNZX
#$D0,CODEM
#1,POSM+1
READ
MUL10
REG49+1
IREAD
#$3F
MUL10
REG49
IREAD
REG50
IREAD
#$3F
MUL10
REG50+1
IREAD
#$1F
MUL10
REG51
IREAD
MUL10
REG51+1
#$A0,CODEM
TRANS
GETMED
PTAD
REG4+1
FDIG
NEWI
#8
DELB
PTAD
NEWI
FDIG
MASIN
NEWI
REG4+1
PTDD
#3
INPUTC
FDIGC
NEWI
#8
DELI2C
PTDD
;HABILITACIN DE LAS INTERRUPCIONES

;LEER DATOS DE RTC EXTERNO
;RUTINA TRANSMISION SERIE

;TOMAR MEDIDAS ANALOGICAS
;TOMAR ENTRADAS DIGITALES
;NO HAY CAMBIO
;TOMAR ENTRADAS CONTADORES
;NO HAY CAMBIO
#3
NEWI
FDIGC
MASINC

107
IV. C DIGO FUENTE
MINCD:
MGCONT:
FDIGC:
YANEWE:
NEWEC:
CETI1:
108
EOR
STA
LDA
STA
LDX
JSR
INCX
CPX
BNE
LDX
MOV
LDA
JSR
INCX
CPX
BNE
LDA
BNE
JMP
MOV
LDA
SUB
STA
LDA
SBC
STA
BRCLR
LDA
STA
STA
MOV
MOV
MOV
MOV
BRA
LDA
STA
LDA
STA
LDA
STA
MOV
MOV
MOV
MOV
JSR
LDA
STA
STA
MOV
MOV
MOV
MOV
LDA
BNE
LDA
SUB
STA
LDA
SBC
INPUTC
CHDIG
NEWI
INPUTC
#0
GRCH01
;MIRAR EL CAMBIO PARA INCREMENTAR CONTADOR
#2
MINCD
#0
#ACAGUA,POSM+1
REG18,X
IPROG
#$C
MGCONT
NEWE
YANEWE
FINCE
#0,NEWE
REG26+1
REG10+1
ERR+1
REG26
REG10
ERR
7,ERR,NEWEC
#0
REG14+1
REG15+1
#0,OUTAC
#0,AERRC
#0,AERRC+1
#0,ROIC
CETI1
REG14+1
OUT
REG31+1
BP
REG32+1
TI
OUTAC,OUTA
AERRC,AERR
AERRC+1,AERR+1
ROIC,ROI
CALPI
OUT
REG14+1
REG15+1
OUTA,OUTAC
AERR,AERRC
AERR+1,AERRC+1
ROI,ROIC
TACT1
CETI2
REG27+1
REG6+1
ERR+1
REG27
REG6
;HACER NUEVO CALCULO?

;SI
;NO
;CONSIGNA TEMP SALIDA CALDERA
;TEMP SALIDA CALDERA
;CALCULO ERROR
;SALIDA ANALOG. REGULACION LLAMA1

;SALIDA ANALOG. REGULACION LLAMA2
;CALCULO SALIDA CALDERA
;TIEMPO DE ACTUACION NO CERO
IV. C DIGO FUENTE
NEWET1:
STA
BRCLR
MOV
MOV
MOV
MOV
MOV
BRA
MOV
LDA
STA
LDA
STA
MOV
MOV
MOV
MOV
ERR
7,ERR,NEWET1
#0,OUTT1
#0,OUTAT1
#0,AERTI1
#0,AERTI1+1
#0,ROIT1
CETI2
OUTT1,OUT
REG33+1
BP
REG34+1
TI
OUTAT1,OUTA
AERTI1,AERR
AERTI1+1,AERR+1
ROIT1,ROI
;------------------------CALCULOS SALIDAS PI--------------------------------
CETI2:
NEWET2:
CETIAC:
JSR
MOV
MOV
MOV
MOV
MOV
LDA
BNE
LDA
SUB
STA
LDA
SBC
STA
BRCLR
MOV
MOV
MOV
MOV
MOV
BRA
MOV
LDA
STA
LDA
STA
MOV
MOV
MOV
MOV
CALPI
OUT,OUTT1
OUTA,OUTAT1
AERR,AERTI1
AERR+1,AERTI1+1
ROI,ROIT1
TACT2
CETIAC
REG27+1
REG7+1
ERR+1
REG27
REG7
ERR
7,ERR,NEWET2
#0,OUTT2
#0,OUTAT2
#0,AERTI2
#0,AERTI2+1
#0,ROIT2
CETIAC
OUTT2,OUT
REG33+1
BP
REG34+1
TI
OUTAT2,OUTA
AERTI2,AERR
AERTI2+1,AERR+1
ROIT2,ROI
;CALCULO SALIDA VALV.IMPULSION 1
JSR
MOV
MOV
MOV
MOV
MOV
LDA
BNE
CALPI
OUT,OUTT2
OUTA,OUTAT2
AERR,AERTI2
AERR+1,AERTI2+1
ROI,ROIT2
TACTA
FINCE
;CALCULO SALIDA VALV.IMPULSION 2

109
IV. C DIGO FUENTE
NEWETA:
FINCE:
NCV1:
110
LDA
SUB
STA
LDA
SBC
STA
BRCLR
MOV
MOV
MOV
MOV
MOV
BRA
MOV
LDA
STA
LDA
STA
MOV
MOV
MOV
MOV
REG29+1
REG11+1
ERR+1
REG29
REG11
ERR
7,ERR,NEWETA
#0,OUTTA
#0,OUTATA
#0,AERACS
#0,AERACS+1
#0,ROIACS
FINCE
OUTTA,OUT
REG35+1
BP
REG36+1
TI
OUTATA,OUTA
AERACS,AERR
AERACS+1,AERR+1
ROIACS,ROI
JSR
MOV
MOV
MOV
MOV
MOV
LDA
BNE
LDX
LDA
MUL
PSHX
PULH
LDX
DIV
STA
LDHX
LDX
LDA
MUL
PSHX
PULH
LDX
DIV
STA
LDHX
LDA
BNE
BRSET
BSET
LDA
BRA
BCLR
LDA
SUB
BCC
CALPI
OUT,OUTTA
OUTA,OUTATA
AERR,AERACS
AERR+1,AERACS+1
ROI,ROIACS
TACT1
ACTV1
#$64
OUTT1
;CALCULO SALIDA VALV.IMPULSION ACS
#$FF
POS1
#0
REG38+1
OUTT1
;POSICION DE LA VALVULA
#$FF
TPOS1
#0
POS1
NCV1
3,FLAGS3,ACTV1
3,FLAGS3
REG38+1
CLCO1
0,FLAGS3
TPOS1
TPOSA1
ABRIR1
;TIEMPO PARA LA POSICION
;DIFERENCIA DE TIEMPOS DE POSICION
IV. C DIGO FUENTE
CLCO1:
ABRIR1:
ACTV1:
CLOSE1:
FINV1:
YOV1:
NCV2:
CLCO2:
ABRIR2:
ACTV2:
NEGA
BSET
STA
LDA
BEQ
BRSET
BCLR
LDA
AND
ORA
BRA
LDA
AND
ORA
BRA
LDA
AND
STA
MOV
LDA
BNE
LDX
LDA
MUL
PSHX
PULH
LDX
DIV
STA
LDHX
LDX
LDA
MUL
PSHX
PULH
LDX
DIV
STA
LDHX
LDA
BNE
BRSET
BSET
LDA
BRA
BCLR
LDA
SUB
BCC
NEGA
BSET
STA
LDA
BEQ
BRSET
BCLR
LDA
AND
ORA
BRA
0,FLAGS3
TACT1
TACT1
FINV1
0,FLAGS3,CLOSE1
3,FLAGS3
REG5+1
#$3F
#$80
YOV1
REG5+1
#$3F
#$40
YOV1
REG5+1
#$3F
REG5+1
TPOS1,TPOSA1
TACT2
ACTV2
#$64
OUTT2
;DIFERENCIA DE TIEMPOS EN TIEMPO ACTUACION
;ACTUAR APERTURA
;ACTUAR CIERRE
;NO ACTUAR VALVULA
;CALCULO VALVULA 2
#$FF
POS2
#0
REG39+1
OUTT2
#$FF
TPOS2
#0
POS2
NCV2
4,FLAGS3,ACTV2
4,FLAGS3
REG39+1
CLCO2
1,FLAGS3
TPOS2
TPOSA2
ABRIR2
1,FLAGS3
TACT2
TACT2
FINV2
1,FLAGS3,CLOSE2
4,FLAGS3
REG5+1
#$CF
#$20
YOV2

111
IV. C DIGO FUENTE
CLOSE2:
FINV2:
YOV2:
NCVA:
CLCOA:
ABRIRA:
ACTVA:
CLOSEA:
FINVA:
YOVA:
LDA
AND
ORA
BRA
LDA
AND
STA
MOV
LDA
BNE
LDX
LDA
MUL
PSHX
PULH
LDX
DIV
STA
LDHX
LDX
LDA
MUL
PSHX
PULH
LDX
DIV
STA
LDHX
LDA
BNE
BRSET
BSET
LDA
BRA
BCLR
LDA
SUB
BCC
NEGA
BSET
STA
LDA
BEQ
BRSET
BCLR
LDA
AND
ORA
BRA
LDA
AND
ORA
BRA
LDA
AND
STA
MOV
;************
112
REG5+1
#$CF
#$10
YOV2
REG5+1
#$CF
REG5+1
TPOS2,TPOSA2
TACTA
ACTVA
#$64
OUTTA
#$FF
POSA
#0
REG40+1
OUTTA
#$FF
TPOSA
#0
POSA
NCVA
5,FLAGS3,ACTVA
5,FLAGS3
REG40+1
CLCOA
2,FLAGS3
TPOSA
TPOSAA
ABRIRA
2,FLAGS3
TACTA
TACTA
FINVA
2,FLAGS3,CLOSEA
5,FLAGS3
REG5+1
#$F3
#8
YOVA
REG5+1
#$F3
#4
YOVA
REG5+1
#$F3
REG5+1
TPOSA,TPOSAA
IV. C DIGO FUENTE
OUTDIG:
OUTDAO:
MATDAO:
LDA
STA
LDA
AND
ORA
STA
LDX
JSR
JSR
JSR
PSHX
TXA
ASLA
TAX
INCX
LDA
JSR
JSR
PULX
INCX
CPX
BNE
JMP
REG5
PTFD
PTDD
#3
REG5+1
PTDD
#0
RWDOG
PDAC
SADAC
;SALIDAS DIGITALES
;SALIDAS ANALOGICAS
REG14,X
SDDAC
DELAY
#2
MATDAO
COMZO
;VUELTA AL INICIO DEL PROGRAMA PRINCIPAL
; -------------------------------------FIN PROGRAMA PRINCIPAL----------------------------
; --------------------------------------------SUBRUTINAS---------------------------------
;---------------------------------INICIO GETMED: MEDIDAS ANALOGICAS----------------------GETMED:

MGETM:
MEDT:
LDX
PSHX
TXA
ASLA
ASLA
ASLA
ASLA
TAX
MOV
JSR
PULX
PSHX
CPX
BCS
LDA
STA
LDA
STA
JMP
LDX
LDA
STA
INCX
LDA
STA
CPX
BNE
#0
;DESPLAZAMIENTO A LA IZQUIERDA
#0,ANM+2
MEDIA
#6
MEDT
ANM
GMED
ANM+1
GMED+1
GMEDNT
ANM+1
TABLAT,X
GMED
;HALLAR MEDIA
;TOMAR VALOR DE TABLA
TABLAT,X
GMED+1
#$FF
NOFT

113
IV. C DIGO FUENTE
NOFT:
SIFT:
WYAPOL:
YAPOL:
NCPOL:
GMEDNT:
114
LDA
STA
LDA
STA
BRA
INCX
LDA
STA
INCX
LDA
STA
LDA
SUB
STA
LDA
SBC
STA
LDX
LDA
STA
STA
CPX
BEQ
LDA
ADD
STA
LDA
ADC
STA
DECX
BRA
LSR
ROR
LSR
ROR
LSR
ROR
BCC
LDA
ADD
STA
LDA
ADC
STA
LDA
SUB
STA
LDA
SBC
STA
PULX
PSHX
TXA
ASLA
TAX
LDA
STA
INCX
LDA
STA
#$FF
VCOMP
#$AA
VCOMP+1
SIFT
TABLAT,X
VCOMP
TABLAT,X
VCOMP+1
GMED+1
VCOMP+1
VCOMP+1
GMED
VCOMP
VCOMP
ANM+2
#0
BIN
BIN+1
#0
YAPOL
BIN+1
VCOMP+1
BIN+1
BIN
VCOMP
BIN
WYAPOL
BIN
BIN+1
BIN
BIN+1
BIN
BIN+1
NCPOL
#1
BIN+1
BIN+1
#0
BIN
BIN
GMED+1
BIN+1
GMED+1
GMED
BIN
GMED
GMED
REG6,X
GMED+1
REG6,X
;GUARDAR VALOR DE TEMPERATURA
IV. C DIGO FUENTE
FGETM:
INCX
CPX
BEQ
JMP
RTS
#8
FGETM
MGETM
; ----------------------------MEDIA--> SUBRUTINA DENTRO DE GETMED---------------------------MEDIA:
LDA
ADD
STA
LDA
ADC
STA
LDA
ADD
STA
LDA
ADC
STA
LDA
ADD
STA
LDA
ADC
STA
LDA
ADD
STA
LDA
ADC
STA
LDA
ADD
STA
LDA
ADC
STA
LDA
ADD
STA
LDA
ADC
STA
LDA
ADD
STA
LDA
ADC
STA
LSR
ROR
LSR
ROR
LSR
ROR
TXA
LSRA
LSRA
AN0+1,X
AN0+3,X
ANM+1
AN0,X
AN0+2,X
ANM
AN0+5,X
ANM+1
ANM+1
AN0+4,X
ANM
ANM
AN0+7,X
ANM+1
ANM+1
AN0+6,X
ANM
ANM
AN0+9,X
ANM+1
ANM+1
AN0+8,X
ANM
ANM
AN0+$B,X
ANM+1
ANM+1
AN0+$A,X
ANM
ANM
AN0+$D,X
ANM+1
ANM+1
AN0+$C,X
ANM
ANM
AN0+$F,X
ANM+1
ANM+1
AN0+$E,X
ANM
ANM
ANM
ANM+1
ANM
ANM+1
ANM
ANM+1

;HALLAR MEDIA DE MEDIDA
115
IV. C DIGO FUENTE
NMEDT:
LSRA
LSRA
TAX
CPX
BCC
LSR
ROR
ROR
LSR
ROR
ROR
LSR
ROR
ROR
ASL
ROL
LSR
LSR
LSR
LSR
LSR
RTS
#6
NMEDT
ANM
ANM+1
ANM+2
ANM
ANM+1
ANM+2
ANM
ANM+1
ANM+2
ANM+1
ANM
ANM+2
ANM+2
ANM+2
ANM+2
ANM+2
; -------------------------------FIN GETMED--------------------------------------
; -------------------------------INICIO GRCH01----------------------------------GRCH01:
116
LSR
BCC
LSR
BCC
PSHX
TXA
ASLA
STA
ASLA
ADD
TAX
INCX
LDA
INCA
STA
BNE
DECX
LDA
INCA
STA
BNE
DECX
LDA
INCA
STA
BNE
DECX
LDA
INCA
STA
BNE
DECX
CHDIG
NCHID
NEWI
NINCD
;CAMBIO EN ENTRADAS CONTADORES
BIN
BIN
REG20,X
REG20,X
NINCD
REG20,X
REG20,X
NINCD
REG20,X
REG20,X
NINCD
REG20,X
REG20,X
NINCD
;CAMBIO DE 0 A 1: INCREMENTAR CONTADOR
IV. C DIGO FUENTE
LDA
REG20,X
INCA
STA
REG20,X
BNE
NINCD
DECX
LDA
REG20,X
INCA
STA
REG20,X
FINCD:
PULX
NINCD:
RTS
NCHID:
LSR
NEWI
RTS
;----------------------------------FIN GRCH1------------------------------------;-----------------------------------INICIO CALPI--------------------------------CALPI:
INPROP:
NOINT:
NIP:
SIINT:
SIDVTI:
LDA
SUB
STA
LDA
SBC
STA
MOV
MOV
LDA
BNE
MOV
MOV
MOV
BRA
LDA
BNE
LDA
CMP
BNE
MOV
BRA
ASL
ROL
ASL
ROL
ASL
ROL
ASL
ROL
LDA
CMP
BCS
MOV
BRA
LDA
PSHA
PULH
LDX
LDA
DIV
STA
PSHH
PULA
STA
ERR+1
AERR+1
ERRX+1
ERR
AERR
ERRX
ERR,AERR
ERR+1,AERR+1
OUT
NIP
ERR,ERRX
ERR+1,ERRX+1
#0,OI
YAINT
TI
SIINT
OUT
#$FF
NOINT
#0,OUTA
INPROP
ERR+1
ERR
ERR+1
ERR
ERR+1
ERR
ERR+1
ERR
ERR
TI
SIDVTI
#$F,OI
YAINT
ERR
;CALCULO SALIDA PI
TI
ERR+1
OI
ERR

117
IV. C DIGO FUENTE
NOIOI:
YAINT:
NOSAT1:
NONEGE:
NOSAT2:
118
BRCLR
INC
LDA
AND
ADD
STA
LSR
LSR
LSR
LSR
BRCLR
INC
LDA
AND
STA
BRSET
LDA
BEQ
BRA
LDA
ADD
STA
LDA
ADC
STA
BCS
MOV
BRCLR
COM
COM
LDA
ADD
STA
LDA
ADC
STA
MOV
LDX
LDA
MUL
STA
TXA
STA
LDX
LDA
MUL
ADD
STA
TXA
ADC
BEQ
MOV
BRA
LDA
CMP
BCC
LDA
PSHA
PULH
LDX
7,ERR,NOIOI
OI
OI
#$F
ROI
ROI
OI
OI
OI
OI
5,ROI,YAINT
OI
ROI
#$1F
ROI
7,ERRX,NOSAT1
ERRX
NOSAT1
SATU
ERRX+1
OI
ERRX+1
ERRX
#0
ERRX
SATU
#0,BIN+2
7,ERRX,NONEGE
ERRX+1
ERRX
ERRX+1
#1
ERRX+1
ERRX
#0
ERRX
#$FF,BIN+2
#$64
ERRX+1
BIN+1
BIN
#$64
ERRX
BIN
BIN
#0
NOSAT2
#$FF,OUT
NOINCO
BIN
BP
SATU
BIN
BP
;AADIR PARTE PROPORCIONAL
;PARTE PROPORCIONAL NEGATIVA
IV. C DIGO FUENTE
LDA
BIN+1
DIV
STA
OUT
PSHH
PULA
STA
BIN
BRCLR 7,BIN,NOINCO
INC
OUT
NOINCO:
LDHX #0
LDA
BIN+2
BNE
SUBO
CLC
LDA
OUT
ADD
OUTA
BCS
SATU
OUTPI:
STA
OUTA
STA
OUT
RTS
SATU:
LDA
#$FF
BRA
OUTPI
SUBO:
CLC
LDA
OUTA
SUB
OUT
BCC
OUTPI
LDA
#0
BRA
OUTPI
;-----------------------------------FIN CALPI-----------------------------------;-----------------------------INICIO TRANSIMISION SERIE--------------------------TRANS:
NOTR:
SITR1:
NOECRC1:
CODEOK1:
JSR
BRSET
BRCLR
JMP
RTS
BCLR
MOV
LDA
STA
STA
BRCLR
BCLR
RTS
JSR
BCLR
BCLR
BSET
LDA
BSET
JSR
LDA
CBEQA
CBEQA
BSET
LDA
STA
JMP
LDA
BEQ
CMP
RWDOG
5,FLAGS1,SITR1
7,FLAGS1,NOTR
SITR2
5,FLAGS1
#0,IBUF1
#$FF
CRC1
CRC1+1
4,FLAGS1,NOECRC1
4,FLAGS1
DELAYP
5,SCI1C2
2,SCI1C2
3,SCI1C2
SCI1S1
4,PTCD
DELAYP
CODE1
#4,CODEOK1
#$10,CODEOK1
7,CODE1
#1
CODERR1
TRERR1
DIRDAT1
SIEDIR1
#$54

;RUTINA TRANSMISION SERIE

;HA HABIDO RECEPCION DE DATOS?
;NO
;SI
;ERROR DE CRC?
;SI
;QUITAR INTERRUPCIONES RECEPCION

;NO PERMISO RECEPCIONES
;PERMISO TRANSMISIONES
;PONER ENABLE TRANSMISIONES
;CODIGO INCORRECTO
119
IV. C DIGO FUENTE
SIEDIR1:
DIROK1:
WAIT01:
MTRDAT1:
WAIT11:
WAIT21:
SIWR1:
WAIT31:
WAIT41:
WAIT51:
WAIT61:
TRERR1:
120
BCS
BSET
LDA
STA
JMP
JSR
LDA
CBEQA
LDA
ASLA
STA
JSR
JSR
BRCLR
LDA
DECA
ASLA
TAX
LDA
STA
JSR
JSR
BRCLR
INCX
LDA
STA
JSR
JSR
BRCLR
INCX
LDA
DECA
STA
BNE
LDHX
JMP
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
JSR
BRCLR
JMP
JSR
LDA
STA
DIROK1
7,CODE1
#2
CODERR1
TRERR1
TRINIT1
CODE1
#$10,SIWR1
NDAT1
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAIT01
DIRDAT1
REG1,X
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAIT11
REG1,X
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAIT21
;ERROR DIRECCION DATO
;LECTURA DE REGISTROS
;TRANSMITIR NUMERO DE BYTES
;TRANSMITIR PRIMER BYTE
;TRANSMITIR SEGUNDO BYTE
NDAT1
NDAT1
MTRDAT1
#0
TRCRC1
#0
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAIT31
DIRDAT1
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAIT41
#0
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAIT51
NDATW1
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAIT61
TRCRC1
TRINIT1
CODERR1
SCI1D
;FINAL TRANSMISION DATOS?

;NO,SEGUIR
;SI,TRANSMITIR CRC
;ESCRITURA
;TRANSMITIR DIRECCION DATO
;TRANSMITIR CODIGO ERROR
IV. C DIGO FUENTE
WAIT71:
TRCRC1:
WAIT81:
WAIT91:
YAWR1:
SIREG1:
TRINIT1:
WAITA1:
WAITB1:
SITR2:
NOECRC2:
JSR
JSR
BRCLR
LDA
STA
JSR
BRCLR
LDA
STA
JSR
BRCLR
JSR
BCLR
JSR
BCLR
BSET
BSET
LDA
STA
STA
LDA
CMP
BEQ
RTS
LDA
DECA
ASLA
TAX
LDA
STA
INCX
LDA
STA
RTS
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
JSR
BRCLR
RTS
BCLR
MOV
LDA
STA
STA
BRCLR
BCLR
RTS
JSR
BCLR
BCLR
BSET
LDA
BCLR
JSR
CRCCAL1
RWDOG
7,SCI1S1,WAIT71
CRC1+1
SCI1D
RWDOG
7,SCI1S1,WAIT81
CRC1
SCI1D
RWDOG
7,SCI1S1,WAIT91
DELAYP
4,PTCD
DELAYP
3,SCI1C2
2,SCI1C2
5,SCI1C2
#$FF
CRC1
CRC1+1
CODE1
#$10
YAWR1
;TRANSMITIR CRC
;QUITAR ENABLE TRANSMISION

;NO PERMISO TRANSMISIONES
;PERMISO RECEPCIONES
;ENABLE INTERRUPCIONES RECEPCION
DIRDAT1
DAT1R1
REG1,X
DAT2R1
REG1,X
REG1
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAITA1
CODE1
SCI1D
CRCCAL1
RWDOG
7,SCI1S1,WAITB1
;INICIO TRANSMISION
;TRANSMITIR DIRECCION
2,FLAGS1
#0,IBUF2
#$FF
CRC2
CRC2+1
6,FLAGS1,NOECRC2
6,FLAGS1
;RECEPCION CANAL 2
DELAYP
5,SCI2C2
2,SCI2C2
3,SCI2C2
SCI2S1
2,PTED
DELAYP

;TRANSMITIR CODIGO
;ERROR DE CRC?
;SI
;QUITAR INTERRUPCIONES RECEPCION

;NO PERMISO RECEPCIONES
;PERMISO TRANSMISIONES
;PONER ENABLE TRANSMISIONES
121
IV. C DIGO FUENTE
CODEOK2:
SIEDIR2:
DIROK2:
WAIT02:
MTRDAT2:
WAIT12:
WAIT22:
SIWR2:
WAIT32:
WAIT42:
WAIT52:
122
LDA
CBEQA
CBEQA
BSET
LDA
STA
JMP
LDA
BEQ
CMP
BCS
BSET
LDA
STA
JMP
JSR
LDA
CBEQA
LDA
ASLA
STA
JSR
JSR
BRCLR
LDA
DECA
ASLA
TAX
LDA
STA
JSR
JSR
BRCLR
INCX
LDA
STA
JSR
JSR
BRCLR
INCX
LDA
DECA
STA
BNE
LDHX
JMP
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
JSR
CODE2
#4,CODEOK2
#$10,CODEOK2
7,CODE2
#1
CODERR2
TRERR2
DIRDAT2
SIEDIR2
#$54
DIROK2
7,CODE2
#2
CODERR2
TRERR2
TRINIT2
CODE2
#$10,SIWR2
NDAT2
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAIT02
DIRDAT2
REG1,X
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAIT12
REG1,X
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAIT22
;CODIGO INCORRECTO
;ERROR DIRECCION DATO
;LECTURA DE REGISTROS
;TRANSMITIR NUMERO DE BYTES
;TRANSMITIR PRIMER BYTE
;TRANSMITIR SEGUNDO BYTE
NDAT2
NDAT2
MTRDAT2
#0
TRCRC2
#0
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAIT32
DIRDAT2
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAIT42
#0
SCI2D
CRCCAL2
RWDOG
;FINAL TRANSMISION DATOS?

;NO,SEGUIR
;SI,TRANSMITIR CRC
;ESCRITURA
;TRANSMITIR DIRECCION DATO
IV. C DIGO FUENTE
WAIT62:
TRERR2:
WAIT72:
TRCRC2:
WAIT82:
WAIT92:
YAWR2:
SIREG2:
TRINIT2:
WAITA2:
WAITB2:
BIND0:
BINDEC:
BRCLR
LDA
STA
JSR
JSR
BRCLR
JMP
JSR
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
BRCLR
LDA
STA
JSR
BRCLR
JSR
BCLR
JSR
BCLR
BSET
BSET
LDA
STA
STA
LDA
CMP
BEQ
RTS
LDA
DECA
ASLA
TAX
LDA
STA
INCX
LDA
STA
RTS
LDA
STA
JSR
JSR
BRCLR
LDA
STA
JSR
JSR
BRCLR
RTS
MOV
MOV
MOV
MOV
MOV
7,SCI2S1,WAIT52
NDATW2
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAIT62
TRCRC2
TRINIT2
CODERR2
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAIT72
CRC2+1
SCI2D
RWDOG
7,SCI2S1,WAIT82
CRC2
SCI2D
RWDOG
7,SCI2S1,WAIT92
DELAYP
2,PTED
DELAYP
3,SCI2C2
2,SCI2C2
5,SCI2C2
#$FF
CRC2
CRC2+1
CODE2
#$10
YAWR2
;TRANSMITIR CODIGO ERROR
;TRANSMITIR CRC
;QUITAR ENABLE TRANSMISION

;NO PERMISO TRANSMISIONES
;PERMISO RECEPCIONES
;ENABLE INTERRUPCIONES RECEPCION
DIRDAT2
DAT1R2
REG1,X
DAT2R2
REG1,X
REG1
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAITA2
CODE2
SCI2D
CRCCAL2
RWDOG
7,SCI2S1,WAITB2
#0,BIN
#0,DECIM
#0,DECIM+1
#0,DECIM+2
#0,DECIM+3

;INICIO TRANSMISION
;TRANSMITIR DIRECCION
;TRANSMITIR CODIGO
;PASAR DE BINARIO EN BIN Y BIN+1

;A 5 DIGITOS DECIMALES EN DECIM,
;DECIM+1,DECIM+2,DECIM+3 Y DECIM+4
123
IV. C DIGO FUENTE
MDIG1:
YADIG1:
MDIG2:
YADIG2:
MDIG3:
YADIG3:
MDIG4:
YADIG4:
124
LDA
PSHA
LDA
PSHA
BRSET
BRCLR
JSR
LDA
SUB
STA
LDA
SBC
STA
BCS
INC
BRA
LDA
ADD
STA
LDA
ADC
STA
LDA
SUB
STA
LDA
SBC
STA
BCS
INC
BRA
LDA
ADD
STA
LDA
ADC
STA
LDA
SUB
STA
LDA
SBC
STA
BCS
INC
BRA
LDA
ADD
STA
LDA
ADC
STA
LDA
SUB
STA
BCS
INC
BRA
LDA
ADD
BIN
BIN+1
7,FLAGS2,MDIG1
7,BIN,MDIG1
NEGBIN
BIN+1
#$10
BIN+1
BIN
#$27
BIN
YADIG1
DECIM
MDIG1
BIN+1
#$10
BIN+1
BIN
#$27
BIN
BIN+1
#$E8
BIN+1
BIN
#3
BIN
YADIG2
DECIM+1
MDIG2
BIN+1
#$E8
BIN+1
BIN
#3
BIN
BIN+1
#$64
BIN+1
BIN
#0
BIN
YADIG3
DECIM+2
MDIG3
BIN+1
#$64
BIN+1
BIN
#0
BIN
BIN+1
#$A
BIN+1
YADIG4
DECIM+3
MDIG4
BIN+1
#$A
IV. C DIGO FUENTE
STA
DECIM+4
PULA
STA
BIN+1
PULA
STA
BIN
BRSET 7,FLAGS2,YABD
BRCLR 7,BIN,YABD
MOV
#$A,DECIM
YABD:
BCLR 7,FLAGS2
RTS
BCDBIN:
LDA
DECIM+1
;BCD EN DECIM+1 Y DECIM+2
ASLA
;A BINARIO EN DATO
STA
DATO
ASLA
ASLA
ADD
DATO
ADD
DECIM+2
STA
DATO
RTS
MUL10:
ASLA
STA
BIN
ASLA
ASLA
ADD
BIN
RTS
;----------------------------FIN TRANSMISION SERIE-----------------------------------------;--------------------------INICIO CALCULO DEL DIA DE LA SEMANA-----------------------------CWEEK:
NOB:
LDA
STA
MOV
LDA
ADD
STA
LDA
ADC
STA
BCLR
LDA
AND
BNE
BSET
LDA
SUB
STA
LDA
SBC
STA
MOV
MOV
JSR
MOV
MOV
MOV
MOV
JSR
INC
MOV
ASL
REG51+1
BIN+1
#0,BIN
BIN+1
#$D0
BIN+1
BIN
#7
BIN
7,FLAGS2
BIN+1
#3
NOB
7,FLAGS2
BIN+1
#1
BIN+1
BIN
#0
BIN
BIN,DIVDN
BIN+1,DIVDN+1
MOD7
DIVDN,DATO
BIN,DIVDN
BIN+1,DIVDN+1
#$64,DIVSR
DIV21
COC
COC,BIN
BIN

125
IV. C DIGO FUENTE
YB:
YN:
YAWEEK:
MOD7:
DIV21:
SIDIV:
126
LDA
ADD
STA
LSR
LSR
LSR
ROR
LSR
ROR
LDA
SUB
STA
LDA
SBC
STA
JSR
LDA
ADD
STA
LDX
DECX
BRSET
LDA
BRA
LDA
ADD
STA
LDA
STA
MOV
JSR
LDA
ADD
STA
MOV
JSR
LDA
BNE
LDA
DECA
STA
RTS
LDA
SUB
STA
LDA
SBC
STA
BCC
LDA
ADD
STA
RTS
MOV
LDA
BNE
LDA
CMP
BCS
LDX
BIN
COC
BIN
BIN
BIN
BIN+1
BIN+2
BIN+1
BIN+2
BIN+2
BIN
DIVDN+1
BIN+1
#0
DIVDN
MOD7
DIVDN
DATO
DATO
REG51
7,FLAGS2,YB
TBLR,X
YN
TBLB,X
DATO
DATO
REG50+1
DIVDN+1
#0,DIVDN
MOD7
DIVDN
DATO
DIVDN+1
#0,DIVDN
MOD7
DIVDN
YAWEEK
#7
BIN
DIVDN+1
#7
DIVDN+1
DIVDN
#0
DIVDN
MOD7
DIVDN+1
#7
DIVDN
;CALCULO DE MODULO 7
#0,COC
DIVDN
SIDIV
DIVDN+1
DIVSR
FINDV2
#9
;DIVISION
;DIVIDIR 2 BYTES POR 1 BYTE
IV. C DIGO FUENTE
LJUSD:
LJUS2:
YLJUS2:
CMPD2:
COC02:
COC12:
YACOC2:
FINDV2:
BRSET
ASL
ROL
DECX
BRA
BRSET
ASL
INCX
BRA
LDA
CMP
BCC
LSR
DECX
BRA
LDA
CMP
BCC
ASL
BRA
SEC
ROL
LDA
SUB
STA
DECX
CBEQX
ASL
ROL
BCS
BRA
RTS
7,DIVDN,LJUS2
DIVDN+1
DIVDN
LJUSD
7,DIVSR,YLJUS2
DIVSR
LJUS2
DIVDN
DIVSR
CMPD2
DIVSR
YLJUS2
DIVDN
DIVSR
COC12
COC
YACOC2
COC
DIVDN
DIVSR
DIVDN
#0,FINDV2
DIVDN+1
DIVDN
COC12
CMPD2
; -------------------------------FIN CALCULO DEL DIA DE LA SEMANA----------------------
DIVID:
LJUS:
YLJUS:
NLJUS:
CMPD:
PSHX
LDA
STA
STA
LDX
BRSET
ASL
ROL
INCX
BRA
LDA
CMP
BCS
BNE
LDA
CMP
BCC
LSR
ROR
ROR
ROR
DECX
BRA
LDA
#0
BIN
BIN+1
#$11
7,DIVSR,YLJUS
DIVSR+1
DIVSR
LJUS
DIVDN
DIVSR
NLJUS
CMPD
DIVDN+1
DIVSR+1
CMPD
DIVSR
DIVSR+1
DIVSR+2
DIVSR+3
YLJUS
DIVDN

127
IV. C DIGO FUENTE
COC0:
COC1:
YACOC:
WFIND:
FINDIV:
DIVI:
128
CMP
BCS
BNE
LDA
CMP
BCS
BNE
LDA
CMP
BCS
BNE
LDA
CMP
BCC
ASL
ROL
BRA
SEC
ROL
ROL
LDA
SUB
STA
LDA
SBC
STA
LDA
SBC
STA
LDA
SBC
STA
DECX
ASL
ROL
ROL
ROL
BCS
CPX
BEQ
BRA
CPX
BEQ
BRA
PULX
RTS
DIVSR
COC0
COC1
DIVDN+1
DIVSR+1
COC0
COC1
DIVDN+2
DIVSR+2
COC0
COC1
DIVDN+3
DIVSR+3
COC1
BIN+1
BIN
YACOC
ASL
ROL
ROL
MOV
MOV
ASL
ROL
ROL
LDA
ADD
STA
LDA
DIVSR+2
DIVSR+1
DIVSR
DIVSR+2,BIN+1
DIVSR+1,BIN
DIVSR+2
DIVSR+1
DIVSR
DIVSR+2
BIN+1
DIVSR+2
DIVSR+1
BIN+1
BIN
DIVDN+3
DIVSR+3
DIVDN+3
DIVDN+2
DIVSR+2
DIVDN+2
DIVDN+1
DIVSR+1
DIVDN+1
DIVDN
DIVSR
DIVDN
DIVDN+3
DIVDN+2
DIVDN+1
DIVDN
WFIND
#0
FINDIV
CMPD
#0
FINDIV
COC1
;x2
;x4
IV. C DIGO FUENTE
INDIV:
LJUSI:
YLJUSI:
NLJUSI:
CMPDI:
COC0I:
COC1I:
ADC
STA
LDA
ADC
STA
PSHX
LDA
STA
STA
STA
LDX
BRSET
ASL
ROL
ROL
INCX
BRA
LDA
CMP
BCS
BNE
LDA
CMP
BCS
BNE
LDA
CMP
BCC
LSR
ROR
ROR
DECX
CBEQX
BRA
LDA
CMP
BCS
BNE
LDA
CMP
BCS
BNE
LDA
CMP
BCC
ASL
ROL
ROL
BRA
SEC
ROL
ROL
ROL
LDA
SUB
STA
LDA
SBC
STA
LDA
BIN
DIVSR+1
DIVSR
#0
DIVSR
#0
RESUL
RESUL+1
RESUL+2
#1
7,DIVSR,YLJUSI
DIVSR+2
DIVSR+1
DIVSR
LJUSI
DIVDN
DIVSR
NLJUSI
CMPDI
DIVDN+1
DIVSR+1
NLJUSI
CMPDI
DIVDN+2
DIVSR+2
CMPDI
DIVSR
DIVSR+1
DIVSR+2
#0,FINDI
YLJUSI
DIVDN
DIVSR
COC0I
COC1I
DIVDN+1
DIVSR+1
COC0I
COC1I
DIVDN+2
DIVSR+2
COC1I
RESUL+2
RESUL+1
RESUL
YACOCI
RESUL+2
RESUL+1
RESUL
DIVDN+2
DIVSR+2
DIVDN+2
DIVDN+1
DIVSR+1
DIVDN+1
DIVDN

129
IV. C DIGO FUENTE
YACOCI:
WFINDI:
FINDI:
DIVP:
NEGBIN:
130
SBC
STA
DECX
ASL
ROL
ROL
BCS
CBEQX
BRA
CBEQX
BRA
PULX
RTS
ASL
ROL
ROL
ASL
ROL
ROL
MOV
MOV
ASL
ROL
ROL
ASL
ROL
ROL
ASL
ROL
ROL
MOV
MOV
MOV
ASL
ROL
ROL
LDA
ADD
STA
LDA
ADC
STA
LDA
ADC
STA
LDA
ADD
STA
LDA
ADC
STA
LDA
ADC
STA
JMP
COM
COM
LDA
DIVSR
DIVDN
DIVDN+2
DIVDN+1
DIVDN
WFINDI
#0,FINDI
CMPDI
#0,FINDI
COC1I
DIVDN+2
DIVDN+1
DIVDN
DIVDN+2
DIVDN+1
DIVDN
DIVDN+2,BIN+1
DIVDN+1,BIN
DIVDN+2
DIVDN+1
DIVDN
DIVDN+2
DIVDN+1
DIVDN
DIVDN+2
DIVDN+1
DIVDN
DIVDN+2,RESUL+2
DIVDN+1,RESUL+1
DIVDN,RESUL
DIVDN+2
DIVDN+1
DIVDN
DIVDN+2
BIN+1
DIVDN+2
DIVDN+1
BIN
DIVDN+1
DIVDN
#0
DIVDN
DIVDN+2
RESUL+2
DIVDN+2
DIVDN+1
RESUL+1
DIVDN+1
DIVDN
RESUL
DIVDN
INDIV
BIN
BIN+1
BIN+1
;x2
;x4
;x8
;x16
;x32
;x64
IV. C DIGO FUENTE
ADD
STA
LDA
ADC
STA
RTS
#1
BIN+1
BIN
#0
BIN
;---------------------CALCULO DE CRC-----------------------CRCCAL1:
MCRC1:
NOCAR1:
CRCCAL2:
MCRC2:
NOCAR2:
PSHA
PSHX
EOR
STA
LDX
LSR
ROR
BCC
LDA
EOR
STA
LDA
EOR
STA
DBNZX
PULX
PULA
RTS
PSHA
PSHX
EOR
STA
LDX
LSR
ROR
BCC
LDA
EOR
STA
LDA
EOR
STA
DBNZX
PULX
PULA
RTS
;CALCULO DE CRC
CRC1+1
CRC1+1
#8
CRC1
CRC1+1
NOCAR1
#$A0
CRC1
CRC1
#1
CRC1+1
CRC1+1
MCRC1
CRC2+1
CRC2+1
#8
CRC2
CRC2+1
NOCAR2
#$A0
CRC2
CRC2
#1
CRC2+1
CRC2+1
MCRC2
;----------------------ENVIO DE DATOS AL CONVERTIDOR D/A-------------------PDAC:
BSET
JSR
BSET
JSR
BCLR
JSR
BCLR
RTS
5,PTED
DELDAC
6,PTED
DELDAC
6,PTED
DELDAC
5,PTED

;ENVIO DE DATOS AL CONVERTIDOR D/A
131
IV. C DIGO FUENTE
SADAC:
NDAC0:
NDAC1:
NDAC2:
DDAC3:
SDDAC:
MOUTA:
DA1:
DA0:
DACLK:
CPX
BNE
BCLR
BSR
BRA
CPX
BNE
BCLR
BSR
BSET
BRA
CPX
BNE
BSET
BSR
BCLR
BRA
BSET
BSR
BSR
RTS
PSHX
LDX
ASLA
BCS
BCLR
BRA
BSET
BSR
DBNZX
PULX
BCLR
JSR
BCLR
JSR
BSET
JSR
RTS
JSR
BSET
JSR
BCLR
JSR
RTS
#0
NDAC0
6,PTED
DACLK
DDAC3
#1
NDAC1
6,PTED
DACLK
6,PTED
DDAC3
#2
NDAC2
6,PTED
DACLK
6,PTED
DDAC3
6,PTED
DACLK
DACLK
#8
DA1
6,PTED
DA0
6,PTED
DACLK
MOUTA
6,PTED
DELDAC
7,PTED
DELDAC
7,PTED
DELDAC
DELDAC
5,PTED
DELDAC
5,PTED
DELDAC
;----------------------INCREMENTA POSICION DE LA MEMORIA EEPROM-----------IPROG:
BSR
INC
RTS
PROG
POSM+1
;--------------------------ESCRITURA MEMORIA EEPROM------------------------PROG:
132
PSHX
;ESCRITURA MEMORIA EEPROM
IV. C DIGO FUENTE
SPROG:
MPROGM:
FPROGM:
PSHA
LDA
BNE
LDA
CMP
BCC
LDA
CBEQA
BRCLR
BCLR
JSR
LDA
STA
BCLR
BSR
PULA
PSHA
JSR
BSR
JSR
BSET
BRCLR
LDA
DECA
STA
CBEQA
BRA
PULA
PULX
RTS
POSM
SPROG
POSM+1
#2
SPROG
CODEM
#$D0,SPROG
6,FLAGS3,FPROGM
0,PTCD
RWDOG
#5
TRYP
2,FLAGS1
SENDAD
PRDAT
STPI2C
DELAYP
0,PTCD
2,FLAGS1,FPROGM
TRYP
;WATCH-DOG
;ENVIAR DIRECCION EN POSM
;ENVIAR DATO EN A
;STOP
;RETARDO
TRYP
#0,FPROGM
MPROGM
IREAD:
INC
POSM+1
READ:
JSR
LDA
STA
BCLR
PSHX
BSR
BSR
LDA
SEC
ROLA
ORA
BSR
JSR
BSR
PULX
BRCLR
PSHA
LDA
DECA
STA
CBEQA
PULA
BRA
PULA
RTS
RWDOG
#5
TRYP
2,FLAGS1
;LECTURA MEMORIA EEPROM
SENDAD
STRI2C
POSM
;ENVIAR DIRECCION EN POSM

;START
MREADM:
FRMA:
FREADM:
CODEM
PRDAT
DATAR
STPI2C
;ENVIAR DIRECCION DEVICE

;TOMAR DATO EN A
;STOP
2,FLAGS1,FREADM
TRYP
TRYP
#0,FRMA
MREADM

133
IV. C DIGO FUENTE
SENDAD:
BSR
LDA
ASLA
ORA
BSR
LDA
BSR
RTS
STRI2C
POSM
STRI2C:
BSET
JSR
BSET
JSR
BCLR
JSR
BCLR
JSR
RTS
2,PTCD
DELI2C
1,PTCD
DELI2C
2,PTCD
DELI2C
1,PTCD
DELI2C
;START BUS I2C
STPI2C:
BCLR
JSR
BSET
JSR
BSET
JSR
RTS
2,PTCD
DELI2C
1,PTCD
DELI2C
2,PTCD
DELI2C
;STOP BUS I2C
PRDAT:
MPROG:
LDX
ASLA
BCS
BCLR
BRA
BSET
JSR
DBNZX
BCLR
JSR
BSET
JSR
BRCLR
JSR
BRCLR
JSR
BRCLR
JSR
BRCLR
JSR
BRCLR
JSR
BSET
BCLR
BSET
BSR
RTS
#8
;ENVIAR DATO BUS I2C
DAT1:
DAT0:
NACKEP:
134
CODEM
PRDAT
POSM+1
PRDAT
DAT1
2,PTCD
DAT0
2,PTCD
MEMCLK
MPROG
2,PTCDD
DELI2C
1,PTCD
RDWDOG
2,PTCD,NACKEP
RDWDOG
2,PTCD,NACKEP
RDWDOG
2,PTCD,NACKEP
RDWDOG
2,PTCD,NACKEP
RDWDOG
2,PTCD,NACKEP
RDWDOG
2,FLAGS1
1,PTCD
2,PTCDD
DELI2C
;START
;DIRECCION DEVICE
;ENVIAR DIRECCION
;ACKNOWLEDGE
IV. C DIGO FUENTE
DATAR:
BCLR
LDX
BSR
BSET
BSR
BRSET
CLC
BRA
SEC
ROLA
BCLR
DBNZX
BSET
BSET
BSR
RTS
2,PTCDD
#8
DELI2C
1,PTCD
DELI2C
2,PTCD,DATA1
MEMCLK:
BSR
BSET
BSR
BCLR
BSR
RTS
DELI2C
1,PTCD
DELI2C
1,PTCD
DELI2C
DELAT:
MOV
MOV
BSR
LDA
BNE
RTS
#0,DSEG
#1,TINT
RWDOG
TINT
WDAT
MREAD:
DATA1:
DATA0:
WDAT:
DELAYP:
MDELP:
DELAY:
MDEL:
DELB:
MDELB:
DELI2C:
;LEER DATO BUS I2C
DATA0
1,PTCD
MREAD
2,PTCDD
2,PTCD
MEMCLK
;CLOCK BUS I2C
PSHX
LDX
#$A
BSR
DELB
DBNZX MDELP
PULX
RTS
PSHX
LDX
BSR
BSR
DBNZX
PULX
RTS
#$40
DELB
RWDOG
MDEL
PSHX
LDX
#0
BSR
DELI2C
DBNZX MDELB
PULX
RTS
;RETARDO BASE
NOP
;RETARDO BUS I2C

135
IV. C DIGO FUENTE
DELDAC:
RDWDOG:
RWDOG:
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
NOP
RTS
JSR
LDA
STA
RTS
DELI2C
#$FF
WDOG
;------------------------------INTERRUPCION CONVERTIDOR A/D---------------------------INTAD:
MDSI:
NFAD1:
136
PSHA
PSHX
LDA
PSHA
LDA
ASLA
ASLA
ASLA
ASLA
STA
ADD
TAX
LDA
INCX
INCX
STA
DECX
DECX
DECX
TXA
SUB
BPL
BRSET
LDA
LDA
JMP
BCLR
INCX
LDA
STA
INCX
LDA
STA
DECX
LDA
AND
BIN
CHAN
BIN
#$D
AN0,X
AN0,X
BIN
MDSI
0,FLAGS1,NFAD1
ADCRH
ADCRL
FINAD
0,FLAGS1
AN0,X
ANMA
AN0,X
ANMA+1
ADCRH
#3
IV. C DIGO FUENTE
MENORI:
OKMS:
WNAD:
NFINAD:
NOICH:
FINAD:
STA
INCX
LDA
STA
DECX
LDA
CMP
BNE
INCX
LDA
SUB
STA
DECX
LDA
SBC
STA
BCS
LDA
SUB
LDA
SBC
BCS
INCX
LDA
ADD
STA
DECX
LDA
ADC
STA
BRA
LDA
SUB
LDA
SBC
BCC
INCX
LDA
SUB
STA
DECX
LDA
SBC
STA
BRA
LDA
INCA
CMP
BNE
LDA
CBEQA
INCA
STA
LDA
STA
BCLR
PULA
STA
PULX
PULA
AN0,X
ADCRL
AN0,X
NAD
#8
OKMS
AN0,X
ANMA+1
ANAUX+1
AN0,X
ANMA
ANAUX
MENORI
ANAUX+1
#8
ANAUX
#0
OKMS
ANMA+1
#8
AN0,X
ANMA
#0
AN0,X
OKMS
ANAUX+1
#$F8
ANAUX
#$FF
OKMS
ANMA+1
#8
AN0,X
;NUEVA MEDIDA ES MENOR

;NUEVA MEDIDA ES MAYOR
;DIFERENCIA MENOR DE 8
;DIFERENCIA MAYOR DE 8
;SUMAR 8 A MEDIDA ANTERIOR
;NUEVA MEDIDA ES MENOR
;DIFERENCIA MENOR DE 8
;DIFERENCIA MAYOR DE 8
;RESTAR 8 A MEDIDA ANTERIOR
ANMA
#0
AN0,X
OKMS
CHAN
#8
NOICH
NAD
#8,NFINAD
NAD
#0
CHAN
6,ADCSC1
;QUITAR INTERRUPCIONES A/D
BIN

137
IV. C DIGO FUENTE
RTI
;-------------------------------------------INTERRUPCION
TIMER-------------------------------------TIMER:
NCRINT:
NFIT:
NTINT:
NDTA1:
NDTA2:
NDTAA:
FINIT:
PSHA
PSHX
BSET
LDA
AND
ORA
STA
BSET
BSET
INC
LDA
CMP
BNE
LDA
EOR
STA
JMP
CBEQA
JMP
LDA
EOR
STA
MOV
MOV
LDA
BEQ
DEC
LDA
BEQ
DEC
LDA
BEQ
DEC
LDA
BEQ
DEC
NOP
LDA
AND
STA
PULX
PULA
RTI
0,FLAGS1
ADCSC1
#$F0
CHAN
ADCSC1
5,ADCSC1
6,ADCSC1
DSEG
DSEG
#5
NCRINT
FLAGS2
#1
FLAGS2
FINIT
#$A,NFIT
FINIT
FLAGS2
#1
FLAGS2
#$FF,NEWE
#0,DSEG
TINT
NTINT
TINT
TACT1
NDTA1
TACT1
TACT2
NDTA2
TACT2
TACTA
NDTAA
TACTA
TPM1SC
#$7F
TPM1SC
; ----------------------------INTERRUPCION RECEPCION SERIE CANAL

1----------------------------RECEP1:
138
PSHA
LDA
LDA
PSHA
LDA
BNE
PULA
CMP
SCI1S1
SCI1D
;TOMAR DATO
IBUF1
NODR01
;PRIMER DATO?
;NO
REG1
IV. C DIGO FUENTE
INITR1:
SIREC1:
NODR01:
NODR11:
NODR21:
NODR31:
NODR41:
WCRC11:
DATR61:
NODR51:
BEQ
MOV
MOV
MOV
JMP
JSR
MOV
JMP
CMP
BNE
PULA
STA
JSR
MOV
JMP
CMP
BNE
PULA
CMP
BNE
JSR
MOV
JMP
CMP
BNE
PULA
STA
JSR
MOV
JMP
CMP
BNE
PULA
CMP
BNE
JSR
MOV
JMP
CMP
BNE
LDA
CBEQA
PULA
CBEQA
STA
JSR
MOV
JMP
PULA
CBEQA
STA
JSR
MOV
JMP
CMP
BNE
PULA
CMP
BNE
JMP
SIREC1
#0,IBUF1
#$FF,CRC1
#$FF,CRC1+1
FINR1
CRCCAL1
#1,IBUF1
FINR1
#1
NODR11
;SEGUNDO DATO?
;NO
CODE1
CRCCAL1
#2,IBUF1
FINR1
#2
NODR21
;TERCER DATO?
;NO
#0
INITR1
CRCCAL1
#3,IBUF1
FINR1
#3
NODR31
;CUARTO DATO?
;NO
DIRDAT1
CRCCAL1
#4,IBUF1
FINR1
#4
NODR41
#0
INITR1
CRCCAL1
#5,IBUF1
FINR1
#5
NODR51
CODE1
#$10,DATR61
#0,INITR1
NDAT1
CRCCAL1
#$C,IBUF1
FINR1
#0,INITR1
NDATW1
CRCCAL1
#6,IBUF1
FINR1
#6
NODR61
;SI,GUARDAR EN CODIGO
;SI,GUARDAR EN DIRECCION DATO
;QUINTO DATO?
;SEXTO DATO?
;NO
;SI,ESCRITURA?
;NO
;NO,GUARDAR NUMERO DE DATOS
;SEPTIMO DATO?
;NO
#0
NINITR1
INITR1

139
IV. C DIGO FUENTE
NINITR1:
NODR61:
NODR71:
NODR81:
NECRC11:
NODRC1:
NECRC21:
FINR1:
STA
JSR
MOV
JMP
CMP
BNE
PULA
STA
JSR
MOV
JMP
CMP
BNE
PULA
STA
JSR
MOV
BRA
CMP
BNE
PULA
CMP
BEQ
BSET
MOV
BRA
PULA
CMP
BEQ
BSET
BSET
PULA
RTI
NDAT1
CRCCAL1
#7,IBUF1
FINR1
#7
NODR71
DAT1R1
CRCCAL1
#8,IBUF1
FINR1
#8
NODR81
;OCTAVO DATO?
;NO
;SI,GUARDAR PRIMER DATO RECIBIDO
;NOVENO DATO?
;NO
DAT2R1
CRCCAL1
#$C,IBUF1
FINR1
#$C
NODRC1
;SI,GUARDAR SEGUNDO DATO RECIBIDO
CRC1+1
NECRC11
4,FLAGS1
#$D,IBUF1
FINR1
;CRC CORRECTO?
;SI
;NO,ERROR CRC
CRC1
NECRC21
4,FLAGS1
5,FLAGS1
;FIN RECEPCION DATOS
; -------------------------------------INTERRUPCION RECEPCION SERIE CANAL

2------------------------------RECEP2:
INITR2:
SIREC2:
NODR02:
140
PSHA
LDA
LDA
PSHA
LDA
BNE
PULA
CMP
BEQ
MOV
MOV
MOV
JMP
JSR
MOV
JMP
CMP
BNE
PULA
STA
JSR
MOV
JMP
SCI2S1
SCI2D
;TOMAR DATO
IBUF2
NODR02
;PRIMER DATO?
;NO
REG1
SIREC2
#0,IBUF2
#$FF,CRC2
#$FF,CRC2+1
FINR2
CRCCAL2
#1,IBUF2
FINR2
#1
NODR12
;SEGUNDO DATO?
;NO
CODE2
CRCCAL2
#2,IBUF2
FINR2
;SI,GUARDAR EN CODIGO
IV. C DIGO FUENTE
NODR12:
NODR22:
NODR32:
NODR42:
WCRC12:
DATR62:
NODR52:
NINITR2:
NODR62:
NODR72:
CMP
BNE
PULA
CMP
BNE
JSR
MOV
JMP
CMP
BNE
PULA
STA
JSR
MOV
JMP
CMP
BNE
PULA
CMP
BNE
JSR
MOV
JMP
CMP
BNE
LDA
CBEQA
PULA
CBEQA
STA
JSR
MOV
JMP
PULA
CBEQA
STA
JSR
MOV
JMP
CMP
BNE
PULA
CMP
BNE
JMP
STA
JSR
MOV
JMP
CMP
BNE
PULA
STA
JSR
MOV
JMP
CMP
BNE
PULA
STA
#2
NODR22
;TERCER DATO?
;NO
#0
INITR2
CRCCAL2
#3,IBUF2
FINR2
#3
NODR32
;CUARTO DATO?
;NO
DIRDAT2
CRCCAL2
#4,IBUF2
FINR2
#4
NODR42
#0
INITR2
CRCCAL2
#5,IBUF2
FINR2
#5
NODR52
CODE2
#$10,DATR62
#0,INITR2
NDAT2
CRCCAL2
#$C,IBUF2
FINR2
;SI,GUARDAR EN DIRECCION DATO
;QUINTO DATO?
;SEXTO DATO?
;NO
;SI,ESCRITURA?
;NO
;NO,GUARDAR NUMERO DE DATOS
#0,INITR2
NDATW2
CRCCAL2
#6,IBUF2
FINR2
#6
NODR62
;SEPTIMO DATO?
;NO
#0
NINITR2
INITR2
NDAT2
CRCCAL2
#7,IBUF2
FINR2
#7
NODR72
;OCTAVO DATO?
;NO
DAT1R2
CRCCAL2
#8,IBUF2
FINR2
#8
NODR82
;NOVENO DATO?
;NO
DAT2R2
;SI,GUARDAR SEGUNDO DATO RECIBIDO

;SI,GUARDAR PRIMER DATO RECIBIDO
141
IV. C DIGO FUENTE
NODR82:
NECRC12:
NODRC2:
NECRC22:
FINR2:
JSR
MOV
BRA
CMP
BNE
PULA
CMP
BEQ
BSET
MOV
BRA
PULA
CMP
BEQ
BSET
BSET
PULA
RTI
CRCCAL2
#$C,IBUF2
FINR2
#$C
NODRC2
CRC2+1
NECRC12
6,FLAGS1
#$D,IBUF2
FINR2
CRC2
NECRC22
6,FLAGS1
7,FLAGS1
;CRC CORRECTO?
;SI
;NO,ERROR CRC
;FIN RECEPCION DATOS
VERS:
DC.B 0,1
;VERSION (EN HEXADECIMAL)
;EJEMPLO: VERSION 8.05 - 805 (EN HEXADECIMAL)
;TABLA DATOS INICIALES DE VARIABLES

DEFVAL:
DC.B
DC.B
DC.B
DC.B
0,0,0,$64,1,$F4,1,$90,1,$2C,1,$90
0,$32,0,$32,0,0,0,$32,0,0,0,$32
0,$3C,0,$3C,0,$3C,0,$1E,0,$C8,0,$14
0,$14,0,$64,0,$A,2,$58,0,$A,0,$DC,0,$78
;TABLA NECESARIA PARA CALCULO DEL DA DE LA SEMANA

TBLR:
TBLB:
DC.B
DC.B
0,3,3,6,1,4,6,2,5,0,3,5
0,3,4,0,2,5,0,3,6,1,4,6
;TABLA PARA CORRESPONDENCIA DE TEMPERATURAS CON RESISTENCIA DE LA NTC
TABLAT:
142
ORG
$EE00
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
DC.W
$06C5,$0639,$05C6,$0567,$0516,$04C6,$0476,$0443
$040D,$03E8,$03C2,$039E,$037F,$0362,$034A,$0332
$031B,$0305,$02F1,$02E1,$02D1,$02C1,$02B1,$02A3
$0292,$0286,$027A,$026D,$0260,$0253,$0247,$023C
$0232,$0227,$021D,$0213,$020A,$0200,$01F6,$01EC
$01E3,$01DB,$01D3,$01CB,$01C3,$01BB,$01B3,$01AB
$01A4,$019C,$0195,$018D,$0185,$017E,$0177,$0170
$0169,$0162,$015C,$0155,$014F,$0149,$0142,$013C
$0134,$012E,$0128,$0122,$011C,$0115,$010F,$0108
$0103,$00FE,$00F8,$00F3,$00EE,$00E7,$00E2,$00DC
$00D6,$00D1,$00CB,$00C6,$00C1,$00BB,$00B6,$00B1
$00AA,$00A5,$00A0,$009A,$0094,$008E,$0087,$0081
$007B,$0075,$006F,$006A,$0064,$005E,$0059,$0054
$004D,$0048,$0043,$003C,$0035,$002E,$0028,$0021
$001B,$0014,$000D,$0006,$FFFF,$FFF9,$FFF2,$FFEB
$FFE4,$FFDD,$FFD6,$FFCF,$FFC8,$FFC1,$FFBA,$FFB1
$FFAA
IV. C DIGO FUENTE
END

143
V. C DIGO FUENTE
144
PARTE V
ML
HOJAS DE
CARACTERSTICAS
TCMT11
TCMT11.. Series
Vishay Semiconductors
Optocoupler with Phototransistor Output

Description
The TCMT11.. Series consist of a phototransistor
optically coupled to a gallium arsenide infraredemitting diode in an 4- lead up to 16- lead plastic
Miniflat package.
The elements are mounted on one leadframe using a
coplanar technique, providing a fixed distance
between input and output for highest safety
requirements.
16467
Applications
Programmable logic controllers, modems, answering
machines, general applications
Coll. Emitter
9
D Low profile package (half pitch)

D AC Isolation test voltage Vio = 3.75 kVRMS
D Low coupling capacitance of typical 0.3 pF
D Current Transfer Ratio (CTR) selected into groups
D Low temperature coefficient of CTR
D Wide ambient temperature range
D Underwriters Laboratory (UL) 1577 recognized,
16281
Features
Anode Cath.
4 PIN
16 PIN
file number E-76222
D CSA (C-UL) 1577 recognized

file number E- 76222 - Double Protection
D Coupling System M
Order Instruction
Ordering Code
TCMT1100
TCMT1101
TCMT1102
TCMT1103
TCMT1104
TCMT1105
TCMT1106
TCMT1107
TCMT1108
TCMT1109
TCMT4100
Document Number 83510

Rev. A2, 15Dec00
CTR Ranking
50 to 600%
40 to 80%
63 to 125%
100 to 200%
160 to 320%
50 to 150%
100 to 300%
80 to 160%
130 to 260%
200 to 400%
50 to 600%
Remarks
4 Pin = Single channel
16 Pin = Quad channel
www.vishay.com
1 (12)
TCMT11.. Series
Absolute Maximum Ratings
Input (Emitter)
Parameter
Reverse voltage
Forward current
Forward surge current
Power dissipation
Junction temperature
Test Conditions
tp 10 ms
Tamb 25C
Symbol
VR
IF
IFSM
PV
Tj
Value
6
60
1.5
100
125
Unit
V
mA
A
mW
C
Symbol
VCEO
VECO
IC
ICM
PV
Tj
Value
70
7
50
100
150
125
Unit
V
V
mA
mA
mW
C
Symbol
VIO 1)
Ptot
Tamb
Value
3.75
250
40 to +100
Unit
kV
mW
C
Tstg
Tsd
40 to +100
235
C
C
Output (Detector)
Parameter
Collector emitter voltage
Emitter collector voltage
Collector current
Peak collector current
Power dissipation
Junction temperature
Test Conditions
tp/T = 0.5, tp 10 ms
Tamb 25C
Coupler
Parameter
Test Conditions
AC isolation test voltage (RMS)
Total power dissipation
Tamb 25C
Operating ambient temperature
range
Storage temperature range
Soldering temperature
1) Related to standard climate 23/50 DIN 50014
www.vishay.com
2 (12)

Rev. A2, 15Dec00
TCMT11.. Series
Electrical Characteristics (Tamb = 25C)
Input (Emitter)
Parameter
Forward voltage
Junction capacitance
Test Conditions
IF = 50 mA
VR = 0 V, f = 1 MHz
Symbol
VF
Cj
Min.
Typ.
1.25
50
Max.
1.6
Unit
V
pF
Test Conditions
IC = 100 mA
IE = 100 mA
VCE = 20 V, IF = 0, E = 0
Symbol
VCEO
VECO
ICEO
Min.
70
7
Typ.
Max.
100
Unit
V
V
nA
Test Conditions
IF = 10 mA, IC = 1 mA
Symbol
VCEsat
Min.
Max.
0.3
Unit
V
IF = 10 mA, VCE = 5 V,
RL = 100
f = 1 MHz
fc
100
kHz
Ck
0.3
pF
Output (Detector)
Parameter
Collector emitter voltage
Emitter collector voltage
Collector dark current
Coupler
Parameter
Collector emitter saturation
voltage
Cut-off frequency
Coupling capacitance
Typ.
Current Transfer Ratio (CTR)

Parameter
IC/IF
Test Conditions
VCE = 5 V, IF = 5 mA
VCE = 5 V, IF = 10 mA
VCE = 5 V, IF = 10 mA
VCE = 5 V, IF = 10 mA
VCE = 5 V, IF = 10 mA

Rev. A2, 15Dec00
Type
TCMT1100
TCMT1101
TCMT1102
TCMT1103
TCMT1104
TCMT1105
TCMT1106
TCMT1107
TCMT1108
TCMT1109
TCMT4100
Symbol
CTR
CTR
CTR
CTR
CTR
CTR
CTR
CTR
CTR
CTR
CTR
Min.
0.5
0.4
0.63
1.0
1.6
0.5
1.0
0.8
1.3
2.0
0.5
Typ.
Max.
6.0
0.8
1.25
2.0
3.2
1.5
3.0
1.6
2.6
4.0
6.0
Unit
www.vishay.com
3 (12)
TCMT11.. Series
Switching Characteristics
Parameter
Delay time
Rise time
Fall time
Storage time
Turn-on time
Turn-off time
Turn-on time
Turn-off time
IF
Test Conditions
VS = 5 V, IC = 2 mA, RL = 100 ((see figure
g
1))
Symbol
td
tr
tf
ts
ton
toff
ton
toff
VS = 5 V, IF = 10 mA, RL = 1 k
W ((see figure
g
2))
Typ.
3.0
3.0
4.7
0.3
6.0
5.0
9.0
18.0
+5V
IF
IF
tp
m
m
m
m
m
m
m
m
96 11698
IC = 2 mA; adjusted through

input amplitude
RG = 50
tp
= 0.01
T
tp = 50 s
Unit
s
s
s
s
s
s
s
s
IC
Channel I
Oscilloscope
50
100
Channel II
RL = 1 M
100%
90%
CL = 20 pF
95 10804
Figure 1. Test circuit, non-saturated operation
10%
0
tr
ts
td
0
IF
+5V
IF = 10 mA
ton
IC
tp
td
tr
ton (= td + tr)
RG = 50
tp
= 0.01
T
tp = 50 s
tf
toff
pulse duration
delay time
rise time
turn-on time
ts
tf
toff (= ts + tf)
storage time
fall time
turn-off time
Figure 3. Switching times

Channel I
50
1k
Channel II
Oscilloscope
RL > 1 M
CL < 20 pF
95 10843
Figure 2. Test circuit, saturated operation
www.vishay.com
4 (12)

Rev. A2, 15Dec00
TCMT11.. Series
Typical Characteristics (Tamb = 25_C, unless otherwise specified)
10000
Coupled device
ICEO Collector Dark Current,
with open Base ( nA )
P tot Total Power Dissipation ( mW )
300
250
200
Phototransistor
150
IR-diode
100
50
VCE=20V
IF=0
1000
100
10
1
0
40
80
120
Tamb Ambient Temperature ( C )
96 11700
Figure 4. Total Power Dissipation vs.

Ambient Temperature
IC Collector Current ( mA )
I F Forward Current ( mA )
100
75
100
100.0
10.0
1.0
0.1
VCE=5V
10
0.1
0.01
0
0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0
VF Forward Voltage ( V )
96 11862
0.1
100
10
Figure 8. Collector Current vs. Forward Current
2.0
100
20mA
IC Collector Current ( mA )
VCE=5V
IF=5mA
1.5
1.0
0.5
0
25
IF Forward Current ( mA )
95 11027
Figure 5. Forward Current vs. Forward Voltage

CTR rel Relative Current Transfer Ratio
50
Figure 7. Collector Dark Current vs. Ambient Temperature
1000.0
95 11025
25
95 11026
IF=50mA
10mA
10
5mA
2mA
1mA
0.1
25
50
75
Figure 6. Relative Current Transfer Ratio vs.

Ambient Temperature
Rev. A2, 15Dec00
0.1
95 10985
100
10
VCE Collector Emitter Voltage ( V )
Figure 9. Collector Current vs. Collector Emitter Voltage
www.vishay.com
5 (12)
ULN2803
Order this document by ULN2803/D

The eight NPN Darlington connected transistors in this family of arrays
are ideally suited for interfacing between low logic level digital circuitry (such
as TTL, CMOS or PMOS/NMOS) and the higher current/voltage
requirements of lamps, relays, printer hammers or other similar loads for a
broad range of computer, industrial, and consumer applications. All devices
feature opencollector outputs and free wheeling clamp diodes for transient
suppression.
The ULN2803 is designed to be compatible with standard TTL families
while the ULN2804 is optimized for 6 to 15 volt high level CMOS or PMOS.
OCTAL PERIPHERAL
DRIVER ARRAYS
SEMICONDUCTOR
TECHNICAL DATA
MAXIMUM RATINGS (TA = 25C and rating apply to any one device in the
package, unless otherwise noted.)
Rating
Symbol
Value
Unit
Output Voltage
VO
50
Input Voltage (Except ULN2801)
VI
30
Collector Current Continuous
IC
500
mA
Base Current Continuous
IB
25
mA
Operating Ambient Temperature Range
TA
0 to +70
Tstg
55 to +150
TJ
125
Storage Temperature Range

Junction Temperature
A SUFFIX
PLASTIC PACKAGE
CASE 707
PIN CONNECTIONS
RJA = 55C/W
Do not exceed maximum current limit per driver.
ORDERING INFORMATION
18
17
16
15
14
13
12
11
Gnd 9
10
Characteristics
D i
Device
Input
Compatibility
ULN2803A
ULN2804A
TTL, 5.0 V CMOS

6 to 15 V CMOS, PMOS
VCE(Max)/IC(Max)
Operating
Temperature
Range
50 V/500 mA
TA = 0 to + 70C
Motorola, Inc. 1996
MOTOROLA ANALOG IC DEVICE DATA
Rev 1
ULN2803 ULN2804
ELECTRICAL CHARACTERISTICS (TA = 25C, unless otherwise noted)
Characteristic
Symbol
Output Leakage Current (Figure 1)

(VO = 50 V, TA = +70C)
(VO = 50 V, TA = +25C)
(VO = 50 V, TA = +70C, VI = 6.0 V)
(VO = 50 V, TA = +70C, VI = 1.0 V)
All Types
All Types
ULN2802
ULN2804
CollectorEmitter Saturation Voltage (Figure 2)

(IC = 350 mA, IB = 500 A)
(IC = 200 mA, IB = 350 A)
(IC = 100 mA, IB = 250 A)
All Types
All Types
All Types
Input Current On Condition (Figure 4)

(VI = 17 V)
(VI = 3.85 V)
(VI = 5.0 V)
(VI = 12 V)
ULN2802
ULN2803
ULN2804
ULN2804
Input Voltage On Condition (Figure 5)

(VCE = 2.0 V, IC = 300 mA)
(VCE = 2.0 V, IC = 200 mA)
(VCE = 2.0 V, IC = 250 mA)
(VCE = 2.0 V, IC = 300 mA)
(VCE = 2.0 V, IC = 125 mA)
(VCE = 2.0 V, IC = 200 mA)
(VCE = 2.0 V, IC = 275 mA)
(VCE = 2.0 V, IC = 350 mA)
ULN2802
ULN2803
ULN2803
ULN2803
ULN2804
ULN2804
ULN2804
ULN2804
Min
Typ
Max
1.1
0.95
0.85
1.6
1.3
1.1
0.82
0.93
0.35
1.0
1.25
1.35
0.5
1.45
13
2.4
2.7
3.0
5.0
6.0
7.0
8.0
Unit
A
ICEX
100
50
500
500
VCE(sat)
II(on)
mA
VI(on)
Input Current Off Condition (Figure 3)

(IC = 500 A, TA = +70C)
All Types
II(off)
50
100
DC Current Gain (Figure 2)

(VCE = 2.0 V, IC = 350 mA)
ULN2801
hFE
1000
Input Capacitance
CI
15
25
pF
TurnOn Delay Time

(50% EI to 50% EO)
ton
0.25
1.0
TurnOff Delay Time

(50% EI to 50% EO)
toff
0.25
1.0
IR
50
100
VF
1.5
2.0
Clamp Diode Leakage Current (Figure 6)

(VR = 50 V)
Clamp Diode Forward Voltage (Figure 7)
(IF = 350 mA)
TA = +25C
TA = +70C
ULN2803 ULN2804
TEST FIGURES
(See Figure Numbers in Electrical Characteristics Table)
Figure 1.
Figure 2.
Open
Open
VCE
+ IC
I
h FE
in
A
ICEX
Open
DUT
DUT
Vin
IC
V
VCE
Figure 3.
Figure 4.
Open
Open
VCE
A
Iin
DUT
DUT
Open
Vin
Vin
Figure 5.
Figure 6.
VR
Open
A
IR
DUT
DUT
IC
Vin
VCE
Open
Figure 7.
IF
V
VF
DUT
Open
ULN2803 ULN2804
TYPICAL CHARACTERISTIC CURVES TA = 25C, unless otherwise noted
Output Characteristics
Figure 9. Output Current versus
Input Current
IC , COLLECTOR CURRENT (mA)
IC , COLLECTOR CURRENT (mA)
Figure 8. Output Current versus

Saturation Voltage
600
All Types
400
200
600
All Types
400
200
0
0
0.5
1.0
1.5
VCE(sat), SATURATION VOLTAGE (V)
2.0
200
400
600
IIN, INPUT CURRENT (A)
800
Input Characteristics
Figure 11. ULN2804 Input Current
versus Input Voltage
Figure 10. ULN2803 Input Current

versus Input Voltage
2.0
IIN , INPUT CURRENT (mA)
IIN , INPUT CURRENT (mA)
2.0
1.5
1.0
0.5
0
2.0
2.5
3.0
3.5
4.0
4.5
VIN, INPUT VOLTAGE (V)
5.0
5.5
6.0
1.5
1.0
0.5
0
5.0
6.0
7.0
8.0
9.0
10
VIN, INPUT VOLTAGE (V)
11
12
13
Figure 12. Representative Schematic Diagrams

1/8 ULN2803
2.7 k
Pin 10
10.5 k
Pin 10
7.2 k
7.2 k
3.0 k
1/8 ULN2804
3.0 k
ULN2803 ULN2804
OUTLINE DIMENSIONS
A SUFFIX
PLASTIC PACKAGE
CASE 70702
ISSUE C
18
10
B
1
NOTES:
1. POSITIONAL TOLERANCE OF LEADS (D),
SHALL BE WITHIN 0.25 (0.010) AT MAXIMUM
MATERIAL CONDITION, IN RELATION TO
SEATING PLANE AND EACH OTHER.
2. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
3. DIMENSION B DOES NOT INCLUDE MOLD
FLASH.
A
L
N
F
H
D
G
SEATING
PLANE
DIM
A
B
C
D
F
G
H
J
K
L
M
N
MILLIMETERS
MIN
MAX
22.22
23.24
6.10
6.60
3.56
4.57
0.36
0.56
1.27
1.78
2.54 BSC
1.02
1.52
0.20
0.30
2.92
3.43
7.62 BSC
0_
15_
0.51
1.02
INCHES
MIN
MAX
0.875
0.915
0.240
0.260
0.140
0.180
0.014
0.022
0.050
0.070
0.100 BSC
0.040
0.060
0.008
0.012
0.115
0.135
0.300 BSC
0_
15 _
0.020
0.040
MAX500
19-1016; Rev 2; 2/96
CMOS, Quad, Serial-Interface

8-Bit DAC
The MAX500 is a quad, 8-bit, voltage-output digital-toanalog converter (DAC) with a cascadable serial interface. The IC includes four output buffer amplifiers and
input logic for an easy-to-use, two- or three-wire serial
interface. In a system with several MAX500s, only one
serial data line is required to load all the DACs by cascading them. The MAX500 contains double-buffered
logic and a 10-bit shift register that allows all four DACs
to be updated simultaneously using one control signal.
There are three reference inputs so the range of two of
the DACs can be independently set while the other two
DACs track each other.
The MAX500 achieves 8-bit performance over the full
operating temperature range without external trimming.
________________________Applications
____________________________Features
Buffered Voltage Outputs
Double-Buffered Digital Inputs
Microprocessor and TTL/CMOS Compatible
Requires No External Adjustments
Two- or Three-Wire Cascadable Serial Interface
16-Pin DIP/SO Package and 20-Pin LCC
Operates from Single or Dual Supplies
______________Ordering Information
TEMP. RANGE PIN-PACKAGE ERROR (LSB)
PART
MAX500ACPE
0C to +70C
16 Plastic DIP
1
Minimum Component Count Analog Systems
MAX500BCPE
Digital Offset/Gain Adjustment
MAX500ACWE
MAX500BCWE
MAX500BC/D
MAX500AEPE
MAX500BEPE
MAX500AEWE
MAX500BEWE
MAX500AEJE
MAX500BEJE
MAX500AMJE
MAX500BMJE
MAX500AMLP
MAX500BMLP
Industrial Process Control

Arbitrary Function Generators
Automatic Test Equipment
________________Functional Diagram
SRO
VREFC
AGND
DGND VSS VDD LDAC VREFA/B VREFD
VOUTA
INPUT
REG A
DAC
REG A
INPUT
REG B
DAC
REG B
DAC A
DATA BUS
DAC B
VOUTC
INPUT
REG C
DAC
REG C
DAC C
CONTROL
LOGIC
LOAD SDA
SCL
DAC
REG D
DAC D
MAX500
2
1
2
2
1
2
1
2
1
2
1
2
1
2
*Contact factory for dice specifications.
TOP VIEW
V OUT B 1
16 V OUT C
V OUT A 2
15 V OUT D
V SS 3
V REF A/B 4
VOUTD
INPUT
REG D
16 Plastic DIP
16 Wide SO
16 Wide SO
Dice*
16 Plastic DIP
16 Plastic DIP
16 Wide SO
16 Wide SO
16 CERDIP
16 CERDIP
16 CERDIP
16 CERDIP
20 LCC
20 LCC
_________________Pin Configurations
VOUTB
10/11BIT
SHIFT
REGISTER
0C to +70C
0C to +70C
0C to +70C
0C to +70C
-40C to +85C
-40C to +85C
-40C to +85C
-40C to +85C
-40C to +85C
-40C to +85C
-55C to +125C
-55C to +125C
-55C to +125C
-55C to +125C
14 V DD
MAX500
13 V REF C
AGND 5
12 V REF D
DGND 6
11 SRO
LDAC 7
10 SCL
SDA 8
LOAD
DIP/SO
Pin Configurations continued on last page.

________________________________________________________________ Maxim Integrated Products
For free samples & the latest literature: http://www.maxim-ic.com, or phone 1-800-998-8800
MAX500
_______________General Description
MAX500

8-Bit DAC
ABSOLUTE MAXIMUM RATINGS
Power Requirements
VDD to AGND...........................................................-0.3V, +17V
VDD to DGND ..........................................................-0.3V, +17V
VSS to DGND ..................................................-7V, (VDD + 0.3V)
VDD to VSS ...............................................................-0.3V, +24V
Digital Input Voltage to DGND ....................-0.3V, (VDD + 0.3V)
VREF to AGND .............................................-0.3V, (VDD + 0.3V)
VOUT to AGND (Note 1)...............................-0.3V, (VDD + 0.3V)
Power Dissipation (TA= +70C)
Plastic DIP (derate 10.53mW/C above +70C) ............842mW
Wide SO (derate 9.52mW/C above +70C)................762mW

CERDIP (derate 10.00mW/C above +70C) ...............800mW
LCC (derate 9.09mW/C above +70C).......................727mW
Operating Temperature Ranges
MAX500_C_ _ ....................................................0C to + 70C
MAX500_E_ _...................................................-40C to +85C
MAX500_M_ _ ................................................-55C to +125C
Storage Temperature Range .............................-65C to +150C
Lead Temperature (soldering, 10sec) .............................+300C
Note 1: The outputs may be shorted to AGND, provided that the power dissipation of the package is not exceeded.
Typical short-circuit current to AGND is 25mA
Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICSDual Supplies

(VDD = +11.4V to +16.5V, VSS = -5V 10%, AGND = DGND = 0V, VREF = +2V to (VDD - 4V), TA = TMIN to TMAX, unless otherwise noted.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
8
VDD = 15V 5%,
VREF = 10V
Total Unadjusted Error
1
2
1/2
1
1
1/2
1
MAX500A
MAX500B
Guaranteed monotonic
MAX500A
MAX500B
VREF = 10V
Relative Accuracy
Differential Nonlinearity
Full-Scale Error
Full-Scale Tempco
TA = +25C
Zero-Code Error
TA = TMIN to TMAX
5
MAX500A
MAX500B
MAX500A
MAX500B
30
VREFC, VREFD
VREFA/B
TA = +25C, code dependent (Note 2)
TA = +25C (Notes 2, 3)
TA = +25C (Notes 2, 3)
Reference Input Resistance

Reference Input Capacitance
Channel-to-Channel Isolation
AC Feedthrough
DIGITAL INPUTS
Digital Input High Voltage
VIH
Digital Input Low Voltage
VIL
Digital Output High Voltage
VOH
IOUT = -1mA, SRO only
Digital Output Low Voltage
VOL
IOUT = 1mA, SRO only
2
11
5.5
Digital Input Leakage Current
(Note 4)
Digital Input Capacitance
TA = +25C (Note 2)
VDD - 4
LSB
mV
100
pF
dB
dB
5.5
0.8
V
V
0.4
_______________________________________________________________________________________
LSB
VDD - 1
Excluding LOAD
LOAD = 0V
LSB
V/C
-60
-70
2.4
LSB
ppm/C
15
20
20
30
Zero-Code Tempco
REFERENCE INPUT
Reference Input Range
Bits
MAX500A
MAX500B
V
1
30
8
A
pF

8-Bit DAC
(VDD = +11.4V to +16.5V, VSS = -5V 10%, AGND = DGND = 0V, VREF = +2V to (VDD - 4V), TA = TMIN to TMAX, unless otherwise noted.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
TA = +25C (Note 2)
V/s
VOUT Settling Time
To 1/2LSB, VREF = 10V, VDD = +15V,

2k in parallel with 100pF load (Note 2)
2.5
Digital Feedthrough
(Note 5)
50
nV-s
Digital Crosstalk
(Note 5)
50
nV-s
Output Load Resistance
VOUT = 10V
4.5
Positive Supply
Voltage
POWER
SUPPLIES
VDD
For specified performance
11.4
16.5
Positive Supply Voltage
VDD
11.4
16.5
Positive Supply Current
IDD
Outputs unloaded
Negative Supply Current
ISS
Outputs unloaded
TA = +25C
10
TA = TMIN to TMAX
12
TA = +25C
-9
TA = TMIN to TMAX
-10
mA
mA
SWITCHING CHARACTERISTICS (TA = +25C, Note 6)

3-Wire
Mode
SDA Valid
to SCL Setup
tS1
150
ns
SDA Valid to SCL Setup
tS1
150
ns
SDA Valid to SCL Hold
tH
ns
SCL High Time
t1
350
ns
SCL Low Time
t2
350
ns
SCL Rise Time
(Note 7)
50
SCL Fall Time
(Note 7)
50
LOAD Pulse Width
tLDW
150
ns
LOAD Delay from SCL
tLDS
150
ns
LDAC Pulse Width
tLDAC
SRO Output Delay
tD1
150
CLOAD = 50pF
ns
150
ns
2-Wire
Mode
SCL High
Time
t1
350
ns
SDA Valid to SCL Hold
tH
ns
SCL High Time
t1
350
ns
SCL Low Time
t2
350
ns
SCL Rise Time
(Note 7)
50
SCL Fall Time
(Note 7)
50
LDAC Pulse Width
150
ns
SCL Valid to SDA Setup
tLDAC
tS1
Start condition
150
ns
SDA Valid to SCL Setup
tS2
Stop condition
100
ns
SDA Valid to Rising SCL
tS3
125
ns
SRO Output Delay
tD1
CLOAD = 50pF
150
ns
_______________________________________________________________________________________
MAX500
ELECTRICAL CHARACTERISTICSDual Supplies (continued)
ELECTRICAL CHARACTERISTICSSingle Supply

(VDD = +15V 5%, VSS = AGND = DGND = 0V, VREF = 10V, TA = TMIN to TMAX, unless otherwise noted.)
PARAMETER
STATIC PERFORMANCE
Resolution
SYMBOL
CONDITIONS
MIN
Relative Accuracy
Differential Nonlinearity
MAX
UNITS
Bits
MAX500A
MAX500B
MAX500A
MAX500B
1
2
1/2
1
1
1/2
1
Guaranteed monotonic
MAX500A
MAX500B
Full-Scale Error
Full-Scale Tempco
VREF = 10V
TA = +25C
Zero-Code Error
TA = TMIN to TMAX
LSB
LSB
LSB
LSB
ppm/C
MAX500A
MAX500B
MAX500A
MAX500B
15
20
20
30
Zero-Code Tempco
REFERENCE INPUTAll specifications are the same as for dual supplies.
DIGITAL INPUTSAll specifications are the same as for dual supplies.
DYNAMIC PERFORMANCEAll specifications are the same as for dual supplies.
POWER SUPPLIES
Positive Supply Voltage
VDD
TA = +25C
Positive Supply Current
IDD
Outputs unloaded
TA = TMIN to TMAX
SWITCHING CHARACTERISTICSAll specifications are the same as for dual supplies.
Note 2:
Note 3:
Note 4:
Note 5:
Note 6:
Note 7:
TYP
8
VDD = 15V 5%,
VREF = 10V
Total Unadjusted Error
mV
30
14.25
V/C
15.75
10
12
V
mA
Guaranteed by design. Not production tested.

TA = +25C, VREF = 10kHz, 10V peak-to-peak sine wave.
LOAD has a weak internal pull-up resistor to VDD.
DAC switched from all 1s to all 0s, and all 0s to all 1s code.
Sample tested at +25C to ensure compliance.
Slow rise and fall times are allowed on the digital inputs to facilitate the use of opto-couplers. Only timing for SCL is given
because the other digital inputs should be stable when SCL transitions.
__________________________________________Typical Operating Characteristics
0.5
VDD = 15V
VDD = 12V
-0.5
-1.0
TA = +25C, VSS = -5V

0.5
-0.5
VDD = 12V
VDD = 15V
-1.0
0
6
VREF (V)
1.0
10
12
14
MAX500-05
MAX500-04
TA = +25C, VSS = -5V
DIFFERENTIAL NONLINEARITY vs. REFERENCE VOLTAGE

DIFFERENTIAL NONLINEARITY (LSB)
RELATIVE ACCURACY vs. REFERENCE VOLTAGE

1.0
RELATIVE ACCURACY (LSB)
MAX500

8-Bit DAC
10
VREF (V)
_______________________________________________________________________________________
12
14

8-Bit DAC
SUPPLY CURRENT (mA)
RO 200
12
ISINK (mA)
10
VSS = 0V
10
8
6
4
8
6
4
2
0
-2
-4
-6
0
IDD
ISS
-25
VOUT (V)
The MAX500 has four matched voltage-output digital-toanalog converters (DACs). The DACs are inverted
R-2R ladder networks which convert 8 digital bits into
equivalent analog output voltages in proportion to the
applied reference voltage(s). Two DACs in the MAX500
have a separate reference input while the other two
DACs share one reference input. A simplified circuit
diagram of one of the four DACs is provided in Figure 1.
2R
2R
2R
VOUT
VREF DB0
AGND
DB5
DB5
DB6
DB6
0.0
VOUTC
-0.5
-1.0
VOUTD
25
50
75
100
125
VSS = -5V
-55
-25
25
50
75
100
125
TEMPERATURE (C)
of the V REF inputs is code dependent. The lowest

value, approximately 11k (5.5k for VREFA/B), occurs
when the input code is 01010101. The maximum value
of infinity occurs when the input code is 00000000.
Because the input resistance at VREF is code dependent, the DACs reference sources should have an output impedance of no more than 20 (no more than
10 for VREFA/B). The input capacitance at VREF is
also code dependent and typically varies from 15pF to
35pF (30pF to 70pF for V REF A/B). V OUT A, V OUT B,
VOUTC, and VOUTD can be represented by a digitally
programmable voltage source as:
VOUT = Nb x VREF / 256
where N b is the numeric value of the DACs binary
input code.
Output Buffer Amplifiers
2R
2R
DB0
VOUTB
0.5
-1.5
TEMPERATURE (C)
_______________Detailed Description
1.0
-2.0
-55
10
VOUTA
1.5
ZERO-CODE ERROR (mV)
14
2.0
MAX500-02
VSS = -5V
ZERO-CODE ERROR
vs. TEMPERATURE
12
MAX500-01
16
SUPPLY CURRENT
vs. TEMPERATURE
MAX500-03
OUTPUT SINK CURRENT

vs. OUTPUT VOLTAGE
DB7
DB7
Figure 1. Simplified DAC Circuit Diagram
VREF Input
The voltage at the VREF pins (pins 4, 12, and 13) sets
the full-scale output of the DAC. The input impedance
All voltage outputs are internally buffered by precision

unity-gain followers, which slew at greater than 3V/s.
When driving 2k in parallel with 100pF with a full-scale
transition (0V to +10V or +10V to 0V), the output settles
to 1/2LSB in less than 4s. The buffers will also drive
2k in parallel with 500pF to 10V levels without oscillation. Typical dynamic response and settling performance of the MAX500 is shown in Figures 2 and 3.
A simplified circuit diagram of an output buffer is
shown in Figure 4. Input common-mode range to
AGND is provided by a PMOS input structure. The output circuitry incorporates a pull-down circuit to actively
drive VOUT to within +15mV of the negative supply
(VSS). The buffer circuitry allows each DAC output to
_______________________________________________________________________________________
MAX500
____________________________Typical Operating Characteristics (continued)
TLC2272

SLOS190G FEBRUARY 1997 REVISED MAY 2004
D
D
D
D
D
D
D
Output Swing Includes Both Supply Rails

Low Noise . . . 9 nV/Hz Typ at f = 1 kHz
Low Input Bias Current . . . 1 pA Typ
Fully Specified for Both Single-Supply and
Split-Supply Operation
Common-Mode Input Voltage Range
Includes Negative Rail
High-Gain Bandwidth . . . 2.2 MHz Typ
High Slew Rate . . . 3.6 V/s Typ
D Low Input Offset Voltage

D
D
D
950 V Max at TA = 25C

Macromodel Included
Performance Upgrades for the TS272,
TS274, TLC272, and TLC274
Available in Q-Temp Automotive
HighRel Automotive Applications
Configuration Control / Print Support
Qualification to Automotive Standards
description
V(OPP)
V
O(PP) Maximum Peak-to-Peak Output Voltage V
The TLC2272 and TLC2274 are dual and

quadruple operational amplifiers from Texas
Instruments. Both devices exhibit rail-to-rail
output performance for increased dynamic range
in single- or split-supply applications. The
TLC227x family offers 2 MHz of bandwidth and
3 V/s of slew rate for higher speed applications.
These devices offer comparable ac performance
while having better noise, input offset voltage, and
power dissipation than existing CMOS
operational amplifiers. The TLC227x has a noise
voltage of 9 nV/Hz, two times lower than
competitive solutions.
MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE

vs
SUPPLY VOLTAGE
16
TA = 25C
14
12
IO = 50 A
10
IO = 500 A
The TLC227x, exhibiting high input impedance

and low noise, is excellent for small-signal
6
conditioning for high-impedance sources, such as
piezoelectric transducers. Because of the micro4
power dissipation levels, these devices work well
16
4
6
8
10
12
14
in hand-held monitoring and remote-sensing
|VDD | Supply Voltage V
applications. In addition, the rail-to-rail output
feature, with single- or split-supplies, makes this
family a great choice when interfacing with analog-to-digital converters (ADCs). For precision applications, the
TLC227xA family is available with a maximum input offset voltage of 950 V. This family is fully characterized
at 5 V and 5 V.
The TLC2272/4 also makes great upgrades to the TLC272/4 or TS272/4 in standard designs. They offer
increased output dynamic range, lower noise voltage, and lower input offset voltage. This enhanced feature set
allows them to be used in a wider range of applications. For applications that require higher output drive and
wider input voltage range, see the TLV2432 and TLV2442 devices.
If the design requires single amplifiers, see the TLV2211/21/31 family. These devices are single rail-to-rail
operational amplifiers in the SOT-23 package. Their small size and low power consumption, make them ideal
for high density, battery-powered equipment.
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.
Advanced LinCMOS is a trademark of Texas Instruments.
Copyright 2004, Texas Instruments Incorporated
!" # $" # %$&' " "(

$ "# ! " #% "# % ") "!# # #"$!"#
#" *"+( $ " % ##, # " ##'+ '$
"#", '' %!"#(
% $ "# !%'" " -./-/ '' %!"# "#"

$'## ")*# " ( '' ") % $ "# % $ "
% ##, # " ##'+ '$ "#", '' %!"#(
POST OFFICE BOX 655303
DALLAS, TEXAS 75265
MAX487
19-0122; Rev 8; 10/03
Low-Power, Slew-Rate-Limited
RS-485/RS-422 Transceivers
The MAX481, MAX483, MAX485, MAX487MAX491, and
MAX1487 are low-power transceivers for RS-485 and RS422 communication. Each part contains one driver and one
receiver. The MAX483, MAX487, MAX488, and MAX489
feature reduced slew-rate drivers that minimize EMI and
reduce reflections caused by improperly terminated cables,
thus allowing error-free data transmission up to 250kbps.
The driver slew rates of the MAX481, MAX485, MAX490,
MAX491, and MAX1487 are not limited, allowing them to
transmit up to 2.5Mbps.
These transceivers draw between 120A and 500A of
supply current when unloaded or fully loaded with disabled
drivers. Additionally, the MAX481, MAX483, and MAX487
have a low-current shutdown mode in which they consume
only 0.1A. All parts operate from a single 5V supply.
Drivers are short-circuit current limited and are protected
against excessive power dissipation by thermal shutdown
circuitry that places the driver outputs into a high-impedance state. The receiver input has a fail-safe feature that
guarantees a logic-high output if the input is open circuit.
The MAX487 and MAX1487 feature quarter-unit-load
receiver input impedance, allowing up to 128 MAX487/
MAX1487 transceivers on the bus. Full-duplex communications are obtained using the MAX488MAX491, while
the MAX481, MAX483, MAX485, MAX487, and MAX1487
are designed for half-duplex applications.
________________________Applications
Low-Power RS-485 Transceivers
Low-Power RS-422 Transceivers
Level Translators
__Next Generation Device Features

For Fault-Tolerant Applications
MAX3430: 80V Fault-Protected, Fail-Safe, 1/4
Unit Load, +3.3V, RS-485 Transceiver
MAX3440EMAX3444E: 15kV ESD-Protected,
60V Fault-Protected, 10Mbps, Fail-Safe,
RS-485/J1708 Transceivers
For Space-Constrained Applications
MAX3460MAX3464: +5V, Fail-Safe, 20Mbps,
Profibus RS-485/RS-422 Transceivers
MAX3362: +3.3V, High-Speed, RS-485/RS-422
Transceiver in a SOT23 Package
52Mbps, +3V to +5.5V, SOT23, RS-485/RS-422,
True Fail-Safe Receivers
MAX3293/MAX3294/MAX3295: 20Mbps, +3.3V,
SOT23, RS-855/RS-422 Transmitters
For Multiple Transceiver Applications
+3.3V, Quad RS-422 Transmitters
For Fail-Safe Applications
MAX3080MAX3089: Fail-Safe, High-Speed
(10Mbps), Slew-Rate-Limited RS-485/RS-422
Transceivers
For Low-Voltage Applications
MAX3483E/MAX3485E/MAX3486E/MAX3488E/
MAX3490E/MAX3491E: +3.3V Powered, 15kV
ESD-Protected, 12Mbps, Slew-Rate-Limited,
True RS-485/RS-422 Transceivers
Transceivers for EMI-Sensitive Applications

Industrial-Control Local Area Networks
Ordering Information appears at end of data sheet.
______________________________________________________________Selection Table
PART
NUMBER
HALF/FULL
DUPLEX
DATA RATE
(Mbps)
SLEW-RATE
LIMITED
LOW-POWER
SHUTDOWN
RECEIVER/
DRIVER
ENABLE
QUIESCENT
CURRENT
(A)
NUMBER OF
TRANSMITTERS
ON BUS
PIN
COUNT
MAX481
Half
2.5
No
Yes
Yes
300
32
MAX483
Half
0.25
Yes
Yes
Yes
120
32
MAX485
Half
2.5
No
No
Yes
300
32
MAX487
Half
0.25
Yes
Yes
Yes
120
128
MAX488
Full
0.25
Yes
No
No
120
32
MAX489
Full
0.25
Yes
No
Yes
120
32
14
MAX490
Full
2.5
No
No
No
300
32
MAX491
Full
2.5
No
No
Yes
300
32
14
MAX1487
Half
2.5
No
No
Yes
230
128
________________________________________________________________ Maxim Integrated Products
For pricing, delivery, and ordering information, please contact Maxim/Dallas Direct! at
1-888-629-4642, or visit Maxims website at www.maxim-ic.com.
MAX481/MAX483/MAX485/MAX487MAX491/MAX1487
General Description
RTC
MK41T56
MKI41T56
512 bit (64b x8) Serial Access TIMEKEEPER SRAM
NOT FOR NEW DESIGN
COUNTERS for SECONDS, MINUTES,

HOURS, DAY, DATE, MONTH and YEARS
SOFTWARE CLOCK CALIBRATION
AUTOMATIC POWER-FAIL DETECT and

SWITCH CIRCUITRY
I2C BUS COMPATIBLE
56 BYTES of GENERAL PURPOSE RAM
ULTRA-LOW BATTERY SUPPLY CURRENT

of 500nA
OPERATING TEMPERATURE:
8
8
1
1
PSDIP8 (N)
0.4mm Frame
SO8 (M)
150mil Width
MK41T56: 0 to 70C
MKI41T56: 40 to 85C
AUTOMATIC LEAP YEAR COMPENSATION
DESCRIPTION
The MK41T56 TIMEKEEPER is a low power 512
bit static CMOS RAM organized as 64 words by 8
bits. A built-in 32.768kHz oscillator (external crystal controlled) and the first 8 bytes of the RAM are
used for the clock/calendar function and are configured in binary coded decimal (BCD) format. Addresses and data are transferred serially via a twoline bi-directional bus. The built-in address register
is incremented automatically after each write or
read data byte. The MK41T56 clock has a built-in
power sense circuit which detects power failures
and automatically switches to the battery supply
during power failures. The energy needed to sustain the RAM and clock operations can be supplied
from a small lithium button cell.
Data retention time is in excess of 10 years with a
50mAh 3V lithium cell. The MK41T56 is supplied
in 8 pin Plastic Dual-in-Line and 8 lead Plastic
SOIC packages.
Figure 1. Logic Diagram
VCC
VBAT
OSCO
OSCI
SCL
MK41T56
MKI41T56
SDA
FT/OUT
VSS
AI02304
November 2000
This is information on a product still in production but not recommended for new designs.
1/16
MK41T56, MKI41T56
Figure 3. SOIC Connections
Figure 2. DIP Connections
MK41T56
MKI41T56
OSCI
OSCO
VBAT
VSS
8
7
6
5
1
2
3
4
MK41T56
MKI41T56
VCC
FT/OUT
SCL
SDA
AI02305
Table 1. Signal Names

OSCI
Oscillator Input
OCSO
Oscillator Output
FT/OUT
Frequency Test / Output Driver

(Open Drain)
SDA
Serial Data Address Input / Output
SCL
Serial Clock
VBAT
Battery Supply Voltage
VCC
Supply Voltage
VSS
Ground
OPERATION
The MK41T56 clock operates as a slave device on
the serial bus. Access is obtained by implementing
a start condition followed by the correct slave address (11010000). The 64 bytes contained in the
2/16
OSCI
OSCO
VBAT
VSS
1
2
3
4
8
7
6
5
VCC
FT/OUT
SCL
SDA
AI02306
device can then be accessed sequentially in the

following order:
1.
Seconds Register
2.
Minutes Register
3.
Hours Register
4.
Day Register
5.
Date Register
6.
Month Register
7.
Years Register
8.
Control Register
9 to 64. RAM
The clock continually monitors V CC for an out of
tolerance condition. Should VCC fall below VPFD,
the device terminates an access in progress and
resets the device address counter. Inputs to the
device will not be recognized at this time to prevent erroneous data from being written to the device from an out of tolerance system. When V CC
falls below V BAT, the device automatically switches over to the battery and powers down into an ultra low current mode of operation to conserve
battery life. Upon power-up, the device switches
from battery to VCC at VBAT and recognizes inputs
when VCC goes above V PFD volts.
MK41T56, MKI41T56
Table 2. Absolute Maximum Ratings
Symbol
TA
TSTG
Parameter
MK41T56
Ambient Operating Temperature
MKI41T56
Storage Temperature (VCC Off, Oscillator Off)
Value
Unit
0 to 70
40 to 85
55 to 125
VIO
Input or Output Voltages
0.3 to 7
VCC
Supply Voltage
0.3 to 7
IO
Output Current
20
mA
PD
Power Dissipation
0.25
Note: Stresses greater than those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress
rating only and functional operation of the device at these or any other conditions above those indicated in the operational section of
this specification is not implied. Exposure to the absolute maximum rating conditions for extended periods of time may affect reliability.
CAUTION: Negative undershoots below 0.3V are not allowed on any pin while in the Battery Back-up mode.
Table 3. Register Map

Data
Address
D7
D5
D4
D3
D2
D1
D0
ST
10 Seconds
Seconds
Seconds
00-59
10 Minutes
Minutes
Minutes
00-59
Hours
Hour
00-23
Day
01-07
Date
Date
01-31
Month
Month
01-12
Years
Year
00-99
6
7
Keys:
D6
Function/Range
BCD Format
10 Hours
X
10 Date
X
10 Years
OUT
FT
S = SIGN Bit
FT = FREQUENCY TEST Bit
ST = STOP Bit
10 M.
Day
Calibration
Control
OUT = Output level

X = Dont care
3/16
MK41T56, MKI41T56
Figure 4. Block Diagram
1 Hz
OSCI
OSCILLATOR
32.768 kHz
SECONDS
MINUTES
DIVIDER
HOURS
OSCO
DAY
FT/OUT
VCC
VSS
VBAT
SCL
DATE
MONTH
VOLTAGE
SENSE
and
SWITCH
CIRCUITRY
YEAR
CONTROL
LOGIC
CONTROL
RAM
(56 x 8)
SERIAL
BUS
INTERFACE
ADDRESS
REGISTER
SDA
AI00586C
Table 4. AC Measurement Conditions

Input Rise and Fall Times
Figure 5. AC Testing Load Circuit

5ns
5V
Input Pulse Voltages

Input and Output Timing Ref. Voltages
0 to 3V
1.5V
1.8k
Note that Output Hi-Z is defined as the point where data is no longer
driven.
DEVICE
UNDER
TEST
OUT
1k
CL includes JIG capacitance
4/16
CL = 100pF
AI01019
MK41T56, MKI41T56
Table 5. Capacitance (1, 2)
(TA = 25 C, f = 1 MHz)
Symbol
CIN
COUT (2)
Parameter
Min
Max
Unit
Input Capacitance (SCL)
pF
Output Capacitance (SDA, FT/OUT)
10
pF
Note: 1. Effective capacitance measured with power supply at 5V.

2. Sampled only, not 100% tested.
3. Outputs deselected.
Table 6. DC Characteristics
(TA = 0 to 70C or 40 to 85C; VCC = 4.5V to 5.5V)
Symbol
Parameter
Test Condition
Min
Typ
Max
Unit
0V VIN VCC
10
0V VOUT VCC
10
SCL/SDA = VCC 0.3V
mA
mA
ILI
Input Leakage Current
ILO
Output Leakage Current
ICC1
Supply Current
ICC2
Supply Current (Stand-by)
VIL
Input Low Voltage
0.3
1.5
VIH
Input High Voltage
VCC + 0.8
VOL
Output Low Voltage
0.4
3.5
450
500
nA
IOL = 5mA, VCC = 4.5V
VBAT (1)
Battery Supply Voltage
IBAT
Battery Supply Current
2.6
TA = 25C, VCC = 0V,
Oscillator ON, VBAT = 3V
Note: 1. The RAYOVAC BR1225 or equivalent is recommended as the battery supply.
Table 7. Power Down/Up Trip Points DC Characteristics (1)

(TA = 0 to 70C or 40 to 85C)
Symbol
Parameter
VPFD
Power-fail Deselect Voltage
VSO
Battery Back-up Switchover Voltage
Min
Typ
Max
Unit
1.2 VBAT
1.25 VBAT
1.285 VBAT
VBAT
Note: 1. All voltages referenced to VSS.
Table 8. Crystal Electrical Characteristics

(Externally Supplied)
Symbol
Parameter
fO
Resonant Frequency
RS
Series Resistance
CL
Load Capacitance
Min
Typ
Max
32.768
kHz
35
12.5
Unit
k
pF
Note: Load capacitors are integrated within the MK41T56. Circuit board layout considerations for the 32.768kHz crystal of minimum trace
lengths and isolation from RF generating signals should be taken into account.
STMicroelectronics recommends the ECS-.327-12.5-8SP-2 quartz crystal is recommended for industrial temperature operations.
ESC Inc. can be contacted at 800-237-1041 or 913-782-7787 for further information on this crystal type.
5/16
MK41T56, MKI41T56
Table 9. Power Down/Up Mode AC Characteristics
(TA = 0 to 70 C or 40 to 85C)
Symbol
Parameter
tPD
SCL and SDA at VIH before Power Down
tFB
Min
Max
Unit
ns
VPFD (min) to VSO VCC Fall Time
300
tRB
VSO to VPFD (min) VCC Rise Time
100
tREC
SCL and SDA at VIH after Power Up
200
Figure 6. Power Down/Up Mode AC Waveforms
VCC
VPFD
VSO
tPD
tFB
tRB
SDA
SCL
tREC
IBAT
DATA RETENTION TIME
AI00595
2-WIRE BUS CHARACTERISTICS

This bus is intended for communication between
different ICs. It consists of two lines: one bi-directional for data signals (SDA) and one for clock signals (SCL). Both the SDA and the SCL lines must
be connected to a positive supply voltage via a
pull-up resistor.
The following protocol has been defined:
Data transfer may be initiated only when the bus
is not busy.
During data transfer, the data line must remain
stable whenever the clock line is High.
Changes in the data line while the clock line is
High will be interpreted as control signals.
Accordingly, the following bus conditions have
been defined:
6/16
Bus not busy. Both data and clock lines remain

High.
Start data transfer. A change in the state of the
data line, from High to Low, while the clock is High,
defines the START condition.
Stop data transfer. A change in the state of the
data line, from Low to High, while the clock is High,
defines the STOP condition.
Data valid. The state of the data line represents
valid data when after a start condition, the data line
is stable for the duration of the High period of the
clock signal. The data on the line may be changed
during the Low period of the clock signal. There is
one clock pulse per bit of data.
Each data transfer is initiated with a start condition
and terminated with a stop condition. The number
MK41T56, MKI41T56
Table 10. AC Characteristics
(TA = 0 to 70 C or 40 to 85C; VCC = 4.5V to 5.5V)
Symbol
Parameter
Min
Max
Unit
100
kHz
fSCL
SCL Clock Frequency
tLOW
Clock Low Period
4.7
tHIGH
Clock High Period
tR
SDA and SCL Rise Time
tF
SDA and SCL Fall Time
300
ns
tHD:STA
START Condition Hold Time

(after this period the first clock pulse is generated)
tSU:STA
START Condition Setup Time

(only relevant for a repeated start condition)
4.7
tSU:DAT (1)
Data Setup Time
250
ns
tHD:DAT
Data Hold Time
tSU:STO
STOP Condition Setup Time
4.7
Time the bus must be free before a new transmission can start
4.7
Noise suppression time constant at SCL and SDA input
0.25
tBUF
tI
Note: 1. Transmitter must internally provide a hold time to bridge the undefined region (300ns max.) of the falling edge of SCL.
of data bytes transferred between the start and

stop conditions is not limited. The information is
transmitted byte-wide and each receiver acknowledges with a ninth bit.
By definition, a device that gives out a message is
called "transmitter", the receiving device that gets
the message is called "receiver". The device that
controls the message is called "master". The devices that are controlled by the master are called
"slaves".
Acknowledge. Each byte of eight bits is followed
by one acknowledge bit. This acknowledge bit is a
low level put on the bus by the receiver, whereas
the master generates an extra acknowledge related clock pulse.
A slave receiver which is addressed is obliged to

generate an acknowledge after the reception of
each byte. Also, a master receiver must generate
an acknowledge after the reception of each byte
that has been clocked out of the slave transmitter.
The device that acknowledges has to pull down
the SDA line during the acknowledge clock pulse
in such a way that the SDA line is a stable Low during the High period of the acknowledge related
clock pulse. Of course, setup and hold times must
be taken into account. A master receiver must signal an end-of-data to the slave transmitter by not
generating an acknowledge on the last byte that
has been clocked out of the slave. In this case, the
transmitter must leave the data line High to enable
the master to generate the STOP condition.
7/16
ML
DOCUMENTO II
PLANOS
D OCUMENTO II. P LANOS
Lista de planos
Plano 1. Esquema circuito electrnico
Plano 2. Esquema pistas cara superior
Plano 3. Esquema pistas cara posterior
Plano 4. PCB
Plano 5. Plano cartula adhesiva
Plano 6. Dimensiones caja
Plano 7. Caja base vista frontal
Plano 8. Caja base vista posterior

DOCUMENTO III
ML
PLIEGO DE
CONDICIONES
D OCUMENTO III. P LIEGO DE CONDICIONES
ndice
1. Pliego de condiciones generales y econmicas
1.1. Condiciones generales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2. Condiciones econmicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2. Pliego de condiciones tcnicas y particulares
2.1. Equipo informtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2. Sistemas de radiofrecuencia . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3. Normas de calidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4. Normas de seguridad e higiene . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5. Vida til del producto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6. Otros criterios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6.1. Soporte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6.2. Pistas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7. Criterios de diseo de circuitos impresos segn Normas: EN 60335-1 y IPC-SM-782
2.7.1. Aislamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.2. Pistas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.3. Huellas-taladros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.4. Mascarilla solder (Solder Mask) . . . . . . . . . . . . . . . . . . . . . . .
2.7.5. Zona de masa (Copper pour GND) . . . . . . . . . . . . . . . . . . . . . .
2.7.6. Thermal refief . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.7. Tamao de texto ref. componente . . . . . . . . . . . . . . . . . . . . . . .
2.7.8. Multicapa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.9. Mejoras en diseo de SMD . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.10. Montaje disipador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.11. Elastmero . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.12. SMD - condensadores estndar (Case size EIA) . . . . . . . . . . . . . . .
2.7.13. SMD - resistencias y diodos . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.14. Ficheros Gerber: Fabricacin PCB . . . . . . . . . . . . . . . . . . . . . .
2.7.15. Caractersticas PCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5
5
6
7
7
7
7
8
8
8
8
8
9
9
9
10
11
11
11
12
12
14
15
15
16
16
16
17
Captulo 1
Pliego de condiciones generales y
econmicas
1.1.
Condiciones generales
Las condiciones y clusulas que se establecen en este documento son de obligado

cumplimiento por las partes contratantes.
I. Tanto el administrador como el cliente se comprometen desde la fecha de la firma del
contrato a llevar a cabo lo que se estipule.
II. Ante cualquier reclamacin o discrepancia en lo concerniente al cumplimiento de lo
pactado por cualquiera de las partes, una vez agotada toda va de entendimiento, se
tramitar el asunto por la va de lo legal. El dictamen o sentencia que se dicte ser de
obligado cumplimiento para las dos partes.
III. Al firmarse el contrato, el suministrador se compromete a facilitar toda la informacin
necesaria para la instalacin y buen funcionamiento del sistema, siempre que sea requerido
para ello.
IV. Asimismo, el cliente entregar al suministrador todas las caractersticas distintivas del
equipo comprado y aquellas otras que considere oportunas para el necesario conocimiento
de la misma a efectos del diseo del presente equipo.
V. El plazo de entrega ser de tres meses, a partir de la fecha de la firma del contrato, pudiendo
ampliarse en un mes. Cualquier modificacin de los plazos deber contar con el acuerdo
de las dos partes.
VI. En caso de retrasos imputables al suministrador, se considerar una indemnizacin del 1 %
del valor estipulado por semana de retraso.
VII. Existir un plazo de garanta de un ao a partir de la entrega del sistema. Dicha garanta
quedar sin efecto si se demostrase que el sistema ha estado sometido a manipulacin o
uso indebido.
VIII. Cumplido dicho plazo de garanta, el suministrador queda obligado a la reparacin del
sistema durante un plazo de cinco aos, fuera del cual quedar a su propio criterio atender
la peticin del cliente.
IX. El suministrador no tendr en ningn momento obligacin alguna frente a desperfectos o
averas por uso indebido de personas no autorizadas por el suministrador.
1.2.
Condiciones econmicas
I. Los precios indicados en este proyecto son firmes y sin revisin por ningn concepto,
siempre y cuando se acepten dentro del periodo de validez del presupuesto que se fija hasta
Diciembre de 2011.
II. El pago se realizar como sigue:
75 % a la firma del contrato.
25 % en el momento de entrega.
III. La forma de pago ser al contado mediante cheque nominativo o mediante transferencia
bancaria. En ningn caso se aceptarn letras de cambio.
IV. El suministrador se har cargo de los gastos de embalaje y de transporte dentro de la ciudad
donde se encuentre la instalacin. Si es necesario realizar un transporte interurbano, el gasto
correr por cuenta del cliente. En todo caso, el responsable de los posibles desperfectos
ocasionados durante el transporte ser el proveedor.
V. Durante el plazo de garanta, la totalidad de los gastos originados por las reparaciones
corrern por cuenta del suministrador.
VI. Fuera de dicho plazo y durante los siguientes cinco aos, los costes sern fijados mediante
acuerdo por ambas partes. Pasados 5 aos, stos los fijar exclusivamente el suministrador.
Captulo 2
Pliego de condiciones tcnicas y
particulares
2.1.
Equipo informtico
I. El equipo informtico deber estar homologado conforme a las reglamentaciones europea

y espaola vigentes a fecha de junio de 2011.
II. El lugar de instalacin del equipo deber ajustarse a los niveles de temperatura y humedad
indicados por el fabricante.
III. Los programas informticos empleados han de contar con la licencia preceptiva y cumplir
con las condiciones de la misma. En caso de usar programas de licencia GNU, se debern
respetar las condiciones de la misma.
2.2.
Sistemas de radiofrecuencia
El sistema de radio frecuencia cumplir con los requisitos establecidos en la normativa

Europea (R&TTE Directive 1999-5-EC). El sistema de radiofrecuencia se atendr a la normativa
vigente de proteccin del espacio radioelctrico y proteccin de la salud: LEY GENERAL DE
TELECOMUNICACIONES 11/1998, DE 24 DE ABRIL DE 1998.
2.3.
Normas de calidad
Los sistemas se disearn de forma que cumplan las normas UNE, CEI y EN aplicables a
este tipo de productos, as como las normas ETSI (European Telecommunications Standards
Institute) para sistemas de radiofrecuencia.
2.4.
Normas de seguridad e higiene
El proyecto cumplir con la Ley 31/95 de Prevencin de Riesgos Laborales.
2.5.
Vida til del producto
Los sistemas se disearn para una vida til no inferior a diez aos en funcionamiento
continuo.
2.6.
Otros criterios
Los circuitos electrnicos se disearn empleando componentes normalizados siempre que

sea posible.
2.6.1.
Soporte
El tipo de soporte aislante utilizado en las placas de circuito ser de fribra de vidrio, con las
caractersticas siguientes (recomendadas):
Resistencia superficial en M<105.
Resistencia volumtrica en M<107.
Constante dielctrica (a f=1MHz) 0,25.
Temperatura mxima de trabajo 125o C.
Temperatura mxima de soldadura (mx. 20 seg.) 260o C.
El espesor de las placas ser de 1,6 mm (valor normalizado). Las placas sern de dos caras,
fabricadas por el mtodo sustractivo basado en mscaras. Debern acompaarse de un esquema
que contenga los taladros a realizar, as como la colocacin exacta de los componentes.
2.6.2.
Pistas
El diseo se realizar teniendo en cuenta las recomendaciones para equipos de alta frecuencia
y de telecomunicaciones que dicta la normativa Europea en cuanto a:
Compatibilidad electromagntica(89/36/EEC).
Niveles de tensin (73/23/EEC).
8
2.7.
Criterios de diseo de circuitos impresos segn

Normas: EN 60335-1 y IPC-SM-782
2.7.1.
Aislamiento
TENSION =5V o <5V.....................................0.010 = 0,25mm
TENSIN =12V, 24V o 48V..........................0.030 = 0,76mm
TENSIN =50-250V.......................................0.118 = 3,00mm
TENSIN =250V o >250V.............................0.157 = 4.00mm
SEPARACIN MNIMA ENTRE PISTAS o PADS:
CLASE 3 = 0,30mm.
CLASE 4 = 0.20mm.
CLASE 5 = 0,15mm.
SEPARACIN MNIMA DE PISTAS Y BORDE DE PLACA:
FRESADO = 0,25mm.
SCORING = 0,50mm.
2.7.2.
Pistas
SEAL NORMAL...........................................0.015 = 0,38mm

ALIMENTACIONES =5V, 12V, 24V.............0.030 = 0,76mm
INTENSIDAD <1 A........................................0.050 = 1,27mm
INTENSIDAD <2 A........................................0.075 = 1,90mm
INTENSIDAD <4 A........................................0.100 = 2,54mm

INTENSIDAD <6 A........................................0.125 = 3,17mm
ANCHURA MNIMA DE PISTAS:
CLASE 3 = 0,30mm.
CLASE 4 = 0.20mm.
CLASE 5 = 0,15mm.
2.7.3.
Huellas-taladros
VIA1 (PASANTES)..............................redondo 0.050- 1,27mm-0.024- 0,60mm

VIA2 (PASANTES)..............................redondo 0.031- 0,80mm-0.015- 0,40mm
C. INTEGRADOS..................................redondo 0.062- 1,58mm0.031- 0,78mm
TRANSISTORES "BD", TO220...........ovalado 0.125"x 0.075-0.050- 1,27mm ........ovalado 3,17 x 1,90mm
RESISTENCIAS <1/4W.......................redondo 0.062- 1,58mm0.031- 0,78mm
RESISTENCIAS <1/2W.......................redondo 0.075- 1,90mm0.045- 1,14mm
RESISTENCIAS <1W..........................redondo 0.094- 2,40mm0.050- 1,27mm
DIODOS 1N...........................................redondo 0.094- 2,40mm0.050- 1,27mm
PUENTE RECTIFICADOR...................redondo 0.094- 2,40mm0.050- 1,27mm
COND. CTA, CMC, CCD 25V..............redondo 0.062- 1,58mm0.031- 0,78mm
COND. POLISTER 100V....................redondo 0.075- 1,90mm0.045- 1,14mm
COND. ELECTR. <50-1000V..............redondo 0.190- 4,80mm0.094- 2,40mm
JUMPER, CABLE PLANO 2,54...........cuadrado0.062- 1,58mm0.045- 1,14mm
DISIPADOR VERTICAL......................ovalado 0.175"x 0.230-0.071- 1,80mm ........ovalado 4,45 x 5,84mm-ovalado 3,60 x 1,80mm
BORNAS PASO 5,08 - 7,62mm............ovalado 0.079"x 0.1970.071- 1,80mm ........ovalado 2,00 x 5,00mm
TRAFOS................................................redondo 0.190- 4,80mm0.094- 2,40mm
RELES...................................................redondo 0.125- 3,17mm0.050- 1,27mm
SUJECIN PCB CLIP PLASTICO...........................................................0.157- 4,00mm
SUJECIN PCB TORNILLO....................................................................0.177- 4,50mm
DIAMETRO MNIMO TALADRO METALIZADO:
CLASE 3 = 0,50mm.
10
CLASE 4 = 0.40mm.
CLASE 5 = 0,30mm.
PARED MNIMA CORONA:

CLASE 3 = 0,22mm.
CLASE 4 = 0.20mm.
CLASE 5 = 0,18mm.
2.7.4.
Mascarilla solder (Solder Mask)
AISLAMIENTO....................................0.027 = 0,60mm
SEPARACIN MNIMA ENTRE MSCARA Y PADS DE COBRE:
CLASE 3 = 0,15mm.
CLASE 4 y 5 = 0,12mm.
2.7.5.
Zona de masa (Copper pour GND)
WIDTH.................................................0.010- 0,20mm
CLEARENCE.......................................0.027- 0,60mm
NET.......................................................GND
HATCH PATTERN..............................CROSS HATCHING
HATCH GRID......................................0.027- 0,60mm
2.7.6.
Thermal refief
SPOKE WIDTH....................................0.030- 0,76mm

ISOLATION WIDTH...........................0.015- 0,38mm
ANNULAR OVER DRILL...................0.050- 1,27mm

11
2.7.7.
Tamao de texto ref. componente
LINEA WIDTH.....................................0.080- 2,00mm

TEXT HEIGHT.....................................0.060- 1,50mm
GRUESO MNIMO:
CLASES 3, 4 y 5 = 0,20mm
2.7.8.
Multicapa
Mnimo 4 capas para poder realizar los distintos TIPOS DE VIAS

VIA1: TOP, BOT = 1.27mm. Round
IN1, IN2 = 1,27mm.Round. Se abren para evitar contacto al realizar el pasante de TOP a
BOT.
SMT, SMB = 1.40mm. Round
DRILL= 0.60mm.
VIA2: TOP, BOT = 0.80mm. Round
IN1, IN2 = 0,80mm.Round. Se abren para evitar contacto al realizar el pasante de TOP a
BOT.
DRILL= 0.40mm.
MICROVIAS: El DRILL es <0,1mm y se hacen por Lser. NO son recomendables por el

precio.
12
Por ejemplo, el precio de un MULTICAPA de 4 capas con MV1-MV2-MV3-MV4-MV5, es

el doble que con vas normales VIA2. El acabado en oro tampoco es recomendable.
VIAS CIEGAS: El DRILL es >0,2mm y son como las vas normales VIA2, de clase 4.
MV1: TOP, IN1 = 0.80mm. Round
IN2, BOT = 0,80mm.Round. Se abren para evitar contacto al realizar el pasante de TOP a
BOT.
DRILL= 0.40mm.
MV2: BOT, IN1 = 0.80mm. Round
IN2, TOP = 0,80mm.Round. Se abren para evitar contacto al realizar el pasante de TOP a
BOT.
DRILL= 0.40mm.
MV3: TOP, IN2 = 0.80mm. Round
IN1, BOT = 0,80mm.Round. Se abren para evitar contacto al realizar el pasante de TOP a
BOT.
DRILL= 0.40mm.
MV4: BOT, IN2 = 0.80mm. Round

13
IN1, TOP = 0,80mm.Round. Se abren para evitar contacto al realizar el pasante de TOP a
BOT.
DRILL= 0.40mm.
MV5: IN1, IN2 = 0.80mm. Round
TOP, BOT = 0,80mm.Round. Se abren para evitar contacto al realizar el pasante de TOP a
BOT.
DRILL= 0.40mm.
Figura 1. Multipaca
2.7.9.
Mejoras en diseo de SMD
Ubicar los componentes en las dimensiones requeridas y sin rutear, enviar al montador
para su Vo Bo .
Procurar que todos los componentes SMD o INSERCIN vayan por la cara TOP.
Pegar los componentes SMD por el horno
Montar los componentes de INSERCIN.
14
Pasar la OLA por cara BOT.
MSCARA PELABLE por lado contrario al de componentes SMD o por la cara que pasa
la OLA.
Se utiliza en componentes de INSERCIN que no se montan o componentes de

INSERCIN que han de montarse despus del paso de la ola.
Para generar ficheros GERBER, activar la opcin: .Extended Gerber"
2 FIDUCIALES: Por cara donde se montan los componente SMD, en esquinas opuestas
del pcb y libre de solder.
2 TALADROS de REGISTRO: En el lateral mas largo del pcb, cercanos al borde, en lnea
de 3mm sin metalizar.
2.7.10.
Montaje disipador
Cuando es Regulador: remache
Cuando es Transistor: arandela nylon + aislante + arandela acero inox. + tuerca acero inox.
+ tornillo acero inox.
2.7.11.
Elastmero
Acabado COBRE + GRAFITO: Proceso de serigrafa; espesor del grafito 20micras.
Figura 2. Acabado cobre mas grafito

15
Acabado ORO: Proceso fotogrfico; solder total para no producir sombras.
Figura 3. Acabado ORO
2.7.12.
SMD - condensadores estndar (Case size EIA)
Caja A = 3216 - (L=3,2mm) (W=1,6mm)

Caja B = 3528 - (L=3,5mm) (W=2,8mm)
Caja C = 6032 - (L=6,0mm) (W=3,2mm)
Caja D = 7343 - (L=7,3mm) (W=4,3mm)
2.7.13.
SMD - resistencias y diodos
2512 >>>>>>>>> 1W
2010 >>>>>>>>>> 0, 5W
1206 >>>>>>>>>> 0, 125W y0, 250W
0805 >>>>>>>>>> 0, 125W
0603y0402 >>>> 0, 0625W
M ELF >>>>>>>> 0, 4W (5, 8x2, 2mm)
M IN IM ELF >>>> 0, 25W (3, 6x1, 4mm)(LL4148 1206)
M ICROM ELF >> 500mW (2, 0x1, 2mm)(M CL4148yM CL103A 0805)
2.7.14.
Ficheros Gerber: Fabricacin PCB
FORMAT: EXTENDED GERBER

1. S128_R00.TOP - TOP LAYER
2. S128_R00.IN1 - INNER LAYER 1
3. S128_R00.IN2 - INNER LAYER 2
4. S128_R00.BOT - BOTTOM LAYER
5. S128_R00.SMT - SOLDERMARSK TOP
6. S128_R00.SMB - SOLDERMARSK BOTTOM
7. S128_R00.SPT - SOLDER PASTE TOP
8. S128_R00.SPB - SOLDER PASTE BOTTOM
16
9. S128_R00.SST - SILKSCREEN TOP

10. S128_R00.SSB - SILKSCREEN BOTTOM
11. S128_R00.TAP - THUHOLE TAP
12. S128_R00.NPT - THRUHOLE NPT
13. S128_R00.DRD - THRUHOLE DRD
14. S128_R00.DTS - THRUHOLE DTS
15. S128_R00.TXT - COMP INSERTION TXT
16. S128_R00.APP - APPERTURES
17. S128_R00.DOC - CHARACTERISTICS PCB
18. S128_R00.GTD - GERBER TOOL
2.7.15.
Caractersticas PCB
TIPO DE CIRCUITO:
DOBLE CARA
SIMPLE CARA
MULTICAPA - NM. DE CAPAS
MATERIAL:
FIBRA DE VIDRIO
BAQUELITA
POLYAMIDA
ESPESOR Y DIMENSIONES:
0,4mm
0,8mm
1,0mm
1,6mm
2,4mm
3,2mm
COBRE BASE:
17 MICRAS
35 MICRAS
GRAFITO
MASCARA PELABLE
CONECTOR DORADO
TECNOLOGIA:
TALADRO(TH):
METALIZADO
NO METALIZADO
MONTAJE SUPERFICIAL (SMD):
17
REFUSIN
INSERCIN
OLA
ACABADO SOLDABLE:
HAL: ESTAO-PLOMO
OSP: PROTECTORES ORGANICOS
ENIG: NIQUEL-ORO QUMICO
Lmm. Sn: ESTAO QUMICO
Lmm. Ag: PLATA QUMICA
MASCARILLAS SOLDER:
VERDE - Convencional
AZUL
NEGRO
SERIGRAFIA LADO TOP:
BLANCO - Convencional
AMARILLO
NEGRO
SERIGRAFIA LADO BOT:
BLANCO - Convencional
AMARILLO
NEGRO
MECANIZADO:
FRESADO
CORTADO
TROQUELADO
PANELADO
PRUEBA ELECTRICA:
TEST ELECTRICO
100
18
ML
DOCUMENTO IV
PRESUPUESTO
D OCUMENTO IV. P RESUPUESTO
ndice
1. Mediciones
1.1. Hardware . . . . . . .
1.2. Software . . . . . . . .
1.3. Equipo y herramientas
1.4. Mano de obra directa .
.
.
.
.
5
5
8
8
9
.
.
.
.
11
11
13
14
14
.
.
.
.
15
15
18
18
19
4. Presupuesto general
4.1. Coste de una unidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21
21
2. Precios unitarios
2.1. Hardware . . . . . . .
2.2. Software . . . . . . . .
3. Sumas parciales
3.1. Hardware . . . . . . .
3.2. Software . . . . . . . .

.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Captulo 1
Mediciones
1.1.
Hardware
Componentes
AO1, AO3, AO4, AO5
AO2
C1, C2, C9, C10
C12
C13, C25
C14
C19
Descripcin
Circuito impreso S133A1

Opcional: SMD_1010
CMC 22NF SMD-0805
CMC 100NF SMD-0805
CTA 10MF-25V SMD_7343
Cond. Supercap TOKIN 47mF 5,5V
FYD0H473ZF
C20
C3
Cond. poliprop. 2,2 KpF 1600V rast.15
C4, C5
Cap. poliest. 100K 275Vac r.15 X2
C6
Cond. elect.rad. 10uF 400V R.5 10x19
C7, C11
Cap. poliest. 0,022uF 250Vac r.15 Y2
C8, C15, C16, C17, CMC 10NF SMD-0805
C18, C21, C22, C23,
C24
CI1
CI EEPROM 24C16 Industrial -smd- SO8
D1, D8, D10, D14, D16, LED VERDE SMD_0805
D18, D20, D22, D24,
D28, D30, D35, D37,
D40, D43, D46, D48,
D50-D65
D12
Diodo zener 1W 18V smd DO214AA

Cantidad
1
4
1
4
1
2
2
1
5
1
2
1
2
9
1
33
D2, D5, D6, D7

D25, D32
D27
D3
D33, D34, D39, D44,
D45, D47
D4, D9, D11, D13, D15,
D17, D19, D21, D23,
D26, D29, D31, D36,
D38, D41, D42
D49
F1
F1.1
F2
Diodo UF4007 Ultra-Fast "Tape in Box"

Pte. rectif. 600V 1,0 Amp smd DFS
Transil P6SMB-6.8A unidirecc. smd
DO214AA
Diodo Schottky MCL103A MicroMELF
Reel

Fusible 5x20 0,5 A
Fusible BEL MTR_500mA Radial raster
5,08
JP1, JP2, JP3, JP4
Bloque pines 1x2 2,54
JP1.1, JP2.1, JP3.1, Jumper
JP4.1
K1-K16
Rel MAT PA1A 12Vdc
L1,L3
Chip inductor 56 uH 10 % SMD 1812
L2
Choque KASCHKE RDS 0,4A 2x39 mH
(049.645)
Q1, Q2, Q3, Q4
Transistor BC846 SMD SOT23
R1, R13, R20, R24, XXX-1/8W-1 % SMD_0805
R33, R41, R52, R59
R10, R15
1K5-1/8W-1 % SMD_0805
R11
330H-1/8W-5 % SMD_0805
R12, R32
1K-1/8W-5 % SMD_0805
R14
6K9-1/8W-5 % SMD_2010
R18
5K6-1/8W-5 % SMD_0805
R2, R29, R30, R31, 100K-1/8W-5 % SMD_0805
R75, R76, R77
R3
56K-1/8W-5 % SMD_0805
R34, R42, R44, R45, 10K-1/8W-5 % SMD_0805
R47, R54, R60, R63,
R64, R65
R35
20K-1/8W-1 % SMD_0805
R38
680H-1/8W-5 % SMD_0805
R39
12K1-1/8W-1 % SMD_0805
4
2
1
1
6
16
1
1
1
1
4
4
16
2
1
4
8
2
1
2
1
1
7
1
10
1
1
1
R4, R16, R22, R26,

R28, R40, R49, R53,
R61, R68, R70-R73,
R79, R80, R83, R84
R46
R5
R50
R51, R67
R57
R58
R6, R17, R21, R25,
R36, R43, R55, R62
R69
R7
R74, R78, R81, R82,
R85, R86, R87, R88
R8, R19, R23, R27,
R37, R48, R56, R66
R9
RT1
RV1
SW1, SW2, SW3
SW4
T1
U1, U10
U12
U2
U3, U5
U4
4K7-1/8W-5 % SMD_2010
18
47H-1W-5 % SMD_2512
620H-1W-5 % SMD_2512
200K-1/8W-5 % SMD_0805
120H-1/8W-5 % SMD_0805
4K3-1/8W-5 % SMD_0805
47H-1/8W-5 % SMD_0805
100H-1/8W-5 % SMD_0805
1
1
1
2
1
1
8
510H-1/8W-5 % SMD_0805
10H-1/8W-5 % SMD_0805
10K-1/8W-1 % SMD_0805
1
1
8
200H-1/8W-1 % SMD_0805
300H-1/4W-5 % SMD_1210
Resist. PTC EPCOS B59995C120A70
Microint. 8 circ. Insercin
Trafo 74010 Trafo Ferrita 12W 5/12V
CI ULN2803 SMD SO18
CI MAX 500 BEWE SMD SO16
CI FSQ0265RN DIL8 (Fairch)
CI M41T56-M6E industrial -smd- SO8
Opcional: UCIDS1307ZNSO8Y
U6, U9
CI xxx 487 Industrial smd SO8
U7
QUAD.50M/64/WG12.00 MProcesador
(D) MC9S08 AC60 CPU-E LQFP-64
U8, U11, U13
CI TLC2272AID -smd- SO8
X1
Borna SAURO MSM03003 3p 7,50
X11, X8, (X5.1, X5.2, Borna SAURO MSB03001-0NC 3p. 5.00
X5.3), (X13.1, X13.2,
X13.3), (X14.1, X14.2,
X14.3)

1
1
1
3
1
1
2
1
1
2
1
2
1
3
1
11
X2, X3, X6, X10, X12,

X15
X4, X9
X7
Y1
A1
B1
B1.1
B1.2
1.2.
Borna tor. RIA 31092104 4p 5,00
Borna SAURO MSB02001-0NC 2p. 5.00

Cuarzo 32,768 Kc smd 85SMX 20ppm
-40+85C
Tapa caja S118 Alt= 21mm ABS Gris
RAL7035
Soporte poliester transp. 0,8mm troquelado s. muestra
Cartula LEXAN adhesiva + serigrafa
S118 (2 colores) s. muestra
Bolsa plstico 8x12
2
1
1
Software
Programa
Horas de proyecto
OrCAD
Code Warrior - Freescale
MikTeX 2.7 (Distribucin de LATEX)
TeXnicCenter v1.0
SumatraPDF
Microsoft Office
1.3.
Equipo y herramientas
Elemento
Ordenador
Cyclone pro
30
100
100
100
100
50
Horas de proyecto
340
1
1
1
1
1
4
1
4
4
1.4.
Mano de obra directa

Actividad
Diseo de la tarjeta
Montaje de la tarjeta
Programacin
Pruebas y solucin de problemas
Documentacin del proyecto

Horas
20
40
100
30
30
10
Captulo 2
Precios unitarios
2.1.
Hardware
Componentes
Opcional: SMD_1010
CMC 22NF SMD-0805
CMC 100NF SMD-0805
Cond. Supercap TOKIN 47mF 5,5V FYD0H473ZF
Cond. poliprop. 2,2 KpF 1600V rast.15
Cond. elect.rad. 10uF 400V R.5 10x19
Cap. poliest. 0,022uF 250Vac r.15 Y2
CMC 10NF SMD-0805
CI EEPROM 24C16 Industrial -smd- SO8
LED VERDE SMD_0805
Diodo zener 1W 18V smd DO214AA
Diodo UF4007 Ultra-Fast "Tape in Box"
Transil P6SMB-6.8A unidirecc. smd DO214AA

Precio (e/ud.)
3.9
0.4
0.11
0.02
0.02
0.03
0.04
0.48
0.02
0.07
0.09
0.054
0.071
0.06
0.18
0.013
0.07
0.04
0.01
0.08
0.06
0.09
0.01
0.08
11

Fusible 5x20 0,5 A
Fusible BEL MTR_500mA Radial raster 5,08
Jumper
Rel MAT PA1A 12Vdc
Chip inductor 56 uH 10 % SMD 1812
Choque KASCHKE RDS 0,4A 2x39 mH (049.645)
XXX-1/8W-1 % SMD_0805
1K5-1/8W-1 % SMD_0805
330H-1/8W-5 % SMD_0805
1K-1/8W-5 % SMD_0805
6K9-1/8W-5 % SMD_2010
5K6-1/8W-5 % SMD_0805
100K-1/8W-5 % SMD_0805
56K-1/8W-5 % SMD_0805
10K-1/8W-5 % SMD_0805
20K-1/8W-1 % SMD_0805
680H-1/8W-5 % SMD_0805
12K1-1/8W-1 % SMD_0805
4K7-1/8W-5 % SMD_2010
47H-1W-5 % SMD_2512
620H-1W-5 % SMD_2512
200K-1/8W-5 % SMD_0805
120H-1/8W-5 % SMD_0805
4K3-1/8W-5 % SMD_0805
47H-1/8W-5 % SMD_0805
100H-1/8W-5 % SMD_0805
510H-1/8W-5 % SMD_0805
10H-1/8W-5 % SMD_0805
10K-1/8W-1 % SMD_0805
200H-1/8W-1 % SMD_0805
300H-1/4W-5 % SMD_1210
Resist. PTC EPCOS B59995C120A70
Trafo 74010 Trafo Ferrita 12W 5/12V
CI ULN2803 SMD SO18
12
0.044
0.035
0.04
0.01
0.01
0.65
0.095
0.73
0.02
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.25
0.035
0.22
0.16
1.33
0.15

CI M41T56-M6E industrial -smd- SO8 Opcional: UCIDS1307ZNSO8Y
QUAD.50M/64/WG12.00 MProcesador (D) MC9S08 AC60 CPU-E LQFP-64
Borna tor. RIA 31092104 4p 5,00
Cuarzo 32,768 Kc smd 85SMX 20ppm -40+85C
Tapa caja S118 Alt= 21mm ABS Gris RAL7035
Soporte poliester transp. 0,8mm troquelado s. muestra
Cartula LEXAN adhesiva + serigrafa S118 (2 colores) s. muestra
Bolsa plstico 8x12
2.2.
9.8
0.491
0.053
0.8
0.75
3.75
0.45
0.24
0.11
0.15
0.08
0.03
0.176
0.517
0.57
1.48
2.6
0.011
0.007
0.0059
0.009
Software
Programa
OrCAD
Code Warrior - Freescale
MikTeX 2.7 (Distribucin de LATEX)
TeXnicCenter v1.0
SumatraPDF
Microsoft Office
Image to PDF converter free
PDF converter

Precio (e/ud.)
30
Versin de libre distribucin
Software libre
Software libre
Software libre
275,95
13
2.3.
Elemento
Precio (e/ud.)
Ordenador
Cyclone pro
2.4.

Actividad
Diseo de la tarjeta
Programacin
14
733
40
Precio (e/ud.)
50
20
20
60
40
Captulo 3
Sumas parciales
3.1.
Hardware
Componentes
Opcional:
VISHAY_SMDTCMT4100
Opcional:
VISHAY_SMDTCMT1100
Opcional: SMD_1010
CMC 22NF SMD-0805
CMC 100NF SMD-0805
Cond. Supercap TOKIN 47mF 5,5V
FYD0H473ZF
Cond. poliprop. 2,2 KpF 1600V
rast.15
Cond. elect.rad. 10uF 400V R.5
10x19
Cap. poliest. 0,022uF 250Vac r.15
Y2
CMC 10NF SMD-0805
CI EEPROM 24C16 Industrial -smdSO8
LED VERDE SMD_0805

Cantidad
Precio (e/ud.)
Coste total (e)
1
4
3.9
0.4
3.9
1.6
0.11
0.11
4
1
2
2
1
0.02
0.02
0.03
0.04
0.48
0.08
0.02
0.06
0.08
0.48
5
1
0.02
0.07
0.1
0.07
2
1
0.09
0.054
0.18
0.054
0.071
0.142
9
1
0.06
0.18
0.54
0.18
33
0.013
0.429
15
Diodo zener 1W 18V smd

DO214AA
Diodo UF4007 Ultra-Fast "Tape in
Box"
Diodo 1N4148 smd MicroMELF
SOD323
DZE 4V3 400MW SMD_DO213AA
Transil P6SMB-6.8A unidirecc. smd
DO214AA
DZE 10V 400MW SMD_DO213AA
Porta-Fusible circ. impreso horiz.
5x20
Fusible 5x20 0,5 A
Fusible BEL MTR_500mA Radial
raster 5,08
Jumper
Rel MAT PA1A 12Vdc
Chip inductor 56 uH 10 % SMD
1812
Choque KASCHKE RDS 0,4A
2x39 mH (049.645)
XXX-1/8W-1 % SMD_0805
1K5-1/8W-1 % SMD_0805
330H-1/8W-5 % SMD_0805
1K-1/8W-5 % SMD_0805
6K9-1/8W-5 % SMD_2010
5K6-1/8W-5 % SMD_0805
100K-1/8W-5 % SMD_0805
56K-1/8W-5 % SMD_0805
10K-1/8W-5 % SMD_0805
20K-1/8W-1 % SMD_0805
680H-1/8W-5 % SMD_0805
12K1-1/8W-1 % SMD_0805
16
0.07
0.07
0.04
0.16
0.01
0.02
0.08
0.08
1
6
0.06
0.09
0.06
0.54
16
0.01
0.16
0.08
0.08
0.044
0.044
1
1
0.035
0.04
0.035
0.04
4
4
16
2
0.01
0.01
0.65
0.095
0.04
0.04
10.4
0.19
0.73
0.73
4
8
2
1
2
1
1
7
1
10
1
1
1
0.02
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.08
0.032
0.008
0.004
0.008
0.004
0.004
0.028
0.004
0.04
0.004
0.004
0.004
4K7-1/8W-5 % SMD_2010
47H-1W-5 % SMD_2512
620H-1W-5 % SMD_2512
200K-1/8W-5 % SMD_0805
120H-1/8W-5 % SMD_0805
4K3-1/8W-5 % SMD_0805
47H-1/8W-5 % SMD_0805
100H-1/8W-5 % SMD_0805
510H-1/8W-5 % SMD_0805
10H-1/8W-5 % SMD_0805
10K-1/8W-1 % SMD_0805
200H-1/8W-1 % SMD_0805
300H-1/4W-5 % SMD_1210
Resist.
PTC
EPCOS
B59995C120A70
R.Varistor 275Vac 0,4W d:10mm
r.:7,5
Trafo 74010 Trafo Ferrita 12W
5/12V
CI ULN2803 SMD SO18
CI
M41T56-M6E
industrial
-smdSO8
Opcional:
UCIDS1307ZNSO8Y
QUAD.50M/64/WG12.00 MProcesador (D) MC9S08 AC60 CPU-E
LQFP-64
Borna SAURO MSB03001-0NC 3p.
5.00
Borna tor. RIA 31092104 4p 5,00
Borna SAURO MSB02001-0NC 2p.
5.00
18
1
1
1
2
1
1
8
1
1
8
8
1
1
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.004
0.25
0.072
0.004
0.004
0.004
0.008
0.004
0.004
0.032
0.004
0.004
0.032
0.032
0.004
0.25
0.035
0.035
3
1
1
0.22
0.16
1.33
0.66
0.16
1.33
2
1
1
2
1
0.15
9.8
0.491
0.053
0.8
0.3
9.8
0.491
0.106
0.8
2
1
0.75
3.75
1.5
3.75
3
1
11
0.45
0.24
0.11
1.35
0.24
1.21
6
2
0.15
0.08
0.9
0.16
0.03
0.03
17
Cuarzo 32,768 Kc smd 85SMX

20ppm -40+85C
Tapa caja S118 Alt= 21mm ABS
Gris RAL7035
Soporte poliester transp. 0,8mm
troquelado s. muestra
Cartula LEXAN adhesiva + serigrafa S118 (2 colores) s. muestra
Tornillo CL81Z 2,6x6 (alomadaphilips)
Bolsa plstico 8x12
3.2.
0.176
0.176
0.517
0.517
1
1
0.57
1.48
0.57
1.48
2.6
2.6
0.011
0.044
1
4
4
0.007
0.0059
0.009
0.007
0.0236
0.036
TOTAL
49.67
Software
Se incluyen en la siguiente tabla solo los programas que han repercutido en un coste sobre el
proyecto.
Programa
3.3.
OrCAD
Microsoft Office
1028
276
TOTAL
1304
Elemento
18
Coste total (e)
Horas de proyecto
Ordenador
Cyclone pro
733
40
TOTAL
773
3.4.

Actividad
Diseo de la tarjeta
Programacin

Horas
Precio(e/h)
Coste total(e)
100
40
150
100
50
50
20
20
60
40
5000
800
3000
6000
2000
TOTAL
16800
19
20
Captulo 4
Presupuesto general
Sumando todos los costes anteriores mas el coste de transporte se estima que el coste del
proyecto asciende a:
Concepto
Hardware
Transporte
Software
TOTAL
4.1.
Coste (e)
49,67
15
1304
773
16800
18941,6
Coste de una unidad
El estudio econmico muestra que se vendern 150 unidades entre los dos primeros aos.
Con este dato se puede establecer un precio unitario del producto aproximado de 220 e. Este
precio queda sujeto a cambios en el futuro.

21
Firmado: ............................................

30 de mayo de 2012
22

4 FC 5 C 13 F 4255 A

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

4 FC 5 C 13 F 4255 A

Caricato da

Copyright:

Formati disponibili

ESCUELA TCNICA SUPERIOR DE INGENIERA (ICAI)

CONTROL DE SALAS DE CALDERAS

Autor: Laura Vallejo Cebrero

DOCUMENTO II. PLANOS

DOCUMENTO III. PLIEGO DE CONDICIONES

DOCUMENTO IV. PRESUPUESTO

Autorizada la entrega del proyecto del alumno:

Laura Vallejo Cebrero

E L D IRECTOR DEL P ROYECTO

Eduardo Santamara Navarrete

Prof. Dr. lvaro Snchez Miralles

Figura 1. Esquema del sistema a controlar para dos calderas

Utilizacin de un microprocesador nuevo ms barato que, a su vez, incorpora funciones.

En la siguiente figura se muestra el esquema hardware desarrollado.

El software se desarroll y depur correctamente.

Figura 3. Vista exterior sistema de control

Control de salas de calderas

Figure 1. Two boilers

In the next figure is showed a hardware scheme.

Software was developed and debugged successfully.

Figure 3. Vista exterior sistema de control

Control de salas de calderas

A mis padres y hermana.

"Per aspera ad astra"

El hombre hace la tcnica,

agradecer en primer lugar el apoyo y dedicacin constante durante la realizacin

Control de salas de calderas

D OCUMENTO I. M EMORIA NDICE

1.1. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2. Descripcin del hardware

2.1. Diseo hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Eleccin del microcontrolador . . . . . . . . . . . . . . . . . . . . . .

Caractersticas MC9S08AC60 de Freescale Semiconductor . . . . . . .

Partes del microcontrolador . . . . . . . . . . . . . . . . . . . . .

Conexiones y pines del microcontrolador . . . . . . . . . . . . . .

2.1.2. Fuente de alimentacin . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.3. Entradas digitales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.4. Salidas digitales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.5. Entradas analgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.6. Salidas analgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.7. Comunicaciones serie RS-485 . . . . . . . . . . . . . . . . . . . . . . . .

2.1.8. Bus I2C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Reloj de tiempo real (RTC)

2.1.9. Circuito fijacin de tensin de referencia a 4V . . . . . . . . . . . . . . . .

2.1.10. Circuito para quitar ruido del exterior . . . . . . . . . . . . . . . . . . . .

2.1.11. Circuito alarma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.12. Circuito programacin del microcontrolador . . . . . . . . . . . . . . . . .

2.1.13. Circuito reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.14. Circuito salida al display . . . . . . . . . . . . . . . . . . . . . . . . . . .

Control de salas de calderas

D OCUMENTO I. M EMORIA NDICE

2.3. Lista de materiales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.4. Diseo del layout de la tarjeta . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5. Fabricacin de la PCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5.1. Circuito impreso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5.2. Colocacin de componentes en la tarjeta . . . . . . . . . . . . . . . . . . .

2.5.3. Tarjeta en estos momentos . . . . . . . . . . . . . . . . . . . . . . . . . .

3. Descripcin del software

3.2. Asignacin de registros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.3. Flujogramas del software . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.3.1. Programa principal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.3.3. Medidas analgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.3.4. Bus I2C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .