Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Director de tesis:
20 de abril de 2007
20 de abril de 2007
Dedicatoria
A Dios, por darme la facultad de afrontar los retos que se me han presentado. Por
permitirme vivir en este tiempo y conocer a todas las personas que me han rodeado.
A mi madre Silvina Alamos Fernndez, gracias por apoyarme en todo momento y
por estar siempre conmigo, tu amor y paciencia me han guiado a la conquista de mis
metas.
A mi amiga Gisela Morales Amaro por apoyarme en esta etapa de mi vida y por
ensearme a apreciar las cosas que valen la pena.
A mis familiares y amigos, por estar siempre al pendiente de mi.
Agradecimientos
A mis asesores, Dr. Jaime E. Arau Roel y Dr. Francisco V. Canales Abarca, por
brindarme su amistad y ayuda en el desarrollo de este proyecto de tesis.
A mis revisores, Dr. Carlos Aguilar Castillo, Dr. Abraham Claudio Snchez y Dr.
Mario Ponce Silva, por su amistad e invaluables comentarios.
A mis profesores: Dr. Jorge Hugo Calleja, Dr. Alejandro Rodrguez, M.C. Jos
Martn Gmez, Dr. Mara Cotorogea y Dr. Marco Oliver, por sus enseanzas. A la Lic.
Rosa Marina Rodrguez por su colaboracin en la revisin del documento de tesis.
A mis compaeros de generacin: Enrique Contreras, Rosendo Flores, Ricardo Mateos, Roberto II Ovando, Francisco J. Pereyra, Jorge A. Prez, Alfonso Prez, Paloma
E. Torres, Juan C. Trujillo, Fernando A. Alegra, Leonel Alonso, Juan C. Gracia, Eber
J. Martnez, Jose E. Martnez, Marcos A. Mendez, Julio H. Ramrez, Guillermo Valencia y Csar A. Villanueva ; gracias por brindarme su amistad y su ayuda a lo largo de
la maestra.
Agradezco a la familia Morales Amaro por brindarme su amistad y cario, gracias
por estar siempre al pendiente de m. Les reitero mi ms profunda gratitud.
A la familia Aguilar Domnguez por su amistad y por el apoyo que me dieron
durante la realizacin de mis estudios de maestra.
A todas aquellas personas que hicieron agradable mi estancia dentro y fuera del
CENIDET.
Al centro nacional de investigacin y desarrollo tecnolgico (CENIDET), por brindarme la oportunidad de crecer profesionalmente.
Al consejo nacional de ciencia y tecnologa (CONACYT) y a la direccin general
de educacin superior tecnolgica (DGEST), por el apoyo econmico que me permiti
concluir mis estudios.
(RESUMEN)
(ABSTRACT)
Contenido
Notacin
Lista de guras
ix
Lista de tablas
xv
1. Introduccin
1.1. Antecedentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3. Justicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4. Objetivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.5. Hiptesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.6. Metodologa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10
11
11
13
Contenido
13
2.1.1. Anlisis de CD . . . . . . . . . . . . . . . . . . . . . . . . . . .
15
. . . . . . . . . . . . . . . . . . . . . . .
20
2.2.1. Anlisis de CD . . . . . . . . . . . . . . . . . . . . . . . . . . .
23
23
27
27
28
31
32
36
41
42
42
43
43
45
45
48
. . . . . . . . . . . . . . . . .
48
50
5. Alternativas de solucin
ii
27
57
57
59
Contenido
61
64
67
70
71
73
73
75
Referencias
A. Circuitos impulsores
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
77
81
iii
Contenido
iv
Notacin
Nomenclatura
IL
Q
t
Vo
C
Cdiodo
Cds
Cgd
Cgs
Cin
Ciss
Co
Coss
Crss
D
Df w
Fs
gf s
I
ID
IDf w
IDf w (RM S)
Ig
IG(of f )
IG(on)
IL
Io
IQ
Ireg
Rizo de corriente.
Incremento nito de carga.
Incremento nito de tiempo.
Rizo de voltaje.
Capacitor.
Capacitancia del diodo parsito.
Capacitancia de drenaje-fuente.
Capacitancia de compuerta-drenaje.
Capacitancia de compuerta-fuente.
Capacitor de entrada.
Capacitancia de entrada.
Capacitor de salida.
Capacitancia de salida.
Capacitancia de transferencia inversa.
Ciclo de trabajo.
Diodo de libre circulacin.
Porcentaje de error.
Frecuencia de conmutacin.
Transconductancia (siemens).
Corriente elctrica.
Corriente de drenaje.
Corriente promedio en el diodo Df w .
Corriente rms en el diodo Df w .
Corriente de compuerta.
Corriente de la compuerta durante el apagado.
Corriente de la compuerta durante el encendido.
Corriente promedio en el inductor L.
Corriente de salida.
Corriente de alimentacin del regulador lineal.
Corriente de salida del regulador lineal.
v
Notacin
IrmsC
IrmsL
IrmsS1
IrmsS2
IS
IS(pk)
IS(RM S)
L
Lin
Lo
Lr
Padicionales
Pcap
PCI
Pconduccion
Pconmutacion
Pcore
PCoss
PDiodo
PDriver(of f )
PDriver(on)
PG
Pinductor
Po
PQrr
Preg
PSW
PSW (of f )
PSW (on)
Ptotal
Qg
Qgd
Qgs
Qgs1
Qgs2
Qoss
Qrr
QSW
Qx
Re
RDS(on)
vi
Notacin
Rg
RgH
RgL
RG
RL
Rr
Rs
S
S1
S2
1
2
t1
t2
t3
t4
t5
ta
tb
tof f
ton
trr
tx
TDead(of f )
TDead(on)
VC
VDD
VDS
Vf r
VGP
VGS
VGS(th)
Vin
VL
Vo
Vreg
VSP EC
ZEM I
Zin
vii
Notacin
Acrnimos
BJT
CD-CD
CENIDET
C.I.
CMOS
EMI
ESR
GPS
MCC
MCD
MOSFET
PDA
PFM
PSM
PWM
RS
SC
SMPS
ZCS
ZVS
viii
Lista de guras
1.1. Dispositivos mviles. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.9. Eciencia medida del convertidor Buck sncrono con PWM, PSM y PFM.
10
13
14
15
2.3 (a).
15
2.3 (b).
15
17
20
. . . . . . . . . . . . .
21
22
ix
Lista de guras
2.7 (a).
22
2.7 (b).
22
2.7 (c).
22
23
24
24
28
3.1 (a).
VMOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
3.1 (b).
DMOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
3.1 (c).
UMOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
29
30
30
32
34
36
37
38
. . . . . . . . . . . . . . . . . . .
40
41
entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
46
46
47
47
47
Lista de guras
47
47
47
48
49
49
50
50
50
50
51
51
51
51
51
52
. . . . . . . . . . . . . . . . . . .
52
52
52
52
53
. . . . . . . . . . . . . . . . . . .
53
53
53
53
54
. . . . . . . . . . . . . . . . . . .
54
xi
Lista de guras
xii
54
54
54
55
57
58
59
59
60
5.5 (a). t0 t1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
60
5.5 (b). t1 t2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
60
5.5 (c). t2 t3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
60
5.5 (d). t3 t0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
60
61
62
63
5.8 (a). t0 t1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
5.8 (b). t1 t2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
5.8 (c). t2 t3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
5.8 (d). t3 t4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
5.8 (e). t4 t5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
5.8 (f). t5 t6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
5.8 (g). t6 t7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
5.8 (h). t7 t0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
64
64
Lista de guras
65
5.11 (a). t0 t1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
5.11 (b). t1 t2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
5.11 (c). t2 t3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
5.11 (d). t3 t4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
5.11 (e). t4 t5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
5.11 (f). t5 t6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
5.11 (g). t6 t7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
5.11 (h). t7 t0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
65
67
67
69
69
69
69
69
70
71
72
72
81
81
81
xiii
Lista de guras
82
. . . . . . . . . . . . . . . .
82
82
82
xiv
Lista de tablas
4.1. Especicaciones de diseo. . . . . . . . . . . . . . . . . . . . . . . . . .
45
68
5.2. Especicaciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
68
xv
Lista de tablas
xvi
Captulo
Introduccin
En este captulo se muestra la importancia de la problemtica en los sistemas de
alimentacin de los dispositivos porttiles: la eciencia baja en carga baja. Se describen
las motivaciones de este trabajo de investigacin, as como los objetivos.
Posteriormente se muestra el estado del arte en este campo de investigacin y por
ltimo se presenta la organizacin del documento.
1.1. Antecedentes
1. Introduccin
Velocidad mxima
del procesador
Sistema Inactivo
Procesos de fondo
y latencia larga
Tiempo
1.3. Justicacin
Para satisfacer los requerimientos de alimentacin de los microprocesadores es necesario el uso de un sistema de alimentacin especializado. El empleo de la topologa Buck
sncrona, proporciona buenos resultados en la regulacin de voltaje; sin embargo, las
constantes variaciones en la carga impactan negativamente la eciencia del sistema al
hacer casi imposible la optimizacin del convertidor en un amplio rango de carga.
3
1. Introduccin
1.4. Objetivo
Este trabajo de investigacin tiene como objetivo general realizar un estudio de
las prdidas de potencia en los dispositivos que componen el sistema de alimentacin
de voltaje bajo para una aplicacin mvil; as como, validar el anlisis por medio de
un prototipo de prueba con la nalidad de brindar una perspectiva de los principales
factores que intervienen en la eciencia baja a carga baja.
Como objetivos particulares se plantean los siguientes puntos:
1.5. Hiptesis
1.5. Hiptesis
Este trabajo de investigacin tiene como propsito identicar, localizar y predecir
la magnitud de las prdidas de potencia en el convertidor Buck sncrono, para posteriormente proponer posibles estrategias de solucin. La hiptesis planteada es:
La eciencia baja del convertidor Buck sncrono utilizado para suministrar alimentacin en aplicaciones mviles en carga baja; se debe principalmente a las prdidas
por el manejo de la compuerta de los interruptores de potencia.
1.6. Metodologa
Para alcanzar el objetivo propuesto en este trabajo de investigacin se desarrollaron
las siguientes actividades:
1. Introduccin
Vin
Vo
Amplificador
de Error
RL
Vref
Vin
Vo
L
Control
D fw
RL
Vin
S1
L
Control
S2
Vo
RL
Reloj
PSM
PWM
PFM
Vo
Vref
1. Introduccin
Control
PFM
V+
Vref
V
Vo (t )
t0
t1
t0
t1
Eficiencia (%)
70
60
50
40
30
20
MAX8632 con Skip Mode
MAX8632 con PWM
10
0
0.001
0.01
0.1
10
Eficiencia (%)
En la referencia [9] proponen un circuito de control que combina las tres estrategias
de modulacin mostradas anteriormente, de esta forma obtienen una eciencia alta en
un amplio rango de carga. La gura 1.9 muestra la eciencia medida experimentalmente
del convertidor Buck sncrono para cada una de las estrategias de control, con Vin =
3.3 volts y Vo = 2 volts.
Figura 1.9: Eciencia medida del convertidor Buck sncrono con PWM, PSM y PFM.
Sin embargo, el circuito de control con tres modos presenta las desventajas de cada
una de las tcnicas de modulacin, como son la generacin de ruido y el incremento en
el rizo de voltaje.
9
1. Introduccin
Nn
Cn
Mn
Sn
N n 1
Cn 1
M n 1
Sn 1
N4
C4
Vin
M4
S4
N3
C3
M3
S3
C2
N2
M2
S2
C1
RL
de las desventajas es que cada vez que se conectan los capacitores con diferente carga
se produce una corriente muy elevada que provoca prdidas.
1. Introduccin
12
Captulo
n las aplicaciones donde se requiere un nivel de voltaje bajo y una corriente alta de
salida, el convertidor Buck es ampliamente utilizado; sto se debe principalmente
a la simplicidad y el costo bajo que presenta esta topologa. En la gura 2.1 se muestra
el circuito del convertidor Buck convencional.
Vin
Vo
L
Control
D fw
RL
En la gura 2.2 se muestran las formas de onda idealizadas del convertidor Buck
convencional o tambin llamado asncrono operando en MCC.
VGS
iL
IL
iL
Vin Vo
vL
Vo
i2
IS
i1
iS
Vin
VDS
iD
ID
VD
Vin
iL
2
iC
TTs
s
22
vC
Vo
D Ts
(1 D ) Ts
Ts
Principio de Operacin
El convertidor Buck asncrono tiene dos circuitos equivalentes de operacin en
modo de conduccin continuo (MCC), los cuales corresponden al tiempo de encendido
y apagado del interruptor S . La gura 2.3 muestra los circuitos equivalente.
L
Vin
RDS (on)
Vo
Rl
RL
C
V fr
Vo
Rl
RL
D fw
2.1.1. Anlisis de CD
Aplicando la ley de voltajes de Kirchho (LVK ) al circuito de la gura 2.3 (a) se
tiene.
Vin + RDS(on) + Rl Io + VL + Vo = 0
(2.1)
di
= Vin Vo RDS(on) + Rl Io
dt
(2.2)
iL(on)
Vin Vo RDS(on) + Rl Io
=
ton
L
(2.3)
15
Vf r + VL + Rl Io + Vo = 0
(2.4)
di
= Vo Rl Io Vf r
dt
(2.5)
iL(of f ) =
Vo + Rl Io + Vf r
tof f
L
(2.6)
iL(on) = iL(of f )
(2.7)
Vin Vo RDS(on) + Rl Io
Vo + Rl Io + Vf r
ton =
tof f
L
L
Vin RDS(on) Io =
ton + tof f
tof f
+ Vf r
ton
ton
1
(1 D)
(Vo + Rl Io ) +
Vf r
D
D
(2.8)
(2.9)
(2.10)
D=
Vo + Rl Io + Vf r
Vin RDS(on) Io + Vf r
(2.11)
La gura 2.4 muestra el comportamiento del ciclo de trabajo para diferentes valores
de elementos parsitos. Se observa que para obtener un voltaje bajo en la salida del
convertidor Buck se necesita un ciclo de trabajo pequeo, sto provoca un pico de
corriente mayor en el interruptor y un incremento en las prdidas de potencia.
16
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
Ciclo de Trabajo D
Vin Vo RDS(on) + Rl Io
L=
D Fs
iL(on)
(2.12)
De igual forma se puede obtener la ecuacin para determinar el valor del inductor
a partir de la ecuacin 2.6.
El valor del capacitor de salida determina el rizo de voltaje en la tensin de la carga;
los capacitores utilizados para ltrar la tensin de salida deben tener una resistencia serie equivalente (ESR ) muy pequea, sobre todo en aplicaciones de bajo voltaje. El valor
del capacitor de salida se determina a partir de la ecuacin de corriente del capacitor.
iC (t) = C
dVC =
dVC
dt
(2.13)
1
iC (t) dt
C
Vo = VCmax VCmin
1
=
C
(2.14)
Ts
2
iC (t) dt
(2.15)
17
1
Vo =
C
1 Ts IL
2 2 2
IL Ts
8C
(2.16)
C=
(Vin Vo ) D
8 Vo Fs 2 L
(2.17)
VC = Vo
1
IS =
Ts
DTs
(2.19)
iS (t) dt
0
El valor de IS se determina a partir de la forma de onda de corriente en el interruptor, mostrada en la gura 2.2.
1
IS =
Ts
1
(i1 + i2 ) D Ts
2
(2.20)
1
IL =
Ts
1
IL =
Ts
Ts
(2.21)
iL (t) dt
0
1
1
(i1 + i2 ) D Ts + (i1 + i2 ) (1 D) Ts
2
2
IL =
18
1
(i1 + i2 )
2
(2.22)
(2.23)
i1 + i2 = 2 Io
(2.24)
IS = D Io
Por otro lado, la corriente pico del interruptor se obtiene partiendo de la ecuacin
2.24. De la gura 2.2 se tiene que el rizo de corriente en el inductor es:
(2.26)
IL = i2 i1
Despejando i1 en las ecuaciones 2.24 y 2.26 e igualando se obtiene:
i2 IL = 2 Io i2
(2.27)
IS(pk) = i2 = Io +
IL
2
(2.28)
VDS(of f ) = Vin
(2.29)
s
IS(RM S) =
1
Ts
DFs
0
2
(i2 i1 )
i1 +
t dt
D Fs
(2.30)
19
r
IS(RM S) =
D 2
i1 + i1 i2 + i2 2
3
(2.31)
s
IS(RM S) =
D Io
IL 2
+
12
(2.32)
IDf w = (1 D) Io
La corriente pico y el voltaje mximo que debe soportar el diodo son los mismos
que en el interruptor.
La corriente RMS del diodo se determina de igual forma que en el caso del interruptor:
s
IDf w (RM S) =
(1 D) Io
IL 2
+
12
(2.34)
Vin
Vo
S1
S2
En la gura 2.6 se muestran las formas de onda idealizadas del convertidor Buck
sncrono operando en MCC.
Ton
TDead
TDead
Toff
VGS 1
VGS 2
iL
IL
iL
Vin Vo
vL
Vo
i2
I S1
iS
i1
Vin
VDS 1
iS2 ( Canal )
iS2 ( Diodo )
Vin
VDS 2
i L
2
iC
Ts
2
vo
Vo
D Ts
(1 D ) Ts
Vo
Ts
Como se puede observar en la gura 2.6, se introducen intervalos de tiempos muertos entre las seales de control de los MOSFETs, sto para evitar un encendido accidental de ambos interruptores.
Principio de operacin
El convertidor Buck sncrono presenta tres circuitos equivalentes durante su operacin. En la gura 2.7 se muestran estos circuitos.
Vin
S1
Vo
S2
RL
Vo
Vin
S1
S2
RL
Vin
S1
Vo
S2
RL
2.2.1. Anlisis de CD
El procedimiento de diseo del convertidor Buck sncrono es similar al convertidor
Buck convencional; inclusive los esfuerzos de corriente en el MOSFET S1 son los mismos.
Por otra parte, para el MOSFET sncrono S2 se tienen esfuerzos diferentes, debido a la
conduccin del diodo parsito. La corriente rms a travs del recticador sncrono (RS)
es:
s
Irms S2 =
1 D TDead(on) + TDead(of f ) Fs
IL 2
2
Io +
12
(2.35)
El valor del ltro de salida LC se determina de forma anloga al diseo del convertidor Buck convencional.
Vin
Filtro de
Entrada
Zo ( s )
Zin ( s ) Convertidor
Salida
DC-DC
Controlador
ZEM I =
sLin + Rs
+ sCin Rs + 1
s2 Cin Lin
(2.36)
23
1:D
Lin
Rs
Lo
Re
RL
Cin
Vin
Co
Filtro de Entrada
Convertidor Buck
Zin =
1 s2 Co Lo RL + s (Lo + Co RL Re ) + Re + RL
D2
sCo RL + 1
(2.37)
R L +R e
D2
L
D2
1
Re
D2
D2 C
f
1
2R L Co
1
2 Lo Co
(2.38)
25
26
Captulo
Fuente
Compuerta
N+
Fuente
Compuerta
N+
N+
N+
N+
N+
Compuerta
Cuerpo P
Cuerpo P
Cuerpo P
Cuerpo P
Cuerpo P
Cuerpo P
Capa Epitaxial N
Capa Epitaxial N
Capa Epitaxial N
substrato N +
substrato N+
substrato N +
Drenaje
Drenaje
Drenaje
LD
Cgd
Lg
Cds
Rg
Compuerta
Cgs
R DS( ON )
LS
Fuente
Regin
hmica
iD
Regin Activa
VGS 5
VGS 4
VGS 3
VGS 2
VGS1
Regin de Corte
VDS
BVDSS
Caractersticas de compuerta
La gura 3.4 muestra las formas de onda de los voltajes de compuerta VGS , de
Drenaje-Fuente VDS , y la corriente de drenaje ID , durante el encendido. Se puede
observar que la corriente empieza a crecer slo despus de que se alcanz el valor del
voltaje de umbral VGS(th) . Durante el intervalo t3 se tiene un comportamiento constante
en VGS debido a que el MOSFET se encuentra en la regin activa donde ID es igual a
la corriente de salida Io .
Qg
Qgd
Q gs
VDS
Q gs1
Qgs2
ID ( t )
VGS ( t )
2
VGP
VGS ( th )
VDS ( t )
t1
t2
t3
t4
1 = RG (Cgd1 + cgs )
30
(3.1)
2 = RG (Cgd2 + cgs )
(3.2)
La capacitancia Cgd vara con respecto a las variaciones en los voltajes de compuerta
y de drenaje, por lo que se tienen diferentes valores de Cgd para cada constante de
tiempo.
Los intervalos de tiempo t1 t4 estn determinados por la velocidad de carga
de las capacitancias parsitas del MOSFET. Durante el intervalo t1 t2 se tiene la
carga de compuerta-fuente Qgs , mientras que en el tiempo t3 se presenta la carga de
compuerta-drenaje Qgd o tambin llamada carga de Miller . La carga Qg es la carga
total de compuerta. Algunos fabricantes incluyen en sus chas tcnicas la carga de
compuerta-fuente previa al voltaje de umbral (Qgs1 ) y la carga posterior (Qgs2 ) [16].
La RDS(on) se incrementa con la temperatura, debido a que el MOSFET presenta
un coeciente de temperatura positivo; sto se debe a que la movilidad de los huecos y
los electrones disminuye al incrementarse la temperatura [14].
Las prdidas de potencia por conduccin se determinan por la corriente rms que
circula a travs del canal-n del MOSFET superior S1 y la resistencia de encendido
RDS(on) [18]. Las prdidas de conduccin en S1 son:
(3.4)
VDS ( t )
Qg
Q gd
Q gs
VGS ( t )
Qgs1 Qgs2
QSW
VGP
VGS ( th )
IG (t)
t1
t2
t3
t4
PSW S1 (on) =
Vin Io
(t2 + t3 ) Fs
2
(3.5)
Para determinar los tiempos t2 y t3 se parte de la denicin de corriente. La corriente elctrica es la cantidad de carga elctrica que pasa a travs de una seccin por
una unidad de tiempo. Utilizando incrementos nitos de tiempo se dene como:
I=
Q
t
(3.6)
Por lo tanto los tiempos de carga t2 y t3 , se pueden aproximar por medio de:
tx =
Qx
Ig
(3.7)
Como se puede observar en la gura 3.5, la carga QSW cubre el intervalo de tiempo
en el que ocurren las prdidas de potencia (t2 + t3 ). Algunos fabricantes incluyen en las
chas tcnicas del MOSFET el parmetro QSW , en caso de no contar con este parmetro
una buena aproximacin es [19]:
QSW Qgd +
Qgs
2
(3.8)
gf s =
dID
dVGS
(3.9)
ID = VGS VGS(th) gf s
(3.10)
VGP VGS(th) +
Io
gf s
(3.11)
Vin
Cgd
R gH
Cds
RG
Rg
R gL
Cgs
R DS( ON )
Impulsor
IG(on) =
VDD VGP
RgH + RG + Rg
(3.12)
t2 + t3 =
QSW
IG(on)
(3.13)
PSW S1 (on) =
Vin Io QSW
Fs
2 IG(on)
(3.14)
IG(of f ) =
VGP
RgL + RG + Rg
(3.15)
PSW S1 (of f ) =
Vin Io QSW
Fs
2 IG(of f )
(3.16)
PSW S1
Vin Io QSW
=
2
1
IG(on)
IG(of f )
Fs
(3.17)
(3.18)
(3.19)
PDriverS1 (on) =
PG RgH
2 (RgH + RG + Rg )
(3.20)
PDriverS1 (of f ) =
PG RgL
2 (RgL + RG + Rg )
(3.21)
35
PCoss S1 =
1
1
Qoss Vin Fs Coss Vin 2 Fs
2
2
(3.22)
VGS(S1 )
VGS(S2 )
ID(S2 )
t
(3.23)
(3.24)
t
Conduccin del canal
Retardo Fijo
Retardo Adaptivo
Retardo Predictivo
PQrr =
1
1
Qrr Vin Fs Cdiodo Vin 2 Fs
2
2
(3.25)
PG = Qg VDD Fs
Io R DS(on)
VDS ( t )
Vfr
ID ( t )
Io
Ciss
VDD
VGS ( t )
0.9 VSPEC
VGP
VGS ( th )
t1
t2
t3
PSW S2 (on) =
Vf r + Io RDS(on)
t2 Vf r + t3
2
Io Fs
(3.27)
t2 = K2 (RgH + Rg + RG ) Ciss
K2 = ln
VDD
VDD VGP
ln
VDD
VDD VGS(th)
(3.29)
t3 = K3 (RgH + Rg + RG ) Ciss
El valor de K3 se obtiene de igual forma:
K3 = ln
VDD
VDD 0.9 VSP EC
ln
VDD
VDD VGP
(3.31)
PSW S2 (of f ) =
Vf r + Io RDS(on)
t5 Vf r + t4
2
Io Fs
(3.32)
39
Io R DS(on)
VDS ( t )
Vfr
ID ( t )
Io
Ciss
VGS ( t )
VDD
0.9 VSPEC
VGP
VGS ( th )
t4
t5
t6
t4 = K4 (RgL + Rg + RG ) Ciss
(3.33)
K4 = ln
0.9 VSP EC
VGP
(3.34)
t5 = K5 (RgL + Rg + RG ) Ciss
(3.35)
La constante K5 es:
K5 = ln
VGP
VGS(th)
(3.36)
Por ltimo, las prdidas debidas a la capacitancia de salida del MOSFET S2 son:
40
PCoss S2 =
1
Qoss Vin Fs
2
(3.37)
(3.38)
La gura 3.11 muestra las formas de onda de corriente que uye a travs del
capacitor de entrada y el capacitor de salida.
iCin
Iin_AVG
iL
I pkS + Iin_AVG
iL
2
iCo
Ts
2
D Ts
(1 D ) Ts
Ts
IL
Irms Co =
12
(3.39)
s
Irms Cin =
D (IpkS
IL 2
IinAV G ) +
12
2
+ IinAV G 2 (1 D)
(3.40)
41
donde:
IpkS = Io +
IL
2
(3.41)
(3.42)
r
Irms Lo =
Io
IL 2
+
12
(3.43)
ILin =
Po
Vin
(3.44)
Para disminuir las prdidas por conduccin en los inductores es necesario minimizar
la resistencia serie equivalente.
42
Z
Pcore = Ac lm Fs
H dB
(3.45)
(3.46)
Donde Vreg e Ireg son el voltaje y la corriente de salida del regulador lineal, respectivamente. El trmino PCI se reere a las prdidas internas del regulador lineal, que se
determinan por la siguiente ecuacin.
PCI = Vin IQ
(3.47)
43
44
Captulo
l convertidor Buck sncrono se diseo en lazo abierto, debido a que solo se realizan
pruebas de eciencia y no de comportamiento dinmico. La tabla 4.1 muestra las
especicaciones elctricas del prototipo experimental.
Parmetro
Valor
8 Volts
1.2 Volts
6 Watts
350 kHz
5 Amperes
3 % de Vout
20 % de Io
3.3H
20F
60
50
40
30
Magnitude (dB)
20
10
0
10
20
30
40 1
10
10
10
10
10
Frequency (Hz)
Figura 4.1: Impedancia de entrada del convertidor Buck y de salida del ltro de entrada.
Como se observa en la gura 4.1 con los valores seleccionados no ocurre inestabilidad en un amplio rango de potencia de salida. Por medio de simulacin tambin se
observ que el rizo de corriente de entrada y el rizo de voltaje son mnimos.
Hay que tomar en cuenta que el convertidor implementado se encuentra en lazo
abierto, para el objetivo de este trabajo no es crtico el anlisis del lazo de control. Si
el convertidor estuviese en lazo cerrado la respuesta de la impedancia sera diferente.
La gura 4.2 muestra el diagrama esquemtico del convertidor Buck sncrono implementado. Al encontrarse en lazo abierto el convertidor slo es necesario modicar el
valor del potenciometro R1 para ajustar el voltaje de salida al valor deseado.
IRF7805Z
15H
Vin
8
Volts
IRF7805Z
L1
S1
C2
C1
Vo
L2
C3
C4
RL
10F
10F
1F
NCP1117
5V
C6
10F
IC2
C8
D1
BST
R1
C7
100k
10F
S2
2x10F
100F
IC1
C5
3.3H
TG SW BG
Vcc
FB
NCP1580
COMP
GND
1F
1.2
Volts
5 Amp
Eficiencia (%)
80
70
60
50
40
30
0
2
3
Corriente de salida I0 (A)
100
90
Eficiencia (%)
80
70
60
50
Valor Calculado
Valor Medido
40
30
0
(4.1)
3.5
Error (%)
2.5
1.5
1
0
0.5
1.5
2.5
3.5
4.5
350
MOSFET S2
Conduccin Lo
300
Conduccin Lin
Conduccin Co
250
Conduccin Cin
Regulador Lineal
200
150
100
50
0
200
12
Prdidas en Lo
Prdidas en L
in
150
100
50
Prdidas en C
250
10
Prdidas en Cin
La gura 4.9 (a) muestra las prdidas de potencia por conduccin en el inductor
de entrada y salida. La gura 4.9 (b) muestra las prdidas de potencia por conduccin
en los capacitores de salida y entrada.
Como se puede observar en las grcas de la gura 4.9, las prdidas debidas a la
conduccin por los capacitores es despreciable. Por otra parte, las prdidas de conduccin en el inductor de salida Lo son considerables a valores altos de Io .
En las guras 4.10 (a) y 4.10 (b) se muestra la distribucin de las prdidas de
potencia en el MOSFET S1 , mientras que en las guras 4.10 (c) y 4.10 (d) se muestran
las prdidas de potencia para el MOSFET S2 .
60
40
70
50
80
Conmutacin (on)
Conmutacin (off)
Conduccin
Compuerta
impulsor
Coss
30
20
60
Conmutacin (on)
Conmutacin (off)
Conduccin
Compuerta
impulsor
Coss
50
40
30
20
10
10
0
0.5
1.5
2.5
3.5
4.5
4.10 (a) Prdidas de potencia en S1 (0 2 A). 4.10 (b) Prdidas de potencia en S1 (2 5 A).
60
40
50
Conmutacin (on)
Conmutacin (off)
Conduccin
Compuerta
impulsor
Recuperacin Inv.
Conduccin diodo
Coss
30
20
100
Conmutacin (on)
Conmutacin (off)
Conduccin
Compuerta
impulsor
Recuperacin Inv.
Conduccin diodo
Coss
50
10
0.5
1.5
2.5
3.5
4.5
4.10 (c) Prdidas de potencia en S2 (0 2 A). 4.10 (d) Prdidas de potencia en S2 (2 5 A).
Para tener una idea ms clara de la proporcin que representan cada una de las
prdidas en el convertidor Buck sncrono, a continuacin se muestran grcas de porcentaje para diferentes valores de corriente. En la gura 4.11 se muestra el porcentaje de
las prdidas de potencia en cada uno de los componentes del convertidor Buck sncrono,
para cuatro valores de Io .
Cin
0.16%
Co
0.00%
Reg. Lineal
27.51%
MOSFET S1
29.43%
Reg. Lineal
20.92%
Lin
0.35%
MOSFET S1
31.50%
Lo
3.28%
Cin
0.00%
Co
0.00%
MOSFET S2
43.00%
MOSFET S2
43.79%
Lin
0.00%
Lo
0.04%
Cin
0.76%
Co
0.03%
Reg. Lineal
11.02%
Lin
1.66%
Reg. Lineal
6.34%
Lin
2.66%
MOSFET S1
24.06%
MOSFET S1
28.43%
Lo
15.54%
Lo
24.82%
MOSFET S2
42.57%
MOSFET S2
40.89%
Por ltimo para el cuarto caso (Io = 5 A) las prdidas en Lo son ligeramente mayor
a S1 , mientras que las prdidas en S2 son la mayor porcin.
De acuerdo a la gura 4.11 las prdidas de potencia en los MOSFETs son predominantes en todo el rango de carga. Por esta razn, en la gura 4.12 se desglosan las
prdidas del MOSFET S1 para observar la proporcin que representan.
Conmutacin
(on)
2%
Conmutacin
(off)
2%
Conduccin
0.0%
Coss
6.8% Conmutacin
(on)
14%
Coss
9.6%
Impulsor
24.5%
Impulsor
34.4%
Conmutacin
(off)
17%
Compuerta
51.7%
Compuerta
36.7%
Coss
4.0%
Impulsor
14.3%
Conduccin
1.2%
Impulsor
9.7%
Conmutacin (on)
25%
Conmutacin (on)
28%
Compuerta
14.6%
Compuerta
21.4%
Conmutacin (off)
30%
Conduccin
12.2%
Conmutacin (off)
32%
Conduccin
6.5%
Para el tercer caso (Io = 3 A) las prdidas de conmutacin totales son ligeramente
mayores a la mitad. En segundo termino estn las prdidas en la compuerta y el circuito
impulsor. En un ltimo plano se tienen las prdidas de conduccin y de Coss .
El cuarto caso (Io = 5 A) muestra que las prdidas de conmutacin totales abarcan
un 60 % del total de prdidas presentes en el MOSFET S1 . El porcentaje restante se
divide entre las prdidas de conduccin, compuerta, impulsor y Coss .
La gura 4.13 muestra el porcentaje de cada una de las prdidas del MOSFET S2
para cuatro valores de Io .
Conmutacin (on)
0.2%
Conmutacin (off)
0.1%
Conmutacin (off)
0.6%
Conduccin
4.9%
Conmutacin (on)
1.6%
Conduccin
0.1%
Conduccin Diodo
2.7%
PQrr
31.4%
Conduccin Diodo
20.5%
Compuerta
35.4%
Compuerta
26.4%
PQrr
23.5%
Coss
6.5%
Impulsor
17.6%
Impulsor
23.6%
Coss
4.9%
Conduccin Diodo
33.4%
Conmutacin (off)
1.1%
Conduccin
23.7%
Conmutacin (off)
1.1%
Conduccin Diodo
33.3%
Conduccin
39.4%
Compuerta
14.3%
PQrr
7.6%
PQrr
12.7%
Impulsor
9.5%
Coss
1.6%
Coss
2.6%
Impulsor
5.7%
Compuerta
8.6%
90
Eficiencia (%)
80
70
60
50
Valor Calculado
Valor Calculado sin Prdidas P y P
40
Driver
Como se puede observar, una disminucin en las prdidas de la compuerta, el impulsor y la recuperacin inversa del diodo signicara un incremento en la eciencia a
carga baja. En el ejemplo mostrado en la gura 4.14, al eliminar las prdidas de compuerta e impulsor se consigue un aumento del 17.33 %, si a la vez se restan las prdidas
por recuperacin inversa en el diodo parsito la eciencia se incrementa 25.12 %.
56
Captulo
Alternativas de solucin
En este captulo se analizan algunas soluciones para mejorar la eciencia del convertidor Buck sncrono en potencia baja de salida, como el uso de impulsores resonantes,
la disminucin del voltaje de entrada y el uso del diodo Schottky.
VDD
Qg
5. Alternativas de solucin
total suministrada por la fuente durante el encendido del MOSFET. Por otra parte,
el rea sombreada bajo la forma de onda del voltaje de la compuerta es la energa
necesaria para cargar la capacitancia de entrada Ciss y el rea en blanco sobre el voltaje
de la compuerta es la energa disipada por los componentes resistivos; tales como la
resistencia de encendido RDS(on) de los MOSFETs del impulsor, la resistencia interna
de la compuerta del MOSFET de potencia Rg y la resistencia externa de compuerta
RG , [27].
La energa total suministrada por la fuente no puede ser cambiada, al igual que
la energa necesaria para la carga de la capacitancia de entrada, slo se puede utilizar
la energa disipada por los elementos resistivos de la compuerta, con la nalidad de
recuperar parte de esa energa.
La gura 5.2 muestra el diagrama de un impulsor convencional. Esta conguracin
es conocida como Totem-pole.
VDD
VD
S1
RG
VGS
S3
S2
Ciss
Impulsor
Esta topologa es muy comn en los impulsores comerciales; las terminales de compuerta de ambos MOSFET estn unidas para lograr mayor velocidad. Sin embargo,
esta conguracin presenta problemas de Shoot-through, debido a que ambos MOSFET tienen la misma seal de control; los fabricantes han solucionado este problema
proporcionando seales separadas para los MOSFET complementarios.
Para recuperar parte de la energa disipada en la resistencia de la compuerta,
es necesario introducir un elemento reactivo, as como proporcionar una trayectoria
para la circulacin de la corriente. Existen algunos impulsores resonantes reportados
en la literatura que recuperan una porcin de la energa disipada en la resistencia de
compuerta, a continuacin se mencionan algunos de ellos.
58
VD
Impulsor
S1
Lr
VGS
S3
I Lr
Co
S2
Ciss
I Lr
VDD
VGS
t
t0 t1
t2 t3
t0
5. Alternativas de solucin
VDD
VDD
VD
VD
S1
Lr
Lr
VGS
S3
I Lr
Ciss
Co
S3
I Lr
Ciss
Co
5.5 (a) t0 t1 .
5.5 (b) t1 t2 .
VDD
Lr
VGS
VDD
VD
Lr
VGS
S3
I Lr
Ciss
Co
5.5 (c) t2 t3 .
I Lr
Co
VD
VGS
S3
S2
Ciss
5.5 (d) t3 t0 .
Lr =
donde:
Fs
60
D (1 D)
2 Ciss Fs 2
(5.1)
1
Fs
(5.2)
S1
DS
D1
Lr
S2
VGS
S3
I Lr
DS
D2
Ciss
Impulsor
5. Alternativas de solucin
S1
S2
tr
tf
VDD
Zo
I Lr
VDD
VGS
t0 t1t2 t3
t4 t5t6 t7
t0
t1 t2 : En t1 , el voltaje VGS se incrementa por arriba del valor de VDD , sin embargo,
el diodo D1 se enciende sujetando el voltaje VGS a VDD y proporciona una trayectoria
de libre circulacin para Lr . La gura 5.8 (b) muestra el circuito equivalente para este
intervalo de tiempo.
t2 t3 : En t2 se apaga S1 , lo cual inicia el proceso de recuperacin de energa.
La corriente ILr circula a travs del diodo DS2 y D1 hacia la fuente. El voltaje VGS se
mantiene a VDD . La gura 5.8 (c) muestra el circuito equivalente para este intervalo de
tiempo.
t3 t4 : En t3 , la corriente en el inductor Lr es cero. El voltaje VGS se mantiene a
VDD y el MOSFET de potencia S3 sigue encendido. La gura 5.8 (d) muestra el circuito
equivalente durante esta etapa.
t4 t5 : En t4 , se enciende S2 y nuevamente se crea la resonancia entre Lr y Ciss . En
esta etapa se descarga el capacitor Ciss . La gura 5.8 (e) muestra el circuito equivalente.
t5 t6 : En t5 , se enciende D2 sujetando VGS a cero y evitando que se vuelva negativo.
D2 proporciona una trayectoria de libre circulacin para ILr . La gura 5.8 (f) muestra
el circuito equivalente en este intervalo.
t6 t7 : En t6 se apaga S2 , el voltaje VGS es cero y el MOSFET S3 se apaga
completamente. La corriente ILr uye hacia VDD a travs de DS1 y D2 , en esta etapa
se recupera energa a la fuente VDD despus de la fase de descarga. La gura 5.8 (g)
muestra el circuito equivalente durante esta etapa.
t7 t0 : En t7 , la corriente en el inductor Lr es cero y el voltaje VGS tambin,
manteniendo apagado S3 .
62
VDD
VDD
VDD
VD
S1
S1
Lr
D1
D1
Lr
VGS
S3
I Lr
VD
VD
Lr
VGS
S3
I Lr
S3
I Lr
Ciss
VGS
Ciss
Ciss
DS
5.8 (a) t0 t1 .
5.8 (b) t1 t2 .
VDD
5.8 (c) t2 t3 .
VDD
VD
VDD
VD
VD
D1
Lr
VGS
Lr
S3
Lr
S3
I Lr
S2
Ciss
VGS
5.8 (d) t3 t4 .
D2
5.8 (e) t4 t5 .
VDD
S3
I Lr
S2
Ciss
VGS
Ciss
5.8 (f) t5 t6 .
VDD
VD
VD
DS
Lr
Lr
VGS
VGS
S3
I Lr
D2
S3
D2
Ciss
5.8 (g) t6 t7 .
Ciss
5.8 (h) t7 t0 .
tr = tf =
p
2%
Lr Ciss
2
Fs
(5.3)
1
Lr
Ciss
2 tr
2
(5.4)
63
5. Alternativas de solucin
El impulsor resonante propuesto por Yuhui Chen reduce las prdidas de conmutacin en los MOSFETs S1 y S2 . El valor del inductor resonante es pequeo, entre
100 150 nH para una frecuencia de conmutacin de 1 MHz, lo cual facilita la integracin. Tambin se reducen las prdidas por conduccin debido a que la corriente en
el Lr es discontinua.
VD
S2
DS
S1
DS
Lr
VGS
S5
S4
DS
DS
S3
Ciss
Impulsor
I Lr
VGS
t0 t1 t2 t3
t4 t5 t6 t7
t0
VDD
VDD
VD
S2
VD
VD
S1
S2
VGS
Lr
Lr
S5
S3
S5
DS
Ciss
5.11 (b) t1 t2 .
VDD
Ciss
5.11 (c) t2 t3 .
VDD
VD
VGS
S5
Ciss
5.11 (a) t0 t1 .
DS
Lr
VGS
VDD
VD
S1
VD
S1
VGS
Lr
Lr
Lr
VGS
S5
Ciss
S5
S4
5.11 (d) t3 t4 .
Ciss
S5
S4
5.11 (e) t4 t5 .
VDD
Ciss
5.11 (f) t5 t6 .
VDD
VD
DS
VGS
VD
Lr
Lr
VGS
VGS
S5
S3
5.11 (g) t6 t7 .
Ciss
S5
DS
S3
4
Ciss
5.11 (h) t7 t0 .
5. Alternativas de solucin
corriente ILr se enciende el diodo DS4 , durante este intervalo se recupera la energa
almacenada en Lr , la gura 5.11 (c) muestra el circuito equivalente para este intervalo
de tiempo. El voltaje VGS se mantiene a VDD y el MOSFET de potencia S5 se enciende
completamente.
Lr =
VDD ton
2 ILr
(5.5)
Iavg =
Qg
ton
(5.6)
El circuito de control para el impulsor resonante propuesto por [30] es muy simple,
gura 5.12. El circuito digital consta de 2 elementos de retardo y 6 elementos digitales.
66
Retardo
S3
td 2
PWM
S2
Retardo
S4
Prdidas de
compuerta en S1 y S2
Carga y descarga de
Coss, de S1 y S2
30 mW
(11.7%)
170 mW
(66.7%)
15 mW
(5.9%)
Conmutacin de S1 y
S2
Prdidas de
compuerta en S3
67
5. Alternativas de solucin
Parmetro
Qg
Ciss
Rg
FDN335N
FDN342P
MOSFET de potencia
43 nC
5640 pF
1
Vf r
Parmetro
Impulsor propuesto
por Maksimovi
Impulsor propuesto
por Chen
Impulsor propuesto
por Eberle
Fs
VDD (Volts)
Lr
Co
tr
350 kHz
5
12
9 H
10 F
150 nS
350 kHz
5
12
234 nH
1 MHz
12
25 nH
350 kHz
5
12
1.74 H 4.18 H
1 MHz
5
12
193 nH 465 nH
100 nS
ton = 150 nS
ton = 50 nS
1 MHz
12
1.1 H
10 F
50 nS
100 nS
Las prdidas de potencia por el manejo de las compuertas en los MOSFETs del impulsor no son
consideradas en la simulacin
68
180
500
450
Impulsor Convencional
Imp. Conv. control separado
140
160
Impulsor de D. Maksimovic
Impulsor de Y. Chen
120
Impulsor de W. Eberle
100
80
60
40
400
350
Impulsor de Y. Chen
Impulsor de W. Eberle
300
250
200
150
20
0
2
3
Corriente en la carga IL (A)
100
0
1.4
1.3
500
Impulsor Convencional
450
1.2
Prdidas de potencia (W)
550
Impulsor de D. Maksimovic
Impulsor de Y. Chen
350
Impulsor de W. Eberle
300
250
Impulsor de Y. Chen
0.9
0.7
0.5
5
Impulsor de W. Eberle
0.8
0.6
2
3
4
Corriente en la carga IL (A)
Impulsor de D. Maksimovic
150
1
1.1
200
100
0
2
3
4
Corriente en la carga IL (A)
0.4
0
2
3
4
Corriente en la carga IL (A)
Debido a que este impulsor presenta el menor valor de inductor resonante, 636 nH .
69
5. Alternativas de solucin
de conmutacin de 350 kHz, estos parmetros son los especicados en el diseo del
prototipo experimental. Las prdidas totales obtenidas para el impulsor convencional
con seales de control separadas en la simulacin fueron de 45 mW , mientras que en el
clculo del anlisis de las prdidas de potencia se obtuvo 47 mW .
Para el impulsor resonante propuesto por Yuhui Chen se obtuvieron prdidas totales en el impulsor y compuerta de 16 mW , en la simulacin. Con el impulsor resonante
se reducen las prdidas de potencia del impulsor y la compuerta en un 66 %.
El valor de las prdidas del impulsor y de la compuerta obtenidas en la simulacin
se utiliz para el clculo de la eciencia. La gura 5.15 muestra la eciencia calculada del
convertidor Buck sncrono con el impulsor convencional con seales de control separadas
y con el impulsor resonante propuesto por Yuhui Chen.
100
90
Eficiencia (%)
80
70
60
50
Impulsor Convencional con Control Sep.
Impulsor Resonante, V = 8 volts y V = 5 volts
40
in
DD
70
90
Eficiencia (%)
80
70
60
50
Vin = 8 volts y VDD = 5 volts
Vin = VDD = 5 volts
40
30
0
0.5
DD
= 3 volts
1.5
2.5
A excepcin de Vin = 8 volts en todos los casos se consider que las prdidas en el regulador lineal
son cero.
71
5. Alternativas de solucin
iD
IF
trr
ta
tb
Qrr
Irr
Eficiencia (%)
80
70
60
50
V = 1 volts y Q = 20 nC
fr
rr
40
0.5
1.5
2.5
Captulo
l tiempo de uso de los dispositivos porttiles es limitado, debido a que la operacin del sistema depende del nivel de energa en la batera. Para tener un mejor
aprovechamiento de la batera e incrementar el tiempo de uso es necesario utilizar
convertidores de CD-CD con eciencia alta. En las aplicaciones mviles se requiere un
voltaje bajo y una corriente alta de salida, por esta razn el convertidor Buck sncrono
es ampliamente utilizado como regulador de voltaje.
La eciencia del convertidor Buck sncrono se reduce considerablemente para valores de potencia baja de salida Po , sto representa una gran problemtica sobre todo en
las aplicaciones mviles debido a que la mayor parte del tiempo de operacin el sistema
se encuentra en modo de consumo bajo.
El anlisis de las prdidas de potencia del convertidor Buck sncrono (operando
en MCC), presentado en esta investigacin, est basado en las formas de onda de la
operacin del MOSFET de potencia, as como en las formas de onda de voltaje y
corriente del convertidor. Los parmetros de los MOSFETs necesarios para el clculo
de las prdidas se obtienen de las chas tcnicas del fabricante y en el caso de los
componentes pasivos por medio de medicin. Como parte de este trabajo de tesis se
desarrollo un programa para el clculo de las prdidas de potencia.
73
El anlisis de las prdidas muestra que en potencia baja de salida las prdidas por
el manejo de la compuerta en los MOSFETs y la recuperacin inversa del diodo parsito
del MOSFET sncrono, son los parmetros de mayor inuencia en la eciencia baja del
convertidor.
Con el desarrollo y el anlisis efectuado en el tema de tesis se valida la hiptesis
planteada, ya que efectivamente las prdidas de potencia de la compuerta y el impulsor
en los MOSFETs provocan que el convertidor opere con eciencia baja en carga baja. El
anlisis de prdidas permiti detectar que en el caso del MOSFET inferior las prdidas
por la recuperacin inversa del diodo parsito son un factor crtico en carga baja.
Como se mencion anteriormente la ecuacin que describe las prdidas en la compuerta del MOSFET es:
PG = Ciss VDD 2 Fs
(6.1)
PQrr =
1
Qrr Vin Fs
2
(6.2)
76
Referencias
[1]
Burd, T.D.; Pering, T.A.; Stratakos, A.J.; Brodersen, R.W.; A dynamic voltage scaled microprocessor system; Solid-State Circuits, IEEE Journal of
Volume 35, Issue 11, Nov. 2000; pp. 1571-1580.
[2]
Intelr PXA255 Processor Electrical, Mechanical and Thermal Specications; Intel Document, Order number: 278805-002, February 2004.
[3]
[4]
Mohan Ned; Undeland Tore M.; Robbins William P.; Power Electronics: Converters, Applications and Design; Ed. John Wiley & Sons, 2003, pp. 539-543.
[5]
Xunwei Zhou; Pit-Leong Wong; Peng Xu; Fred C. Lee; Alex Q. Huang; Investigation of Candidate VRM Topologies for Future Microprocessors;
Power Electronics, IEEE Transactions on Volume 15, No. 6, November 2000, pp.
1172-1182.
[6]
Luo Ping; Li Zhaoji; Xiong Fugui; Chen Guangju; Fuzzy Pulse Skip Modulation Mode in DC-DC Converter; Power Electronics Congress, 2004. CIEP
2004. Oct. 2004; pp. 87-91
[7]
Application note 2031. DC - DC Converter Tutorial, Dallas semiconductor/Maxim, Oct. 19, 2000. http://www.maxim-ic.com/an2031
[8]
Anthony John Stratakos; High-Eciency Low-Voltage DC-DC Conversion for Portable Applications; Tesis Doctoral, University of California,
Berkeley 1998.
[9]
Hong-Wei Huang; Chieh-Ching Chien; Ke-Horng Chen; and Sy-Yen Kuo; High-
Referencias
[10]
[11]
Blake, C.; Kinzer, D. and Wood, P.; Synchronous rectiers versus Schottky
[12]
Simon S. Ang; Alejandro Oliva; Power Switching Converters; Ed. Taylor &
Francis Group, 2005, pp. 14-24; pp. 292-302.
[13]
[14]
[15]
[16]
[17]
Arbetter, B.; Erickson, R.; Maksimovi, D.; DC-DC converter design for
battery-operated systems; Power Electronics Specialists Conference, 1995.
PESC '95 Record., 26th Annual IEEE Volume 1, 18-22 June 1995 pp. 103-109.
[18]
[19]
Jon Klein; Synchronous buck MOSFET loss calculations with Excel model. Application Note AN-6005. Fairchild semiconductor, 2006.
http://www.fairchildsemi.com/an/AN/AN-6005.pdf#page=1
[20]
Yuancheng Ren; Ming Xu; Jinghai Zhou; Lee, F.C.; Analytical loss model of
power MOSFET; Power Electronics, IEEE Transactions on Volume 21, issue
2, March 2006 pp. 310-319.
78
Referencias
[21]
Balogh Laszlo; Design And Application Guide for High Speed MOSFET
Gate Drive Circuits; Unitrode Power Supply Design Seminar, 2001. Texas
Instruments; Literature No. SLUP169.
[22]
Klein; Shoot-Through
in Synchronous Buck converters. Application Note AN-6003. Fairchild semiconductor, 2003.
http://www.fairchildsemi.com/an/AN/AN-6003.pdf#page=1
[23]
Brian Lynch; Kurt Hesse; Under Hood of Low-Voltage DC/DC converters; Texas Instruments; Literature No. SLUP206.
[24]
Belverde, G.; Guastella, C.; Melito, M.; Musumeci, S.; Pagano, R.; Raciti,
A.; Advanced characterization of low-voltage power MOSFETs in
synchronous-rectier buck-converter applications; Industry Applications
Conference, 2003. 38th IAS Annual Meeting. Conference Record of the Volume
3, 12-16 Oct. 2003 pp. 1802-1809.
[25]
[26]
Jason Rubadue; Powering Core Voltage; EDN, November 27, 2003; pp. 69-76.
http://www.edn.com/article/CA336861.html
[27]
[28]
Maksimovi, D.; A MOS gate drive with resonant transitions; Power Electronics Specialists Conference, 1991. PESC '91 Record., 22nd Annual IEEE 24-27
June 1991, pp. 527-532.
[29]
Yuhui Chen; Lee, F.C.; Amoroso, L.; Ho-Pu Wu; A resonant MOSFET gate
driver with ecient energy recovery; Power Electronics, IEEE Transactions
on Volume 19, March 2004; pp. 470-477.
[30]
Eberle, W.; Sen, P.C.; Yan-Fei Liu; A novel high performance resonant
gate drive circuit with low circulating current; Applied Power Electronics
Conference and Exposition, 2006. APEC '06. March 19-23, 2006; pp. 324-330.
[31]
Lpez, T.; Sauerlaender, G.; Duerbaum T.; Tolle T.; A Detailed Analysis of a
Resonant Gate Driver for PWM Applications; Applied Power Electronics
Conference and Exposition, 2003. APEC '03; pp. 873-878.
Jon
79
Referencias
80
Anexo
Circuitos impulsores
En este apndice se muestran los circuitos esquemticos de los impulsores utilizados
en la simulacin del programa PSpice 9.2 r. En la gura A.1 se muestran los circuitos
del impulsor convencional con seal de control comn A.1 (a) y con seales de control
separadas A.1 (b).
3
2
1
0
Vtemp
10
20
U4
FDN342P
V1 = 0
V2 = 5
TD = 0
TR = 20n
TF = 20n
PW = 1.36u
PER = 2.857u
10
20
R2
1
0
{RL}
U1
FDN335N
V8
R1
50
30
50
30
VDD = 5
RL = 1.5
{RL}
Vtemp
3
2
PARAMETERS:
V4
V1
{VDD}
{VDD}
15Vdc
V3
V2
2
1
3
IRF6618
Vtemp
U6
50
30
U2
FDN335N
V6
50
30
V1 = 0
V2 = 5
TD = 1.44u
TR = 20n
TF = 20n
PW = 1.34u
PER = 2.857u
IRF6618
Vtemp
1
0
1
0
10
20
U5
3
2
FDN335N
1
0
U3
2
1
V7
3
2
V1 = 0
V2 = 5
TD = 0
TR = 20n
TF = 20n
PW = 1.38u
PER = 2.857u
10
20
1
0
15Vdc
81
PARAMETERS:
V3
R2
10BQ015
Vtemp
V2
{VDD}
{RL}
V4
FDN335N
R1
Vtemp
{RL}
3
2
50
30
D1
U2
10
20
V1 = 0
V2 = 5
TD = 0
TR = 20n
TF = 20n
PW = 1.24u
PER = 2.857u
FDN335N
50
30
10
20
1
0
RL = 1.5
S1
3
2
V1 = 0
V2 = 5
TD = 0
TR = 20n
TF = 20n
PW = 100n
PER = 2.857u
1
0
VDD = 5
L1
L1
C1
V5
10u
27Vdc
2
50
30
10BQ015
Vtemp
2
1
10
20
U3
IRF6618
Vtemp
3
2
PARAMETERS:
V5
50
30
V1 = 0
V2 = 5
TD = 1.42u
TR = 20n
TF = 20n
PW = 1.25u
PER = 2.857u
D2
15Vdc
1
0
10m
Vtemp
FDN335N
U1
FDN335N
1
0
1
0
10
20
R2
S2
V4
3
2
V1 = 0
V2 = 5
TD = 1.38u
TR = 20n
TF = 20n
PW = 100n
PER = 2.857u
V1
V2
2
1
S3
2
9uH
15Vdc
IRF6618
234nH
RL = 1.5
1
10m
1
0
R1
V1
{VDD}
VDD = 5
0
0
U2A
PARAMETERS:
0
1
FDN335N
U10
VG2
D18
10BQ015
+
-
30
50
+
-
50
30
+
-
3
VDD = 12
R1
+
-
{RL}
E
2
3
Vtemp
D19
10
20
VG4
U12
10BQ015
+
-
FDN335N
Vtemp
2
3
3
2
FDN335N
V8
U6A
1
3
U4A
U5A
V4
1
V1 = 0
V2 = 5
TD = 190n
TR = 20n
TF = 20n
PW = 1.38u
PER = 2.857u
74HC08
VG3
V7
2 1
74HC04
2
V1 = 0
V2 = 5
TD = 0
TR = 20n
TF = 20n
PW = 1.38u
PER = 2.857u
V9
74HC02
VG2
U3A
U7A
82
E
Vtemp
U8
IRF6618
U9
30
50
+
-
50
30
+
-
15Vdc
VG3
E4
E3
+
-
4.18uH
2
1
1
0
{VDD}
0
1
10m
Vtemp
L1
1
1
0
R6
20
10
3
2
V3
V1 = 0
V2 = 5
TD = 40n
TR = 20n
TF = 20n
PW = 1.38u
PER = 2.857u
VG1
E1
E2
VG1
RL = 80
20
10
10
20
1
0
FDN335N
U15
74HC08
VG4
2 2
74HC04
3
74HC08