Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
MONTEIRO LOBATO
ELETRNICA DIGITAL
NDICE
SISTEMAS DE NUMERAO..........................................................................................................4
2.1
SISTEMA BINRIO DE NUMERAO ...........................................................................................4
2.2
2.3
CIRCUITOS LGICOS....................................................................................................................11
3.1
NVEIS LGICOS OU VARIVEIS LGICAS (0 OU 1)..................................................................11
3.2
3.3
LGICA ELETRNICA...................................................................................................................14
4.1
PORTAS LGICAS..................................................................................................................14
4.2
5
6
6.2
6.3
6.4
6.5
12
13
14
15
FLIP-FLOP RS ...................................................................................................................49
14.3
FLIP-FLOP JK ....................................................................................................................52
14.4
14.5
CONTADORES ............................................................................................................................58
15.1
CONTADORES ASSNCRONOS..............................................................................................58
N
15.2
15.3
16
17
ELETRNICA DIGITAL
15.4
15.5
CONTADORES SNCRONOS..................................................................................................62
15.6
17.3
17.4
CODIFICADORES ................................................................................................................76
18
19
20
21
22
21.2
21.3
23
23.3
23.4
23.5
ELETRNICA DIGITAL
ELETRNICA DIGITAL
a parte da Eletrnica que se dedica ao estudo dos circuitos que processam variveis digitais.
Onde estas variveis digitais so todos os sinais que entram ou saem de um circuito eletrnico
digital. Utiliza-se letras maisculas para identificar variveis digitais, evitando-se o uso do F, L, H e O.
A seguir est relacionado a diferena entre a representao analgica e digital.
1.1
Representaes Analgicas
Na representao analgica, o valor de uma quantidade proporcional ao valor de uma tenso
ou corrente, ou ainda de uma medida de movimento, elas podem variar em um determinado intervalo
contnuo de valores.
Um exemplo disso o velocmetro de um automvel, onde a velocidade pode assumir qualquer
valor no intervalo entre zero e, digamos, 160Km/h. De modo similar, a tenso de sada de um microfone
pode estar em qualquer ponto de um intervalo de zero a 10mV (por exemplo: 1mV, 2,3724mV,
9,9999mV).
1.2
Representaes Digitais
Grandezas Digitais so aquelas que somente podem assumir dois estados distintos
inconfundveis e nas quais a transio entre os estados to rpida que se caracteriza como
fenmeno transitrio.
Exemplos: interruptor, rel, lmpada, etc...
Desligado (D)
Aberto
Sem tenso
No
0
Baixo
Low (L)
ELETRNICA DIGITAL
SISTEMAS DE NUMERAO
Existem vrios sistemas numricos, dentre os quais se destacam os sistemas: decimal, binrio,
octal e o hexadecimal.
O sistema decimal utilizado por ns no dia-a-dia e o mais importante dos sistemas numricos,
possui dez algarismos com os quais podemos formar qualquer nmero atravs da lei de formao.
2.1
Algarismo 1 (um)
Para representarmos a quantidade zero, utilizamos o algarismo zero (0), para a quantidade um
(1) e para representarmos a quantidade dois devemos seguir a lei de formao.
No sistema decimal ns no possumos o algarismo dez e representamos a quantidade dez
utilizando o algarismo um seguido do zero. O algarismo 1 representa uma dezena e o zero nenhuma
unidade.
Vejamos um exemplo abaixo:
Tomamos um nmero decimal qualquer, como 594, este nmero significa:
5 x 100
centena
9 x 10
dezena
4x1
unidade
594
Esquematicamente temos:
100
10
5 . 10 + 9.10 + 4 . 10 = 594
10
10
10
ELETRNICA DIGITAL
5
0
Neste exemplo, podemos notar que o algarismo menos significativo (4) multiplica a unidade (10 ),
1
2
o segundo algarismo (9) multiplica a dezena (10 ) e o mais significativo (5) multiplica a centena (10 ).
Podemos notar que a base deste sistema o 10 (dez).
A base do sistema binrio o nmero dois (2).
Exemplos de nmeros binrios: 101, 100101, 111, 10
2.1.1
para o decimal. Analisemos um nmero binrio qualquer, 101 e como a base do sistema binrio dois,
esquematicamente temos:
a)
2
1 x 22 + 0 x 21 + 1 x 20 = 5
1 x 4 + 0 x 2 + 1x 1 = 5
1102
Binrio
10
11
100
101
EXERCCIOS:
Converta os nmeros binrios em decimal:
a) 11102 =
f)
b) 10102 =
g) 100012 =
c) 10011002 =
h) 10101102 =
d) 11112 =
i)
01101102 =
e) 111112 =
j)
10101112 =
100002 =
2.1.2
ELETRNICA DIGITAL
1 R
47
23
11
2 R
3 R
4 R
1
ltimo quociente
O ltimo quociente ser o algarismo mais significativo e ficar colocado esquerda, os outros
5 R
ltimo
quociente
5 R
1
4 R
1
3 R
1
2 R
1011112 = 4710
1 R
EXERCCIOS:
2.2
e) 7810 =
b) 3510 =
f)
c) 2110 =
g) 21510 =
d) 55210 =
h) 6610 =
10210 =
Octal
0
1
2
3
4
5
6
7
10
9
10
11
12
13
14
15
16
:
11
12
13
14
15
16
17
20
:
2.2.1
ELETRNICA DIGITAL
2.2.2
5368 :
5
101
2.2.3
111
011
110
5368 = 1010111102
da direita.
Exemplos:
1) 110 0102 para octal:
110
010
6
1100102 = 628
2.2.4
010
2
10102 = 128
ELETRNICA DIGITAL
92
46
23
11
92
11
9210 = 1348
9210 = 10111002
001
011
100
= 1348
EXERCCIOS:
Converta para o sistema pedido:
a) 148
decimal =
decimal =
c) 1538
decimal =
b) 678
i)
10112 octal =
j)
1001112 octal =
k) 11101012 octal =
d) 15448 decimal =
l)
e) 418
7410 octal =
decimal =
m) 51210 octal =
f)
4778 binrio =
n) 71910 octal =
g) 15238 binrio =
o) 6710 octal =
h) 43218 binrio =
2.3
quantidade 15.
Vejamos a seqncia da numerao hexadecimal abaixo:
Decimal
0
1
2
3
4
5
6
7
8
9
Hexadecimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
:
A
B
C
D
E
F
10
11
12
:
ELETRNICA DIGITAL
2.3.1
0001
C1316 = 1100000100112
0011
0001
2.3.2
1110
1ED16 = 1111011012
1101
2.3.3
16
16
16
1 . 16 + C . 16 + 3 . 1 =
1 . 256 + 12 . 16 + 3 = 45110
1) 100110002 Hexadecimal
1001
1000
9
= 9816
2) 1111000111002 Hexadecimal
1111
0001
1100
F
2.3.4
= F1C16
mais fcil primeiramente converter o nmero decimal para o sistema binrio e aps
converter para hexadecimal. Mas o mtodo das divises sucessivas tambm pode ser utilizado.
Exemplo: 5910
ELETRNICA DIGITAL
Hexadecimal
59
29
14
5910 = 1 1 1 0 1 12
3
= 3B16
ou
59
16
11
resto
5910 = 3B16
EXERCCIOS:
Converter:
a) 47916 decimal =
i)
100112 hexa =
b) 4AB16 decimal =
j)
11100111002 hexa =
c) BDE16 decimal =
k) 11100002 hexa =
d) F0CA16 decimal =
l)
e) 1FC16 decimal =
m) 100010 hexa =
f)
ABF16 binrio =
10101012 hexa =
n) 13410 hexa =
g) 3716 binrio =
o) 38410 hexa =
h) 6CF916 binrio =
p) 388210 hexa =
10
ELETRNICA DIGITAL
11
CIRCUITOS LGICOS
So circuitos eltricos ou eletrnicos que permitem a uma varivel lgica de entrada atuar
sobre uma varivel lgica de sada.
Exemplos:
3.1
o nvel de tenso presente nas ligaes ou nos terminais de entrada/sada do circuito. Por
exemplo, num certo sistema digital o valor 0 dado para qualquer nvel de tenso situado num
intervalo entre zero e 0,8V, enquanto o valor 1 dado para qualquer nvel de tenso situado num
intervalo entre 2 a 5V.
OBS.: Nveis de tenso entre 0,8 e 2V so indefinidos (no so 0 nem 1) e em circunstncias
normais no devem ocorrer.
3.2
Tabela Verdade
A tabela verdade uma maneira de descrever como a sada de um circuito lgico depende
dos nveis lgicos presentes nas entradas dos circuitos. A figura abaixo mostra a tabela verdade para
um tipo de circuito lgico de duas entradas. A tabela relaciona todas as combinaes possveis dos
nveis lgicos presentes nas entradas A e B com nvel correspondente da sada X.
Entradas
Sada
A
0
0
1
1
0
1
0
1
1
0
1
0
Tabela Verdade:
A
0
1
0
1
Y=A
3.3
ELETRNICA DIGITAL
12
Funes Lgicas
Alguns circuitos so to utilizados que passaram a ser definidos como funes lgicas
padro, como:
3.3.1
Funo E (AND)
Exemplo de lgica cotidiana.
Ser feriado
Ter dinheiro
Ir praia
NO
NO
NO
NO
SIM
NO
SIM
NO
NO
SIM
SIM
SIM
Circuito Eltrico:
3.3.2
Equao Lgica:
Y=AB
Funo OU (OR)
Circuito Eltrico
3.3.3
Tabela Verdade:
Tabela Verdade:
Equao Lgica:
Y=A+B
Circuito Eltrico:
Tabela Verdade:
A
Equao Lgica:
Y=
L-se: A BARRADO
NO A
A NEGADO
COMPLEMENTO DE A
ELETRNICA DIGITAL
13
Como se pode ver, a tabela verdade mostra todas as combinaes possveis das variveis de
entrada e a correspondente sada para cada uma dessas possibilidades.
O nmero de combinaes possveis na tabela dada pela expresso:
n
Comb.= 2
onde n = nmero de variveis de entrada
3.3.4
Funes Compostas:
NO E (NAND)
A
NO OU (NOR)
EXERCCIO:
1) Uma fbrica instalou um sistema de alarme contra incndio. O sistema constitui-se de dois
botes, um no setor de produo e outro na sala do diretor, e o alarme s dispara quando os dois
botes so pressionados simultaneamente. Desenhe o circuito, a tabela de funcionamento e d a
sua equao.
2)
circuito para que o setor S1 ou o setor S2 possam disparar o alarme desde que o diretor aperte o
seu boto.
ELETRNICA DIGITAL
14
LGICA ELETRNICA
N de Portas Lgicas
<10
De 10 a 100
4.1
Portas Lgicas
As portas lgicas so blocos fundamentais a partir dos quais todos os outros circuitos lgicos
e sistemas digitais so construdos. Veremos a operao das diferentes portas lgicas e de circuitos
mais complexos, formados pela combinao de portas lgicas.
4.1.1
ELETRNICA DIGITAL
Porta E (AND)
A
Porta OU (OR)
A
4.1.3
INVERSOR (NOT)
A
4.1.4
4.1.4.1
=
X = AB
Y= X
NO OU (NOR)
15
ELETRNICA DIGITAL
16
Em situaes prticas podemos considerar, por exemplo, um controle industrial onde nem a
temperatura, nem a presso em um sistema podem ultrapassar um valor pr-ajustado ( valor
referncia ), em situaes como estas podemos utilizar a lgica OU:
Existem dois transdutores
que convertem a temperatura e
presso para sinais eltricos que
sero posteriormente comparados
com
valores
de
referncia
(valores limite), se estes valores
forem maiores teremos nas
sadas TH ou PH nveis lgicos
1, portanto basta que ou a
temperatura ou a presso suba a
nveis indesejados que o alarme
ir ser acionado em qualquer dos
casos.
4.2
Quadro Resumo
BLOCOS LGICOS BSICOS
Porta
Smbolo Usual
Equao
Tabela
Lgica
Verdade
E
AND
OU
OR
Funo Lgica
A
0
0
1
1
B
0
1
0
1
S
0
0
0
1
A
0
0
1
1
B
0
1
0
1
S
0
1
1
1
NO
NOT
A
0
INVERSOR
NE
NAND
NOU
NOR
Smbolo Usual
Equao
Lgica
Tabela Verdade
Funo Lgica
A
0
0
1
1
B
0
1
0
1
S
1
1
1
0
Funo NE:
funo E.
A
0
0
1
1
B
0
1
0
1
S
1
0
0
0
Inverso
da
ELETRNICA DIGITAL
17
Y=AB
OBS.:
Y=A B
ELETRNICA DIGITAL
18
Nvel 1 = 40A
IIH mx = 40A
IILmx = - 1,6mA
Nvel 0 = -1,6mA
Nvel 1 = -400A
Sada:
IOH mx = - 400A
IOL mx = 16mA
Nvel 0 = 16mA
ELETRNICA DIGITAL
19
vai para o estado BAIXO, a corrente fluir no sentido mostrado, do circuito de entrada da porta 2,
atravs da resistncia de sada da porta 1, para o terra. Em outras palavras, no estado BAIXO o
circuito de sada que aciona a entrada da porta 2 deve ser capaz de absorver a corrente IIL, vinda
daquela entrada. Podemos pensar nisto como um ralo pelo qual a gua est fluindo.
FAN-OUT:
O fan-out significa leque de sada, e corresponde ao nmero mximo de entradas lgicas que uma
sada de um circuito lgico pode acionar. Na interligao dos circuitos integrados, devem ser
respeitadas as condies definidas para os valores mximos de corrente, resultando numa limitao
do nmero de entradas que uma sada pode alimentar. Se esse nmero for excedido, os nveis de
tenso e corrente no sero garantidos.
A famlia TTL tem FAN-OUT de 10 (mdia).
IOLmx NL IILmx ,
Onde NL representa o nmero de
entradas alimentadas por uma sada no
estado baixo (L).
IOHmx NH IIHmx ,
Onde NH representa o nmero de
entradas alimentadas por uma sada no
estado alto (H).
Para uma determinada sub-famlia, o nmero mximo de entradas que uma sada pode
alimentar, designado por fan-out, corresponde ao valor mnimo de NL e NH que verifica
simultaneamente as desigualdades definidas anteriormente, ou seja:
Fan-out = N = mnimo (NL, NH)
Fan-out = N = mnimo (IOLmx / IILmx , IOHmx / ILHmx)
Para os CIs da sub-famlia LS-TTL:
Fan-out = N = mnimo (8mA / 0,4mA , 400A / 20A) = mnimo (20, 20)= 20
Para os CIs da sub-famlia S-TTL:
Fan-out = N = mnimo (20mA / 2mA , 1000A / 50A) = mnimo (10,20)= 10
ELETRNICA DIGITAL
20
FAN-IN:
Nmero mximo de entradas de uma porta lgica de um CI de uma determinada sub-famlia.
Cada entrada de uma famlia lgica representa uma carga padro, isso significa que um CI com duas
entradas tem FAN-IN igual a 2.
TEMPO DE PROPAGAO:
o tempo que uma sada leva parar acompanhar a mudana de estado de uma entrada.
VI
5V
Vi
V0
Onde:
TP = Tempo de Propagao
TPHL = Tempo de propagao do
estado alto para o baixo
TP = TPHL + TPLH
2
TPLH
TP = 10ns
TTL Padro
POTNCIA
A quantidade de potncia de que um CI necessita
determinada pela corrente, Icc, que ele consome da
fonte de alimentao Vcc, e a potncia real o produto Icc
x Vcc. Para muitos CIs, a corrente consumida da fonte
varia dependendo dos estados lgicos dos circuitos no
chip. Por exemplo, a figura a, a seguir mostra um chip
NAND onde todas as sadas das portas esto em ALTO. A
corrente consumida da fonte Vcc para este caso
denominada ICCH. Analogamente, a figura b, mostra o
consumo de corrente quando todas as sadas esto em
BAIXO. Esta corrente chamada ICCL. Os valores sempre
so medidos com as sadas em aberto (sem carga), j que
o carregamento teria um efeito sobre ICCH.
Em geral, ICCH e ICCL tm valores diferentes. A corrente mdia calculada considerando-se que
as sadas das portas estaro em BAIXO durante a metade do tempo e em ALTO durante a outra
metade.
Icc (md) = ICCH + ICCL
2
Isto pode ser usado para calcular o consumo mdio de potncia como:
PD(md)= Icc(md) X Vcc
VELOCIDADE X POTNCIA
Um circuito digital ideal aquele que possui o menor consumo de potncia e o menor atraso
de propagao. Em outras palavras, o produto de velocidade e potncia deve ser o menor possvel.
ELETRNICA DIGITAL
21
IMUNIDADE AO RUDO
Rudos so sinais indesejveis gerados por campos eletromagnticos podem afetar o
funcionamento de um circuito lgico. Esses sinais podem fazer com que a tenso de entrada de um
circuito lgico caia abaixo de VIH(min) ou aumente alm de VIL(max), gerando falsos sinais.
A imunidade ao rudo se refere capacidade de um circuito lgico de rejeitar esse rudo.
ENTRADAS DESCONECTADAS (FLUTUANDO)
Entradas desconectadas (abertas) em circuitos TTL se comportam como se o nvel lgico 1
fosse aplicado essa entrada. Embora a lgica esteja correta, entradas desconectadas se omportam
como captadoras de rudos, fazendo com que o circuito lgico no trabalhe corretamente.
- Entradas No-Usadas : Trs maneiras de tratar entradas lgicas no usadas
ELETRNICA DIGITAL
22
6.1
Sada Totem-Pole
O circuito lgico bsico TTL a porta NAND e o seu diagrama detalhado mostrado na figura
acima.
Primeiramente, note que o transistor Q1 tem 2 emissores, logo, tem duas junes baseemissor (BE) que podem ser usadas para fazer Q1 conduzir. Este transistor de entrada de mltiplos
emissores, pode ter at oito emissores para uma porta NAND de oito entradas.
Repare tambm que na sada do circuito os transistores Q3 e Q4 esto num arranjo
denominado TOTEM-POLE, onde, em estado normal um dos dois est conduzindo.
Embora o circuito parea complexo, podemos simplificar, utilizando o equivalente a diodo do
transistor de mltiplos emissores.
6.1.1
ELETRNICA DIGITAL
23
Para que a sada esteja em zero, as entradas A e B devem estar em nvel ALTO (5V). Com
isso D2 e D3 esto cortados, no conduzindo corrente. A fonte fornecer corrente atravs de R1 e D4
para a base de Q2, que conduz. A corrente do emissor de Q2 fluir para a base de Q4 fazendo-o
conduzir. Ao mesmo tempo, o fluxo de corrente no coletor de Q2 produz uma queda de tenso sobre
R2, que reduz a tenso no coletor de Q2 para um valor que insuficiente para fazer Q3 conduzir.
A tenso no coletor de Q2 de 0,8V, isto porque o emissor de Q2 est a 0,7V em relao ao
terra devido a tenso direta entre B-E de Q4, e o coletor de Q2 est a 0,1V em relao ao seu emissor
devido ao VCE (SAT). Este valor de 0,8V na base de Q3 no suficiente para polarizar diretamente a
juno B-E de Q3 e o D1. Na verdade, D1 necessrio para manter Q3 cortado nessa situao.
Com Q4 conduzindo, a sada X estar com uma tenso muito baixa, j que a resistncia de Q4
quando conduz, ser baixa (1 a 25). Na verdade a tenso de sada, VOL, depender de quanta
corrente de coletor Q4 conduz.
Com Q3 cortado, no existe corrente vindo do terminal da fonte de +5V, atravs de R4. A
corrente do coletor de Q4 vir das entradas TTL, s quais o terminal X estiver conectado.
6.1.2
Esta situao produzida com uma ou ambas entradas em nvel BAIXO. Aqui a entrada B
est ao terra, fazendo que D3 conduza, de modo que a corrente fluir do Vcc para o terra atravs de
R1 e D3. Isso far com que no ponto Y tenha aproximadamente 0,7V. Esta tenso no suficiente
para fazer D4 conduzir.
Com Q2 cortado, no existe corrente de base para Q4 e ele corta. Como Q2 est cortado a
tenso na base de Q3 suficiente para polarizar sua juno B-E e D1, fazendo Q3 conduzir.
Q3 opera como um seguidor de emissor, porque o terminal de sada X est no seu emissor.
Sem carga conectada do ponto X para o terra, VOH estar em torno de 3,4V a 3,8V, pois duas
quedas de diodos de 0,7V (B-E de Q3 e D1) devem ser subtradas dos 5V aplicados base de Q3.
Esta tenso diminuir com a carga, porque a mesma receber corrente de emissor de Q3, que por
sua vez recebe corrente de base atravs de R2, aumentando portanto a queda de tenso sobre R2.
6.2
ELETRNICA DIGITAL
24
Por mais estranho que possa parecer, existem situaes nas quais vantajoso conectar as
sadas de duas ou mais portas lgicas (ou outros dispositivos). Sempre que isto feito, devemos
estar cientes da situao em que uma sada est tentando ir para BAIXO, enquanto outra sada est
tentando ir para ALTO; como esto ligadas juntas, temos um conflito ALTO/BAIXO. Como veremos
em breve, com dispositivos TTL o BAIXO sempre ganha. At agora, nos familiarizamos somente com
a estrutura de sada totem-pole para dispositivos TTL. Dois outros tipos de estruturas de sada sero
apresentados. Primeiramente vamos considerar a tentativa de ligar sadas totem-pole juntas.
Sadas totem-pole no devem ser ligadas juntas.
A razo para esta regra geral pode ser vista se observarmos a figura a seguir, onde as sadas
totem-pole de duas portas so conectadas juntas no ponto X. Suponha que a sada da porta A est
no estado ALTO (Q3A ON, Q4A OFF) e a sada da porta B est no estado BAIXO (Q3B OFF, Q4B ON).
Nesta situao, Q4B, uma resistncia ce carga muito baixa para Q3A e consumir uma corrente que
pode ir at 55mA. Esta corrente pode no danificar Q3B nem Q4A imediatamente, mas com o passar
do tempo pode causar superaquecimento, deteriorao de performance e falha eventual do
dispositivo. A situao piora quando mais de duas sadas totem-pole so ligadas juntas.
Um outro problema causado por esta corrente relativamente alta fluindo atravs de Q4A que
ela produzir uma queda de tenso maior entre o coletor e o emissor do transistor, fazendo VOL maior
que o VOL (mx) permitido.
Algumas vezes, sadas totem-pole so casualmente colocadas juntas por causa de erros de
ligao ou curtos acidentais na placa de circuito impresso. Quando isto ocorre, o sinal no ponto
comum usualmente ser o AND lgico das sadas; isto , ele estar BAIXO quando qualquer um dos
sinais de sada colocados juntos for para BAIXO. Isto verdade somente para circuitos TTL; MOS e
CMOS se comportam de maneira menos previsvel quando as sadas so conectadas juntas.
6.3
ELETRNICA DIGITAL
25
A sada no coletor de Q4, que est aberto (desconectado). No estado de sada em nvel
BAIXO, Q4 est saturado (tem corrente de base e um curto entre COLETOR e EMISSOR.
No estado ALTO de sada, Q4 est cortado (aberto entre COLETOR e EMISSOR).
Para operao adequada, deve-se conectar um resistor elevador externo (Rp). Como
mostrado na figura abaixo.
Quando Q4 est ON (saturado), ele deixa a tenso de sada em nvel BAIXO. Quando Q4 est
OFF (cortado), Rp faz a tenso de sada ir para nvel ALTO. Notq que sem o resistor externo a tenso
de sada seria indeterminada (flutuante). O valor desse resistor usualmente escolhido como 10K
.
Este valor pequeno o bastante para que no estado ALTO, a queda de tenso sobre ele, devido a
corrente de carga, no reduzir a tenso de sada para menos que o mnimo para TTL. Ele grande
o suficiente para que no estado BAIXO limite a corrente atravs de Q4 para um valor de IOLmx.
Desvantagens: baixa velocidade, precisa de resistor externo (resistor de pull-up).
Vantagens: pode manipular tenses e corrente maiores na sada. (30V 40mA mx).
6.3.1
corrente e/ou uma capacidade de tenso na sada maior do que um circuito lgico comum. CIs
buffers/drivers esto disponveis com sadas totem-pole e com sadas em coletor aberto.
Devido a suas especificaes de alta corrente e tenso de sada, o 7406 e o 7407 so os
nicos dispositivos TTL padro que ainda so recomendados para novos projetos. O 7406 um CI
buffer/driver de coletor aberto que contm seis inversores com sadas em coletor aberto que podem
ELETRNICA DIGITAL
26
absorver at 40mA no estado BAIXO. Alm disso, o 7406 aceita tenses de sada de at 30V. Isto
significa que o transistor de sada pode ser conectado a uma tenso maior do que 5V.
Isto est ilustrado na figura a seguir, onde um 7406 usado como um buffer entre um flip-flop
e uma lmpada incandescente de 24V e 25mA. O 7406 controla o estado ON/OFF da lmpada para
indicar o estado da sada Q do FF. Repare que a lmpada alimentada com +24V e funciona como o
resistor de pull up para a sada de coletor aberto.
O CI 7407 buffer no-inversor com sadas em coletor aberto com as mesmas especificaes
de tenso e corrente do 7406.
6.4
Dispositivos com sadas em coletor aberto podem ter suas sadas conectadas juntas de modo
seguro.
Esta conexo denominada Wired-And porque equivalente operao lgica AND.
Esta configurao elimina a necessidade de uma porta AND real, mas os dispositivos com
coletor aberto apresentam uma velocidade de chaveamento bem menor do que aqueles com sada
totem-pole, que tem um transistor de pull-up (Q3). Por isso, os circuitos com coletor aberto no devem
ser usados onde a velocidade importante.
6.5
ELETRNICA DIGITAL
27
o terceiro tipo de configurao de sada TTL. Ela possui a operao de alta velocidade do
arranjo TOTEM-POLE, enquanto permite que as sadas sejam conectadas juntas. chamada
TRISTATE porque permite trs estados de sadas possveis: ALTO, BAIXO e ALTA IMPEDNCIA
(HI-Z).
O estado de alta impedncia uma condio na qual ambos os transistores do arranjo
TOTEM-POLE esto cortados, e, portanto o terminal de sada apresenta uma alta impedncia para o
terra e para Vcc. Em outras palavras, a sada um terminal aberto ou flutuante. como se tivesse
uma resistncia de vrios megaohms em relao ao terra e ao Vcc.
A operao TRISTATE, obtida modificando-se o circuito TOTEM-POLE bsico. A figura
mostra o circuito para um inversor TRISTATE, onde o que est dentro do tracejado foi includo no
circuito bsico.
O circuito tem duas entradas: A a entrada lgica normal e E uma entrada de
HABILITAO (enable) que pode produzir o estado de alta impedncia.
ESTADO HABILITADO: com E=1, o circuito opera como um inversor normal, pois um nvel
ALTO em E no tem efeito sobre Q1 nem D2. Nesta condio habilitada, a sada simplesmente o
inverso da entrada lgica A.
ESTADO DESABILITADO: (alta impedncia): Quando E=0, o circuito vai para o estado de
alta impedncia independentemente do estado da entrada A. Um nvel BAIXO em E polariza
diretamente a juno B-E de Q1 e desvia a corrente de R1 da base de Q2 cortando-o, o que deixa Q4
cortado. O nvel BAIXO em E polariza diretamente D2 para desviar a corrente da base de Q3 fazendoo cortar.
Com ambos os transistores sem conduzir, o terminal de sada est praticamente em circuito
aberto.
VANTAGEM DO TRISTATE: As sadas tristate podem ser conectadas juntas (em paralelo)
sem sacrificar a velocidade de chaveamento; porque a sada tristate, quando habilitada opera como
uma sada TOTEM-POLE; com suas caractersticas de baixa impedncia e alta velocidade. No
entanto, deve-se observar que quando as sadas tristate esto em paralelo, apenas uma delas pode
estar habilitada de cada vez. Seno, duas sadas TOTEM-POLE ativas estariam conectadas e
correntes altas poderiam fluir.
ELETRNICA DIGITAL
28
Exemplo de aplicao: controlar a passagem de um sinal lgico de uma entrada para uma
sada.
ACIONAMENTO DE LED
a) Acionamento com nvel 0
Sada Y
LED
Aceso
Apagado
R=
Vcc VLED
I LED
LED
0 Apagad
o
Aceso
IC = ILED
RB = VOH mn - VBE
IB
IB = IC
CC
ELETRNICA DIGITAL
29
ELETRNICA DIGITAL
30
Para solucionar estes problemas surgiram os circuitos integrados que utilizam a tecnologia de
baixa tenso, ou seja, a tenso menor que os 5 V:
Srie 74LVC (Low-Voltage CMOS CMOS de Baixa Tenso) Utiliza lgica de 3,3V mas
pode aceitar nveis lgicos de 5 V em suas entradas.
Srie 74ALVC(Advanced Low-Voltage CMOS CMOS de Baixa Tenso Avanado)
Oferece melhor performance e trabalha apenas com lgica de 3,3 V.
Srie 74LV (Low-Voltage Baixa Tenso) Utiliza tecnologia CMOS mas opera somente
com dispositivos de 3,3 V.
Srie 74LVT(Low-Voltage BiCMOS Technology Tecnologia BiCMOS de Baixa Tenso)
Oferece as mesmas caractersticas da srie 74LVC (as entradas aceitam nveis lgicos de 5 V) e so
eletricamente compatveis com TTL.
Entradas No-Utilizadas
Entrada CMOS nunca devem ficar desconectadas. Elas devem ser conectadas a um nvel
lgico ou alguma outra entrada.
Uma entrada CMOS no conectada susceptvel a rudo e a eletricidade esttica, que
poderiam polarizar os MOSFETs para um estado de conduo, resultando no aumento de dissipao
de potncia e em possvel superaquecimento.
Quadro Comparativo das Famlias TTL / CMOS
TTL
CMOS
Tenso de Alimentao
Potncia Dissipada
Margem de Rudo
FANOUT
Velocidade ( ns )
VOL
VOH
VIL
VIH
VCC = 5V
VCC = 10V
VCC = 15V
ELETRNICA DIGITAL
31
ELETRNICA DIGITAL
32
ELETRNICA DIGITAL
Exemplo:
Formas de onda de sada das portas lgicas, se aplicarmos os sinais nas entradas A e B.
EXERCCIOS:
Desenhe a forma de onda na sada para as seguintes portas lgicas:
33
ELETRNICA DIGITAL
10
34
CIRCUITOS COMBINACIONAIS
So circuitos montados com portas lgicas, que realizam uma operao especfica, descrita
pela equao ou pela tabela verdade.
Exemplo:
Escreva a equao lgica do circuito e monte a sua tabela verdade:
EXERCCIOS:
1) Desenhe os circuitos a partir das equaes lgicas:
b)
c)
ELETRNICA DIGITAL
35
ELETRNICA DIGITAL
d)
b)
Prova:
A
36
ELETRNICA DIGITAL
37
EXERCCIOS:
3)
circuito lgico?
4)
Implemente a expresso
implemente esta expresso utilizando apenas portas NOR. Para isso, converta cada porta AND e
OR que seja necessria pela sua implementao em portas NOR. Qual circuito mais eficiente?
5)
Escreva a expresso para a sada do circuito a e use o Teorema de DeMorgan para mostrar
ELETRNICA DIGITAL
11
38
Descarga
Limiar
Disparo
Tenso de Referncia
555
3
Sada
- VCC
Caractersticas principais:
Alimentao: 5 a 18V
0 2V
1 VCC 1,7
555
Pino 7: Entre o pino 7 e o terra existe um transistor que pode estar saturado ou cortado, dependendo
do estado de sada.
Sada 0:
Transistor saturado
Pino 7 aterrado
Sada 1:
Transistor cortado
Pino 7 aberto
ELETRNICA DIGITAL
39
Pino 2: o pino de disparo do CI. Toda vez que a tenso neste pino cai abaixo de de VCC, o CI
sofre disparo e dois fenmenos acontecem:
Pino 6: denominado limiar, porque toda vez que sua tenso atinge 2/3 de VCC, o 555 retorna ao
estado de repouso. Isto traz duas conseqncias:
Pino 7 aterrado
Pino 5: denominado de tenso de referncia. O pino 5 a nica maneira de mudar os valores de
tenso de disparo e limiar para valores diferentes de 1/3 e 2/3 de VCC.
Usando um resistor do pino 5 ao terra, as tenses de disparo e limiar diminuem de
valor.
Toda vez que o pino no for usado liga-se um capacitor de 10nF a 100nF para o
terra.
Descrio do funcionamento:
No momento da alimentao a tenso do capacitor
zero. A tenso zero no pino 2 provoca o disparo do 555. Como
conseqncia a sada vai a nvel 1 e o transistor do pino 7
entra em corte.
O capacitor comea a carregar-se atravs de RA +
RB. A sada continua em nvel alto.
Quando a tenso nos pinos 2 e 6 atinge 2/3 de VCC o
limiar provoca dois fenmenos:
Sada vai a 0
ELETRNICA DIGITAL
40
1,44
(RA + 2RB) C
F (Hz)
R (M)
C (F)
T: Perodo (s)
F: Freqncia (Hz)
Ciclo de Trabalho
TTOTAL
Os resistores RA e RB no devem ser menores que 1K e o capacitor no deve ser menor
que 150pF.
No recomenda-se usar resistores maiores que 2M.
EXEMPLO:
Calcular a freqncia de oscilao, TON, TOFF e Ciclo de Trabalho de um oscilador com 555 usando os
seguintes valores: RA = 120K; RB = 270K e C = 100nF.
EXERCCIOS:
Projetar um oscilador para 1500Hz, ciclo de trabalho 66% (usar C = 56nF).
ELETRNICA DIGITAL
41
EXERCCIO:
Calcular os 6 valores diferentes de freqncia que poderemos obter com o circuito abaixo, levando
em conta as posies mxima e mnimo do trimpot.
ELETRNICA DIGITAL
42
T(s) = 1,1 R C
R (M)
C (F)
EXERCCIO:
Projete um temporizador que mantenha o LED aceso durante 2,2s, a cada vez que o boto seja
pressionado.
OBS.: O capacitor deve estar na faixa de 150pF a 2000F.
O resistor R deve estar na faixa de 1K a 2M.
CR
555
EXERCCIO:
1) Para os circuitos abaixo, calcule a freqncia de oscilao e desenhe os grficos de Vc(t) e
Vsada(t):
a.
ELETRNICA DIGITAL
b.
c.
3) Projetar um circuito astvel simtrico com 555 que oscile em 5KHz. (C=100nF)
4) No circuito a seguir:
a. Qual a configurao em que o 555 est funcionando?
b. Explique o funcionamento do circuito:
c. Qual a funo de C1 (0,1F):
d. Determine a frequncia mxima e mnima.
43
12
ELETRNICA DIGITAL
44
A maioria dos circuitos integrados lgicos so construdos para trabalhar apenas com nveis
lgicos bem definidos na entrada, no sendo possvel prever o comportamento do CI para um valor
de tenso proibido na entrada.
Entretanto, em funo das necessidades de interligar circuitos ou sensores analgicos
entrada de circuitos digitais foram criados circuitos cujas entradas podem receber tenses analgicas
fornecendo sadas digitais. So circuitos tipo Schmitt Trigger, cuja funo principal quadradar
informaes.
Smbolo:
Exemplos de CIs:
Funcionamento:
O bloco ir considerar iguais a nvel BAIXO, os valores de entrada abaixo do especificado por
VT- ou limiar negativo de tenso, e ir considerar iguais a nvel ALTO, os valores acima de VT+ ou
limiar positivo de tenso.
ELETRNICA DIGITAL
Aplicaes:
Astvel:
Funcionamento:
No momento em que ligado o
circuito, o capacitor est descarregado
(nvel 0) e leva a sada a nvel 1,
dando incio ao processo de carga de
C atravs de R. No momento em
que a tenso de entrada chega a +VT ,
a sada vai a zero e o capacitor se
descarrega via R at que a tenso
em C caia abaixo de VT, dando
reinicio ao processo.
45
Controle de Temperatura
Detector de Passagem:
EXERCCIO:
Descreva o funcionamento dos circuitos a seguir:
ELETRNICA DIGITAL
46
13
ELETRNICA DIGITAL
47
O cristal de quartzo tem internamente duas lminas de cristal de quartzo que vibram com
velocidade constante quando aplicamos uma tenso eltrica nos terminais. So usados em
osciladores que devem trabalhar sempre numa freqncia constante. Abaixo vemos alguns exemplos:
ELETRNICA DIGITAL
48
OPTO-ACOPLADORES
Opto-Acopladores, tambm chamado de acoplador tico, fotoacoplador, ou optoisolador, so
componentes eletrnicos cuja finalidade permitir a transferncia de informaes entre circuitos sem
que exista contato eltrico entre eles, sendo capazes de isolar com total segurana dois circuitos
eletrnicos, mantendo uma comunicao ou controle entre ambos. O isolamento garantido porque
no h contato eltrico, a informao transferida atravs de energia luminosa. Estes componentes
so utilizados largamente em circuitos controlados por computador.
O seu funcionamento simples: h um emissor de luz (geralmente um LED) e um receptor
(fototransistor). Quando o LED est aceso, o fototransistor responde entrando em conduo. Com o
LED apagado o fototransistor entra em corte. Sabendo que podemos alterar a luminosidade do LED,
obtemos assim diferentes nveis na sada.
Podemos tambm controlar o fototransistor atravs de sua base, como se fosse um transistor
normal.
Os Acopladores pticos possuem diversas vantagens sobre outros tipos de acopladores: alta
velocidade de comutao, nenhuma parte mecnica, baixo consumo e isolamento total. Abaixo
vemos o smbolo e alguns tipos de optoacopladores:
Existem vrios tipos de fotoacopladores, alguns com dois LEDs e dois fototransstores
(duplo), outros ainda mais complexos, contendo muitos componentes no interior do CI. Abaixo vemos
alguns tipos de fotoacopladores complexos:
ELETRNICA DIGITAL
14
49
ELETRNICA SEQENCIAL
Circuito Seqencial aquele que possui uma realimentao da sada para a entrada,
denominada estado interno, fazendo com que as condies atuais da entrada e do estado interno
determinem a condio futura da sada.
RESUMINDO:
Nos
circuitos
digitais
14.2 Flip-Flop RS
Este flip-flop tem duas entradas denominadas RESET ou CLEAR (R ou C) e SET (S) e o
tempo necessrio para a atualizao das sadas Q e Q depende apenas do atraso (t) das portas
lgicas que constituem o seu circuito.
ELETRNICA DIGITAL
Tabela Verdade:
OBS.: Qn estado atual da sada Q aps a ltima mudana nas entradas
Qn 1 estado da sada Q anterior a ltima mudana nas entradas
Entradas
Sada
Qn
RESET
SET
Qn 1
No muda
Estado proibido (as duas sadas, Q e Q ficam em 1)
EXERCCIO:
Aplicando os sinais abaixo no flip-flop RS (NAND) desenhe a forma de onda da sada Q.
Entradas
Sada
Qn
SET
RESET
Qn 1
No muda
Estado proibido (as duas sadas vo a 0)
50
ELETRNICA DIGITAL
51
EXERCCIO:
Desenhe a forma de onda da sada de acordo com os sinais aplicados num FF RS (NOR).
Soluo:
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
_________________________________________________________________________________
EXERCCIO:
1) Quando a alimentao inicialmente aplicada em qualquer circuito com FFs, impossvel
. O que poderia ser feito para garantir que um latch
prever os estados iniciais de Q e
NAND sempre comece no estado Q=1?
2) Qual o estado de Q e
ELETRNICA DIGITAL
52
14.3 Flip-Flop JK
A diferena do Flip-Flop JK para RS o aparecimento da entrada de CLOCK, esta entrada
funciona como entrada de sincronismo, de forma que as sadas do FF s obedecem as entradas
quando na decorrncia do sinal de CLOCK.
Clock Ativo em 0
Neste tipo de FF o nvel final das sadas para um determinado pulso de clock o ltimo nvel
estabelecido. Antes do clock torna-se inativo.
b) Clock sensvel a borda ou transio:
So FF que consideram o estado das entradas apenas durante a passagem da entrada de
clock de 0 para 1 ou de 1 para 0.
Clock ativo na borda de subida (
ELETRNICA DIGITAL
Entradas
53
Sadas
Qn
Qn
SET
RESET
Qn - 1 Qn - 1 (sem CK o FF no trabalha)
Qn - 1 Qn - 1 No muda
Toggle
Troca simples
OBS.: Quando um evento ou circuito depende de uma cadncia diz-se que este sncrono.
Exemplo TTL: 7476 Dual JK negative edge triggered flip-flop with Preset and Clear.
ELETRNICA DIGITAL
OUTPUTS
CLOCK
PRESET
CLEAR
Proibido
Q0
Q0
No muda
SET
RESET
Toggle
Troca Simples
EXERCCIOS:
1) Complete a forma de onda de sada do FF abaixo de acordo com as entradas:
3) Determinar:
54
a.
ELETRNICA DIGITAL
55
o estado lgico das sadas A, B e C do circuito abaixo aps serem aplicados os pulsos
de clock na entrada:
Observaes importantes:
O FF JK com J=K=1 divide por dois a freqncia de clock aplicada a sua entrada. (Leitura
Complementar TOCCI, pg. 136 tpico 5-19)
Cascateando-se o FF JK como visto, temos um circuito contador binrio.
EXEMPLOS DE CIs:
ELETRNICA DIGITAL
56
Na maioria das aplicaes do flip-flop tipo D, a sada Q deve assumir valores de sua entrada
D em determinados instantes de tempo precisamente definidos.
As sadas X, Y, Z de um circuito combinacional devem ser transferidas para os FFs Q1, Q2 e
Q3 para armazenamento. Utilizando-se FFs D, os nveis lgicos presentes em X, Y e Z so
transferidos, respectivamente, para Q1, Q2 e Q3, mediante a aplicao de um pulso, chamado
TRANSFER, nas entradas CLK dos FFs.
ELETRNICA DIGITAL
57
Exemplos de CIs:
ELETRNICA DIGITAL
15
58
CONTADORES
ELETRNICA DIGITAL
59
A tabela mostra os estados de contagem deste contador assncrono de quatro bits. Podemos
perceber que a cada 16 estados esse contador reinicia sua contagem. Ento ele um contador
assncrono mdulo 16, ou seja, tem 16 estados (0000 at 1111) distintos. Equacionando:
A figura anterior mostra um contador mdulo 6. Se no houvesse a porta NAND ligada nas
entradas CLEAR dos flip-flops, o mdulo seria 8. A seqncia de contagem mostrada na tabela a
seguir:
ELETRNICA DIGITAL
60
NAND
na
entrada
Mdulo 2
2
2 FFs: 2 = 4 mdulo 4 (conta de 0 a 3)
3
3 FFs: 2 = 8 mdulo 8 (conta de 0 a 7)
5
5 FFs: 2 = 32 mdulo 32 (conta de 0 a 31)
15.3
ELETRNICA DIGITAL
61
Nesse circuito vemos que o clock de cada flip-flop acionado com a sada invertida do flipflop anterior. Com isso a sada invertida, ou seja, conforme a tabela abaixo:
Ao passar por um flip-flop, o sinal de clock sofre um atraso de propagao tPD e esse efeito
somado at o ltimo flip-flop, gerando um atraso total de N x tPD, onde N o nmero de flip-flops.
ELETRNICA DIGITAL
62
Para que um contador assncrono funcione de modo confivel necessrio que o atraso total
de propagao seja menor que o perodo de clock usado, ou seja:
15.5
Contadores sncronos
Como vimos, o atraso de propagao dos flip-flops dos contadores assncronos limitam a
freqncia mxima de trabalho destes componentes. Esse problema pode ser resolvido se os flipflops mudassem de estado suas sadas no momento em que houvesse a transio de clock. Essa
configurao pode ser vista na figura abaixo:
Na figura anterior, o sinal de clock comum a todos os flip-flops. Com isso, o atraso de
propagao ser o atraso de um flip-flop somado com o atraso da porta NAND:
ELETRNICA DIGITAL
63
Ainda analisando, vemos que o contador sncrono mais complexo do que o contador
assncrono. Entretanto, com um atraso de propagao menor, ele pode trabalhar com freqncias
maiores.
15.6 Contadores sncronos BCD
Contadores BCD so bastante usados em circuitos onde pulsos devem ser contados e
mostrados num display, por exemplo. A figura a seguir mostra um arranjo de contadores BCD com
contagem de 000 a 999, ligados em cascata:
ELETRNICA DIGITAL
16
64
CIS CONTADORES
So circuitos digitais que variam os seus estados, sob o comando de um clock, de acordo
com uma seqncia pr-determinada. So utilizados principalmente para contagem diversas, diviso
de freqncia, medio de freqncia e tempo, gerao de formas de onda e converso de analgico
para digital.
CMOS 4017
PINO
12
FUNO
(C/O) Carry Out Trata-se de uma sada especial, que apresente um nico pulso largo a
cada 10 pulsos apresentados Entrada de Contagem. Normalmente, utilizado para
enfileirar mais de um 4017, quando ento fornece o sinal para excitao da Entrada de
Contagem do prximo integrado.
13
(C/E) Cloc Enable (Disable) o pino autorizador de clock, ou seja: a contagem dos
pulsos apresentados Entrada apenas se realiza com o pino 13 recebendo nvel digital 0.
Com o dito pino 13 colocado em nvel digital 1, o Integrado no aceita os pulsos na sua
Entrada, no realizando a contagem nem a decodificao.
14
15
Funcionamento do 4017
A cada transio ascendente, ou seja: cada vez que o estado na Entrada passa de 0 para
1, o arranjo interno do integrado reconhece o incremento de um nmero, imediatamente indicandoo atravs da positivao (transio de 0 para 1 da Sada de Contagem correspondente, sempre
pela ordem numrica.
ELETRNICA DIGITAL
65
Dessa forma, enquanto nenhum pulso for aplicado Entrada (pino 14), estar em 1 apenas
a primeira sada (pino 3, correspondente ao 0 decimal). Logo que seja aplicado o primeiro pulso,
apenas se manifestar com 1 a primeira sada (pino 2, correspondente ao 1 decimal). No segundo
pulso, o nvel no pino 4 eleva-se para 1. No terceiro pulso, o pino 7 que passa a apresentar nvel
1, e assim por diante, at que se manifeste em 1 apenas a sada decimal 9 (no pino 11), e desde
que os pulsos se sucedam sob as convenientes polarizaes nos pinos de Reset (15) e de Clock
Enable (13).
Um ponto importante de se notar, que apenas a Sada da vez, ou seja, aquela selecionada
pelo decodificador interno ao integrado em funo da contagem realizada, que fica em nvel digital
1 a cada instante, permanecendo todas as outras nove sadas em nvel digital 0.
Para o 7493 funcionar como contador de 4 bits, a sada QA deve ser conectada a entrada
INPUT B externamente ao integrado.
EXEMPLO:
Implementar um contador, usando um 7493, que conte at 4 e zere novamente.
EXERCCIOS:
1) Implementar um contador /divisor por 10 com 7493.
ELETRNICA DIGITAL
66
ELETRNICA DIGITAL
67
OUT PUT
R0 (1)
R0 (2)
R9 (1)
R9 (2)
QD
QC
QB
QA
Count
Count
Count
Count
EXERCCIO:
1) Implementar um contador /divisor por 7 com 7490.
ELETRNICA DIGITAL
CLOCK
ENABLE
RESET
ACTION
Increment Counter
Increment Counter
No change
No change
No change
No change
Q1=Q2=Q3=Q4=0
0
X
X
0
1
X
EXERCCIOS:
1) Em relao ao circuito abaixo:
a. Descreva o seu funcionamento;
b. Determine a freqncia na sada do 555;
c.
68
ELETRNICA DIGITAL
69
17
ELETRNICA DIGITAL
70
DECODIFICADORES E CODIFICADORES
Uma grande parte dos sistemas digitais trabalha com nveis lgicos que representam
informaes que, portanto, devem ser codificadas.
Exemplos:
17.1 Decodificadores
Um decodificador um circuito lgico que aceita um conjunto de entradas que representa
um nmero binrio e ativa somente uma sada que corresponde ao nmero da entrada, sendo que as
demais sadas permanecem desativadas.
O diagrama para um decodificador geral com N entradas e M sadas mostrado na figura
N
abaixo. Como cada uma das N entradas pode ser 0 ou 1, existem 2 combinaes ou cdigos de
entrada possveis.
ELETRNICA DIGITAL
Decodificador 2 4 linhas
Entradas
VCC
Sadas
Y0
Y1
Y2
Y3
Y3
Y2
A
Y1
B
Y0
GND
74139
INPUTS
+V
OUT-PUT
Y0
Y1
Y2
Y3
Y3
Y2
Y1
Y0
GND
G = Desabilitador ativo em 0
71
ELETRNICA DIGITAL
72
1000)
ELETRNICA DIGITAL
73
a
f
b
g
c
d
ELETRNICA DIGITAL
74
Display
BCD 8421
D
ELETRNICA DIGITAL
75
2) Cada segmento de um tpico display a LEDs de 7 segmentos opera com 10mA e 2,7V para
um brilho normal. Calcule o valor do resistor limitador de corrente necessrio para produzir
aproximadamente 10mA por segmento.
(Faa o clculo, utilizando as sadas de decodificadores TTL e CMOS).
Exemplos de CIs:
OBSERVAES:
1) Existem diversos tipos de decodificadores para display, de forma que, a compreenso da funo
de cada um dos terminais s possvel com o manual do fabricante.
2) Os decodificadores tem por obrigao decodificar os valores de 0 a 9. Alm disso, em alguns
casos, estes apagam completamente o display ou reajustam em smbolos que dependem de
cada CI.
ELETRNICA DIGITAL
76
17.4 Codificadores
O oposto do processo de decodificao chamado CODIFICAO; e realizado por um
circuito lgico denominado CODIFICADOR.
Um codificador tem um certo nmero de linhas de entrada, onde somente uma delas ativada
por vez, e produz um cdigo de sada de N bits, dependendo de qual entrada est ativada.
Exemplo: A maior aplicao dos codificadores est na converso de dados oriundos de um
teclado (calculadora micro), que transforma uma entrada decimal, atravs do sistema de chaves do
teclado, em sada binria para que o circuito interno processe e faa a operao.
Funcionamento: Um codificador de 8 linhas para 3 linhas aceita oito linhas de entrada e
produz um cdigo de sada de trs bits correspondente a entrada ativada.
ELETRNICA DIGITAL
A0
A1
A2
A3
A4
A5
A6
A7
O2
O1
O0
77
1K
Codificadores de Prioridade
Funcionamento: quando duas ou mais entradas estiverem ativadas o cdigo de sada
corresponder entrada com nmero mais alto.
Exemplo: Quando tanto A3 quanto A5 estiverem em BAIXO, o cdigo de sada ser 101 (5).
18
COMPARADORES DE MAGNITUDE
So circuitos que comparam duas quantidades binrias de entrada, e geram sadas para
indicar em qual das entradas tem maior magnitude.
Um circuito comparador permite determinar se dois nmeros binrios so iguais, e no o
sendo, qual deles o maior.
ELETRNICA DIGITAL
78
A figura abaixo mostra o smbolo lgico para o comparador de magnitude de 4 bits 74HC85,
que tambm est disponvel como 7485 e como 74LS85.
Para compararmos apenas duas palavras de 4 bits devemos usar o CI como abaixo:
Entradas de Comparao
Entradas de Cascateamento
A3, B3
A2, B2
A1, B1
A0, B0
IA > B
IA < B
IA = B
A3 > B3
A3 < B3
A3 = B3
A2 > B2
A3 = B3
A2 < B2
A3 = B3
A2 = B2
A1> B1
A3 = B3
A2 = B2
A1 < B1
A3 = B3
A2 = B2
A1 = B1
A0 > B0
A3 = B3
A2 = B2
A1 = B1
A0 < B0
A3 = B3
A2 = B2
A1 = B1
A0 = B0
A3 = B3
A2 = B2
A1 = B1
A0 = B0
A3 = B3
A2 = B2
A1 = B1
A0 = B0
A3 = B3
A2 = B2
A1 = B1
A0 = B0
A3 = B3
A2 = B2
A1 = B1
A0 = B0
Sadas
OA > B
OA < B
OA = B
ELETRNICA DIGITAL
79
Entradas de Cascateamento
As entradas de cascateamento fornecem uma maneira de expandir a operao de
comparao para mais do que 4 bits, cascateando dois ou mais comparadores de 4 bits.
Quando dois comparadores so cascateados, as sadas do comparador de mais baixa ordem
so conectadas nas entradas correspondentes do comparador de mais alta ordem. Isto mostrado
na figura abaixo, onde o comparador da esquerda est comparando os 4 bits de mais baixa ordem
das duas palavras de 8 bits: A7A6A5A4A3A2A1A0 e B7B6B5B4B3B2B1B0. Suas sadas so ligadas nas
entradas de cascateamento do comparador da direita, que est comparando os bits de ordem mais
alta. As sadas do comparador de mais alta ordem so as sadas finais que indicam o resultado da
comparao de 8 bits.
EXEMPLO:
1) A7A6A5A4A3A2A1A0 = 10101111
B7B6B5B4B3B2B1B0 = 10110001
Como A7A6A5A4 = 1010 e B7B6B5B4 = 1011, o comparador de sada mais alta ordem gera em
OA<B sada 1, no importando os nveis de entrada do outro comparador.
2) A7A6A5A4A3A2A1A0 = 10101111
B7B6B5B4B3B2B1B0 = 10101001
Como A7A6A5A4 = B7B6B5B4 = 1010, o comparador de mais alta ordem verifica o resultado
do comparador de mais baixa ordem:
A3A2A1A0 = 1111 e B3B2B1B0 = 1001, ento OA>B = 1 na sada do primeiro comparador e
assim OA>B = 1 tambm aparece na sada do circuito.
ELETRNICA DIGITAL
19
80
MULTIPLEXADORES
O multiplexador ou MUX ou seletor de dados um circuito lgico que aceita diversos dados
digitais de entrada e seleciona um deles, em um certo instante, para a sada. O roteamento do sinal
de entrada desejado para a sada controlado pelas entradas de SELEO (freqentemente
chamadas de entradas de ENDEREO).
Num MUX bsico para duas entradas I0 e I1, temos uma varivel de seleo A. Quando A for
igual a 0, teremos na sada, a mesma informao que a entrada I0; se I0 for igual a 0, S ser igual a 0
e se I0 for igual a 1, S ser igual a 1. Neste caso, a informao I1 ser bloqueada pela porta E
referente a I1, pois o outro terminal desta estar ligado a A que valer 0.
Quando A for igual a 1, I0 ser bloqueado e, a informao I1 aparecer na sada.
EXEMPLO 2:
MUX
de
4
Entradas
ELETRNICA DIGITAL
81
ELETRNICA DIGITAL
20
82
DEMULTIPLEXADORES
Um demultiplexador (DEMUX) realiza a operao inversa do MUX: ele recebe uma nica
entrada e a distribui por vrias sadas. A figura abaixo mostra o diagrama funcional de um DEMUX
digital. As setas largas para as entradas e sadas podem representar uma ou mais linhas. O cdigo
de seleo de entrada determina para qual sada a entrada de DADOS ser transmitida. Em outras
palavras, o DEMUX recebe uma fonte de dado e seletivamente a distribui para 1 entre N canais de
sada, como se fosse uma chave de vrias posies.
n= 2
n nmero de canais de sada;
m nmero de variveis de seleo.
ELETRNICA DIGITAL
83
Ento um Demux com duas variveis de seleo (m=2) pode ser codificado de quatro modos
diferentes e possui quatro canais de sada.
Com trs variveis de seleo (m=3) pode ser codificado de oito maneiras diferentes
possuindo oito canais de sada. Dentre as vrias aplicaes do Demux podemos citar:
seleo de circuitos que devem receber uma determinada informao digital;
converso de informao serial em paralela;
recepo e demultiplexao de informaes de forma compatvel com o sistema de
demultiplexao.
Exemplo TTL: CI 74138 DEMUX de 8 canais
Aplicaes de Demultiplexadores
Distribuidor de Dados
O demultiplexador distribui um fluxo de dados de entrada para uma entre vrias sadas, como
determinado pelas linhas de seleo.
Exerccio:
Descreva o funcionamento do circuito abaixo:
ELETRNICA DIGITAL
84
ELETRNICA DIGITAL
85
Deseja-se
obter
um
ELETRNICA DIGITAL
86
Transmisso srie
Trasmisso
de
21
ELETRNICA DIGITAL
87
Exemplos:
0+0=0
1 0 11
+0 111
0+1=1
1+0=1
1001
+ 010 0
1 + 1 = 0 e vai 1
Exerccios:
11001
+1011
101101
11100
+100011
+1 1 1 0 1
Y=AB
Y=A B
ELETRNICA DIGITAL
88
S = A B TE
Vamos, ento, escrever as expresses caractersticas, sem simplificao, de um somador
completo:
S=
TS =
Ainda, atravs das expresses anteriores, podemos esquematizar o circuito somador
completo:
ELETRNICA DIGITAL
89
Vamos, para exemplo de aplicao, montar um sistema em blocos que efetua a soma de dois
nmeros de 4 bits, conforme o esquema a seguir:
Para efetuar a soma dos bits A0 e B0 dos nmeros (1 coluna), vamos utilizar um meio
somador, pois no existe transporte de entrada, mas para outras colunas utilizaremos somadores
completos, pois necessitaremos considerar os transportes provenientes das colunas anteriores. O
sistema montado visto na figura abaixo:
Cascateamento:
22
ELETRNICA DIGITAL
90
Produto
Fundamental
AB
AB
AB
AB
2)
C
Produto
Fundamental
ABC
ABC
ABC
ABC
ABC
ABC
ABC
ABC
ELETRNICA DIGITAL
91
Para montar o circuito somamos os produtos fundamentais das sadas que derem o valor 1.
C
1 2
Produto Fundamental (B A)
BA 00
C
01
1
11
3
10
2
ELETRNICA DIGITAL
92
BA 00
DC
01
11
10
12
13
15
14
11
10
00
01
11
10
Enlace
Enlace o agrupamento que fazemos no mapa K afim de visualizarmos as clulas
adjacentes. De cada enlace teremos uma expresso booleana correspondente e estes nos daro o
resultado do mapa que a funo simplificada. Os enlaces s podem agrupar um nmero de clulas
0
1
2
3
que seja igual a uma potncia de dois ou seja 1 (2 ), 2 (2 ), 4 (2 ), 8 (2 ) etc.
Um mapa de Karnaugh de 3 variveis na sua forma horizontal pode ter apenas os seguintes
enlaces:
Podemos concluir ento que cada enlace define uma regio onde as variveis de
endereamento apresentam uma propriedade em comum.
Funcionamento do Mapa:
1) Anota-se no mapa todas as situaes (mintermos) em que a sada 1.
Exemplo:
Y = m4 + m6
BA 00
C
0
4
01
1
0
5
11
3
0
7
10
2
0
6
ELETRNICA DIGITAL
93
2) Reunir grupos adjacentes de dois, quatro ou oito termos. A varivel que mudou no grupo
eliminada.
Y=CA
N de Clulas
4
8
2
3
Exemplos:
b)
1) a)
BA 00
1
4
01
1
0
5
11
3
1
7
10
2
1
6
CD 00
AB
00
01
1
11
3
10
2
12
13
15
14
01
11
10
1
11
10
ELETRNICA DIGITAL
94
A partir da equao:
Y=AB+AB
A partir do circuito:
A
EXERCCIOS:
1) Desenhar o circuito completo e depois o simplificado para uma tabela verdade com quatro
variveis, DCBA, cuja sada 1 nos mintermos m0, m6, m7, m8, m14 e m 15.
ELETRNICA DIGITAL
01
11
10
b)
JK 00
FG
01
11
10
12
13
15
14
11
10
00
01
11
1
8
10
c)
CD 00
AB
01
1
12
13
15
11
00
01
10
2
1
6
11
10
11
14
1
1
10
95
AB
01
11
12
13
15
14
11
10
00
10
01
11
1
8
10
1
9
b)
ZT 00
XY
00
01
1
1
4
01
11
10
15
14
11
10
1
13
1
8
10
2
1
5
12
11
3
1
9
c)
CD 00
AB
00
01
1
1
4
01
11
10
15
14
11
10
1
13
1
8
10
2
1
5
12
11
3
1
9
d)
OP 00
MN
01
11
00
01
12
13
11
10
10
2
1
15
1
11
14
1
10
ELETRNICA DIGITAL
96
ELETRNICA DIGITAL
97
e)
DE 00
01
11
3
10
2
1
7
f)
KV 00
RE
01
11
10
12
13
15
14
00
01
11
10
11
1
10
ESTADOS IRRELEVANTES
Na construo de circuitos lgicos podem acontecer determinadas combinaes existentes na
teoria, mas que nunca podem acontecer na prtica. Quando esta situao acontece diz-se que o
estado de sada produzido irrelevante, ou seja, tanto faz se 0 ou 1.
Representa-se esta situao colocando um X no local correspondente a varivel.
Embora os estados irrelevantes nunca venham a acontecer na prtica, estes devem ser
includos na tabela verdade ou mapa de Karnaugh, pois escolhendo valor 0 ou 1 pode-se melhorar a
simplificao do circuito.
Exemplo:
Faa a simplificao de acordo com a tabela abaixo:
A
Se escolhermos X= 0
Se escolhermos X= 1
EXERCCIOS:
Simplifique os mapas e d a equao simplificada:
a)
BA 00
DC
00
01
1
0
4
01
1
5
0
12
11
10
0
6
X
15
X
9
10
2
13
1
8
11
3
1
14
0
11
1
10
b)
PQ 00
MN
00
01
1
1
4
01
X
5
1
12
11
10
1
6
X
15
1
9
10
2
13
0
8
11
3
1
14
0
11
0
10
c)
WZ 00
XY
01
1
00 X
4
01
0
5
0
12
11
10
X
6
1
15
X
9
10
2
13
0
8
11
3
1
14
X
11
1
10
d)
CD 00
AB
00
01
1
1
4
01
0
5
1
12
11
10
0
6
1
15
X
9
10
2
13
X
8
11
3
0
14
X
11
X
10
e)
EF 00
CD
01
1
00 X
4
01
11
1
0
9
1
6
0
15
1
11
10
2
13
0
8
10
1
5
12
11
3
0
14
X
10
ELETRNICA DIGITAL
98
23
ELETRNICA DIGITAL
99
ELETRNICA DIGITAL
100
As sadas dos flip-flops que constituem o registrador X esto conectadas nas entradas dos
flip-flops que constituem o registrador Y. Depois do pulso TRANFER, o contedo armazenado no
registrador X transferido para o registrador Y.
ELETRNICA DIGITAL
101
No contador em anel, um das sadas dos flip-flops est em 1 e as outras esto em 0. Por ser
um registrador de deslocamento, esse 1 transferido para o prximo flip-flop e assim
sucessivamente. A tabela 5-1 mostra a seqncia da contagem.
Para o perfeito funcionamento deste tipo de contador, um dos flip-flops deve ter inicialmente o
valor 1 e os outros 0. Isso pode ser feito atravs das entradas assncronas PRESET e CLEAR.
ELETRNICA DIGITAL
102
ELETRNICA DIGITAL
103
REFERNCIAS
IDOETA, Ivan Valeije e CAPUANO, Francisco Gabriel Elementos de Eletrnica Digital, 33 Edio, So
Paulo, rica, 2002.
TOCCI, Ronald J. E WIDMER, Neal S. Sistemas Digitais Princpios e Aplicaes, 7 Edio, Rio de Janeiro,
LTC, 2000.
MALVINO, Albert Paul e LEACH, Donald P. Eletrnica Digital Princpios e Aplicaes - Volumes 1 e 2, So
Paulo, McGraw-Hill
CRUZ, Eduardo Csar Alves e Silva, Luiz Carlos da Cunha, - Manual Didtico de Circuitos Integrados TTL
(Srie Estude e USE), So Paulo, rica.
AZEVEDO Jr., Joo Batista de TTL/CMOS Teoria e Aplicao em Circuitos Digitais Vol. 1, So Paulo,
rica.