Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Programtico
la
Planeacin
del
Curso
Avance
OBJETIVO DE LA MATERIA:
GRUPO:4 SM. CARRERA: INGENIERIA EN SISTEMAS COMPUTACIONALES AULA: 3 HORARIO: MAR 7:00-9:00, MIER 7:00-8 :00 Y VIE 7:00 8:00-9:00
PROFESOR: __I.S.C. INEZ VELAZQUEZ HERNANDEZ
Fechas (Periodo)
Unidad
Temtica
Subtemas
1.1. Corriente alterna y corriente
1. Electrnica directa
1.1.1. Caractersticas
analgica
1.1.2. Generacin de corriente en
Progra
mado
04/02/14
al
20/02/14
Real
Evaluacin
Progra
mada
Real
Porcentaje
Firma del
de
Docente
aprobacin
Firma del
Jefe
Acadmico
Observaciones
20/02/14
CA y CD
1.2. Dispositivos pasivos
1.2.1. Caractersticas
1.2.2. Tcnicas de solucin en
circuitos RLC
1.2.3. Aplicaciones
1.3. Dispositivos activos
1.3.1. Caractersticas de
semiconductores
1.3.1.1. Estructura elctrica del
Silicio
1.3.1.2. Estructura elctrica del
Germanio
1.3.1.3. Materiales tipo N y tipo P
SNEST-AC-PO-004-01
Rev. 0
Formato para
Programtico
la
Planeacin
del
Curso
Avance
Unidad
Temtica
Subtemas
Progra
mado
Real
Evaluacin
Progra
mada
Real
Porcentaje
Firma del
de
Docente
aprobacin
Firma del
Jefe
Acadmico
Observaciones
SNEST-AC-PO-004-01
Rev. 0
Formato para
Programtico
la
Planeacin
del
Curso
Avance
Unidad
Temtica
2. Electrnica
Digital
Evaluacin
Subtemas
Progra
mado
20/02/14
al
27/03/14
27/03/14
27/03/14
al
01/05/14
01/05/14
3.
3.1 Analgico / Digital A/D
Convertidores 3.1.1 Tipos
3.1.2 Aplicaciones
3.2. Digital / Analgico D/A
3.2.1. Tipos
3.2.2. Aplicaciones
SNEST-AC-PO-004-01
Real
Progra
mada
Real
Porcentaje
Firma del
de
Docente
aprobacin
Firma del
Jefe
Acadmico
Observaciones
Rev. 0
Formato para
Programtico
la
Planeacin
del
Curso
Avance
Unidad
Temtica
4.
Lenguajes
HDL
Subtemas
4.1. Dispositivos lgicos
programables
4.1.1. Tipos
4.1.2. Caractersticas
4.1.3. Fabricantes
4.1.4. Pasos para el diseo con
PLDs
4.2. Programacin de circuitos
combinacionales con HDL
4.2.1. Por captura esquemtica
4.2.2. Por tabla de verdad
4.2.3. Por ecuaciones booleanas
4.2.4. Por descripcin de
comportamiento
4.3. Programacin de circuitos
secuenciales con HDL
4.3.1. Por captura esquemtica
4.3.2. Por tabla de verdad
4.3.3. Por ecuaciones booleanas
4.3.4. Por descripcin de
comportamiento
4.3.5. Por tabla de estado
4.3.6. Por diagrama de transicin
Progra
mado
Real
01/05/14
al
05/06/14
Evaluacin
Progra
mada
Real
Porcentaje
Firma del
de
Docente
aprobacin
Observaciones
05/06/14
MARZO 3
DE 2013
Firma del
Jefe
Acadmico
MARZO 31
DE 2013
MAYO 12
DE 2013
SNEST-AC-PO-004-01
Rev. 0