Progetto Logico Di Sommatori Algebrici

12/24/2014
Progetto logico di sommatori algebrici

Copyright 2003 Antonio Bonifati (http://ninuzzo.freehostia.com)
Sommario
1
2
3
4
5
6
7
8
Complemento a 2
Divide-et-impera
Il sommatore di 2 bit
Black-box
Il sommatore di 3 bit
Il sommatore di n bit
Il sommatore algebrico
Overflow e Underflow
1 Complemento a 2
La ragione per cui i calcolatori utilizzano il sistema posizionale binario, invece del sistema posizionale decimale
a noi pi familiare, solamente tecnologica. molto pi semplice costruire dispositivi per il calcolo e la
memorizzazione con due stati anzich con dieci stati differenti.
Quella che segue la rappresentazione di numeri binari con segno in complemento a due, per semplicit
effettuata su sole 3 cifre binarie.
011
010
001
000
111
110
101
100
3
2
1
0
-1
-2
-3
-4
Su 3 bit si possono rappresentare 23=8 numeri differenti. Esiste una sola rappresentazione dello zero e questo
un importante fattore di semplicit. Un altra propriet notevole del complemento a 2 che l'ultimo bit
assume il significato di bit del segno: vale 0 se il numero positivo ed 1 se negativo.
Questa strana rappresentazione circolare viene usata perch semplifica la circuiteria che si occupa di effettuare
le operazioni aritmetiche (ALU). Infatti una sottrazione viene trasformata in una addizione.
Ad esempio:
23=
----1
<=>
2+
-3 =
----1
<=>
010 +
101 =
-----111
A volte accade che si ottiene un bit in pi di riporto (carry) il quale va ignorato:

http://ninuzzo.freehostia.com/ant/it/teoria/sommatori/
1/18
12/24/2014
31=
---2
<=>
3+
-1 =
---2
<=>
011 +
111 =
-----1010
In sostanza in complemento a 2 le somme algebriche si effettuano con le consuete regole di somma e riporto
di bit dell'addizione binaria, avendo cura di utilizzare lo stesso numero di bit per ciascun operando e ignorando
il bit in pi posto all'estrema sinistra che potrebbe scaturire uguale ad 1 dall'operazione.
Questo vantaggioso dal punto di vista hardware, perch non occorre una circuiteria separata per effettuare
la sottrazione: si pu riutilizzare facilmente la stessa circuiteria dell'addizione, semplicemente occorre
complementare (a 2) il sottraendo e poi si effettua la somma tra minuendo e sottraendo, cancellando il primo 1
a sinistra. L'operazione di complemento a 2 molto facile per un calcolatore, come vedremo al 7.
In fase di input/output (I/O) il calcolatore dovr convertire dalla rappresentazione di un numero come
sequenza di caratteri, secondo un certo codice, ad es. ASCII, a quella in complemento a 2 e viceversa.
Ad es. nel caso dell'output l'algoritmo per stampare un numero con segno contenuto nella variabile A sar il
seguente, espresso in lingua italiana:
1.
2.
3.
4.
5.
6.
7.
se il bit pi alto di A non 1 salta al punto 4

stampa il segno meno (-)
inverti il segno di A
dividi A per 10, riassegna il risultato ad A e poni il resto in uno stack
se A diverso da zero ritorna al punto 4
preleva una cifra decimale dallo stack e stampala
se lo stack non vuoto torna al punto 6
Questo algoritmo fa uso del fatto che dividendo ripetutamente per 10 si ottengono le cifre nella base 10 in
ordine inverso. L'algoritmo termina quando il risultato della divisione zero.
Per convertire un numero in base 10 in base 2 si divide ripetutamente per 2, svolgendo i calcoli in base 10,
finch non si ottiene zero. Giustapponendo i resti nell'ordine in cui si ottengono da destra verso sinistra, si
ottiene il numero equivalente in base 2. Questo si chiama metodo delle divisioni ripetute per la base (di
destinazione). Il calcolatore usa lo stesso metodo, ma per convertire da base 2 a base 10, quindi la base di
destinazione per cui dividere ripetutamente 10, e svolge internamente i calcoli in base 2.
Ho consultato vari libri introduttivi sull'argomento, ma non ne ho trovato nessuno che riporti un ragionamento
che dimostri le propriet operatoriali della rappresentazione in complemento a 2, perci ho deciso di
sviluppare questo ragionamento io stesso, perch lo ritengo particolarmente importante e significativo per la
comprensione del motivo per cui le somme in complemento a due funzionano, ossia danno il risultato corretto,
e perch bisogna ignorare il riporto. Se siete tra quelli che vogliono sapere il perch delle cose, continuate a
leggere, altrimenti se siete pigri, o se conoscete gi il motivo, saltate al 2.
Siano A e B due numeri di n=3 bit. La scelta di porre n=3 non limitativa: il ragionamento si pu facilmente
generalizzare per n qualsiasi. A e B saranno formati dalla giustapposizione di 3 bit, eventualmente alcuni
potranno essere nulli, ma in generale dobbiamo rappresentarli lo stesso, percui poniamo A=A2A1A0 e
B=B2B1B0.
Vogliamo effettuare l'operazione di sottrazione A-B, ma non vorremmo utilizzare il complicato metodo dei
2/18
12/24/2014
prestiti, algoritmo che sicuramente vi noto in base 10 dalle scuole elementari e che funziona in modo analogo
in base 2 (o qualsiasi altra base in un sistema posizionale).
Premettiamo un paio di semplici definizioni: si dice complemento a 1 di un numero binario B su n bit la quantit
c1(B,n)=(2n-1)-B. Le parentesi sono pleonastiche. Una volta fissato n, la quantit entro parentesi una
costante, cos per n=3 avr c1(B)=7-B. Per semplicit ometto la dipendenza da n, assumendo che n abbia
sempre lo stesso valore nella nostra discussione (scrivo una volta per tutte a parte il valore di n).
Si noti che 2n-1 il numero binario che precede 2n. 2n si rappresenta come 1 seguito da esattamente n zeri in
binario, quindi 2n-1 un numero che si rappresenta in binario come n volte uno.
Per esempio per n=3 ho c1(B)=111(2)-B. chiaro quindi che c1 si pu ottenere anche invertendo tutti i bit di
B, definendo 0 come l'inverso di 1 e viceversa.
Quest'ultimo fatto vale solo perch ci sono solo due cifre, ossia siamo in base 2. In basi superiori non ha senso
parlare di inversione di cifre. Ad esempio in base 10, il complemento a 1 di un numero B su n cifre decimali
c1(B)=(10n-1)-B. Cos se ad es. n=2, ho 102-1=99 e se pongo B=40, il risultato c1(40)=99-40=59.
In tal caso di ottiene il c1 sottraendo da 9 ogni cifra, ma 5 non l'inversa di 4, e nemmeno 0 l'inversa di 9. In
generale in una base b si ottiene il c1 di un numero sostituendo ogni sua cifra con b-1 meno la cifra
considerata.
Altra definizione: il complemento a 2 di un numero B in base 2 su n bit: c2(B)=2n-B=1+c1(B).
Il fatto che ci sia l'operatore meno davanti alla B nella definizione di complemento a 1 e quindi anche in quella
di complemento a 2, e il fatto che vogliamo fare la differenza A-B, ci suggerisce di provare a vedere che
succede se, presi due numeri binari positivi A e B rappresentati in forma naturale su n=3 bit, facciamo
A+c2(B). Questa operazione equivale e A+(23-B), o, per la propriet associativa, (A+23)-B e in generale si
pu indicare in questo modo:
1 A2 A1 A0 B2 B1 B0 =
------------R2 S2 S1 S0
Si noti che questa sottrazione d sempre un numero R2S2S1S0 positivo.
Ora supponiamo che A>=B. Allora si avr S=S2S1S0=A-B>=0 e R2=1. Se ignoro R2 ho che S il risultato
corretto e, cosa importantissima, posso fare la sottrazione A-B come se fosse un'addizione, facendo
A+c2(B), usando il semplice algoritmo della somma!
Ma aspettate un momento! Resta ancora da vedere se le cose vanno bene per A<B. Oggi il nostro giorno
fortunato perch A+23-B=23+(A-B)=23-(B-A) e questo esattamente il complemento a 2 (sempre su 3 bit)
di B-A>0 per l'ipotesi equivalente che A<B.
Questo significa che, sempre nell'ipotesi A<B, S=S2S1S0 il complemento a due di B-A>0 su 3 bit. Si noti
inoltre che in tal caso R2=0, proprio perch l'uno pi significativo del minuendo viene prestato per poter
3/18
12/24/2014
effettuare la sottrazione.
Questo ci suggerisce che se rappresentiamo i numeri binari negativi come il complemento a 2 dei rispettivi
positivi sullo stesso numero n di bit, possiamo eseguire le sottrazioni semplicemente con lo stesso algoritmo
della somma di numeri positivi, ignorando il riporto Rn ed effettuando la complementazione a 2 del sottraendo.
Difatti, con questa rappresentazione dei negativi, A-B equivale a A+c2(B). In particolare abbiamo visto che
se A-B deve essere minore di zero perch A<B, allora A+c2(B) su n bit viene fuori un numero negativo
correttamente rappresentato in c2.
In effetti anche nel sistema decimale si pu utilizzare la rappresentazione in c2 dei numeri negativi e le
differenze diventano cos delle somme. Ad es. si consideri 3-4 su n=2 cifre decimali. Ho: c2(4)=102-4=1004=96 e quindi la sottrazione diventa la seguente somma: 3+96=99. Inverto il segno di 99 per vedere a quale
negativo corrisponde: c2(99)=102-99=1, quindi 99 rappresenta -1!
Da notare che la scelta di quanti positivi o quanti negativi avere arbitraria. Tuttavia si preferisce avere un
negativo in pi per conservare la propriet che l'ultimo bit indichi il segno del numero.
2 Divide-et-impera
Facciamo il progetto logico di un sommatore di numeri binari in formato naturale di 3 cifre (o bit), che, per
quello detto al 1, effettua correttamente anche le somme algebriche di numeri di 3 bit in formato
complemento a 2.
Quante sono tutte le possibili combinazioni dei due operatori? Poich su 3 bit ogni operatore pu essere
scelto tra 23=8 possibili, ho 8 modi di scegliere il primo operando e per ogni scelta del primo ho altre 8
possibili scelte del secondo, per un totale di 8x8=64 possibili combinazioni di due operatori di 3 bit.
Per semplificare la progettazione suddivideremo il nostro sistema in sottosistemi collegati opportunamente tra
loro e in grado di sommare solo due o tre cifre binarie per volta. Il progetto di questi sottosistemi risulta pi
semplice, in quando su 2 e 3 bit i casi di somma possibili sono rispettivamente solo 2x2=4 e 2x2x2=23=8.
3 Il sommatore di 2 bit
Il primo sottosistema viene detto addizionatore (o sommatore) semplice o anche semiaddizionatore,
semisommatore, mezzo sommatore o sommatore a 1 bit (half adder in inglese) ed un dispositivo che,
comunque realizzato deve obbedire alla tabella di regole aritmetiche 3.1.
AB R S
0
0
1
1
0
1
0
1
0
0
0
1
0
1
1
0
Tabella 3.1. Tabella aritmetica delle regole di somma di 2 bit.

A e B sono numeri binari di una sola cifra, mentre S rappresenta la loro somma e R un eventuale riporto.
4/18
12/24/2014
La funzione logica (od operatore) che mette in corrispondenza la coppia (A, B) con il riporto R viene spesso
detta AND logico, per il fatto che rappresenta la congiunzione logica o connettivo logico e, che nel
linguaggio comune collega due proposizioni per ottenerne una composta, che sar vera se e solo se entrambe
le proposizioni collegate sono vere.
Le colonne A,B,R della Tabella 3.1 forniscono quindi la tavola o tabella di verit del connettivo AND, la
quale mostra per via estensiva, cio analizzando tutti i casi possibili, il valore di verit di A AND B in funzione
dei valori di verit di A e B.
Il collegamento o l'analogia tra logica ed aritmetica binaria si ottiene facendo corrispondere ai valori di verit
vero e falso (in inglese true e false rispettivamente) di una proposizione, rispettivamente le cifre binarie 1 e 0,
ossia alla tabella aritmetica 3.1 la corrispondente tabella di verit 3.2.
R
S
A B (A and B) (A xor B)
f f f
f t f
t f f
t t t
t
t
f
Tabella 3.2. Tabella di verit dei connettivi AND (R) e XOR (S).
In questa tabella per semplicit il valore vero stato rappresentato con una t e il valore falso con una f.
Utilizzando una tecnologia che faccia uso della pila, inventata dal fisico italiano Alessandro Volta nel 1799 per
convertire l'energia interna chimica in energia elettrica (o di altre pile pi moderne ed efficienti, ancora di tipo
voltaico oppure diverso) e della lampadina ad incandescenza, ideata nel 1879 dall'inventore statunitense
Thomas Alva Edison (o di altre lampadine pi moderne, come i diodi emettori di luce, i cosiddetti LED), che
trasforma l'energia elettrica in energia luminosa percepita dai nostri occhi, e aggiungendo un dispositivo
meccanico in grado di interrompere e ripristinare il passaggio di corrente in un circuito elettrico quando viene
azionato (un interruttore), possiamo costruire facilmente una macchina elettro-meccanica che sia in grado di
calcolare il riporto della somma di due bit (Fig. 3.1).
Figura 3.1. Il circuito logico AND in versione elettro-meccanica.

Si tratta di un circuito elettrico costituito da una pila alla Volta, oppure un altro tipo di generatore, una
lampadina R in funzione di utilizzatore di energia e due interruttori A e B azionabili indipendentemente.
Questo circuito elettrico rappresenta un vero e proprio modello fisico dell'operazione logica AND e perci
5/18
12/24/2014
viene anche detto circuito logico. Infatti se, per esempio, si conviene di associare ai due stati di un
interruttore, che sono aperto e chiuso, rispettivamente i valori di verit falso e vero o le cifre binarie 0 e 1 e si
conviene di associare ai due stati della lampadina spenta e accesa rispettivamente falso o 0 e vero o 1, gli stati
dei due interruttori A e B determinano quello della lampadina R esattamente secondo le tabelle di verit 3.1 e
3.2 viste prima. Infatti affinch il circuito sia chiuso e quindi si accenda la lampadina devono essere chiusi
entrambi gli interruttori.
Come si usa questo semplicissimo calcolatore? L'operatore umano imposta i due interruttori A e B sui valori
di bit desiderati, fornendo cos l'input alla macchina, e poi, dopo qualche istante necessario affinch si stabilizzi
la corrente nel circuito, legge il riporto della somma, che rappresenta l'output, semplicemente guardando se la
lampadina accesa o spenta.
La colonna S della somma di bit (Tabella 3.1) realizza invece l'operazione logica di disgiunzione esclusiva (la
famosa locuzione aut ... aut ... dei latini ribattezzata in tempi recenti XOR) che vera solo se le proposizioni A
e B sono vere, ma non se lo sono entrambe.
Il circuito elettromeccanico equivalente sar leggermente pi complicato, sia dal punto di vista meccanico che
elettrico.
Una prima soluzione consiste nell'utilizzare degli interruttori invertitori, che si trovano
realmente in commercio. Si tratta di un interruttore doppio, ma i due interruttori singoli che
comprende non sono indipendenti tra loro: quando uno aperto, sicuro che l'altro chiuso e
viceversa, perch l'uno trascina l'altro. Proprio perch gli stati dei due interruttori sono uno
l'opposto dell'altro, non possono mai avere lo stesso stato, questo dispositivo quadripolare
(cio a 4 morsetti) detto invertitore.
Per realizzare il circuito logico XOR facile convincersi che occorrono due invertitori collegati in parallelo
"incrociato" come in Figura 3.2.
Figura 3.2. Il circuito logico XOR in versione elettro-meccanica con invertitori quadripolari.
In alternativa si pu ricorrere a un paio di interruttori tripolari detti in gergo deviatori, ancora collegati in
modo incrociato (Figura 3.3).
6/18
12/24/2014
Figura 3.3. Il circuito logico XOR in versione elettro-meccanica con deviatori tripolari.
Stavolta il numero di morsetti da collegare risulta ridotto (6 invece di 8).
Infine per realizzare un half-adder si possono per esempio combinare in uno solo i due circuiti delle figure 3.1
e 3.2, in una specie di parallelo meccanico ed elettrico, ottenendo una meccanica di interruzione mostrata in
Figura 3.4.
Figura 3.4. Il circuito logico half-adder in versione elettro-meccanica con interruttori a 6 morsetti.
Oppure possiamo utilizzare dei deviatori doppi e a due posizioni, per semplificare ulteriormente il circuito
come in Figura 3.5.
Figura 3.5. Il circuito logico half-adder in versione elettro-meccanica con deviatori doppi a due posizioni.
7/18
12/24/2014
4 Black-box
Dovrebbe essere chiaro dal 3 che siamo in grado di realizzare circuiti logici con tecnologia elettromeccanica
comunque complicati, senza alcuna difficolta, almeno in teoria.
In realt la tecnologia elettromeccanica non adatta alla realizzazione di calcolatori non banali. La tecnologia
elettronica i cui sviluppi risalgono solamente al secolo scorso, permette invece di realizzare calcolatori
complicati, veloci, affidabili, in spazi molto ridotti.
Non tratter i principi fisici su cui si basa la tecnologia elettronica in questo articolo, anche se sono
interessanti, perch questo ci farebbe fare una lunga digressione. Piuttosto quello che mi preme sottolineare in
questo contesto che la logica che queste macchine implementano del tutto indipendentemente dalla
tecnologia usata. In futuro possibile che altre tecnologie soppiantino la tecnologia elettronica, realizzando con
maggiore efficienza e convenienza le stesse funzioni logiche!
Cos un half-adder resta sempre un half-adder, qualunque sia la tecnologia con cui viene realizzato. Anche se
doveste cambiare la base di numerazione, potete avere half-adder per un'altra base, ad es. la base dieci.
Restando sulla base 2, per le ragioni tecnologiche esposte all'inizio di questa lezione, un half-adder, comunque
sia realizzato, pu essere visto come un sistema con due segnali binari in ingresso (gli stati degli interruttori A e
B in Figura 3.4) e due segnali binari in uscita (gli stati delle lampadine R e S nella stessa Figura 3.4). Nella
Figura 4.1 abbiamo rappresentano l'half-adder come un blocco etichettato col simbolo di sommatoria.
Figura 4.1. Lo schema a blocchi di un generico half-adder.

Questa schematizzazione detta della scatola nera (black-box) perch come se la nostra macchina fosse
racchiusa dentro una scatola complementamente opaca, dentro la quale non possiamo (o non vogliamo)
guardare, mentre tutto quello che ci interessa o che possiamo sapere il suo comportamento esterno, il
modello matematico che ci dice come come l'uscita o le uscite sono legate all'ingresso o agli ingressi, che ci
permette di prevedere in modo univoco il valore delle uscite una volta noto il valore degli ingressi. Questo
modello matematico nel caso dell'half-adder fornito appunto dalla Tabella 3.1 oppure dalle corrispondenti
equazioni dell'algebra di George Boole:
R=A and B
S=A xor B
Perci d'ora in poi non ci sforzeremo pi di disegnare circuiti elettromeccanici;. Il nostro progetto del tutto
indipendente dalla tecnologia usata e difatti il sommatore che progetteremo potr essere realizzato anche con
la moderna tecnologia elettronica allo stato solido. Noi progetteremo il sistema, sicuri che esso sar poi
realizzabile con qualche tecnologia.
Cos possiamo studiare i sistemi limitatamente al loro comportamento esterno (o relazione input/output).
Possiamo connettere in qualche modo sistemi di cui conosciamo il comportamento esterno e chiederci come si
comporter il sistema pi complesso cos ottenuto, una volta che ne siano definiti ingressi ed uscite, senza
preoccuparci troppo di come le connessioni saranno poi realizzate a livello tecnologico.
Ad esempio se adottiamo il punto di vista della black-box possiamo subito riconoscere che un half-adder pu
8/18
12/24/2014
essere costruito a partire da due blocchi che realizzano le funzioni logiche di AND e XOR e che condividono
gli ingressi, secondo lo schema a blocchi di Figura 4.2
Figura 4.2. Lo schema a blocchi di un generico half-adder con i suoi componenti interni.
Se si considera il sistema complessivo, in realt questa volta stiamo guardando dentro la scatola, ma quello
che vediamo non esattamente come fatto il dispositivo, ma un altro schema a blocchi, in cui ogni blocco
corrisponde ad una porzione del dispositivo finale. Difatti non difficile riconoscere come i due rami in
parallelo di Figura 3.4 oppure 3.5 corrispondano ai blocchi etichettati con & e ^ di Figura 4.2, che realizzano
rispettivamente le funzioni di AND e OR logico.
5 Il sommatore di 3 bit
L'idea di sfruttare un certo numero di half-adder, vedremo che ne occorrono almeno 2, collegati
opportunamente, per costruire un sommatore di 3 bit o full-adder.
Le prime due cifre possono essere sommate con un half-adder, generando una somma che chiamiamo S' e un
riporto R', come in Figura 5.1.
Figura 5.1. Primo passo per la costruzione di un full-adder.

Poi inseriamo in cascata un altro half-adder per sommare R e S', ottenendo un riporto R'' e una somma S''
(Figura 5.2).
Figura 5.2. Secondo passo per la costruzione di un full-adder.

Sommando 3 bit il risultato pu essere al massimo di 2 bit. Infatti la somma che d il numero pi grande la
somma di 3 uno:
A+
B+
R=
1+
1+
1=
9/18
12/24/2014
---RoS
---11
Abbiamo indicato il riporto in uscita con Ro (R pedice o, o sta per output) e non con R, per evitare che
qualcuno possa fare confusione con l'ingresso R, in quanto in generale non sono uguali. Avremmo anche
potuto usare una lettera differente, ma R era troppo comoda perch ricorda che si tratta di un riporto.
Dobbiamo quindi avere solo 2 uscite. Attualmente in Figura 5.2 ne abbiamo 3! Esse sono R', R'' e S''.
chiaro quindi che il nostro sistema non ancora completo.
Osserviamo che se R'=1 vuol dire che per forza A=B=1 e quindi questo implica che S'=0, da cui ancora si
deduce che R''=0.
Se invece supponiamo che R'=0, allora R'' pu essere sia 0 che 1.
Quindi R' e R'' non possono mai valere contemporaneamente 1: o valgono entrambi zero, oppure uno vale 1 e
l'altro 0. Per questa ragione, possiamo evitare di impiegare un altro half-adder e semplificare il circuito. La
somma di R' e R'' in tutti e tre i casi possibili data dalla Tabella 5.1.
R' R'' R'+R''
0 0
0 1
1 0
0
1
1
Tabella 5.1. Tabella aritmetica della somma dei resti degli half-adder di un full-adder.
Osserviamo che la Tabella 5.1 coincide con le prime tre righe della Tabella 5.2 di un OR logico.
R' R'' R' OR R''
0 0
0 1
0
1
1 0
1 1
1
1
Tabella 5.2. Tavola di verit di un OR logico.

Perci completiamo il full-adder inserendo un blocco logico OR con ingressi R' e R''. Questo nuovo
sottosistema non avr mai in ingresso valori entrambi uguali ad 1, quindi nessun valore significativo viene perso
nella somma. Le uscite che restano, battezzate S e Ro, saranno rispettivamente la somma e il riporto della
somma di 3 bit.
10/18
12/24/2014
Figura 5.3. Un full-adder completo e la sua struttura a blocchi interna.

D'ora in poi indicheremo un full-adder con un box etichettato con un simbolo di sommatoria, eventualmente
con un pedice numerico, come in Figura 5.4.
Figura 5.4. Simbolo del full-adder.

Credo che questo paragrafo abbia esemplificato sufficientemente l'utilit del punto di vista della black-box
esposto al 4. Lavoreremo a livello di box anche nel prossimo paragrafo.
6 Il sommatore di n bit
Poniamo per semplicit n=3, ma questo non limitativo. Considerate l'algoritmo che eseguite manualmente
quando sommate dei numeri binari di 3 bit, che del tutto analogo a quello che usate in base 10.
Si tratta di incolonnare i numeri. Poi iniziate a sommare le cifre pi a destra A0 e B0, ovvero quelle meno
significative, ottenendo la cifra pi a destra S0 del risultato e un riporto R0. Questo il lavoro di un half-adder,
progettato nel 3. (Figura 6.1)
Figura 6.1. Primo passo per la costruzione del sommatore a 3 bit.

Poi avete da sommare le due cifre di peso 21 A1 e B1 con in pi un eventuale riporto R0 della somma
precedente, che eventualmente pu essere zero. Si tratta di sommare 3 cifre binarie e questo lo possiamo fare
col full-adder del 5. (Figura 6.2)
Figura 6.2. Secondo passo per la costruzione del sommatore a 3 bit.

Infine sommiamo le due cifre di peso 22 e il riporto dalla somma precedente tramite un altro full-adder. (Figura
6.3)
11/18
12/24/2014
Figura 6.3. Schema a blocchi del sommatore a 3 bit.

chiaro come si continua per sommare numeri di 4, 5, 6, ..., n bit. Indicheremo un sommatore di numeri a 3
bit con lo schema a blocchi di Figura 6.4.
Figura 6.4. Schema a blocchi simbolico del sommatore a 3 bit.
7 Il sommatore algebrico
Nel 6 abbiamo visto da quali parti potrebbe essere fatta una macchina in grado di eseguire la somma di due
numeri qualsiasi di n bit. Abbiamo usato principi di progettazione modulare. notevole il fatto che la
progettazione modulare si applichi tanto bene sia all'hardware che al software!
Adesso cercheremo di ricavare lo schema a blocchi di una macchina in grado di eseguire somme algebriche,
quindi sia addizioni che sottrazioni di numeri ad n bit (sommatore/sottrattore o sommatore algebrico).
Anche questa volta poniamo n=3 e questo non limitativo perch facile estendere i risultati per n generico.
Come detto al 1, per eseguire la sottrazione in complemento a 2 occorre complementare a 2 il sottraendo
(nel nostro caso B=B2B1B0) e poi eseguire la somma normalmente.
Complementare ad 1 un numero piuttosto semplice, occorre un blocco invertitore per ciascun bit, come in
Figura 7.1.
12/18
12/24/2014
Figura 7.1. Schema a blocchi di un invertitore triplo.

L'invertitore, detto anche negatore, NOT, un blocco che realizza la negazione logica o connettivo non. In
Figura 7.2 sono riportati due circuiti logici elettromeccanici che realizzano questa funzione. Cos siamo sicuri
che possibile realizzare un negatore.
Figura 7.2. Due modi di realizzare un invertitore elettromeccanico.

A noi serve per il complemento a 2, che si ottiene aggiungendo 1 al complemento a 1. Piuttosto che
progettare due blocchi distinti, un complementatore a 2 di 3 bit e un sommatore di 3 bit e poi collegarli
insieme, stavolta conviene procedere in maniera diversa: si pu pensare di sostituire l'half-adder nel
sommatore a 3 bit di Figura 6.3 con un full-adder e per mezzo del suo ingresso R, il nuovo ingresso che si
rende disponibile, fornire l'1 che serve per la complementazione a 2 come un primo riporto iniziale.
In formule sappiamo che A-B=A+c2(B). Invece di calcolare subito c2(B), stiamo spezzando l'operazione c2
di complemento a 2 in questo modo: A-B=A+c1(B)+1.
Oltre ai due numeri, aggiungiamo quindi una linea di input binaria chiamata op che serve per selezionare il tipo
di operazione da eseguire, secondo la semplice Tabella 7.1.
op operazione
0 addizione
1 sottrazione
Tabella 7.1. Convenzione per la selezione dell'operazione del sommatore algebrico.
La scelta di rappresentare con zero l'operatore di addizione e con uno quello di sottrazione anzich viceversa
non casuale, ma quella che pi semplifica il circuito finale di Figura 7.3 perch in questo modo si pu
portare il segnale op direttamente su R in quanto i valori coincidono, senza necessit di inversioni.
13/18
12/24/2014
La Tabella 7.2 indica come ogni singolo bit del sottraendo B, indicato con la notazione Bi, debba essere
mutato in Bi a seconda del valore di op.
op Bi Bi
0 0 0
0 1 1
1 0 1
1 1 0
Tabella 7.2. Complementazione a richiesta di un bit del sottraendo.
Si noti che questa la tabella di uno XOR aritmetico. Occorre quindi una fila di blocchi XOR per effettuare la
complementazione a richiesta tramite il valore di op. In effetti una propriet generale dell'OR esclusivo quello
di trasmettere inalterato un bit in ingresso se l'altro viene posto a zero, e di invertirlo se invece l'altro bit viene
posto ad uno. Tutte queste osservazioni ci permettono di ricavare il circuito finale di Figura 7.3.
Figura 7.3. Il sommatore algebrico di numeri a 3 bit

in questo modo che funzionano le istruzioni assembler per sommare e sottrarre due numeri (ADD e SUB in
assembly Intel 386+). Questo l'algoritmo per effettuare le somme algebriche con la rappresentazione in
complemento a 2, algoritmo che cablato nell'hardware della macchina.
L'ingresso op un esempio di ingresso di controllo o di selezione dell'istruzione, che indica il tipo di
operazione da eseguire, piuttosto che i dati su cui eseguire l'operazione.
Il sommatore algebrico che abbiamo progettato un esempio molto semplice di unit aritmetico-logica
(ALU, Arithmetic Logic Unit). Le ALU realmente in commercio sono in grado di eseguire molti pi tipi di
operazioni oltre alla somma e alla sottrazione. Come dice il nome, una ALU, in grado di eseguire anche
operazioni logiche, oltre che aritmetiche. Per selezionare pi di due operazioni occorre pi di un bit di
controllo, quindi in una ALU pi complessa vi saranno pi bit di controllo. Saranno comunque sempre presenti
due sole file di bit in ingresso e una di bit in uscita come nel nostro semplice sommatore.
8 Overflow e Underflow
14/18
12/24/2014
Riprendiamo la rappresentazione in c2 su 3 bit vista al 1. Poich con 3 bit possiamo rappresentare solo 8
numeri differenti (nella fattispecie lo zero, 3 numeri positivi e 4 negativi), l'insieme numerico ottenuto
composto da un numero finito di elementi. Non possiamo rappresentare l'insieme infinito dei numeri interi
come quello con cui si lavora in matematica, perch ci occorrerebbe un numero infinito di bit e fisicamente non
possiamo realizzare sistemi di memorizzazione o di elaborazione di estensione infinita.
Questo ha delle importanti ripercussioni sulle operazioni aritmetiche, che non sono sempre fattibili come in
matematica, dove lavorano invece su insiemi illimitati.
I calcolatori moderni hanno registri per numeri interi di 32 o 64 bit: questo significa che sono in grado di
effettuare in modo hardware operazioni tra numeri interi di 32 o 64 bit, che possono essere pochi o pi che
sufficienti a seconda delle applicazioni. Tuttavia questa non una limitazione tanto grave perch in modo
software si pu lavorare con precisione estesa a piacere, nei limiti consentiti dall'estensione della memoria e a
scapito naturalmente di una minore velocit di calcolo rispetto a quella dei tipi interi nativi.
Usando numeri interi gestiti direttamente dalle singole istruzioni aritmetiche di codice della CPU ed effettuando
tramite queste istruzioni operazioni tra questi, finch il risultato pu essere contenuto nei registri di uscita della
ALU, risulter corretto e non sembreranno che ci siano limitazioni sul range dei valori rappresentabili. Ma ci
sono valori degli operandi per cui questo non vero.
Ad es. su 3 bit, considerando la rappresentazione in c2, ossia operando con numeri con segno, non
possibile rappresentare la somma 2+2. Il sommatore algebrico visto al 7 la calcoler come segue, ma il
risultato, interpretato come un numero in c2, ad es. da una routine per la stampa dell'output, vistosamente
sbagliato:
010 +
2+
010 =
<=>
2=
-------100
-4
^
bit del segno
Infatti abbiamo sommato due numeri positivi (bit del segno 0) e ne abbiamo ottenuto uno negativo (bit del
segno 1). Ecco ancora un altro esempio in cui si ha lo stesso problema:
101 +
110 =
<=>
----1011
^
bit del segno
(-3) +
(-2) =
-----3
Si noti che la rappresentazione in c2 circolare. Potete effettuare somme e sottrazioni in c2 partendo dal
primo addendo o dal minuendo e percorrendo rispettivamente in senso orario o antiorario un numero di unit
date dal secondo addendo o dal sottraendo (Figura 8.1).
15/18
12/24/2014
Figura 8.1. Rappresentazione circolare dei numeri in c2 su 3 bit e settore critico (in grigio).
Proprio questa circolarit produce gli errori detti di overflow, quando si passa attraverso il settore critico
evidenziato in grigio. L'overflow un problema inevitabile, dovuto al fatto che la rappresentazione si svolge su
un numero finito di bit.
facile convincersi che sommando due numeri di segno opposto non si passa mai attraverso il settore critico,
quindi l'errore di overflow si pu verificare solo sommando due numeri di egual segno a n bit.
In particolare nel caso di errore quando si sommano due numeri positivi, e si ottiene un risultato negativo, si
parla pi propriamente di overflow, mentre sommando due numeri negativi, se il risultato positivo, si parla di
errore di underflow. Tuttavia spesso si dice che si verificato overflow in entrambi i casi e il termine
underflow non molto usato.
La tabella 8.1 rappresenta una funzione logica ov(A2, B2, S2) che ci permette di rilevare la condizione di
overflow.
A2 B2 S2 ov tipo di traboccamento
0
0
0
0
0 0 1 1 overflow
0
0
1
1
0 0 1 0 -
0 0 -
1
1
0
1
1 0 0 1 underflow
1 0 -
Tabella 8.1. Tavola di verit del rilevatore di overflow per numeri signed.
In forma algebrica la funzione ov si scrive in questo modo:
16/18
12/24/2014
ov(A2, B2, S2) = NOT A2 AND NOT B2 AND S2 OR A2 AND B2 AND NOT S2
Essendo la priorit degli operatori in ordine decrescente la seguente: NOT, AND, OR. Purtroppo non si pu
ulteriormente semplificare, ma non difficile progettare un blocco per il rilevamento dell'overflow, come parte
separata o integrato nel sommatore algebrico di Figura 7.3, basandosi su questa funzione di trasferimento.
Nel caso i numeri vengano considerati come senza segno (unsigned), su 3 bit la rappresentazione la
seguente, coincidente con quella naturale:
111
110
101
100
011
010
001
000
7
6
5
4
3
2
1
0
chiaro che, siccome anche le sottrazioni vengono fatte come somme, previa complementazione a 2 del
sottraendo, il fatto che una determinata operazione abbia determinato overflow o meno dipende anche da
quale delle due operazioni (somma o differenza) stata effettuata. Per esempio:
001 +
111 =
-----1000
<=>
1+
7=
--0
<=>
11=
--0
In questo esempio se stavamo facendo una somma, allora abbiamo avuto overflow, ma se stavamo facendo
una sottrazione, il risultato corretto.
Conviene allora che studiamo separatamente il caso di overflow per la somma e la sottrazione, per poi
eventualmente unire le condizioni in una sola.
Si noti che il risultato di una somma sempre corretto se si considera anche il bit R2 davanti a S2S1S0.
Nell'esempio precedente 1000(2)=8 era il risultato corretto.
Questa la ragione per cui abbiamo fatto uscire anche il bit R2 dalla scatola del sommatore in Figura 7.3.
Mentre nel caso di numeri signed R2 del tutto inutile se si considera il risultato, non ne parte e si pu
ignorare, nel caso di numeri unsigned, proprio questo bit che indica la condizione di overflow per la somma.
Con numeri unsigned l'underflow non si pu mai verificare, perch gli operandi sono sempre positivi e il
risultato va interpretato come un numero positivo.
Qual' invece la condizione di overflow per la sottrazione di numeri unsigned? Naturalmente quando il
minuendo minore del sottraendo, perch in tal caso il risultato negativo. Per quello detto alla fine del 1,
A-B=A+c2(B) e se A<B in tal caso R2=0. Quindi R2=0 la condizione di overflow per la differenza di
numeri unsigned.
17/18
12/24/2014
Possiamo riunire i risultati ottenuti come in Tabella 8.2.

op R2 cy
0 0
0 1
0
1
1 0
1 1
1
0
Tabella 8.2. Tavola di verit del rilevatore di overflow per numeri unsigned.
In Tabella 8.2, op segue la convenzione di Tabella 7.1. cy sta per carry (riporto) ed questo il nome che
viene di solito dato al bit di overflow per numeri unsigned. Quando cy vale 1 vuol dire che c' stato un riporto
che trabocca oltre la somma di unsigned oppure un prestito mancante per la sottrazione di unsigned.
Analiticamente:
cy(op, R2)=op XOR R2
I bit di ov e cy sono effettivamente presenti nel registro flag delle CPU Intel i386+ e vengono settati come da
noi descritto dalle istruzioni ADD e SUB dell'assembly i386+. Alcune altre istruzioni utilizzano il valore di
questi flag, ad es. le istruzioni di salto condizionato JO (Jump if Overflow) e JC (Jump if Carry), fanno saltare
l'esecuzione del codice alla locazione di memoria specificata solo se rispettivamente uguale ad uno il bit ov e
cy.
18/18

Progetto Logico Di Sommatori Algebrici

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Progetto Logico Di Sommatori Algebrici

Caricato da

Copyright:

Formati disponibili

12/24/2014

Progetto logico di sommatori algebrici

Progetto logico di sommatori algebrici

A volte accade che si ottiene un bit in pi di riporto (carry) il quale va ignorato:

Progetto logico di sommatori algebrici

se il bit pi alto di A non 1 salta al punto 4

Progetto logico di sommatori algebrici

Progetto logico di sommatori algebrici

Il primo sottosistema viene detto addizionatore (o sommatore) semplice o anche semiaddizionatore,

Tabella 3.1. Tabella aritmetica delle regole di somma di 2 bit.

Progetto logico di sommatori algebrici

Figura 3.1. Il circuito logico AND in versione elettro-meccanica.

Progetto logico di sommatori algebrici

Progetto logico di sommatori algebrici

Progetto logico di sommatori algebrici

Figura 4.1. Lo schema a blocchi di un generico half-adder.

Progetto logico di sommatori algebrici

Figura 5.1. Primo passo per la costruzione di un full-adder.

Figura 5.2. Secondo passo per la costruzione di un full-adder.

Progetto logico di sommatori algebrici

Tabella 5.2. Tavola di verit di un OR logico.

Progetto logico di sommatori algebrici

Figura 5.3. Un full-adder completo e la sua struttura a blocchi interna.

Figura 5.4. Simbolo del full-adder.

Figura 6.1. Primo passo per la costruzione del sommatore a 3 bit.

Figura 6.2. Secondo passo per la costruzione del sommatore a 3 bit.

Progetto logico di sommatori algebrici

Figura 6.3. Schema a blocchi del sommatore a 3 bit.

Figura 6.4. Schema a blocchi simbolico del sommatore a 3 bit.

Progetto logico di sommatori algebrici

Figura 7.1. Schema a blocchi di un invertitore triplo.

Figura 7.2. Due modi di realizzare un invertitore elettromeccanico.

Progetto logico di sommatori algebrici

Figura 7.3. Il sommatore algebrico di numeri a 3 bit

Progetto logico di sommatori algebrici

Progetto logico di sommatori algebrici

Progetto logico di sommatori algebrici

Progetto logico di sommatori algebrici

Possiamo riunire i risultati ottenuti come in Tabella 8.2.

Potrebbero piacerti anche