Transistor de Efecto Campo (FET)

1. DEFINICIN:

El Transistor de Efecto de Campo es un dispositivo semiconductor cuyo funcionamiento se

basa en el control de la corriente por un canal semiconductor, aplicando un campo
elctrico perpendicular a la trayectoria de la corriente.

Estos fueron propuestos inicialmente en su versin JFET por W. Shockley en 1952.

2. ESTRUCTURA:

El FET tiene tres terminales: Fuente (Source), Drenador (Drain) y Compuerta (Gate). Este
ltimo es el terminal de control. El voltaje aplicado entre la compuerta y la fuente
controlar la corriente entre la fuente y el drenador. Es un dispositivo unipolar, pues, la
corriente es transportada por portadores de una polaridad, ser canal N si la corriente se
debe a e, o canal P, si la corriente se debe a h+.

Fig.1 Estructura del FET

3. VENTAJAS Y DESVENTEJAS:
Entre sus principales ventajas e inconvenientes tenemos:

VENTAJAS:

Dispositivos sensibles al voltaje, con una gran impedancia de entrada (del orden de 10
Mohm a 1 Gohm).

Ideal como etapa de entrada para todo amplificador.

Niveles de ruido ms bajo que los BJT.

 Los FET son ms fciles de fabricar que los BJT; pudindose incluir un mayor nmero de FET en
un solo chip (requieren menor rea), de aqu que memorias y microprocesadores se implementen
nicamente con MOSFET.
Los FET funcionan como resistencias variables controladas por voltaje para valores pequeos de
voltaje de drenaje a fuente.
La elevada impedancia de entrada de los FET permite que almacenen la carga durante tiempo
suficientemente largo como para usarlos como elementos de almacenamiento.
Los FET de potencia controlan potencias elevadas y conmutan grandes corrientes.
Los FET no son tan sensibles a la radiacin como los BJT.

DESVENTAJAS:

Los FET exhiben una pobre respuesta en frecuencia, debido a la alta capacidad de entrada.
Algunos FET tienen una pobre linealidad.
Los FET se daan con el manejo debido a la electricidad esttica.

4. CLASIFICACION:

De puerta aislada, MOSFET (Metal - Oxide - Semiconductor FET).

De puerta de unin, MESFET o bien, JFET (junction FET).

Fig.2. Tipos de FET

5. POLARIZACIN:

Este tipo de transistor se polariza de manera diferente al transistor bipolar. El terminal de

drenaje se polariza positivamente con respecto al terminal de fuente (Vdd) y la compuerta
o gate se polariza negativamente con respecto a la fuente (-Vgg).
A mayor voltaje -Vgg, ms angosto es el canal y ms difcil para la corriente pasar del
terminal drenador (drain) al terminal fuente o source. La tensin -Vgg para la que el canal
queda cerrado se llama "punch-off" y es diferente para cada FET

Fig.3. Polarizacin del FET

El transistor de juntura bipolar es un dispositivo operado por corriente y requieren

que haya cambios en la corriente de base para producir cambios en la corriente
de colector. El transistor FET es controlado por tensin y los cambios en tensin de
la compuerta (gate) a fuente (Vgs) modifican la regin de rarefaccin y causan que
vare el ancho del canal.

6. FUNDAMENTO DE TRANSISTORES DE EFECTO DE CAMPO:

Los transistores son tres zonas semiconductoras juntas dopadas alternativamente con
purezas donadoras o aceptadoras de electrones.
Su estructura y representacin se muestran en la tabla.

Fig.4. Fundamento del FET

Las uniones Puerta-Drenador y la Surtidor-Puerta estn polarizadas en inversa de

tal forma que no existe otra corriente que la inversa de saturacin de la unin PN.

La zona n (en el FET canal n) es pequea y la amplitud de la zona de

empobrecimiento afecta a la longitud efectiva del canal. La longitud de la zona de
empobrecimiento y depende de la tensin inversa (tensin de puerta).

CURVA CARACTERSTICA DEL TRANSISTOR FET:

Considerando el siguiente grfico (Fig.5):

Fig.5
Este grfico muestra que al aumentar el voltaje Vds (voltaje drenador - fuente), para
un Vgs (voltaje de compuerta) fijo, la corriente aumenta rpidamente (se comporta
como una resistencia) hasta llegar a un punto A (voltaje de estriccin), desde donde la
corriente se mantiene casi constante hasta llegar a un punto B (entra en la regin de
disrupcin o ruptura), desde donde la corriente aumenta rpidamente hasta que
el transistor se destruye.

Si ahora se repite este grfico, como se

muestra en la fig.6. para ms de un voltaje
de compuerta a surtidor (Vgs), se obtiene
un conjunto de grficos. Ver que Vgs es "0"
voltios o es una tensin de valor negativo.

Si Vds se hace cero por el transistor no circular

ninguna corriente. (ver grficos a la derecha)

Fig.6.

Ahora en el siguiente grfico, se observa la curva caracterstica de

transferencia de un transistor FET de canal tipo P.

La frmula es: ID = IDSS (1 - [Vgs / Vgs

(off)] )

donde:
- IDSS es el valor de corriente cuando la Vgs =
0
- Vgs (off) es el voltaje cuando ya no hay paso
de corriente entre drenaje y fuente (ID = 0)
- Vgs es el voltaje entre la compuerta y la
fuente para la que se desea saber ID.

7. PRINCIPALES APLICACIONES:
Podemos destacar:
APLICACIN

PRINCIPAL VENTAJA

USOS

Aislador o separador
(buffer)

Impedancia de entrada alta y de

Uso general, equipo de medida, receptores
salida baja

Amplificador de RF

Bajo ruido

Sintonizadores de FM, equipo para

comunicaciones

Mezclador

Baja distorsin de
intermodulacin

Receptores de FM y TV, equipos para

comunicaciones

Amplificador con CAG

Facilidad para controlar

ganancia

Receptores, generadores de seales

Amplificador cascodo

Baja capacidad de entrada

Instrumentos de medicin, equipos de

prueba

Troceador

Ausencia de deriva

Amplificadores de cc, sistemas de control

de direccin

Resistor variable por

voltaje

Se controla por voltaje

Amplificadores operacionales, rganos

electrnicos, controlas de tono

Amplificador de baja
frecuencia

Capacidad pequea de
acoplamiento

Audfonos para sordera, transductores

inductivos

Oscilador

Mnima variacin de frecuencia

Generadores de frecuencia patrn,

receptores

Circuito MOS digital

Pequeo tamao

Integracin en gran escala, computadores,

memorias

8. CONCLUSIONES:
El FET es un dispositivo activo que funciona como una fuente de corriente controlada por voltaje.
Bsicamente el voltaje en la compuerta vGS, controla la corriente iD entre el drenador y la fuente.
Para el JFET, la ecuacin que da cuenta del comportamiento es la ley de Schockley, en la cual al
corriente IDSS, llamada corriente de saturacin ser la mxima permitida (para el JFET canal n), el
voltaje Vp (tambin llamado VGSOFF ) permite establecer el rango del voltaje vGS y delimita el
corte del transistor. Para el MOSFET de enriquecimiento se utiliza la relacin en la regin de
saturacin como ecuacin para la zona activa, donde la el voltaje umbral VT , establece el valor
mnimo del voltaje en la compuerta, la constante K de fabricacin ser considerada como dato del
fabricante.

9. REFERENCIAS BIBLIOGRFICAS:

Malvino, Albert Paul. Principios de electrnica. Sexta edicin. Madrid: McGraw Hill,
1999. Pg.: 270-300.

BOYLESTAD, Robert Louis. Electrnica: Teora de circuitos y dispositivos. Editorial

Marcombo, S.A., Espaa, octava edicin.2008. Pg.:158-170

LOPEZ Fernando. Circuitos Electrnicos I: Teora y problemas. Universidad nacional de

ingeniera. Editorial Ciencias, 2013. Pg.: 181-183