ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

LABORATORIO DE SISTEMAS DIGITALES

INFORME DE:

Sistemas Digitales
Prctica#:

Tema :

DISEO DE CIRCUITOS COMBINACIONALES

Realizado por:
Carlos Cherrez
Juan David Guerra
Fecha de Entrega: _______/ _____ /_____
mes
ao
da

GRUPO:

f.

Sancin:

Semestre:

GR2

Agosto Diciembre 2012

Recibido por:

DISEO DE CIRCUITOS COMBINACIONALES

1.Objetivo
Aplicar los principios y las herramientas bsicas del diseo de Sistemas Digitales a la solucin de
problemas lgicos combinacionales.

2. Marco teorico:
CIRCUITO INTEGRADO 74154
Cada uno o estos decodificadores de la 4-lnea-a-16-lnea utilizan la circuitera de TTL para
descifrar cuatro binarycoded entra en
uno
de
diecisis
rendimientos
mutuamente exclusivos cuando ambas
las entradas estroboscpicas, G1 y G2,
son bajos. Los demultiplexing funcionan
ha realizado usando las 4 lneas de la
entrada para dirigirse la lnea del
rendimiento, datos de paso de una de
las entradas estroboscpicas con el otro
estroboscopio
la entrada bajo. Cuando cualquier
entrada estroboscpica es alta, todos
los rendimientos son altos. Estos
demultiplexers
estn
idealmente
preparados para el ing del instrumento
los decodificadores de memoria alto
rendimiento. Todas las entradas son se proporcionan el buffered y entrada que sujetan los diodos
minimizar los efectos del transmisin-lnea y por eso simplificar el plan del sistema.
Los rasgos descifra 4 entradas binario-codificado en uno de 16 rendimientos mutuamente
exclusivos. Los demultiplexing funcionan distribuyendo los datos de uno entre la lnea a cualquier
uno de 16 rendimientos
Entrada que sujeta los diodos simplifica el plan del sistema
Alto entusiasta-fuera, bajo-impedancia, los rendimientos del ttem-polo,
El retraso de la propagacin tpico 3 niveles de lgica 19 Estroboscopio del ns 18 ns
La dispersin de poder tpica 170 mW
El dispositivo de Military/Aerospace alternado (54154) est disponible. Avise un Ventas del
Semiconductor Nacionales Office/Distributor para las especificaciones.
CIRCUITO INTEGRADO 74138
El LS138 es una velocidad alta 1-de-8 Decoder/Demultiplexer fabric con el poder bajo el Schottky
barrera diodo proceso.

El decodificador acepta tres binario pes las entradas (A0, A1, A2) y cuando habilit proporciona
ocho Rendimientos BAJOS activos mutuamente exclusivos (O0-O7). El LS138 ofrece tres Habilitan
las entradas, dos activo BAJO (E1, E2) y uno activo ALTO (E3). Todos los rendimientos sern ALTOS
a menos que E1 y E2 son BAJOS y E3 es ALTO. Este mltiplo habilita la funcin permite expansin
paralela fcil del dispositivo a un 1-de-32 (5 lneas a 32 lneas) el decodificador con slo cuatro
LS138s y un inverter.
El LS138 puede usarse como un demultiplexer del 8-rendimiento usando uno del activo BAJO
Habilite las entradas como los datos entrados y el otro Habilite las entradas como los
estroboscopios. El Habilite deben atarse entradas que no se usan permanentemente a su estado
BAJO ALTO o activo.

CIRCUITO INTEGRADO 74155 y 74156

El LS155 y LS156 son Duales 1-de-4 Decoder/Demultiplexers con las entradas de Direccin
comnes y los gated separados
Habilitan las entradas. Cuando
habilit,
cada
seccin
del
decodificador acepta
el binario pes la Direccin entra
(A0, A1) y proporciona cuatro
rendimientos
BAJOS
activos
mutuamente exclusivos (O0-O3). Si
el Habilite no se renen requisitos de
cada decodificador, todos los
rendimientos de ese decodificador
son ALTOS.
Cada seccin del decodificador tiene
un 2-entrada habilitar la verja. El
habilite la verja para el Decodificador

un requiere una entrada ALTA activa y una entrada BAJA activa (EaEa). En las aplicaciones del
demultiplexing, Decodificador un o puede aceptar arregle o complement los datos usando el Ea
o Ea entra respectivamente. El habilite la verja para el Decodificador b requiere dos entradas
BAJAS activas (EbEb). El LS155 o LS156 pueden usarse como un 1-de-8 Decoder/Demultiplexer
por el ligamiento Ea a Eb y relabeling la conexin comn como (A2). se conectan El otro Eb y Ea
juntos para formar el comn habilite.
Pueden usarse el LS155 y LS156 para generar todos los cuatro mintrminos de dos variables. Estos
cuatro mintrminos son tiles en algunas aplicaciones que reemplazan la verja mltiple funciona
como mostrado en el a. del Fig. El LS156 tiene la ventaja extensa de ser capaz a Y el mintrminos
funciona juntos por los rendimientos del ligamiento. Cualquier nmero de condiciones puede ser
alambrar-y como mostrado debajo.
CIRCUITO INTEGRADO 7446 y 7447
El DM7446A y DM7447A ofrecen rendimientos activobajos diseados por manejar el nodo comn
directamente LEDs o los indicadores incandescentes.
Todos los circuitos tienen el input/output onda-borrando
lleno controla y una entrada de prueba de lmpara.
Segmente se muestran identificacin y despliegues del
resultante en una pgina siguiente. Despliegue los
modelos para BCD entre cuenta anteriormente nueve son
los nicos smbolos para autenticar las condiciones de la
entrada.
Todos los circuitos incorporan llevando
automtico y/o arrastrar-borde, mientras cero-borrando
el mando (RBI y RBO). la prueba de la Lmpara (LT) de
estos dispositivos puede realizarse cuando quiera a
cuando el nodo de BI/RBO est en un nivel de la lgica
ALTO. Todos los tipos contienen un borrando
atropellando la entrada (BI) qu puede usarse para controlar la intensidad de la lmpara
(pulsando) o para inhibir los rendimientos.

Todo el circuito teclea el rasgo lmpara intensidad modulacin capacidad

Los rendimientos del abrir-coleccionista manejan los indicadores directamente
La provisin del lmpara-prueba Leading/trailing ponen a cero la supresin
Distribucin de Pines

CIRCUITO INTEGRADO 7448 y 7449

El SN54/74LS48 es un BCD para 7-segmentar Decodificador que consiste en verjas de NAND,
pulidores de la entrada y siete verjas del Y-OREGN-INVERTIDO. Se conectan siete verjas de NAND
y un chfer en los pares para hacer datos de BCD y su complemento disponible a las siete verjas de
Y-OREGN-INVERTIDO de decodificacin. La verja de NAND restante y tres pulidores de la entrada

proporcionan la prueba de la lmpara, mientras borrando la entrada del input/rippleblanking para

el LS48.
El circuito acepta el 4-pedazo binario-codificado-decimal (BCD) y, dependiendo del estado de las
entradas auxiliares, descifra estos datos para manejar otros componentes.
El rendimiento de la lgica positivo relativo nivela, as como
las condiciones requirieron a las entradas auxiliares, se
muestra en las mesas de verdad.
El circuito de LS48 incorpora llevando automtico y/o
arrastrando borde que cero-borra el mando (RBI y RBO). la
Prueba de la Lmpara (LT) puede activarse cuando quiera
cuando el BI / el nodo de RBO es ALTO. Ambos dispositivos
contienen un borrando atropellando la entrada (BI) qu
puede usarse para controlar la intensidad de la lmpara
variando la frecuencia y ciclo de deber del BI entre el signo o
para inhibir los rendimientos.

CIRCUITO INTEGRADO 7485

El SN54/74LS85 es una Magnitud
del 4-pedazo Camparator que
compara dos
Las palabras del 4-pedazo (UN, B),
cada palabra que tiene cuatro
Entradas Paralelas (A0-A3, B0-B3);
A3, B3 que es las entradas ms
significantes. El funcionamiento no
se restringe al binario los cdigos,
el dispositivo trabajar con
cualquier cdigo del monotonic.
Tres Rendimientos son con tal de
que: Un mayor que B (OA>B),
UN menos de B (OA <B), UN
igual a B (OA=B). Tres Expander
Inputs, IA>B, IA <B, IA=B, permiten
caerse en forma de cascada sin las verjas externas. Para el funcionamiento de la comparacin
apropiado, el Expander Inputs a la posicin significante debe conectarse como sigue: IA <B = IA>B
= L, IA=B,= H. Para el folletn (la onda) la expansin, el OA>B, OA <B y Rendimientos de OA=B son
conectados respectivamente al IA>B, IA <B, e IA=B Inputs del prximo la mayora el comparador
significante, como mostrado en Figura 1. Refirase a la seccin de las Aplicaciones de los datos
cubren para el mtodo de velocidad alto de comparar las palabras grandes.

La Mesa de Verdad en la pgina siguiente describe el funcionamiento del SN54/74LS85 bajo las
todas posibles condiciones de la lgica. Las 11 lneas superiores describen el funcionamiento
normal bajo todas las condiciones que ocurrirn en un solo dispositivo o en un esquema de
expansin de serie. Las ms bajo cinco lneas describen el funcionamiento bajo las condiciones
anormales en las entradas cayndose en forma de cascada. Estas condiciones ocurren cuando la

tcnica de la expansin paralela se usa.

Easily Extensible
Binario o Comparacin de BCD
OA>B, OA <B, y Rendimientos de OA=B Disponible

CIRCUITO INTEGRADO 74C85

El MM54C85/MM74C85 es un comparador de magnitud de cuatro-pedazo que realizar
comparacin de binario recto o cdigos de BCD. El circuito consiste en ocho entradas comparando
(A0, A1, A2, A3, B0, B1, B2, B3), tres entradas cayndose en forma de cascada (UN l B, UN k B y UN
e B), y tres rendimientos (UN l B, UN k B y UN e B). Este dispositivo compara dos palabras del
cuatro-pedazo (UN y B) y determina si ellos son mayor que, el menos de, o igualan a ' '
nosotros por un nivel alto en el rendimiento apropiado. Para las palabras mayor que los cuatropedazos, las unidades pueden caerse en forma de cascada conectando los rendimientos (UN l B,
UN k B, y UN e B) de la fase significante a la cascada entra (UN l B, UN k B y UN e B) de la fase
prximo-significante. Adems la fase significante debe tener un voltaje nivelado alto (VIN(1))
aplicado al UN e B entr y el voltaje nivelado bajo (VIN(0))
aplicado a UN l B y UN k las entradas de B.
Los rasgos
El rango de voltaje de suministro ancho
El margen del ruido garantizado
La inmunidad del ruido alta
El poder bajo
La compatibilidad de TTL
Extensible al N ' las fases

Aplicable a binario o BCD

El pinout de poder bajo: 54L85/74L85

CIRCUITO INTEGRADO 74157

El LS157 es un Quad 2-entrada Multiplexor fabricado con el Schottky barrera diodo proceso para la
velocidad alta. Selecciona cuatro pedazos de datos de dos fuentes bajo el mando de una Entrada
Selecta comn (S). El Habilite la Entrada (E) es activo BAJO. Cuando E es ALTO, todos los
rendimientos (Z) se fuerza BAJO sin tener en cuenta todas las otras entradas. El LS157 es la
aplicacin de la lgica de un 4-polo, interruptor del 2-posicin dnde la posicin del interruptor es
determinada por los niveles de la lgica
proporcion a la Entrada Selecta. Las
ecuaciones de la lgica para los rendimientos
son:

Un uso comn del LS157 es la mudanza de

datos de dos grupos de registros a cuatro
buses del rendimiento comunes. El registro
particular de que el dato viene es
determinado por el estado de la Entrada

Selecta. Un uso menos obvio es como un generador de la funcin. El LS157 puede generar
cualquier cuatro de las 16 funciones diferentes de dos variables con uno inconstante comn. Esto
es til para llevar a cabo la lgica muy irregular.

HEXADECIMAL DISPLAY WITH LOGIC

Sods001d march 1972 revised december 1997
Solid-state hexadecimal display with integral ttl circuit to accept, store, and display 4-bit binary
data

0,300 pulgadas (7,62 mm) Altura de los caracteres

Alto brillo
Izquierda y la Derecha Decimalszz
Separe LED y Suministros lgica de poder pueden ser usados
Amplio ngulo de visin
Interno TTL chip MSI con el cierre, el decodificador, y el conductor
Funciona con alimentacin de 5 V
Unidad de corriente constante para caracteres hexadecimales
Fcil interfaz del sistema de datos mecnicos

Estos conjuntos consisten en chips de visualizacin y un chip MSI TTL montado en una cabecera
con un rojo cuerpo de plstico moldeado. Pantallas mltiples pueden ser montados en los centros
de 0,450 pulgadas (11, 43-mm).
Descripcin
Esta pantalla contiene un pestillo hexadecimal de cuatro bits, el decodificador, el conductor, y 4
7 de emisin de luz diodo (LED) de caracteres, con dos impulsadas externamente puntos
decimales en un paquete de 14 pines. Una descripcin de las funciones de entrada de este
dispositivo sigue.

Condiciones de Operacin Recomendadas

DISPLAYS DE 7 SEGMENTOS
DISPLAY DE 7 SEGMENTOS NODO COMN
Un display es un conjunto de 7 leds conectados y posicionados apropiadamente.
Encendiendo algunos de ellos y apagando otros podemos ir formando diferentes
nmeros.
El display de nodo comn es aquel donde los nodos de todos los leds se conectan
internamente al punto de unin U y los ctodos se encuentran disponibles desde
afuera del integrado.
Esta definicin puede parecer confusa as que veamos grficamente el display y su
implementacin en un circuito.

Como se ve en los grficos los nodos se encuentran conectados internamente y por tal razn el
punto unin ahora se conecta al terminal positivo de la batera. Nuevamente, cerrando cualquiera
de las llaves, se encender el segmento correspondiente.
- Si se activan o encienden todos los segmentos se forma el nmero "8"
- Si se activan solo los segmentos: "a,b,c,d,f," se forma el nmero "0"
- Si se activan solo los segmentos: "a,b,g,e,d," se forma el nmero "2"
- Si se activan solo los segmentos: "b,c,f,g," se forma el nmero "4"
DISPLAY DE 7 SEGMENTOS CTODO COMN
El display ctodo comn tiene todos los nodos de los diodos LED unidos y conectados a tierra.
Para activar un segmento de estos hay que poner el nodo del segmento a encender a Vcc
(tensin de la fuente) a travs de una resistencia para limitar el paso de la corriente

INFORME
3. Para entrar en un recinto hay que atravesar 2 puertas, Pl y P2. Se desea disear un circuito
digital para controlar su acceso. Para abrir Pl hay que introducir un nmero BCD
A=(A3A2AiA0) mayor o igual a 6 por las entradas A de un circuito digital. Este nmero A se
tiene que desplegar en un display y accionar la salida Zx (Z:=l) encendiendo un Ied. Una vez
abierta la puerta Pl, un pasillo conduce a la puerta P2. Para abrir la puerta P2 por las
entradas B del circuito hay que introducir un nmero BCD B=(B3B2B1B0) que debe estar
comprendido entre 3 unidades por arriba o por debajo de la mitad por defecto del nmero
introducido para abrir la puerta Pl. Esta accin har que la salida Z2 se active (Z2=l)
encendiendo otro Ied y se abra la puerta P2. Por ejemplo, si el nmero A = 8 (1000) se abrir
la puerta Pl y el nmero B tendr que estar comprendido entre 1 (0001) y 7 (0111), ambos
inclusive, para abrir P2. Disear la parte combinacional del circuito utilizando los circuitos
integrados que se requieran (sumadores, comparadores, multiplexores, etc.). Comprobar que
no se producen situaciones de error en ningn caso. Qu valores deben tomar las entradas A
y B por defecto, es decir, cuando no se est introduciendo ningn nmero, para que las
puertas permanezcan cerradas?

7.- CONCLUSIONES

Lo integrados de nodo comn para su ensamble son mejores ya que se ocupa solo un pag de
resistencias y as se facilita la ensamblada.
La correcta simplificacin facilita el armado de dicho circuito. Adems mejora todo lo que es
espacio fsico, cables de conexin, mejor presentacin visual, etc.
Hay que realizar un diagrama de bloque para empezar a hacer un buen diseo ya que as se deja
bien claras las ideas principales y lo que queremos conseguir.
Los display de 7 segmentos con decoder incluidos no son comercializados en el nuestra zona.

Bibliografa:

Tocci Ronald, Sistemas Digitales Principios y aplicaciones, octava edicin, Prentice Hall,
2003, Mxico.
WWW.ALLDATASHEETS.COM
http://www.unicrom.com/Tut_display-7-segmentos.asp
FAST AND LS TTL DATA BOOK Motorola
SISTEMAS DIGITALES. Materia dictada. Ing. Carlos Novillo. 2010