Modos de operacin

Los microprocesadores 8086 poseen los siguientes modos de operacin

Modo minimo: en este modo de operacin el procesador genera por s mismo las seales de control
Modo mximo: en este modo de operacin las seales de control son generadas por un circuito especial, el
8288
A diferencia del modo minimo en el cual no admite la multitarea, en el modo mximo soporta un bus local y un bus
de sistema multibus, el cual permite que se pueda configurar con otros procesadores. Sin embargo el modo minimo
tambin tiene sus ventajas, dado que permite al procesador operar de forma ms autnoma, esto se debe a la funcin
antes mencionada de generar por s mismo las seales de control
Bus de datos
Los microprocesadores 8086 poseen un bus de datos de 16 bits. Este bus comunica los dispositivos con el
procesador. Debido a esto se requiere que la velocidad de los dispositivos que estn conectados a l sea igual a la del
mismo para que no exista un retardo en las transacciones y pueda trabajar a su mxima capacidad. Posee una lgica
que le permite aceptar un controlador DMA y tambin un controlador de interrupciones
Bus de direcciones
Posee 20 bits los cuales permiten abarcar un espacio de direcciones de hasta 1 MB. Para el direccionamiento de
datos los 4 bits ms significativos de dicha direccin comparten varios terminales con algunas de las seales de
estado. Mientras que los otros 16 bits, que son los menos significativos pasan por un proceso de multiplexion, esto
se hace con el fin de que en ciertos instantes de tiempo se transmitan datos y en otros instantes se conduzca parte de
una direccin
Bus de control
Este bus se encarga de mantener la sincronizacin de las seales que controlan el funcionamiento de los circuitos
que se encuentran en el procesador, as como de clasificar la informacin que transporta el bus de datos
Este bus es el encargado de indicar al sistema tanto el tipo de
informacin que circula por el bus de datos en cada momento, como de sincronizar
las seales que controlan el funcionamiento de la circutera del sistema.

Ciclos de bus
El procesador 8086 tiene un ciclo de bus que consta de 4 periodos de reloj. Durante el primer estado el procesador
extrae una de las direcciones de las lneas multiplexadas. Quien indicara si esta direccin es vlida, ser la seal
ALE, cuando esta muestre un flanco descendente.
Luego se produce el segundo estado en el cual se activan las seales S3, S4, S5 y S6 quienes tomas el control de las
4 lneas de ms peso del bus de direcciones (estas fueron mencionadas cuando se defini el bus de direcciones),
Estas seales llevan esta informacin:
Cuando S3=S4=0 Direccin relativa al segmento extra.
Cuando S3=0 y S4=1 Direccin relativa al segmento de cdigo CS o ninguna
Cuando S3=1 y S4=0 Direccin relativa al segmento Stack
Cuando S3=S4=1 Direccin relativa al segmento de datos DS
La seal S5 indica el estado del flag de interrupcin, mientras que la seal S6 indica el estado del CPU sobre el bus
de direcciones, esto es: si S6=0 el CPU est actuando sobre el bus
Luego se produce el tercer estado, en el cual se mantiene contenida la informacin del mismo en las 4 lneas ms
significativas. Se pueden presentar dos casos: el ciclo de lectura y el de escritura.
En el ciclo de lectura se considera vlida la informacin almacenada en las 16 lneas de menor peso. Por otra parte
en el ciclo de escritura el dato se mantiene en las lneas de menor peso del bus multiplexado. En el caso tal que la
velocidad del dispositivo no sea suficiente para transferir informacin, esto se indicara en la lnea READY
introduciendo un 0 a dicha lnea. Mientras ocurre esto, el CPU se mantiene en un estado de espera, esto sucede hasta
que se complete la transferencia, momento en el cual se termina el estado de espera y se coloca un 1 en la lnea
READY, logrando que inicie el cuarto y ltimo estado de reloj del ciclo de bus.

Finalmente, en el cuarto estado, todas las lneas que controlan los dispositivos de E/S y la memoria son
desconectadas del bus del sistema para as reiniciar el ciclo.
Cabe destacar que el microprocesador 8086 solo ejecuta un ciclo de bus cuando inicia la bsqueda de alguna
instruccin o para iniciar la transferencia de un operando entre dicho procesador y los dispositivos conectados a el.
Bibliografia
http://moisesrbb.tripod.com
http://atc2.aut.uah.es
http://galia.fc.uaslp.mx