ARQUITETURA DE SISTEMAS

DIGITAIS
MEMRIAS SEMICONDUTORAS
Prof. Lucas
Material Cedido por Prof. Cleonlson Protsio

PRINCPIOS DE OPERAO DE MEMRIAS

Todas as memrias realizam as seguintes funes:

Endereamento
Seleo de operao (leitura/escrita)
Entrada de dados (escrita)
Sada e manuteno de dados (leitura)
Habilitao de chip de memria

Exemplo:

Arranjo de 32 registradores

PRINCPIOS DE OPERAO DE MEMRIAS

Operao de escrita e leitura

R/W = 0

R/W = 1

PRINCPIOS DE OPERAO DE MEMRIAS

Exerccio
Descreva as condies em cada entrada e sada quando
o contedo do endereo 00100 deve ser lido.
Entrada de Endereos = 00100

Entrada de Dados = xxxx

R/W = 1
ME = 1

Sada de Dados = 0001

PRINCPIOS DE OPERAO DE MEMRIAS

Exerccio
Descreva as condies em cada entrada e sada quando
a palavra de dados 1110 estiver sendo escrita no
endereo 00100.
Soluo:
Entrada de Endereos = 00100

Entrada de Dados = 1110

R/W = 0
ME = 1

Sada de Dados = Z

PRINCPIOS DE OPERAO DE MEMRIAS

Exerccios
Uma determinada memria tem uma capacidade de
4K x 8.
Quantas linhas de entrada e sada de dados ela
tem?
Quantas linhas de endereo ela tem?
Qual a sua capacidade em bytes?
Qual a sua capacidade em bits?

Qual a capacidade de uma memria que tem 16

entradas de endereo, quatro entradas de dados e
quatro de sada de dados?

ROM
Memria somente de leitura (Read Only Memory)

ROM
Arquitetura de uma ROM 16 x 8

Decodificadores

8 bits

Matriz de
registradores

ROM
Qual o registrador
que ser habilitado
pela entrada de
endereo 1101?

Qual endereo de
entrada habilitar o
registrador 7?

10

ROM
Temporizao tpica de leitura

11

TIPOS DE ROM
MROM (ROM programada por mscara, Mask
ROM)
PROM (ROM programvel, Programmable ROM)
EPROM (ROM programvel e apagvel, Erasable
Programmable ROM)
EEPROM (ROM programvel e apagvel
eletricamente, Electrically Erasable
Programmable ROM)
FLASH

MROM - Mask ROM

ROM programada por mscara

Interligao na Metalizao
ON: 1
OFF: 0

Programados
na
fbrica

12

13

Smbolo lgico de uma MROM de 32K x 8

TMS47256
Sada tristate
/CE : Chip Enable
Em 1 Standby
82,5 mW

/OE: Output Enable

Tempo de acesso: 200ns
NMOS

TMS47C256

Standby: 2,8 mW
Tempo de acesso: 100ns
CMOS

14

Aplicaes de MROM
Tabelas matemticas (sen, cos, funes arbitrrias,
etc.)
Geradores de caracteres para displays CRT
Exemplo:
Programe uma MROM 4x4 para salvar o resultado da
equao y = x+3
x
A1
0
0
1
1

A0
0
1
0
1

D3
0
0
0
1

y = x+3
D2
D1
0
1
1
0
1
1
1
0

D0
1
0
1
0

15

ROM PROGRAMVEL (PROM)

MROM muito cara para baixos volumes (mas
a opo mais barata para altos volumes)
PROM uma ROM com CONEXES A FUSVEL
programada pelo usurio (em campo)
Um vez programada, semelhante a uma
MROM.
Tambm chamada de ROM programada apenas
uma vez
(One Time Programmable, OTPROM)

16

PROM ou OTP
Estrutura igual a da MROM
Para gravao, usa-se um gravador de PROM
Clulas bsicas

Vpp = tenso de programao (10 a 30 V)

Vdd = tenso de operao = 5V

17

ROM PROGRAMVEL E APAGVEL (EPROM)

Programada e apagada pelo usurio

Uma vez programada, no-voltil
A programao envolve nveis de tenses
especiais (normalmente, 10 a 25 V), durante
intervalos especficos de tempos, 50 ms por
endereo.
Leva alguns minutos para uma EPROM completa
Clulas de memria so baseadas em
transistores MOS de porta flutuante
Apagamento via raios UV
Pode ser programada novamente?

18

EPROM
Estrutura interna

19

EPROM
Questo: qual os valores de dados para uma
EPROM no-programada?

20

EPROM
Exemplo: EPROM 27C64

21

TRANSISTOR DE PORTA FLUTUANTE

Apagamento
Aplicando-se uma fonte de luz ultra-violeta,
os eltrons aprisionados desaparecero.
D
G
S

Como no se pode direcionar

a luz a apenas alguns
transistores desejados, ento
tudo apagado.

22

EPROM
Caractersticas Principais

Baixo tempo de acesso: 120ns

Alta densidade
Baixo custo por bit
Desvantagem principal:
Elas tm que ser retirada do circuito para serem
apagadas e reprogramadas.
Apagamento total sempre.
Processo de apagamento e reprogramao > 20 min.
Como fazer para evitar
apagamento acidental visto
que uma iluminao qualquer
pode conter UV?

23

PROM APAGVEL ELETRICAMENTE(EEPROM )

Electrically Erasable PROM

Mantm a mesma estrutura de porta flutuante
da PROM, mas com uma construo que permite
apagamento por meios eltricos (utiliza 2
transistores).
Aplicao de uma tenso em um sentido grava
Aplicao de uma tenso no outro sentido limpa

A gravao feita no prprio circuito

Apaga e reescreve bytes individuais

24

EEPROM
Desvantagens
Baixa densidade
Alto custo
Clulas de alta complexidade e necessidade de circuito
de suporte
Alto tempo de escrita
Nmero de reprogramaes limitados (entre 100.000 e
1.000.000)

Comparao
EEPROM de 1Mb

EPROM de 1Mb
rea de
Chip

25

EEPROM
EEPROM 2864 da Intel

Armazenamento temporrio no Buffer de Sada

Tempo para
apagamento e

26

Questes?
Uma MROM pode ser programada pelo usurio?
Em que uma PROM difere de uma MROM? Ela pode
ser apagada e reprogramada?
Uma PROM armazena um 1 lgico quando seu
fusvel est intacto?
Como se apaga uma EPROM?
No existe um meio de se apagar apenas uma
parte de uma EPROM?
Quais so as desvantagem de uma EPROM que
foram superadas pela EEPROM?
Qual o tipo de ROM que pode apagar um byte por
vez?

27

ROM FLASH
As EPROMs oferecem:
Alta densidade
Baixo custo por bit (1 transistor por clula de memria)

As EEPROMs oferecem:
Baixa densidade
Alto custo por bit (2 transistores por clula de memria)
Apagamento eltrico, sem retir-lo do circuito

A memria FLASH uma memria com

caractersticas intermedirias entre EPROM e a
EEPROM:
Alta densidade e baixo custo da EPROM
Capacidade de apagamento eltrico da EEPROM

28

ROM FLASH
Estruturalmente, a clula de memria da
FLASH semelhante do nico transistor da
EPROM (diferente da EEPROM que tem 2)
Por isso, a alta densidade

O transistor da FLASH tem uma camada de

xido bem mais fina, permitindo o apagamento
Existem memrias FLASH que tem operaes
de:
Apagamento total OU
Apagamento por setor (ex: 512 bytes)

29

Memria FLASH
As memrias FLASH tem esse nome
pelo rpido tempo de apagamento e
escrita.
Tempo de escrita tpicos
FLASH = 10s/byte
EPROM = 100s/byte
EEPROM = 5ms/byte

Flash

mes
m

o!!!

30

EXEMPLO DE UMA MEMRIA FLASH

28F256A da Intel
Tenso de programao

31

Estrutura interna da FLASH 28F256A

Esta FLASH gerenciada por
comandos armazenados no
registrado de comandos

32

COMANDOS DA FLASH 28F256A

Se Vpp 6,5 V
Registrador de Comando = 00H
Comando 00H indica que a FLASH somente pode ser
lida.
A leitura como a usual:
Aplica-se o endereo
Aplica-se os comandos
Ler sada de dados

Se Vpp > 6,5 V

So necessrios 2 ciclos de barramento:
1o ciclo: escrita do comando
2 ciclo: execuo do comando

33

ALGUNS COMANDOS DA FLASH 28F256A

Escrita de dados

1o ciclo: escrita do comando 40H

2 ciclo: escrita normal de dados

Verificao de programao

1o ciclo: escrita do comando C0H

2 ciclo: leitura de dados
Normalmente, a verificao em seguida a da
escrita (no necessrio enderear, pois o
endereo est salvo no latch de endereo)

Apagamento total

1o ciclo: escrita do comando 20H

2 ciclo: escrita do comando 20H

34

DATASHEET DE ALGUMAS MEMRIAS FLASH

28F256A (INTEL)
Q-FLASH MEMORY (MICRON)
4M x 8BitFlash Memory(SAMSUNG)
28F001BX-T (INTEL)

35

a dili bi xel F

Comparativo entre ROMs

36

Aplicao das ROMs

Firmware
So dados e cdigos de programas (normalmente,
de inicializao de sistemas microprocessados) que
so firmemente salvo em hardware (ou seja, em
ROM).
Exemplos:
Micro-ondas
Automveis
Aparelhos de CD
Alguns computadores como ROM de Bootstrap
ROM de Bootstrap:
a ROM que armazena o programa de BOOT do
sistema operacional, ou seja, o programa que
procura o sistema operacional da memria de
massa e o carrega na memria principal.

37

Aplicao das ROMs

Tabela de dados
sen, cos, etc.

Conversor de dados
Ex: binrio BCD

Gerador de funes

38

QUESTES
Qual a principal vantagem da memria
FLASH sobre as EPROM?
Qual a principal vantagem da memria
FLASH sobre as EEPROM?
Qual o significado da palavra flash?
O que firmware?
Descreva como um computador usa um
programa de bootstrap.

MEMRIA RAM

40

MEMRIAS RAM
Tipos de Memria de Acesso Aleatrio
(RAM)
Estticas (SRAM)
Baseadas em flip-flop
Pequeno tempo de ciclo = tempo de acesso
Aplicao: memria cache
Dinmicas (DRAM)
Baseada em capacitor integrado
Alta densidade
Alto tempo de ciclo
Precisa de refresh
Aplicao: memria principal

SRAM
RAM ESTTICA

ORGANIZAO INTERNA DE UMA SRAM

(16K X 1)

42

ORGANIZAO INTERNA DE UMA SRAM

(32K X 8)

43

44

CLULAS DE MEMRIAS DE RAM

ESTRUTURA BSICA DE UMA CLULA
Uso de realimentao positiva
Baseada no uso de inversores
Contm 2 estados estveis

45

CLULAS DE MEMRIAS DE RAM

ESTRUTURA BSICA DE UMA CLULA
Clula completa
Usa transistores de passagem

46

MATRIZ DE CLULAS
RAM 4 X 4

Cada inversor
usa 2
transistores

47

CLULAS DE MEMRIAS BIPOLARES

Baseada no uso de transistores bipolares de
duplo emissor.
Operao:
Escrita: aplica-se nvel 0 no emissor de
um dos transistores. Esse valor ser salvo
no respectivo coletor, pois haver
realimentao positiva.
Leitura: por um dos coletores.

Desvantagem:

Ocupa grande rea do chip

No mais usada.

48

CLULAS DE MEMRIAS NMOS

Baseada em transistores NMOS
No usa resistores

49

CLULAS DE MEMRIAS CMOS

Baseada em transistores NMOS e PMOS

No usa resistores
Ocupa pouca rea de chip
Amplamente utilizado

50

EXEMPLOS DE RAM
2147H MOS da Intel (4096 x 1)

51

EXEMPLOS DE RAM
6206C

52

Temporizao Tpica de RAM

Leitura

TACC = tempo de acesso

TCO= tempo Hi-Z (alta impedncia) dados
TOD = tempo dados Hi-Z
TRC = tempo de ciclo

53

Temporizao Tpica de RAM

Escrita

TAS = tempo de setup de endereo

TW= tempo de escrita
TWC = tempo de ciclo de escrita

TDS = tempo de setup de dados

TDH = tempo de manuteno de dados

TAH = tempo de manuteno de endereo

54

SRAM: TRC E TWC

Dispositivo

TRC (min)
(ns)

TWC (min)
(ns)

CMOS MCM6206C (32KX8)

15

15

NMOS 2147H (4KX1)

35

35

BiCMOS MCM6708a
(64KX4)

DRAM
RAM DINMICA

56

DRAM
Caractersticas Principais
Fabricadas em tecnologia MOS
Alta Capacidade (CDRAM > CSRAM)
Baixo consumo
Velocidades moderadas (TDRAM > TSRAM)
E, ...
Armazenam 1s e 0s como cargas em pequenos
capacitores MOS.
Mas,
...Devido a tendncia de fuga de cargas aps um perodo de
tempo, requerem recargas peridicas (refresh)
Assim,
Requerem circuitos extras para o refresh (pode ser
interno ou externo)

57

CLULA DE MEMRIA DRAM

Esquema da clula DRAM

Escrita: SW1 e SW2 ON

Leitura: todas ON, exceto SW1
Em cada leitura, a carga de C restaurada.

REFRESH!!!

58

MULTIPLEXAO DE ENDEREOS EM DRAM

Como as DRAMs so de alta capacidade:

Ento tero muitas linhas de endereo

(encapsulamento grande):
1M x 4 20 linhas de endereo
4M x 4 22 linhas de endereo
E assim por diante.
Assim, fabricantes adotaram a
multiplexao de endereos para diminuir o
encapsulamento e permitir a miniaturizao.

ORGANIZAO TPICA DE UMA DRAM DE 16 MB

(4M X 4)

59

RAS = Row Address Strobe

CAS = Column Address Strobe

60

MULTIPLEXAO DE ENDEREOS EM DRAM

Diagrama de blocos funcionais da DRAM TMS44100 4M x 1

RAS = Row Address Strobe
CAS = Column Address Strobe

(Inferior)

(Superior)

61

MULTIPLEXAO DE ENDEREOS EM DRAM

Diagrama de blocos funcionais da DRAM TMS44100 4M x 1

Temporizao RAS/CAS

(Funciona como Chip Selection)

(Funciona como Output Enable)

62

Endereamento da CPU
CPU acionando
ROM ou SRAM

CPU acionando um DRAM

63

Temporizao de endereamento DRAM

64

Temporizao DRAM
Leitura (R/W = 1)

65

Temporizao DRAM
Escrita (R/W = 0)

66

REFRESH DA DRAM
Refresh (reavivamento) significa a operao de
restaurar a carga das clulas de uma DRAM
Uma clula de uma DRAM reavivada (refreshed)
cada vez que uma leitura realizada.
Cada clula dever passar por refresh peridico.

VC

67

REFRESH DA DRAM
EXEMPLO:
Se cada clula dever passar por refresh peridico
a cada 4 a 6 ms, ento, se for fazer Refresh clula
por clula
DRAM de 1M x 1 = 1.048.576 clulas
Se, tempo de refresh = 4ms
Como 4ms/1.048.576 4ns
Portanto, impossvel com a tecnologia atual
fazer leitura de cada clula em 4ns.

O que foi feito?

Os fabricantes projetaram DRAMs que sempre que uma leitura

for realizada em uma clula, todas as clulas daquela linha
so reavivadas

68

REFRESH DA DRAM
Como no provvel que sejam feitas operaes de
leituras dentro do tempo limite na operao normal
de DRAM, ento:
Usam-se algum tipo de lgica de controle de
refresh.
Modos de controle de refresh:
Refresh em rajada (burst)
Suspende operao normal da memria, e reaviva todas
as linhas da DRAM.
Refresh distribudo
A reavivao da linha intercalada com as operaes
normais da DRAM

COMBINAO DE
MEMRIAS

70

COMBINAO DE MEMRIAS
Considerando que tem-se somente um certo
tipo de memria disponvel (Ex: M x N):
Como obter maior nmero de palavras (M)?
Como obter palavras maiores (N)?

COMBINAO DE MEMRIAS
Aumentar o Tamanho da Palavra

71

COMBINAO DE MEMRIAS
Aumentar o Tamanho da Palavra

72

COMBINAO DE MEMRIAS
Aumentar o Tamanho da Palavra
Obtendo 16 x 8 a
partir de 16 x 4.

73

COMBINAO DE MEMRIAS
Aumentar o Tamanho da Palavra
Obtendo 1K x 8 a partir de 1K x 1.

74

COMBINAO DE MEMRIAS
Aumentar o Nmero de Palavras

75

COMBINAO DE MEMRIAS
Aumentar o Nmero de Palavras

Barramento de dados conectado

diretamente.
Bits baixos do endereo mantidos.
Chip de memria selecionado pelos bits
altos do endereo:

76

COMBINAO DE MEMRIAS
Aumentar o Nmero de Palavras
Mdulo 32 x 4 com 2 de 16 x 4

77

78

MAPA DE MEMRIA
Qual o Mapa de Memria do sistema de memria abaixo?

79

Mapa de Memria

80

Mapa de Memria
Decodificao parcial de endereo

81

Exerccio 1
Two 16 MB RAMs are used to build a RAM capacity of 32
MB. Show the configuration and also state the address
inputs for which the two RAMs will be active. The two RAMs
have common I/O pins, a WRITE ENABLE input that is active
LOW and a CHIP SELECT input that is active HIGH.
Duas memrias RAM de 16MB so utilizadas para construir
uma RAM com capacidade de 32MB. Mostre a configurao
e as faixas de endereo de cada memria. As RAMs tem
conjuntos triviais de barramento de dados e endereos, um
sinal HABILITAR ESCRITA (WE) ativo em baixo, e um sinal
SELETOR DE CHIP (CS) ativo em alto.

82

Soluo 1
Mapa de Memria
0000000

RAM1

0FFFFFF
1000000

RAM2

1FFFFFF

83

Exerccio 2

Figure below shows an arrangement of four memory chips, each 164 RAM with an active
LOW chip select input. Determine the total capacity and the word size. Which RAMs will
put data on the data bus when the address input is 00001101. Also, determine the
address input range for which RAM-1 and RAM-2 will be active.

84

Exerccio 3
What is available is a 1K 8 chip of the type shown
below. This chip gets activated only when select
input CS1 is LOW and select input CS2 is HIGH.
Show how two such ROMs can be connected to get
2K8 ROM without using any additional logic.

85

Soluo 3

86

Sntese
Tipo de Memria

Categoria

Mecanismo de
Apagamento

Mecanismo de
Escrita

Volatilidade

RAM

Memria de
leitura e escrita

Eletricamente, em
nvel de bytes

Eletricamente

Voltil

ROM
PROM

Memria
apenas de
leitura

EEPROM

No possvel
Luz UV, em nvel
de pastilha

EPROM
Memria Flash

Mscaras

Memria
principalmente
de leitura

Eletricamente, em
nvel de blocos
Eletricamente, em
nvel de bytes

Eletricamente

No-Voltil

87

Referncias
TOCCI, R.J. & WIDMER,N.S.Sistemas digitais:
princpios e aplicaes. 8 ed., Prentice-Hall, 2003.
STALLINGS, W. Arquitetura e Organizao de
Computadores. 5 ed., Prentice Hall, 2002.

88

TRANSISTOR DE PORTA FLUTUANTE

Transistores MOS de porta flutuante so amplamente
utilizado em circuitos digitais como EPROMs (Erasable
Programmable Read Only Memories ), EEPROMSs
(Electrically Erasable Programmable Read Only Memories )
e FLASH.
Estrutura interna

89

TRANSISTOR DE PORTA FLUTUANTE

Programao de um TRANSISTOR DE PORTA FLUTUANTE
Aplica-se uma alta tenso (16V, por exemplo) entre o dreno (D) e a
fonte (S), que causa o movimento de eltrons entre S e D atravs
do efeito avalanche.
Como a camada de SiO2 bem fina, eltrons atravessam esta
camada e se alojam na porta flutuante, deixando-a carregada
eletricamente.
Com esse carregamento, a tenso de threshold do transistor
aumentada em:

Q
V T =
C

90

TRANSISTOR DE PORTA FLUTUANTE

Curva IDxVGS antes e aps a programao

NO-PROGRAMADO

D VG > VT
G

VG VT

ON

OFF

S
PROGRAMADO

D VG > VT
G

OFF

VG VT
OFF

91

TRANSISTOR DE PORTA FLUTUANTE

Apagamento
Aplicando-se uma fonte de luz ultra-violeta,
os eltrons aprisionados desaparecero.
D
G
S

Como no se pode direcionar

a luz a apenas alguns
transistores desejados, ento
tudo apagado.