Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
LOS MOCHIS
ING. ELECTRNICA
MATERIA:
DIODOS Y TRANSISTORES
TAREA:
TRABAJO DE JFET
MAESTRO:
MIGUEL RAMIREZ SANDOVAL
ALUMNO:
JOS LUIS AVENDAO LLANES
11/11/2014
1
INDICE
Introduccin
Definicin del FETpag.3
Comparacin vs BJT...pag.4
Historiapag.5
Tipo de transistores de campo ..pag.6
JFET
Estructura....pag.7
Caractersticas..pag.9
Diferencias en el canal N y P.....pag.9
Caractersticas de transferencia..pag.11
Valores importantes al seleccionar el JFET..pag.14
Ecuaciones importantes.pag.15
Polarizacin del JFETpag.17
Anlisis de CA..pag.27
Bibliografa....pag.30
Introduccin
El transistor de efecto de campo (Field Effect Transistor, FET) es una clase de transistor muy
utilizada en circuitos analgicos y digitales. El transistor FET es un dispositivo semiconductor que
controla un flujo de corriente por un canal semiconductor, aplicando un campo elctrico
perpendicular a la trayectoria de la corriente, de ah le viene el trmino de efecto de campo. En
el FET, la corriente es transportada fundamentalmente por un solo tipo de portador, el
mayoritario, y como consecuencia de esto, el dispositivo es unipolar a diferencia del BJT.
La mayora de los FET estn hechos usando las tcnicas de procesado de semiconductores
habituales, empleando la oblea mono cristalina semiconductora como la regin activa o canal. La
regin activa de los TFT (thin-film transistor, o transistores de pelcula fina) es una pelcula que se
deposita sobre un sustrato (usualmente vidrio, puesto que la principal aplicacin de los TFT es
como pantallas de cristal lquido o LCD).
Los transistores de efecto de campo o FET ms conocidos son los JFET (Junction Field Effect
Transistor), MOSFET (Metal-Oxide-Semiconductor FET) y MISFET (Metal-Insulator-Semiconductor
FET).
Tienen tres terminales, denominadas puerta (gate), drenador (drain) y fuente (source). La puerta
es la terminal equivalente a la base del BJT (Bipolar Junction Transistor). El transistor de efecto de
campo se comporta como un interruptor controlado por tensin, donde el voltaje aplicado a la
puerta permite hacer que fluya o no corriente entre drenador y fuente.
Comparacin vs BJT
BJT
JFET
gm (factor de transconductancia).
Historia
El transistor de efecto de campo fue
patentado por primera vez por Julius
Edgar Lilienfeld en 1926 y por Oskar Heil
en 1934, pero los dispositivos semiconductores prcticos se desarrollaron
slo mucho ms tarde despus de que
se observ y explic el transistor de
efecto por el equipo de William
Shockley en los Laboratorios Bell en
1947
Tipos de FETs
Los JFET pueden ser de dos tipos los de canal N y los de canal P, solo nos centraremos en los
de canal N, pues son los ms utilizados. De todas formas los de canal P, podra decirse que son
la expresin dual de los de canal N.
Como se puede ver en esta imagen la mayor parte de la estructura es el material tipo n que
forma el canal entre las capas difundidas del material tipo p. A la derecha del canal tipo n se
conecta mediante contacto hmico el drenador (drain) (D), mientras que a la izquierda del
mismo material se conecta por medio de contacto hmico a la fuente (source) (S). Los dos
materiales tipo P se encuentran conectados juntos y al mismo tiempo a la puerta (gate) (G).
Por tanto, esencialmente el drenador y la fuente se conectan en esencia a los extremos del
canal tipo n y la puerta, a las dos capas del material tipo p. En ausencia de cualquiera de los
7
potenciales aplicados, el JFET tiene dos uniones p-n bajo condiciones sin polarizacin. El
resultado es una regin de agotamiento en cada unin, que se parece a la misma regin de un
diodo bajo condiciones sin polarizacin. Recurdese tambin que una regin de agotamiento
es aquella regin carente de portadores libres y por lo tanto incapaces de permitir la
conduccin a travs de la regin.
En estas figuras se muestra los smbolos empleados para representar el JFET de canal N, y el
de canal P,
Para memorizar estos smbolos, basta considerar la lnea vertical como el canal, estando el
Drenador y la Fuente conectados a l. Puesto que la Puerta y el canal forma una unin P-N, la
flecha apunta de P a N, hacia dentro en el caso del JFET de canal N y hacia afuera en el caso
del JFET de canal P.
Diferencias Canal N Y P
CANAL N
En la unin pn, al polarizar en inversa la puerta y el canal, una capa del canal adyacente a la puerta
se convierte en no conductora. A esta capa se le llama zona de carga espacial o deplexin. Cuanto
mayor es la polarizacin inversa, ms gruesa se hace la zona de deplexin; cuando la zona no
conductora ocupa toda la anchura del canal, se llega al corte del canal. A la tensin necesaria para
que la zona de deplexin ocupe todo el canal se le llama tensin puerta-fuente de corte (VGSoff
Vto). Esta tensin es negativa en los JFET de canal n.
En funcionamiento normal del JFET canal n, D es positivo respecto a S.
La corriente va de D a S a travs del canal.
Como la resistencia del canal depende de la tensin GS, la corriente del drenador se controla por
dicha tensin.
CANAL P
El JFET de canal p se construye exactamente de la misma manera que el dispositivo de canal n
con los materiales p y n invertidos. Las direcciones de la corriente definidas estn invertidas,
del mismo modo que las polaridades reales de los voltajes VGS y VDS. Para el dispositivo de canal
p, el canal se estrechara al incrementarse el voltaje positivo de la compuerta a la fuente y la
notacin del doble subndice producir voltajes negativos para VDS.
10
Caractersticas de transferencia
No existe una relacin lineal entre la entrada y la salida en un FET, la relacin entre
define por la ecuacin de Shockley:
(
Donde
es la variable de control y
se
nombre de curva de transferencia. El trmino cuadrtico dar por resultado una relacin no lineal entre
, produciendo una curva que crece exponencialmente con las magnitudes decrecientes de
. La curva
ms ampliamente usada para el anlisis de circuitos con FET es precisamente la curva de en funcin de
, por lo tanto, slo dando valores de
y en la ecuacin de Shockley se definen los lmites de la
curva de transferencia y slo resta encontrar unos cuantos puntos intermedios para completar la curva de
transferencia.
La grfica anterior tambin se puede determinar a partir de las caractersticas de salida, como se
muestra en la siguiente figura:
11
La curva puede trazarse con un nivel satisfactorio tomando slo cuatro puntos correspondientes
de
o de
. Por ejemplo, si
y si tomamos
, entonces de la ecuacin para
resulta que
. De acuerdo a esto resulta la siguiente tabla prctica para dibujar la curva de transferencia
con slo cuatro puntos.
Tcnica de los 4 puntos:
0
0.3
0.5
12
En las figuras anteriores se muestra una familia completa de curvas caractersticas de drenaje de
un FET en pequea seal. Para valores negativos de
, la unin compuerta-canal est polarizada
en inversa, incluso para
igual a cero.
As, la resistencia inicial del canal es elevada; por lo tanto, para valores pequeos de
, el
FET se comporta como una resistencia situada entre drenaje y fuente. Adems, el valor de esta
resistencia est controlado por
, si
es menor que la tensin de estrangulamiento la
resistencia(
), se convierte en un circuito abierto y decimos que el FET se encuentra
en corte. Al igual que con
, la corriente del drenaje para otros valores de
, al final llega
a ser constante a medida que aumenta
, debido al estrangulamiento en el extremo del canal
correspondiente al drenaje.
La regin en la que la corriente del drenaje es constante se llama regin de saturacin o regin de
estrangulamiento. La regin en la que depende de
se denomina regin lineal o regin
hmica. Estas regiones estn indicadas en las figuras antes mencionadas.
13
Valor
Unidad
25
Vcd
25
Vcd
-25
Vcd
Corriente de compuerta
10
mAcd
310
2.82
125
-65 a +150
Smbolo
mW
14
Ecuaciones ms importantes
Mediante la grfica de entrada del transistor se pueden deducir las expresiones analticas que permiten
analizar matemticamente el funcionamiento de este. As, existen diferentes expresiones para las
distintas zonas de funcionamiento.
Para |
Siendo la IDSS la ID de saturacin que atraviesa el transistor para VGS = 0, la cual viene dada por la
expresin:
Los puntos incluidos en esta curva representan las ID y VGS (punto de trabajo, Q) en zona de saturacin,
mientras que los puntos del rea inferior a sta representan la zona hmica.
Para |
| | (zona de corte):
15
Ecuacin de salida
En la grfica de salida se pueden observar con ms detalle los dos estados en los que el JFET
permite el paso de corriente. En un primer momento, la ID va aumentando progresivamente segn
lo hace la tensin de salida VDS. Esta curva viene dada por la expresin:
(
, siendo:
Por tanto, en esta zona y a efectos de anlisis, el transistor puede ser sustituido por
una resistencia de valor Ron, con lo que se observa una relacin entre la ID y la VDS definida por
la Ley de Ohm. Esto hace que a esta zona de funcionamiento se le denomina zona hmica.
A partir de una determinada VDS la corriente ID deja de aumentar, quedndose fija en un valor al
que se denomina ID de saturacin o IDSAT. El valor de VDS a partir del cual se entra en esta nueva
zona de funcionamiento viene dado por la expresin:
Esta IDSAT, caracterstica de cada circuito, puede calcularse mediante la expresin:
16
(1)
Para la malla de salida
(2)
(3)
(4)
la
17
, se determina
de (2), como
(5)
De (4), se determina
Ejemplo
Determine lo siguiente para la red
a)
b)
c)
d)
e)
f)
18
Solucin
a)
b)
c)
d)
e)
f)
19
Circuito de autopolarizacin
Un JFET se autopolariza usando un resistor en la fuente
Para un punto Q,
obtiene
de (9), se obtiene
y luego
20
Se puede observar que la recta dada por (7) intersecta la curva de la ecuacin de Schockley y
define el punto de operacin como se muestra en la figura
b)
c)
d)
e)
f)
21
Solucion
a)
b)
En el punto quiescente
c)
d)
e)
f)
22
, entonces
(11)
Sustituyendo
, tenemos:
(12)
Los valores
de
.
los fija la red. Y la ecuacin (12) corresponde a una lnea recta en el plano
23
Cuando
relacin
ser igual a
y cuando
sea cero,
ser igual a la
24
a)
25
Cuando
=0mA
Cuando
b)
c)
d)
e)
26
Anlisis de CA
El anlisis de CA de una configuracin del JFET requiere del desarrollo de un modelo de CA de
seal pequea para el JFET. Un componente importante del modelo de CA reflejara el hecho
de que un voltaje de CA aplicado a las terminales de entrada a la compuerta a la fuente
controla el nivel de corriente del drenaje de la fuente.
El voltaje de la compuerta a la fuente controla la corriente del drenaje a la fuente de un JFET.
Ganancia de voltaje
La expresin de ganancia de voltaje en ca para el amplificador en emisor comn se desarrolla
utilizando el circuito modelo mostrado en la figura 6-14. La ganancia es el cociente de un
voltaje de salida de ca en el colector (Vc) entre el voltaje de entrada de ca en la base (Vb).
Impedancia de entrada
del JFET
La impedancia de entrada de todos los JFET comerciales es lo bastante grande para suponer
que las terminales de entrada se aproximan a un circuito abierto. En forma de ecuacin,
Para un JFET un valor prctico de 109 (1000 M) es tpico, en tanto que un valor de 1012 a
1015 es tpico para los MOSFET y MESFET.
27
y la otra
28
Ejemplo
29
Bibliografa
http://www.unicrom.com/Tut_Fet.asp
http://es.wikipedia.org/wiki/Transistor_de_efecto_campo
http://es.wikiversity.org/wiki/Transistor_JFET
http://www.icmm.csic.es/fis/gente/josemaria_albella/electronica/8%20Transistores%20de%20Efe
cto%20Campo.pdf
ftp://ftp.unicauca.edu.co/Facultades/FIET/DEIC/Materias/Electronica_Basica/electronica_teoria_d
e_circuitos_6_ed_boylestad.pdf
http://datateca.unad.edu.co/contenidos/201419/contLinea/index.html
http://cursos.tecmilenio.edu.mx/cursos/at8q3ozr5p/prof/ey/ey09002/anexos/explica14.htm
30