Disese un circuito secuencial por Mealy que realice la suma de dos nmeros de n bits.

Dicha suma se realiza bit a bit comenzando por los bits menos significativos y se inicia
cuando la seal externa M=1 . A su vez el circuito debe generar una seal activa por
flanco de subida, D que active un registro de desplazamiento donde se van
almacenando los datos. El circuito deja de sumar cuando la seal M=0 y entonces
proporciona el resultado 0 e inhibe la seal de desplazamiento.
Se debe de indicar el diagrama de flujo, la tabla de estados, el mtodo de codificacin,
matrices de excitacin y de salida, funciones secuenciales y el esquema del circuito.
Solucin:
En la solucin, aunque no lo piden incluimos una seal C que nos indica si hay acarreo o
no.
1) Diagrama de estados. Incluimos una salida mas que corresponde a la seal de
acarreo resultado de sumar cada para de dgitos y de tener en cuenta si se arrastra un
acarreo de la unidad anterior. Seales para las transiciones MXY/CSD
Estado S0: Estado que indica que no
hay acarreo.
Estado S1: Estado que indica que hay
un acarreo y se tiene que tener en
cuenta en la suma.

2) Tabla de estados siguientes y salida

Estado Actual

Estado Siguiente

Salida

MXY

MXY/CSD

0XX 100 101 110 111 0XX 100 101 110 111
S0

S0

S0

S0

S0

S1 000 001 011 011 101

S1

S0

S0

S1

S1

S1 000 011 101 101 111

3) Minimizacin de estados Claramente se ve que las salidas son diferentes para los
dos estados. No se puede simplificar.
4) Codificacin de estados
Solo tenemos dos estados. Asociamos un cdigo a cada estado
Estado Cdigo
S0

S1

5) Tabla de estados siguientes y salida codificada

Estado Actual

Estado Siguiente

Salida

MXY

MXY/CSD

0XX 100 101 110 111 0XX 100 101 110 111
Q0

Q'0

Q'0 Q'0 Q'0 Q'0

S0

000 001 011 011 101

S1

000 011 101 101 111

6) Eleccin de los elementos de memoria y tabla de excitacin de los mismos

Escogemos flip-flops D. Puesto que tenemos dos estados necesitamos un elemento de
memoria (D0), es decir, una variable de estado.

Estado Actual

Estado Siguiente

Salida

MXY

MXY/CSD

0XX 100 101 110 111 0XX 100 101 110 111
Q0

D0

D0

D0

D0

D0

S0

000 001 011 011 101

S1

000 011 101 101 111

7) Ecuaciones de excitacin de los biestables simplificadas

Los siguientes mapas de Karnaugh nos permiten obtener las ecuaciones de excitacin.
Tendremos un total de cuatro ecuaciones, aunque las correspondientes a D0 y C
coinciden.

D0 =C=MXY Q0 MX Q 0 MY

S=M Q 0 X Y

D=M

8) Circuito
Circuito general en el que la seal de Clr es la seal de inicializacin del circuito.

Circuito combinacional tanto para las salidas como para los estados.

9) Verificacin Simulacin

Figura 1: Cronograma correspondiente al sumador serie. Se puede observar algunos resultados de la suma. Se puede observar la seal D que
corresponde a una seal de reloj cuando M = 1. En este ejemplo la seal Clr vale 0 dese el instante 0 por tanto el biestable se inicializa en ese mismo
momento.