0 valutazioniIl 0% ha trovato utile questo documento (0 voti)
44 visualizzazioni5 pagine
Este documento presenta los resultados de una serie de experimentos realizados para comparar las características eléctricas de las puertas lógicas CMOS y TTL. Los experimentos midieron parámetros como los niveles de voltaje de entrada/salida, funciones lógicas, tiempos de subida y bajada, márgenes de ruido, retardo de propagación y efectos de la carga capacitiva. Los resultados mostraron que las puertas CMOS tienen tiempos de subida y bajada más rápidos, mayores márgenes de ruid
Este documento presenta los resultados de una serie de experimentos realizados para comparar las características eléctricas de las puertas lógicas CMOS y TTL. Los experimentos midieron parámetros como los niveles de voltaje de entrada/salida, funciones lógicas, tiempos de subida y bajada, márgenes de ruido, retardo de propagación y efectos de la carga capacitiva. Los resultados mostraron que las puertas CMOS tienen tiempos de subida y bajada más rápidos, mayores márgenes de ruid
Este documento presenta los resultados de una serie de experimentos realizados para comparar las características eléctricas de las puertas lógicas CMOS y TTL. Los experimentos midieron parámetros como los niveles de voltaje de entrada/salida, funciones lógicas, tiempos de subida y bajada, márgenes de ruido, retardo de propagación y efectos de la carga capacitiva. Los resultados mostraron que las puertas CMOS tienen tiempos de subida y bajada más rápidos, mayores márgenes de ruid
TTL Stephano Guanilo Briones, Luis Antonio Selis Vasquez, Steve Rocha Mamani, Gustavo Lapa Velasquez Facultad de Ingeniera Elctrica y Electrnica, Universidad Nacional de Ingeniera Lima, Per 2014-2 sguanilob@hotmail.com
I. INFORME FINAL
1. Operacin CMOS
a) Completar los niveles de voltaje en la tabla desde los resultados determinados en el laboratorio para el CMOS CD4001. Circuito integrado:
Circuito 1. Operacin CMOS
b) Cul es la tabla de verdad resultante suponiendo lgica positiva? Qu funcin lgica se realiza?
Lgica positiva: Realiza la uncin lgica NOR -(p v q)
c) Cul es la tabla de verdad resultante suponiendo lgica negativa? Qu funcin lgica se realiza en este caso?
Lgica negativa: Realiza la uncin lgica NAND -(p q)
A= LOW B=LOW
C=HIGH A= LOW B=HIGH
C=LOW A= LOW B=HIGH
C=LOW 2. Curva de Transferencia de Voltaje CMOS y TTL
a) Plotear la curva de transferencia de tensin de la compuerta TTL y CMOS, determinado en el laboratorio.
Fig. 1. Curva de transferencia de voltaje CMOS y TTL
b) Cul es el umbral de tensin resultante?
Como se puede ver en el grafico la tencin umbral resultante es 3.4V
c) Ilustrar grficamente el procedimiento para la determinacin de VIL y VIH para una puerta TTL.
VIH=3.4V
Para determinar VIL de disminuye el voltaje desde 5V hasta que la salida de un 0 lgico
VIL=3.16V
d) Cules son los mrgenes de ruido DC0 y DC1 para esta puerta? Mostrar la forma en que se determinaron.
El margen de ruido DC0=VIL-VOL y DC1=VIH-VOH
DC0=3.16-0.4=2.76V DC1=3.4-2.4=1V
3. Tiempos de Subida y Bajada (Rise y Fall)
a) En el siguiente grfico, plotear ambas formas de onda de salida que resulta cuando una onda cuadrada de 307,2 kHz se aplica a una puerta CMOS y una puerta TTL.
Circuito 2. Tiempo de Subida y bajada
Fig. 2. Curva de tiempo de subida y bajada Primera Seal de color amarillo es el TTL Segunda Seal de color azul es el CMOS
b) Qu familia de dispositivos para este dispositivo, TTL o CMOS, tiene el rise y fall time ms rpido?
Como podemos apreciar en la grafica, el TTL tiene rise y fall time de ms duracin que el CMOS. Pues como se ve, el CMOS tiene menos rise que el TTL, viendo en la grfica, el CMOS va casi en forma directa (en cierto de intervalo de tiempo) pero el TTL muestra curvas en su trayectoria (en el mismo intervalo de tiempo). Adems, el CMOS tiene un menor tiempo de cada que el TTL, esto muestra entonces que el fall time del CMOS es ms rpido que del TTL. Esto se puede comprobar de los datos del osciloscopio en la grafica: T. Bajada CMOS: 124 ns. T. Bajada TTL: 22 ns.
4. Margen de Ruido
a) Cul es el margen de ruido DC0 medido por la puerta CMOS?
Fig. 3. Margen de ruido CMOS
En la figura vemos las ondas obtenidas: Como se observa el voltaje pico de la primera onda es 5V mientras que el voltaje pico de la senda es 4.4V entonces el margen de ruido es 0.6V
b) Como resultado de esta medicin y los resultados en la Segunda c) para la determinacin del ruido margen de dispositivos TTL, qu familia de dispositivos sera el mejor candidato para usar en el diseo de circuitos digitales para un entorno elctricamente "ruidoso"?
En un entorno elctricamente ruidoso convendra usar la familia CMOS en vez de la TTL ya que la familia CMOS HCXX tiene mayor margen de ruido.
5. Retardo de Propagacin
a) Trace la forma de onda de salida observada en la parte E de este experimento para determinar el retardo de propagacin a travs de puertas CMOS.
Fig. 4. Ondas de retardo de propagacin
En la figura tenemos, como de color amarillo, a la seal entre dos puertas CMOS y, como de color azul, la seal de salida en una puerta CMOS.
b) Cul es el tiempo de propagacin media resultante por puerta? Indique cmo fue determinado. Compararlo con el retraso medio de propagacin de una compuerta TTL (por ejemplo, un inversor 74LS04) y que figura en la ficha de datos TTL.
De lo cual, superponindolas para encontrar el tiempo promedio entre ella es.
Fig. 5. Superposicion de ondas CMOS y TTL En el grafico podemos apreciar la superposicin de las ondas, y, gracias al Osciloscopio, podemos obtener el retardo de propagacin promedio por puerta CMOS que es igual a 220 ns.
6. Carga Capacitiva.
a) Representa grficamente la dos formas de onda de salida obtenidos en la Parte F:
Fig. 6. Efectos de la carga en el osciloscopio
b) Qu efecto capacitivo de carga se tiene en la subida y bajada de las salidas de la puerta? Calcular la subida y cadas con y sin carga capacitiva.
Usando los cursores del osciloscopio y haciendo la diferencia notamos que: Por el canal 1 el tiempo de subida es de 84ns mientras que en el canal 2 el tiempo de subida es de 72ns. Por el canal 1 el tiempo de bajada es de 80ns mientras que el tiempo de bajada por el canal 2 es de 40ns
7. Sobrepico de Corriente.
a) Grfico de salida de la puerta y formas de onda de tensin de alimentacin obtenida en la parte G.
Circuito 3. Sobre pico de corriente
Fig. 7. Sobre pico de corriente
b) Si esta degradacin de la fuente de alimentacin no se controla en grandes circuitos, la operacin del circuito puede ser afectada. Las numerosas salidas de compuerta de conmutacin en un momento breve, pretenden elaborar grandes cantidades de corriente al mismo tiempo. La fuente de alimentacin puede no ser capaz de satisfacer esta demanda repentina de corriente. Cmo puede eludirse este problema?
Para eludir este problema es necesario el uso de un capacitor estos tratarn de contrarrestar ese efecto oponindose al cambio, si es un pico lo absorbern y si es una baja de tensin, otorgarn a la lnea parte de la energa almacenada por ellos, tratando siempre que la lnea se encuentre a la misma tensin. Este depender de la aplicacin y su respuesta con la frecuencia, ya que no puede colocarse cualquier capacitor. Es recomendable para altas frecuencias el uso de capacitores de Tantalio.
8. Resumen
Estados fsicos representado bits en diferentes Tecnologa Bit de representacin de estado 0 1 CMOS 0 - 1.5 V 3.5 - 5.0 V TTL 0 - 0.8 V 2.0 - 5.0 V
Mrgenes de ruido de CD
Indica cuanto ruido se necesita para corromper un voltaje de salida en un valor que no puede ser reconocido adecuadamente por una entrada.
En general, las salidas CMOS tienen excelentes mrgenes de ruido de CD cuando excitan a otras entradas CMOS (1.25 V). Sin importar el voltaje que se aplica en la entrada de un inversor CMOS, la entrada consume muy poca corriente.
Este es un contraste considerable con los circuitos bipolares de lgica como TTL, cuyas entradas pueden consumir una cantidad considerable de corriente.
Comportamiento de circuitos CMOS Y TTL
En sistemas CMOS puros, todos los dispositivos lgicos del circuito son CMOS, los niveles de salida permanecen muy cerca de las lneas de alimentacin y ninguno de los dispositivos desperdicia energa en sus salidas.
Por otra parte, si las salidas TTL se conectan a las entradas CMOS, entonces las salidas CMOS utilizan ms energa.
9. Recomendaciones y Observaciones
La estabilidad y exactitud en los circuitos reales son difciles de obtener. Estos se ven afectados por las tolerancias de fabricacin de sus componentes, cambios de voltaje de alimentacin y ruidos creados creado por otros circuitos, entre otras cosas.