Circuitos Lógicos Secuenciales PDF

Nuevo Chimbote, Lunes 28 de Abril del 2014
Curso : Sistemas Digitales

Ttulo : Laboratorio 01
Circuitos Lgicos Secuenciales

Docente : Ing. Carlos Guerra Cordero

Integrantes :
Ascoy Guerra Bryan
Vsquez Caballero Oscar

Ciclo: V

[Circuitos Lgicos Secuenciales] 28 de abril de 2014

| Sistemas Digitales 2

CONTENIDO
INTRODUCCIN ................................................................................................................................... 3
OBJETIVOS ........................................................................................................................................... 4
MATERIALES ........................................................................................................................................ 4
MARCO TEORICO ................................................................................................................................. 5
IMPLEMENTACION DE LOS FLIP-FLOPS ............................................................................................. 11
Latch SR con compuertas NOR. ..................................................................................................... 11
Latch SR con compuertas NAND ................................................................................................... 14
Cerrojo D obtenido a partir de un cerrojo SR. .............................................................................. 17
Cerrojo JK ...................................................................................................................................... 18
Cerrojo D a partir de JK ................................................................................................................. 19
Cerrojo SR con entrada reloj. ........................................................................................................ 20
Cerrojo JK con entrada de reloj ..................................................................................................... 21
Cerrojo SR con entradas CK, Preset y Clear. ................................................................................. 22
Cerrojo con entradas de reloj, Preset y Clear ............................................................................... 24
Cerrojo SR disparado por flanco positivo ...................................................................................... 26
C O N C L U S I O N E S .................................................................................................................... 27
R E F E R E N C I A S B I B L I O G R F I C A S ................................................................... 27



INTRODUCCIN
En la lgica secuencial las salidas estn determinadas no slo por las entradas sino
tambin por la secuencia de entradas que condujeron al estado existente, las que
precedieron. En otras palabras el circuito posee memoria.
La Figura 1 muestra un sistema secuencial general, la salida en cualquier momento est
determinada por las entradas presentes y por la informacin almacenada en los
elementos de memoria. La informacin almacenada en la memoria determina el estado
del circuito.
La mayora de los sistemas digitales requieren la funcin de almacenamiento, cuyo
objetivo es mantener los datos binarios durante un periodo de tiempo. Algunos
dispositivos de almacenamiento se usan para almacenamiento temporal y otros para
almacenamiento permanente y pueden memorizar un bit o un grupo de bits.

Algunos tipos comunes de dispositivos de almacenamiento son: flip-flops, registros,
memorias semiconductoras, discos magnticos, cintas magnticas y discos pticos. En
este captulo estudiaremos los circuitos biestables (flip-flops, latches y registros) y el tema
5 describiremos los tipos de memorias semiconductoras.
El flip-flop es un circuito lgico biestable, es decir posee dos estados estables,
denominados SET (1 o activacin) y RESET (0 o desactivacin), en los cuales se puede
mantener indefinidamente, lo que permite el almacenamiento de un bit. Los flip-flops se
implementan con puertas lgicas y son los bloques bsicos de construccin de contadores,
registros y otros circuitos de control secuencial. Tambin se emplean en ciertos tipos de
memorias.
Un registro se forma combinando varios flip-flops de manera que se puedan almacenar
grupos de bits. Por ejemplo un registro de 8 bits se construye a partir de 8 flip-flops.
Adems de almacenar bits los registros se pueden emplear para desplazar los bits de una


posicin a otra dentro del propio registro o fuera del mismo. Estos dispositivos reciben el
nombre de registros de desplazamiento y los veremos en secciones posteriores.
Los circuitos secuenciales se pueden dividir en sncronos y asncronos.

1. Sncronos: las entradas, salidas y los estados internos se muestrean en instantes de
tiempo definidos que son controlados por una seal de reloj.
2. Asncronos: los circuitos responden a cambios en las entradas que se pueden producir
en cualquier momento.
OBJETIVOS
Analizar el principio de funcionamiento de diferentes tipos de Flip-Flops utilizados
comercialmente.
Implementar circuitos secuenciales utilizando estos dispositivos de
almacenamiento.

MATERIALES
COMPUTADORA PORTTIL
Instrumento y elemento indispensable para
desarrollar la prctica de laboratorio, en la
plataforma del programa PROTEUS.

SOFTWARE PROTEUS v.7.8
Es la herramienta para la elaboracin avanzada de
esquemas electrnicos, que incorpora una librera de ms
de 6.000 modelos de dispositivos digitales y analgicos.



MARCO TEORICO

FLIP-FLOPS

Los elementos de memoria en un circuito secuencial se denominan flip-flops.
Un flip-flop posee una o dos entradas, (p. ej., set y reset, en el Flip-Flop SR).
Un flip flop posee dos salidas (Q y Q), una para el valor sin complementar y otra para
el valor complementado almacenado en l.
Un flip-flop se construye a partir de compuertas combinacionales (NAND, NOR) cuyas
salidas realimentan las entradas.

FLIP-FLOPS TIPO RS
Estos circuitos pueden constituirse con compuertas NAND o dos compuertas NOR. Cada
circuito forma un flip-flp bsico, la conexin y el acoplamiento cruzado mediante salida de
una compuerta a la entrada de otra constituye una trayectoria de retroalimentacin. Por
esta razn los circuitos se clasifican como secuenciales asncronos. Cada flip-flop tiene dos
salidas Q y Q, dos entradas, SET para ajustar y RESET para restaurar. A este tipo de flip-
flop se le llama RS.
La operacin de FF RS disparado por flanco es similar a la operacin analizada
anteriormente, con la diferencia de que el cambio de estado se efecta en el flaco de
bajada del pulso de reloj. El estado S=R=1es un estado prohibido.
La tabla caracterstica resume el comportamiento del FF tipo RS disparado por el flanco
negativo.



Forma de onda de una seal de reloj

En general, se necesita una forma de ordenar los diferentes eventos que producen
cambios de estados.
Para esto se usan relojes: Un reloj (clock) es un circuito capaz de producir
seales elctricas de oscilantes, con una frecuencia uniforme.
Esta seal es una serie de pulsos rectangulares o cuadrados y se distribuye a todas
las partes del sistema.
Algunas de sus salidas cambian de estado slo cuando la seal de reloj hace una
transicin.
Cuando la seal de reloj cambia de 0 a 1, se le denomina Flanco de Subida o
Positivo, cuando pasa de 1 a 0 se le conoce como Flanco de Bajada o Negativo.

Forma de onda de una seal de reloj

Seal de sincronismo de reloj: para lograr una sincronizacin controlada de los
circuitos de lgica secuencial.
Cada flip-flop se sincroniza a si mismo al aceptar cambios de sus entradas solo en
instantes determinados



R-S con puertas NOR.
El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lgico
biestable con dos salidas Q Q (una la complementaria de la otra), compuesto de dos
puertas NOR acopladas tal y como muestra la Figura . Se puede observar que la salida de
cada puerta NOR se conecta a la entrada de la puerta opuesta.



R-S con puertas NAND.
El latch R-S (Reset-Set) con entrada activa a nivel bajo es un tipo de dispositivo lgico
biestable compuesto de dos puertas NAND acopladas tal y como muestra la Figura.



Latch R-S con entrada de habilitacin.
A menudo resulta de utilidad poder controlar el funcionamiento del latch de manera que
las entradas se puedan activar en unos instantes determinados. El diagrama y el smbolo
lgico de un latch con entrada de habilitacin se muestra en la Figura. Las entradas S y R
controlan el estado al que va a cambiar el latch cuando se aplica un 1 en la entrada de
habitacin (E, enable). El latch no cambiar de estado hasta que la entrada E est a nivel
alto. Esta tercera entrada (E) permite habilitar o inhibir las acciones del resto de entradas.

Cuando la seal de habilitacin E est a nivel bajo, las seales S y R estarn a nivel alto sin
importar el valor de las entradas R y S. Esto coloca al latch en su modo de memoria,
evitando que la salida cambie de estado. Cuando se activa la entrada de habilitacin, las
seales R y S se invierten y se aplican al latch S - R , es decir, el circuito acta como un
latch R-S con entrada activa a nivel alto.



Latch D con entrada de habilitacin.
Existe otro tipo de latch con entrada de habilitacin que se denomina latch D. Se
diferencia del latch S-R en que slo tiene una entrada (D), adems de la de habilitacin (E).
La figura muestra el diagrama, el smbolo lgico y la tabla de verdad de este tipo de latch.

En resumen cuando la habilitacin (E) est activa la salida Q toma el valor de la entrada
D, y cuando est desactiva, la salida permanece en su estado anterior.



IMPLEMENTACION DE LOS FLIP-FLOPS
Latch SR con compuertas NOR.







Latch SR con compuertas NAND







Cerrojo D obtenido a partir de un cerrojo SR.



Cerrojo JK



Cerrojo D a partir de JK



Cerrojo SR con entrada reloj.



Cerrojo JK con entrada de reloj



Cerrojo SR con entradas CK, Preset y Clear.





Cerrojo con entradas de reloj, Preset y Clear





Cerrojo SR disparado por flanco positivo



CONCLUSI ONES

Tras haber realizado la implementacin de los circuitos en el software PROTEUS se
demostr el correcto funcionamiento los diferentes tipos de FLIP-FLPOS.

Se comprob los circuitos con la tabla de verdad para cerciorarnos de su correcta
implementacin y de esta manera se demostr.
REFERENCI AS BI BLI OGRFI CAS

Sistemas Digitales. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall.
Diseo Digital. M. Morris Mano. Ed. Prentice

.LI NKGRAFI A
http://www.zona-warez.com/tutoriales-ingenieria_electrica.html
http://www.monografias.com/trabajos12/mosscur/mosscur.shtml
http://electronred.iespana.es/electronred/Circuitosintegra.htm

Circuitos Lógicos Secuenciales PDF

Caricato da

Informazioni sul documento

Descrizione originale:

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Circuitos Lógicos Secuenciales PDF

Caricato da

Copyright:

Formati disponibili

Nuevo Chimbote, Lunes 28 de Abril del 2014

Curso : Sistemas Digitales

Potrebbero piacerti anche