ETE Jlio de Mesquita

Elementos Bsicos
da
Eletrnica Digital
Q
Q
K
J
Clock
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
1
1
1
1
1
1
0
A
B
00 01
0
1
11 10 C
0
1
1 1
1 1
1
0
A
B
00 01
0
1
11 10 C
0
1
1 1
1 1
1
0
S = AC + AC + B
_ _
Clock
eset
Q
Q
Q
0
1
!
Atraso
M"#i$o
Atraso
M"#i$o
Professor
Frederico Oioli de Campos
%re&"cio
Esta apostila a compilao do contedo das aulas de Eletrnica Digital que ministrei na ETE Jlio de Mesquita desde
1991 at 1996. Todo ano o contedo soreu alterao !isando a atuali"ao e introduo de no!os conceitos.
# primeira !e" que ministrei esta matria$1991%& usa!a a preparao de aula propriamente dita para compor a lousa e os
alunos a copia!am. 'os ano seguintes $199(& 199) e 199*%& usando uma c+pia ,ero, do caderno do aluno -./io 0andon&
altera!a& no pr+prio quadro negro e na c+pia& os pontos al1os e os incrementa!a com no!os assuntos. Em 1992& a carga 1or.ria
da disciplina oi redu"ida pela metade e no 1a!ia outra sa3da a no ser a composio de uma apostila. Em 1996& a apostila te!e
no!a editorao& correo de erros e& inamente em 1994& graas aos atentos ol1os dos alunos 5agner #l!es da 6un1a e Eric
Dan"i 7emos mais erros oram corrigidos e a no!a edio apresentada nas p.ginas seguintes.
8 contedo a ser estudado compreende os elementos /.sicos da Eletrnica Digital& pontos de partida elementares desta
6i9ncia e que so muito requisitados em e,ames de qualiicao para o mercado de tra/al1o para tcnicos em Eletrnica.
# /i/liograia usada para a ela/orao de todos os te,tos e esquemas est. relacionada a seguir e ca/e a mim alertar
que os apontamentos de aulas& eitos na min1a graduao pela -aculdade de Engen1aria :ndustrial& tam/m oram uma
importante onte de pesquisa.
-rederico 8ioli de 6ampos
0o ;aulo& 1) de 0etem/ro de (<<1
'ndice(
Adjacncia........................................................................................................................................................................ 22
lgebra Booleana............................................................................................................................................................... 5
Analgico X Digital............................................................................................................................................................. 1
Apndice 1 - Portas Lgicas............................................................................................................................................ 75
Apndice 2 Data Books................................................................................................................................................. 80
Apndice 3 Formas Padro........................................................................................................................................... 87
Bibliografia....................................................................................................................................................................... 91
Chave anti rebote............................................................................................................................................................. 38
Circuitos MEALY............................................................................................................................................................. 59
Circuitos Combinacionais................................................................................................................................................. 27
Circuitos MOORE............................................................................................................................................................. 54
Circuitos MOORE com Flip-Flops RS e JK...................................................................................................................... 57
Circuitos Seqenciais....................................................................................................................................................... 50
Circuitos Seqenciais - Elementos Bsicos..................................................................................................................... 35
Circuitos Seqenciais - MOORE e MEALY...................................................................................................................... 54
Codificador....................................................................................................................................................................... 31
Contador Binrio Assncrono............................................................................................................................................ 52
Contador Binrio de Mdulo Arbitrrio Assncrono.......................................................................................................... 52
Contador em Anel............................................................................................................................................................ 50
Contador em Anel Torcido................................................................................................................................................ 51
Converso Analgica/Digital por modulao DELTA ou modulador PWM.......................................................................72
Converso da Base DECMAL para a Base BNRA....................................................................................................... 3
Converso de Base BNRA para a Base DECMAL....................................................................................................... 4
Converso de Bases.......................................................................................................................................................... 3
Converso Digital/Analgica para seqncia de BYTES................................................................................................. 68
Converso Digital/Analgica por demodulao de PWM................................................................................................ 74
Conversor A/D com comparadores de tenso................................................................................................................. 71
Conversor A/D com quantizao em Bytes...................................................................................................................... 71
Conversor D/A a resistor ponderado................................................................................................................................ 68
Conversor D/A de escada R-2R....................................................................................................................................... 69
Conversores D/A e A/D.................................................................................................................................................... 68
Decodificador................................................................................................................................................................... 30
Demultiplexador............................................................................................................................................................... 33
Eletrnica Digital................................................................................................................................................................ 1
Endereamento de um Mapa de Karnaugh...................................................................................................................... 19
Enlace.............................................................................................................................................................................. 22
Estado.............................................................................................................................................................................. 54
Flip-Flop JK...................................................................................................................................................................... 46
Flip-Flop RS..................................................................................................................................................................... 42
Flip-Flop tipo D................................................................................................................................................................. 44
Flip-Flop tipo T................................................................................................................................................................. 47
Funo COMPLEMENTO.................................................................................................................................................. 6
Funo E CONCDNCA............................................................................................................................................... 15
Funo E ou AND.............................................................................................................................................................. 7
Funo GUALDADE.......................................................................................................................................................... 6
Funo NE ou NAND........................................................................................................................................................ 11
Funo NOU ou NOR....................................................................................................................................................... 11
Funo OU EXCLUSVO ou EXCLUSVE OR................................................................................................................. 14
Funo OU ou OR............................................................................................................................................................. 8
Funes Booleanas............................................................................................................................................................ 5
Funes de DUAS OU MAS variveis binrias................................................................................................................ 7
Funes de UMA varivel binria...................................................................................................................................... 6
Funes e Portas Lgicas Especiais................................................................................................................................ 14
dentidades Auxiliares...................................................................................................................................................... 13
rrelevncia...................................................................................................................................................................... 55
Latch RS Assncrono........................................................................................................................................................ 35
Latch RS Sncrono........................................................................................................................................................... 38
Latch Tipo D..................................................................................................................................................................... 40
LM 555............................................................................................................................................................................. 61
Mapa de Karnaugh........................................................................................................................................................... 19
Mapa de Karnaugh de 3 Variveis................................................................................................................................... 21
Mapa de Karnaugh de 4 Variveis................................................................................................................................... 24
Mapa K de 2 Variveis..................................................................................................................................................... 20
Meio Somador.................................................................................................................................................................. 27
Multiplexador.................................................................................................................................................................... 32
Multivibrador Astvel........................................................................................................................................................ 65
Multivibrador Mono-Estvel............................................................................................................................................. 63
Registrador de Deslocamento.......................................................................................................................................... 50
Resumo da lgebra de Boole, Teoremas e dentidades.................................................................................................. 18
Resumo das Funes e Portas Lgicas........................................................................................................................... 17
Seqncia........................................................................................................................................................................ 54
Somador Completo.......................................................................................................................................................... 29
Somadores....................................................................................................................................................................... 27
Tabela de Estados............................................................................................................................................................ 54
Temporizadores................................................................................................................................................................ 61
Teorema de De Morgan.................................................................................................................................................... 12
Transcodificador............................................................................................................................................................... 31
Vantagens da ELETRNICA DIGITAL!
Eletrnica Digital
)ntrodu*+o
A Eletrnica dividida em dois segmentos que, certamente todos, j ouvimos falar:
1) Eletrnica Analgica
2) Eletrnica Digital
A Disciplina Siste$as Digitais e Micro,rocessadores -SDM., ministrada nos primeiro e segundo mdulos do
curso de Eletrnica da ETE Jli de Mesquita, introduz o aluno este ramo da Eletrnica atravs do estudo de
seus Elementos Bsicos e da lgebra de Boole.
Anal/gico 0 Digital
No dia-a-dia encontramos diversos tipos de aparelhos eletrnicos que so classificadas como D)1)TA)S ou
A2A341)C5S. Esta classificao fica por conta do produtor do aparelho ou ento ns mesmos acabamos
por classifica-los intuitivamente. Mas, afinal, quais so os parmetros cientficos usados para classificar um
produto eletrnico em A2A341)C5 ou D)1)TA3?
Antes de mais nada, precisamos definir as palavras ANALGCO e DGTAL.
Usando de um exemplo bastante grosseiro podemos ter uma primeira idia:
a) Rampa X Escada

Ao analisarmos a RAMPA percebemos que se uma pessoa comear a subi-la, poder ocupar cada uma das
infinitas posies existentes entre o incio e o fim, j no caso da ESCADA, a pessoa poder estar em apenas
um dos seus 8 degraus. Sendo assim, podemos dizer, com um certo receio, que a RAMPA est para o
ANALGCO, assim como a ESCADA est para o DGTAL.
b) Voltmetro ANALGCO X Voltmetro DGTAL
Enquanto no Voltmetro ANALGCO, o ponteiro pode ocupar in&initas posies entre o maior e o menor
valor da escala, no Voltmetro DGTAL os valores mostrados pelo display so discretos, isto , existe um
nmero &inito de valores entre o maior e o menor valor da escala.
Atravs destes exemplos, podemos concluir que a classificao dita ANALGCA ser dada a todo dispositivo
que puder apresentar in&initas sadas (ou resultados) entre dois pontos preestabelecidos, em contra partida,
todo dispositivo que apresentar &initas sadas (ou resultados) ser designado de DGTAL.
Usando termos mais cientficos dizemos que um dispositivo ANALGCO quando a sua sada for uma
funo cont6nua e que um dispositivo DGTAL quando a sua sada for uma funo discreta7
1
!
8
10
71
78
701
+ -

71 1 10 !0 80
9
:
No caso dos voltmetros, o processo pelo qual medimos a tenso eltrica entre dois pontos resulta em sa6das.
Porm em determinadas situaes, as entradas que so ANALGCAS ou DGTAS:
c) Boto de Volume X Controle Remoto
Volume
Brilho
Contraste

Para ajustar o volume de seu televisor, usando o "boto", voc ter in&initas posies para escolher, mas no
controle remoto observamos que a intensidade do som muda em pequenos saltos e, em alguns modelos,
aparece no vdeo o valor selecionado, normalmente de 0 a 50. importante observar que voc no consegue
estabelecer o valor 19,5 para o volume do televisor controle remoto, pois os saltos de valores so de 1 em 1.
Podemos dizer, ento, que o televisor com "boto" tem em seu circuito de som uma entrada ANALGCA
para o ajuste e que o televisor controle remoto tem sem seu circuito de som uma entrada DGTAL.
H, ainda, dispositivos com entradas e sa6das ANALGCAS e ,rocessa$ento DGTAL, como o Compact
Disk Player ou CD Player, onde o som original ANALGCO por natureza, a gravao feita de forma
DGTAL, e na reproduo temos novamente o som ANALGCO.
Finalmente podemos dizer, com segurana, que a Eletrnica Analgica processa sinais co$ &un*;es
contnuas e a Eletrnica Digital processa sinais co$ &un*;es discretas.
<antagens da E3ET=2)CA D)1)TA3
Como vimos nos exemplos acima, uma sada digital apresenta um nmero finito de valores e por isso fica
muito mais simples o trabalho com estes sinais, j um dispositivo analgico, com infinitos valores, precisa de
uma anlise muito detalhada, para que o trabalho seja executado sem que se perca partes do sinal.
Para simplificar ainda mais o processamento de sinais digitais, foi retomada uma antiga tcnica de
numerao, a numerao B)2>)A, que usa apenas dois smbolos para a representao de nmeros. Como
os sinais so discretos e portanto mensurveis facilmente, se enumerarmos esses valores usando a
numerao B)2>)A teremos um Conjunto Universo com apenas dois elementos distintos para
representarmos os sinais desejados. sso tudo quer dizer que num dispositivo digital eletrnico teremos o
processamento conjuntos finitos cujos elementos se apresentam em apenas dois valores. A esses conjuntos
d-se o nome de B?TES e aos seus elementos, o nome de B)Ts7
Pode ser que at esse instante esses conceitos ainda estejam confusos para voc, mas no decorrer do curso
as coisas se esclarecero facilmente e de forma natural. Vamos nos concentrar agora em um ponto muito
importante: a converso de nmeros decimais para binrio e vice-versa.
Converso de Bases
Con@ers+o da Base DEC)MA3 ,ara a Base B)2>)A
A base de um sistema de numerao o nmero de ci&ras usadas para a representao das quantidades. Em
nosso dia-a-dia, usamos a base decimal para representarmos nossos quantidades como: idade, dinheiro, datas, peso,
medidas, etc. As dez cifras usadas so:
0,1,2,3,4,5,6,7,8 e 9
A combinao destes smbolos nos permite infinitas representaes de quantidades.
Como j foi dito, a Eletrnica Digital usa a base B)2>)A para o processamento de seus sinais e por analogia
podemos concluir que esta base formada por apenas duas ci&ras:
0 e 1
Usando apenas esses dois smbolos, tambm podemos representar infinitas quantidades e de forma
totalmente equivalente numerao DEC)MA3 conforme mostram os exemplos abaixo:
(5)
10
= ( 101)
2
(10)
10
= ( 1010)
2
(15)
10
= ( 1111)
2
(63)
10
= ( 111111)
2
( 1)
10
= ( 1)
2
(1024)
10
= (10000000000)
2
A regra bsica para fazermos a converso de DEC)MA3 para B)2>)5 a diviso sucessiva por 2,
esquematizada logo a seguir:
1
! !A
11
!!
1
!
8
10
1
!
!
B
1
!
!
0

1
! A0
18
A0
0
!
C
1B
1
!
A
D
1
!
!
1

(23)
10
= ( 10111)
2
(30)
10
= ( 11110)
2
O algoritmo para a execuo desta converso :
a) Dividir por 2 o nmero que se deseja converter ;
b) Se o uociente (resultado) for di&erente de 1, dividir este uociente por 2;
c) Se o novo uociente for diferente de 1 repetir os itens b) e c) at que o uociente seja igual a 1;
d) O B)2>)5 equivalente ao DEC)MA3 o ltimo uociente colocado lado-a-lado com todos os restos das divises,
de baixo para cima.
Exerccios:
Converter os nmeros representados em DEC)MA3 para a representao B)2>)A:
a) 33
b) 27
c) 45
d) 31
e) 32
Con@ers+o de Base B)2>)A ,ara a Base DEC)MA3
Tambm podemos fazer a converso de bases de maneira inversa, isto , a partir de um nmero em BNRO
chegamos ao seu equivalente em DECMAL. Da mesma forma que os nmeros DECMAS podem ser
decompostos em mltiplos de 10 os nmeros em BNRO podem ser decompostos em mltiplos de 2:
(47602)
10
= 40000 + 7000 + 600 + 00 + 2 =
= 4x10
4
+ 7x10
3
+ 6x10
2
+ 0x10
1
+ 2x10
0
(10010)
2
= 10000

+ 0000 + 000 + 10 + 0 =
= 1x2
4
+ 0x2
3
+ 0x2
2
+ 1x2
1
+ 0x2
0
=
= 1x16 + 0x8 + 0x4 + 1x2 + 0x1= (18)
10
Em ambos casos, o valor da ci!ra usada para a representao do nmero multiplicado pela base do nmero
que elevada a n91, onde n o nmero de cifras que compem o nmero. Observe que a na segunda linha
do segundo exemplo que ocorre a converso da base BNRA para a DECMAL e na terceira linha temos
apenas "contas" para resolver.
Exerccios:
Converter os nmeros representados em B)2>)5 para a base DEC)MA3:
a) 1001010
b) 101010
c) 111101
d) 1000000
e) 11111
lgebra Booleana
)ntrodu*+o
Na Frana do sculo passado, um filsofo chamado 1eorge Boole desenvolveu uma sistemtica de anlise
de situaes bastante peculiar. Para o equacionamento e resoluo de seus problemas, o filsofo analisava
cada ponto envolvido na questo e os atribua apenas duas hipteses completamente opostas. Exemplos:
ACESO APAGADO
PERTO LONGE
CLARO ESCURO
VERDADERO FALSO
NORTE SUL
LESTE OESTE
SM NO
HGHT LOW
0 1
Um tpico problema analisvel pela lgica de Boole est descrito abaixo:
Um fazendeiro chamado Bastio tinha dois celeiros, um no lado norte da sua fazenda e outro no lado sulE
um lobo, um bode e vrios ps de couve. Bastio trabalhava duro todo dia e ainda tinha que vigiar seus
pertences pois lobos apreciam os bodes e bodes apreciam ps de couve. O pobre fazendeiro caminhava,
vrias vezes por dia, de um celeiro a outro, com as couves dentro de uma sacola em suas costas e com uma
vara bem comprida nas mos, onde numa extremidade estava amarrado o lobo e na outra o bode.
Este problema, analisado pela lgica Fooleana teria a seguinte estrutura:
1) Se o lobo deixado com o bode, na ausncia de Bastio, ele vai comer o bode.
2) Se o bode deixado com os ps de couve, quando Bastio estiver ausente, ele vai
comer os ps de couve.
3) Bastio, o lobo, os ps de couve e o bode podem estar no celeiro do norte ou no do sul.
George Boole, em sua tese, propunha o uso de @ari"@eis Fin"rias para o equacionamento e resoluo deste
tipo de problema e definia essas variveis como sendo aquelas que podem assumir apenas dois valores.
O mundo, na poca de BooleE usava seus estudos apenas na filosofia, mas desde o surgimento da Eletrnica
Digital, as regras de Boole vem sendo a base fundamental para qualquer estudo nessa rea.
Na matria Eletrnica Digital , vamos aprender a "lgeFra que Boole criou para a resoluo de problemas
equacionados em variveis Fin"rias e tambm como construir pequenos dispositivos capazes nos solucionar
problemas dinmicos como o do fazendeiro Bastio.
Bastio Lobo
Bode Couves
Norte Sul
Sul
Perigo
Ok
COMPUTER's BASTIO
Sul
Sul Norte Norte
Norte
Gun*;es Booleanas
A lgebra desenvolvida por Boole pode ser dividida em dois grupos de funes e ns assumiremos que as
variveis envolvidas so Fin"rias e podem assumir apenas o valores 0 e 1.
1. Gun*;es de HMA @ari"@el Fin"ria
Sejam duas variveis binrias A e Z onde Z funo de A:
Z = f (A)
Como A e Z podem assumir apenas dois valores (0 ou 1) temos apenas duas funes capazes de
relaciona-las:
171. Gun*+o )1HA3DADE
Z = A ( Z igual a A), ou seja:
se A = 0, Z tambm igual a 0, ou
se A = 1, Z tambm igual a 1.
17!. Gun*+o C5M%3EME2T5
A funo 1.2 d origem primeira propriedade das funes da lgebra de Boole:
Exemplo:
Exerccios:
Determine o valor de S nos casos abaixo:
Z = A ( Z o complemento de A), ou seja:
se A = 0, Z igual a 1, ou
se A = 1, Z igual a 0.
O co$,le$ento de uma varivel j
complementada igual ao valor da prpria
varivel sem complemento.
A = 0 A = 1 A = 0
a)A=1S=BB=CC=A
b)C=0D=BB=CS=D
!. Gun*;es de DHAS 5H MA)S @ari"@eis Fin"rias
Sejam n variveis binrias A, B, C, n e Z, onde Z funes de A, B, C, n:
Z = f (A, B, C, n)
Como agora nos envolvemos com mais de uma varivel, teremos um nmero maior de
funes capazes de relacion-las atravs da lgica:
!71. Gun*+o E ou A2D
Z = A

B ou Z = AB
Z assumir o valor 1 se, e somente se, A e B forem 1.
Exemplo:
Dados os valores das variveis binrias A, B, C e D, calcule o valor de S.
A = 1 B = 1 C = 0 D = 0
Soluo:
A Gun*+o E pode relacionar infinitas variveis e no apenas 2 como est sugerindo a definio
anterior ou mesmo o exemplo. Por este motivo temos que reavaliar a sua definio , mesmo que em
nossa disciplina (Eletrnica Digital) usemos poucas vezes mais que 5 variveis em uma mesma
equao.
A funo E ( ou A2D ) tem as propriedades Ele$ento 2eutro e Ele$ento 2ulo muito parecidas
com as mesmas propriedades da multiplicao, mas a funo E no pode ser confundida com esta
opera"o aritm#tica pois uma !un"o l$gica.
E=ABF=BCG=CE
H=GDS=HA
SeIa u$a &un*+o f -AE BE CE D E n. J K onde todas
as @ari"@eis se relaciona$ ,ela Gun*+o EE K
assu$e o @alor 1 seE e so$ente seE todas as
@ari"@eis &ore$ 17
- se A = 1eB = 1E = 1- se B = 1B = 0-
se B = 0eC = 0F = 0- se C = 0eE =
1G = 0- se G = 0eD = 0H = 0- se H =
0H = 1- se H = 1eA = 1S = 1
!7171 9 Ele$ento 2eutro
A 1 J A
A funo E aplicada entre uma varivel e 1 resulta o prprio valor da varivel.
!717! 9 Ele$ento 2ulo
A 0 J 0
A funo E aplicada entre uma varivel Binria e 0 resulta sempre 0.
!717A 9 Ele$ento Co$,le$entar
A funo E aplicada entre uma varivel e seu complemento resulta sempre 0.
!717B 9 Co$utati@a
A B J B A
A ordem em que aplicamos a funo E em duas variveis no altera o resultado da
equao.
!7178 9 Associati@a
- A B . C J A - B C .
Se numa equao temos vrias variveis relacionadas apenas pela funo E podemos
calcular o seu resultado sem nos preocupar com a ordem em que aplicamos a funo.
Exerccios:
Determine os valores de S nos casos abaixo:
!7!. Gun*+o 5H ou 5
Z = A + B
Z assumir o valor 1 se, A ou B ou ambas forem 1.
A A J 0
a)A=1B=0C=A 1D=F
0E=D AS=E
b)C=0B=C 1A=B C
0S=A
Exemplo:
Dados os valores das variveis binrias A, B, C e D, calcule o valor de S.
A = 1 B = 1 C = 0 D = 0

Soluo:
Como podemos observar no exemplo, a Gun*+o 5H pode relacionar mais de duas variveis e ento
temos que melhorar a sua definio:
A funo 5H ( ou 5 ) tem as propriedades Ele$ento 2eutro e Ele$ento 2ulo muito parecidas
com as mesmas propriedades da adio, mas a funo 5H no pode ser confundida com esta
opera"o aritm#tica pois uma !un"o l$gica.
!7!71 9 Ele$ento 2eutro
A : 0 J A
A funo 5H aplicada entre uma varivel e 0 resulta no prprio valor da varivel.
!7!7! 9 Ele$ento L2uloL
A : 1 J 1
A funo 5H aplicada entre uma varivel e 1 sempre resulta 1. Observe que a palavra L2uloL nos
induz a pensar que o resultado da expresso ser 0, mas neste caso a funo resulta 1 e, portanto,
devemos entender que a funo se anula resultando sempre 1.
!7!7A 9 Ele$ento Co$,le$entar
A funo 5H aplicada entre uma varivel e seu complemento sempre resulta 1.
!7!7B 9 Co$utati@a
A : B J B : A
A ordem em que aplicamos a funo 5H em duas variveis no altera o resultado da equao.
E=A + BF=B CG=C E +
FH=G D AS=H + A
- se A = 1eB = 1E = 1- se B = 1C = 0F = 0- se C
= 0%C = 0eF = 0G = 0- se G = 0G = 1G = 0- se G
= 1%D = 0eA = 1H = O- se H = 0eA = 1S = 1
SeIa u$a &un*+o & -AE BE CE D E n. J K onde todas as
@ari"@eis se relaciona$ ,ela Gun*+o 5HE K assu$e o
@alor 1 seE ,elo $enos u$a das @ari"@eisE esti@er n6@el
l/gico 17
A : A J 1
!7!78 9 Associati@a
- A : B . : C J A : - B : C .
Se numa equao temos vrias variveis relacionadas apenas pela funo 5H podemos calcular o
seu resultado sem nos preocupar com a ordem em que aplicamos a funo.
Alm dessas propriedades que as funes E e 5H, apresentam isoladamente, temos tambm outra
propriedade quando analisamos as duas funes simultaneamente:
!7!7D 9 DistriFuti@a
A - B : C . J A B : A C
Se podemos aplicar a propriedade distributiva entre variveis booleanas relacionadas pelas funes E
e 5H podemos tambm colocar variveis em evidncia, quando nos for conveniente. Exemplo:
A B : C B : D B J B - A : C : D .
Exerccios:
a) Verificar se as igualdades so verdadeiras ou falsas:
a) ( A + B ) ( A + C ) = A + BC
b) A + BA = B
2) Simplificar as expresses:
a) F = ( A + B ) ( B + C ) + BC + BA
b) F = ( AB + AC + AD ) ( A + B )
c) F = ( A + B ) ( C + D ) ( A + D ) ( B + C )
d) F = A ( B ( C + D ) + C )
e) F = ( A + B ) ( A + C ) ( A + D )
f) F = ( A + B ) ( A ( D + C ) ) + AB
Conforme discutimos anteriormente neste captulo e mais detalhadamente no A,Mndice 1, a Eletrnica Digital
desenvolveu circuitos capazes de executarem as Funes Booleanas e tambm criou smbolos especiais para cada
circuito. Sendo assim podemos representar equaes complexas usando apenas smbolos. Exemplos:
Exerccios:
1) Representar esquematicamente as funes abaixo:
a) S = A + BC + AC b) S = ( A + B ) ( C + D ) ( A + D )

e,resenta*+o AlgNFrica
S = AB + C
e,resenta*+o Esque$"tica
A
B
C
S

e,resenta*+o AlgNFrica
S = AB + AC + D
A
B
e,resenta*+o Esque$"tica
C
D
S
c) S = A + BC + D d) S = A + B + C
2) Representar algebricamente as funes esquematizadas abaixo:
Da mesma forma que usamos a funo complemento (ou a porta inversora) para calcularmos o complemento
de uma varivel, podemos calcular o complemento de uma funo Booleana, associando em sua sada uma porta
inversora. Na verdade, na lgebra de Boole temos as funes complementares correspondentes s funes E e 5H
designadas como funes independentes e com nomes prprios:
!7A. Gun*+o 2E ou 2A2D
Z assumir o valor 0 se, e somente se, A e B forem 1.
Como nos casos anteriores, precisamos de uma definio mais completa para a funo, ou seja, uma
definio que possa garantir a sua aplicao para um nmero qualquer de variveis.
!7B. Gun*+o 25H ou 25
Z assumir o valor 0 se, A ou B ou ambas forem 1.
Melhorando a definio temos:

a)
A
B
C
D
S

b)
A
B
C
D
S

c)
A
B
C
D
S

d)
A
B
C
S
Z = A B ou Z = AB
Z = A + B
SeIa u$a &un*+o & -AE BE CE D E n. J K onde todas as
@ari"@eis se relaciona$ ,ela Gun*+o 2EE K assu$e o
@alor 0 seE e so$ente seE todas as @ari"@eis &ore$ 17
SeIa u$a &un*+o & -AE BE CE D E n. J K onde todas as
@ari"@eis se relaciona$ ,ela Gun*+o 25HE K assu$e o
@alor 0 seE ,elo $enos u$a das @ari"@eisE esti@er n6@el
l/gico 17
Exerccios:
1) Representar esquematicamente as funes abaixo:
2) Representar algebricamente as funes esquematizadas abaixo:
Um outro estudioso, tambm da poca de Boole, enunciou um teorema que nos permite transformar uma
funo E em uma funo OU e vice-versa e, obviamente o teorema ganhou o seu nome:
A. Teore$a de De Morgan
O complemento da funo E aplicado n variveis igual funo 5H aplicada a essas mesmas n variveis
complementadas.
ou ento:
a) S = A + B C + B
c) S = AB + AC + A + D
b) S = A + B C + D
d) S = A + B + C + AB + AC

a)
A
B
C
D
S

b)
A
B
C
D
S

c)
A
B
C
D
S

d)
A
B
C
D
S
A B C D n = A + B + C + D + n
O complemento da funo 5H aplicado n variveis igual funo E aplicada a essas mesmas n variveis
complementadas.
Exerccios:
1) Verificar se as identidades so verdadeiras ou falsas:

2) Simplificar as expresses:
3) Joo vai ao cinema se Alice for com ele e se ele puder usar o carro da famlia. Entretanto, Alice decidiu ir
praia se no estiver chovendo e se a temperatura estiver acima de 26C. O pai de Joo fez planos para usar o
carro para visitar amigos se estiver chovendo ou se a temperatura estiver acima de 26C.
Equacione o problema utilizando a lgebra de Boole de maneira que esta equao seja 1 quando Joo pode ir
ao cinema.
Vamos finalizar este captulo com um estudo em mais duas funes de Boole aplicveis a apenas duas
variveis. Um estudo mais detalhado sobre essas funes ser feito posteriormente, quando ento
analisaremos as suas aplicaes para um nmero maior de variveis.
B. )dentidades Au#iliares
Podemos ainda usar trs identidades na reduo de circuitos lgicos. So elas:
a) A + AB = A
Se colocarmos A em evidncia, temos:
A ( 1 + B ) = A
Como 1 + B = 1, ento:
A 1 = A, ou seja:
A = A
A + B + C + D + n = A B C D n
a) AB + AC = A + B
b) AB + AC = A + B
a) F = A + B + C + AC + AB + BC
b) F = A B C + A B + A C + B
c) F = A + B + C + D ABC + B d) F = A + B + C + D ABCD
b)
c) ( A + B ) ( A + C ) = A + BC
Aplicando a Distributiva:
= AA + AC + BA + BC
= A + AC + AB + BC
= A + A ( C + B ) + BC
= A ( 1 + C + B ) + BC
= A 1 + BC
= A + BC
8. Gun*;es e %ortas 3/gicas Es,eciais
Temos ainda duas funes lgicas e suas respectivas portas que devem ser encaradas de
forma especial pois a elas no se aplicam diretamente as propriedades e teoremas etudados at
agora. So elas:
871 Gun*+o 5H E0C3HS)<5 ou E0C3HS)<E 5
Z assumir o valor 1 se, e somente se, A e B tiverem valores diferentes.
Podemos analisar o circuito que executa esta funo a partir da associao de portas lgicas j estudadas.
sso facilita o entendimento e absolutamente suficiente j que o nosso propsito no o estudo da Eletrnica
Digital a nvel de componentes discretos e sim a nvel de circuitos integrados.
Se a funo 5H E0C3HS)<5 assume o valor 1 somente quando os valores em suas entradas so diferentes
temos apenas duas possibilidades para que isso acontea (considerando que esta funo est sendo aplicada
em apenas duas variveis):
A = 0 e B = 1 ou A = 1 e B = 0
Temos, ento a seguinte associao capaz de executar essa funo:
Z = A B
A + AB = A + B
Conforme ja vimos, o complemento de um complemento no altera uma expresso, temos:
A + AB = A + AB
Reduzindo a expresso pelo teorema de De Morgam:
= A AB = A ( A + B ) = A ( A + B )
Aplicando a Distributiva:
= AA + AB = 0 + AB = AB = A + B
= A + B
A simbologia usada para representar esta funo :
87! Gun*+o E C5)2C)DO2C)A
Z assumir o valor 1 se, e somente se, A e B tiverem valores iguais.
Se a funo E C5)2C)DO2C)A assume o valor 1 somente quando os valores em suas entradas so iguais
temos, tambm, apenas duas possibilidades para que isso acontea (considerando, tambm que esta funo
est sendo aplicada em apenas duas variveis):
A = 0 e B = 0 ou A = 1 e B = 1
Da mesma forma que o caso anterior, vamos analisar a funo E C5)2C)DO2C)A usando a associao de
portas lgicas j estudadas:

A
B
S

A
B
S
Z = A B

A
B
S
A simbologia para representar esta funo :
muito normal e muito prtico usarmos tabelas para mostrarmos os valores que uma funo Booleana pode
assumir, pois se considerarmos um nmero finito de variveis estas tabelas tero um nmero finito de linhas e
representaro todos os resultados possveis. Para calcularmos o nmero de linhas para representarmos todas
as situaes basta usarmos a seguinte relao:
nlinhas = (2)
nvariveis
Exemplo:
Uma tabela que represente a funo E aplicada a duas variveis deve ter:
nlinhas = 2
2
= 4
Esta tabela tem a aparncia ilustrada abaixo, e recebe o nome de TaFela <erdade pois capaz de
representar todas as situaes possveis para o nmero especificado e variveis:
A B S
0 0
0
0
1
0 1
1 1 1
0
0

A
B
S
esu$o das Gun*;es e %ortas 3/gicas

Nome da Funo Representao Algbrica Representao Lgica Tabela Verdade
E ou AND
S = A + B
S = A B
OU ou OR
NE ou NAND
NOU ou NOR
OU EXCLUSVO
E CONCDNCA
S = A B
S = A B
S = A B
S = A + B
A B S
0 0
0
0
1
1
1 1
0
1
1
1
A B S
0 0
0
0
1
1
1 1
0
0
0
1
A B S
0 0
0
0
1
1
1 1
1
1
1
0
A B S
0 0
0
0
1
1
1 1
1
0
0
0
A B S
0 0
0
0
1
1
1 1 0
0
1
1
A B S
0 0
0
0
1
1
1 1
1
1
0
0
GUALDADE
"DRVER"
S = A
COMPLEMENTO
"NVERSOR"
S = A
A S
0
0
1 1
A S
0
1 0
1
A S
A S
A
B
S
A
B
S
A
B
S
S
A
B
S
A
B
S
A
B
esu$o da >lgeFra de BooleE Teore$as e )dentidades
Relaes Fundamentais:
Funo Co$,le$ento
Funo E A 1 = A
A 0 = 0 A A = A
Funo 5H A + 1 = 1
A + 0 = A A + A = A
Propriedades da Funo E e da Funo 5H (separadas)
Co$utati@a AB = BA A + B = B + A
Associati@a (AB)C = A(BC) (A+B)+C = A+(B+C)
Propriedades das Funo E e da Funo 5H (juntas)
DistriFuti@a A(B+C) = AB + AC
E@idMncia AB + CB + DB = B(A+C+D)
Teore$a de DE M51A2
Gun*+o 5H E0C3HS)<5

Gun*+o E C5)2C)DO2C)A
)dentidades Au#iliares
A + AB = A
( A + B ) ( A + C ) = A + BC
A = A

A A = 0

A + A = 1
AB = A + B
A + B = AB
A B = AB + AB = A B
A B = AB + AB = A B
A + AB = A + B
Mapa de Karnaugh
)ntrodu*+o
No captulo anterior vimos toda a lgebra de Boole e tambm como simplificarmos as funes usando seus
teoremas e propriedades. Agora estudaremos uma nova metodologia para conseguirmos fazer as mesmas
simplificaes ou redues de funes lgicas. Esta nova metodologia foi criada com o intuito de tornar mais
simples o nosso trabalho. Veitch e Karnaugh, foram dois estudiosos do sculo passado que tornaram possvel
a simplificaes de funes lgicas por simples observao visual da tabela verdade, quando esta est
transcrita em mapas especialmente criados para este procedimento.
Endere*a$ento de u$ Ma,a de KarnaugP
O mapa de Karnaugh nada mais que uma tabela verdade escrita de uma forma diferente. Ele composto
pelo um nmero de cNlulas igual ao nmero de linPas da tabela verdade e, portanto, tem 2
n
clulas, onde n
o nmero de variveis que compem a funo. Ento antes de mais nada temos que saber como que se
transcreve uma tabela para um mapa de Karnaugh e tambm que saber como que este mapa.
Acredito que todos ns saibamos como jogar um jogo chamado BatalPa 2a@al que tem o seguinte aspecto:
A B C D E G
1
!
A
B
8
D
Q
Q
Q
Q
Q
Q
Q
Q Q
Se sabemos jogar Batalha naval, sabemos que a fileira vertical composta por quatro asteriscos tem os
seguintes endereos:
B2, B3, B4 e B5
Por analogia, as fileiras compostas por trs asteriscos em diagonal e a fileira composta por dois asteriscos na
horizontal tem, respectivamente os seguintes endereos:
D4, E3 e F2 e
E6 e F6
Se entendemos esta sistemtica de endere*a$ento podemos verificar que num mapa de Karnaugh o
processo muito parecido. Observe o exemplo de um Mapa K de quatro variveis:
A
B
C
D
00 01 11 10
00
01
11
10

O endereo da clula :
A = 1, B = 0, C = 0 e D = 0
O endereo da clula :
A = 1, B = 0, C = 1 e D = 0
e, finalmente, o endereo da clula :
A = 0, B = 1, C = 0 e D = 1
Observe a maneira particular que colocamos os valores em binrio. Eles no esto na ordem que estamos
acostumados a usa-lo e esta justamente a maneira particular que caracteriza o mapa de Karnaugh.
Para exemplificarmos o endereamento de um mapa K fica mais fcil e mais claro iniciarmos com um mapa
de quatro variveis, mas didaticamente vamos estudar primeiro os mapas de 2 e 3 variveis para ento
chegarmos o de 4.
Ma,a K de ! <ari"@eis
Uma mapa de Karnaugh de duas variveis tem o seguinte aspecto e conforme a sistemtica de
endereamento vista anteriormente teria a seguinte transcrio da sua respectiva tabela verdade:
Tabela Verdade Mapa de Karnaugh
A
B
0 1
0
1 1
0
1
1
A B S
0 0
0
0
1
1
1 1 1
0
1
1
Analisando um mapa K detalhadamente podemos identificar regies onde A sempre 0, onde B sempre 0,
onde A sempre 1 e onde B sempre 1, conforme ilustrado abaixo:
A
B
0 1
0
1
A
B
0 1
0
1
A
B
0 1
0
1
A
B
0 1
0
1
A = 0 A = 1
B = 0
B = 1
Se voltarmos ao primeiro exemplo do mapa de Karnaugh de 2 variveis podemos entender como esta
metodologia funciona. Observe que as regies em que a funo tem como resultado o valor 1 so as regies
em que A = 1 ou em que B = 1 e isso nos d a simplificao de Karnaugh, ou seja:
S = A + B
Percebemos, ento que esta a prpria funo 5H e j deveramos esperar por isso, pois a tabela verdade
a tabela da funo OU.
A B S
0 0
0
0
1
1
1 1 1
0
1
1
A
B
0 1
0
1 1
0
1
1
S = A + B
Vamos analisar agora o caso da funo E. Temos a sua tabela verdade e a respectiva transcrio para o mapa
de Karnaugh:
A B S
0 0
0
0
1
0 1
1 1 1
0
0
A
B
0 1
0
1 1
0
0
0
Pelo mapa K observamos que nica cNlula em que a funo apresenta como sada o valor 1 justamente a
intercesso das regies em que A = 1 e B = 1, ento dizemos que S = A B.
Exerccios:
Escrever as funes representadas pelas tabelas verdade abaixo:
A B S
0 0
0
0
1
1
1 1
1
1
1
0
a"
A B S
0 0
0
0
1
1
1 1
1
0
0
0
#"
A B S
0 0
0
0
1
1
1 1 0
0
1
1
c"
A B S
0 0
0
0
1
1
1 1
1
1
0
0
d"
Ma,a de KarnaugP de A <ari"@eis
Podemos analisar tambm funes de trs variveis atravs dos mapas K, e para isso basta usarmos dois
mapas de duas variveis associados convenientemente. Temos ento duas formas de associ-los que so
completamente equivalentes:
A
B
00 01
0
1
11
10
C
A
B
C
00
01
11
10
0 1
A partir deste instante temos que definir alguns parmetros para prosseguirmos os nossos estudos. So eles:
1. AdIacMncia
Consideraremos duas clulas de um mapa de Karnaugh adIacentes se, e somente se, as variveis que a
endeream apresentem a,enas u$a mudana de valor. Exemplos:
A
B
C
00
01
11
10
0 1




As clulas e so adjacentes pois para A = 0, B = 0 e C = 0 e para E A = 1, B = 0 e C = 0. Percebemos
ento que apenas A apresentou mudana em seu valor.
As clulas e no so adjacentes pois para A = 0, B = 1 e C = 1 e para , A = 1, B = 1 e C = 0.
Percebemos ento que A e C apresentaram mudanas em seus valores.
Exerccios:
Dado mapa de Karnaugh anterior, indicar se as clulas listadas abaixo so adjacentes ou no, justificando a
sua resposta:
a) e
b) e
c) e
d) e
$" Enlace
Enlace o agrupamento que fazemos no mapa K afim de visualizarmos as clulas adjacentes. De cada
enlace teremos uma expresso booleana correspondente e estes nos daro o resultado do mapa que a
funo simplificada. Os enlaces s podem agrupar um nmero de clulas que seja igual a uma potncia de
dois ou seja 1 ( 2
0
), 2 ( 2
1
), 4 ( 2
2
), 8 ( 2
3
) etc.
Um mapa de Karnaugh de 3 variveis na sua forma horizontal pode ter apenas os seguintes enlaces:
A
B
00 01
0
1
11
10
C
Enlaces de % c&l'la
A
B
00 01
0
1
11
10
C
A
B
00 01
0
1
11
10
C
A
B
00 01
0
1
11
10
C
Enlaces de ! c&l'las
A
B
00 01
0
1
11
10
C
A
B
00 01
0
1
11
10
C
A
B
00 01
0
1
11
10
C
Enlaces de ( c&l'las
A
B
00 01
0
1
11
10
C
Enlace de ) c&l'las
Podemos concluir ento que cada enlace define uma regio onde as variveis de endereamento apresentam
uma propriedade em comum. Portanto para resolvermos um mapa de Karnaugh devemos seguir os seguintes
passos:
1) dentificar as clulas cujos valores so 1
2) Fazermos os enlaces permitidos ( observando as adjacncias e o nmero de clulas do enlace )
3) Deduzirmos a expresso booleana para cada enlace e agruparmos essas expresses atravs da
funo 5H.
Exemplo:
Deduzir a funo booleana que representa a tabela verdade abaixo usando o mapa de Karnaugh:
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
1
1
1
1
1
1
0
A
B
00 01
0
1
11
10
C
0
1
1 1
1 1
1
0
A
B
00 01
0
1
11
10
C
0
1
1 1
1 1
1
0
S = AC + AC + B
_ _
Exerccios:
Deduzir as funes booleanas representadas pelas tabelas verdade a seguir:
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
a"
1
0
0
0
1
1
1
0
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
#"
0
1
0
0
0
0
1
1
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
c"
1
1
0
1
1
1
0
1
Ma,a de KarnaugP de B <ari"@eis
Podemos analisar tambm funes de quatro variveis atravs dos mapas K, e para isso basta usarmos dois
mapas de trs variveis associados convenientemente.
A
B
C
D
00 01 11 10
00
01
11
10
As regras de adIacMncias e de enlaces para o mapa de Karnaugh de 4 variveis continuam sendo as
mesmas j que estas regras valem para mapas com qualquer nmero de clulas. Por isso, neste caso no
vamos analisar todos os tipos de enlaces possveis, pois podemos correr o risco de criar vcios aos alunos que
passariam a procurar esta referncia ao invs de deduzir quais enlaces so vlidos a partir da anlise de cada
caso. Para ilustrar o procedimento da resoluo segundo Karnaugh em um mapa de 4 variveis citaremos um
exemplo:
Dada a tabela verdade abaixo, deduza a funo booleana utilizando o mapa K:
5Fser@a*;es i$,ortantes(
%ara n+o co$eter$os erros no $o$ento de &aRer$os os enlacesE de@e$os
oFser@ar duas regras(
1. GaRer ,ri$eiro os enlaces co$ $aior n$ero de cNlulasE ,ois caso contr"rio
corre$os o risco de &aRer$os agru,a$entos que ,oderia$ ser suFstitu6dos ,or
u$ $aior7
!. <eri&icar se e$ cada enlace e#iste ,elo $enos u$a cNlula que ,erten*a a
a,enas u$ enlaceE ,ois corre$os o risco de &aRer$os enlaces redundantesE ou
seIaE enlaces ,er&eita$ente dis,ens"@eis7
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
D
1
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
A
B
C
D
00 01 11 10
00
01
11
10
1
0
1
1 1
1
1
1 0
1
0 0
0 0
0
1
S = BD + CD + ABD
Obs.
O termo BD devido ao grupo formado
pelos
quatro
cantos
Exerccios:
Deduzir as funes booleanas representadas pelas tabelas verdade a seguir:
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
D A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
D A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
D a" #" c"
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Exerccios de fixao
Fazer os enlaces e deduzir as funes booleanas nos mapas de Karnaugh representados abaixo:
A
B
0 1
0
1
a"
1 0
0 1
A
B
0 1
0
1
#"
1 1
0 0
A
B
0 1
0
1
c"
1
1 0
0
A
B
C
00
01
11
10
0 1
1 0
1 1
1 1
1 0
d"
A
B
00 01
0
1
11
10
C
1 0
1
1
1 1 0
0
e"
A
B
C
00
01
11
10
0 1
0
0 0
0
1 1
1
1
f"
A
B
C
D
00 01 11 10
00
01
11
10
g"
1
0
1
1 1 1 1
1 1
1 1
0 0
0 0
0
A
B
C
D
00 01 11 10
00
01
11
10
*"
1 1 1
1
1
1
1
1
1
1 1
1
0
0
0
0
A
B
C
D
00 01 11 10
00
01
11
10
i"
1
1 1
1
1
1
1
1
1
1
0 0
0
0
0
0
Circuitos Co$Finacionais
So circuitos digitais que tem como sadas o resultado de funes lgicas aplicadas s suas entradas. Estes
circuitos so formados apenas por portas lgicas e podem ter apenas uma sada, ou ento vrias. Em relao s suas
entradas podemos concluir que dever ter um nmero maior que 1, pois caso contrrio teramos uma funo de
apenas uma varivel e desta forma estaramos restritos s funes igualdade e co$,le$ento. Exemplos:
Arran+o
L,gico
A
B
C
D
E
S
Arran+o
L,gico
A
B
C
D
E
S
S
S
1
2
3
Estudaremos os circuitos combinacionais mais importantes que temos na Eletrnica Digital, mas no podemos
nos esquecer que qualquer arranjo lgico que se enquadre na definio feita acima ser um circuito conbinacional.
Acontece, porm que alguns deles so muito usados e sempre aparecem na mesma forma ou ento com pequenas
variaes e por este motivo devem ter um tratamento especial. So eles:
1 9 So$adores
Esses circuitos so capazes de executar a so$a arit$Ntica de dois nmeros em binrio. So muito utilizados
em circuitos digitais que executam operaes aritmticas, pois podemos reduzir todas operaes aritmticas
um conjunto de somas. Analisaremos estes circuitos em duas partes para sermos mais didticos.
171 9 Meio So$ador
Este arranjo lgico capaz de "calcular" a soma de dois bits. Para um melhor entendimento analise os quatro
possveis casos da soma de dois bits e veja que esta anlise fundamental para o equacionamento da funo.
0
0
+
0
1
1
+
0 1
0
1
+
1
0
1
+
1 ( 2 )
10
Para montarmos a tabela verdade do problema vamos chamar o primeiro nmero de A, o segundo de B, o
resultado de S e o "vai um" de C ( Carry Bit ). Observe que nos trs primeiros casos o Carry Bit sempre nulo,
mas no ltimo caso ele tem o valor 1.
Uma vez montada a tabela verdade chegamos funo lgica atravs da resoluo dos mapas de Karnaughs
correspondentes, um para a sada A e outro para a sada B. E, depois, construmos o circuito com portas
lgicas.
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
0 1
A
B
0 1
0
1 1 0
0 1
- . A/ 0 A/ . A /
1 1

A
B
0 1
0
1 1
0 0
0
- . A/
A
/
-
C
Sabemos que os nmeros em binrio podem ter muito mais que 1 Bit. Vamos, ento estudar um circuito que
seja capaz de "calcular" a soma de nmero binrios com mais de 1 Bit.
17! 9 So$ador Co$,leto
Analise como fazemos a soma de dois nmeros onde cada um tenha mais que um Bit:
10010111010
+
11001011100
101100010110
1 1 1 1 1 1
Usando o mesmo processo discutido no circuito do meio somador, podemos equacionar e chegar a um circuito
capaz de "calcular" a soma aritmtica de dois nmero quaisquer em binrio, mas na verdade cada circuito
ser responsvel pelo "clculo" da soma de uma coluna. No caso do exemplo anterior, precisaremos de onze
circuitos j que cada parcela da soma composta por nmeros de onze bits.
Antes de iniciarmos o projeto vamos definir o nome das variveis que utilizaremos:
A = Bit do primeiro nmero C
n
= "Veio um"
B = Bit do segundo nmero C
n+1
= "Vai um"
B A S
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
Cn
Cn:1
0
1
1
1 1
1
1
1
1
0
0
0
0
0
0 0
A
B
00
01
11
10
0 1
Cn
00
01
11
10
0 1
0
0
0
0
1
1 1
1
A
B
Cn
0 1
0
0
0
1
1
1
- . C A/ 0 C A/ 0 C A/ 0 C A/
n n n n
1 1 1 1 1 1
C . C / 0 A/ 0 C A
n n n0%
A
/
C
n
- Cn0%
Como podemos observar, o nmero de portas lgicas necessrias para a construo de um So$ador
Co$,leto muito grande ainda mais quando lembramos que este circuito capaz de somar apenas dois bits.
Para somarmos dois nmeros de 8 bits cada, por exemplo, precisaremos de 8 circuitos iguais a este e isto
torna invivel o desenho do circuito completo. Uma sada para este problema de representao usarmos
representaes simplificadas como sugere o exemplo abaixo:
-C
A / C
C -
2 2 2
2 )
-C
A / C
C -
3 3 3
3 2
-C
A / C
C -
4 4 4
4 3
-C
A / C
C -
( ( (
$ (
-C
A / C
C -
$ $ $
! (
-C
A / C
C -
! ! !
! $
-C
A / C
C -
% % %
% %
-C
A / C
C -
5 5 5
5 %
Observe que o primeiro bloco da direita tem a sua entrada C
o
aterrada, j que em uma soma de duas parcelas
nunca teremos o "veio um" na primeira coluna. Sendo assim poderamos substituir este bloco pelo bloco de
um Meio So$ador conforme mostra o exemplo seguinte:
-C
A / C
C -
2 2
2
2 )
-C
A / C
C -
3 3
3
3 2
-C
A / C
C -
4 4
4
4 3
-C
A / C
C -
( (
(
$ (
-C
A / C
C -
$ $
$
! (
-C
A / C
C -
! !
!
! $
-C
A / C
C -
% %
%
% %
6-
A /
C -
5 5
5 %
Exerccios
Calcular a soma dos nmero em binrio indicadas abaixo, indicando ao lado os valores correspondentes em
decimal:
%55%
5%5%
0
a"
5%%5
55%%
0
#"
%555
5%%%
0
c"
%%%5
5%%%
0
d"
! 9 Decodi&icador
Decodificador um circuito combinacional que ativa uma sada diferente para cada cdigo diferente colocado
em suas entradas. Um exemplo de tabela verdade e projeto de circuito esta logo abaixo:
A B S
0 0
0
0
1
1
1 1
S S S
0 1 ! A
1
0
0
0
0
0
0
0 0
0 0
0
0
1
1
1 - . A/
$
- . A/
5
1 1
- . A/
%
1
- . A/
!
1
A
B
0 1
0
1
1 0
0 0
A
B
0 1
0
1
1 0
0 0
A
B
0 1
0
1 1
0 0
0
A
/
5 %
5
% 1
0
0
0
A
/
- - - -
5 % ! $
Decodificador
7 ! 8 ( "
A
/
-
5
-
%
-
!
-
$
A 9 Codi&icador
Este circuito executa a funo in@ersa a do codificador ou seja produz um cdigo diferente em suas sadas
para cada entrada diferente ativada. Podemos analisar o projeto do circuito atravs de uma tabela verdade
construda a partir da sua definio.
) ) A
0
0
0
1
1
1
1
)
0 0
0
0
0 0
0
0
0
) B
1 0 ! A
0
0
0
0
1
1
1
1
A tabela verdade pode parecer um pouco estranha pois apesar de ter quatro variveis de entrada no tem a
esperadas dezesseis linhas. O problema que as quatro entradas s podem ser ativadas uma de cada vez e
com isso temos que eliminar todas as outras combinaes possveis para elas, mas para resolvermos o
circuito atravs dos mapas de Karnaugh teremos que ter todas as linhas. Vamos ento introduzir o conceito de
irrele@Sncia:
Em alguns casos de circuitos combinacionais teremos situaes que nunca acontecem e portanto no nos
importaremos com os valores das entradas destes casos. Dizemos ento que so casos irrele@antes, ou seja,
tanto faz as entradas terem nvel lgico 1 ou nvel lgico zero. A grande vantagem desta situao que para
resolvermos os mapas de Karnaugh destes circuitos podemos considerar os nveis lgicos como 1 ou como 0
levando em considerao apenas nos for mais conveniente para conseguirmos um maior enlace do mapa sem
nos esquecer das regras que regem esses enlaces. Analise ento como fica o projeto deste codificador:
) ) A ) ) B
1 0 ! A
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
1
0
0
0 1
1 1
0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
00 01 11 10
00
01
11
10
00 01 11 10
00
01
11
10
1
0
1
0
X
X
X
X
X
X
X
X
X
X
X
X
0
0
1
1
X
X
X
X
X
X
X
X
X
X
X
X
/ . I 0 I
% $
A . I 0 I
! $
5
I
$
I
I
%
I
!
A
/
5
I
I
%
I
!
$
I
5
I
I
%
I
!
$
I
Observe que a entrada
0
no conectada no circuito propriamente dito e que pela lgica isto est certo, pois
quando esta estiver ativada devemos ter nas sadas A = 0 e B = 0.
Um exemplo de aplicao para os codificadores e decodificadores so os teclados de computadores. Voc j
deve ter notado que um teclado deste tipo tem normalmente 105 teclas, mas o fio que os conecta com o
gabinete da CPU muito fino para conter 105 fios. Na verdade as teclas so codificadas atravs de um
codificador para economizarmos em fios. Veja que um codificador com 7 sadas pode ter 128 entradas. sso
significa que podemos transmitir por uma via de 7 fios 128 valores diferentes, onde cada valor representa uma
tecla. O circuito responsvel pela codificao de teclados dos computadores atuais mais complexo que este
que estudamos, mas o princpio de funcionamento o mesmo.
B 9 Transcodi&icador
o circuito combinacional que capaz de transformar um cdigo, em binrio, em outro, tambm em binrio.
Como exemplo deste circuito vamos analisar o transcodi&icador ,ara dis,laT de sete seg$entos que
transforma uma numerao em binrio nos nveis lgicos necessrios para que em um display de sete
segmentos tenhamos aceso o algarismo em decimal correspondente. Vamos primeiro analisar o display de
sete segmentos:
#
c
d
e
f
g
a
Podemos encontrar este tipo de display com duas denominaes diferentes: anodo co$u$ e catodo
co$u$. sto se deve a fato de serem construdos a partir de 3EDs e como os leds so diodos emissores de
luz, tambm tem seus terminais denominados de anodo e catodo. Porm para simplificar as ligaes dos 7
leds nesses displays os anodos ou os catodos so todos interligados. Desta forma, se o display for do tipo
catodo co$u$ devemos ligar este terminal ao terra (polo negativo da fonte) e podemos acender cada
segmento aplicando um nvel lgico 1 no terminal correspondente. Porm se o display for do tipo anodo
co$u$, devemos ligar este terminal a Vcc (polo positivo da fonte) e para acender cada segmento devemos
aplicar nvel lgico 0 nos terminais correspondentes. Para efeito de exemplo, vamos considerar que o nosso
display do tipo catodo co$u$ e portanto precisaremos construi a tabela verdade considerando que o
segmento vai acender quando colocarmos nvel lgico 1 em cada terminal. Temos ento a seguinte tabela
verdade:
A B a
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
D F c d e & g
0 1 1 1 1 1 1
0 1 1 0 0 0 0
A
B C
D
00 01 11 10
00
01
11
10
A
B C
D
00 01 11 10
00
01
11
10
A
B C
D
00 01 11 10
00
01
11
10
A
B C
D
00 01 11 10
00
01
11
10
A
B C
D
00 01 11 10
00
01
11
10
A
B C
D
00 01 11 10
00
01
11
10
A
B C
D
00 01 11 10
00
01
11
10
a . # . c . d .
e . f . g .
Encontramos no mercado de Eletrnica este transcodificador pronto em um nico circuito integrado, o que nos
facilita muito montagem de circuitos digitais que exigem este dispositivo. Porm ha um vcio em se chamar
este dispositivo de decodi&icador ,ara dis,laT de C seg$entos mas o seu nome verdadeiro
transcodi&icador ,ara dis,laT de C seg$entos, pois transforma o cdigo binrio no cdigo necessrio para
formar no display o algarismo correspondente em decimal. Podemos encontrar tambm no mercado o
transcodificador para display de 7 segmentos para algarismos Pe#adeci$ais ( 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B,
C, D, E e F ). Como exerccio, projete um transcodificador capaz de transformar o cdigo em binrio em
algarismos hexadecimais em um display de 7 segmentos e desenhe o circuito com portas lgicas.
8 9 Multi,le#ador
Para analisarmos este circuito vamos usar como exemplo uma chave mecnica de 1 polo e 4 posies.
Analise o desenho abaixo:
I
I
I
I
5
%
!
$
-
Com esta chave podemos conectar 4 entradas (
0
,
1
,
2
e
3
) com um nica sada ( S ) de acordo com a
seleo que fizermos girando o seu eixo. Este circuito est muito presente em nosso cotidiano, basta
repararmos. Como exemplo podemos citar a chave seletora de toca-discos, rdio, cassete, CD, etc em
aparelhos de som.
O multiplexador digital funciona da mesma forma e funo, porem opera apenas com sinais digitais e a sua
seleo tambm feita digitalmente. Um exemplo de circuito multiplexador digital est desenhado logo
abaixo:
/ A
I
5
I
%
I
!
I
$
-
A B S
0 0
0
0
1
1
1 1
Ta#ela Verdade
I
3
I
2
I
1
I
0
D 9 De$ulti,le#ador
Este circuito tem a funo inversa do circuito anterior, ou seja, pode conectar uma nica entrada vrias
sadas de acordo com a seleo feita. A chave mecnica nos servir novamente de exemplo. Analise o circuito
abaixo onde temos uma chave mecnica e tambm o circuito digital que executa a funo semelhante a esta
chave:
-
-
-
-
5
%
!
$
I
/ A
-
5
-
%
-
!
-
$
A B S
0 0
0
0
1
1
1 1
S S S
0 1 ! A
0
)
0 0
0 0
0 0 0
0
0
0 0
)
)
)
Chegamos, ento ao final da lgica combinacional. Mesmo que no tenhamos estudado todos os circuitos
combinacionais, o que seria impossvel e fugiria ao objetivo da matria Eletrnica Digital , temos a base
fundamental para o projeto e estudo de qualquer um desses circuitos, basta seguirmos os procedimentos
analisados at aqui, ou seja:
- Definir funo do circuito atravs de sentenas que possam ser transformadas em equaes
Booleanas e minimiza-las atravs da lgebra de Boole, ou ento
- Montar a tabela verdade e deduzir as equaes atravs dos Mapas de Karnaugh
O prximo captulo desta apostila tratar da anlise e projetos de circuitos SeqUenciais, e por algum tempo
nos afastaremos da lgebra de Boole. Porm ao final deste estudo os Mapas de Karnaugh e as funes
booleanas tero fundamental importncia para os projetos que passaro a ser muito mais interessantes e com
aplicaes prticas imediatas. Alm disso tudo, teremos um viso muito mais ampla e completa sobre o
funcionamento de diversos aparelhos comumente encontrados no mercado.
Circuitos SeqUenciais V Ele$entos B"sicos
)ntrodu*+o
Estudamos at agora circuitos digitais que executam funes lgicas, mas so incapazes de armazenar
informaes. Neste captulo iniciamos o estudo sobre os circuitos que alm de armazenarem informaes
tambm podero executar seqncias pr-determinadas. Veja que para que um dispositivo possa executar
uma seqncia necessrio que ele consiga tambm armazenar informaes. Caso contrrio no poderamos
estar falando em seqncia pr-determinada.
Esses circuitos esto bastante presentes em nosso cotidiano. Um semforo, por exemplo um circuito
seqencial pois acende as sua lmpadas sempre na mesma seqncia. A grande maioria dos luminosos de
lmpadas neon tambm so exemplos de circuitos seqenciais. ndo mais a fundo, o computador tambm
um circuito seqencial. Veja como ele pode executar vrias vezes a mesma funo. lgico que o
computador tem em seu interior outros tipos de circuitos, ma a sua base um circuito seqencial.
niciaremos o nosso estudo analisando os elementos bsicos dos circuitos seqenciais e no prximo captulo
estudaremos os circuitos seqenciais que so construdo a partir destes elementos.
1. 3atcP S Ass6ncrono
Este o elemento mais simples e realmente bsico da Eletrnica Digital Seqencial. Todos os outros circuitos
seqenciais so baseados ou formados por associaes deste dispositivo. A sua funo armazenar o valor
de 1 bit por um tempo indeterminado e obviamente poder armazenar apenas dois valores (um de cada vez)
que so o nvel lgico 0 e o nvel lgico 1.
A palavra Ass6ncrono que faz parte de seu nome, indica que ele no tem sincronismo com nada, isto basta
aplicarmos os sinais de comandos que ele armazena um nvel lgico imediatamente. Mais adiante
estudaremos 3atcP S S6ncrono que ter um sinal fazendo o sincronismo do seu funcionamento.
O circuito do 3atcP S Ass6ncrono muito simples e est representado abaixo, seguido de uma anlise do
seu funcionamento:
A B S
0 0
0
0
1
1
1 1
0
0
0
1
Tabela Verdade da Porta NOR

S
Q
Q
onde:
= Reset (provoca o armazenamento do nvel lgico zero)
S = Set (provoca o armazenamento no nvel lgico um)
Q = Sada principal

Q . -a9da a'8iliar 7complemento de " Q
Para analisarmos o funcionamento do Latch RS Assncrono, tomemos como exemplo o funcionamento de um
interruptor de lmpadas:
- Se no mexermos nele, a lmpada permanece no estado em que esta (acesa ou apagada).
- Se desligarmos, a lmpada fica apagada por um tempo indeterminado.
- Se ligarmos, a lmpada fica acesa por um tempo indeterminado.
- No podemos comanda-lo desejando que a lmpada fique acesa e apagada ao mesmo tempo.
O funcionamento do Latch exatamente o mesmo, basta substituirmos a palavra acender para SET e apagar
para RESET. Analise o funcionamento diretamente pelo circuito considerando que inicialmente a sada
principal (Q) est em n6@el l/gico u$ e conseqentemente a sada complementar est em n6@el l/gico Rero:

S
Q J 1
Q J 0
1
0
Se J0 e SJ0 ent+o o circuito
,er$anece no $es$o estado

S
Q J 1
Q J 0
0
0
0
0
0
1

S
Q J 1
Q J 0
1
0
Se J1 e SJ0 ent+o o circuito
ser" ESETAD5

S
Q J 0
Q J 1
1
0
1
0
1
0

S
Q J 0
Q J 1
0
1
Se J0 e SJ0E no@a$enteE
ent+o o circuito ,er$aneceE

S
Q J 0
Q J 1
0
0
0
0
1
0
no@a$ente

S
Q J 0
Q J 1
0
1
Se J0 e SJ1 ent+o o circuito
ser" SETAD5

S
Q J 1
Q J 0
1
0
1
1
0
0
Obs.:
- Muito cuidado para no se atrapalhar com esta anlise nos circuitos da esquerda. Veja que no momento em que
alteramos um sinal nas entradas SET ou RESET, a porta que recebeu esta alterao que muda o seu sinal, porm a
representao deste fato impraticvel no papel.
- Se colocarmos nvel lgico 1 nas duas entradas, teremos nvel lgico 0 nas duas sadas e isso um erro lgico pois
as sadas so complementares. Portanto nunca podemos fazer isso. Lembre-se que impossvel acender e apagar
uma lmpada ao mesmo tempo.

S
Q J 0
Q J 1
0
1
Se J1 e SJ1 ent+o o circuito
a,resenta u$ erro l/gico

S
Q J 0
Q J 0
1
1
1
0
0
1
Na tabela verdade de um Latch RS Assncrono temos que representar os nveis lgicos de forma que
saibamos que temos uma situao atual e iremos passar para uma prxima situao assim que ativarmos
uma das entradas. ndicaremos a situao atual por Q
n
e a prxima por Q
n:1
:
S Q
0 0
0
0
1
1
1 1
n:1
Qn:1
Q
n
Q
n
1
1
0
0
0 0
%er$anece
Set
eset
2+o usado -erro l/gico.
Se representssemos o circuito inteiro do latch em circuitos mais complexos, teramos desenhos muito
grandes e por esse motivo temos uma representao esquemtica que facilita muito o nosso trabalho:
S

Q
Q
Observe que as posies das sadas esto invertidas em relao s entradas se compararmos com a
representao lgica.
Para fazermos os exerccios vamos ter que aprender uma outra forma de representao de sinais lgicos: a
Carta de Tempos. Ela uma sobreposio de grficos que mostram os nveis lgicos todos sincronizados em
uma nica linha de tempo:
t
A
B
S
A
B
S
sinais
Carta de tempos de uma Porta AND
Exerccio
Completar a carta de tempos do Latch RS Assncrono:
S

Q
Q
Temos diversas aplicaes para os Latches RS Assncronos. De imediato vamos ver apenas um exemplo:
CPa@e anti reFote
Uma chave eltrica sem apresenta rudos quando fazemos a comutao devido ao atrito entre os
contatos. Este rudo extremamente indesejvel quando se trata de circuitos digitais ou at mesmo
circuitos de audio e outros quaisquer. Associando um Latch RS Assncrono como mostra o circuito
abaixo, eliminamos completamente este problema:
<cc
<s
t
<s
A
B
%osic+o A %osi*+o B %osic+o A
<cc
<s
A
B
S

Q
Q
R1
R2
Posio A
Posio B
S

<s
Posio A
!. 3atcP S S6ncrono
Como foi comentado anteriormente teramos circuitos sncronos. Este o exemplo de um deles. Precisamos
de circuitos sncronos principalmente quando temos vrios deles operando em conjunto. Para que todos
mudem de estado simultaneamente temos que ter um sinal de sincronismo. Obviamente o dispositivo ter
mais uma entrada para este sinal que se chamar Entrada de Clock. Observe o circuito para entender o seu
funcionamento:
Q
Q

S
Clock

S
Clock

Q
Q
Q
Q
Os sinais Set e Reset somente atuaro no circuito se o sinal de clock estiver em nvel lgico 1, caso contrrio
as portas AND garantem nvel lgico em suas sadas e o latch permanece no mesmo estado. O nome
completo deste circuito 3atcP S S6ncrono Sens6@el ao 26@el 3/gico 17 Temos tambm um outro tipo
deste circuito que o 3atcP S S6ncrono Sens6@el ao 26@el 3/gico 0:
Q
Q
Q
Q

S
Clock

S
Clock

Q
Q
A nica diferena entre esses dois circuitos que o segundo tem um inversor na entrada de clock e isso faz
com que ele s esteja habilitado para mudar de estado quando esta entrada de estiver em nvel lgico zero.
Temos tambm representaes esquemticas simplificadas para os dois circuitos:
S

Q
Q
S

Q
Q
C3K C3K
3atcP S S6ncrono
Sens6@el ao 26@el 3/gico 1
3atcP S S6ncrono
Sens6@el ao 26@el 3/gico 0
Exerccios:
Completar as cartas de tempo para os circuitos:
a) Latch RS Sncrono Sensvel ao Nvel Lgico 1
Clock
S

Q
Q
b) Latch RS Sncrono Sensvel ao Nvel Lgico 0
Clock
S

Q
Q
c) Latch RS Assncrono
S

Q
Q
d) Latch RS Sncrono Sensvel ao Nvel Lgico 1
Clock
S

Q
Q
A. 3atcP Ti,o D
Seria muito conveniente se pudssemos mudar o estado do latch usando apenas um sinal de controle. Para
conseguirmos isso basta associarmos um inversor entre as entradas do Latch RS Sncrono, conforme mostra o
esquema abaixo. O circuito com esta configurao ser chamado de Latch tipo D e tambm apresentado em
duas verses, conforme a sensibilidade do sinal de Clock.
Q
Q
D
Clock
S

Q
Q
C3K
D
D Q
Q
C3K
D Q
0
1
n:1 Q
n:1
1 0
0 1
TaFela <erdade
e,resenta*+o
Esque$"tica
3atcP ti,o D Sens6@el ao 26@el 3/gico 1
Q
Q
D
Clock
S

Q
Q
C3K
D
D Q
Q
C3K
D Q
0
1
n:1 Q
n:1
1 0
0 1
TaFela <erdade
e,resenta*+o
Esque$"tica
3atcP ti,o D Sens6@el ao 26@el 3/gico 0
Exerccios
Completar as cartas de tempo dos dispositivos indicados:
1) Latch tipo D Sensvel ao Nvel Lgico 1
Clock
D
Q
Q
2) Latch tipo D sensvel ao Nvel Lgico 0
Clock
D
Q
Q
3) Latch RS Sensvel ao Nvel Lgico 0
Clock
S

Q
Q
Alguns circuitos formados por vrios 3atcPes ti,o D com todos os clocks interligados tambm chamado de
Latch e tem a funo de armazenar o valor de um BTte:
D Q
Q
C3K
D Q
Q
C3K
D Q
Q
C3K
D Q
Q
C3K
D
0
D
1
D
!
D
A
1
Q
0
Q
1
Q
!
Q
A
O desenho acima mostra claramente que apesar do latch armazenar um byte, mantm as suas sadas
alterando os nveis durante todo tempo em que h a habilitao do sinal 1. Este fato pode causar problemas
em circuitos de grande porte. Determinados circuitos no funcionam por causa deste fato e outros funcionam
muito lentos, pois precisamos um longo tempo de estabilizao de um byte para outro. A soluo deste
problema aconteceu com a associao mestre-escravo de dois latches, sendo que um deles sensvel um
nvel lgico e o outro sensvel ao nvel lgico complementar. Este circuito se chama Gli,9Glo,.
B. Gli,9Glo, S
Circuito lgico:
Q
Q

S
Clock
1 Latch 1 Latch 2 Latch 2 Latch Habilitao =>
MESTE ESCA<5
2 Latch 1 Latch
(Clock)
S R
Q
Q
S R
Q
Q
Como o segundo latch escravo do primeiro, teremos o armazenamento de um novo dado somente quando
houver a transio da habilitao (sinal de Clock) de nvel lgico zero para nvel lgico um. Esta transio de
nvel do sinal do clock se chama Borda de SuFida. Observe tambm que o segundo latch com a posio das
entradas Set e Reset invertidas em relao ao primeiro latch e, conseqentemente o circuito final tem as
posies das sadas invertidas em relao s entradas, se compararmos com a representao lgica de um
latch.
O nome completo deste circuito Gli,9Glo, S Sens6@el W Borda de SuFida e tambm tem representao
esquemtica simplificada. Veja abaixo uma evoluo nos esquemas at chegarmos representao final:
S

Q
Q
C3K
S

Q
Q
C3K
S

C3K
Q
Q
S

Q
Q
C3K
Temos tambm a verso complementar de habilitao, ou seja, o Gli,9Glo, S Sens6@el W Borda de
Descida.
Q
Q

S
Clock
1 Latch 1 Latch 2 Latch 2 Latch Habilitao =>
MESTE ESCA<5
2 Latch 1 Latch
(Clock)
S
R
Q
Q
S R
Q
Q
E a evoluo de seu circuito lgico para a representao esquemtica simplificada est logo abaixo:
S

Q
Q
C3K
S

Q
Q
C3K
S

C3K
Q
Q
S

Q
Q
C3K
A tabela verdade destes circuitos a mesma do Latch RS Sensvel ao nvel. A nica diferena entre eles
que um sensvel ao nvel e o outro sensvel borda do sinal de clock.
Exerccios:
Complete as cartas de tempo dos circuitos indicados:
1) Flip-Flop RS Sensvel s Borda de Subida
Clock
S

Q
Q
2) Flip-Flop RS Sensvel borda de descida:
Clock
Q
Q
S

3) Latch RS Sensvel ao Nvel Lgico 0

Clock
S

Q
Q
8. Gli,9Glo, ti,o D
A possibilidade de podermos armazenar um bit em um Flip-Flop usando apenas um sinal de comando to
importante o quanto era para o Latch. Usando, ento, a mesma tcnica podemos fazer um circuito comandado
desta forma. Analise o esquema abaixo:
Q
Q
Clock
D
Gli,9Glo, ti,o D Sens6@el " Borda de SuFida
S

Q
Q
C3K
D
Q
Q
C3K
D
e,resenta*+o
Esque$"tica
Q
Q
D
Clock
S

Q
Q
C3K
D
Q
Q
C3K
D
e,resenta*+o
Esque$"tica
Gli,9Glo, ti,o D Sens6@el W Borda de Descida
Exerccios:
Completar as cartas de tempo dos circuitos indicados:
1) Flip-Flop tipo D sensvel Borda de Subida
Clock
D
Q
Q
2) Flip-Flop tipo D sensvel Borda de Descida
Clock
D
Q
Q
Assim como temos Latches de n bits, temos Flip-Flops de n bits, mas estes so chamados de registradores. A
sua vantagem sobre o latch a preciso e rapidez de armazenamento em relao ao sinal do clock, pondo fim
nos problemas que o latch apresentava. Veja o exemplo abaixo:
D Q
Q
C3K
D Q
Q
C3K
D Q
Q
C3K
D Q
Q
C3K
D
0
D
1
D
!
D
A
3oad
Q
0
Q
1
Q
!
Q
A
bom lembrar que em determinadas ocasies a morosidade de armazenamento do latch no importa e sim o
fato de instantaneamente estar apresentando os dados em sua sada e ter ainda a capacidade de armazen-
los. Cada circuito ter uma aplicao mais adequada e portanto no existe um melhor ou pior. Tudo depende
da utilizao de cada um no local correto.
D. Gli,9Glo, JK
As palavras SET e RESET significam, em relao a latches e Flip-Flops, armazenar nvel lgico 1 e
armazenar nvel lgico 0, respectivamente. Este fato nos d margem a concluir que jamais poderamos ativar
os dois sinais simultaneamente pois no existe um nvel lgico que seja 0 e 1 ao mesmo tempo. O Flip-Flop
JK tem para o J a mesma funo do SET e para o K a mesma do RESET e permite que ativemos os dois
simultaneamente e se fizermos isso ele complementa o nvel lgico que est armazenando. Analise o
esquema abaixo:
Q
Q
K
J
Clock
Temos a seguir a tabela verdade deste dispositivo que muito parecida com a dos latches e Flip-Flops RS. A
nica diferena que agora temos a possibilidade de usarmos todas as combinaes para os sinais de
comando.
K J Q
0 0
0
0
1
1
1 1
n:1Qn:1
Q
n
Q
n
1
1
0
0
%er$anece
Set
eset
Co$,le$enta Q
n
Q
n
A representao esquemtica do Flip-Flop JK a mesma do Flip-Flop RS, com exceo das letras que
indicam as entradas de comando:
S

Q
Q
C3K
K
J
Q
Q
J
K
Q
Q
C3K
J
K
Q
Q
C3K
Sens6@el W Borda de SuFida
Sens6@el W Borda
de Descida
Exerccios
Completar as cartas de tempo dos circuitos citados a seguir:
1) Flip-Flop JK Sensvel Borda de Subida
Clock
J
K
Q
Q
2) Flip-Flop JK Sensvel Borda de Descida
Clock
J
K
Q
Q
C. Gli,9Glo, ti,o T
Esta uma variao do Flip-Flop JK, onde ambas entradas de comando esto presas ao nvel lgico 1. A
entrada de Clock passa a se chamar T (toogle) e a nica entrada do circuito. A funo deste dispositivo
complementar o nvel lgico que est armazenando a cada borda do sinal de clock (para qual ele sensvel).
Analise o circuito lgico:
Q
Q
<cc
T
Uma outra forma de obteno deste circuito trocarmos as portas AND de trs entradas para portas de duas
entradas como mostra o circuito abaixo:
Q
Q
T
A representao esquemtica do circuito est logo abaixo:
Q
Q
T
Q
Q
T
Gli,9Glo, ti,o T sens6@el
W Borda de SuFida
Gli,9Glo, ti,o T sens6@el
W Borda de Descida
Exerccio
Complete as cartas de tempo do Flip-Flop tipo T Sensvel Borda de Subida
T
Q
Q
Vimos que os Flip-Flops so sincronizados com as bordas do clock para qual so sensveis. Este fato muito
interessante para muitos projetos mas nos obriga a esperar um perodo completo do clock para que ele mude
de estado. Como vimos nas diversas cartas de tempo, a condio inicial de um latch ou de um Flip-Flop
indefinida e portanto para operarmos um circuito com segurana quando ele ligado, teramos que esperar
um perodo completo do clock para podermos definir a sua situao inicial, se no fossem inventados os
terminais de SET DRETO e RESET DRETO ilustrados na figura abaixo:
Q
Q

S
Clock
Clear -eset Direto.
%reset -Set Direto.
Gli, Glo, S Sens6@el W Borda de SuFida co$ %reset e Clear
S

Q
Q
C3K
C3
%ST
Os conceitos de Preset e Clear se aplicam a todos os dispositivos S'2C525S estudados at agora pois
permitem uma mudana de estado assncrona.
Exerccio:
Desenhe as representaes esquemticas de todos os dispositivos estudados at agora, acrescentando os
terminais de Preset e Clear quando for possvel.
Circuitos SeqUenciais
)ntrodu*+o
Os circuitos seqenciais propriamente ditos tem como elementos bsicos os Flip-Flops e Latches. No captulo
anterior analisamos dois deles (Latch de n bits e Registrador), que aparentemente no nos do a idia de que
so realmente circuitos seqenciais, mas so. Neste captulo os circuitos estudados sero contadores e estes
sim nos induziro a idia de seqncia.
1. egistrador de Desloca$ento
Este circuito construdo por Flip-Flops associados de maneira que o bit armazenado em um ser transferido
para outro a cada borda de clock, provocando assim um deslocamento dos valores armazenados.
O exemplo abaixo ilustra um registrador de deslocamento construdo com os Flip-Flops tipo D, RS e JK. Na
verdade esses registradores so construdos com apenas um tipo de Flip-Flop mas misturando os tipos, voc
poder ver como se constri um registrador com qualquer um deles. No caso de usarmos apenas Flip-Flops
RS ou JK, temos que transformar o primeiro em um tipo D, para que o nosso dispositivo final possa ser
operado com apenas uma entrada de bits.
S

Q
Q
C3K
D Q
Q
C3K
D Q
Q
C3K
J
K
Q
Q
C3K
C3 C3 C3 C3
)n
5ut
Clear
Clock
Q
0
Q
1
Q
!
Q
A
Clock
Clear
)n
Q
Q
Q
0
1
!
QA -5ut.
!. Contador e$ Anel
Um contador em anel tem como base o registrador de deslocamento. A diferena a interligao de sada
com a entrada. Desta forma os bits ficaro circulando indefinidamente neste dispositivo.
O mdulo de contagem de um contador em anel igual ao nmero de Flip-Flops que o compem.
Observe a troca do nome do terminal CLEAR por START que explicada pelo fato do primeiro Flip-Flop ser
presetado quando ativarmos este terminal para garantir a circulao de apenas um bit.
S

Q
Q
C3K
D Q
Q
C3K
D Q
Q
C3K
J
K
Q
Q
C3K
%ST
C3 C3 C3
Start
Clock
Q
0
Q
1
Q
!
Q
A
Clock
Start
Q
Q
Q
0
1
!
QA
A. Contador e$ Anel Torcido
Este contador tem como base o circuito anterior, porm a realimentao feita me modo invertido, isto , se o
ltimo Flip-Flop estiver setado na prxima borda o primeiro estar resetado e vice-versa.
O mdulo de contagem deste circuito o dobro do nmero de Flip-Flops.
S

Q
Q
C3K
D Q
Q
C3K
D Q
Q
C3K
J
K
Q
Q
C3K
C3 C3 C3 C3
Start
Clock
Q
0
Q
1
Q
!
Q
A
Clock
Start
Q
Q
Q
0
1
!
QA
B. Contador Bin"rio Ass6ncrono
Este dispositivo capaz de fazer a contagem binria com mdulo = 2
n
, onde n o nmero de Flip-Flops que
compem o circuito. Os Flip-Flops so do tipo T e sensveis borda de descida. Se construirmos o mesmo
circuito com Flip-Flops tipo T sensveis borda de subida a contagem ser decrescente.
O circuito assncrono porque no h ligaes do clock e um nico sinal j que os Filp-Flops esto ligados em
cascata.
Q
Q
T
Q
Q
T
Q
Q
T
C3 C3
C3
Q
0 Q
1
Q
!
Clock
eset
Clock
eset
Q
Q
Q
0
1
!
8. Contador Bin"rio de M/dulo ArFitr"rio Ass6ncrono
Usando como base o circuito anterior, podemos construir contadores binrios com qualquer mdulo de
contagem, basta associarmos um arranjo lgico que seja capaz de identificar quando ultrapassarmos o ltimo
nmero da contagem e ento resetar o circuito para que tudo comece de novo. Esta no uma maneira muito
apropriada de se construir um circuito deste tipo, pois existir sempre um estado que no pertence ao mdulo
de contagem que justamente aquele que provoca o RESET. Para ilustrar este fato, temos a carta de tempos
com este problema bastante exagerado, logo aps a representao do circuito do contador de 0 a 4.
0 0
0
0
1
1
1 1
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0
Q
0
Q
1
Q
!
B
8Q
D
C
A
!
1
0
Q
Q
T
Q
Q
T
Q
Q
T
C3 C3 C3
Q
0 Q
1
Q
!
Clock
2$ero 8
Clock
Sa6da da
Q
Q
Q
0
1
!
,orta 2A2D
2$ero 8
Este problema ocorre porque os circuitos eletrnicos no so ideais. Existem atrasos na passagem e execuo
das operaes lgicas com sinais eltricos. Para evidenciar este problema veja o que acontece se
exagerarmos este atraso na carta de tempos do Contador Bin"rio Ass6ncrono visto nesse captulo:
Clock
eset
Q
Q
Q
0
1
!
Atraso
M"#i$o
Atraso
M"#i$o
Circuitos SeqUenciais 9 M55E e MEA3?
)ntrodu*+o
Moore e Mealy foram os inventores de circuitos que nos permitem construir contadores e controladores de
mquinas totalmente automticos. Seus circuitos so construdos com apenas portas lgicas e Flip-Flops. A
partir deste instante voc poder comear a idealizar os seu primeiros projetos em Eletrnica Digital que
realmente tem cara de projeto.
Antes de iniciarmos a teoria sobre os circuitos de MOORE e de MEALY temos que definir alguns conceitos:
- Estado
Em Eletrnica Digital estado a situao definida pelos nveis lgicos das sadas dos circuitos. O
nmero de estados diferentes que um circuito pode ter igual 2 elevado ao nmero de sadas que ele
tem. Obviamente se um circuito tem sadas normais e complementares no podemos contar as duas.
Ou voc conta as normais ou as complementares. Exemplos:
- O Flip-Flop s pode assumir 2 estados porque tem apenas uma sada
- Um registrador de 4 sadas pode assumir 16 estados diferentes
- SeqUMncia
Em eletrnica Digital uma sucesso de estados que seguem uma lgica de formao e sempre se
repete.
- TaFela de Estados
a tabela usada para projetar circuitos seqenciais. Cada linha da tabela mostra o estado atual do
circuito e qual ser o prximo
Circuitos M55E
Esses circuitos so formados por portas lgicas e Flip-Flops. Os Flip-Flops so responsveis pelo
armazenamento do estado atual de uma seqncia e as portas lgicas pela gerao dos nveis lgicos do
prximo estado. Para cada arranjo lgico diferente teremos uma seqncia diferente.
O circuito MOORE tem a seguinte forma:
ArranIo
3/gico
Gli,
Glo,s
Estado
Atual
Prximo
Estado
D
0
D
1
D
2
D
n
Q
0
Q
1
Q
2
Q
n
Clock
Exemplo:
Projetar um circuito com a configurao de MOORE que execute a contagem 0, 1, 2, 3, 0, 1, 2, 3, 0, 1, 2 etc,
em binrio. Use Flip-Flops tipo D
O primeiro passo a construo da Tabela de Estados. Como vimos na definio desta tabela em
cada linha ela dever mostrar o estado atual do circuito e tambm o prximo:
0
0 0
0
0
1
1
1 1
0
0
0
1
1
1 1
D
0
D
1
Q
1
Q
0
Atual %r/#i$o
Estados
Agora projetamos um arranjo lgico que, tendo como entrada as sadas Q dos Flip-Flops (estado
atual), gere o nvel lgico apropriado em suas sadas (prximo estado). Usaremos para isso os mapas
de Karnaugh:
0 1
0
1
1
0
1
0
D = Q
0 0
0 1
0
1
0
0
1
1
1
D = Q Q + Q Q
1 0 1 0
D = Q Q
1 0 1
Q
0
Q
1
Q
0
Q
1
Finalmente montamos o circuito:
D Q
Q
C3K
D Q
Q
C3K
Clock
0
1
0
1
0
1
Exerccio:
1) Projetar um circuito contador de 0 a 7 binrio.
2) Projetar um circuito contador que execute a seqncia 3,4,2,6,7,0,5 e 1
)rrele@Sncia
Como voc deve ter observado nos exemplos e exerccios os contadores executavam seqncias que
usavam todos os estados possveis para cada caso: para 2 sadas tivemos 4 estados e para 3 sadas tivemos
8 estados. Existem casos em que um contador no usar todos estados possveis para as suas sadas e a
chamaremos esses estados de irrele@antes. Analise o exemplo a seguir:
Contador de 3 sadas que conte apenas os nmeros pares (0, 2, 4 e 6).
D = 0
00 01
0
1
11
10
0
0
0 0
0
0
1
1
1 1
0
0
0 1
1
1
#
Atual %r/#i$o
Estados
D
0
D
1
D
!
Q
1
Q
0
Q
!
0 0
0
0
1
1
1 1
0
0
0
0
1
1
1
1
0
0
0 0
1
# #
# # #
# # #
# # #
00 01 11
10
00 01
0
1
11
10
0 1 0 1
0 1 0 1
0 0 0 0
x x x x
x x x x
x x x x
0
1
D = Q Q + Q Q = Q Q 2 1
1
2 1
1
1
0
2
2
+
D = Q
Q
Q
0
1
Q
2
Q
Q
0
1
Q
2
Q
Q
0
1
Q
2
Como os estados irrelevantes nunca estaro presentes nas sadas do contador, a letra "#" indica que os
valores para o prximo estado tanto podem ser 1 como 0. sso facilita a simplificao do mapa K pois
podemos considerar o "#" 0 ou 1 desde que obtenhamos a $aior si$,li&ica*+o ,oss6@el.
A irrelevncia ajuda por um lado mas atrapalha por outro. magine que ao ligarmos o contador os Flip-Flops
"acordem" num estado que no pertena seqncia. Qual seria o prximo estado?
A nica forma de se descobrir atribuir valores para os "Xs" conforme o agrupamento que fizemos:
D = 0
00 01
0
1
11
10
0
00 01 11
10
00 01
0
1
11
10
0 1 0 1
0 1 0 1
0 0 0 0
1 0 0 1
0 0 0 0
0 1 0 1
0
1
1 1
0
D = Q
0
0 0
0
0
1
1
1 1
0
0
0 1
1
1
0
Atual %r/#i$o
Estados
D
0
D
1
D
!
Q
1
Q
0
Q
!
0 0
0
0
1
1
1 1
0
0
0
0
1
1
1
1
0
0
0 0
1
1 0
1 0 0
1 1 0
0 0 0
Q
Q
0
1
Q
2
Q
Q
0
1
Q
2
Q
Q
0
1
Q
2
D = Q Q + Q Q = Q Q 2 1 2 1 1 2
2
+
Conclumos que:
- Se "acordar" no estado 1 prximo ser o 2
- Se "acordar" no estado 3 prximo ser o 4
- Se "acordar" no estado 5 prximo ser o 6
- Se "acordar" no estado 7 prximo ser o 0
Felizmente no tivemos problema com este circuito. Caso o estado inicial seja um que no pertena a
seqncia, o contador automaticamente retorna para um valor que pertena. Mas existem casos, alis a
maioria, que isso no acontece. O resultado drstico porque teremos na sada valores indesejveis. Alm
desses casos no aconselhvel permitir que um circuito tenha em sua sada um estado que no pertence a
seqncia. A soluo para o problema usarmos as entradas PRESET e CLEAR, para que o circuito "acorde"
no estado que quisermos.
O exemplo abaixo mostra o circuito deste ltimo projeto "acordando sempre no estado 4.
Clock
D Q
Q
C3K
!
!
!
PST
CLR
D Q
Q
C3K
0
0 0
PST
CLR
D Q
Q
C3K
1
1
1
PST
CLR
<cc
<cc
t
<c
230
231

t
C

K
A
O circuito formado pelo capacitor C e pelo resistor R tem a funo de manter os PRESETs dos Flip-Flops 0 e 1
e o CLEAR do Flip-Flop 2 em nvel lgico 0 durante um
t
, quando ligamos o circuito. Veja o grfico. No se
esquea que cada Flip-Flop tem que estar conectado a Vcc e a GND para que funcione. No exemplo e em
como nos esquemas em geral essas ligaes so omitidas para simplificar o desenho.
Exerccios:
1) Projete um circuito que execute a seqncia 3, 7, 11, 5, 0, 2, 9, 13, 1 e 14, com incio automtico no estado
3 e verifique o que aconteceria se acidentalmente os estados que no pertencem a seqncia fossem o estado
atual.
2) Projete um circuito digital pelo processo de MOORE que seja capaz de simular um DADO onde os nmeros
seriam indicados por LEDs.
Use o seguinte esquema para o painel:
A
B
C
D
A
C
A,B
B,C
A,B,C
B,C,D
Circuitos M55E co$ Gli,9Glo,s S e JK
At agora estudamos os circuitos seqenciais em pequenos projetos e exerccios usando como memria de
estado atual os Flip-Flops tipo D porque mais simples para controlarmos o prximo estado, j que este tipo
de Flip-Flop permite alterao de seu contedo atravs de um nica entrada de controle, a entrada D. Se
passarmos a usar Flip-Flops RS ou JK teremos um aumento de 2 vezes no nmero de entradas de controle
por Flip-Flop e conseqentemente um aumento de 2 vezes no nmero de mapas de Karnaugh a serem
resolvidos, mas devemos observar que os mapas tero uma resoluo com circuitos lgicos muito mais
reduzidos pois esses Flip-Flops introduziro uma srie de estados irrelevantes nesses mapas. Observe a
comparao dos trs casos, considerando que a primeira coluna da tabela mostra o estado atual dos
dispositivos, a segunda o prximo estado que desejamos e a terceira qual nvel lgico devemos colocar nas
entradas de controle para que o prximo estado desejado acontea:
0
1
Atual %r/#i$o Controle
Q
n
Q
n:1
D
0
0
0 1
1 1
1
0
0
1
0
1
Atual %r/#i$o Controle
Q
n
Q
n:1
S
0
0
0 1
1 1
1
0
0
0

0
0
1
0

0
1
Atual %r/#i$o Controle
Q
n
Q
n:1
J
0
0
0 1
1 1
1
0
0
0
K
0
0
1
0
Vamos resolver novamente o primeiro exemplo deste captulo usando Flip-Flops JK para bservarmos se
realmente existem vantagens. Este exemplo pedia um circuito seqencial contador de 0 a 3:
0
1
Atual %r/#i$o Controle
Q
1n
Q
1n:1
J
1
0
1 0
1 0
1
0
0
0
K
0
0
0
1
Q
0n
0
0
1
1
Q
0n:1
0
1
1
0
J
0
1
1
0
K
1
0
0
1
0 0 1 1
J = Q
1 0
0 1
0
1
0
1
X
X
Q
1
Q
0
0 1
0
1
X 0
1 X
Q
1
Q
0
K = Q
1 0
0 1
0
1
1
X
1
X
Q
1
Q
0
0 1
0
1
X X
1
Q
1
Q
0
1
J = 1
0
K = 1
0
J Q
Q
C3K
J Q
Q
C3K
Clock
0
1
0
1
0
1
K
K
0
1
<cc
Exerccios:
1) Projetar um contador de 3 sadas que conte apenas os nmeros pares (0, 2, 4 e 6) usando Flip-
Flops RS.
2) Reprojetar o circuito que simula o DADO, usando Flip-Flops JK.
Circuitos MEA3?
Os circuitos idealizados por MEALY tem basicamente a mesma estrutura dos circuitos MOORE, mas MEALY
prev entradas independentes para que um operador possa alterar o a seqncia para subseqncias pr-
definidas. Como exemplo imagine um contador que possa contar crescente e decrescente, de acordo com o
nvel lgico colocado em sua entrada de controle (up/down).
Gor$a F"sica dos circuitos MEA3?
ArranIo
3/gico
Gli,
Glo,s
Estado
Atual
Prximo
Estado
D
0
D
1
D
2
D
n
Q
0
Q
1
Q
2
Q
n
Clock
C
0
C
1
C
n
Controle
Externo
Exemplo:
Projetar um contador de mdulo 4, que conte em ordem crescente quando uma entrada C for igual a 0 e em
ordem decrescente quando esta mesma entrada C for igual a 1. Use Flip-Flops tipo D.
0
0 0
0
0
1
1
1 1
0
0
0
1
1
1 1
D
0
D
1
Q
1
Q
0
Atual %r/#i$o
Estados
0 0
0
0
1
1
1 1 1
1
0
0
1
0
0 1
C
0
0
0
0
1
1
1
1
Q
0
00 01
0
1
11
10
C
Q
1
1
0
0 0
0 1 1
1
Q
0
00 01
0
1
11
10
C
Q
1
0
1
0 0
1 1 1
0
D = Q
0 0
D = CQ Q + CQ Q + CQ Q + CQ Q
0 1 1
0 1 0 1 0 1
D = C(Q Q + Q Q ) + C(Q Q + Q Q )
0 1 0 1 0 1 0 1 1
D = C(Q Q ) + C(Q Q )
0 1 0 1 1
D Q
Q
C3K
D Q
Q
C3K
Clock
0
1
0
1
0
1
C
Exerccios:
1) Desenvolva o circuito do exemplo anterior usando Flip-Flops RS
2) Projete um circuito contador up/down de mdulo 8 com Flip-Flops JK
Te$,oriRadores
)ntrodu*+o
Temporizadores, em Eletrnica Digital, so dispositivos que contam o tempo decorrido a partir do momento
em que so acionados. Existem, porm, alguns temporizadores especiais que ficam contando tempos
indefinidamente, indicando com a ativao de um sinal, toda vez que a contagem chega ao fim, isto , ele
repete indefinidamente a contagem. Nesses casos podemos chamar esses dispositivos de osciladores.
Alguns exemplos de temporizadores:
No primeiro caso, temos as clssicas $inuterias usadas em corredores de edifcios visando a economia
de energia eltrica. Esses dispositivos mantm as luzes dos corredores acesas durante o tempo suficiente
para que o morador saia do elevador e chegue ao seu apartamento. Em seguida as lmpadas so
apagadas. Hoje em dia temos ainda muitas minuterias mecnicas em operao, mas estas esto sendo
substitudas por circuitos eletrnicos, devido a sua simplicidade, confiabilidade e principalmente custo.
Esses temporizadores podem ser Anal/gicos, Digitais ou X6Fridos (parte analgico e parte digital).
Y $uito i$,ortante @ocM oFser@ar que neste e#e$,loE as lS$,adas s/ @olta$ a acender quando o
$orador ati@ar no@a$ente o Fot+o de dis,aro da $inuteria7
No segundo caso, temos os semforos que esto continuamente acendendo e apagando as trs lmpadas
que compem seus painis, com intervalos de tempo bem definidos.
5Fser@e que neste casoE ninguN$ ati@a nenPu$ Fot+o7 5s se$"&oros s+o auto$"ticos7
Na nossa disciplina vamos estudar os dois tipos de circuitos e teremos sempre como base a utilizao de um
circuito integrado de grande utilizao em muitos projetos: este circuito o 3M 8887 Considerando que ele seja
novidade ao estudante, vamos fazer uma anlise com nvel de profundidade suficiente para o bom entendimento dos
projetos que usam este circuito integrado.
3M 888
Atualmente, existem vrios fabricantes que produzem este circuito e de maneira geral, qualquer um deles
serve para a maioria das aplicaes prticas, entretanto para projetos que exigem maior confiabilidade conveniente
que se faa uma anlise nas especificaes dadas pelos fabricantes nos conhecidos Data Books.
Na nossa disciplina, estudaremos o funcionamento terico destes dispositivos, sem nos preocuparmos com os
parmetros de Tenso e Corrente eltricas.
Este circuito hbrido pois tem partes analgicas (uma rede de resistores divisores de tenso e dois
amplificadores operacionais na configurao clssica de co$,aradores) e ainda uma parte digital (Latch RS
Assncrono e um transistor que estar saturado ou em corte).
Obs.
Cabe aqui uma observao muito importante relativa as nomenclaturas 3atcP e Gli,9Glo,. Esses dispositivos
so muito confundidos na bibliografia disponvel do mercado. Quando resolvi escrever a apostila usada no ano
anterior, achei mais completa e confivel as definies de 3atcP e Gli,9Glo, que Andrew S. Tanenbaum faz
em seu livro Z5rganiRa*+o Estruturada de Co$,utadores[7 Por esse motivo, usaremos as nomenclatura
que estamos acostumados. Ressalto porm que em diversas publicaes o aluno encontrar a descrio de
Gli,9Glo, e no 3atcP. Para maiores detalhes sugiro uma consulta na obra de Tanenbaum nas pginas 81 e
82 da 3 Edio (1992).
O circuito completo do integrado ilustrado a seguir. Observe que no h nenhum dispositivo que seja
novidade para voc. O novo a forma como eles esto interligados. Mesmo assim faremos uma anlise detalhada de
cada uma das partes.
0
:
0
:
-
R
;
;
!
$
(
4
3
2
%
)
L6 444
Pinos Descrio
%
!
$
(
4
3
2
)
GND
Disparo
-a9da
Reset
Tens<o de Controle
-esor de N9=el
Dreno
Vcc
a
b
Tambm ser comum o aluno encontrar descries diferentes para os pinos deste integrado, porm dever
perceber que elas significam a mesma coisa, ou seja, so sinnimos.
nicialmente vamos analisar a rede de resistores presentes entre os pinos 1 e 8:
Vcc
GND
! Vcc
$
% Vcc
$
% Vcc
$
% Vcc
$
% Vcc
$
Os trs resistores tem o mesmo valor e por isso temos 1/3 da tenso aplicada entre os pinos 1 e 8 sobre cada
resistor. Obviamente, em relao ao terra (GND) temos as tenses de 1/3 de Vcc at o primeiro resistor e 2/3 de Vcc
at o segundo resistor. Observando esta rede conectada o circuito do 555, vemos que o pino 5 tem uma conexo com
os resistores. Ela ser til para desbalancearmos a diviso da tenso, isto , atravs deste pino podemos modificar os
valores de 1/3 e 2/3 de Vcc para outros valores que esteja de acordo com nosso projeto ou at para a produo de
efeitos especiais.
A segunda parte a ser analisada so os comparadores a e F que so os amplificadores operacionais. Fazendo
uma breve recordao do funcionamento destes dispositivos, temos o seguinte resumo:
se a tenso do terminal (+) for maior que a do terminal (-) temos nvel lgico 1 na sada;
se a tenso do terminal (-) for menor que a do terminal (+) temos nvel lgico 1 na sada;
nos outros casos temos nvel lgico 0 na sada.
Uma boa regra para no se confundir associar o sinal (+) com a palavra maior e o sinal (-) com a palavra
menor. Sendo assim, quando o valores aplicados so coerentes, (a tenso no terminal + maior que a tenso do
terminal - ou ento a tenso do terminal - menor que a tenso do terminal +) termos nvel lgico 1 na sada, caso
contrrio teremos nvel lgico 0.
Ainda observando o desenho completo do LM 555, vemos que o comparador a que ativa o terminal reset do
latch e o comparador F o terminal set e ainda que cada comparador tem uma entrada ligada um terminal externo
(pinos 2 e 6) e a outra rede de resistores. Alm disso o terminal 5 est conectado a entrada do comparador a que
ligada a rede de resistores.
Analisando tudo que foi dito at agora, e ligarmos o circuito uma fonte de tenso apropriada e deixarmos o
pino 5 desconectado, podemos concluir que:
para setar$os o latch temos que aplicar no pino 2 uma tenso menor que 1/3 de Vcc;
Para resetar$os o latch temos que aplicar no pino 6 uma tenso maior que 2/3 de Vcc.
Finalmente temos as anlise dos pinos 3, que a sada do latch com a potncia amplificada por um dri@er e
do pino 7 que o coletor de um transistor que ir drenar a corrente presente neste terminal para o terra, quando o
latch estiver resetado ( Q = 1 ). Caso contrrio, se comportar como um circuito aberto, isto , no entra nem sai
corrente alguma por este pino.
muito comum encontrarmos um in@ersor ligando a sada Q ao pino 3 e voc deve entender que isso no
altera nada no funcionamento do circuito, nem os valores de seus sinais.
Acredito que no haja a necessidade de comentrios sobre o pino 4, mas de qualquer forma, a est a sua
funo: resetar o latch inde,endente$ente dos sinais presentes nas entradas S e , quando for aplicado sobre ele
um nvel l/gico 0 ou seja GND.
Terminada esta anlise, vamos estudar o nosso primeiro circuito temporizador. Verifique portanto se no
sobrou nenhuma dvida sobre o funcionamento de cada uma das partes deste integrado, pois se isso acontecer voc
no conseguir entender o funcionamento de um projeto que utilize este integrado.
Multi@iFrador Mono9Est"@el
Este o nome original do circuito eletrnico da minuteria. A palavra MONO quer dizer UM e portanto temos
um Multivibrador com apenas um estado estvel.
Recordando o funcionamento da minuteria, vemos que isto verdade pois o circuito est estabilizado quando
a lmpada est apagada e ficar assim por um tempo indeterminado, se ningum ativar a sua entrada. Quando um
morador pressiona o boto para que a luz do corredor acenda, ele est na verdade desestabilizando o circuito que
manter uma (ou mais) lmpadas acesas at que se esgote o tempo para qual o circuito foi projetado. Nesse instante
a lmpada se apaga e o circuito permanece estabilizado at que outra pessoa o desestabiliza novamente.
Tudo muito fcil e simples at agora, mas como projetar um circuito que funcione da maneira que foi descrita
acima, usando o LM 555 ?
Primeiro temos que encontrar um componente eletrnico que seja capaz de nos fornecer o tempo como
varivel. Um componente possvel o ca,acitor, j que para que carregue com uma tenso necessrio um tempo
e, obviamente, uma tenso aplicada entre seu dois terminais. Analise abaixo o grfica de carga de um capacitor em
srie com um resistor:
Vc
>
%
Vc
t
Instante em ?'e
& fec*ada
>
%
Sabemos que a constante de tempo do circuito anterior dada por = RC e portanto podemos variar o tempo
necessrio para a carga do capacitor modificando o valor do resistor ou do capacitor. Como o latch do C 555
acionado por valores de tenso definidos pela rede de resistores (1/3 e 2/3 de Vcc) usaremos este fato para compor o
nosso circuito final. Observe o esquema abaixo:
0
:
0
:
-
R
;
;
!
$
(
4
3
2
%
)
a
b
Vc
Vcc
R%
R!
R$
L%
>%
Considerando que o circuito estivesse desligado a algum tempo, portanto Vc = 0, e fosse ligado
repentinamente. Nesse instante o LED L1 estaria aceso pois sendo 0 a tenso aplicada nos pinos 2 e 6 teramos um
set no latch, provocado pelo comparador F. Com o passar do tempo, o capacitor vai se carregando com uma
velocidade que depende do seu valor e do valor do resistor. Quando a tenso do capacitor atingir 2/3 de Vcc, teremos
nvel lgico 1 na sada do comparador a e conseqentemente o latch ser resetado, fazendo com que o LED L1 se
apague. O circuito se estabiliza nessa situao, pois o capacitor continua se carregando at atingir o valor de Vcc e o
latch no muda mais de estado.
Resumindo, quando ligamos o circuito, o LED estar aceso, mas logo em seguida se apaga e permanece
assim por tempo indefinido.
Digamos que algum pressione por algum tempo a chave K1. Analisando o circuito, percebemos que o
capacitor vai se descarregar atravs de R2. Sendo assim, a tenso presente nos pinos 2 e 6 ser 0 e o comparador F
apresentar nvel lgico 1 em sua sada, enquanto que o comparador a apresentar 0 e, portanto, o latch setado,
provocando o acendimento do LED. Quando a chave K1 for deixada em repouso novamente, o capacitor inicia a sua
carga e quando atingir novamente o valor de 2/3 de Vcc, provocar o reset no latch e o circuito se estabiliza
novamente.
O circuito apresentado no a nica forma de se construir um temporizador com o LM 555 e alm disso
apresenta algumas deficincias. Ele foi escolhido por ser o mais simples de se entender.
A deficincia mais marcante que os resistores R1 e R2 formam um divisor de tenso e portanto ao
pressionarmos a chave K1, o capacitor no se descarrega completamente. Ficar com um valor de tenso igual o valor
da tenso sobre R2. Alm disso, R1 tem que ter um valor que seja maior que o dobro de R2 pois caso contrrio a
tenso do capacitor nunca ser menor que 1/3 de Vcc. Poderamos retirar R2 mas neste caso teramos um
faiscamento nos contatos da chave K1 diminuindo muito a sua vida til.
Outro ponto a ser notado que a contagem do tempo inicia quando a chave K1 deixada em repouso e no
no momento em que pressionada.
Vejamos agora um circuito de temporizao bem mais elaborado que tambm usa o LM 555. Note que o
funcionamento do integrado sempre o mesmo, mas as ligaes externas fazem com que o projeto como um todo
funcione de formas diferentes.
Analisando o circuito seguinte e considerando que ele est em repouso, isto , o LED est apagado,
conclumos que permanecer indefinidamente neste estado pois se a sada apresenta nvel lgico 0, significa que o
latch est resetado e conseqentemente que o pino 7 est fortemente conectado ao o terra. Sendo assim, toda
corrente que vem de Vcc e passa por R1 e P1 desviada para o terra ao invs de carregar o capacitor. Ao
pressionarmos momentaneamente a chave K2 faremos com que o comparador F apresente nvel lgico 1 em sua
sada e conseqentemente set o latch. Nesta situao o pino 7 se comportar como um circuito aberto, j que o
transistor ligado sua base estar em corte ( Q = 0 ). O capacitor comeara a se carregar com a corrente vinda de
Vcc atravs de R1 e P1. Quando a tenso no capacitor for ligeiramente maior que 2/3 de Vcc, o comprador a apresente
nvel lgico 1 e assim o latch ser resetado. Com o latch resetado, o transistor conectado ao pino 7 entra em
saturao e alm de descarregar imediatamente o capacitor, desvia toda corrente vida de Vcc atravs de R1 e P1 para
o terra estabilizando o circuito neste estado.
a
b
Vc
Vcc
R%
R(
L%
>!
P%
0
:
0
:
-
R
;
;
!
$
(
4
3
2
%
)
>% R$
R!
Os fabricantes deste integrado fornecem muitos outros exemplos de projetos que usam o LM 555 e junto com
eles algumas frmulas para clculos tericos. No caso deste circuito podemos calcular o valor do tempo em que o
LED permanece aceso atravs da seguinte relao:
T J 1E1 -
1
: %
1
. C
onde:
T o tempo em segundos
R1 e P1 so os valores desses componentes em M
C o valor do Capacitor em F
Como o potencimetro varia seu valor resistivo, seria conveniente calcular o valor de T para o mximo e
mnimo valores de P1.
Uma diferena entre este circuito e o anterior que tambm vale a pena comentar que no segundo a
temporizao inicia no instante em que K2 pressionada, independentemente do tempo que ela permanece assim.
Temos, alm disso, uma outra chave K1 que permite a interrupo da contagem do tempo pois fora o latch a um
reset, qualquer que seja os sinais aplicados em S e R.
Apenas a ttulo de curiosidade, se montarmos o circuito com os seguintes componentes, teramos um
intervalo mximo de 27,5 e mnimo de 16,5 segundos:
R1 = 1,5 M
R2 = 15 K
R3 = 15 K
R4 = 1 K
P1 = 1 M
C = 10F
Vcc = 12V
Multi@iFrador Ast"@el
Como seu prprio nome sugere, este circuito instvel, ou seja no se estabiliza. Como a sua sada digital,
conclumos que teremos ali a presena de um sinal retangular e podemos chama-lo tambm de oscilador.
Novamente o "corao do projeto a ser estudado o Circuito ntegrado LM 555 e o elemento que faz a
temporizao um capacitor. A diferena bsica est na forma de conexo de todos os componentes. Analise o
esquema abaixo:
a
b
Vc
Vcc
R%
R(
L%
P%
0
:
0
:
-
R
;
;
!
$
(
4
3
2
%
)
>% R$
R!
Temos agora tanto o pino 2 como o pino 6 esto conectados tenso presente no capacitor. sso significa que
quando o capacitor estiver com uma tenso inferior 1/3 de Vcc o comparador F ativa a sua sada e seta o latch e
quando a tenso for maior 2/3 de Vcc o comparador a ativa a sua sada e reseta o latch. Relembrando que o pino 7
est fortemente ligado terra (via transistor) quando o latch est resetado e que se comporta como um circuito aberto
quando o latch est setado, podemos tirar algumas concluses:
Considerando que inicialmente o circuito estava desligado um tempo suficiente para que o capacitor perdesse toda
sua carga e foi repentinamente ligado. Nessa condies o latch ser setado pois temos no pino 2 uma tenso
menor que 1/3 de Vcc ( Vc = 0 ). Sendo assim o pino 7 est aberto e ento circular uma corrente de Vcc para o
capacitor (passando por R1, P1 e R2) e ele comea a se carregar. Observe que no h outro caminho para a
corrente circular, j que a impedncia de entrada de operacionais muito grande.
Quando o capacitor estiver carregado com uma tenso ligeiramente superior a 2/3 de Vcc o comparador a ativa o
sinal R do latch, provocando um reset. Quando isso ocorrer o pino 7 ficar fortemente ligado terra e a corrente
vinda de Vcc que passa por R1 e P1 desviada para terra por este pino (7) pois este caminho "mais fcil. Alm
disso o capacitor que j tem um de seus terminais ligado terra e o outro R2 se descarregar pois o outro
terminal de R2 tambm est conectado a terra via pino 7. O capacitor ento comea a se descarregar .
Quando o valor da tenso sobre o capacitor for ligeiramente inferior a 1/3 de Vcc, o comparador F dispara o S do
latch. Como o pino 7 um circuito aberto quando o latch est setado, o capacitor vai se carregar novamente pois
no existe mais outro caminho para a corrente e o ciclo est fechado, ou seja, se continuarmos a anlise veremos
que estamos exatamente no item analisado logo acima e portanto o circuito est oscilando.
Uma ilustrao grfica da tenso do capacitor sincronizada com o valo na sada pode facilitar muito o
entendimento do funcionamento do circuito e inclusive fica claro que o primeiro instante em que o capacitor se carrega
mais longo que os outros pois ele comear do zero e no de 1/3 de Vcc.
Da mesma forma que no caso anterior, os fabricantes fornecem vrios esquemas de exemplos de circuitos e
suas respectivas frmulas para clculos tericos. Este exemplo estudado o mais usado para este integrado e voc o
identificar facilmente em projetos de sirenes, pisca-pisca, osciladores, etc. Alis bom comentar que o circuito de
clock do DGLAB exatamente este. A mudana das freqncias feita pela alterao dos valores dos resistores ou
do capacitor. No nosso exemplo, a mudana pode assumir diversos valores pois temos um resistor varivel (P1) em
srie com o resistor R1.
t
Vc
t
V
pino $
!Vcc@$
Vcc@$
Vcc
t
L
t
A
T
t
H
= 0,693( R
1
+ P
1
+ R
2
) C
t
L
= 0,683 R
2
C
T = t
H
+ t
L
f = 1 = 1,44
T ( R
1
+ 2 (P
1
+ R
2
)) C
Da mesma forma que no caso anterior os resistores esto em M, o capacitor em F, t em segundos e & em
Hz.
Observe no grfico que tH > tL, isto porque para a carga do capacitor temos R1 , P1 e R2 em srie, mas para a
descarga temos apenas R2. sto pode ser verificado no esquema e nas frmulas. Podemos tambm concluir que o
potencimetro varia a freqncia de oscilao e o tH, mas o tL no alterado.
Temos um grande inconveniente comum aos dois circuitos estudados: )M%EC)S\5. Os capacitores sofrem
uma influncia muito grande da temperatura ambiente e mudam seus valores em quantidade significativa. lgico
que para minuterias em corredores de edifcios, pisca-piscas e outros projetos onde a preciso do tempo no to
importante no ha nenhum problema em usar os exemplos que analisamos. Mas para construirmos um relgio digital,
por exemplo, seria absolutamente catastrfico o emprego dos exemplos analisados. A sada para este problema a
utilizao de circuitos mais sofisticados com osciladores cristal.
O cristal de quartRo um mineral encontrado na natureza que se comporta de maneira muito estvel no diz
respeito oscilaes estudaremos osciladores cristal quando estivermos falando de geradores de clock para
microprocessadores. Acredito que seria mais conveniente.
Con@ersores D]A e A]D
)ntrodu*+o
Este , sem sombra de dvidas, um dos mais interessantes captulos a ser estudado nessa Disciplina, pois
teremos condies de entender realmente como acontecem alguns chamados 'milagres' da informtica.
At hoje, em Tcnicas Digitais e trabalhamos apenas com zeros e uns, e temos a impresso que tudo
funciona assim dentro da Eletrnica Digital. sso verdade pois todas as Mquinas Digitais realizam seus
processos em bytes e bits. Mas ento, como explicar o som to perfeito e computadores equipados com Multi
Mdia, ou ento mquinas fotogrficas que usam disquetes no lugar de filmes, ou ainda equipamentos de
medidas (multmetros, balanas, etc. digitais) que transforma grandezas da natureza em nmeros num
display ? Muito simples! Em todos o exemplos acima temos converses Digitais]Anal/gicas ou ento
Anal/gicas]Digitais.
Existem muitas tcnicas de converses de sinais analgicos para digitais e 'vice-versa' e podem ser encaradas
de duas formas: A converso de um sinal analgico para uma seqncias de FTtes ou a converso de um
sinal analgico para uma seqncia de Fits. Cada forma tem suas vantagens e desvantagens e por isso
vamos estudar todas elas (ateno: estudaremos todas as &or$as e no todos os circuitos disponveis no
mercado).
Con@ers+o Digital]Anal/gica ,ara seqUMncia de B?TES7
Suponha que tenhamos uma mquina digital que nos fornea uma seqncia de bytes como sada de seu
processamento. Um contador binrio um exemplo muito bom deste tipo de mquina digital, pois ele
apresenta um byte diferente a cada pulso de clock aplicado em sua entrada. Outro exemplo bem caracterstico
seria a sada ,aralela de um microcomputador. Ela fornece um byte diferente cada vez que recebe um sinal
de ,er$iss+o ,ara en@io. Este tipo de sada em microcomputadores normalmente usado para a conexo
de impressoras que so capazes de transformar estes byte em caracteres alfanumricos e ainda fornecer o
sinal de permisso para envio toda vez que est pronta para imprimir um novo caracter.
O conversor que estudaremos agora ter a funo de transformar bytes diferentes em nveis diferentes de
alguma grandeza eltrica (normalmente tenso ou corrente). Temos dois tipos de circuito capazes de
executarem esta funo:
a. Con@ersor D]A a resistor ,onderado7
Lembrando que um bit = 0 equivalente a uma sada ligada a GND e um bit = 1 a uma sada ligada a
VCC, podemos usar o seguinte circuito para o conversor:
I
5
I
%
I
!
I
$
R
R@!
R@)
R@(
V
-
Se introduzirmos neste circuito o byte 0101 (equivalente a 5 em decimal) poderamos redesenha-lo da
seguinte maneira:
V
-
R
R
@
!
R
@
)
R
@
(
V
CC
V
CC

V
-
R
e?%
V
CC
R
e?!
V
-
. R
e?!
I
I
V
cc
R
e?%
0 R
e?!
.
V
-
.
R
e?%
0 R
e?!
R
e?!
V
CC

Este circuito apresenta dois inconvenientes muito grandes:
As impedncias de entrada e sada no so constantes para cada byte diferente introduzido na
entrada.
muito difcil encontrar os resistores com os valores que o circuito exige. magine se tivermos um
conversor deste tipo para 16 bits.
F. Con@ersor D]A de escada 9!
O circuito:
V
-
I
5
I
%
I
!
I
$
R
!R !R !R !R !R !R
R R
Neste caso, o clculo da tenso VS necessita da aplicao do teorema de Thevenin vrias vezes. Se
verificarmos para vrios bytes de entrada notaremos que VS muda para cada um da mesma forma que no
circuito anterior, mas as impedncias de entrada e sada permanecem constantes.
Como o que interessa para a nossa disciplina o funcionamento do circuito e no o clculo de seus valores, j
que encontramos facilmente no mercado Circuitos ntegrados prontos para o uso, com vantagens relativas a seu
tamanho e custo vamos partir ao estudo de uma tabela verdade caracterstica destes tipos de circuitos.

0
V
S
0 0 0 0 0
0 0 0 1 1Vcc/15
0 0 1 0 2Vcc/15
0 0 1 1 3Vcc/15
0 1 0 0 4Vcc/15
0 1 0 1 5Vcc/15
0 1 1 0 6Vcc/15
0 1 1 1 7Vcc/15
1 0 0 0 8Vcc/15
1 0 0 1 9Vcc/15
1 0 1 0 10Vcc/15
1 0 1 1 11Vcc/15
1 1 0 0 12Vcc/15
1 1 0 1 13Vcc/15
1 1 1 0 14Vcc/15
1 1 1 1 15Vcc/15
Como exemplo do funcionamento de um Conversor D/A para uma seqncia de bytes temos o circuito abaixo,
onde um contador binrio Hexadecimal fornece os bytes de entrada e na sada temos o sinal desenhado no grfico
( VS x t ):
c
o
n
t
a
d
o
r
D@A
V
-
Oscilador
t
V
-
Sabemos que o contador gera bytes em seqncia crescente ( ou decrescente ), mas um computador, por
exemplo, poder gerar bytes pr definidos para conseguirmos na sada qualquer forma de onda e no apenas este tipo
exemplificado acima. O grfico seguinte ilustra uma senoide produzida por dados armazenados convenientemente em
uma memria.
t
V
-
D@A
V
-
c
o
n
t
a
d
o
r
Oscilador
e
n
d
e
r
e
B
o
s
d
a
d
o
s
M
e
m

r
i
a
Como voc deve ter notado a senoide deixa muito a desejar, mas observe que estamos trabalhando
com um converso D/A de apenas quatro bits e isso nos d apenas 16 patamares de tenso. magine se trocssemos
este conversor por um outro com 16 bits de entrada. Teramos, ento na sada 65536 ( 2
16
) patamares de tenso e
isso deixaria a senoide praticamente perfeita. Observe porm que a memria teria que ter tambm 65536 endereos
(64 KBytes), o contador tambm teria que ter 16 bits e freqncia do oscilador teria que ser muito maior. Conclumos
ento que a resolu*+o de um conversor Digital/Analgico est diretamente ligada ao nmero de bits que ele
apresenta como entrada e que este fator alm de elevar o seu preo encarece todo circuito de apoio ao seu
funcionamento.
F1. Con@ersor A]D co$ co$,aradores de tens+o7
Analise o circuito abaixo:
R
R
R
R
R
R
R
A
r
r
a
n
+
o
L
,
g
i
c
o
A
I
/
C
V
CC
I C B A
Vcc/8 0 0 0
2Vcc/8 0 0 1
3Vcc/8 0 1 0
4Vcc/8 0 1 1
5Vcc/8 1 0 0
6Vcc/8 1 0 1
7Vcc/8 1 1 0
8Vcc/8 1 1 1
Ta#ela Verdade
A rede composta por 8 resistores de mesmo valor ( R ) divide a tenso da fonte em 8 parcelas absolutamente
iguais. Os comparadores detectam quando a entrada de seus terminais no inversores tiverem uma tenso
maior que a de seus terminais inversores. Sendo assim quando a tenso aplicada em , que a tenso de se
deseja converter for 0V, nenhum comparador ter a sua sada ativada pois todos eles tero nas suas entradas
no inversoras uma tenso menor que a aplicada (pela rede de resistores) em suas entradas inversoras.
Conforme a tenso aplicada em for aumentando seu valor, os comparadores vo ativando suas sadas,
seguindo a ordem de baixo para cima at o momento em tivermos VCC na entrada, quando ento todos tero
suas sadas ativadas. O bloco seguinte um arranjo lgico que tem a funo de codificar as sadas dos
comparadores em um cdigo binrio, isto , se nenhum comparador estiver com sua sada ativada o Arranjo
Lgico ter como sada 000; se apenas o primeiro estiver ativado o arranjo lgico produz 001 na sada; se o
primeiro e o segundo estiverem ativados, o Arranjo Lgico produz 010 na sada e assim sucessivamente at o
momento em que todos estiverem com suas sadas ativadas e o Arranjo Lgico com 111 na sua sada. Este
circuito sem sombra de dvidas muito bom e faz a converso num espao de tempo muito pequeno, porm
o seu custo extremamente elevado. magine se necessitarmos de um conversor com 16 bits da sada,
teremos que ter 65536 comparadores na entrada. Absolutamente invivel.
F!. Con@ersor A]D co$ quantiRa*+o e$ BTtes
Esta tcnica de converso reduz bastante o nmero de componentes no circuito, mas o tempo de converso
fica muito grande. Analise o circuito:
Con=ersor
D@A
Contador
CP@DODN
CP
DD Oscilador
I
-
a
9
d
a
Temos circuito um contador UP/DOWN conectado a um converso D/A. A funo desses elementos de gerar
uma tenso, que pode ser crescente ou decrescente, de acordo com a entrada de clock que recebe os pulsos
(bordas) do oscilador. Um comparado e um arranjo lgico, composto por duas portas AND e um inversor
controlam o 'destino' do sinal de clock. Se a tenso aplicada em ) for maior que a tenso gerada pelo
conversor D/A, o comparador produz uma sada igual a zero e portanto o sinal de clock vindo do oscilador ser
aplicado na entrada UP do contador. Caso a tenso aplicada em ) seja menor que a tenso gerada pelo
conversor D/A o comparador produzir uma sada igual a VCC e ento o sinal vindo do oscilador ser aplicado
na entrada DW do contador. Desta forma o contador ser incrementado ou decrementado at que a tenso
produzida pelo conversor D/A se iguale tenso aplicada em ). Nesse instante temos na sada do circuito, que
na realidade a sada do contador, um byte que corresponde ao valor da tenso aplicada.
Os circuitos analisados at agora recebem um byte e produzem uma tenso correspondente ou ento
produzem um byte que corresponde a o valor de uma tenso. A converso Digital para Analgico at que feita com
uma velocidade razoavelmente alta, porm a converso Analgico para digital ou extremamente cara (item b1) ou
extremamente lenta (item b2). Os conversores D/A so utilizados em situaes em que se deseja converter o valor de
um byte para um valor de tenso ou corrente sem maiores problemas, mas os conversores A/D so teis apenas para
converses que no exigem uma grande velocidade, como por exemplo medidores de grandezas fsicas em geral
(balanas, tenses, correntes, temperaturas etc.).
Para fazermos a converso de sinais com velocidade extremamente alta, como sons, imagens etc. temos que
usar uma outra tcnica de converso que a converso para uma seqncia de bits, isto , o sinal produzido por um
conversor A/D no mais um byte e sim uma seqncia de bits se tamanho predefinido. O converso D/A usado para
que retornemos ao sinal original , basicamente, um filtro passa-baixas que nos fornecer o valor mdio desta
seqncia de bits. Para entendermos melhor, vamos analisar primeiro o conversor A/D.
a. Con@ers+o Anal/gica]Digital ,or $odula*+o DE3TA ou $odulador %^M
Existem muitos circuitos que produzem este tipo de converso ou modulao. Vamos analisar um bastante
interessante que usa como base o circuito integrado LM 555 na sua configurao de multivibrador Astvel com
um controle adaptado ao seu pino 5:
a
b
Vc
Vcc
R%
T
0
:
0
:
-
R
;
;
!
$
(
4
3
2
%
)
R!
Vin
Vo't
R$
O transistor T conectado ao pino 5 do LM 555 tem a funo de desbalancear a rede de resistores do integrado
de acordo com a tenso aplicada e sua base. O resistor R3 apenas um limitador de corrente para a sua
proteo. Como um transistor conduz corrente de coletor para emissor proporcionalmente corrente aplicada
em sua base, podemos dizer que ele apresenta uma resistncia entre coletor e emissor inversamente
proporcional essa corrente. No se esquea que a corrente da base resultado da tenso aplicada, isto , s
existe corrente se houver diferena de potencial (tenso) e ainda um caminho para que ela circule. Voltando
anlise, para uma tenso relativamente alta aplicada em Vin, temos uma corrente tambm relativamente alta
na base do transistor e uma corrente muito mais alta de coletor para emissor. sso significa que a resistncia
entre coletor e emissor foi reduzida e portanto temos um resistor de valor baixo em paralelo com os resistores
da rede do C, alterando os valores de 1/3 e 2/3 de VCC para valores mais baixos. Para uma tenso
relativamente pequena aplicada em Vin, temos uma corrente relativamente baixa na base do transistor e
conseqentemente uma corrente baixa de coletor para emissor. sso significa que o transistor se comportar
como um resistor de valor muito alto em paralelo com a rede de resistores do C e portanto as tenses 1/3 e
2/3 de VCC praticamente no so alteradas. Como este oscilador funciona com carregando e descarregando o
capacitor, quando ele atinge as tenses relativas s tenses da rede de resistores do C, teremos na sada
(pino 3) um sinal digital com variao na largura de seus pulsos em proporo ao sinal aplicado em Vin. Este
tipo de circuito tambm conhecido como modulador PWM (Pulse &idt' (odulation ou Modulador Largura de
Pulso). A grande vantagem deste mtodo a alta velocidade de converso que praticamente simultnea s
variaes do sinal de entrada. Este tipo de conversor e alguns variantes usado para a converso de som do
Compact Disk Player. Outra vantagem tambm muito importante e a fcil reconstituio do sinal original.
Basta aplicar o sinal convertido a um filtro passa baixas, pois o valor mdio do sinal digital exatamente o
sinal original. Explicando melhor, se um capacitor e um resistor forem ligados convenientemente (filtro passa
baixas) para que recebam o sinal digital, teremos a carga do capacitor quando o sinal digital estiver em nvel
lgico 1 e a sua descarga quando este estiver em nvel lgico 0. Outro ponto tambm interessante que o
circuito Con@ersor A]D co$ quantiRa*+o e$ BTtes estudado ainda a pouco produz este mesmo tipo de
modulao (ou converso) na sada do comparador.
Os grficos a seguir ilustram os valores das tenses importantes para o bom entendimento do conversor com
o C 555:
V
in
t
V
t
!@$
%@$
V
CC
V
$
t
F. Con@ers+o Digital]Anal/gica ,or de$odula*+o de %^M
O circuito abaixo um filtro passa baixas e pode demodular o sinal PWM pois fornece o valor mdio deste
final. Observe que quando a seiode est crescendo seu valor de tenso, os pulsos produzidos pelo modulador
PWM vo se alargando e quando o valor de tenso da senoide est decrescendo, os pulsos do modulador
PWM vo estreitando e portanto o valor mdio dos pulsos nos d a senoide como resultado.
R%
R!
V
D
V
A
A,Mndice 1
%ortas 3/gicas
As grandes responsveis pelo sucesso da Eletrnica Digital so: a simplicidade dos circuitos e a excelente
per!ormance. Como os circuitos operam com apenas dois nveis de sinais, fica fcil projetarmos circuitos que
executem as funes de Boole. Vejamos o exemplo de alguns circuito que executam Gun*;es Booleanas:
Se a di&eren*a de ,otencial entre base e emissor for 0v (Vin = 0), no vai haver circulao de corrente pela
base (ib = 0). Se no temos corrente na base do transistor, no existir a corrente de coletor para emissor e, ento, a
tenso sobre o resistor ser 0v (V
R2
= 0). Conclumos, ento que a tenso na sada ser igual a Vcc (Vout = Vcc).
Veja a figura 1.
Gigura 1 Gigura !
ib = 0
Vin = 0
Vout Vcc
i = 0
R2
V
R2
V = R2. i
R2
Vout = Vcc -V
R2
R1
Vcc

A
S

Vcc
ib 0
Vout 0
i =

ib
Vin 0

R1
R2
V Vcc
R2
A
S
Na figura 2 colocada uma tenso eltrica Vin 0 na entrada do circuito. sso provoca o aparecimento de
uma corrente na base do transistor e ento o transistor comea a conduzir uma forte corrente entre o coletor e emissor
. Essa forte corrente (i = ib) faz surgir a tenso <
!
J ! i sobre o resistor R2. Pela lei de soma das tenses
temos que:
<cc J <
!
: <out <out J <cc 9 <
!

<out J <cc 9 ! i
<out J <cc 9 ! iF
Se calcularmos convenientemente os valores de R1 e R2 o circuito ilustrado das figuras 1 e 2 vai se comportar
da seguinte maneira:
se <in J 0E <out <cc
se <in J <ccE <out 0
O comportamento do circuito a prpria execuo da funo Co$,le$ento da lgebra Booleana e
chamado de %orta 3/gica )n@ersora ou simplesmente )n@ersor. Como existem diversos tipos de transistores teremos
vrios tipos de circuito que funcionam da mesma forma que este, mas a disciplina Eletrnica Digital estuda apenas
circuitos formados por %ortas 3/gicas e no os detalhes da sua construo. Por este motivo, temos uma simbologia
prpria para representar tais circuitos. Exemplo:
A
S
)n@ersor
Podemos, tambm, construir um circuito que execute a funo )gualdade da lgebra de Boole mesmo que
isso possa nos parecer engraado, j que a funo igualdade poderia ser executada eletricamente por um simples
pedao de fio. que as vezes precisamos dar um gan'o de pot)ncia ao sinal eltrico que o circuito est operando e
precisamos de um amplificador como, por exemplo, o circuito abaixo:
Gigura A Gigura B
ib = 0
Vin = 0
i = 0
R2
V
R2
V = R2. i
R2
Vout =V
R2
R1
Vcc
Vout 0
A
S

Vout Vcc
i 0
R2
V
R2
V = R2. i
R2
Vout =V
R2
R1
Vcc
Vin 0
ib 0

A
S
Se a tenso na entrada do circuito for zero (Vin = 0), a corrente de base ser zero (ib = 0). Nessas condies o
transistor se encontra aFerto, isto , no conduz corrente entre coletor e emissor. Sendo assim, a tenso V
R2
= 0 pois
no circula corrente no resistor R2. Como podemos observar, no esquema eltrico desenhado acima, V
R2
= Vout = 0.
Analogamente, se a tenso na entrada do circuito for diferente de zero (Vin 0), a corrente de base ser
diferente de zero (ib 0) e ento o transistor satura, isto , conduz uma forte corrente entre coletor e emissor (i =
ib + ib).
Se calcularmos convenientemente os valores de R1 e R2 o circuito ilustrado das figuras 3 e 4 vai se comportar
da seguinte maneira:
se <in J 0E <out 0
se <in J <ccE <out <cc
Da mesma forma que o circuito das figuras 1 e 2 tem uma representao especial, o circuito das figuras 3 e 4
ter a sua:
A
S
Dri@er
Alguns autores chamam, erroneamente, esta porta lgica de bu!!er, mas bu!!er mem$ria intermediria.
Podemos ser ainda mais ousados construindo um circuito capaz de executar a Gun*+o E da lgebra
Booleana:
Gigura 8 Gigura D
R3
Vcc
R3
V = R3.i
R3
Vout =V
R3
R2
Vin = 0
ib = 0
Vin 0
R1
Vout 0
i =ib
ib = 0
A
B
S
V V
R3
R1
Vcc
R3
V = R3. i
R3
Vout =V
R3
R2
Vin = 0
ib = 0
Vout 0

Vin 0
i =ib
ib 0
B
A
S
Gigura C Gigura _
V
R3
Vin = 0
R1
Vcc
ib = 0
Vin = 0
i = 0
R3
V = R3. i
R3
Vout =V
R3
R2
Vout = 0
S
B
A
ib = 0

V
R3
R1
Vcc
R3
V = R3.i
R3
Vout =V
R3
R2
Vin 0
ib 0
Vout Vcc
Vin 0
ib 0
i =ib
A
B
S
Analisando as figuras 5, 6, 7, e 8, conclumos que o circuito apresenta um nvel de tenso considervel na
sada somente quando ambas entradas esto com tenses diferentes de zero (Figura 8). Em todos outros casos a
tenso Vout no atinge valores significativos, j que a corrente que atravessa o resistor na figura 6 centena de
vezes menor que a corrente que atravessa este resistor na figura 8. Da mesma forma que os outros circuitos, este
tambm tem uma representao simblica:
A
B
S

%orta E
Uma %orta 5H seria facilmente construda com a dois diodos como indica a figura 9, mas os diodos tem uma
queda de tenso caracterstica e tambm uma resistncia na sua jun"o. Para a maioria dos projetos , esses valores
so desprezveis, mas no nosso caso um pouco problemtico pois muito comum associarmos as portas lgicas em
cascata, isto , a sada de uma porta ligada a entrada de outra. Desta forma o sinal iria perdendo potncia at no
ficar mais confivel.
Podemos contornar este problema adicionando um transistor para dar ganho de potncia, como mostra a
figura 10, mas um circuito mais elaborado mostrado na figura 11.
Gigura ` Gigura 10
Vin
Vin
Vout
A
B
S

Vin
Vin
R1
ib
i
R2
V
R2
Vout
Vcc
A
B
S
Gigura 11 Gigura 1!
Vin
R2
ib
Vin
i
R3
V
R3
Vout
R1
Vcc
ib
A
B
S

Porta O
A
B
S
Podemos construir circuitos para as funes 2E e 25H usando o mesmo artifcio de trocar a posio do
resistor em relao ao transistor (veja figuras 1 e 3).
Gigura 1A Gigura 1B
R1
Vcc
R2
Vin
ib
Vout
V
R3
R3
i
ib
Vin
V = R3.i
R3
Vout = Vcc - V
R3
A
B
S

Porta N!
A
B
S
Gigura 18 Gigura 1D
Vin
R2
ib
Vin
Vout
R1
ib
i
R3
V
R3
Vcc
A
B
S

Porta NO
A
B
S
A,Mndice !
%ortas 3/gicas eais
Segue abaixo, exemplo dos catlogos do fabricante Texas ntruments que foram retirados do site da
empresa (aaa7ti7co$). Apenas o primeiro contm est completamente representado, tal e qual sua documentao
A,Mndice A
Gor$as9%adr+o %ara Gun*;es 3/gicas
As duas Gor$as9%adr+o para as funes lgicas que estudaremos tem com objetivo facilitar a montagem de
tabelas verdade de qualquer funo. Se no tivssemos estas Gor$as9%adr+o teramos que testar a funo para
todas as combinaes possveis dos valores de sua variveis.
1. So$a %adr+o de %rodutos
Uma funo escrita nesta forma ser uma combinao de funes E associadas entre si atravs da funo
5H. Exemplos:
a ) Dada a funo lgica abaixo, exprimi-la como uma soma padro de produtos:
F . 7 A 0 /C " 7 / 0 CD"
1
-ol'B<o 'sando a lei distri#'ti=a
F . A/ 0 ACD 0 /C/ 0 /CCD
1 1
F . A/ 0 ACD 0 /C 0 /CD
1 1
b) Dada a funo lgica abaixo, exprimi-la como uma soma padro de produtos:
F . 7 A 0 /C " 7 D 0 /E "
-ol'B<o 'sando o Teorema de De 6organ e a lei distri#'ti=a
F . 7 A 0 / 0 C " 7 D 7 /E " "
1 1 1
1 1
F . 7 A 0 / 0 C " 7 D 7 / 0 E " "
1 1 1
F . 7 A 0 / 0 C " 7 D/ 0 DE "
1 1 1 1 1 1
F . AD/ 0 ADE 0 /D/ 0 /DE 0 CD/ 0 CDE
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
F . A/D 0 ADE 0 /D 0 /DE 0 /CD 0 CDE
1 1 1 1 1 1 1 1 1 1 11 1 1 1
sempre possvel escrever uma funo lgica como uma simples soma de termos, sendo cada termo um
produto de variveis, basta seguirmos as regras:
a) Se apenas variveis individuais aparecem complementadas, precisamos apenas da lei distributiva (primeiro
exemplo).
b) Se um sinal de complemento aparecer sobre uma combinao de variveis, precisamos primeiro usar o
Teorema de De Morgan at que tenhamos apenas variveis individuais complementadas e ento aplicarmos a
regra citada acima (segundo exemplo).
Exerccios:
Rescrever as funes abaixo como uma soma padro de produtos
a" F . 7 A 0 / " 7 AC 0 D "
#" F . 7 A/ 0 C " 7 CD 0 F "
c" F . A 7 DC "
d" F . A 7 / 0 C " 0 /D
Se uma funo est escrita na forma soma padro de produtos e cada termo desta funo composto por
todas as variveis que fazem parte da funo, dizemos que esta funo uma So$a %adr+o de %rodutos
M6ni$os e que cada termo um Miniter$o. Exemplo:
F . A/C 0 A/C 0 A/C 0 A/C 0 A/C
1 1 1 1 1 1
Qualquer funo booleana pode ser expressa nesta forma, basta seguirmos as seguintes regras:
a) Transcrever a funo na forma Soma Padro de Produtos
b) Ao identificar a ausncia de uma varivel em um de seus termos, multiplique-o pela soma desta varivel
com seu complemento.
Exemplo:
F . A 0 /C
1
7 O#s a f'nB<o +E estE na forma -oma Padr<o de Prod'tos "
F . A 7 / 0 / " 7 C 0 C " 0 /C 7 A 0 A"
1 1 1 1
F . A 7 /C 0 /C 0 /C 0 /C " 0 /CA 0 /CA
1 1 1 1 1 1 1
F . A/C 0 A/C 0 A/C 0 A/C 0 A/C 0 A/C
1 1 1 1 1 1 1
F . A/C 0 A/C 0 A/C 0 A/C 0 A/C
1 1 1 1 1 1
A partir de uma funo escrita na forma Soma Padro de Produtos Mnimos podemos facilmente montar a
tabela verdade que a define, basta considerarmos as variveis sem complemento como 1 e as
complementadas como 0. Para exemplificar montemos a tabela verdade a ltima funo que analisamos:
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0 0
1
1
1
1
1
0
0
F . A/C 0 A/C 0 A/C 0 A/C 0 A/C
1 1 1 1 1 1
Exerccios:
Montar as tabelas verdade das funes abaixo transformando-as antes em Somas Padro de Produtos
Mnimos:
a" F . 7 A 0 / " 7 A 0 / "
1 1
#" F . 7 A 0 / 0 C " 7 A 0 / 0 C "
1 1 1 1
c" F . A/ 7 C 0 D " E 0 7 C 0 D " AC
d" F . A 7 / C " 0 / C 7 A 0 / " 0 A/C
!. %roduto %adr+o de So$as
Toda funo lgica pode ser expressa como um produto de termos, onde cada termo uma soma e estas
somas so compostas por todas as variveis pertinentes funo. Cada termo de uma funo escrita na
forma Produto Padro de Somas ser chamado de Ma#iter$o.
O processo para a obteno desta forma padro e exemplificado abaixo:
F . A 0 /C
1
Escrever a funo na forma Soma Padro de Produtos Mnimos:
F . A 7 / 0 / " 7 C 0 C " 0 /C 7 A 0 A"
1 1 1 1
F . A 7 /C 0 /C 0 /C 0 /C " 0 /CA 0 /CA
1 1 1 1 1 1 1
F . A/C 0 A/C 0 A/C 0 A/C 0 A/C 0 A/C
1 1 1 1 1 1 1
F . A/C 0 A/C 0 A/C 0 A/C 0 A/C
1 1 1 1 1 1
Montar a tabela verdade correspondente e escrever a &un*+o in@ersa a partir desta tabela:
A B S
0 0
0
0
1
1
1 1
C
0 0
0
0
1
1
1 1
1
1
1
1
0
0
0
0 0
1
1
1
1
1
0
0
F . A/C 0 A/C 0 A/C
1 1 1 1 1 1 1
Retornar funo F, "barrando" a ltima funo:
F . A/C 0 A/C 0 A/C
1 1 1 1 1 1 1
F . A/C 0 A/C 0 A/C
1 1 1 1 1 1 1
1
F . A/C A/C A/C
1 1 1 1 1 1

F . 7 A 0 / 0 C " 7 A 0 / 0 C " 7 A 0 / 0 C "
1 1 1
Exerccios:
Rescrever as funes abaixo na forma Produto Padro de Somas:
a" F . A/ 0 A/
1 1
#" F . A/ 0 A/
1 1 1
c" F . C 0 A/
1
d" F . 7 A 0 / " C 0 AC
Bibliografia
" IOD!T#$ IV% V#&!I'!$ 1()*
Elementos de Eletrnica Digital
I=an V Iodeta
Francisco G Cap'ano
!d+ ,rica " -o Pa.lo
" T#/$ 0!R/!RT$ 1(11
Circuitos Digitais e Microprocessadores
Aer#ert Ta'#
!d+ Mc2ra3 do /rasil
" T#/$ 0!R/!RT$ 1(11
Eletrnica Digital
Aer#ert Ta'#
Donald -c*illing
!d+ Mc2ra3 do /rasil
" T0#N!N/#N$ #NDR!4$ 1(3(
Organizao Estruturada de Computadores
AndreF T*anen#a'n
Ed Prentice Aall do /rasil