Wilson Rojas Ingeniera Mecatrnica Instituto tecnolgico Metropolitano Medelln danielgomez151853@correo.itm.edu.co
Resumen: This document explains step by step the execution of an up / down counter from 0 to 15. However this circuit is converted to up / down counter of 0-9 through combinational logic.
Palabras clave: contador automtico con entradas de control, lgica secuencial, lgica combinacional, agrupacin directa desde tabla de verdad.
Figura 1. Contador up/down de 0 a 9
Un contador es un circuito construido por medio de lgica secuencial y combinacional. Los valores lgicos de las salidas se ven afectadas por una entrada clock, la cual establece el momento exacto en que se produce el cambio en las salidas en base a las entradas sncronas (J y K en el caso de un flip flop JK). Este circuito al tener salidas que cambian en el tiempo puede ser utilizado para representar un conteo J 6 Q 1 CLK 3 K 5 Q 2 S 7 R 4 U1:A 4027 J 10 Q 15 CLK 13 K 11 Q 14 S 9 R 1 2 U1:B 4027 J 6 Q 1 CLK 3 K 5 Q 2 S 7 R 4 U2:A 4027 J 10 Q 15 CLK 13 K 11 Q 14 S 9 R 1 2 U2:B 4027 9 1 2 8 U3:A 4073 1 2 3 U4:A 4081 1 2 3 U5:A 4001 1 2 3 U6:A 4071 2 3 4 5 1 U7:A 4082 2 3 4 5 1 U8:A 4002 1 0 U9 NOT 5 6 4 U4:B 4081 6 3 4 5 U3:B 4073 U10 NOT 5 6 4 U6:B 4071 9 1 2 8 U11:A 4025 10 11 12 13 U3:C 4073 5 6 4 U5:B 4001 9 1 2 8 U12:A 4073 U13 NOT 8 9 10 U4:C 4081 8 9 10 U5:C 4001 12 13 11 U4:D 4081 12 13 11 U5:D 4001 1 2 3 U14:A 4081 5 6 4 U14:B 4081 U15 NOT 0 1 0 0 reset Q2 Q1 Q0 up up reset Q3 Q3 Q3 Q2 reset up Q1 Q0 Q2 reset Q2 Q2 Q1 Q1 Q0 Q1 reset Q1 reset up Q0 Q0 U16 NOT reset Q0 K3 J3 J2 K2 J1 K1 8 9 10 U6:C 4071 J0 K0 J3 K3 J2 K2 J1 K1 J0 K0 12 13 11 U6:D 4071 reset 1 2 3 U17:A 4071 reset 5 6 4 U17:B 4071 reset 8 9 10 U17:C 4071 reset 8 9 10 U14:C 4081 6 3 4 5 U12:B 4073 Q3 Q2 Q1 Q0 up U18 NOT 9 10 11 12 13 U7:B 4082 Q3 Q2 Q0 Q1 U19 NOT U20 NOT S1 S1 S1 S1 S1 CLK CLK U21 AND_4 CLK S2 S2 S2 U22 OR_2 U23 OR_2 S2 S2 CLK CLK CLK CLK CLK ascendente/descendente, el circuito asciende o desciende segn el valor de una entrada llamada up. Para poder llevar los valores lgicos de las salidas a un numero binario en especifico se hace uso de una entrada llamada reset, la cual al activarse detiene el funcionamiento del circuito y muestra en los logic state el numero especificado. Para reducir la cantidad de compuertas lgicas y cables de conexin del montaje fsico se opta por convertir un contador up/down de 0 a 15 a un contador up/down de 0 a 9 por medio de compuertas conectadas a las entradas asncronas de los flip flops posibilitando el control de la activacin de dichas entradas en cada flip flop cuando se llegue al nmero 10 ascendiendo o al 15 descendiendo como se muestra en la figura 2.
Figura 2. Contador up/down de 0 a 15 convertido de 0 a 9 J 6 Q 1 CLK 3 K 5 Q 2 S 7 R 4 U1:A 4027 J 10 Q 15 CLK 13 K 11 Q 14 S 9 R 1 2 U1:B 4027 J 6 Q 1 CLK 3 K 5 Q 2 S 7 R 4 U2:A 4027 J 10 Q 15 CLK 13 K 11 Q 14 S 9 R 1 2 U2:B 4027 Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0 8 9 10 U14:C 4081 6 3 4 5 U12:B 4073 Q3 Q2 Q1 Q0 up U18 NOT 9 10 11 12 13 U7:B 4082 Q3 Q2 Q0 Q1 U19 NOT U20 NOT S1 S1 S1 S1 S1 CLK U21 AND_4 CLK S2 S2 S2 U22 OR_2 U23 OR_2 S2 S2 CLK CLK CLK CLK
Para construir la tabla de verdad que establezca el funcionamiento del contador se debe tener en cuenta que:
* Cuando la entrada up es 1 el contador debe ascender, siempre que la entrada reset sea cero.
* Cuando la entrada up es 0 el contador debe descender, siempre que la entrada reset sea cero
* Cuando la entrada reset sea 1 el contador debe mostrar el nmero cero y quedarse en dicho nmero sin importar el valor de la entrada up.
Tabla I. Tabla de verdad para un contador up/down de 0 a 15
Es importante observar que cuando reset es 1 no importa el valor de up y por tanto hacemos uso del don`t care. Se emplean arbitrariamente flip flops JK. Las entradas J y K se deben aplicar a cada flip flop, en este caso son 4. Los valores de las salidas J y K se establecen en base al cambio del valor actual y el valor futuro en cada flip flop, si se mantiene entonces J=0 y K=0, si pasa de 0 a 1 entonces el flip flop se setea y por tanto J=1 y K=0, si pasa de 1 a 0 se resetea y por ello J=0 y K=1.
El anlisis para llenar la tabla es muy sencillo: Para las primeras 16 filas el up es cero y por tanto desciende, como el numero es formado por Q3Q2Q1Q0 entonces el numero futuro Q3*Q2*Q1*Q0* debe ser el numero al cual debe descender, en este caso la secuencia desciende de uno en uno. Se deben poner todas las combinaciones posibles de Q3Q2Q1Q0 para cada posible combinacin de las entradas reset y up. Se procede similarmente para las siguientes 8 filas pero considerando que Q3*Q2*Q1*Q0* es el valor al cual asciende el numero Q3Q2Q1Q0.
Simplificando se tiene:
Tabla II. Tabla de verdad resumida para el flip flop 3
Figura 3. Simplificacin de J3 y K3
Al realizar el circuito:
Figura 4. Circuito conectado a las entradas J3 y K3
Tabla III. Tabla de verdad resumida para el flip flop 2
Figura 5. Simplificacin de J2 y K2
Al realizar el circuito:
Figura 6. Circuito conectado a las entradas J2 y K2
Tabla IV. Tabla de verdad resumida para el flip flop 1
Figura 7. Simplificacin de J1 y K1
Al realizar el circuito
Figura 8. Circuito conectado a las entradas J1 y K1
Tabla V. Tabla de verdad resumida para el flip flop 0.
Figura 8. Simplificacin de K0 y J0
Al realizar el circuito
Figura 9. Circuito conectado a las entradas J0 y K0
Estos circuitos deben estar conectados a las entradas sncronas del respectivo flip flop. Es importante observar que el estado inicial Q0 de los flip flops sea cero.
Puede utilizarse un codificador binario a bcd para mejorar la visualizacin de las salidas o leds para ver la representacin binaria del nmero en ese instante de tiempo.
Para la simplificacin de las salidas se agrupo directamente desde la tabla de verdad logrando un ahorro considerable de tiempo en dicho proceso.
Anlisis de resultados
Se debe tener mucho cuidado al realizar el montaje fsico por la congestin de cables, lo cual implica tener un orden para detectar donde hay un cable mal conectado. Se debe revisar la continuidad de cada cable y verificar el correcto funcionamiento de cada circuito integrado. Se debe en lo posible verificar que cada salida J y K tengan los valores mostrados en la tabla de verdad para cada combinacin de entrada en el circuito combinacional, por ello el montaje es conveniente realizarlo por bloques. Hay que tener un especial cuidado al llenar la tabla de verdad que especifica el funcionamiento del circuito ya que un error por distraccin puede pasar por desapercibido en todo el proceso de montaje.
Para simplificar la tabla de verdad se agrupa el mximo nmero de filas para de esa manera obtener la expresin mnima de cada salida. El circuito combinacional que convierte el contador de 0 a 15 se logra a causa de que las entradas asncronas tienen prioridad sobre las entradas de control sncronas.
El contador al activarse el reset debe mostrar el cero en cada flip flop, por ello en la expresin de cada K hay un + R.
Para lograr una mayor eficiencia del circuito se interconectan circuitos cuyo montaje es similar en ciertas partes.
No tiene importancia si los flip flops se activan con un flanco de subida o de bajada sin embargo todos deben activarse con este mismo flanco y por ende no pueden haber algunos que se activen con un flanco y otros que se activen con el flanco siguiente ya que puede producir salidas no deseadas.
Se debe hacer uso de un generador de pulsos para producir cambios en las salidas de los flip flops en el transcurso del tiempo, para esto se puede emplear un multivibrador astable o un generador de seales.
Conclusiones
El uso de conectores en el simulador reduce considerablemente la probabilidad de equivocacin al conectar los cables.
Para la simplificacin de las salidas se agrupo directamente desde la tabla de verdad logrando un ahorro considerable de tiempo en dicho proceso
Las entradas clock de los flip flops deben activarse con el mismo tipo de flanco para obtener los resultados esperados.
Recomendaciones
Al realizar el montaje fsico se aconseja enumerar los pines donde se conecta cada elemento para posteriormente corregir un funcionamiento indebido en caso de presentarse.
Es importante observar que el estado inicial Q0 de los flip flops sea cero.
Bibliografa W. Bolton, Mecatrnica, segunda edicin. Mxico, ALFAOMEGA. 2007. 537 pg.